JP3892359B2 - Mounting method of semiconductor chip - Google Patents

Mounting method of semiconductor chip Download PDF

Info

Publication number
JP3892359B2
JP3892359B2 JP2002215936A JP2002215936A JP3892359B2 JP 3892359 B2 JP3892359 B2 JP 3892359B2 JP 2002215936 A JP2002215936 A JP 2002215936A JP 2002215936 A JP2002215936 A JP 2002215936A JP 3892359 B2 JP3892359 B2 JP 3892359B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
underfill
semiconductor
film
reinforcing film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002215936A
Other languages
Japanese (ja)
Other versions
JP2004063516A (en
Inventor
健児 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002215936A priority Critical patent/JP3892359B2/en
Publication of JP2004063516A publication Critical patent/JP2004063516A/en
Application granted granted Critical
Publication of JP3892359B2 publication Critical patent/JP3892359B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳細には薄型化に有利なフリップチップタイプの半導体チップの実装方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣカードやチップスタックタイプの半導体装置の開発に伴い、半導体チップの薄型化への要求が強くなってきている。実際に従来は３００μｍから４００μｍ程度の厚みに加工して使用するのが主流であったが、最近は１００μｍ程度の厚みの半導体チップの使用が実用化されてきている。
【０００３】
しかし、従来の半導体装置の製造方法では、薄型の半導体チップを使用する際にはいくつかの課題が発生していた。以下、その点に関して図１０から図１３に従って説明する。
【０００４】
図１０は従来の半導体装置の製造方法を説明するための図面である。まず、シリコン等の半導体ウェハ１の片面に電気回路を形成する（図１０（ａ））。このとき、半導体ウェハ１は通常７００μｍ程度の厚みである。次に、半導体ウェハ１の回路形成面の反対面（裏面）を砥石等により研削しウェハ厚みを４００μｍ程度まで薄くする（図１０（ｂ））。裏面を研削した半導体ウェハ１を、周囲をダイシングリング１７に固定したダイシングテープ３に固定し、ダイシングソー４で切削した（図１１（ａ））後、ダイシングテープ３から分離して半導体チップ５を得る（図１１（ｂ））。半導体チップ５の回路面にはアルミニウムや銅からなる電極パッド６が形成されている。この電極パッド６に金や半田などからなる電極バンプ７を形成し（図１１（ｃ））、配線基板８に半導体チップ５の回路面を対向させるようにして電気的に接続する（図１２（ａ））。このように半導体チップ５の回路面を配線基板７に対向させて電気的に接続する方法をフリップチップ接続方式と一般に呼んでいる。接続は、電極バンプ７が金の場合には導電性の接着剤により行い、半田バンプを使用する場合には半田の溶融により行う。フリップチップ接続の後、アンダーフィル９を半導体チップ５と配線基板８との間に充填する（図１２（ａ）、（ｂ））。アンダーフィル９はエポキシ樹脂等からなる液状の有機樹脂であり、アンダーフィル９を充填すると、半導体チップ１の回路面を保護し半導体チップ１と配線基板８との間の電気接続を良好に保つことができる。アンダーフィル９の充填は、ノズル１０からアンダーフィル９を半導体チップ５の端辺付近に塗出させ、半導体チップ５の側面と配線基板８で囲まれたエリアにアンダーフィル９を充満させ（図１２（ａ））、一定時間放置しておくと毛細管現象によりアンダーフィル９が自然に半導体チップ５と配線基板８の間に浸入し充填が完了する（図１２（ｂ））。なお、ノズル１０からの一回の塗出でアンダーフィル量が十分に供給できない場合は、数回に分けて塗出を行う。アンダーフィル９の充填が完了した後、１５０℃程度の高温環境下にてアンダーフィル９を熱硬化させる。これにより、半導体チップ５の回路面はしっかりと保護され電極バンプ７による電気的接続が良好に確保される。その後、必要に応じて半田等からなる外部電極端子１１を配線基板８に取り付けて半導体パッケージを完成する（図１２（ｃ））。半導体チップ５と外部電気機器の配線基板８は、電極バンプ７、配線基板８および外部電極端子１１を経由して電気的に接続される。但し、外部電極端子１１として、半田等の金属ボールを用いないで、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）という形態の半導体パッケージとする場合がある。その場合、外部電極端子１１は配線基板８上に形成した金属箔からなる電極ランドを利用する。
【０００５】
上記の従来の半導体装置の製造方法において、半導体チップ５は従来３００μｍ〜４００μｍ程度であったが、上述したように最近では半導体装置の薄型への要望やスタックド装置化への要望が強く、それに伴い半導体チップ５の薄型化への要望が強くなってきている。
【０００６】
【発明が解決しようとする課題】
しかし、半導体ウェハ１を単に薄く加工して従来の半導体装置の製造方法を適用した場合には、次のような課題が発生する。
【０００７】
第１の課題は、半導体チップ５の強度が低下し、半導体チップ５を配線基板８に搭載する前、および、搭載時に外力により半導体チップ５が破損しやすくなるということである。
【０００８】
第２の課題は、アンダーフィル９を塗布する際にアンダーフィル９が半導体チップ５の裏面上に漏れ出ることである。この点を図１２と図１３に従って説明する。従来の厚みの厚い半導体チップ５を搭載した場合、配線基板８の表面から半導体チップ５の裏面までの高さがノズル１０から塗出されるアンダーフィル９の高さより高いため（図１２（ａ））、裏面にアンダーフィル９が付着することは無かった。
【０００９】
しかし、厚みの薄い半導体チップ５を搭載すると、半導体チップ５の裏面が塗布高さよりも低くなるので（図１３（ａ））、半導体チップ５の裏面にアンダーフィル９が付着する（図１３（ｂ））。裏面にアンダーフィル９が付着すると、半導体チップ５と配線基板８との間に浸入するアンダーフィル９の量が一定とならず不足するので、アンダーフィル９の未充填が発生しやすくなる。また、フリップチップボンディングにより搭載した半導体チップ５の裏面上にさらに第２の半導体チップ１２を搭載するスタックド装置の場合、下の半導体チップ５の裏面にアンダーフィル９が付着していると、第２の半導体チップの固着面が平坦でなくなるために第２の半導体チップを良好に固着することが難しくなる。
【００１０】
上述したように、従来の半導体装置の製造方法では、薄い半導体チップを搭載しようとした場合、半導体チップの強度が小さく損傷しやすく、アンダーフィルの充填時に半導体チップの裏面に付着しやすいので充填量を一定に保ちにくく、また、半導体チップの裏面にさらに別の半導体チップを搭載しようとした場合、接合が良好に保ちにくい、といった課題が発生する。
【００１１】
そこで、本発明は従来の半導体装置の製造方法における上記の課題を解決し、薄い半導体チップを搭載したフリップチップタイプの半導体チップの実装方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１記載の半導体チップの実装方法は、表面に電気回路を形成した半導体チップの裏面にフィルムを貼り付ける工程と、半導体チップと配線基板の接続端子とを導電性バンプを介して電気的に接続した後、半導体チップと配線基板との間にアンダーフィルを充填する工程と、アンダーフィルを硬化する工程と、アンダーフィル硬化後にフィルムを半導体チップから離脱させる工程とからなるものである。
【００１７】
請求項１記載の半導体チップの実装方法によれば、半導体チップの裏面をフィルムで補強した状態で、フリップチップボンディングおよびアンダーフィル充填を行うので、各工程で半導体チップの機械的強度が補強されるため半導体チップが損傷しにくくなるという効果が得られる。また、半導体チップの裏面にフィルムを貼り付けた状態で、アンダーフィル充填を行うので、半導体チップの厚みが薄くても半導体チップとフィルムとの一体物の厚みは大きいので、この一体物の裏面すなわちフィルムの上面へのアンダーフィルの付着は発生しにくくなる。それと同時に半導体チップの裏面はフィルムで被覆されているのでアンダーフィルが付着することはなくなる。また、薄型のフリップチップタイプの半導体装置を製造する際に、半導体チップの破損および半導体チップの裏面へのアンダーフィルの付着を防ぐことができる。
【００１８】
請求項２記載の半導体チップの実装方法は、半導体チップと配線基板の接続端子とを導電性バンプを介して電気的に接続した後、フィルムを半導体チップの電気回路を形成した面の反対面に貼り付ける工程とからなる。
請求項２記載の半導体チップの実装方法によれば、請求項１と同様な効果のほか、フリップチップボンディング工程での補強フィルムの特性に起因する不具合を抑えながら、アンダーフィルの半導体チップ裏面への付着を防止することができる。
請求項３記載の半導体チップの実装方法は、請求項１において、アンダーフィルはエポキシ樹脂を含み、フィルムはシリコーン樹脂を含むものである。
請求項３記載の半導体チップの実装方法によれば、請求項１と同様な効果のほか、アンダーフィルと補強フィルムとの間にはじく性質を与えることができるので、半導体チップと補強フィルムとの一体物の裏面へのアンダーフィルの付着をより確実に防ぐことができる。
【００２１】
請求項４記載の半導体チップの実装方法は、請求項２において、半導体チップと配線基板の接続端子とを導電性バンプを介して電気的に接続した後、半導体チップの電気回路を形成した面の反対面に貼り付けたフィルムを挟んで、半導体チップの上に、第２の半導体チップを積層させる工程を含むものである。
【００２２】
請求項４記載の半導体チップの実装方法によれば、請求項２と同様な効果のほか、下の半導体チップの補強材料と上の半導体チップの接着材料を兼用することができるので、補強フィルムを剥離する必要がないため、製造材料費および製造工数において経済的に有利となる。
【００２３】
請求項５記載の半導体チップの実装方法は、請求項１から４のいずれかにおいて、フィルムは複数の層構成を有するものである。
【００２４】
請求項５記載の半導体チップの実装方法によれば、請求項１から４のいずれかと同様な効果のほか、補強フィルムの特性改善や材料設計の自由度向上を容易にすることができる。
【００２７】
【発明の実施の形態】
本発明の一実施の形態である半導体装置の製造方法について図１から図６を参照しながら説明する。
【００２８】
図１は本発明の一実施の形態である半導体装置の製造方法を説明するための各工程を示す図面である。図１（ａ）は裏面研削前の半導体ウェハ１を示す斜視図である。半導体ウェハ１の片面には電気回路を形成しており、半導体ウェハ１の厚みは７００μｍ程度である。図１（ｂ）は裏面研削工程を示す。半導体ウェハ１の電気回路を形成した面の反対面を砥石等で研削し、たとえば、半導体ウェハ１の厚みを１００μｍ程度に薄くする。図２（ａ）は、裏面研削工程後に行われるウェハマウント工程を示す。半導体ウェハ１を、補強フィルム２を介して、ダイシングテープ３に固定する。補強フィルム２は、半導体チップの機械的強度を補強するためのもので、剛性がありかつ塑性変形可能な、有機材料や金属材料等からなるフィルムである。例えば、ポリイミド材料、ＰＥＴ（ポリエチレンテレフタレート）、アルミニウム、銅、鉄等の材料である。ダイシングテープ３はダイシングリング１７と呼ぶ金属製の治具に周囲を固定する。図２（ｂ）はウェハマウント工程後に行われるダイシング工程を示す。ダイシングソー４により、半導体ウェハ１および補強フィルム２を同時に切削し、各電気回路毎すなわち半導体チップ毎に分割する。このとき、ダイシングテープ３の上面を一部切り込むまでダイシングソー４により切削する。このようにすることで、半導体ウェハ１および補強フィルム２を両方共に確実に切削できる。ダイシング工程の後、ダイシングテープ３から半導体チップ５を分離したときの外観を図２（ｃ）に示す。ダイシングテープ３との分離はダイシングテープ３と補強フィルム２との界面で行うことにより、半導体チップ５の裏面に補強フィルム２が貼り付いた一体物を得ることができる。半導体チップ５の回路面には電極パッド６が配置されている。図では半導体チップ５の周縁に配置されたペリフェラル型の半導体チップを示したが、半導体チップの全面に配置されたエリアアレイ型の半導体チップを用いても構わない。半導体チップ５に分割した後の電極バンプ形成工程を図３（ａ）に示す。半導体チップ５上の電極パッド６に電極バンプ７を形成する。電極バンプ７は半田ボールや金スタッドバンプ等で構成する。電極バンプ形成工程後のフリップチップボンディング工程及びアンダーフィル充填工程を図３（ｂ）に示す。半導体チップ５を回路面を配線基板８に対向させて配線基板８に搭載し、電極バンプ７を介して配線基板８と電気的および機械的に接続する。このとき、接続の方法は電極バンプの種類によって大きく異なる。たとえば、半田バンプを採用した場合半田の溶融により接続し、金スタッドバンプを採用した場合導電性の接着剤により接続する。また、配線基板８はセラミックやポリイミドフィルム、ガラスエポキシ等からなり、銅やタングステン等の金属により電気配線が施されたものである。フリップチップボンディング工程で接続した電極バンプ接続は機械強度の小さい接続であり、過剰な外力により接続が破損しやすく、そのままでは電極バンプ接続を良好に保つことが難しい。そこで、アンダーフィル９を半導体チップ５と配線基板８との間の間隙に充填することにより、電極バンプ接続の外力からの耐性を付与する。アンダーフィル９は液状であり、エポキシ樹脂等の熱硬化性樹脂である。アンダーフィル９の充填は、ノズル１０からアンダーフィル９を半導体チップ５の端辺付近に塗出させ、半導体チップ５の側面と配線基板８で囲まれたエリアにアンダーフィル９を充満させ、一定時間放置しておくことにより行う。こうすることにより毛細管現象によりアンダーフィル９が自然に半導体チップ５と配線基板８の間に浸入し充填が完了する。この場合、半導体チップ５と補強フィルム２の一体物の電気回路を形成した面の反対面の高さ方向の位置が、アンダーフィル９を塗布する際のノズル１０の開口部の高さ方向の位置よりも高くなるので、補強フィルム２の上面へのアンダーフィル９の付着は発生しにくくなる。
【００２９】
なお、ノズル１０からの一回の塗出でアンダーフィル量が十分に供給できない場合は、数回に分けて塗出を行う。また、補強フィルム２としてはアンダーフィル９をはじく性質を有するものを採用するのが好ましい。例えば、アンダーフィル材料としてエポキシ樹脂を使用した場合、補強フィルム２としてはシリコーン樹脂を使用すると良い。このようにすることで、補強フィルム２上面へのアンダーフィル９の付着防止を効果的にすることができる。アンダーフィル充填工程の後のアンダーフィル硬化工程を図４（ａ）に示す。アンダーフィル９の充填が完了した後、１５０℃程度の高温環境下にてアンダーフィル９を熱硬化させる。これにより、半導体チップ５の回路面はしっかりと保護され電極バンプ７による電気的接続が良好に確保される。アンダーフィル硬化工程の後の補強フィルム剥離工程を図４（ｂ）に示す。アンダーフィル９を硬化した後、補強フィルム２を剥離する。そのようにすることで、半導体チップ５がアンダーフィル９により十分に固定された状態なので、補強フィルム２の剥離による半導体チップ５への損傷の発生する可能性は低い。補強フィルム剥離工程の後の外部電極端子形成工程を図４（ｃ）に示す。補強フィルム剥離工程の後、必要に応じて半田ボール等を配線基板８に接続して外部電極端子１１を形成する。半導体チップ５と外部電気機器の配線基板は、電極バンプ７、配線基板８および外部電極端子１１を経由して電気的に接続される。但し、外部電極端子１１として、半田等の金属ボールを用いないで、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）という形態の半導体装置とする場合がある。その場合、外部電極端子１１は配線基板８上に形成した金属箔からなる電極ランドを利用する。
【００３０】
上記の本発明の実施の形態のように、補強フィルム２を貼り付けた状態でフリップチップボンディング工程、アンダーフィル充填工程およびアンダーフィル硬化工程を実施することにより、以下の利点がある。すなわち、第１の利点は、補強フィルム２を貼り付けた状態で上記工程を実施するので、各工程で半導体チップ５の機械的強度が補強されるため、半導体チップ５が損傷しにくいということである。また、第２の利点は、アンダーフィル充填工程において、半導体チップ５の厚みが薄いにもかかわらず、半導体チップ５と補強フィルム２との一体物の厚みは大きいので、この一体物の裏面すなわち補強フィルムの上面へのアンダーフィル９の付着は発生しにくくなるということである。それと同時に半導体チップ５の裏面は補強フィルム２で被覆されているのでアンダーフィル９が付着することはなくなる。
【００３１】
上記の本発明の実施の形態において、補強フィルム２はウェハマウント工程において、半導体ウェハ裏面すなわち半導体チップ裏面に貼り付けていたが、図５に示すごとく、ダイシング工程後に概半導体チップサイズの補強フィルムを各半導体チップ５毎に貼り付けてもよい。このような工程にすることにより、電極バンプ７を形成する際に補強フィルムの特性、例えば、耐熱性や耐薬品性等を考慮する必要がなくなるので、電極バンプの形成方法に対する制約が少なくなる等の利点がある。
【００３２】
また、図６のごとく、フリップチップボンディング工程後に補強フィルム２を貼り付けてもよい。この場合、フリップチップボンディング工程での半導体チップへの外力の影響を低減することはできないが、フリップチップボンディング工程での補強フィルムの特性に起因する影響は考慮する必要がなくなる。なお、アンダーフィル９の半導体チップ裏面への付着防止については、上記の実施の形態と同様に有効である。
【００３３】
上記の本発明の実施の形態である半導体装置の製造方法によれば、チップスタックタイプの半導体装置への応用も容易である。特開２００１−５７４０４号公報に開示されている半導体装置の製造方法では、上の半導体チップと配線基板を電気的に接続するためのワイヤーを接続する配線基板上の領域を清浄に確保しておくことが困難であったが、本発明の実施の形態である半導体装置の製造方法では、ワイヤーボンディングの前にはアンダーフィルで被覆される部分以外は樹脂が付着することはないからである。
【００３４】
また、図７のように、補強フィルム２として半導体チップ５と接着する面の反対面にも粘着性のある材料を採用すれば、補強フィルム２は、下の半導体チップ５の補強材料と上の半導体チップ１２の接着材料を兼用することができるので、補強フィルム２を剥離する必要がないため、製造材料費および製造工数において経済的である。１３は封止樹脂、１４はボンディングワイヤである。
【００３５】
上記の本発明の実施の形態では、補強フィルム２としては単層構造のフィルムを例示したが、図８に示すごとく複数の層からなる構成としても構わない。このようにすることで、例えば、半導体ウェハ１との接着性を接着層１５が有し、半導体ウェハ１を機械的に補強する剛性を剛性層１６が有するようにすることにより、補強フィルム２の特性改善や設計の自由度向上を容易にすることができる。
【００３６】
また、本発明の実施の形態では、アンダーフィル硬化工程後に補強フィルム２を剥離するという半導体装置の製造方法であるが、剥離せずそのままの状態で使用する製造方法として、図９に示す半導体装置を製造しても良い。この方法の利点は、半導体チップ５の裏面を補強フィルム２で被覆しているので、ハンドリング等による半導体チップ５の外的損傷を防ぐことができることである。
【００３７】
また、補強フィルム２として金属材料やダイヤモンド等の熱伝導性の良い材料を使用した場合、半導体チップ５の電気動作中に発生する熱を効率的に半導体装置の外部に放出することができる。
【００３８】
上述したように、本発明によれば、薄い半導体チップを搭載してフリップチップタイプの半導体装置を製造する場合に、従来の半導体装置の製造方法を用いた場合に比べて以下の効果が得られる。
【００３９】
すなわち、補強フィルムを貼り付けた状態でフリップチップボンディング工程、アンダーフィル充填工程またはアンダーフィル硬化工程を実施するので、各工程で半導体チップの機械的強度が補強されるため、半導体チップが損傷しにくくなる。
【００４０】
アンダーフィル充填工程において、半導体チップの厚みが薄いにもかかわらず、半導体チップと補強フィルムとの一体物の厚みは大きいので、この一体物の裏面すなわち補強フィルムの上面へのアンダーフィルの付着は発生しにくくなる。それと同時に半導体チップの裏面は補強フィルムで被覆されているのでアンダーフィルが付着することはなくなる。特に、エポキシ樹脂を含むアンダーフィルとシリコーン樹脂を含む補強フィルムを使用した場合、互いにはじき合うので確実にアンダーフィルの補強フィルムへの付着を防止することができる。
【００４１】
また、補強フィルムと半導体チップの剥離強度を小さく抑えることにより、補強フィルム剥離工程において、半導体チップおよび半導体チップと配線基板との接合へのダメージを低減することができる。
【００４２】
また、配線基板上に設定したワイヤーボンディング領域を樹脂で汚染することが無いのでチップスタックタイプの半導体装置への応用が容易となる。
【００４３】
また、補強フィルムをそのまま半導体チップの裏面に貼り付けた状態の半導体装置を製造すると、半導体チップの裏面を補強フィルムで被覆しているので、ハンドリング等による半導体チップの外的損傷を防ぐことができる。また、補強フィルムとして金属等の熱伝導性の良い材料を使用した場合、半導体チップの電気動作中に発生する熱を効率的に半導体装置の外部に放出することができる。
【００４４】
【発明の効果】
請求項１記載の半導体チップの実装方法によれば、半導体チップの裏面をフィルムで補強した状態で、フリップチップボンディングおよびアンダーフィル充填を行うので、各工程で半導体チップの機械的強度が補強されるため半導体チップが損傷しにくくなるという効果が得られる。また、半導体チップの裏面にフィルムを貼り付けた状態で、アンダーフィル充填を行うので、半導体チップの厚みが薄くても半導体チップとフィルムとの一体物の厚みは大きいので、この一体物の裏面すなわちフィルムの上面へのアンダーフィルの付着は発生しにくくなる。それと同時に半導体チップの裏面はフィルムで被覆されているのでアンダーフィルが付着することはなくなる。また、薄型のフリップチップタイプの半導体装置を製造する際に、半導体チップの破損および半導体チップの裏面へのアンダーフィルの付着を防ぐことができる。
【００４７】
請求項２記載の半導体チップの実装方法によれば、請求項１と同様な効果のほか、フリップチップボンディング工程での補強フィルムの特性に起因する不具合を抑えながら、アンダーフィルの半導体チップ裏面への付着を防止することができる。
請求項３記載の半導体チップの実装方法によれば、請求項１と同様な効果のほか、アンダーフィルと補強フィルムとの間にはじく性質を与えることができるので、半導体チップと補強フィルムとの一体物の裏面へのアンダーフィルの付着をより確実に防ぐことができる。
【００４９】
請求項４記載の半導体チップの実装方法によれば、請求項２と同様な効果のほか、下の半導体チップの補強材料と上の半導体チップの接着材料を兼用することができるので、補強フィルムを剥離する必要がないため、製造材料費および製造工数において経済的に有利となる。
【００５０】
請求項５記載の半導体チップの実装方法によれば、請求項１から４のいずれかと同様な効果のほか、補強フィルムの特性改善や材料設計の自由度向上を容易にすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の半導体装置の製造方法における半導体ウエハの斜視図である。
【図２】本発明の一実施の形態の半導体装置の製造方法を説明するための半導体装置の組立工程を工程順に示す図である。
【図３】図２に続く工程の説明図である。
【図４】図３に続く工程の説明図である。
【図５】本発明の別の実施の形態の半導体装置の製造方法を説明するための補強フィルム貼付け工程を示す斜視図である。
【図６】本発明のさらに別の実施の形態の半導体装置の製造方法を説明するための補強フィルム貼付け工程およびアンダーフィル充填工程を示す断面図である。
【図７】本発明のさらに別の実施の形態の半導体装置の製造方法を説明するためのチップスタックタイプの半導体装置の断面図である。
【図８】本発明のさらに別の実施の形態の半導体装置の製造方法を説明するためのウェハマウント工程を示す断面図である。
【図９】本発明のさらに別の実施の形態の半導体の製造方法により得られる半導体装置を示す断面図である。
【図１０】従来の半導体装置の製造方法を説明するための半導体装置の組立工程を工程順に示す図である。
【図１１】図１０に続く組立工程を工程順に示す図である。
【図１２】図１１に続く組立工程を工程順に示す図である。
【図１３】従来の半導体装置の製造方法の課題を説明するためのアンダーフィル充填工程を示す断面図である。
【符号の説明】
１ 半導体ウェハ
２ 補強フィルム
３ ダイシングテープ
４ ダイシングソー
５ 半導体チップ
６ 電極パッド
７ 電極バンプ
８ 配線基板
９ アンダーフィル
１０ ノズル
１１ 外部電極端子
１２ 第２の半導体チップ
１３ 封止樹脂
１４ ボンディングワイヤー
１５ 粘着層
１６ 剛性層
１７ ダイシングリング[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a flip chip type semiconductor chip mounting method that is advantageous for thinning.
[0002]
[Prior art]
In recent years, with the development of IC cards and chip stack type semiconductor devices, there has been an increasing demand for thinner semiconductor chips. Actually, in the past, the mainstream has been processing to a thickness of about 300 μm to 400 μm, but recently, the use of a semiconductor chip having a thickness of about 100 μm has been put into practical use.
[0003]
However, in the conventional method of manufacturing a semiconductor device, several problems have occurred when using a thin semiconductor chip. Hereinafter, this point will be described with reference to FIGS.
[0004]
FIG. 10 is a diagram for explaining a conventional method of manufacturing a semiconductor device. First, an electric circuit is formed on one surface of a semiconductor wafer 1 such as silicon (FIG. 10A). At this time, the semiconductor wafer 1 is usually about 700 μm thick. Next, the surface opposite to the circuit formation surface (back surface) of the semiconductor wafer 1 is ground with a grindstone or the like to reduce the wafer thickness to about 400 μm (FIG. 10B). The semiconductor wafer 1 whose back surface is ground is fixed to a dicing tape 3 whose periphery is fixed to a dicing ring 17, and is cut by a dicing saw 4 (FIG. 11A). Is obtained (FIG. 11 (b)). Electrode pads 6 made of aluminum or copper are formed on the circuit surface of the semiconductor chip 5. Electrode bumps 7 made of gold, solder, or the like are formed on the electrode pads 6 (FIG. 11C), and are electrically connected to the wiring board 8 with the circuit surface of the semiconductor chip 5 facing (FIG. 12 ( a)). The method of electrically connecting the circuit surface of the semiconductor chip 5 to the wiring substrate 7 in this way is generally called a flip chip connection method. The connection is made by a conductive adhesive when the electrode bumps 7 are gold, and by melting the solder when solder bumps are used. After the flip chip connection, the underfill 9 is filled between the semiconductor chip 5 and the wiring substrate 8 (FIGS. 12A and 12B). The underfill 9 is a liquid organic resin made of epoxy resin or the like. When the underfill 9 is filled, the circuit surface of the semiconductor chip 1 is protected and the electrical connection between the semiconductor chip 1 and the wiring substrate 8 is kept good. Can do. The underfill 9 is filled by applying the underfill 9 from the nozzle 10 to the vicinity of the edge of the semiconductor chip 5 and filling the area surrounded by the side surface of the semiconductor chip 5 and the wiring substrate 8 (FIG. 12). (A)) When left for a certain period of time, the underfill 9 naturally enters between the semiconductor chip 5 and the wiring substrate 8 due to capillary action, and the filling is completed (FIG. 12B). In addition, when the amount of underfill cannot be sufficiently supplied by one application from the nozzle 10, the application is performed in several times. After the filling of the underfill 9 is completed, the underfill 9 is thermally cured in a high temperature environment of about 150 ° C. Thereby, the circuit surface of the semiconductor chip 5 is firmly protected, and the electrical connection by the electrode bumps 7 is ensured satisfactorily. Thereafter, external electrode terminals 11 made of solder or the like are attached to the wiring board 8 as necessary to complete the semiconductor package (FIG. 12C). The semiconductor chip 5 and the wiring board 8 of the external electric device are electrically connected via the electrode bump 7, the wiring board 8 and the external electrode terminal 11. However, the external electrode terminal 11 may be a semiconductor package in the form of an LGA (Land Grid Array) without using a metal ball such as solder. In that case, the external electrode terminal 11 uses an electrode land made of a metal foil formed on the wiring board 8.
[0005]
In the above conventional semiconductor device manufacturing method, the semiconductor chip 5 has conventionally been about 300 μm to 400 μm. However, as described above, recently, there is a strong demand for a thin semiconductor device and a stacked device, and accordingly, There is an increasing demand for thinning of the semiconductor chip 5.
[0006]
[Problems to be solved by the invention]
However, when the semiconductor wafer 1 is simply processed thinly and a conventional semiconductor device manufacturing method is applied, the following problems occur.
[0007]
The first problem is that the strength of the semiconductor chip 5 is reduced, and the semiconductor chip 5 is easily damaged by an external force before and when the semiconductor chip 5 is mounted on the wiring board 8.
[0008]
The second problem is that the underfill 9 leaks onto the back surface of the semiconductor chip 5 when the underfill 9 is applied. This point will be described with reference to FIGS. When the conventional thick semiconductor chip 5 is mounted, the height from the front surface of the wiring substrate 8 to the back surface of the semiconductor chip 5 is higher than the height of the underfill 9 applied from the nozzle 10 (FIG. 12A). The underfill 9 did not adhere to the back surface.
[0009]
However, when the semiconductor chip 5 having a small thickness is mounted, the back surface of the semiconductor chip 5 becomes lower than the coating height (FIG. 13A), so that the underfill 9 adheres to the back surface of the semiconductor chip 5 (FIG. 13B). )). If the underfill 9 adheres to the back surface, the amount of the underfill 9 that enters between the semiconductor chip 5 and the wiring substrate 8 is not constant and is insufficient, so that the underfill 9 is not easily filled. Further, in the case of a stacked device in which the second semiconductor chip 12 is further mounted on the back surface of the semiconductor chip 5 mounted by flip chip bonding, if the underfill 9 is attached to the back surface of the lower semiconductor chip 5, Since the fixing surface of the semiconductor chip is not flat, it is difficult to fix the second semiconductor chip well.
[0010]
As described above, in the conventional method for manufacturing a semiconductor device, when a thin semiconductor chip is to be mounted, the strength of the semiconductor chip is small and easily damaged, and it is easy to adhere to the back surface of the semiconductor chip when filling the underfill. Is difficult to keep constant, and when another semiconductor chip is mounted on the back surface of the semiconductor chip, there arises a problem that it is difficult to maintain good bonding.
[0011]
Accordingly, an object of the present invention is to solve the above-described problems in the conventional method for manufacturing a semiconductor device and to provide a flip chip type semiconductor chip mounting method in which a thin semiconductor chip is mounted.
[0016]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a semiconductor chip mounting method in which a film is attached to a rear surface of a semiconductor chip having an electric circuit formed on the front surface, and the semiconductor chip and connection terminals of the wiring board are electrically connected via conductive bumps. After the connection, the method includes a step of filling an underfill between the semiconductor chip and the wiring substrate, a step of curing the underfill, and a step of releasing the film from the semiconductor chip after the underfill is cured.
[0017]
According to the mounting method of claim 1, wherein the semiconductor chip, while reinforcing the back surface of the semiconductor chip with the film, since the flip-chip bonding and underfill filling, the mechanical strength of the semiconductor chip are reinforced by the step Therefore, an effect that the semiconductor chip is hardly damaged can be obtained. In addition, since underfill filling is performed with the film attached to the back surface of the semiconductor chip, the thickness of the integrated body of the semiconductor chip and the film is large even if the thickness of the semiconductor chip is thin. Underfill adherence to the upper surface of the film is less likely to occur. At the same time, the back surface of the semiconductor chip is covered with a film so that underfill does not adhere. Further, when manufacturing a thin flip chip type semiconductor device, it is possible to prevent damage to the semiconductor chip and adhesion of underfill to the back surface of the semiconductor chip.
[0018]
According to a second aspect of the present invention, there is provided a method for mounting a semiconductor chip, comprising: electrically connecting a semiconductor chip and a connection terminal of a wiring board through conductive bumps; And a step of attaching.
According to the method for mounting a semiconductor chip according to claim 2, in addition to the effect similar to that of claim 1, the underfill is applied to the back surface of the semiconductor chip while suppressing defects caused by the characteristic of the reinforcing film in the flip chip bonding process. Adhesion can be prevented.
Mounting a semiconductor chip according to claim 3, wherein the Oite to claim 1, underfill comprises epoxy resin, the film is one containing a silicone resin.
According to the semiconductor chip mounting method of the third aspect, in addition to the same effect as that of the first aspect, it is possible to give a repelling property between the underfill and the reinforcing film. It is possible to more reliably prevent the underfill from adhering to the back surface of the object.
[0021]
According to a fourth aspect of the present invention, there is provided the semiconductor chip mounting method according to the second aspect, wherein the semiconductor chip and the connection terminal of the wiring board are electrically connected via the conductive bumps, and then the surface of the semiconductor chip on which the electric circuit is formed. The method includes a step of laminating the second semiconductor chip on the semiconductor chip with the film attached to the opposite surface interposed therebetween.
[0022]
According to the semiconductor chip mounting method of claim 4, in addition to the same effect as in claim 2 , the reinforcing material of the lower semiconductor chip and the adhesive material of the upper semiconductor chip can be used together. Since it is not necessary to peel off, it is economically advantageous in manufacturing material cost and manufacturing man-hour.
[0023]
According to a fifth aspect of the present invention, there is provided the semiconductor chip mounting method according to any one of the first to fourth aspects, wherein the film has a plurality of layer configurations.
[0024]
According to the semiconductor chip mounting method of the fifth aspect , in addition to the same effect as any one of the first to fourth aspects, it is possible to easily improve the characteristics of the reinforcing film and increase the degree of freedom in material design.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS.
[0028]
FIG. 1 is a drawing showing each step for explaining a semiconductor device manufacturing method according to an embodiment of the present invention. FIG. 1A is a perspective view showing the semiconductor wafer 1 before back surface grinding. An electric circuit is formed on one surface of the semiconductor wafer 1, and the thickness of the semiconductor wafer 1 is about 700 μm. FIG. 1B shows the back grinding process. The surface opposite to the surface on which the electric circuit of the semiconductor wafer 1 is formed is ground with a grindstone or the like, for example, the thickness of the semiconductor wafer 1 is reduced to about 100 μm. FIG. 2A shows a wafer mounting process performed after the back grinding process. The semiconductor wafer 1 is fixed to the dicing tape 3 via the reinforcing film 2. The reinforcing film 2 is for reinforcing the mechanical strength of the semiconductor chip, and is a film made of an organic material or a metal material that is rigid and plastically deformable. For example, materials such as polyimide material, PET (polyethylene terephthalate), aluminum, copper, and iron. The periphery of the dicing tape 3 is fixed to a metal jig called a dicing ring 17. FIG. 2B shows a dicing process performed after the wafer mounting process. The dicing saw 4 cuts the semiconductor wafer 1 and the reinforcing film 2 at the same time, and divides each electric circuit, that is, every semiconductor chip. At this time, cutting is performed by the dicing saw 4 until a part of the upper surface of the dicing tape 3 is cut. By doing in this way, both the semiconductor wafer 1 and the reinforcement film 2 can be cut reliably. FIG. 2C shows an appearance when the semiconductor chip 5 is separated from the dicing tape 3 after the dicing process. Separation from the dicing tape 3 is performed at the interface between the dicing tape 3 and the reinforcing film 2, whereby an integrated body in which the reinforcing film 2 is attached to the back surface of the semiconductor chip 5 can be obtained. Electrode pads 6 are arranged on the circuit surface of the semiconductor chip 5. In the drawing, the peripheral type semiconductor chip arranged on the periphery of the semiconductor chip 5 is shown, but an area array type semiconductor chip arranged on the entire surface of the semiconductor chip may be used. FIG. 3A shows an electrode bump forming process after dividing the semiconductor chip 5. Electrode bumps 7 are formed on the electrode pads 6 on the semiconductor chip 5. The electrode bumps 7 are composed of solder balls or gold stud bumps. FIG. 3B shows a flip chip bonding process and an underfill filling process after the electrode bump forming process. The semiconductor chip 5 is mounted on the wiring board 8 with the circuit surface facing the wiring board 8, and is electrically and mechanically connected to the wiring board 8 via the electrode bumps 7. At this time, the connection method varies greatly depending on the type of the electrode bump. For example, when solder bumps are used, connection is made by melting the solder, and when gold stud bumps are used, connection is made using a conductive adhesive. The wiring board 8 is made of ceramic, polyimide film, glass epoxy, or the like, and is electrically wired with a metal such as copper or tungsten. The electrode bump connection connected in the flip chip bonding process is a connection with low mechanical strength, and the connection is easily damaged by an excessive external force, and it is difficult to keep the electrode bump connection well as it is. Therefore, the underfill 9 is filled in the gap between the semiconductor chip 5 and the wiring substrate 8 to provide resistance from the external force of electrode bump connection. The underfill 9 is in a liquid state and is a thermosetting resin such as an epoxy resin. The underfill 9 is filled by applying the underfill 9 from the nozzle 10 to the vicinity of the edge of the semiconductor chip 5, filling the area surrounded by the side surface of the semiconductor chip 5 and the wiring substrate 8 with a predetermined time. Do this by leaving it alone. By doing so, the underfill 9 naturally intrudes between the semiconductor chip 5 and the wiring substrate 8 due to the capillary phenomenon, and the filling is completed. In this case, the position in the height direction of the surface opposite to the surface on which the integrated electric circuit of the semiconductor chip 5 and the reinforcing film 2 is formed is the position in the height direction of the opening of the nozzle 10 when the underfill 9 is applied. Therefore, adhesion of the underfill 9 to the upper surface of the reinforcing film 2 is less likely to occur.
[0029]
In addition, when the amount of underfill cannot be sufficiently supplied by one application from the nozzle 10, the application is performed in several times. Moreover, it is preferable to employ a film having a property of repelling the underfill 9 as the reinforcing film 2. For example, when an epoxy resin is used as the underfill material, a silicone resin may be used as the reinforcing film 2. By doing in this way, adhesion of the underfill 9 to the upper surface of the reinforcing film 2 can be effectively prevented. The underfill curing process after the underfill filling process is shown in FIG. After the filling of the underfill 9 is completed, the underfill 9 is thermally cured in a high temperature environment of about 150 ° C. Thereby, the circuit surface of the semiconductor chip 5 is firmly protected, and the electrical connection by the electrode bumps 7 is ensured satisfactorily. The reinforcing film peeling process after an underfill hardening process is shown in FIG.4 (b). After the underfill 9 is cured, the reinforcing film 2 is peeled off. By doing so, since the semiconductor chip 5 is sufficiently fixed by the underfill 9, the possibility of damage to the semiconductor chip 5 due to peeling of the reinforcing film 2 is low. The external electrode terminal forming step after the reinforcing film peeling step is shown in FIG. After the reinforcing film peeling step, solder balls or the like are connected to the wiring board 8 as necessary to form the external electrode terminals 11. The semiconductor chip 5 and the wiring board of the external electric device are electrically connected via the electrode bump 7, the wiring board 8 and the external electrode terminal 11. However, the external electrode terminal 11 may be a semiconductor device in the form of an LGA (Land Grid Array) without using a metal ball such as solder. In that case, the external electrode terminal 11 uses an electrode land made of a metal foil formed on the wiring board 8.
[0030]
By performing the flip chip bonding step, the underfill filling step, and the underfill curing step with the reinforcing film 2 attached as in the above-described embodiment of the present invention, there are the following advantages. That is, the first advantage is that since the above steps are performed with the reinforcing film 2 attached, the mechanical strength of the semiconductor chip 5 is reinforced in each step, so that the semiconductor chip 5 is not easily damaged. is there. The second advantage is that, in the underfill filling step, the thickness of the integrated body of the semiconductor chip 5 and the reinforcing film 2 is large even though the thickness of the semiconductor chip 5 is thin. This means that the underfill 9 does not easily adhere to the upper surface of the film. At the same time, the back surface of the semiconductor chip 5 is covered with the reinforcing film 2 so that the underfill 9 does not adhere.
[0031]
In the above-described embodiment of the present invention, the reinforcing film 2 was attached to the back surface of the semiconductor wafer, that is, the back surface of the semiconductor chip in the wafer mounting process. However, as shown in FIG. You may affix for every semiconductor chip 5. FIG. By adopting such a process, it is not necessary to consider the characteristics of the reinforcing film, for example, heat resistance and chemical resistance, when forming the electrode bumps 7, so that restrictions on the method for forming the electrode bumps are reduced. There are advantages.
[0032]
Further, as shown in FIG. 6, the reinforcing film 2 may be attached after the flip chip bonding step. In this case, the influence of the external force on the semiconductor chip in the flip chip bonding process cannot be reduced, but the influence due to the characteristics of the reinforcing film in the flip chip bonding process need not be considered. The prevention of adhesion of the underfill 9 to the back surface of the semiconductor chip is effective as in the above embodiment.
[0033]
According to the semiconductor device manufacturing method of the embodiment of the present invention, application to a chip stack type semiconductor device is also easy. In the method of manufacturing a semiconductor device disclosed in Japanese Patent Application Laid-Open No. 2001-57404, a region on the wiring board for connecting a wire for electrically connecting the upper semiconductor chip and the wiring board is ensured cleanly. However, in the method of manufacturing a semiconductor device according to the embodiment of the present invention, the resin does not adhere to portions other than the portion covered with the underfill before wire bonding.
[0034]
Further, as shown in FIG. 7, if an adhesive material is also used as the reinforcing film 2 on the surface opposite to the surface to be bonded to the semiconductor chip 5, the reinforcing film 2 has the reinforcing material of the lower semiconductor chip 5 and the upper surface. Since the adhesive material for the semiconductor chip 12 can also be used, there is no need to peel off the reinforcing film 2, which is economical in terms of manufacturing material costs and manufacturing steps. 13 is a sealing resin, and 14 is a bonding wire.
[0035]
In the above-described embodiment of the present invention, a film having a single layer structure is exemplified as the reinforcing film 2, but a configuration including a plurality of layers may be used as shown in FIG. 8. In this way, for example, the adhesive layer 15 has adhesiveness to the semiconductor wafer 1, and the rigid layer 16 has rigidity to mechanically reinforce the semiconductor wafer 1. It is possible to easily improve the characteristics and the degree of freedom of design.
[0036]
In the embodiment of the present invention, the reinforcing film 2 is peeled off after the underfill curing step. However, as a manufacturing method used as it is without peeling, the semiconductor device shown in FIG. May be manufactured. The advantage of this method is that external damage of the semiconductor chip 5 due to handling or the like can be prevented because the back surface of the semiconductor chip 5 is covered with the reinforcing film 2.
[0037]
Further, when a material having good thermal conductivity such as a metal material or diamond is used as the reinforcing film 2, heat generated during the electrical operation of the semiconductor chip 5 can be efficiently released to the outside of the semiconductor device.
[0038]
As described above, according to the present invention, when a thin semiconductor chip is mounted to manufacture a flip chip type semiconductor device, the following effects can be obtained as compared with the case of using a conventional semiconductor device manufacturing method. .
[0039]
That is, since the flip chip bonding process, underfill filling process or underfill curing process is performed with the reinforcing film attached, the mechanical strength of the semiconductor chip is reinforced in each process, so that the semiconductor chip is hardly damaged. Become.
[0040]
In the underfill filling process, although the thickness of the semiconductor chip and the reinforcing film is large even though the thickness of the semiconductor chip is thin, adhesion of the underfill to the back surface of this integrated body, that is, the upper surface of the reinforcing film occurs. It becomes difficult to do. At the same time, the back surface of the semiconductor chip is covered with a reinforcing film, so that underfill does not adhere. In particular, when an underfill containing an epoxy resin and a reinforcing film containing a silicone resin are used, they repel each other, so that adhesion of the underfill to the reinforcing film can be reliably prevented.
[0041]
In addition, by suppressing the peel strength between the reinforcing film and the semiconductor chip, damage to the semiconductor chip and the bonding between the semiconductor chip and the wiring substrate can be reduced in the reinforcing film peeling step.
[0042]
In addition, since the wire bonding region set on the wiring board is not contaminated with resin, application to a chip stack type semiconductor device is facilitated.
[0043]
In addition, when a semiconductor device in which the reinforcing film is attached to the back surface of the semiconductor chip as it is is manufactured, since the back surface of the semiconductor chip is covered with the reinforcing film, external damage to the semiconductor chip due to handling or the like can be prevented. . In addition, when a material having good thermal conductivity such as a metal is used as the reinforcing film, heat generated during the electrical operation of the semiconductor chip can be efficiently released to the outside of the semiconductor device.
[0044]
【The invention's effect】
According to the mounting method of claim 1, wherein the semiconductor chip, while reinforcing the back surface of the semiconductor chip at full Irumu, since the flip-chip bonding and underfill filling, the mechanical strength of the semiconductor chip is reinforced in each process Therefore, an effect that the semiconductor chip is hardly damaged can be obtained. Further, in a state of pasting the full Irumu on the back surface of the semiconductor chip, since the underfill filling, the thickness of the integral of the semiconductor chip and the off Irumu be thinner the thickness of the semiconductor chip is large, the integral body adhesion of the underfill to the upper surface of the back Sunawa Chifu Irumu is less likely to occur. At the same will not be underfill is deposited because it is simultaneously coated with the back side off Irumu semiconductor chip. Further, when manufacturing a thin flip chip type semiconductor device, it is possible to prevent damage to the semiconductor chip and adhesion of underfill to the back surface of the semiconductor chip.
[0047]
According to the method for mounting a semiconductor chip according to claim 2, in addition to the effect similar to that of claim 1, the underfill is applied to the back surface of the semiconductor chip while suppressing defects caused by the characteristic of the reinforcing film in the flip chip bonding process. Adhesion can be prevented.
According to the semiconductor chip mounting method of the third aspect, in addition to the effect similar to that of the first aspect, a property of repelling between the underfill and the reinforcing film can be provided, so that the semiconductor chip and the reinforcing film are integrated. It is possible to more reliably prevent the underfill from adhering to the back surface of the object.
[0049]
According to the semiconductor chip mounting method of the fourth aspect, in addition to the same effect as the second aspect , the reinforcing material for the lower semiconductor chip and the adhesive material for the upper semiconductor chip can be used together. Since it is not necessary to peel off, it is economically advantageous in manufacturing material cost and manufacturing man-hour.
[0050]
According to the semiconductor chip mounting method of the fifth aspect , in addition to the same effect as any one of the first to fourth aspects, it is possible to easily improve the characteristics of the reinforcing film and increase the degree of freedom of material design.
[Brief description of the drawings]
FIG. 1 is a perspective view of a semiconductor wafer in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a diagram showing a semiconductor device assembling process in order of steps for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention;
FIG. 3 is an explanatory diagram of a process following FIG. 2;
4 is an explanatory diagram of the process following FIG. 3. FIG.
FIG. 5 is a perspective view showing a reinforcing film affixing step for explaining a method of manufacturing a semiconductor device according to another embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a reinforcing film attaching step and an underfill filling step for explaining a method of manufacturing a semiconductor device according to still another embodiment of the present invention.
FIG. 7 is a cross-sectional view of a chip stack type semiconductor device for explaining a method of manufacturing a semiconductor device according to still another embodiment of the present invention.
FIG. 8 is a cross-sectional view showing a wafer mounting step for explaining a method of manufacturing a semiconductor device according to still another embodiment of the present invention.
FIG. 9 is a cross-sectional view showing a semiconductor device obtained by a semiconductor manufacturing method according to still another embodiment of the present invention.
FIG. 10 is a diagram showing a semiconductor device assembly process in order of steps for explaining a conventional method of manufacturing a semiconductor device;
FIG. 11 is a diagram illustrating an assembly process subsequent to FIG. 10 in order of processes.
12 is a diagram illustrating an assembly process subsequent to FIG. 11 in order of processes.
FIG. 13 is a cross-sectional view showing an underfill filling step for explaining a problem of a conventional method of manufacturing a semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Reinforcing film 3 Dicing tape 4 Dicing saw 5 Semiconductor chip 6 Electrode pad 7 Electrode bump 8 Wiring board 9 Underfill 10 Nozzle 11 External electrode terminal 12 Second semiconductor chip 13 Sealing resin 14 Bonding wire 15 Adhesive layer 16 Rigid layer 17 dicing ring

Claims (5)

表面に電気回路を形成した半導体チップの裏面にフィルムを貼り付ける工程と、
前記半導体チップと配線基板の接続端子とを導電性バンプを介して電気的に接続した後、前記半導体チップと前記配線基板との間にアンダーフィルを充填する工程と、
前記アンダーフィルを硬化する工程と、
前記アンダーフィル硬化後に前記フィルムを前記半導体チップから離脱させる工程とからなる半導体チップの実装方法。A process of attaching a film to the back surface of a semiconductor chip on which an electric circuit is formed
Filling the underfill between the semiconductor chip and the wiring board after electrically connecting the semiconductor chip and the connection terminal of the wiring board via a conductive bump;
Curing the underfill;
A method for mounting a semiconductor chip, comprising the step of releasing the film from the semiconductor chip after the underfill curing. 半導体チップと配線基板の接続端子とを導電性バンプを介して電気的に接続した後、フィルムを前記半導体チップの電気回路を形成した面の反対面に貼り付ける工程とからなる半導体チップの実装方法。  A method of mounting a semiconductor chip, comprising: electrically connecting a semiconductor chip and a connection terminal of a wiring board via a conductive bump, and then attaching a film to a surface opposite to the surface on which the electric circuit of the semiconductor chip is formed. . アンダーフィルはエポキシ樹脂を含み、フィルムはシリコーン樹脂を含む請求項１に記載の半導体チップの実装方法。The semiconductor chip mounting method according to claim 1, wherein the underfill includes an epoxy resin, and the film includes a silicone resin. 半導体チップと配線基板の接続端子とを導電性バンプを介して電気的に接続した後、前記半導体チップの電気回路を形成した面の反対面に貼り付けたフィルムを挟んで、前記半導体チップの上に、第２の半導体チップを積層させる工程を含む請求項２に記載の半導体チップの実装方法。After electrically connecting the semiconductor chip and the connection terminal of the wiring board through the conductive bump, a film affixed to the surface opposite to the surface on which the electric circuit of the semiconductor chip is formed is sandwiched between the upper surface of the semiconductor chip. The method for mounting a semiconductor chip according to claim 2 , further comprising: laminating a second semiconductor chip. フィルムは複数の層構成を有する請求項１から４のいずれかに記載の半導体チップの実装方法。  The semiconductor chip mounting method according to claim 1, wherein the film has a plurality of layer configurations.
JP2002215936A 2002-07-25 2002-07-25 Mounting method of semiconductor chip Expired - Fee Related JP3892359B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002215936A JP3892359B2 (en) 2002-07-25 2002-07-25 Mounting method of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002215936A JP3892359B2 (en) 2002-07-25 2002-07-25 Mounting method of semiconductor chip

Publications (2)

Publication Number Publication Date
JP2004063516A JP2004063516A (en) 2004-02-26
JP3892359B2 true JP3892359B2 (en) 2007-03-14

Family

ID=31937822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002215936A Expired - Fee Related JP3892359B2 (en) 2002-07-25 2002-07-25 Mounting method of semiconductor chip

Country Status (1)

Country Link
JP (1) JP3892359B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4515129B2 (en) * 2004-03-26 2010-07-28 シャープ株式会社 Manufacturing method of semiconductor device
JP5535915B2 (en) * 2007-09-12 2014-07-02 スモルテック アーベー Connection and bonding of adjacent layers by nanostructures
JP2011009425A (en) * 2009-06-25 2011-01-13 Sumitomo Bakelite Co Ltd Method for manufacturing semiconductor element and method for manufacturing semiconductor device
US8368232B2 (en) 2010-03-25 2013-02-05 Qualcomm Incorporated Sacrificial material to facilitate thin die attach
JP2012015248A (en) * 2010-06-30 2012-01-19 Sae Magnetics (Hk) Ltd Method for manufacturing semiconductor device, and jig for filling resin for forming underfill
JP5419226B2 (en) 2010-07-29 2014-02-19 日東電工株式会社 Flip chip type film for semiconductor back surface and use thereof
JP5636471B2 (en) * 2013-05-23 2014-12-03 日東電工株式会社 Flip chip type film for semiconductor back surface and use thereof
JP6078578B2 (en) * 2015-04-22 2017-02-08 日東電工株式会社 Flip chip type film for semiconductor back surface and use thereof
CN116154086B (en) * 2023-04-24 2023-10-20 河北光兴半导体技术有限公司 Manufacturing method of mini-LED display module

Also Published As

Publication number Publication date
JP2004063516A (en) 2004-02-26

Similar Documents

Publication Publication Date Title
JP3679786B2 (en) Manufacturing method of semiconductor device
US9406638B2 (en) Semiconductor device and manufacturing method thereof
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6553658B2 (en) Assembling a stacked die package
JP3376203B2 (en) Semiconductor device, method of manufacturing the same, mounting structure using the semiconductor device, and method of manufacturing the same
JP5325736B2 (en) Semiconductor device and manufacturing method thereof
JP2005064362A (en) Manufacturing method of electronic device and electronic device thereof, and manufacturing method of semiconductor apparatus
JP2005064362A5 (en)
JP2002033411A (en) Semiconductor device with heat spreader and its manufacturing method
JP2586344B2 (en) Carrier film
JP3892359B2 (en) Mounting method of semiconductor chip
JP2000269166A (en) Manufacture of integrated circuit chip and semiconductor device
JPH053183A (en) Semiconductor device and manufacture thereof
WO2022179296A1 (en) Chip encapsulation process
JP2012009655A (en) Semiconductor package and method of manufacturing the semiconductor package
US20110298124A1 (en) Semiconductor Structure
JP2002313985A (en) Method of manufacturing chip size package
US20180261574A1 (en) Semiconductor device and manufacturing method thereof
JP2002280401A (en) Semiconductor device and its manufacturing method
JP4078760B2 (en) Manufacturing method of chip-type electronic component
JP3899755B2 (en) Semiconductor device
US8058109B2 (en) Method for manufacturing a semiconductor structure
KR100401018B1 (en) attaching method of wafer for semiconductor package
JP2000021935A (en) Electronic component mounting body and manufacture thereof
JP2004063515A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees