JP3891004B2 - 情報処理システム及び該システムの制御方法並びにプログラム - Google Patents
情報処理システム及び該システムの制御方法並びにプログラム Download PDFInfo
- Publication number
- JP3891004B2 JP3891004B2 JP2002050150A JP2002050150A JP3891004B2 JP 3891004 B2 JP3891004 B2 JP 3891004B2 JP 2002050150 A JP2002050150 A JP 2002050150A JP 2002050150 A JP2002050150 A JP 2002050150A JP 3891004 B2 JP3891004 B2 JP 3891004B2
- Authority
- JP
- Japan
- Prior art keywords
- unit part
- information processing
- information
- memory
- replacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 168
- 238000000034 method Methods 0.000 title claims description 111
- 230000015654 memory Effects 0.000 claims description 111
- 230000008569 process Effects 0.000 claims description 86
- 238000012545 processing Methods 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 14
- 230000002457 bidirectional effect Effects 0.000 claims 1
- 238000005192 partition Methods 0.000 description 48
- 230000006870 function Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000010348 incorporation Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003449 preventive effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2025—Failover techniques using centralised failover control functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2046—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share persistent storage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Hardware Redundancy (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理システム及び該システムの制御方法並びにプログラムに関し、特に、複数のプロセッサ（以下、ＣＰＵ）と、それらのＣＰＵに対して独立に動作してそれらのＣＰＵの構成に関する情報を保持するサービス装置とが接続されてなる情報処理システム及び該システムの制御方法並びにプログラムに関する。
【０００２】
【従来の技術】
ネットワークに接続された情報処理システムは、少なくともそのネットワークの稼働時間帯には電源を常時ＯＮにされていることが多い。情報処理システムは、こうした電源ＯＮである状態を一定期間維持する用途で使用される際には、信頼性を高めるための保守管理などによりＣＰＵを交換する場合であっても、いわゆる活線挿抜、すなわちＯＳをシャットダウンさせることなく動的にＣＰＵの交換が可能であることが望ましい。
【０００３】
こうした動的なＣＰＵの交換を可能にする一つの方法として、ＯＳを含めたソフトウェア全体を動的なＣＰＵ交換に対応するように設計する方法がある。以下に、このＯＳなどの設計による従来の動的ＣＰＵ交換方法について、交換可能に作成されたＣＰＵを含む単位部品が、ＣＰＵとメモリとメモリコントローラ（Main Memory Controller；以下、ＭＭＣ）とを実装したボード（以下、セルボード）である場合について説明する。図１０は、上記のセルボードを交換可能な単位部品とする従来の情報処理システムの構成例を示すブロック図である。図１１は、図１０に示す従来の情報処理システムにおける動的なＣＰＵ交換方法について示すフローチャートである。
【０００４】
図１０に示す従来の情報処理システムは、情報処理装置Ｐとサービス装置Ｒとを具備し、その情報処理装置Ｐとサービス装置Ｒとが互いに接続されて構成される。情報処理装置Ｐは、セルボード１（１ａ，１ｂ，１ａ’）と、コネクタ２（２ａ，２ｂ，２ｃ）と、記憶部と、内部バスとを具備する。このセルボード１ａ’は、交換用のセルボードである。セルボード１はコネクタ２を介して内部バスに接続され、記憶部に格納されたＯＳ（Ｐ３）により動作する。このＯＳ（Ｐ３）は、動的なＣＰＵ交換を行う機能を有するように設計されたＯＳであり、一般にそのハードウェア（情報処理装置Ｐ）の専用として設計される。セルボード１（１ａ，１ｂ）とコネクタ２（２ａ，２ｂ）と、記憶部と、内部バスとは、上記のＯＳ（Ｐ３）により動作するパーティションを構成する。セルボード１は、ＣＰＵ１１、１２と、メモリ１３と、ＭＭＣ１５とを有して構成される。以上の構成により情報処理装置Ｐは、一般的な分散共有メモリによるＳＭＰ（Symmetric Multiprocessing ；対称型マルチプロセッシング）として動作する。すなわち、セルボードの各ＭＭＣにより、ＣＰＵはそのパーティション全体として構成されるメモリ空間を用いて動作する。
【０００５】
この従来の情報処理システムにおける動的なＣＰＵ交換方法について、図１１を参照して説明する。まずサービス装置Ｒは、セルボード１ａ，１ｂ，１ａ’の各ＭＭＣに、セルボード１ａのメモリ１３ａに格納されたデータを交換用セルボード１ａ’のメモリ１３ａ’にコピーするよう指示する（ステップＰ１１）。セルボード１ａ，１ｂ，１ａ’の各ＭＭＣは指示を受けてメモリ１３のデータコピーを開始し、完了後にサービス装置Ｒに通知する（ステップＰ１２）。サービス装置Ｒは、通知を受けるとパーティションＰ１のＯＳ（Ｐ３）にセルボード１ａ内のＣＰＵ１１ａ，１２ａを切り離すよう指示する（ステップＰ１３）。
【０００６】
パーティションＰ１のＯＳ（Ｐ３）は、セルボード１ａ内のＣＰＵ１１ａ，１２ａで実行中である処理のプロセスをセルボード１ｂ内のＣＰＵに再スケジューリングし、セルボード１ａ内のＣＰＵ１１ａ，１２ａをこのＯＳから切り離す。すなわち、ＣＰＵでの処理が縮退された状態とする。この切り離し後、パーティションＰ１のＯＳ（Ｐ３）は、サービス装置Ｒに切り離しの完了を通知する（ステップＰ１４）。サービス装置Ｒは、その通知を受けてセルボード１ａ，１ｂ，１ａ’の各ＭＭＣにメモリコピーの停止を指示する（ステップＰ１５）。セルボード１ａ，１ｂ，１ａ’の各ＭＭＣは指示によりメモリコピーを停止し、停止完了の旨をサービス装置Ｒに通知する（ステップＰ１６）。サービス装置Ｒは、パーティションＰ１のＯＳ（Ｐ３）にセルボード１ａ’内のＣＰＵ１１ａ’，１２ａ’を組み込むよう指示する（ステップＰ１７）。パーティションＰ１のＯＳはセルボード１ａ’内のＣＰＵ１１ａ’，１２ａ’を組み込み、縮退状態を解除した後、サービス装置Ｒに組み込み完了の旨を通知する（ステップＰ１８）。その通知を受けてサービス装置Ｒは、セルボード１ａの切り離しとセルボード１ａ’の組み込みとが完了した旨をオペレータに通知する（ステップＰ１９）。
【０００７】
【発明が解決しようとする課題】
上記した従来の情報処理システムにおける動的なＣＰＵ交換方法は、上述したようにＯＳの機能により交換可能な単位部品の切り離しや組み込みを行うため、ＯＳなどのソフトウェアが動的なＣＰＵ交換の機能を有するように設計されたものである必要がある。そのため、上記した従来の動的ＣＰＵ交換方法は、ＯＳなどのソフトウェアを特定のハードウェアと一体として開発するメインフレームなどで用いられることがあるが、交換しようとするＣＰＵで実行中のプロセスを他のＣＰＵで実行させるための処理や再スケジューリングなど複雑な機能をＯＳに持たせる必要があり、ソフトウェアの設計における負荷を増加させてしまうものでもあった。
【０００８】
また、上記した従来の動的ＣＰＵ交換方法を、ハードウェアの製造元と異なる製造元のソフトウェアを組み合わせるオープン・システム（オープン・サーバなど）に用いようとする場合には、組み合わせる汎用のソフトウェアを動的なＣＰＵ交換に対応したものから選択する必要があり、選択の幅を狭めてしまうこととなる。市販のＯＳで動的なＣＰＵ交換に対応したものは極めて少なく、オープン・システムが多様な用途に使用される現状を考慮すると、上記した従来の動的ＣＰＵ交換方法をオープン・システムに対して用いることは困難であるといえる。
【０００９】
本発明はこのような状況に鑑みてなされたものであり、動的なＣＰＵ交換のための機能を持たないＯＳを情報処理装置に使用しても、そのＯＳをシャットダウンすることなく、動的にＣＰＵを交換可能である情報処理システム及び該システムの制御方法並びにプログラムを提供することを目的とする。
【００１０】
また本発明は、交換可能に作成された単位部品がＣＰＵとメモリとを実装したセルボードであり、動的なセルボード交換のための機能を持たないＯＳを用いて情報処理装置が動作していても、そのＯＳをシャットダウンすることなく、そのセルボードを動的に交換可能である情報処理システム及び該システムの制御方法並びにプログラムを提供することを目的とする。
【００１１】
【課題を解決するための手段】
かかる目的を達成するために、本発明は以下の特徴を有する。
請求項１記載の発明は、レジスタに情報を格納するプロセッサとメモリとを少なくとも有してなる単位部品と記憶手段とを具備して記憶手段に格納されたＯＳにより動作する情報処理装置と、情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムであって、サービス装置は、単位部品と交換可能な交換用単位部品が当該情報処理装置に接続されているか否かを検知する検知手段と、検知手段により上記接続されていることが検知された後で、単位部品内部のメモリおよび交換用単位部品内部のメモリの両方に対して同様に書き込み処理を行いながら、情報処理装置にプロセッサのＯＳによる処理を中断させる制御と、単位部品に格納された情報を交換用単位部品にコピーさせる制御と、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品と交換用単位部品とに関する情報を変更する制御と、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる制御とを行う制御手段と、を具備したことを特徴とする。
【００１２】
請求項２記載の発明は、レジスタに情報を格納するプロセッサとメモリとＭＭＣとを有してなる単位部品と記憶手段とを具備して記憶手段に格納されたＯＳにより動作する情報処理装置と、情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムであって、サービス装置は、単位部品と交換可能な交換用単位部品が当該情報処理装置に接続されているか否かを検知する検知手段と、検知手段により上記接続されていることが検知された後で、単位部品内部のメモリおよび交換用単位部品内部のメモリの両方に対してＭＭＣにより同様の書き込み処理を行いながら、情報処理装置にプロセッサのＯＳによる処理を中断させる制御と、単位部品に格納された情報を交換用単位部品にコピーさせる制御と、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品と交換用単位部品とに関する情報を変更する制御と、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる制御とを行う制御手段と、を具備したことを特徴とする。
【００１３】
請求項３記載の発明は、レジスタに情報を格納するプロセッサとメモリとＭＭＣとを有してなる単位部品と記憶手段とを具備してＢＩＯＳと記憶手段に格納されたＯＳとにより動作する情報処理装置と、情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムであって、サービス装置は、単位部品と交換可能な交換用単位部品が当該情報処理装置に接続されているか否かを検知する検知手段と、検知手段により上記接続されていることが検知された後で、単位部品内部のメモリおよび交換用単位部品内部のメモリの両方に対してＭＭＣにより同様の書き込み処理を行いながら、ＢＩＯＳに情報処理装置のプロセッサのＯＳによる処理を中断させる制御と、単位部品に格納された情報を交換用単位部品にコピーさせる制御と、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品と交換用単位部品とに関する情報を変更する制御と、単位部品に替えて交換用単位部品を用いてＯＳによる処理をＢＩＯＳに再開させる制御とを行う制御手段と、を具備したことを特徴とする。
【００１４】
請求項４記載の発明は、上記した制御手段による変更が、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品を識別する情報と交換用単位部品を識別する情報とをスワップし、単位部品に替えて交換用単位部品で動作可能であるようにＭＭＣを再設定することであるように構成されたことを特徴とする。
【００１５】
請求項５記載の発明は、上記の情報処理装置が、単位部品と交換可能な交換用単位部品を当該情報処理装置に接続可能とさせるよう構成された交換用接続手段を具備し、上記した検知手段が、交換用接続手段に交換用単位部品が接続されているか否かを検知するように構成されたことを特徴とする。
【００１６】
請求項６記載の発明は、レジスタに情報を格納するプロセッサとメモリとを少なくとも有してなる単位部品と記憶手段とを具備して記憶手段に格納されたＯＳにより動作する情報処理装置と、情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムの制御方法であって、単位部品と交換可能な交換用単位部品が情報処理装置に接続されているか否かをサービス装置が検知する検知工程と、単位部品のメモリへの書き込み情報と同一の情報を交換用単位部品のメモリにも書き込ませる双方書き込み工程と、サービス装置が情報処理装置に、単位部品に格納された情報を交換用単位部品にコピーさせるコピー工程と、サービス装置が情報処理装置にプロセッサのＯＳによる処理を中断させる中断工程と、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品と交換用単位部品とに関する情報を変更する変更工程と、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる再開工程と、を有し、コピー工程を、検知工程の後、再開工程の前に行い、双方書き込み工程を、コピー工程と、中断工程と、変更工程との間に渡って行うことを特徴とする。
【００１７】
請求項７記載の発明は、レジスタに情報を格納するプロセッサとメモリとＭＭＣとを有してなる単位部品と記憶手段とを具備して記憶手段に格納されたＯＳにより動作する情報処理装置と、情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムの制御方法であって、単位部品と交換可能な交換用単位部品が情報処理装置に接続されているか否かをサービス装置が検知する検知工程と、単位部品のメモリへの書き込み情報と同一の情報を交換用単位部品のメモリにも書き込ませる双方書き込み工程と、単位部品のメモリに格納された情報を交換用単位部品のメモリにコピーさせるメモリコピー工程と、情報処理装置にプロセッサのＯＳによる処理を中断させる中断工程と、単位部品に格納された情報を交換用単位部品にコピーさせるコピー工程と、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品に関する情報と交換用単位部品に関する情報とを変更する変更工程と、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる再開工程と、を有し、双方書き込み工程を、検知工程の後、再開工程の前に、メモリコピー工程と、中断工程と、コピー工程と、変更工程との間に渡って行うことを特徴とする。
【００１８】
請求項８記載の発明は、レジスタに情報を格納するプロセッサとメモリとを少なくとも有してなる単位部品と記憶手段とを具備してＢＩＯＳと記憶手段に格納されたＯＳとにより動作する情報処理装置と、制御プログラムにより情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムの制御プログラムとＢＩＯＳとからなるプログラムであって、サービス装置に、単位部品と交換可能な交換用単位部品が情報処理装置に接続されているか否かを検知する検知処理を実行させ、情報処理装置に、単位部品のメモリへの書き込み情報と同一の情報を交換用単位部品のメモリにも書き込ませる双方書き込み処理と、単位部品に格納された情報を交換用単位部品にコピーさせるコピー処理と、プロセッサのＯＳによる処理を中断させる中断処理と、を実行させ、サービス装置に、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品と交換用単位部品とに関する情報を変更する変更処理を実行させ、情報処理装置に、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる再開処理を実行させ、コピー処理を、検知処理の後、再開処理の前に行い、双方書き込み処理を、コピー処理と、中断処理と、変更処理との間に渡って行うことを特徴とする。
【００１９】
請求項９記載の発明は、レジスタに情報を格納するプロセッサとメモリとＭＭＣとを有してなる単位部品と記憶手段とを具備してＢＩＯＳと記憶手段に格納されたＯＳとにより動作する情報処理装置と、制御プログラムにより情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムの制御プログラムとＢＩＯＳとからなるプログラムであって、サービス装置に、単位部品と交換可能な交換用単位部品が情報処理装置に接続されているか否かを検知する検知処理を実行させ、情報処理装置に、単位部品のメモリへの書き込み情報と同一の情報を交換用単位部品のメモリにも書き込ませる双方書き込み処理と、単位部品のメモリに格納された情報を交換用単位部品のメモリにコピーさせるメモリコピー処理と、情報処理装置にプロセッサのＯＳによる処理を中断させる中断処理と、単位部品に格納された情報を交換用単位部品にコピーさせるコピー処理と、を実行させ、サービス装置に、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品に関する情報と交換用単位部品に関する情報とを変更する変更処理を実行させ、情報処理装置に、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる再開処理を実行させ、双方書き込み処理を、検知処理の後、再開処理の前に、メモリコピー処理と、中断処理と、コピー処理と、変更処理との間に渡って行うことを特徴とする。
【００２０】
上記した一連の技術的手段によれば、情報処理装置で稼働するＯＳの機能とは無関係に、そのＯＳの動作をシャットダウンすることなく、単位部品をそのＯＳから切り離したり、替わりに組み込んだりすることができる。この単位部品はＣＰＵであっても、ＣＰＵとメモリとＭＭＣとを具備したセルボードであってもよい。また、ＣＰＵと、レジスタやメモリなどの情報を格納する部分を含まない部品とを具備したボードであってもよい。
【００２１】
【発明の実施の形態】
次に、本発明に係る情報処理システム及び該システムの制御方法並びにプログラムを図面を用いて詳細に説明する。図１から図６は、本発明の第１の実施形態としての情報処理システムの構成について例示している。図７は、その情報処理システムにおける交換可能な単位部品（セルボード）を動的に交換する際の動作について示している。図８、図９は本発明の第２の実施形態としての情報処理システムの構成と動作とについて例示している。
【００２２】
本発明の第１の実施形態としての情報処理システムは、交換可能に作成された単位部品がセルボードとなっているものである。この本実施形態の情報処理システムは、図１に示すように、情報処理装置Ａとサービス装置Ｂとを備え、情報処理装置Ａとサービス装置Ｂとが互いに接続されて構成される。情報処理装置Ａは、１つのＯＳにより動作する構成単位であるパーティションと、交換用のセルボードを装着（装入）するためのコネクタ２ｃとを具備してなる。交換用セルボード１ａ’は図１に示すように予めコネクタ２ｃに装着されていてもよく、図２に示すように交換の際以外には装着されていなくてもよい。パーティションは１つまたは複数であってよく、本実施形態ではパーティションＡ１として示す。なお、パーティションが複数ある場合には、上記のようにそれぞれのパーティションがそのパーティションのＯＳで動作し、情報処理システムとしては複数のＯＳが稼働するクラスタシステムを構築することとなるため、各パーティションが１つの情報処理装置として機能するとみなしてよい。
【００２３】
本実施形態のパーティションＡ１は、セルボード１（１ａ，１ｂ）と、コネクタ２（２ａ，２ｂ）と、記憶部３と、操作表示部４と、内部バス５とを具備してなる。セルボード１（１ａ，１ｂ）は、コネクタ２（２ａ，２ｂ）に装着（装入）されることによりそのコネクタを介して内部バス５に接続され、セルボード１に実装されたＣＰＵ１１，１２が内部バス５と接続されることとなる。記憶部３と操作表示部４とはともに内部バス５に接続される。
【００２４】
セルボード１（１ａ，１ｂ）のそれぞれは、ふたつのＣＰＵ１１，１２と、メモリ１３と、ＭＭＣ１５とを具備し、各セルボード内のそれぞれが内部バスで接続されたＣＰＵ／メモリコンプレックスであり、物理的に１枚のボードに実装されている。
【００２５】
本実施形態の情報処理装置Ａは、通常の運用においては、セルボード１（１ａ，１ｂ）と、コネクタ２（２ａ，２ｂ）と、記憶部３と、操作表示部４とで上記したひとつのパーテーションＡ１を構成し、そのパーティション内で唯一のＯＳが稼働する対称形マルチプロセッサシステム（ＳＭＰ）であり、パーティションＡ１内の各ＣＰＵが対等に処理を分担する。またメモリ１３はパーティション内のセルボード１（１ａ，１ｂ）に物理的に分散して配置され、分散共有メモリ形となっている。セルボード１（１ａ，１ｂ）のＣＰＵ１１，１２は、自身が実装されているセルボード内のメモリと他のセルボードに実装されているメモリとを、まったく区別することなくアクセスすることが可能である。すなわち、パーティション内の各ＭＭＣ１５が連携して動作することにより、そのパーティション全体としての論理的メモリ空間を構成することが可能となる。
【００２６】
このＭＭＣ１５は、セルボード内のバスにおける情報の流れやＣＰＵの動作を制御する機能を有するとともに、１つのセルボード内のメモリ１３に格納されている情報を他のメモリにコピーするメモリコピー機能を有する。このメモリコピー機能などを有するＭＭＣを実現するための技術的手段には、例えば特開２０００−２２２３７５号公報や特開２００１−１４７８６１号公報に開示されている技術を使用してもよい。
【００２７】
また、ＭＭＣ１５は、各ＭＭＣが連携して上記の分散共有メモリとしてメモリ空間を制御するため、パーティションＡ全体として情報のやりとりの順番が狂わないように動作する必要がある。すなわち、パーティション内の各ＭＭＣそれぞれにおける処理の順番がパーティション全体として統一的に処理される必要がある。そこで、情報処理装置Ａの起動時にサービス装置Ｂからの信号によりパーティションＡ内のＭＭＣのうち１つをマスタＭＭＣとして定め、そのマスタＭＭＣがそのパーティションＡ内の他のＭＭＣ（スレーブＭＭＣ）を制御する構成となっている。このマスタＭＭＣとスレーブＭＭＣとはハードウェアとしては同一のものであってよく、情報処理装置Ａの起動時におけるサービス装置Ｂからの信号によって設定される。
【００２８】
上記のセルボード１と内部バス５との接続は、ＣＰＵ間の論理的な接続としては図１に示すようにＭＭＣ１５を介したものとなる。なお、セルボード１と内部バス５との接続はこの接続に限定されず、例えばｃｌｏｃｋ系の接続（不図示）などもあってよい。このＭＭＣ１５を介した前記接続により、各セルボード内のＣＰＵは他のセルボード内のメモリにアクセスしたり、記憶部３や操作表示部４と通信することが可能となっている。
【００２９】
交換用セルボード１ａ’は、セルボード（単位部品）１ａに対する交換用の単位部品である。情報処理装置Ａは、この交換用セルボード１ａ’を装着するためのコネクタ２ｃ（交換用接続手段）を有する。交換用セルボード１ａ’は、上記のようにコネクタ２ｃに予め装着されて通常運用時には使用されないこととされてもよく、上記した図２に示すように、情報処理装置Ａでセルボードの動的交換の処理を行う際（交換の必要が生じた際）にのみ装着されてもよい。交換用セルボード１ａ’はコネクタ２ｃに装着（装入）されることにより、そのコネクタ２ｃを介して内部バス５に接続される。
【００３０】
この交換用セルボード１ａ’は、セルボード１ａと交換可能なハードウェア構成を有している。この交換可能なハードウェア構成としては、セルボード１ａと同一の構成であってもよい。また、内部に情報を格納する部品が少なくともセルボード１ａと同一である構成であってもよい。この内部に情報を格納する部品とは、本実施形態のセルボードにおいてはＣＰＵとメモリとＭＭＣとである。この内部に情報を格納する部品が同一である場合には、情報を内部に格納しない部分はセルボード１ａと異なる構成であってもよい。また、メモリはセルボード１ａにおける容量より大きい容量であってもよい。なお、ＣＰＵは一般に同一製品として扱われるものであっても、生産時期の違いによってバグ修正やプロセスシュリンクなどによるＲｅｖｉｓｉｏｎの違いが生じていることがあるが、交換用セルボード１ａ’のＣＰＵとしては、セルボード１ａのＣＰＵと比較してレジスタ構造と対応するＢＩＯＳとが同一であれば同一のＣＰＵ（ハードウェア構成）とみなすこととしてよい。
【００３１】
ＢＩＯＳ（Basic Input/Output System ）１４（１４ａ，１４ｂ）は、ＯＳとハードウェアとの中間で動作するプログラムであり、サービス装置Ｂからの指示によりセルボード１内のＣＰＵに、そのＣＰＵ自身のレジスタに格納された情報を他のＣＰＵのレジスタにコピーする処理を実行させることができる。また、サービス装置Ｂからの指示により、パーティション内のＣＰＵのＯＳによる動作を強制的に中断させたり、そのＣＰＵをサスペンド状態のまま待機させたり、そのＣＰＵにＯＳによる処理を再開させたりすることができる。
【００３２】
このＢＩＯＳ１４は、起動の際にサービス装置Ｂから読み込まれ、セルボード１（１ａ，１ｂ）のメモリ１３（１３ａ，１３ｂ）に格納される。なお、ＢＩＯＳ１４は図３に示すように、セルボード１に実装されたＲＯＭ１６に格納されることとしてもよい。このＲＯＭ１６は、電源をＯＦＦにしてもデータの保持が可能なものであれば電気的にデータの再書き込みが可能なものであってもよく、例えばＥＥＰＲＯＭやフラッシュメモリでもよい。また、ＢＩＯＳ１４を格納したＲＯＭ１６は、各セルボードが具備するのでなく、特定のセルボードだけが具備することとしてもよい。また、パーティションＡ１全体として構成する論理的メモリ空間にＢＩＯＳを具備することができればＢＩＯＳの格納場所は限定されず、例えばバックプレーンなどの他の部分にＲＯＭ１６が実装されることとしてもよい。
【００３３】
コネクタ（接続手段）２は、セルボード１を装着可能に形成され、装着されたセルボードをそのコネクタ２を介して内部バス５に接続させる。このコネクタ２と内部バス５とは、物理的には例えばコネクタを実装したバックプレーンであってもよい。なお、接続手段はセルボード１を内部バス５に接続させることができればコネクタに限定されず、例えばケーブルによる接続であってもよい。
【００３４】
記憶部（記憶手段）３は、このパーティションＡ１を動作させるＯＳ３ａなどを格納している。操作表示部４は、パーティションＡ１のオペレータからの操作を受けたり表示を行ったりする。この記憶部３と操作表示部４とは、物理的には図４に示すようにＩ／Ｏボード３４を介して例えばＨＤＤ、ディスプレイ、キーボード、マウスなどが内部バス５に接続されて構成される。このＩ／Ｏボード３４と上記それぞれの周辺機器との接続は、例えばＰＣＩコントローラによることとしてもよい。なお、操作表示部４は操作や表示を行うことができれば上記のものに限定されず、例えばイーサネット(登録商標)を介して操作用の端末装置が接続されることとしてもよい。また、Ｉ／Ｏボード３４は、コネクタ２を介して内部バス５に接続されてもよい。また、このＩ／Ｏボード３４には、パーティションＡ１に接続される他の周辺機器、例えばプリンタなども接続されることとしてもよい。
【００３５】
サービス装置Ｂは、制御手段Ｂ１と、検知手段Ｂ２と、記憶部Ｂ３と、操作表示部Ｂ４とを具備して構成され、記憶部Ｂ３に格納された制御プログラムＢ３ａにより情報処理装置Ａに対して独立に動作する。すなわち、情報処理装置Ａ内のパーティション（Ａ１，・・・）のＯＳとは独立に動作する。このサービス装置Ｂは、情報処理装置Ａに対して上記のように動作できれば物理的な構成については限定されず、例えば図５に示すように、マイコン（不図示）やメモリ（不図示）などが実装されたボードがいわゆる組込型コンピュータとして情報処理装置Ａのハードウェアに組み込まれ、そのボードとＰＣなどの端末とがイーサネット(登録商標)により接続されて構成され、その端末にディスプレイやキーボードなどの操作表示部Ｂ４が接続される構成であってもよい。
【００３６】
サービス装置Ｂは、情報処理装置Ａの起動時における初期化（初期設定）や、動作時における障害の監視などを行う。この初期化や監視のために、サービス装置Ｂは記憶部Ｂ３に情報処理装置Ａの構成に関する情報（不図示）を保持している。この構成に関する情報は、例えばユーザ（ネットワーク管理者）による設定内容や、上記した内部バス５によるＣＰＵ間の論理的な接続とは別の接続を有することにより取得する現在の構成情報などである。この現在の構成情報としては、例えば情報処理装置Ａにセルボードが何枚実装（装着）されているか、各セルボードのＣＰＵの数やメモリ容量はどれくらいか、などがある。こうした初期化や障害処理（障害の監視）の機能を有することにより、情報処理装置Ａの構成についての設定や監視を、ユーザはサービス装置Ｂの操作表示部Ｂ４により行うことが可能となっている。
【００３７】
上記した初期設定や障害の監視などのため、サービス装置Ｂは、図６に示すようにＩ２Ｃインターフェース（以下、Ｉ２Ｃ Ｉ／Ｆ）と、ＤＧＩ インターフェース（Diagnostic Interface；以下、ＤＧＩ Ｉ／Ｆ）とにより、セルボード１（１ａ，１ｂ）と、Ｉ／Ｏボード３４と、交換用セルボード１ａ’とに接続され、接続されたそれぞれがそれらインターフェースからのコマンドに応じて動作する機能を有している。このＩ２Ｃ Ｉ／Ｆは電源系の制御に用いられ、ＤＧＩＩ／Ｆは診断用のインターフェースとして論理系の制御に用いられる。このＩ２Ｃ Ｉ／ＦとＤＧＩ Ｉ／Ｆとによる接続は、図１、図３に示す内部バス５によるＣＰＵ間の論理的な接続とは別の接続であるが、物理的にはコネクタ２（２ａ，２ｂ，２ｃ，・・・）を介してセルボード１（１ａ，１ｂ，１ａ’）やＩ／Ｏボード３４に接続されることとしてもよい。また、このＩ２Ｃ Ｉ／ＦとＤＧＩ Ｉ／Ｆとによる接続のためのケーブルをコネクタ２とは別に接続することとしてもよい。図２では、これらインターフェースによる接続も物理的にはコネクタ２を介する場合について示している。
【００３８】
制御手段Ｂ１は、記憶部Ｂ３に格納された制御プログラムＢ３ａによりサービス装置Ｂ全体の制御を行う。この制御により、情報処理装置ＡのＣＰＵを動的に交換する際に、ＢＩＯＳやＭＭＣに上述したＣＰＵやデータの流れの制御をさせたり、情報処理装置Ａ内の論理ＩＤなどの設定情報を変更したりする。
【００３９】
検知手段Ｂ２は、上記したＩ２Ｃ Ｉ／Ｆを有して構成され、パーティションに含まれていないコネクタである２ｃに交換用セルボード１ａ’が装着（装入）されているか否かを検知する。
【００４０】
記憶部Ｂ３は、制御プログラムＢ３ａと情報処理装置Ａの構成に関する情報（不図示）とを格納する。図１には、情報処理装置ＡのパーティションＡ１におけるＢＩＯＳ１４をサービス装置Ｂが保有する場合について示しているので、記憶部Ｂ３がＢＩＯＳ１４を格納することとして図示している。このＢＩＯＳ１４が例えば図３に示すようにセルボード１内に格納される場合などには、記憶部Ｂ３に格納されないこととしてよい。
【００４１】
また、制御プログラムＢ３ａは、サービス装置ＢがＨＤＤなどの大容量記憶装置を具備しない構成である場合、例えば記憶部Ｂ３がボードに実装された固定容量の不揮発性メモリである場合には、一般のパーソナルコンピュータ（ＰＣ）におけるＢＩＯＳとＯＳとアプリケーションとのそれぞれに相当するものを複合して一体としたものであってよい。この大容量記憶装置を具備しない構成である場合のＯＳは、いわゆるＲＴＯＳ（Real Time OS）であってよい。また、例えばサービス装置Ｂが、大容量記憶装置など一般のＰＣと同様な物理的構成を有する場合には、制御プログラムＢ３ａは上記の一体としたものでなくてもよい。
【００４２】
操作表示部Ｂ４は、情報処理システムのオペレータが、情報処理装置Ａに対する各種の指令をこのサービス装置Ｂを介して与え、またその結果を知ることができるようにするものである。物理的にはディスプレイ、キーボード、マウスなどであってよく、図５を用いて上述したように、イーサネット(登録商標)で情報処理装置Ａのハードウェアと接続された端末にそれらの周辺機器が接続された構成であってもよい。
【００４３】
次に、本発明の第１の実施形態としての情報処理システムにおける動的なＣＰＵ交換の際の動作について、図７を参照して説明する。図７は、その動的なＣＰＵ交換の際の処理手順を示すフローチャートである。
【００４４】
この図７に示される処理は、サービス装置Ｂの操作表示部Ｂ４からのオペレータによるセルボード交換指令の入力により開始されてもよく、サービス装置Ｂ自身またはサービス装置Ｂと連携して動作する図示しない外部の制御装置による情報処理装置Ａに対する監視の結果を用いた判断によって自動的に開始されることとしてもよい。また、この処理の開始は、交換用セルボード１ａ’がコネクタ２ｃを介して内部バス５に接続されていることがサービス装置Ｂの検知手段Ｂ２により検知された状態であることが前提となる。もし交換用セルボード１ａ’の接続が検知されていない場合には、エラーメッセージをオペレータに通知することとしてもよい。
【００４５】
まずサービス装置Ｂは、切り離し対象セルであるセルボード１ａを含むパーティションＡ１内のすべてのセルボード、および組み込み対象となる交換用セルボード１ａ’内の連携して動作する各ＭＭＣ１５に対して、セルボード１ａ内のメモリデータを交換用セルボード１ａ’内のメモリにコピーする動作の開始を指示する（ステップＳ１）。
【００４６】
この指示をうけた各セルボードのＭＭＣは、メモリコピー中の動作モードである、セルボード１ａ内のメモリからの読み出しはセルボード１ａ内のメモリ１３ａに対して行い、またセルボード１ａ内のメモリへの書き込みはセルボード１ａと交換用セルボード１ａ’内の両方のメモリ１３（１３ａ，１３ａ’）に書き込む処理を開始する。また、セルボード１ａと交換用セルボード１ａ’内の各ＭＭＣは協調してセルボード１ａ内のメモリ１３ａに格納されたデータを交換用セルボード１ａ’内のメモリ１３ａ’にコピーする処理を開始する。これらの処理により、コピー処理の途中ですでにコピーのおわったメモリ領域のデータが書き換えられても、同じデータがコピー先である交換用セルボード１ａ’内のメモリ１３ａ’にも書き込まれるため、コピー動作が完了した時点で完全なデータの複写を保証することができる。
【００４７】
セルボード１ａと交換用セルボード１ａ’の各ＭＭＣは、セルボード１ａ内のメモリ１３ａに格納されたデータを交換用セルボード１ａ’内のメモリ１３ａ’にコピーする処理が完了すると、メモリコピー中の動作モードを継続したまま、コピーの完了をサービス装置Ｂに通知する（ステップＳ２）。
【００４８】
サービス装置Ｂは、セルボード１ａと交換用セルボード１ａ’の各ＭＭＣからのコピー完了の通知を受けると、各ＭＭＣにおけるマスタＭＭＣ内のレジスタへのデータ書き込みを行うことによりパーティションＡ１内の全ＣＰＵに対する処理中断信号を発生させ、パーティションＡ１のＯＳ３ａによる動作を一時停止させてＢＩＯＳ１４に制御を渡すようＣＰＵ１１，１２を制御する。このＯＳによる動作を中断して制御をＢＩＯＳに渡すＣＰＵ１１，１２の機能は、いわゆる割り込みと同様のものであり、ＣＰＵに一般に装備されるものである。こうしてパーティションＡ１内の全ＣＰＵの動作をＯＳ３ａの動作とは無関係に、一時的に、かつ強制的に中断させ、ＢＩＯＳ１４に制御を渡させると、サービス装置ＢはＢＩＯＳ１４に対して、セルボード１ａ内のＣＰＵを切り離し、演算レジスタや制御レジスタなどのＣＰＵ内部情報を交換用セルボード１ａ’内のＣＰＵにコピーするように指示する（ステップＳ３）。
【００４９】
ＢＩＯＳ１４は、サービス装置Ｂからの指示にしたがって演算レジスタや制御レジスタなどに格納されたＣＰＵ内部情報のコピー処理を実行したあと、サービス装置Ｂにコピー完了の旨を通知し、ＣＰＵの制御をＯＳ３ａには返さずに処理を中断する（ステップＳ４）。すなわち、セルボード１ａ内のＣＰＵをサスペンド状態にして待機させる。
【００５０】
コピー完了の通知を受けるとサービス装置Ｂは、セルボード１ａと交換用セルボード１ａ’とに関するＣＰＵ外部の情報を変更する（ステップＳ５）。このＣＰＵ外部の情報の変更として、論理識別番号（論理ＩＤ）のスワップと各ＭＭＣにおけるメモリルーティングの設定変更とを行う。論理識別番号のスワップとは、各ＭＭＣに格納されたセルボードの論理識別番号を、パーティションＡ１のＯＳ３ａから交換用セルボード１ａ’がセルボード１ａとして、セルボード１ａが交換用セルボード１ａ’として認識されるように変更することである。また、各ＭＭＣにおけるメモリルーティングの設定変更とは、ＭＭＣによるデータの流れの制御の際に、交換用セルボード１ａ’がセルボード１ａとして、セルボード１ａが交換用セルボード１ａ’として認識されるように各ＭＭＣの設定を変更することである。
【００５１】
以上の処理がおわったところで、サービス装置Ｂはすべての関係するセルボード１である１ａ，１ｂ，１ａ’の各ＭＭＣ１５に対して、メモリコピーモードの動作の終了を指示し、各ＭＭＣ１５はメモリコピー動作を停止した旨をサービス装置Ｂに通知する（ステップＳ６）。通知を受けてサービス装置Ｂは、パーティションＡ内の全ＣＰＵのサスペンドを解除して動作を再開させると同時にＢＩＯＳ１４に対してＣＰＵの制御をＯＳ３ａに返すよう指示する（ステップＳ７）。
【００５２】
ＢＩＯＳ１４がＣＰＵの制御をＯＳに返すことで、パーティションＡ内の全ＣＰＵはＯＳ３ａによる動作を再開するが、このときＯＳ３ａから見えるセルボード１ａは、物理的には交換用セルボード１ａ’に変更されていることになる（ステップＳ８）。サービス装置Ｂは、セルボード１ａの切り離しとセルボード１ａ’の組み込みとが完了した旨を、必要に応じて操作表示部Ｂ４によりオペレータに通知する（ステップＳ９）。以上の動作により、ＯＳ３ａをシャットダウンすることなくセルボード１ａがパーティションＡ１から切り離され、本実施形態の情報処理装置Ａを稼働させたままセルボードを取り外して交換を行うことが可能となる。
【００５３】
なお、上述した第１の実施形態は本発明の好適な一実施形態であり、本発明の主旨を逸脱しない範囲内において、例えば各セルボード内部のＣＰＵの数、メモリ容量、ＭＭＣの構成など、種々変形して実施することが可能であり、例えば各セルボードにＣＰＵが４個実装されていても同様の動作となる。
【００５４】
また、パーティションが具備するセルボードの枚数は２枚に限定されず、例えば１枚であってもよい。この１枚である場合には、上記したステップＳ５におけるサービス装置Ｂの制御手段Ｂ１によるＭＭＣの再設定を、その１枚のセルボードと交換用セルボードとに対して行うこととなる。
【００５５】
また、上述した第１の実施形態ではＯＳ３ａが記憶部３に格納されることとして説明しているが、パーティションＡ１をＯＳ３ａにより動作させることができればＯＳ３ａは記憶部３への格納に限定されず、例えばネットワークを介して必要部分がメモリ１３に格納されることとしてもよい。すなわち、例えばいわゆるｎｅｔｗｏｒｋ ｂｏｏｔによる起動の際にＯＳの必要部分がメモリ１３に格納されることとしてもよい。また、上記のようにネットワークを介してＯＳをメモリ１３に格納する場合には、パーティションＡ１はＨＤＤなどの記憶部３を持たない構成であってもよい。
【００５６】
また、上述した第１の実施形態ではセルボード１ａを交換する場合について説明しているが、セルボード１ｂを交換する場合も同様である。また、２枚以上のセルボードを同時に交換する場合も同様である。
【００５７】
また、上述した第１の実施形態では、サービス装置Ｂを各ボードに接続するインターフェースがＩ２Ｃ Ｉ／ＦとＤＧＩ Ｉ／Ｆとであることとして説明しているが、サービス装置Ｂと各ボードとの間で通信可能であればこれらのものに限定されず、他のインターフェースであってもよい。
【００５８】
また、上述した第１の実施形態では、各セルボード間の接続をバス構成によって実現している例を例示しているが、パーティション全体として論理的メモリ空間を構成できるよう接続されていればこの接続に限定されず、例えばクロスバースイッチ装置などを介した構成であってもよい。
【００５９】
次に、本発明の第２の実施形態として、ＣＰＵが交換可能な単位部品である場合について説明する。この第２の実施形態は、交換可能に作成された単位部品を第１の実施形態におけるセルボードに替えてＣＰＵとしたものである。図８は、本発明の第２の実施形態としての情報処理システムの構成例を示すブロック図である。第１の実施形態と共通する部分については同一の符号とし、その説明を省略する。
【００６０】
図８に示すように、本発明の第２の実施形態としての情報処理システムは、情報処理装置ＡＡと、サービス装置Ｂとを備え、その情報処理装置ＡＡとサービス装置Ｂとが互いに接続されて構成される。情報処理装置ＡＡは、ＣＰＵ１１と、コネクタ２と、マザーボード（以下、Ｍ／Ｂ）と、記憶部と、操作表示部とを具備して構成される。Ｍ／ＢはメモリとＲＯＭ１６とを具備してＣＰＵの動作を制御する機能を有し、ＲＯＭ１６はＢＩＯＳを格納する。このＲＯＭ１６は、上述したように電気的にデータの再書き込みが可能なものであってよい。記憶部は、ＯＳを格納し、情報処理装置ＡＡはこのＯＳにより動作する。コネクタ２は、ＣＰＵを装着されることによりこのコネクタ２を介してそのＣＰＵをＭ／Ｂに接続させる。サービス装置Ｂの制御手段Ｂ１による上述した制御や検知手段Ｂ２による上述した検知は、このコネクタ２とＭ／Ｂとを介して本実施形態における単位部品であるＣＰＵに対して行うこととなる。
【００６１】
次に、本発明の第２の実施形態の動作について図９を参照して説明する。図９は、本発明の第２の実施形態における動的なＣＰＵ交換の際の処理手順を示すフローチャートである。この図９に示す処理手順は、図７を参照して上述した第１の実施形態における動作から、メモリコピーに関する処理を除き、セルボードのＭＭＣによるＣＰＵに対する処理をＭ／ＢによるＣＰＵ１１に対する制御に変更したものである。
【００６２】
図９に示す処理の開始は、図７に示す第１の実施形態における処理の開始と同様である。処理が開始されるとサービス装置Ｂは、情報処理装置ＡＡ内の全てのＣＰＵをＭ／Ｂにより強制的に停止させ、ＣＰＵによる制御をＢＩＯＳに渡させ、ＢＩＯＳにＣＰＵ１１ａを切り離すよう指示する（ステップＳ１１）。指示を受けたＢＩＯＳはＣＰＵ１１ａの演算レジスタと制御レジスタとの内容を交換用のＣＰＵ１１ａ’にコピーし、サービス装置Ｂにコピー完了の旨を通知する（ステップＳ１２）。ＣＰＵ１１ａ’はこのコピー完了後、サスペンド状態で待機となる。サービス装置Ｂは、ＣＰＵ１１ａと１１ａ’とに関する情報をスワップする（ステップＳ１３）。このＣＰＵ１１ａと１１ａ’とに関する情報とは、論理ＩＤなどであってよい。サービス装置Ｂは、情報処理装置ＡＡ内のＣＰＵをレジュームし、ＢＩＯＳにサスペンドを解除するよう指示する（ステップＳ１４）。この指示を受けたＢＩＯＳはＣＰＵの制御をＯＳに返却し、ＯＳはサスペンドを解除されて上記ＯＳによる処理を再開する（ステップＳ１５）。この再開時には、ＯＳがＣＰＵ１１ａとして認識するＣＰＵは、物理的には交換用のＣＰＵ１１ａ’に替わっていることとなる。サービス装置Ｂは、ＣＰＵ１１ａの切り離しとＣＰＵ１１ａ’の組み込みとが完了した旨を、必要に応じて操作表示部Ｂ４によりオペレータに通知する（ステップＳ１６）。
【００６３】
なお、上述した第２の実施形態では交換可能な単位部品をＣＰＵとして説明しているが、単位部品がレジスタやメモリなどの情報を格納する部分を含まない部品をさらに具備して構成される場合も同様であり、例えば情報を格納する部分を含まない部品とＣＰＵとが実装されたボードが交換可能な単位部品であっても同様である。
【００６４】
また、上述した本発明の各実施形態では、サービス装置Ｂの少なくとも一部が情報処理装置の内部に組み込まれる構成として説明しているが、各セルボードを制御可能であるように接続されていれば内部に組み込む構成に限定されず、例えは情報処理装置の外部に１つの装置として設けてＬＡＮで接続することとしてもよい。また、例えばサービス装置Ｂと各セルボードとが、それぞれに１つの装置として接続されて情報処理システムを構成していることとしてもよい。
【００６５】
また、上述した各実施形態は、本発明の好適な実施形態であり、本発明の主旨を逸脱しない範囲内において、例えば上述したように種々変形して実施することが可能である。
【００６６】
【発明の効果】
以上の説明により明らかなように本発明は、情報処理装置で稼働するＯＳをシャットダウンすることなくその情報処理装置のＣＰＵを動的に交換する際、その情報処理装置に接続されたサービス装置からの信号により、情報処理装置のＣＰＵに上記のＯＳを用いた動作を強制的に中断させ、単位部品に格納されたデータを交換用単位部品にコピーさせ、単位部品と交換用単位部品とに関する情報を変更し、上記ＣＰＵによる上記ＯＳでの動作を再開させる。このことにより、情報処理装置で稼働するＯＳが動的なＣＰＵの交換のための機能を有したものでなくても情報処理装置のＣＰＵを動的に交換することが可能になる。すなわち、情報処理装置で稼働するＯＳの種類に関わらず、情報処理装置のＣＰＵを動的に交換することが可能になる。このことにより、ＣＰＵの間欠障害などが検出された場合であっても、稼働するＯＳの種類に関わらず、情報処理装置を停止させずに予防保守を実施することができる。
【００６７】
また、交換可能な単位部品がＣＰＵとメモリとＭＭＣとを具備したセルボードである場合であっても、上記の効果と同様の効果が得られる。すなわち、情報処理装置で稼働するＯＳが動的なセルボードの交換のための機能を有したものでなくても情報処理装置のセルボードを動的に交換することが可能になる。換言すると、情報処理装置で稼働するＯＳの種類に関わらず、情報処理装置のセルボードを動的に交換することが可能になる。このことにより、メモリやＣＰＵの間欠障害などが検出された場合であっても、稼働するＯＳの種類に関わらず、情報処理装置を停止させずに予防保守を実施することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態としての情報処理システムの構成例を示すブロック図である。
【図２】上記情報処理システムのコネクタ２ｃに交換用セルボード１ａ’が装着（装入）されていない状態を示すブロック図である。
【図３】上記情報処理システムに、ＢＩＯＳを格納したＲＯＭ１６を用いた場合の構成例を示すブロック図である。
【図４】記憶部３と操作表示部４との構成例を示すブロック図である。
【図５】サービス装置Ｂの構成を例示したブロック図である。
【図６】サービス装置Ｂとセルボード、Ｉ／Ｏボードとの間における、ＣＰＵ間の論理的な接続とは別の接続の例を示すブロック図である。
【図７】本発明の第１の実施形態としての情報処理装置における動的なセルボード交換の際の処理手順例を示すフローチャートである。
【図８】本発明の第２の実施形態としての情報処理システムの構成例を示すブロック図である。
【図９】本発明の第２の実施形態としての情報処理装置における動的なＣＰＵ交換の際の処理手順例を示すフローチャートである。
【図１０】従来の情報処理システムの構成例を示すブロック図である。
【図１１】従来の情報処理システムにおける動的なセルボード交換の際の処理手順例を示すフローチャートである。
【符号の説明】
Ａ （第１の実施形態としての）情報処理装置
Ａ１ パーティション
Ｂ サービス装置
Ｂ１ 制御手段
Ｂ２ 検知手段
Ｂ３ 記憶部
Ｂ３ａ 制御プログラム
Ｂ４ 操作表示部
１（１ａ，１ｂ） セルボード（第１の実施形態における単位部品）
１ａ’ 交換用セルボード（第１の実施形態における交換用単位部品）
１１（１１ａ，１１ａ’，１１ｂ），１２（１２ａ，１２ａ’，１２ｂ） ＣＰＵ（プロセッサ）
１３（１３ａ，１３ａ’，１３ｂ） メモリ
１４ ＢＩＯＳ
１５（１５ａ，１５ａ’，１５ｂ） ＭＭＣ
１６（１６ａ，１６ａ’，１６ｂ） ＲＯＭ
２（２ａ，２ｂ，２ｃ） コネクタ（接続手段）
３ 記憶部
３ａ ＯＳ
４ 操作表示部
５ 内部バス
ＡＡ （第２の実施形態としての）情報処理装置
Ｐ 従来の情報処理装置
Ｐ１ 従来のパーティション
Ｐ３ ＯＳ（動的ＣＰＵ交換機能を有するよう設計されたＯＳ）
Ｒ 従来のサービス装置
【発明の属する技術分野】
本発明は、情報処理システム及び該システムの制御方法並びにプログラムに関し、特に、複数のプロセッサ（以下、ＣＰＵ）と、それらのＣＰＵに対して独立に動作してそれらのＣＰＵの構成に関する情報を保持するサービス装置とが接続されてなる情報処理システム及び該システムの制御方法並びにプログラムに関する。
【０００２】
【従来の技術】
ネットワークに接続された情報処理システムは、少なくともそのネットワークの稼働時間帯には電源を常時ＯＮにされていることが多い。情報処理システムは、こうした電源ＯＮである状態を一定期間維持する用途で使用される際には、信頼性を高めるための保守管理などによりＣＰＵを交換する場合であっても、いわゆる活線挿抜、すなわちＯＳをシャットダウンさせることなく動的にＣＰＵの交換が可能であることが望ましい。
【０００３】
こうした動的なＣＰＵの交換を可能にする一つの方法として、ＯＳを含めたソフトウェア全体を動的なＣＰＵ交換に対応するように設計する方法がある。以下に、このＯＳなどの設計による従来の動的ＣＰＵ交換方法について、交換可能に作成されたＣＰＵを含む単位部品が、ＣＰＵとメモリとメモリコントローラ（Main Memory Controller；以下、ＭＭＣ）とを実装したボード（以下、セルボード）である場合について説明する。図１０は、上記のセルボードを交換可能な単位部品とする従来の情報処理システムの構成例を示すブロック図である。図１１は、図１０に示す従来の情報処理システムにおける動的なＣＰＵ交換方法について示すフローチャートである。
【０００４】
図１０に示す従来の情報処理システムは、情報処理装置Ｐとサービス装置Ｒとを具備し、その情報処理装置Ｐとサービス装置Ｒとが互いに接続されて構成される。情報処理装置Ｐは、セルボード１（１ａ，１ｂ，１ａ’）と、コネクタ２（２ａ，２ｂ，２ｃ）と、記憶部と、内部バスとを具備する。このセルボード１ａ’は、交換用のセルボードである。セルボード１はコネクタ２を介して内部バスに接続され、記憶部に格納されたＯＳ（Ｐ３）により動作する。このＯＳ（Ｐ３）は、動的なＣＰＵ交換を行う機能を有するように設計されたＯＳであり、一般にそのハードウェア（情報処理装置Ｐ）の専用として設計される。セルボード１（１ａ，１ｂ）とコネクタ２（２ａ，２ｂ）と、記憶部と、内部バスとは、上記のＯＳ（Ｐ３）により動作するパーティションを構成する。セルボード１は、ＣＰＵ１１、１２と、メモリ１３と、ＭＭＣ１５とを有して構成される。以上の構成により情報処理装置Ｐは、一般的な分散共有メモリによるＳＭＰ（Symmetric Multiprocessing ；対称型マルチプロセッシング）として動作する。すなわち、セルボードの各ＭＭＣにより、ＣＰＵはそのパーティション全体として構成されるメモリ空間を用いて動作する。
【０００５】
この従来の情報処理システムにおける動的なＣＰＵ交換方法について、図１１を参照して説明する。まずサービス装置Ｒは、セルボード１ａ，１ｂ，１ａ’の各ＭＭＣに、セルボード１ａのメモリ１３ａに格納されたデータを交換用セルボード１ａ’のメモリ１３ａ’にコピーするよう指示する（ステップＰ１１）。セルボード１ａ，１ｂ，１ａ’の各ＭＭＣは指示を受けてメモリ１３のデータコピーを開始し、完了後にサービス装置Ｒに通知する（ステップＰ１２）。サービス装置Ｒは、通知を受けるとパーティションＰ１のＯＳ（Ｐ３）にセルボード１ａ内のＣＰＵ１１ａ，１２ａを切り離すよう指示する（ステップＰ１３）。
【０００６】
パーティションＰ１のＯＳ（Ｐ３）は、セルボード１ａ内のＣＰＵ１１ａ，１２ａで実行中である処理のプロセスをセルボード１ｂ内のＣＰＵに再スケジューリングし、セルボード１ａ内のＣＰＵ１１ａ，１２ａをこのＯＳから切り離す。すなわち、ＣＰＵでの処理が縮退された状態とする。この切り離し後、パーティションＰ１のＯＳ（Ｐ３）は、サービス装置Ｒに切り離しの完了を通知する（ステップＰ１４）。サービス装置Ｒは、その通知を受けてセルボード１ａ，１ｂ，１ａ’の各ＭＭＣにメモリコピーの停止を指示する（ステップＰ１５）。セルボード１ａ，１ｂ，１ａ’の各ＭＭＣは指示によりメモリコピーを停止し、停止完了の旨をサービス装置Ｒに通知する（ステップＰ１６）。サービス装置Ｒは、パーティションＰ１のＯＳ（Ｐ３）にセルボード１ａ’内のＣＰＵ１１ａ’，１２ａ’を組み込むよう指示する（ステップＰ１７）。パーティションＰ１のＯＳはセルボード１ａ’内のＣＰＵ１１ａ’，１２ａ’を組み込み、縮退状態を解除した後、サービス装置Ｒに組み込み完了の旨を通知する（ステップＰ１８）。その通知を受けてサービス装置Ｒは、セルボード１ａの切り離しとセルボード１ａ’の組み込みとが完了した旨をオペレータに通知する（ステップＰ１９）。
【０００７】
【発明が解決しようとする課題】
上記した従来の情報処理システムにおける動的なＣＰＵ交換方法は、上述したようにＯＳの機能により交換可能な単位部品の切り離しや組み込みを行うため、ＯＳなどのソフトウェアが動的なＣＰＵ交換の機能を有するように設計されたものである必要がある。そのため、上記した従来の動的ＣＰＵ交換方法は、ＯＳなどのソフトウェアを特定のハードウェアと一体として開発するメインフレームなどで用いられることがあるが、交換しようとするＣＰＵで実行中のプロセスを他のＣＰＵで実行させるための処理や再スケジューリングなど複雑な機能をＯＳに持たせる必要があり、ソフトウェアの設計における負荷を増加させてしまうものでもあった。
【０００８】
また、上記した従来の動的ＣＰＵ交換方法を、ハードウェアの製造元と異なる製造元のソフトウェアを組み合わせるオープン・システム（オープン・サーバなど）に用いようとする場合には、組み合わせる汎用のソフトウェアを動的なＣＰＵ交換に対応したものから選択する必要があり、選択の幅を狭めてしまうこととなる。市販のＯＳで動的なＣＰＵ交換に対応したものは極めて少なく、オープン・システムが多様な用途に使用される現状を考慮すると、上記した従来の動的ＣＰＵ交換方法をオープン・システムに対して用いることは困難であるといえる。
【０００９】
本発明はこのような状況に鑑みてなされたものであり、動的なＣＰＵ交換のための機能を持たないＯＳを情報処理装置に使用しても、そのＯＳをシャットダウンすることなく、動的にＣＰＵを交換可能である情報処理システム及び該システムの制御方法並びにプログラムを提供することを目的とする。
【００１０】
また本発明は、交換可能に作成された単位部品がＣＰＵとメモリとを実装したセルボードであり、動的なセルボード交換のための機能を持たないＯＳを用いて情報処理装置が動作していても、そのＯＳをシャットダウンすることなく、そのセルボードを動的に交換可能である情報処理システム及び該システムの制御方法並びにプログラムを提供することを目的とする。
【００１１】
【課題を解決するための手段】
かかる目的を達成するために、本発明は以下の特徴を有する。
請求項１記載の発明は、レジスタに情報を格納するプロセッサとメモリとを少なくとも有してなる単位部品と記憶手段とを具備して記憶手段に格納されたＯＳにより動作する情報処理装置と、情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムであって、サービス装置は、単位部品と交換可能な交換用単位部品が当該情報処理装置に接続されているか否かを検知する検知手段と、検知手段により上記接続されていることが検知された後で、単位部品内部のメモリおよび交換用単位部品内部のメモリの両方に対して同様に書き込み処理を行いながら、情報処理装置にプロセッサのＯＳによる処理を中断させる制御と、単位部品に格納された情報を交換用単位部品にコピーさせる制御と、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品と交換用単位部品とに関する情報を変更する制御と、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる制御とを行う制御手段と、を具備したことを特徴とする。
【００１２】
請求項２記載の発明は、レジスタに情報を格納するプロセッサとメモリとＭＭＣとを有してなる単位部品と記憶手段とを具備して記憶手段に格納されたＯＳにより動作する情報処理装置と、情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムであって、サービス装置は、単位部品と交換可能な交換用単位部品が当該情報処理装置に接続されているか否かを検知する検知手段と、検知手段により上記接続されていることが検知された後で、単位部品内部のメモリおよび交換用単位部品内部のメモリの両方に対してＭＭＣにより同様の書き込み処理を行いながら、情報処理装置にプロセッサのＯＳによる処理を中断させる制御と、単位部品に格納された情報を交換用単位部品にコピーさせる制御と、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品と交換用単位部品とに関する情報を変更する制御と、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる制御とを行う制御手段と、を具備したことを特徴とする。
【００１３】
請求項３記載の発明は、レジスタに情報を格納するプロセッサとメモリとＭＭＣとを有してなる単位部品と記憶手段とを具備してＢＩＯＳと記憶手段に格納されたＯＳとにより動作する情報処理装置と、情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムであって、サービス装置は、単位部品と交換可能な交換用単位部品が当該情報処理装置に接続されているか否かを検知する検知手段と、検知手段により上記接続されていることが検知された後で、単位部品内部のメモリおよび交換用単位部品内部のメモリの両方に対してＭＭＣにより同様の書き込み処理を行いながら、ＢＩＯＳに情報処理装置のプロセッサのＯＳによる処理を中断させる制御と、単位部品に格納された情報を交換用単位部品にコピーさせる制御と、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品と交換用単位部品とに関する情報を変更する制御と、単位部品に替えて交換用単位部品を用いてＯＳによる処理をＢＩＯＳに再開させる制御とを行う制御手段と、を具備したことを特徴とする。
【００１４】
請求項４記載の発明は、上記した制御手段による変更が、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品を識別する情報と交換用単位部品を識別する情報とをスワップし、単位部品に替えて交換用単位部品で動作可能であるようにＭＭＣを再設定することであるように構成されたことを特徴とする。
【００１５】
請求項５記載の発明は、上記の情報処理装置が、単位部品と交換可能な交換用単位部品を当該情報処理装置に接続可能とさせるよう構成された交換用接続手段を具備し、上記した検知手段が、交換用接続手段に交換用単位部品が接続されているか否かを検知するように構成されたことを特徴とする。
【００１６】
請求項６記載の発明は、レジスタに情報を格納するプロセッサとメモリとを少なくとも有してなる単位部品と記憶手段とを具備して記憶手段に格納されたＯＳにより動作する情報処理装置と、情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムの制御方法であって、単位部品と交換可能な交換用単位部品が情報処理装置に接続されているか否かをサービス装置が検知する検知工程と、単位部品のメモリへの書き込み情報と同一の情報を交換用単位部品のメモリにも書き込ませる双方書き込み工程と、サービス装置が情報処理装置に、単位部品に格納された情報を交換用単位部品にコピーさせるコピー工程と、サービス装置が情報処理装置にプロセッサのＯＳによる処理を中断させる中断工程と、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品と交換用単位部品とに関する情報を変更する変更工程と、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる再開工程と、を有し、コピー工程を、検知工程の後、再開工程の前に行い、双方書き込み工程を、コピー工程と、中断工程と、変更工程との間に渡って行うことを特徴とする。
【００１７】
請求項７記載の発明は、レジスタに情報を格納するプロセッサとメモリとＭＭＣとを有してなる単位部品と記憶手段とを具備して記憶手段に格納されたＯＳにより動作する情報処理装置と、情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムの制御方法であって、単位部品と交換可能な交換用単位部品が情報処理装置に接続されているか否かをサービス装置が検知する検知工程と、単位部品のメモリへの書き込み情報と同一の情報を交換用単位部品のメモリにも書き込ませる双方書き込み工程と、単位部品のメモリに格納された情報を交換用単位部品のメモリにコピーさせるメモリコピー工程と、情報処理装置にプロセッサのＯＳによる処理を中断させる中断工程と、単位部品に格納された情報を交換用単位部品にコピーさせるコピー工程と、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品に関する情報と交換用単位部品に関する情報とを変更する変更工程と、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる再開工程と、を有し、双方書き込み工程を、検知工程の後、再開工程の前に、メモリコピー工程と、中断工程と、コピー工程と、変更工程との間に渡って行うことを特徴とする。
【００１８】
請求項８記載の発明は、レジスタに情報を格納するプロセッサとメモリとを少なくとも有してなる単位部品と記憶手段とを具備してＢＩＯＳと記憶手段に格納されたＯＳとにより動作する情報処理装置と、制御プログラムにより情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムの制御プログラムとＢＩＯＳとからなるプログラムであって、サービス装置に、単位部品と交換可能な交換用単位部品が情報処理装置に接続されているか否かを検知する検知処理を実行させ、情報処理装置に、単位部品のメモリへの書き込み情報と同一の情報を交換用単位部品のメモリにも書き込ませる双方書き込み処理と、単位部品に格納された情報を交換用単位部品にコピーさせるコピー処理と、プロセッサのＯＳによる処理を中断させる中断処理と、を実行させ、サービス装置に、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品と交換用単位部品とに関する情報を変更する変更処理を実行させ、情報処理装置に、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる再開処理を実行させ、コピー処理を、検知処理の後、再開処理の前に行い、双方書き込み処理を、コピー処理と、中断処理と、変更処理との間に渡って行うことを特徴とする。
【００１９】
請求項９記載の発明は、レジスタに情報を格納するプロセッサとメモリとＭＭＣとを有してなる単位部品と記憶手段とを具備してＢＩＯＳと記憶手段に格納されたＯＳとにより動作する情報処理装置と、制御プログラムにより情報処理装置に対して独立に動作するサービス装置とを備え、情報処理装置とサービス装置とが互いに接続されてなる情報処理システムの制御プログラムとＢＩＯＳとからなるプログラムであって、サービス装置に、単位部品と交換可能な交換用単位部品が情報処理装置に接続されているか否かを検知する検知処理を実行させ、情報処理装置に、単位部品のメモリへの書き込み情報と同一の情報を交換用単位部品のメモリにも書き込ませる双方書き込み処理と、単位部品のメモリに格納された情報を交換用単位部品のメモリにコピーさせるメモリコピー処理と、情報処理装置にプロセッサのＯＳによる処理を中断させる中断処理と、単位部品に格納された情報を交換用単位部品にコピーさせるコピー処理と、を実行させ、サービス装置に、単位部品に替えて交換用単位部品がＯＳにより動作可能であるように単位部品に関する情報と交換用単位部品に関する情報とを変更する変更処理を実行させ、情報処理装置に、単位部品に替えて交換用単位部品を用いてＯＳによる処理を情報処理装置に再開させる再開処理を実行させ、双方書き込み処理を、検知処理の後、再開処理の前に、メモリコピー処理と、中断処理と、コピー処理と、変更処理との間に渡って行うことを特徴とする。
【００２０】
上記した一連の技術的手段によれば、情報処理装置で稼働するＯＳの機能とは無関係に、そのＯＳの動作をシャットダウンすることなく、単位部品をそのＯＳから切り離したり、替わりに組み込んだりすることができる。この単位部品はＣＰＵであっても、ＣＰＵとメモリとＭＭＣとを具備したセルボードであってもよい。また、ＣＰＵと、レジスタやメモリなどの情報を格納する部分を含まない部品とを具備したボードであってもよい。
【００２１】
【発明の実施の形態】
次に、本発明に係る情報処理システム及び該システムの制御方法並びにプログラムを図面を用いて詳細に説明する。図１から図６は、本発明の第１の実施形態としての情報処理システムの構成について例示している。図７は、その情報処理システムにおける交換可能な単位部品（セルボード）を動的に交換する際の動作について示している。図８、図９は本発明の第２の実施形態としての情報処理システムの構成と動作とについて例示している。
【００２２】
本発明の第１の実施形態としての情報処理システムは、交換可能に作成された単位部品がセルボードとなっているものである。この本実施形態の情報処理システムは、図１に示すように、情報処理装置Ａとサービス装置Ｂとを備え、情報処理装置Ａとサービス装置Ｂとが互いに接続されて構成される。情報処理装置Ａは、１つのＯＳにより動作する構成単位であるパーティションと、交換用のセルボードを装着（装入）するためのコネクタ２ｃとを具備してなる。交換用セルボード１ａ’は図１に示すように予めコネクタ２ｃに装着されていてもよく、図２に示すように交換の際以外には装着されていなくてもよい。パーティションは１つまたは複数であってよく、本実施形態ではパーティションＡ１として示す。なお、パーティションが複数ある場合には、上記のようにそれぞれのパーティションがそのパーティションのＯＳで動作し、情報処理システムとしては複数のＯＳが稼働するクラスタシステムを構築することとなるため、各パーティションが１つの情報処理装置として機能するとみなしてよい。
【００２３】
本実施形態のパーティションＡ１は、セルボード１（１ａ，１ｂ）と、コネクタ２（２ａ，２ｂ）と、記憶部３と、操作表示部４と、内部バス５とを具備してなる。セルボード１（１ａ，１ｂ）は、コネクタ２（２ａ，２ｂ）に装着（装入）されることによりそのコネクタを介して内部バス５に接続され、セルボード１に実装されたＣＰＵ１１，１２が内部バス５と接続されることとなる。記憶部３と操作表示部４とはともに内部バス５に接続される。
【００２４】
セルボード１（１ａ，１ｂ）のそれぞれは、ふたつのＣＰＵ１１，１２と、メモリ１３と、ＭＭＣ１５とを具備し、各セルボード内のそれぞれが内部バスで接続されたＣＰＵ／メモリコンプレックスであり、物理的に１枚のボードに実装されている。
【００２５】
本実施形態の情報処理装置Ａは、通常の運用においては、セルボード１（１ａ，１ｂ）と、コネクタ２（２ａ，２ｂ）と、記憶部３と、操作表示部４とで上記したひとつのパーテーションＡ１を構成し、そのパーティション内で唯一のＯＳが稼働する対称形マルチプロセッサシステム（ＳＭＰ）であり、パーティションＡ１内の各ＣＰＵが対等に処理を分担する。またメモリ１３はパーティション内のセルボード１（１ａ，１ｂ）に物理的に分散して配置され、分散共有メモリ形となっている。セルボード１（１ａ，１ｂ）のＣＰＵ１１，１２は、自身が実装されているセルボード内のメモリと他のセルボードに実装されているメモリとを、まったく区別することなくアクセスすることが可能である。すなわち、パーティション内の各ＭＭＣ１５が連携して動作することにより、そのパーティション全体としての論理的メモリ空間を構成することが可能となる。
【００２６】
このＭＭＣ１５は、セルボード内のバスにおける情報の流れやＣＰＵの動作を制御する機能を有するとともに、１つのセルボード内のメモリ１３に格納されている情報を他のメモリにコピーするメモリコピー機能を有する。このメモリコピー機能などを有するＭＭＣを実現するための技術的手段には、例えば特開２０００−２２２３７５号公報や特開２００１−１４７８６１号公報に開示されている技術を使用してもよい。
【００２７】
また、ＭＭＣ１５は、各ＭＭＣが連携して上記の分散共有メモリとしてメモリ空間を制御するため、パーティションＡ全体として情報のやりとりの順番が狂わないように動作する必要がある。すなわち、パーティション内の各ＭＭＣそれぞれにおける処理の順番がパーティション全体として統一的に処理される必要がある。そこで、情報処理装置Ａの起動時にサービス装置Ｂからの信号によりパーティションＡ内のＭＭＣのうち１つをマスタＭＭＣとして定め、そのマスタＭＭＣがそのパーティションＡ内の他のＭＭＣ（スレーブＭＭＣ）を制御する構成となっている。このマスタＭＭＣとスレーブＭＭＣとはハードウェアとしては同一のものであってよく、情報処理装置Ａの起動時におけるサービス装置Ｂからの信号によって設定される。
【００２８】
上記のセルボード１と内部バス５との接続は、ＣＰＵ間の論理的な接続としては図１に示すようにＭＭＣ１５を介したものとなる。なお、セルボード１と内部バス５との接続はこの接続に限定されず、例えばｃｌｏｃｋ系の接続（不図示）などもあってよい。このＭＭＣ１５を介した前記接続により、各セルボード内のＣＰＵは他のセルボード内のメモリにアクセスしたり、記憶部３や操作表示部４と通信することが可能となっている。
【００２９】
交換用セルボード１ａ’は、セルボード（単位部品）１ａに対する交換用の単位部品である。情報処理装置Ａは、この交換用セルボード１ａ’を装着するためのコネクタ２ｃ（交換用接続手段）を有する。交換用セルボード１ａ’は、上記のようにコネクタ２ｃに予め装着されて通常運用時には使用されないこととされてもよく、上記した図２に示すように、情報処理装置Ａでセルボードの動的交換の処理を行う際（交換の必要が生じた際）にのみ装着されてもよい。交換用セルボード１ａ’はコネクタ２ｃに装着（装入）されることにより、そのコネクタ２ｃを介して内部バス５に接続される。
【００３０】
この交換用セルボード１ａ’は、セルボード１ａと交換可能なハードウェア構成を有している。この交換可能なハードウェア構成としては、セルボード１ａと同一の構成であってもよい。また、内部に情報を格納する部品が少なくともセルボード１ａと同一である構成であってもよい。この内部に情報を格納する部品とは、本実施形態のセルボードにおいてはＣＰＵとメモリとＭＭＣとである。この内部に情報を格納する部品が同一である場合には、情報を内部に格納しない部分はセルボード１ａと異なる構成であってもよい。また、メモリはセルボード１ａにおける容量より大きい容量であってもよい。なお、ＣＰＵは一般に同一製品として扱われるものであっても、生産時期の違いによってバグ修正やプロセスシュリンクなどによるＲｅｖｉｓｉｏｎの違いが生じていることがあるが、交換用セルボード１ａ’のＣＰＵとしては、セルボード１ａのＣＰＵと比較してレジスタ構造と対応するＢＩＯＳとが同一であれば同一のＣＰＵ（ハードウェア構成）とみなすこととしてよい。
【００３１】
ＢＩＯＳ（Basic Input/Output System ）１４（１４ａ，１４ｂ）は、ＯＳとハードウェアとの中間で動作するプログラムであり、サービス装置Ｂからの指示によりセルボード１内のＣＰＵに、そのＣＰＵ自身のレジスタに格納された情報を他のＣＰＵのレジスタにコピーする処理を実行させることができる。また、サービス装置Ｂからの指示により、パーティション内のＣＰＵのＯＳによる動作を強制的に中断させたり、そのＣＰＵをサスペンド状態のまま待機させたり、そのＣＰＵにＯＳによる処理を再開させたりすることができる。
【００３２】
このＢＩＯＳ１４は、起動の際にサービス装置Ｂから読み込まれ、セルボード１（１ａ，１ｂ）のメモリ１３（１３ａ，１３ｂ）に格納される。なお、ＢＩＯＳ１４は図３に示すように、セルボード１に実装されたＲＯＭ１６に格納されることとしてもよい。このＲＯＭ１６は、電源をＯＦＦにしてもデータの保持が可能なものであれば電気的にデータの再書き込みが可能なものであってもよく、例えばＥＥＰＲＯＭやフラッシュメモリでもよい。また、ＢＩＯＳ１４を格納したＲＯＭ１６は、各セルボードが具備するのでなく、特定のセルボードだけが具備することとしてもよい。また、パーティションＡ１全体として構成する論理的メモリ空間にＢＩＯＳを具備することができればＢＩＯＳの格納場所は限定されず、例えばバックプレーンなどの他の部分にＲＯＭ１６が実装されることとしてもよい。
【００３３】
コネクタ（接続手段）２は、セルボード１を装着可能に形成され、装着されたセルボードをそのコネクタ２を介して内部バス５に接続させる。このコネクタ２と内部バス５とは、物理的には例えばコネクタを実装したバックプレーンであってもよい。なお、接続手段はセルボード１を内部バス５に接続させることができればコネクタに限定されず、例えばケーブルによる接続であってもよい。
【００３４】
記憶部（記憶手段）３は、このパーティションＡ１を動作させるＯＳ３ａなどを格納している。操作表示部４は、パーティションＡ１のオペレータからの操作を受けたり表示を行ったりする。この記憶部３と操作表示部４とは、物理的には図４に示すようにＩ／Ｏボード３４を介して例えばＨＤＤ、ディスプレイ、キーボード、マウスなどが内部バス５に接続されて構成される。このＩ／Ｏボード３４と上記それぞれの周辺機器との接続は、例えばＰＣＩコントローラによることとしてもよい。なお、操作表示部４は操作や表示を行うことができれば上記のものに限定されず、例えばイーサネット(登録商標)を介して操作用の端末装置が接続されることとしてもよい。また、Ｉ／Ｏボード３４は、コネクタ２を介して内部バス５に接続されてもよい。また、このＩ／Ｏボード３４には、パーティションＡ１に接続される他の周辺機器、例えばプリンタなども接続されることとしてもよい。
【００３５】
サービス装置Ｂは、制御手段Ｂ１と、検知手段Ｂ２と、記憶部Ｂ３と、操作表示部Ｂ４とを具備して構成され、記憶部Ｂ３に格納された制御プログラムＢ３ａにより情報処理装置Ａに対して独立に動作する。すなわち、情報処理装置Ａ内のパーティション（Ａ１，・・・）のＯＳとは独立に動作する。このサービス装置Ｂは、情報処理装置Ａに対して上記のように動作できれば物理的な構成については限定されず、例えば図５に示すように、マイコン（不図示）やメモリ（不図示）などが実装されたボードがいわゆる組込型コンピュータとして情報処理装置Ａのハードウェアに組み込まれ、そのボードとＰＣなどの端末とがイーサネット(登録商標)により接続されて構成され、その端末にディスプレイやキーボードなどの操作表示部Ｂ４が接続される構成であってもよい。
【００３６】
サービス装置Ｂは、情報処理装置Ａの起動時における初期化（初期設定）や、動作時における障害の監視などを行う。この初期化や監視のために、サービス装置Ｂは記憶部Ｂ３に情報処理装置Ａの構成に関する情報（不図示）を保持している。この構成に関する情報は、例えばユーザ（ネットワーク管理者）による設定内容や、上記した内部バス５によるＣＰＵ間の論理的な接続とは別の接続を有することにより取得する現在の構成情報などである。この現在の構成情報としては、例えば情報処理装置Ａにセルボードが何枚実装（装着）されているか、各セルボードのＣＰＵの数やメモリ容量はどれくらいか、などがある。こうした初期化や障害処理（障害の監視）の機能を有することにより、情報処理装置Ａの構成についての設定や監視を、ユーザはサービス装置Ｂの操作表示部Ｂ４により行うことが可能となっている。
【００３７】
上記した初期設定や障害の監視などのため、サービス装置Ｂは、図６に示すようにＩ２Ｃインターフェース（以下、Ｉ２Ｃ Ｉ／Ｆ）と、ＤＧＩ インターフェース（Diagnostic Interface；以下、ＤＧＩ Ｉ／Ｆ）とにより、セルボード１（１ａ，１ｂ）と、Ｉ／Ｏボード３４と、交換用セルボード１ａ’とに接続され、接続されたそれぞれがそれらインターフェースからのコマンドに応じて動作する機能を有している。このＩ２Ｃ Ｉ／Ｆは電源系の制御に用いられ、ＤＧＩＩ／Ｆは診断用のインターフェースとして論理系の制御に用いられる。このＩ２Ｃ Ｉ／ＦとＤＧＩ Ｉ／Ｆとによる接続は、図１、図３に示す内部バス５によるＣＰＵ間の論理的な接続とは別の接続であるが、物理的にはコネクタ２（２ａ，２ｂ，２ｃ，・・・）を介してセルボード１（１ａ，１ｂ，１ａ’）やＩ／Ｏボード３４に接続されることとしてもよい。また、このＩ２Ｃ Ｉ／ＦとＤＧＩ Ｉ／Ｆとによる接続のためのケーブルをコネクタ２とは別に接続することとしてもよい。図２では、これらインターフェースによる接続も物理的にはコネクタ２を介する場合について示している。
【００３８】
制御手段Ｂ１は、記憶部Ｂ３に格納された制御プログラムＢ３ａによりサービス装置Ｂ全体の制御を行う。この制御により、情報処理装置ＡのＣＰＵを動的に交換する際に、ＢＩＯＳやＭＭＣに上述したＣＰＵやデータの流れの制御をさせたり、情報処理装置Ａ内の論理ＩＤなどの設定情報を変更したりする。
【００３９】
検知手段Ｂ２は、上記したＩ２Ｃ Ｉ／Ｆを有して構成され、パーティションに含まれていないコネクタである２ｃに交換用セルボード１ａ’が装着（装入）されているか否かを検知する。
【００４０】
記憶部Ｂ３は、制御プログラムＢ３ａと情報処理装置Ａの構成に関する情報（不図示）とを格納する。図１には、情報処理装置ＡのパーティションＡ１におけるＢＩＯＳ１４をサービス装置Ｂが保有する場合について示しているので、記憶部Ｂ３がＢＩＯＳ１４を格納することとして図示している。このＢＩＯＳ１４が例えば図３に示すようにセルボード１内に格納される場合などには、記憶部Ｂ３に格納されないこととしてよい。
【００４１】
また、制御プログラムＢ３ａは、サービス装置ＢがＨＤＤなどの大容量記憶装置を具備しない構成である場合、例えば記憶部Ｂ３がボードに実装された固定容量の不揮発性メモリである場合には、一般のパーソナルコンピュータ（ＰＣ）におけるＢＩＯＳとＯＳとアプリケーションとのそれぞれに相当するものを複合して一体としたものであってよい。この大容量記憶装置を具備しない構成である場合のＯＳは、いわゆるＲＴＯＳ（Real Time OS）であってよい。また、例えばサービス装置Ｂが、大容量記憶装置など一般のＰＣと同様な物理的構成を有する場合には、制御プログラムＢ３ａは上記の一体としたものでなくてもよい。
【００４２】
操作表示部Ｂ４は、情報処理システムのオペレータが、情報処理装置Ａに対する各種の指令をこのサービス装置Ｂを介して与え、またその結果を知ることができるようにするものである。物理的にはディスプレイ、キーボード、マウスなどであってよく、図５を用いて上述したように、イーサネット(登録商標)で情報処理装置Ａのハードウェアと接続された端末にそれらの周辺機器が接続された構成であってもよい。
【００４３】
次に、本発明の第１の実施形態としての情報処理システムにおける動的なＣＰＵ交換の際の動作について、図７を参照して説明する。図７は、その動的なＣＰＵ交換の際の処理手順を示すフローチャートである。
【００４４】
この図７に示される処理は、サービス装置Ｂの操作表示部Ｂ４からのオペレータによるセルボード交換指令の入力により開始されてもよく、サービス装置Ｂ自身またはサービス装置Ｂと連携して動作する図示しない外部の制御装置による情報処理装置Ａに対する監視の結果を用いた判断によって自動的に開始されることとしてもよい。また、この処理の開始は、交換用セルボード１ａ’がコネクタ２ｃを介して内部バス５に接続されていることがサービス装置Ｂの検知手段Ｂ２により検知された状態であることが前提となる。もし交換用セルボード１ａ’の接続が検知されていない場合には、エラーメッセージをオペレータに通知することとしてもよい。
【００４５】
まずサービス装置Ｂは、切り離し対象セルであるセルボード１ａを含むパーティションＡ１内のすべてのセルボード、および組み込み対象となる交換用セルボード１ａ’内の連携して動作する各ＭＭＣ１５に対して、セルボード１ａ内のメモリデータを交換用セルボード１ａ’内のメモリにコピーする動作の開始を指示する（ステップＳ１）。
【００４６】
この指示をうけた各セルボードのＭＭＣは、メモリコピー中の動作モードである、セルボード１ａ内のメモリからの読み出しはセルボード１ａ内のメモリ１３ａに対して行い、またセルボード１ａ内のメモリへの書き込みはセルボード１ａと交換用セルボード１ａ’内の両方のメモリ１３（１３ａ，１３ａ’）に書き込む処理を開始する。また、セルボード１ａと交換用セルボード１ａ’内の各ＭＭＣは協調してセルボード１ａ内のメモリ１３ａに格納されたデータを交換用セルボード１ａ’内のメモリ１３ａ’にコピーする処理を開始する。これらの処理により、コピー処理の途中ですでにコピーのおわったメモリ領域のデータが書き換えられても、同じデータがコピー先である交換用セルボード１ａ’内のメモリ１３ａ’にも書き込まれるため、コピー動作が完了した時点で完全なデータの複写を保証することができる。
【００４７】
セルボード１ａと交換用セルボード１ａ’の各ＭＭＣは、セルボード１ａ内のメモリ１３ａに格納されたデータを交換用セルボード１ａ’内のメモリ１３ａ’にコピーする処理が完了すると、メモリコピー中の動作モードを継続したまま、コピーの完了をサービス装置Ｂに通知する（ステップＳ２）。
【００４８】
サービス装置Ｂは、セルボード１ａと交換用セルボード１ａ’の各ＭＭＣからのコピー完了の通知を受けると、各ＭＭＣにおけるマスタＭＭＣ内のレジスタへのデータ書き込みを行うことによりパーティションＡ１内の全ＣＰＵに対する処理中断信号を発生させ、パーティションＡ１のＯＳ３ａによる動作を一時停止させてＢＩＯＳ１４に制御を渡すようＣＰＵ１１，１２を制御する。このＯＳによる動作を中断して制御をＢＩＯＳに渡すＣＰＵ１１，１２の機能は、いわゆる割り込みと同様のものであり、ＣＰＵに一般に装備されるものである。こうしてパーティションＡ１内の全ＣＰＵの動作をＯＳ３ａの動作とは無関係に、一時的に、かつ強制的に中断させ、ＢＩＯＳ１４に制御を渡させると、サービス装置ＢはＢＩＯＳ１４に対して、セルボード１ａ内のＣＰＵを切り離し、演算レジスタや制御レジスタなどのＣＰＵ内部情報を交換用セルボード１ａ’内のＣＰＵにコピーするように指示する（ステップＳ３）。
【００４９】
ＢＩＯＳ１４は、サービス装置Ｂからの指示にしたがって演算レジスタや制御レジスタなどに格納されたＣＰＵ内部情報のコピー処理を実行したあと、サービス装置Ｂにコピー完了の旨を通知し、ＣＰＵの制御をＯＳ３ａには返さずに処理を中断する（ステップＳ４）。すなわち、セルボード１ａ内のＣＰＵをサスペンド状態にして待機させる。
【００５０】
コピー完了の通知を受けるとサービス装置Ｂは、セルボード１ａと交換用セルボード１ａ’とに関するＣＰＵ外部の情報を変更する（ステップＳ５）。このＣＰＵ外部の情報の変更として、論理識別番号（論理ＩＤ）のスワップと各ＭＭＣにおけるメモリルーティングの設定変更とを行う。論理識別番号のスワップとは、各ＭＭＣに格納されたセルボードの論理識別番号を、パーティションＡ１のＯＳ３ａから交換用セルボード１ａ’がセルボード１ａとして、セルボード１ａが交換用セルボード１ａ’として認識されるように変更することである。また、各ＭＭＣにおけるメモリルーティングの設定変更とは、ＭＭＣによるデータの流れの制御の際に、交換用セルボード１ａ’がセルボード１ａとして、セルボード１ａが交換用セルボード１ａ’として認識されるように各ＭＭＣの設定を変更することである。
【００５１】
以上の処理がおわったところで、サービス装置Ｂはすべての関係するセルボード１である１ａ，１ｂ，１ａ’の各ＭＭＣ１５に対して、メモリコピーモードの動作の終了を指示し、各ＭＭＣ１５はメモリコピー動作を停止した旨をサービス装置Ｂに通知する（ステップＳ６）。通知を受けてサービス装置Ｂは、パーティションＡ内の全ＣＰＵのサスペンドを解除して動作を再開させると同時にＢＩＯＳ１４に対してＣＰＵの制御をＯＳ３ａに返すよう指示する（ステップＳ７）。
【００５２】
ＢＩＯＳ１４がＣＰＵの制御をＯＳに返すことで、パーティションＡ内の全ＣＰＵはＯＳ３ａによる動作を再開するが、このときＯＳ３ａから見えるセルボード１ａは、物理的には交換用セルボード１ａ’に変更されていることになる（ステップＳ８）。サービス装置Ｂは、セルボード１ａの切り離しとセルボード１ａ’の組み込みとが完了した旨を、必要に応じて操作表示部Ｂ４によりオペレータに通知する（ステップＳ９）。以上の動作により、ＯＳ３ａをシャットダウンすることなくセルボード１ａがパーティションＡ１から切り離され、本実施形態の情報処理装置Ａを稼働させたままセルボードを取り外して交換を行うことが可能となる。
【００５３】
なお、上述した第１の実施形態は本発明の好適な一実施形態であり、本発明の主旨を逸脱しない範囲内において、例えば各セルボード内部のＣＰＵの数、メモリ容量、ＭＭＣの構成など、種々変形して実施することが可能であり、例えば各セルボードにＣＰＵが４個実装されていても同様の動作となる。
【００５４】
また、パーティションが具備するセルボードの枚数は２枚に限定されず、例えば１枚であってもよい。この１枚である場合には、上記したステップＳ５におけるサービス装置Ｂの制御手段Ｂ１によるＭＭＣの再設定を、その１枚のセルボードと交換用セルボードとに対して行うこととなる。
【００５５】
また、上述した第１の実施形態ではＯＳ３ａが記憶部３に格納されることとして説明しているが、パーティションＡ１をＯＳ３ａにより動作させることができればＯＳ３ａは記憶部３への格納に限定されず、例えばネットワークを介して必要部分がメモリ１３に格納されることとしてもよい。すなわち、例えばいわゆるｎｅｔｗｏｒｋ ｂｏｏｔによる起動の際にＯＳの必要部分がメモリ１３に格納されることとしてもよい。また、上記のようにネットワークを介してＯＳをメモリ１３に格納する場合には、パーティションＡ１はＨＤＤなどの記憶部３を持たない構成であってもよい。
【００５６】
また、上述した第１の実施形態ではセルボード１ａを交換する場合について説明しているが、セルボード１ｂを交換する場合も同様である。また、２枚以上のセルボードを同時に交換する場合も同様である。
【００５７】
また、上述した第１の実施形態では、サービス装置Ｂを各ボードに接続するインターフェースがＩ２Ｃ Ｉ／ＦとＤＧＩ Ｉ／Ｆとであることとして説明しているが、サービス装置Ｂと各ボードとの間で通信可能であればこれらのものに限定されず、他のインターフェースであってもよい。
【００５８】
また、上述した第１の実施形態では、各セルボード間の接続をバス構成によって実現している例を例示しているが、パーティション全体として論理的メモリ空間を構成できるよう接続されていればこの接続に限定されず、例えばクロスバースイッチ装置などを介した構成であってもよい。
【００５９】
次に、本発明の第２の実施形態として、ＣＰＵが交換可能な単位部品である場合について説明する。この第２の実施形態は、交換可能に作成された単位部品を第１の実施形態におけるセルボードに替えてＣＰＵとしたものである。図８は、本発明の第２の実施形態としての情報処理システムの構成例を示すブロック図である。第１の実施形態と共通する部分については同一の符号とし、その説明を省略する。
【００６０】
図８に示すように、本発明の第２の実施形態としての情報処理システムは、情報処理装置ＡＡと、サービス装置Ｂとを備え、その情報処理装置ＡＡとサービス装置Ｂとが互いに接続されて構成される。情報処理装置ＡＡは、ＣＰＵ１１と、コネクタ２と、マザーボード（以下、Ｍ／Ｂ）と、記憶部と、操作表示部とを具備して構成される。Ｍ／ＢはメモリとＲＯＭ１６とを具備してＣＰＵの動作を制御する機能を有し、ＲＯＭ１６はＢＩＯＳを格納する。このＲＯＭ１６は、上述したように電気的にデータの再書き込みが可能なものであってよい。記憶部は、ＯＳを格納し、情報処理装置ＡＡはこのＯＳにより動作する。コネクタ２は、ＣＰＵを装着されることによりこのコネクタ２を介してそのＣＰＵをＭ／Ｂに接続させる。サービス装置Ｂの制御手段Ｂ１による上述した制御や検知手段Ｂ２による上述した検知は、このコネクタ２とＭ／Ｂとを介して本実施形態における単位部品であるＣＰＵに対して行うこととなる。
【００６１】
次に、本発明の第２の実施形態の動作について図９を参照して説明する。図９は、本発明の第２の実施形態における動的なＣＰＵ交換の際の処理手順を示すフローチャートである。この図９に示す処理手順は、図７を参照して上述した第１の実施形態における動作から、メモリコピーに関する処理を除き、セルボードのＭＭＣによるＣＰＵに対する処理をＭ／ＢによるＣＰＵ１１に対する制御に変更したものである。
【００６２】
図９に示す処理の開始は、図７に示す第１の実施形態における処理の開始と同様である。処理が開始されるとサービス装置Ｂは、情報処理装置ＡＡ内の全てのＣＰＵをＭ／Ｂにより強制的に停止させ、ＣＰＵによる制御をＢＩＯＳに渡させ、ＢＩＯＳにＣＰＵ１１ａを切り離すよう指示する（ステップＳ１１）。指示を受けたＢＩＯＳはＣＰＵ１１ａの演算レジスタと制御レジスタとの内容を交換用のＣＰＵ１１ａ’にコピーし、サービス装置Ｂにコピー完了の旨を通知する（ステップＳ１２）。ＣＰＵ１１ａ’はこのコピー完了後、サスペンド状態で待機となる。サービス装置Ｂは、ＣＰＵ１１ａと１１ａ’とに関する情報をスワップする（ステップＳ１３）。このＣＰＵ１１ａと１１ａ’とに関する情報とは、論理ＩＤなどであってよい。サービス装置Ｂは、情報処理装置ＡＡ内のＣＰＵをレジュームし、ＢＩＯＳにサスペンドを解除するよう指示する（ステップＳ１４）。この指示を受けたＢＩＯＳはＣＰＵの制御をＯＳに返却し、ＯＳはサスペンドを解除されて上記ＯＳによる処理を再開する（ステップＳ１５）。この再開時には、ＯＳがＣＰＵ１１ａとして認識するＣＰＵは、物理的には交換用のＣＰＵ１１ａ’に替わっていることとなる。サービス装置Ｂは、ＣＰＵ１１ａの切り離しとＣＰＵ１１ａ’の組み込みとが完了した旨を、必要に応じて操作表示部Ｂ４によりオペレータに通知する（ステップＳ１６）。
【００６３】
なお、上述した第２の実施形態では交換可能な単位部品をＣＰＵとして説明しているが、単位部品がレジスタやメモリなどの情報を格納する部分を含まない部品をさらに具備して構成される場合も同様であり、例えば情報を格納する部分を含まない部品とＣＰＵとが実装されたボードが交換可能な単位部品であっても同様である。
【００６４】
また、上述した本発明の各実施形態では、サービス装置Ｂの少なくとも一部が情報処理装置の内部に組み込まれる構成として説明しているが、各セルボードを制御可能であるように接続されていれば内部に組み込む構成に限定されず、例えは情報処理装置の外部に１つの装置として設けてＬＡＮで接続することとしてもよい。また、例えばサービス装置Ｂと各セルボードとが、それぞれに１つの装置として接続されて情報処理システムを構成していることとしてもよい。
【００６５】
また、上述した各実施形態は、本発明の好適な実施形態であり、本発明の主旨を逸脱しない範囲内において、例えば上述したように種々変形して実施することが可能である。
【００６６】
【発明の効果】
以上の説明により明らかなように本発明は、情報処理装置で稼働するＯＳをシャットダウンすることなくその情報処理装置のＣＰＵを動的に交換する際、その情報処理装置に接続されたサービス装置からの信号により、情報処理装置のＣＰＵに上記のＯＳを用いた動作を強制的に中断させ、単位部品に格納されたデータを交換用単位部品にコピーさせ、単位部品と交換用単位部品とに関する情報を変更し、上記ＣＰＵによる上記ＯＳでの動作を再開させる。このことにより、情報処理装置で稼働するＯＳが動的なＣＰＵの交換のための機能を有したものでなくても情報処理装置のＣＰＵを動的に交換することが可能になる。すなわち、情報処理装置で稼働するＯＳの種類に関わらず、情報処理装置のＣＰＵを動的に交換することが可能になる。このことにより、ＣＰＵの間欠障害などが検出された場合であっても、稼働するＯＳの種類に関わらず、情報処理装置を停止させずに予防保守を実施することができる。
【００６７】
また、交換可能な単位部品がＣＰＵとメモリとＭＭＣとを具備したセルボードである場合であっても、上記の効果と同様の効果が得られる。すなわち、情報処理装置で稼働するＯＳが動的なセルボードの交換のための機能を有したものでなくても情報処理装置のセルボードを動的に交換することが可能になる。換言すると、情報処理装置で稼働するＯＳの種類に関わらず、情報処理装置のセルボードを動的に交換することが可能になる。このことにより、メモリやＣＰＵの間欠障害などが検出された場合であっても、稼働するＯＳの種類に関わらず、情報処理装置を停止させずに予防保守を実施することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態としての情報処理システムの構成例を示すブロック図である。
【図２】上記情報処理システムのコネクタ２ｃに交換用セルボード１ａ’が装着（装入）されていない状態を示すブロック図である。
【図３】上記情報処理システムに、ＢＩＯＳを格納したＲＯＭ１６を用いた場合の構成例を示すブロック図である。
【図４】記憶部３と操作表示部４との構成例を示すブロック図である。
【図５】サービス装置Ｂの構成を例示したブロック図である。
【図６】サービス装置Ｂとセルボード、Ｉ／Ｏボードとの間における、ＣＰＵ間の論理的な接続とは別の接続の例を示すブロック図である。
【図７】本発明の第１の実施形態としての情報処理装置における動的なセルボード交換の際の処理手順例を示すフローチャートである。
【図８】本発明の第２の実施形態としての情報処理システムの構成例を示すブロック図である。
【図９】本発明の第２の実施形態としての情報処理装置における動的なＣＰＵ交換の際の処理手順例を示すフローチャートである。
【図１０】従来の情報処理システムの構成例を示すブロック図である。
【図１１】従来の情報処理システムにおける動的なセルボード交換の際の処理手順例を示すフローチャートである。
【符号の説明】
Ａ （第１の実施形態としての）情報処理装置
Ａ１ パーティション
Ｂ サービス装置
Ｂ１ 制御手段
Ｂ２ 検知手段
Ｂ３ 記憶部
Ｂ３ａ 制御プログラム
Ｂ４ 操作表示部
１（１ａ，１ｂ） セルボード（第１の実施形態における単位部品）
１ａ’ 交換用セルボード（第１の実施形態における交換用単位部品）
１１（１１ａ，１１ａ’，１１ｂ），１２（１２ａ，１２ａ’，１２ｂ） ＣＰＵ（プロセッサ）
１３（１３ａ，１３ａ’，１３ｂ） メモリ
１４ ＢＩＯＳ
１５（１５ａ，１５ａ’，１５ｂ） ＭＭＣ
１６（１６ａ，１６ａ’，１６ｂ） ＲＯＭ
２（２ａ，２ｂ，２ｃ） コネクタ（接続手段）
３ 記憶部
３ａ ＯＳ
４ 操作表示部
５ 内部バス
ＡＡ （第２の実施形態としての）情報処理装置
Ｐ 従来の情報処理装置
Ｐ１ 従来のパーティション
Ｐ３ ＯＳ（動的ＣＰＵ交換機能を有するよう設計されたＯＳ）
Ｒ 従来のサービス装置
Claims (5)
- レジスタに情報を格納するプロセッサとメモリとＭＭＣとを有してなる単位部品と記憶手段とを具備してＢＩＯＳと前記記憶手段に格納されたＯＳとにより動作する情報処理装置と、前記情報処理装置に対して独立に動作し、前記ＢＩＯＳを格納するサービス装置とを備え、前記情報処理装置と前記サービス装置とが互いに接続されてなる情報処理システムであって、
前記サービス装置は、
前記単位部品と交換可能な交換用単位部品が当該情報処理装置に接続されているか否かを検知する検知手段と、
前記検知手段により上記接続されていることが検知された後で、前記単位部品内部のメモリおよび前記交換用単位部品内部のメモリの両方に対して前記ＭＭＣにより同様の書き込み処理を行いながら、前記ＢＩＯＳに前記情報処理装置のプロセッサの前記ＯＳによる処理を中断させ、前記ＢＩＯＳに前記単位部品が有する前記プロセッサの前記レジスタに格納された情報を前記交換用単位部品にコピーさせる制御と、前記単位部品が有する前記メモリに格納された情報を前記交換用単位部品にコピーさせる制御と、前記単位部品に替えて前記交換用単位部品が前記ＯＳにより動作可能であるように前記単位部品と前記交換用単位部品とに関する情報を変更する制御と、前記単位部品に替えて前記交換用単位部品を用いて前記ＯＳによる処理を前記ＢＩＯＳに再開させる制御とを行う制御手段と、
を具備したことを特徴とする情報処理システム。 - 前記制御手段による前記変更が、
前記単位部品に替えて前記交換用単位部品が前記ＯＳにより動作可能であるように前記単位部品を識別する情報と前記交換用単位部品を識別する情報とをスワップし、前記単位部品に替えて前記交換用単位部品で動作可能であるようにＭＭＣを再設定することであるように構成されたことを特徴とする請求項１に記載の情報処理システム。 - 前記情報処理装置は、前記単位部品と交換可能な交換用単位部品を当該情報処理装置に接続可能とさせるよう構成された交換用接続手段を具備し、
前記検知手段は、前記交換用接続手段に前記交換用単位部品が接続されているか否かを検知するように構成されたことを特徴とする請求項１に記載の情報処理システム。 - レジスタに情報を格納するプロセッサとメモリとＭＭＣとを有してなる単位部品と記憶手段とを具備してＢＩＯＳと前記記憶手段に格納されたＯＳにより動作する情報処理装置と、前記情報処理装置に対して独立に動作し、前記ＢＩＯＳを格納するサービス装置とを備え、前記情報処理装置と前記サービス装置とが互いに接続されてなる情報処理システムの制御方法であって、
前記単位部品と交換可能な交換用単位部品が前記情報処理装置に接続されているか否かを前記サービス装置が検知する検知工程と、
前記単位部品のメモリへの書き込み情報と同一の情報を前記交換用単位部品のメモリにも書き込ませる双方書き込み工程と、
前記単位部品のメモリに格納された情報を前記交換用単位部品のメモリにコピーさせるメモリコピー工程と、
前記ＢＩＯＳに前記情報処理装置にプロセッサの前記ＯＳによる処理を中断させる中断工程と、
前記ＢＩＯＳに前記単位部品が有する前記プロセッサの前記レジスタに格納された情報を前記交換用単位部品にコピーさせるコピー工程と、
前記単位部品に替えて前記交換用単位部品が前記ＯＳにより動作可能であるように前記単位部品に関する情報と前記交換用単位部品に関する情報とを変更する変更工程と、
前記単位部品に替えて前記交換用単位部品を用いて前記ＯＳによる処理を前記ＢＩＯＳに再開させる再開工程と、を有し、
前記双方書き込み工程を、前記検知工程の後、前記再開工程の前に、前記メモリコピー工程と、前記中断工程と、前記コピー工程と、前記変更工程との間に渡って行うことを特徴とする情報処理システムの制御方法。 - レジスタに情報を格納するプロセッサとメモリとＭＭＣとを有してなる単位部品と記憶手段とを具備してＢＩＯＳと前記記憶手段に格納されたＯＳとにより動作する情報処理装置と、制御プログラムにより前記情報処理装置に対して独立に動作し、前記ＢＩＯＳを格納するサービス装置とを備え、前記情報処理装置と前記サービス装置とが互いに接続されてなる情報処理システムの前記制御プログラムと前記ＢＩＯＳとからなるプログラムであって、
前記サービス装置に、
前記単位部品と交換可能な交換用単位部品が前記情報処理装置に接続されているか否かを検知する検知処理を実行させ、
前記情報処理装置に、
前記単位部品のメモリへの書き込み情報と同一の情報を前記交換用単位部品のメモリにも書き込ませる双方書き込み処理と、
前記単位部品のメモリに格納された情報を前記交換用単位部品のメモリにコピーさせるメモリコピー処理と、
前記ＢＩＯＳの制御により前記情報処理装置のプロセッサの前記ＯＳによる処理を中断させる中断処理と、
前記ＢＩＯＳの制御により前記単位部品が有する前記プロセッサの前記レジスタに格納された情報を前記交換用単位部品にコピーさせるコピー処理と、を実行させ、
前記サービス装置に、
前記単位部品に替えて前記交換用単位部品が前記ＯＳにより動作可能であるように前記単位部品に関する情報と前記交換用単位部品に関する情報とを変更する変更処理を実行させ、
前記情報処理装置に、
前記単位部品に替えて前記交換用単位部品を用いて前記ＯＳによる処理を前記ＢＩＯＳに再開させる再開処理を実行させ、
前記双方書き込み処理を、前記検知処理の後、前記再開処理の前に、前記メモリコピー処理と、前記中断処理と、前記コピー処理と、前記変更処理との間に渡って行うことを特徴とする情報処理システムのプログラム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050150A JP3891004B2 (ja) | 2002-02-26 | 2002-02-26 | 情報処理システム及び該システムの制御方法並びにプログラム |
| EP03003225A EP1341085A2 (en) | 2002-02-26 | 2003-02-20 | Information processing system, and method and program for controlling the same |
| US10/372,302 US7007192B2 (en) | 2002-02-26 | 2003-02-25 | Information processing system, and method and program for controlling the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050150A JP3891004B2 (ja) | 2002-02-26 | 2002-02-26 | 情報処理システム及び該システムの制御方法並びにプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003256396A JP2003256396A (ja) | 2003-09-12 |
| JP3891004B2 true JP3891004B2 (ja) | 2007-03-07 |
Family
ID=27678491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050150A Expired - Fee Related JP3891004B2 (ja) | 2002-02-26 | 2002-02-26 | 情報処理システム及び該システムの制御方法並びにプログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7007192B2 (ja) |
| EP (1) | EP1341085A2 (ja) |
| JP (1) | JP3891004B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7584156B2 (en) * | 2002-05-15 | 2009-09-01 | Lockheed Martin Corporation | Method and apparatus for estimating the refresh strategy or other refresh-influenced parameters of a system over its life cycle |
| US20040010474A1 (en) * | 2002-05-15 | 2004-01-15 | Lockheed Martin Corporation | Method and apparatus for estimating the refresh strategy or other refresh-influenced parameters of a system over its life cycle |
| JP3640187B2 (ja) * | 2002-07-29 | 2005-04-20 | 日本電気株式会社 | マルチプロセッサシステムの障害処理方法、マルチプロセッサシステム及びノード |
| US7426657B2 (en) * | 2004-07-09 | 2008-09-16 | International Business Machines Corporation | System and method for predictive processor failure recovery |
| US20060217929A1 (en) * | 2004-08-06 | 2006-09-28 | Lockheed Martin Corporation | Lifetime support process for rapidly changing, technology-intensive systems |
| JP4791061B2 (ja) * | 2005-03-18 | 2011-10-12 | 富士通株式会社 | 計算機システムのファームウェアのバージョン管理方法及び情報処理装置 |
| JP2006260325A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 障害の伝達方法 |
| JP4322240B2 (ja) * | 2005-09-15 | 2009-08-26 | 株式会社日立製作所 | 再起動方法、システム及びプログラム |
| TW200712841A (en) * | 2005-09-30 | 2007-04-01 | Tyan Computer Corp | Processor configuration architecture of multi-processor system |
| WO2007088605A1 (ja) | 2006-02-01 | 2007-08-09 | Fujitsu Limited | 部品情報復元方法、部品情報管理方法及び電子装置 |
| WO2007091297A1 (ja) * | 2006-02-06 | 2007-08-16 | Fujitsu Limited | 情報処理装置、ｃｐｕ、診断プログラムおよび診断方法 |
| EP1988458A4 (en) * | 2006-02-24 | 2009-03-25 | Fujitsu Ltd | POWER-ON SELF-TEST PROGRAM MANAGEMENT DEVICE, ADMINISTRATIVE PROCEDURES AND PROGRAM |
| US20070226456A1 (en) * | 2006-03-21 | 2007-09-27 | Mark Shaw | System and method for employing multiple processors in a computer system |
| JP4788516B2 (ja) * | 2006-07-28 | 2011-10-05 | 日本電気株式会社 | 動的置き換えシステム、動的置き換え方法およびプログラム |
| US7877358B2 (en) * | 2006-11-21 | 2011-01-25 | Microsoft Corporation | Replacing system hardware |
| US8473460B2 (en) * | 2006-11-21 | 2013-06-25 | Microsoft Corporation | Driver model for replacing core system hardware |
| US7934121B2 (en) * | 2006-11-21 | 2011-04-26 | Microsoft Corporation | Transparent replacement of a system processor |
| US8086906B2 (en) | 2007-02-15 | 2011-12-27 | Microsoft Corporation | Correlating hardware devices between local operating system and global management entity |
| JP5224038B2 (ja) | 2008-02-27 | 2013-07-03 | 日本電気株式会社 | コンピュータ装置、コンピュータ装置の運用継続方法及びプログラム |
| KR100997879B1 (ko) * | 2008-03-03 | 2010-12-07 | 삼성전자주식회사 | Crum 유닛, 교체가능유닛 및 이를 이용하는 화상형성장치와, 그 암호화 데이터 통신 방법 |
| JP5141381B2 (ja) * | 2008-06-02 | 2013-02-13 | 富士通株式会社 | 情報処理装置、エラー通知プログラム、エラー通知方法 |
| JP2010225054A (ja) * | 2009-03-25 | 2010-10-07 | Nec Corp | コンピュータシステム、障害処理方法、及びプログラム |
| WO2011004441A1 (ja) * | 2009-07-10 | 2011-01-13 | 富士通株式会社 | メモリダンプ機能を有するサーバおよびメモリダンプ取得方法 |
| JPWO2012090290A1 (ja) | 2010-12-27 | 2014-06-05 | 富士通株式会社 | メモリダンプ機能を有する情報処理装置、メモリダンプ方法、およびメモリダンププログラム |
| JP6083136B2 (ja) | 2012-06-22 | 2017-02-22 | 富士通株式会社 | メモリダンプ機能を有する情報処理装置、メモリダンプ方法、およびメモリダンププログラム |
| JP6175958B2 (ja) * | 2013-07-26 | 2017-08-09 | 富士通株式会社 | メモリダンプ方法及びプログラム、並びに、情報処理装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717019A (en) * | 1980-07-07 | 1982-01-28 | Fanuc Ltd | Numerical controller |
| US5202965A (en) * | 1988-12-09 | 1993-04-13 | Bull, S.A. | Electronic system with a plurality of removable units |
| JP2667570B2 (ja) | 1990-10-08 | 1997-10-27 | 株式会社東芝 | マルチ計算機システムのプロセッサ状態表示装置 |
| US6134615A (en) * | 1997-05-13 | 2000-10-17 | Micron Electronics, Inc. | System for facilitating the replacement or insertion of devices in a computer system through the use of a graphical user interface |
| US6189050B1 (en) * | 1998-05-08 | 2001-02-13 | Compaq Computer Corporation | Method and apparatus for adding or removing devices from a computer system without restarting |
| JP3481485B2 (ja) | 1999-01-28 | 2003-12-22 | エヌイーシーコンピュータテクノ株式会社 | マルチプロセッサシステム |
| US6282596B1 (en) * | 1999-03-25 | 2001-08-28 | International Business Machines Corporation | Method and system for hot-plugging a processor into a data processing system |
| JP3348420B2 (ja) | 1999-11-19 | 2002-11-20 | エヌイーシーコンピュータテクノ株式会社 | メモリーコピー機能を備えた情報処理装置 |
| US6574748B1 (en) * | 2000-06-16 | 2003-06-03 | Bull Hn Information Systems Inc. | Fast relief swapping of processors in a data processing system |
-
2002
- 2002-02-26 JP JP2002050150A patent/JP3891004B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-20 EP EP03003225A patent/EP1341085A2/en not_active Withdrawn
- 2003-02-25 US US10/372,302 patent/US7007192B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030163744A1 (en) | 2003-08-28 |
| JP2003256396A (ja) | 2003-09-12 |
| EP1341085A2 (en) | 2003-09-03 |
| US7007192B2 (en) | 2006-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3891004B2 (ja) | 情報処理システム及び該システムの制御方法並びにプログラム | |
| US7251746B2 (en) | Autonomous fail-over to hot-spare processor using SMI | |
| US9798556B2 (en) | Method, system, and apparatus for dynamic reconfiguration of resources | |
| JP4568764B2 (ja) | システム監視装置の制御方法、プログラム及びコンピュータシステム | |
| US6243774B1 (en) | Apparatus program product and method of managing computer resources supporting concurrent maintenance operations | |
| JP3954088B2 (ja) | 論理分割された（ｌｐａｒ）計算機でシステム・ファームウェア更新を安全に実行する機構 | |
| US5297282A (en) | Resume processing function for the OS/2 operating system | |
| JP3962394B2 (ja) | ホットプラグ可能な問題のあるコンポーネントの動的検出および問題のあるコンポーネントからのシステムリソースの再割り当て | |
| US6820157B1 (en) | Apparatus, program product and method of replacing failed hardware device through concurrent maintenance operation | |
| JP2004326808A (ja) | Ｓｍｐにおけるサーバノードの非介入動的ホットプラグおよびホット除去 | |
| US7984219B2 (en) | Enhanced CPU RASUM feature in ISS servers | |
| US20040153738A1 (en) | Redundancy management method for BIOS, data processing apparatus and storage system for using same | |
| EP1119809A1 (en) | Process monitoring in a computer system | |
| JP2008287505A (ja) | 情報処理装置およびレガシーエミュレーション処理停止制御方法 | |
| KR20090081405A (ko) | 파티션 유닛을 교체하는 방법 및 컴퓨터 판독가능 매체 | |
| US20100241809A1 (en) | Processor, server system, and method for adding a processor | |
| JP2001022599A (ja) | フォールトトレラント・システム，フォールトトレラント処理方法およびフォールトトレラント制御用プログラム記録媒体 | |
| JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
| JP4165423B2 (ja) | コアｉ／ｏカードを実装したシステムボード | |
| US20120311223A1 (en) | Information system | |
| JPH03138753A (ja) | マルチプロセッサシステムのブートロード装置 | |
| GB2342472A (en) | Process monitoring in a computer system | |
| CN116795437A (zh) | 计算系统、计算机实施方法及计算机程序产品 | |
| JP2002041437A (ja) | ハードディスクドライブ切換装置 | |
| JP2000047948A (ja) | 共有メモリモジュールを備えた情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060301 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060301 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061127 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |