JP3849680B2 - Substrate bonded body manufacturing method, substrate bonded body, electro-optical device manufacturing method, and electro-optical device - Google Patents

Substrate bonded body manufacturing method, substrate bonded body, electro-optical device manufacturing method, and electro-optical device Download PDF

Info

Publication number
JP3849680B2
JP3849680B2 JP2003347129A JP2003347129A JP3849680B2 JP 3849680 B2 JP3849680 B2 JP 3849680B2 JP 2003347129 A JP2003347129 A JP 2003347129A JP 2003347129 A JP2003347129 A JP 2003347129A JP 3849680 B2 JP3849680 B2 JP 3849680B2
Authority
JP
Japan
Prior art keywords
substrate
electro
protective layer
emitting functional
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003347129A
Other languages
Japanese (ja)
Other versions
JP2005114916A (en
Inventor
周史 小枝
奉宏 牧垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003347129A priority Critical patent/JP3849680B2/en
Priority to CNA2004100117810A priority patent/CN1606180A/en
Priority to US10/959,036 priority patent/US7354803B2/en
Priority to KR1020040079410A priority patent/KR100676012B1/en
Publication of JP2005114916A publication Critical patent/JP2005114916A/en
Application granted granted Critical
Publication of JP3849680B2 publication Critical patent/JP3849680B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Description

本発明は、基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置に関する。   The present invention relates to a substrate bonded body manufacturing method, a substrate bonded body, an electro-optical device manufacturing method, and an electro-optical device.

近年、異なる２種類の基板を貼り合わせる基板接合体の製造方法においては、例えば、有機エレクトロルミネッセンス（以下、ＥＬと称する。）素子等の発光機能素子が形成された電気光学基板と、当該発光機能素子を発光させる駆動素子が形成された駆動回路基板とを貼り合わせることによって電気光学装置を製造する方法が提案されている（特許文献１参照）。   In recent years, in a method for manufacturing a substrate assembly in which two different types of substrates are bonded together, for example, an electro-optical substrate on which a light-emitting functional element such as an organic electroluminescence (hereinafter referred to as EL) element is formed, and the light-emitting function. There has been proposed a method of manufacturing an electro-optical device by bonding a drive circuit substrate on which a drive element that emits light is formed (see Patent Document 1).

このような基板接合体の製造方法においては、電気光学基板と駆動回路基板とを別々に製造しておき、両者を貼り合わせて電気光学装置を製造するため、駆動回路基板に関しては、薄膜トランジスタ（以下、ＴＦＴと称する。）等の駆動素子を形成もしくは転写した後の必要な工程が極僅かで済むため、製造工程によって駆動素子が損傷される可能性を大幅に低減される。また、電気光学基板と駆動回路基板とを別工程で製造するため、歩留まりが向上する。場合によっては、電気光学基板と駆動回路基板とを別々の工場或いは異なった企業においてそれぞれ製造し、最終的に両者を張り合わせるといった製造方法も可能であるから、製造コストの低減を図る上でも極めて有利な方法となる。また、比較的低額の設備投資によって大画面の電気光学装置を製造することが可能となる。
特開２００２−０８２６３３号公報 In such a method for manufacturing a substrate assembly, an electro-optical substrate and a drive circuit substrate are manufactured separately, and an electro-optical device is manufactured by bonding them together. The number of necessary steps after forming or transferring a drive element such as TFT is reduced, and the possibility of damage to the drive element during the manufacturing process is greatly reduced. Further, since the electro-optic substrate and the drive circuit substrate are manufactured in separate processes, the yield is improved. In some cases, it is possible to manufacture the electro-optic board and the drive circuit board in different factories or different companies, and finally combine them together, which is extremely effective in reducing the manufacturing cost. This is an advantageous method. In addition, a large screen electro-optical device can be manufactured with a relatively low capital investment.
JP 2002-082633 A

ところで、上記製造方法においては、銀ペースト等の導電性部材を介して発光機能素子と駆動素子とを導通接合し、電気光学基板と駆動回路基板と間に封止樹脂を外周から充填していた。しかしながら、この方法では、両基板のうちいずれかが反っていると銀ペーストが変形してしまうために、基板間のギャップを一定に保つことが困難であるという問題がある。また、封止樹脂においては、ガスパリア性の高い樹脂は一般的に粘度が高いために外周から基板間に充填することが困難であり、更に、高分子材料は充填後の残留応力や、硬化時における部分的な収縮量の差異等により、発光機能素子や駆動素子が剥離してしまうという問題があった。   By the way, in the above manufacturing method, the light emitting functional element and the driving element are conductively bonded via a conductive member such as silver paste, and the sealing resin is filled from the outer periphery between the electro-optic substrate and the driving circuit substrate. . However, this method has a problem that it is difficult to keep the gap between the substrates constant because the silver paste is deformed when either of the substrates is warped. In addition, in the sealing resin, a resin having a high gas barrier property generally has a high viscosity, so that it is difficult to fill between the substrates from the outer periphery. There is a problem that the light emitting functional element and the driving element are peeled off due to a difference in the amount of partial contraction in the case.

本発明は、上述の課題に鑑み創案されたもので、基板の反りの発生を抑制し、基板間のギャップを一定に保つことが可能になると共に、封止樹脂を均一に充填し、残留応力に起因する各種素子の破壊等を防止できる基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置を提供することを目的とする。   The present invention has been devised in view of the above-described problems, and suppresses the occurrence of warpage of the substrate, makes it possible to keep the gap between the substrates constant, and evenly fills the sealing resin with the residual stress. It is an object of the present invention to provide a method for manufacturing a substrate assembly, a substrate assembly, a method for manufacturing an electro-optical device, and an electro-optical device that can prevent the destruction of various elements caused by the above.

上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の電気光学装置の製造方法は、複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された複数の駆動素子を備える駆動回路基板とを貼り合わせることによって電気光学装置を製造する方法であって、前記電気光学基板の前記発光機能素子が形成された側に第１の保護層を形成するとともに該第１の保護層を平坦化する工程と、前記回路基板の前記駆動素子が形成された側に第２の保護層を形成するとともに該第２の保護層を平坦化する工程と、前記電気光学基板の前記保護層と前記回路基板の前記保護層とを対向させて貼り合わせる工程と、を有し、前記電気光学基板と前記回路基板とを貼り合わせる工程は、前記電気光学基板の前記発光機能素子が形成された側に、前記発光機能素子に接続してなる第１の導通部を前記第１の保護層よりも突出させて形成するとともに、前記駆動回路基板の前記駆動素子が形成された側に、前記駆動素子に接続してなる第２の導通部を前記第２の保護層よりも突出させて形成し、前記第１の導通部と前記第２の導通部との間隔が、前記第１の保護層と前記第２の保護層との間隔よりも小さく設定された状態で、対向配置された前記電気光学基板と前記回路基板とを異方性導電膜を介して貼り合わせ、前記第１の導通部と前記第２の導通部とを導通させる工程であることを特徴とする。
本発明の電気光学装置は、複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された駆動素子を備える駆動回路基板とが貼り合わせされた電気光学装置であって、前記電気光学基板の前記発光機能素子が形成された側に、表面が平坦化された第１の保護層が前記発光機能素子を覆って形成され、前記回路基板の前記駆動素子が形成された側には、表面が平坦化された第２の保護層が前記駆動素子を覆って形成されており、前記電気光学基板と前記回路基板とが、対向配置された前記第１及び第２の保護層の間に設けられた封止層を介して貼り合わされ、前記電気光学基板の前記第１の保護層における前記発光機能素子に導通する端子部に対応した位置に第１の開口部が形成され、前記回路基板の前記第２の保護層における前記駆動素子に導通する端子部に対応した位置に第２の開口部が形成されており、前記電気光学基板の開口部と前記回路基板の開口部とが、互いに対向する位置に形成されており、前記電気光学基板の前記第１の開口部及び前記回路基板の前記第２の開口部に、前記発光機能素子と前記駆動素子とを導通させるための導通部が設けられており、前記電気光学基板の第１の導通部と前記回路基板の第２の導通部とが、前記封止層に含まれる異方性導電性ペースト又は異方性導電性フィルムを介して電気的に接続されており、前記第１の導通部は前記第１の保護層よりも前記回路基板側に突出して形成され、前記第２の導通部は前記第２の保護層よりも前記電気光学基板側に突出して形成されており、前記封止層は、前記第１及び第２の導通部が電気的に接続される領域において、前記第１及び第２の保護層が対向する領域よりも薄い層厚に形成されていることを特徴とする。
本発明の基板接合体の製造方法は、第１機能素子を備える第１基板と、第２機能素子を備える第２基板とを貼り合わせることによって基板接合体を製造する方法であって、前記第１基板の第１機能素子が形成された側に保護層を形成するとともに当該保護層を平坦化する工程と、前記第２基板の第２機能素子が形成された側に保護層を形成するとともに当該保護層を平坦化する工程と、前記第１基板の前記保護層と前記第２基板の前記保護層とを対向させて貼り合わせる工程とを有することを特徴としている。
ここでいう保護層とは、第１基板と第２基板とを貼り合わせる際の貼り合わせ押圧力や、封止樹脂材料の残留応力や収縮量の差異等に起因する、第１及び第２機能素子の剥離や破壊を防止する機能を有するものである。また、当該保護層は第１機能素子の形成面、及び第２機能素子の形成面の両方に設けられている。 In order to achieve the above object, the present invention employs the following configuration.
An electro-optical device manufacturing method according to the present invention includes: an electro-optical substrate including a plurality of light emitting functional elements; and a driving circuit substrate including a plurality of driving elements disposed at positions corresponding to the plurality of light emitting functional elements. Is a method of manufacturing an electro-optical device by forming a first protective layer on the side of the electro-optical substrate on which the light-emitting functional element is formed and planarizing the first protective layer. Forming a second protective layer on the side of the circuit board on which the drive element is formed and planarizing the second protective layer, and the protective layer of the electro-optic board and the circuit board And the step of bonding the electro-optic substrate and the circuit board together on the side on which the light emitting functional element is formed of the electro-optic substrate. Light emitting functional element A first conductive portion connected is formed so as to protrude from the first protective layer, and a second conductive portion is connected to the drive element on the side where the drive element is formed on the drive circuit board. Are formed so as to protrude from the second protective layer, and the distance between the first conductive portion and the second conductive portion is set between the first protective layer and the second protective layer. The electro-optic substrate and the circuit substrate, which are arranged to face each other, are bonded to each other through an anisotropic conductive film in a state set to be smaller than the distance between the first conductive portion and the second conductive portion. It is the process of making conduct.
In the electro-optical device according to the aspect of the invention, an electro-optical substrate including a plurality of light-emitting functional elements and a drive circuit substrate including a driving element disposed at a position corresponding to each of the plurality of light-emitting functional elements are bonded together. In the electro-optical device, a first protective layer having a planarized surface is formed on the electro-optical substrate on the side where the light-emitting functional element is formed, and covers the light-emitting functional element. On the side where the driving element is formed, a second protective layer having a flattened surface is formed so as to cover the driving element, and the electro-optic substrate and the circuit board are arranged to face each other. 1st in the position corresponding to the terminal part connected to the said light emission functional element in the said 1st protective layer of the said electro-optical board | substrate through the sealing layer provided between the 1st and 2nd protective layers. An opening of the circuit board is formed A second opening is formed in the second protective layer at a position corresponding to a terminal portion that conducts to the driving element, and the opening of the electro-optic board and the opening of the circuit board face each other. A conductive portion is provided in the first opening portion of the electro-optic substrate and the second opening portion of the circuit board to electrically connect the light emitting functional element and the driving element. The first conductive portion of the electro-optic substrate and the second conductive portion of the circuit board are interposed via an anisotropic conductive paste or an anisotropic conductive film included in the sealing layer. Electrically connected, the first conductive portion is formed to protrude from the first protective layer toward the circuit board, and the second conductive portion is more electrically connected than the second protective layer. It is formed to project to the optical substrate side, the sealing layer is In serial regions first and second conductive portions are electrically connected, said first and second protective layer is characterized in that it is formed thinner than the region facing.
The method for manufacturing a substrate assembly of the present invention is a method for manufacturing a substrate assembly by bonding a first substrate having a first functional element and a second substrate having a second functional element, Forming a protective layer on the side of the first substrate on which the first functional element is formed and planarizing the protective layer; forming a protective layer on the side of the second substrate on which the second functional element is formed; The method includes a step of planarizing the protective layer, and a step of bonding the protective layer of the first substrate and the protective layer of the second substrate facing each other.
Here, the protective layer refers to the first and second functions caused by a bonding pressing force when the first substrate and the second substrate are bonded, a difference in residual stress or shrinkage of the sealing resin material, and the like. It has a function to prevent peeling and destruction of the element. The protective layer is provided on both the formation surface of the first functional element and the formation surface of the second functional element.

このようにすれば、背景技術に示したように、導電性部材を介して第１機能素子と第２機能素子とを導通接合し、第１基板と第２基板との間に封止樹脂を外周から充填する場合と比較して、本発明では保護層を形成することにより、第１基板と第２基板とを貼り合わせるための十分な押圧力を両基板に加えることが可能となるので、これによって基板の反りの発生を防止でき、導電性部材の変形を抑制でき、一定のギャップ間隔で両基板を保持できる。
また、当該保護層によって、第１機能素子又は第２機能素子の主要部が封止樹脂と接触することなく保護されるので、第１機能素子又は第２機能素子の剥離や破壊を防止できる。 In this way, as shown in the background art, the first functional element and the second functional element are conductively bonded via the conductive member, and the sealing resin is interposed between the first substrate and the second substrate. Compared to the case of filling from the outer periphery, by forming a protective layer in the present invention, it becomes possible to apply a sufficient pressing force for bonding the first substrate and the second substrate to both substrates, As a result, the warpage of the substrates can be prevented, the deformation of the conductive member can be suppressed, and both the substrates can be held at a constant gap interval.
In addition, since the main part of the first functional element or the second functional element is protected by the protective layer without coming into contact with the sealing resin, it is possible to prevent the first functional element or the second functional element from being peeled off or broken.

また、前記基板接合体の製造方法においては、前記保護層の表面を平坦化することを特徴としている。
このようにすれば、保護層表面の平坦化が施されることにより、第１基板と第２基板とを貼り合わせた際の両基板間のギャップを確実に一定間隔に保持することができる。
従って、上述の効果を更に促進させることができる。 In the method for manufacturing a substrate assembly, the surface of the protective layer is flattened.
By doing so, the surface of the protective layer is planarized, so that the gap between the two substrates when the first substrate and the second substrate are bonded together can be reliably maintained at a constant interval.
Therefore, the above-described effect can be further promoted.

また、前記基板接合体の製造方法においては、前記第１基板の保護層の前記第１機能素子に導通する端子部に対応した位置に開口部を形成する工程と、前記第２基板の保護層の前記第２機能素子に導通する端子部に対応した位置に開口部を形成する工程と、前記開口部を介して前記第１機能素子と前記第２機能素子とを導通接続させるための導通部を前記各端子部に形成する工程と、を更に具備し、前記第１基板の保護層における開口部と、前記第２基板の保護層における前記開口部とを、前記第１基板と第２基板とを貼り合わせたときに互いに対向する位置に形成することができる。
このようにすれば、第１機能素子又は第２機能素子の主要部のみを保護層によって覆われた状態で、前記端子部に対応した位置に開口部を形成することができる。更に、当該端子部のみに第１機能素子と第２機能素子とを導通接続する導通部を形成することができる。
従って、上述の保護層を形成することによる効果を損なうことなく、第１機能素子と第２機能素子とを導通接続することができる。 In the method for manufacturing a substrate assembly, a step of forming an opening at a position corresponding to a terminal portion that conducts to the first functional element of the protective layer of the first substrate, and a protective layer of the second substrate A step of forming an opening at a position corresponding to a terminal portion that conducts to the second functional element, and a conducting portion for conducting and connecting the first functional element and the second functional element through the opening. And forming the opening in the protective layer of the first substrate and the opening in the protective layer of the second substrate with the first substrate and the second substrate. Can be formed at positions facing each other when they are bonded together.
If it does in this way, an opening part can be formed in the position corresponding to the said terminal part in the state which covered only the principal part of the 1st functional element or the 2nd functional element with the protective layer. Furthermore, a conduction part that conducts and connects the first functional element and the second functional element can be formed only in the terminal part.
Therefore, the first functional element and the second functional element can be conductively connected without impairing the effect of forming the protective layer.

また、前記基板接合体の製造方法においては、前記開口部のパターンが形成されたマスクを介して前記保護層に露光を行うことにより、前記保護層に前記開口部を形成することを特徴としている。
このようにすれば、所望のパターンを予めマスクに形成し、当該マスクを介して保護層に露光が行われるので、当該パターンに応じてＵＶ光が照射される部位と照射されない部位とを選択的に形成することができる。
従って、ＵＶ光に対する光反応性樹脂、例えば、光硬化性樹脂材料や、光が照射された部位を除去可能とする樹脂材料を保護層として用いることができる。 In the method for manufacturing a substrate assembly, the opening is formed in the protective layer by exposing the protective layer through a mask in which the pattern of the opening is formed. .
In this way, a desired pattern is formed in advance on the mask, and the protective layer is exposed through the mask. Therefore, the portion irradiated with UV light and the portion not irradiated are selectively selected according to the pattern. Can be formed.
Therefore, a photoreactive resin for UV light, for example, a photocurable resin material or a resin material that can remove a portion irradiated with light can be used as the protective layer.

また、前記基板接合体の製造方法においては、前記開口部のパターンが形成された型体を前記保護層に押圧することにより、前記保護層に前記開口部を形成することを特徴としている。
ここでいう型体とは、保護層に所定の形状を転写するための型が形成されたものを意味するものであり、具体的は、開口部を形成するための凸部が少なくとも形成されたものである。
このようにすれば、型体を保護層に押圧することによって開口部に相当する凸部が保護層表面から保護層底面まで達し、そして、型体を保護層から抜くことにより凸部形状を保護層に転写させることができる。これによって、保護層に開口部を形成することができる。
また、更に、型体の凹部に保護層表面を平坦化するための面が形成されていれば、保護層表面の平坦性が比較的劣る場合であっても、上記の凸部及び凹部を有する型体を押圧することにより、上記のように凸部が開口部を形成し、更に凹部が保護層表面に接触することで平坦化を行う。即ち、開口部の形成と保護層の平坦化を同時に行うことができるので、保護層表面を平坦化する工程を省くことができ、従って、工程の簡略化による製造コストの低減を達成できる。 In the method for manufacturing a substrate bonded body, the opening is formed in the protective layer by pressing a mold on which the pattern of the opening is formed against the protective layer.
The mold as used herein means that a mold for transferring a predetermined shape is formed on the protective layer. Specifically, at least a convex part for forming the opening is formed. Is.
In this way, the convex portion corresponding to the opening reaches the protective layer bottom surface from the protective layer surface by pressing the mold against the protective layer, and the convex shape is protected by removing the mold from the protective layer. Can be transferred to a layer. Thereby, an opening can be formed in the protective layer.
Furthermore, if a surface for flattening the surface of the protective layer is formed in the concave portion of the mold body, even if the flatness of the surface of the protective layer is relatively inferior, the convex portion and the concave portion are provided. By pressing the mold body, the convex portions form openings as described above, and the concave portions come into contact with the surface of the protective layer, thereby flattening. That is, since the formation of the opening and the planarization of the protective layer can be performed at the same time, the process of planarizing the surface of the protective layer can be omitted, and thus the manufacturing cost can be reduced by simplifying the process.

また、前記基板接合体の製造方法においては、メッキ法を用いることにより、前記開口部に前記導通部を形成することを特徴としている。
ここで、メッキ法は、ミクロンオーダーの微小エリアへのバンプの形成、タクト短縮、及び高さ均一性が優れるという利点を有している。更に、このメッキ法の中でも無電解メッキ法を採用することが好ましく、下地電極やフォトリソ工程が不要になり、低コスト化及びタクト短縮が可能となる。
このようにすれば、上述の端子部にメッキ層を成長させて導通部を形成することができる。 Moreover, in the manufacturing method of the said board | substrate assembly, the said conduction | electrical_connection part is formed in the said opening part by using the plating method, It is characterized by the above-mentioned.
Here, the plating method has an advantage of excellent bump formation, tact shortening, and height uniformity in a micro area on the order of microns. Further, among these plating methods, it is preferable to employ an electroless plating method, which eliminates the need for a base electrode and a photolithography process, thereby enabling cost reduction and tact shortening.
If it does in this way, a conductive layer can be formed by growing a plating layer in the above-mentioned terminal part.

また、前記基板接合体の製造方法においては、銀ペーストを前記開口部内に設けることにより、前記導通部を形成することを特徴としている。
このようにすれば、開口部内に銀ペーストが収納されるので、第１基板と第２基板とを貼り合わせる際の押圧力によって銀ペーストの変形が生じることなく、導通部を形成することができる。 Moreover, in the manufacturing method of the said board | substrate assembly, the said electroconductive part is formed by providing a silver paste in the said opening part.
In this way, since the silver paste is stored in the opening, the conductive portion can be formed without causing deformation of the silver paste due to the pressing force when the first substrate and the second substrate are bonded together. .

また、前記基板接合体の製造方法においては、導電性粒子を前記開口部内に配置することにより、前記導通部を形成することを特徴としている。
ここでいう導電性粒子とは、ポリスチレン等の樹脂材料球体の表面に金等の導電性材料を蒸着させたような粒子であることが好ましい。
このようにすれば、第１基板と第２基板とを貼り合わせる際の押圧力によって、樹脂材料球体が潰れつつ、当該樹脂材料球体の表面金属が第１機能素子と第２機能素子とを導通させる。従って、良好な導通部を形成することができる。 Moreover, in the manufacturing method of the said board | substrate assembly, the said electroconductive part is formed by arrange | positioning electroconductive particle in the said opening part, It is characterized by the above-mentioned.
Here, the conductive particles are preferably particles obtained by depositing a conductive material such as gold on the surface of a resin material sphere such as polystyrene.
In this way, the resin material sphere is crushed by the pressing force when the first substrate and the second substrate are bonded together, and the surface metal of the resin material sphere conducts between the first functional element and the second functional element. Let Therefore, a good conduction part can be formed.

また、前記基板接合体の製造方法においては、半田を前記開口部に設けることにより、前記導通部を形成することを特徴としている。
このようにすれば、開口部内の半田が第１機能素子と第２機能素子とを導通させる。従って、良好な導通部を形成することができる。 In the method of manufacturing the substrate bonded body, the conductive portion is formed by providing solder in the opening.
If it does in this way, the solder in an opening will conduct the 1st functional element and the 2nd functional element. Therefore, a good conduction part can be formed.

また、前記基板接合体の製造方法においては、前記保護層上に封止層を形成して前記第１基板と前記第２基板とを封止する工程を更に具備することを特徴としている。
ここで、封止層とは、第１基板と第２基板とを接合する接着層としての機能を有するものである。
このようにすれば、上述の効果を奏すると共に、保護層上に封止層が形成されるので、第１基板と第２基板とを確実に接着及び封止することができる。 The method for manufacturing a substrate bonded body further includes a step of sealing the first substrate and the second substrate by forming a sealing layer on the protective layer.
Here, the sealing layer has a function as an adhesive layer that joins the first substrate and the second substrate.
If it does in this way, while having the above-mentioned effect, since a sealing layer is formed on a protective layer, the 1st substrate and the 2nd substrate can be pasted up and sealed certainly.

また、前記基板接合体の製造方法においては、前記封止層内に異方性導電性ペースト又は異方性導電性フィルムが含まれていることを特徴としている。
このようにすれば、上述の効果を奏すると共に、導通部と第１機能素子又は第２機能素子との電気的接続を確実に得ることができる。 Moreover, in the manufacturing method of the said board | substrate assembly, the anisotropic conductive paste or the anisotropic conductive film is contained in the said sealing layer, It is characterized by the above-mentioned.
If it does in this way, while having the above-mentioned effect, electrical connection with a conduction part and the 1st functional element or the 2nd functional element can be obtained reliably.

本発明の基板接合体は、第１機能素子を備える第１基板と、第２機能素子を備える第２基板とが貼り合わせされた基板接合体であって、前記第１基板の前記第１機能素子が形成された側に、表面が平坦化された保護層が前記第１機能素子を覆って形成され、前記第２基板の前記第２機能素子が形成された側には、表面が平坦化された保護層が前記第２機能素子を覆って形成されており、前記第１基板と前記第２基板とが、対向配置された前記保護層の間に設けられた封止層を介して貼り合わされていることを特徴としている。
また本発明の基板接合体は、前記第１基板の前記保護層における前記第１機能素子に導通する端子部に対応した位置に開口部が形成され、前記第２基板の前記保護層における前記第２機能素子に導通する端子部に対応した位置に開口部が形成されており、前記第１基板の開口部と前記第２基板の開口部とが、互いに対向する位置に形成されている構成とすることもできる。
また本発明の基板接合体は、前記第１基板の開口部及び前記第２基板の開口部に、前記第１機能素子と前記第２機能素子とを導通させるための導通部が設けられており、前記第１基板の前記導通部と前記第２基板の前記導通部とが、前記封止層に含まれる異方性導電性ペースト又は異方性導電性フィルムを介して電気的に接続されている構成とすることもできる。 The substrate assembly of the present invention is a substrate assembly in which a first substrate having a first functional element and a second substrate having a second functional element are bonded together, and the first function of the first substrate is A protective layer having a planarized surface is formed on the side where the element is formed so as to cover the first functional element, and the surface of the second substrate on which the second functional element is formed is planarized. The protective layer is formed so as to cover the second functional element, and the first substrate and the second substrate are pasted via a sealing layer provided between the protective layers arranged to face each other. It is characterized by being combined.
In the substrate assembly of the present invention, an opening is formed at a position corresponding to a terminal portion conducting to the first functional element in the protective layer of the first substrate, and the first layer in the protective layer of the second substrate is formed. An opening is formed at a position corresponding to a terminal portion that conducts to the bifunctional element, and the opening of the first substrate and the opening of the second substrate are formed at positions facing each other. You can also
Moreover, the board | substrate assembly of this invention is provided with the conduction | electrical_connection part for electrically connecting the said 1st functional element and the said 2nd functional element in the opening part of the said 1st board | substrate, and the opening part of the said 2nd board | substrate. The conductive portion of the first substrate and the conductive portion of the second substrate are electrically connected via an anisotropic conductive paste or an anisotropic conductive film included in the sealing layer. It can also be set as the structure which is.

このようにすれば、背景技術に示したように、導電性部材を介して第１機能素子と第２機能素子とを導通接合し、第１基板と第２基板との間に封止樹脂を外周から充填する場合と比較して、本発明では保護層が形成されているので、第１基板と第２基板とを貼り合わせるための十分な押圧力を両基板に加えることが可能となり、これによって基板の反りの発生を防止でき、導電性部材の変形を抑制でき、一定のギャップ間隔で両基板を保持できる。
また、当該保護層によって、第１機能素子又は第２機能素子の主要部が封止樹脂と接触することなく保護されるので、第１機能素子又は第２機能素子の剥離や破壊を防止できる。 In this way, as shown in the background art, the first functional element and the second functional element are conductively bonded via the conductive member, and the sealing resin is interposed between the first substrate and the second substrate. Compared with the case of filling from the outer periphery, since the protective layer is formed in the present invention, it is possible to apply a sufficient pressing force for bonding the first substrate and the second substrate to both substrates. Thus, the warpage of the substrates can be prevented, the deformation of the conductive member can be suppressed, and both the substrates can be held at a constant gap interval.
In addition, since the main part of the first functional element or the second functional element is protected by the protective layer without coming into contact with the sealing resin, it is possible to prevent the first functional element or the second functional element from being peeled off or broken.

本発明の電気光学装置の製造方法は、複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された複数の駆動素子を備える駆動回路基板とを貼り合わせることによって電気光学装置を製造する方法であって、前記電気光学基板の前記発光機能素子が形成された側に保護層を形成するとともに当該保護層を平坦化する工程と、前記回路基板の前記駆動素子が形成された側に保護層を形成するとともに当該保護層を平坦化する工程と、前記電気光学基板の前記保護層と前記回路基板の前記保護層とを対向させて貼り合わせる工程と、を有することを特徴としている。   An electro-optical device manufacturing method according to the present invention includes: an electro-optical substrate including a plurality of light emitting functional elements; and a driving circuit substrate including a plurality of driving elements disposed at positions corresponding to the plurality of light emitting functional elements. A step of forming a protective layer on the side of the electro-optical substrate on which the light emitting functional element is formed and flattening the protective layer, and the circuit board. Forming a protective layer on the side on which the driving element is formed and flattening the protective layer, and attaching the protective layer of the electro-optic substrate and the protective layer of the circuit substrate to face each other It is characterized by having.

このようにすれば、背景技術に示したように、導電性部材を介して発光機能素子と駆動素子とを導通接合し、電気光学基板と駆動回路基板との間に封止樹脂を外周から充填する場合と比較して、本発明では保護層を形成することにより、電気光学基板と駆動回路基板とを貼り合わせるための十分な押圧力を両基板に加えることが可能となるので、これによって基板の反りの発生を防止でき、導電性部材の変形を抑制でき、一定のギャップ間隔で両基板を保持できる。
また、当該保護層によって、発光機能素子又は駆動素子の主要部が封止樹脂と接触することなく保護されるので、発光機能素子又は駆動素子の剥離や破壊を防止できる。
また、特に、電気光学装置が有機ＥＬ装置である場合には、有機ＥＬ素子（発光機能素子）は水分や酸素との接触によって劣化する性質を有しているので、保護層が水分や酸素から有機ＥＬ素子を保護する。従って、有機ＥＬ素子の劣化が抑制され、長寿命の電気光学装置を提供することができる。 In this way, as shown in the background art, the light emitting functional element and the driving element are conductively bonded via the conductive member, and the sealing resin is filled from the outer periphery between the electro-optic board and the driving circuit board. Compared with the case where the substrate is formed, in the present invention, by forming the protective layer, it becomes possible to apply a sufficient pressing force for bonding the electro-optic substrate and the drive circuit substrate to both substrates. Generation of warpage can be prevented, deformation of the conductive member can be suppressed, and both substrates can be held at a constant gap interval.
Moreover, since the main part of the light emitting functional element or the driving element is protected by the protective layer without coming into contact with the sealing resin, peeling or destruction of the light emitting functional element or the driving element can be prevented.
In particular, when the electro-optical device is an organic EL device, the organic EL element (light emitting functional element) has a property of being deteriorated by contact with moisture or oxygen, so that the protective layer is protected from moisture or oxygen. The organic EL element is protected. Therefore, the deterioration of the organic EL element is suppressed, and a long-life electro-optical device can be provided.

本発明の電気光学装置は、複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された駆動素子を備える駆動回路基板とが貼り合わせされた電気光学装置であって、前記電気光学基板の前記発光機能素子が形成された側に、表面が平坦化された保護層が前記発光機能素子を覆って形成され、前記回路基板の前記駆動素子が形成された側には、表面が平坦化された保護層が前記駆動素子を覆って形成されており、前記電気光学基板と前記回路基板とが、対向配置された前記保護層の間に設けられた封止層を介して貼り合わされていることを特徴としている。
本発明の電気光学装置は、前記電気光学基板の前記保護層における前記発光機能素子に導通する端子部に対応した位置に開口部が形成され、前記回路基板の前記保護層における前記駆動素子に導通する端子部に対応した位置に開口部が形成されており、前記電気光学基板の開口部と前記回路基板の開口部とが、互いに対向する位置に形成されている構成とすることもできる。
本発明の電気光学装置は、前記電気光学基板の開口部及び前記回路基板の開口部に、前記発光機能素子と前記駆動素子とを導通させるための導通部が設けられており、前記電気光学基板の前記導通部と前記回路基板の前記導通部とが、前記封止層に含まれる異方性導電性ペースト又は異方性導電性フィルムを介して電気的に接続されている構成とすることもできる。 In the electro-optical device according to the aspect of the invention, an electro-optical substrate including a plurality of light-emitting functional elements and a drive circuit substrate including a driving element disposed at a position corresponding to each of the plurality of light-emitting functional elements are bonded together. In the electro-optical device, a protective layer having a planarized surface is formed to cover the light-emitting functional element on the side of the electro-optical substrate where the light-emitting functional element is formed, and the drive element of the circuit board is On the formed side, a protective layer whose surface is flattened is formed so as to cover the driving element, and the electro-optic substrate and the circuit substrate are provided between the protective layers arranged to face each other. It is characterized by being bonded through a sealing layer.
In the electro-optical device according to the aspect of the invention, an opening is formed at a position corresponding to a terminal portion that is connected to the light-emitting functional element in the protective layer of the electro-optical substrate, and is electrically connected to the driving element in the protective layer of the circuit board. An opening may be formed at a position corresponding to the terminal portion to be formed, and the opening of the electro-optic board and the opening of the circuit board may be formed at positions facing each other.
In the electro-optical device according to the aspect of the invention, the electro-optical board includes a conductive portion for conducting the light-emitting functional element and the driving element at the opening of the electro-optical board and the opening of the circuit board. The conductive portion of the circuit board and the conductive portion of the circuit board may be electrically connected via an anisotropic conductive paste or an anisotropic conductive film included in the sealing layer. it can.

このようにすれば、背景技術に示したように、導電性部材を介して発光機能素子と駆動素子とを導通接合し、電気光学基板と駆動回路基板との間に封止樹脂を外周から充填する場合と比較して、本発明では保護層が形成されるので、電気光学基板と駆動回路基板とを貼り合わせるための十分な押圧力を両基板に加えることが可能となり、これによって基板の反りの発生を防止でき、導電性部材の変形を抑制でき、一定のギャップ間隔で両基板を保持できる。
また、当該保護層によって、発光機能素子又は駆動素子の主要部が封止樹脂と接触することなく保護されるので、発光機能素子又は駆動素子の剥離や破壊を防止できる。
また、特に、電気光学装置が有機ＥＬ装置である場合には、有機ＥＬ素子（発光機能素子）は水分や酸素との接触によって劣化する性質を有しているので、保護層が水分や酸素から有機ＥＬ素子を保護する。従って、有機ＥＬ素子の劣化が抑制され、長寿命の電気光学装置を提供することができる。 In this way, as shown in the background art, the light emitting functional element and the driving element are conductively bonded via the conductive member, and the sealing resin is filled from the outer periphery between the electro-optic board and the driving circuit board. Compared to the case where the protective layer is formed in the present invention, it is possible to apply a sufficient pressing force for bonding the electro-optic substrate and the drive circuit substrate to both the substrates, thereby warping the substrate. Can be prevented, deformation of the conductive member can be suppressed, and both substrates can be held at a constant gap interval.
Moreover, since the main part of the light emitting functional element or the driving element is protected by the protective layer without coming into contact with the sealing resin, peeling or destruction of the light emitting functional element or the driving element can be prevented.
In particular, when the electro-optical device is an organic EL device, the organic EL element (light emitting functional element) has a property of being deteriorated by contact with moisture or oxygen, so that the protective layer is protected from moisture or oxygen. The organic EL element is protected. Therefore, the deterioration of the organic EL element is suppressed, and a long-life electro-optical device can be provided.

以下、本発明の基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置について、図１から図１２を参照して説明する。
ここで、図１は有機ＥＬ装置の第１実施形態の要部構成を示す断面図、図２から図１１は有機ＥＬ装置の製造工程を説明するための説明図、図１２は有機ＥＬ装置の第２実施形態の要部構成を示す断面図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。 Hereinafter, a method for manufacturing a substrate assembly, a substrate assembly, a method for manufacturing an electro-optical device, and an electro-optical device according to the present invention will be described with reference to FIGS.
Here, FIG. 1 is a cross-sectional view showing the configuration of the main part of the first embodiment of the organic EL device, FIGS. 2 to 11 are explanatory diagrams for explaining the manufacturing process of the organic EL device, and FIG. It is sectional drawing which shows the principal part structure of 2nd Embodiment.
In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.

（有機ＥＬ装置の第１実施形態）
図１に示すように、有機ＥＬ装置（電気光学装置）１は、少なくとも基板接合体２を具備した構成となっている。当該基板接合体２は、配線基板（第１基板、駆動回路基板）３と、有機ＥＬ基板（第２基板、電気光学基板）４とを、後述の貼り合わせ工程及び転写工程によって接合された構成となっており、配線基板３と有機ＥＬ基板４との間には機能層５が狭持されている。 (First embodiment of organic EL device)
As shown in FIG. 1, the organic EL device (electro-optical device) 1 has a configuration including at least a substrate assembly 2. The substrate assembly 2 has a configuration in which a wiring substrate (first substrate, drive circuit substrate) 3 and an organic EL substrate (second substrate, electro-optic substrate) 4 are bonded by a bonding process and a transfer process described later. The functional layer 5 is held between the wiring substrate 3 and the organic EL substrate 4.

配線基板３は、基板１０と、多層基板１０上に形成された所定形状の配線パターン１１と、有機ＥＬ素子（発光機能素子）２１を駆動させるＴＦＴ（駆動素子）１３と、ＴＦＴ１３と配線パターン１１とを接合するＴＦＴ接続部１４と、有機ＥＬ素子２１と配線パターン１１とを接合する有機ＥＬ接続部（端子部）１５と、層間絶縁膜１６とによって構成されている。
ここで、ＴＦＴ接続部１４は、ＴＦＴの端子パターンに応じて形成されるものであり、無電解メッキ処理によって形成されたバンプと、当該バンプ上に塗布形成される導電性ペーストとからなる。導電性ペースト１７は、異方性導電粒子（ＡＣＰ）を含むものである。 The wiring substrate 3 includes a substrate 10, a wiring pattern 11 having a predetermined shape formed on the multilayer substrate 10, a TFT (driving element) 13 for driving an organic EL element (light emitting functional element) 21, and the TFT 13 and the wiring pattern 11. Are connected to each other, an organic EL connection part (terminal part) 15 that joins the organic EL element 21 and the wiring pattern 11, and an interlayer insulating film 16.
Here, the TFT connection portion 14 is formed according to the terminal pattern of the TFT, and includes a bump formed by an electroless plating process and a conductive paste applied and formed on the bump. The conductive paste 17 contains anisotropic conductive particles (ACP).

有機ＥＬ基板４は、発光光が透過する透明基板２０と、有機ＥＬ素子２１と、絶縁膜２２と、陰極（カソード）２５とによって構成されている。
ここで、有機ＥＬ素子２１は、ＩＴＯ等の透明金属からなる陽極と、正孔注入／輸送層と、有機ＥＬ素子とを有しており、陽極で発生した正孔と陰極で発生した電子が有機ＥＬ素子で結合することで、発光するようになっている。なお、このような有機ＥＬ素子の詳細な構造は、公知技術が採用される。また、有機ＥＬ素子と陰極２５との間に電子注入／輸送層を形成してもよい。 The organic EL substrate 4 includes a transparent substrate 20 through which emitted light is transmitted, an organic EL element 21, an insulating film 22, and a cathode (cathode) 25.
Here, the organic EL element 21 has an anode made of a transparent metal such as ITO, a hole injection / transport layer, and an organic EL element, and holes generated at the anode and electrons generated at the cathode are generated. By combining with an organic EL element, light is emitted. In addition, a well-known technique is employ | adopted for the detailed structure of such an organic EL element. An electron injection / transport layer may be formed between the organic EL element and the cathode 25.

更に、配線基板３と有機ＥＬ基板４との間には、本発明の最大の特徴を有している機能層５が設けられている。機能層５は、配線基板３側に設けられた保護層と３０と、配線基板３と有機ＥＬ基板４とを接着及び封止する封止層３１と、保護層３０の一部に設けられたスルーホール（開口部）３０ａ内に形成されたバンプ（導通部）３２と、有機ＥＬ接続部１５と陰極２５とを導通接続するためにバンプ３２上に設けられた導電性ペースト３４とによって構成されている。この導電性ペースト３４は、異方性導電粒子（ＡＣＰ）を含むものである。
なお、本実施形態においては、電気光学基板として有機ＥＬ素子を有する有機ＥＬ基板を採用した場合について説明するが、これに限定することなく、ＬＥＤやＦＥＤ等の固体発光機能素子、また、発光能を備えるポーラス状のシリコン素子を有する電気光学基板を採用してもよい。 Further, a functional layer 5 having the greatest feature of the present invention is provided between the wiring substrate 3 and the organic EL substrate 4. The functional layer 5 is provided on a part of the protective layer 30 provided on the wiring board 3 side, a sealing layer 31 for bonding and sealing the wiring board 3 and the organic EL substrate 4, and a part of the protective layer 30. A bump (conductive portion) 32 formed in the through hole (opening) 30a and a conductive paste 34 provided on the bump 32 for conductively connecting the organic EL connection portion 15 and the cathode 25 are formed. ing. The conductive paste 34 includes anisotropic conductive particles (ACP).
In the present embodiment, a case where an organic EL substrate having an organic EL element is employed as an electro-optical substrate will be described. However, the present invention is not limited to this, and a solid light emitting functional element such as an LED or FED, or a light emitting function An electro-optical substrate having a porous silicon element including the above may be adopted.

（有機ＥＬ装置の製造方法）
次に、図１に示す有機ＥＬ装置１の製造方法について図２から図１１を参照して説明する。 (Method for manufacturing organic EL device)
Next, a method for manufacturing the organic EL device 1 shown in FIG. 1 will be described with reference to FIGS.

（基礎基板の製造方法）
まず、図２を参照し、ＴＦＴ１３を配線基板３に貼り合わせ及び転写させる前工程として、基礎基板４０上にＴＦＴを形成する工程について説明する。
なお、ＴＦＴ１３の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板４０と剥離層４１について詳述する。
基礎基板４０は、有機ＥＬ装置１の構成要素ではなく、ＴＦＴ製造工程と、貼り合わせ及び転写工程にのみに用いられる部材である。具体的には、１０００℃程度に耐える石英ガラス等の透光性耐熱基板が好ましい。また、石英ガラスの他、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラス等が使用可能である。
この基礎基板の厚さには、大きな制限要素はないが、０．１ｍｍ〜０．５ｍｍ程度であることが好ましく、０．５ｍｍ〜１．５ｍｍ程度であることがより好ましい。基礎基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基台の透過率が低い場合に照射光の減衰を招くからである。ただし、基台の照射光の透過率が高い場合には、前記上限値を超えてその厚みを厚くすることができる。 (Basic substrate manufacturing method)
First, referring to FIG. 2, a process of forming TFTs on the base substrate 40 will be described as a pre-process for bonding and transferring the TFT 13 to the wiring substrate 3.
In addition, since the well-known technique including a high temperature process is employ | adopted for the manufacturing method of TFT13, description is abbreviate | omitted and the base substrate 40 and the peeling layer 41 are explained in full detail.
The base substrate 40 is not a component of the organic EL device 1 but a member used only for the TFT manufacturing process, the bonding and transfer process. Specifically, a translucent heat-resistant substrate such as quartz glass that can withstand about 1000 ° C. is preferable. In addition to quartz glass, heat-resistant glass such as soda glass, Corning 7059, and Nippon Electric Glass OA-2 can be used.
The thickness of the base substrate is not greatly limited, but is preferably about 0.1 mm to 0.5 mm, more preferably about 0.5 mm to 1.5 mm. This is because if the thickness of the base substrate is too thin, the strength is reduced, and if it is too thick, the irradiation light is attenuated when the transmittance of the base is low. However, when the transmittance of the irradiation light of the base is high, the thickness can be increased beyond the upper limit.

剥離層４１は、レーザ光等の照射光により当該層内や界面において剥離（「層内剥離」又は「界面剥離」ともいう）が生ずる材料からなる。即ち、一定の強度の光を照射することにより、構成物質を構成する原子又は分子における原子間又は分子間の結合力が消失し又は減少し、アブレーション（ablation）等を生じ、剥離を起こすものである。また、照射光の照射により、剥離層４１に含有されていた成分が気体となって放出され分離に至る場合と、剥離層４１が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。   The peeling layer 41 is made of a material that causes peeling (also referred to as “in-layer peeling” or “interface peeling”) in the layer or at the interface by irradiation light such as laser light. That is, by irradiating with a certain intensity of light, the bonding force between atoms or molecules in the atoms or molecules constituting the constituent material disappears or decreases, causing ablation or the like and causing separation. is there. In addition, when the component contained in the release layer 41 is released as a gas due to irradiation with irradiation light, the separation layer 41 absorbs light and becomes a gas, and the vapor is released to separate. May lead to.

剥離層４１の組成としては、例えば、非晶質シリコン（ａ−Ｓｉ）が採用され、また、当該非晶質シリコン中に水素（Ｈ）が含有されていてもよい。水素が含有されていると、光の照射により、水素が放出されることにより剥離層２に内圧が発生し、これが剥離を促進するので好ましい。この場合の水素の含有量は、２ａｔ％程度以上であることが好ましく、２〜２０％ａｔ％であることが更に好ましい。水素の含有量は、成膜条件、例えば、ＣＶＤ法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。この他の剥離層材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料（光の照射によりこれらの原子間結合が切断されるもの）、金属、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎ、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、ＧｄもしくはＳｍ、又はこれらのうち少なくとも一種を含む合金が挙げられる。   As a composition of the peeling layer 41, for example, amorphous silicon (a-Si) is adopted, and hydrogen (H) may be contained in the amorphous silicon. When hydrogen is contained, it is preferable that hydrogen is released by light irradiation to generate an internal pressure in the release layer 2, which promotes peeling. In this case, the hydrogen content is preferably about 2 at% or more, more preferably 2 to 20% at%. The hydrogen content should be set appropriately for film formation conditions, such as the gas composition, gas pressure, gas atmosphere, gas flow rate, gas temperature, substrate temperature, and power to be applied when using the CVD method. Adjust by. Other release layer materials include silicon oxides or silicate compounds, nitride ceramics such as silicon nitride, aluminum nitride, titanium nitride, organic polymer materials (those whose interatomic bonds are broken by light irradiation), A metal, for example, Al, Li, Ti, Mn, In, Sn, Y, La, Ce, Nd, Pr, Gd, or Sm, or an alloy containing at least one of them can be given.

剥離層４１の厚さとしては、１ｎｍ〜２０μｍ程度であるのが好ましく、１０ｎｍ〜２μｍ程度であるのがより好ましく、２０ｎｍ〜１μｍ程度であるのが更に好ましい。剥離層４１の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生じるからであり、剥離層４１の厚みが厚すぎると、剥離に必要とされる照射光のパワー（光量）を大きくする必要があったり、また、剥離後に残された剥離層４１の残渣を除去するのに時間を要したりする。   The thickness of the release layer 41 is preferably about 1 nm to 20 μm, more preferably about 10 nm to 2 μm, and further preferably about 20 nm to 1 μm. This is because if the thickness of the release layer 41 is too thin, the uniformity of the formed film thickness is lost and unevenness occurs in the release. If the thickness of the release layer 41 is too thick, the irradiation light necessary for the release is removed. It is necessary to increase the power (light quantity), and it takes time to remove the residue of the release layer 41 remaining after the release.

剥離層４１の形成方法は、均一な厚みで剥離層４１を形成可能な方法であればよく、剥離層２の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンドーピング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち２種以上の方法を組み合わせてもよい。   The formation method of the peeling layer 41 should just be a method which can form the peeling layer 41 by uniform thickness, and can be suitably selected according to various conditions, such as a composition and thickness of the peeling layer 2. FIG. For example, various vapor deposition methods such as CVD (including MOCCVD, low pressure CVD, ECR-CVD), vapor deposition, molecular beam vapor deposition (MB), sputtering, ion doping, PVD, electroplating, immersion plating (dipping) ), Various plating methods such as electroless plating method, Langmuir Projet (LB) method, spin coating method, spray coating method, roll coating method and other coating methods, various printing methods, transfer methods, ink jet methods, powder jet methods Applicable to etc. Of these, two or more methods may be combined.

特に剥離層２の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ法、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。また、剥離層２をゾル−ゲル（sol-gel）法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。   In particular, when the composition of the release layer 2 is amorphous silicon (a-Si), it is preferable to form the film by a CVD method, particularly by low pressure CVD or plasma CVD. Further, when the release layer 2 is formed by using a ceramic by a sol-gel method or is made of an organic polymer material, it is preferably formed by a coating method, particularly by spin coating.

（配線基板の製造方法）
次に、図２に示した基礎基板４０の製造工程と並行して、図３に示す配線基板３の製造工程が行われる。
図２に示すように、基板１０上に配線パターン１１と、層間絶縁膜１６と、ＴＦＴ接続部１４と、有機ＥＬ接続部１５とを順次形成する。配線パターンの形成方法としては、フォトリソフィ法等の公知技術が採用される。また、金属微粒子を溶剤に分散させた分散液を液滴吐出法（インクジェット法）を用いて基板１０上に形成してもよい。このような配線パターン１１を構成する材料としては、低抵抗材料を採用するのが好ましく、ＡｌやＡｌ合金（Ａｌ・Ｃｕ合金等）を用いることが好ましい。
なお、基板１０の表面には、下地絶縁膜として酸化シリコン膜（ＳｉＯ２）等を形成してもよい。また、図３では、配線パターンが１層のみ形成された構造について説明しているが、２層や３層構造であってもよい。また、配線材料は、ＡｌやＡｌ合金のみに限定することなく、Ａｌ等の低抵抗金属をＴｉやＴｉ化合物によって積層させたサンドイッチ構造でもよい。このようにすれば、Ａｌ配線に対するバリア性や耐ヒロック性を高めることができる。 (Method for manufacturing a wiring board)
Next, in parallel with the manufacturing process of the basic board 40 shown in FIG. 2, the manufacturing process of the wiring board 3 shown in FIG. 3 is performed.
As shown in FIG. 2, a wiring pattern 11, an interlayer insulating film 16, a TFT connection portion 14, and an organic EL connection portion 15 are sequentially formed on the substrate 10. As a method for forming the wiring pattern, a known technique such as a photolithography method is employed. Alternatively, a dispersion liquid in which metal fine particles are dispersed in a solvent may be formed on the substrate 10 by a droplet discharge method (inkjet method). As a material constituting such a wiring pattern 11, it is preferable to employ a low resistance material, and it is preferable to use Al or an Al alloy (Al · Cu alloy or the like).
Note that a silicon oxide film (SiO 2 ) or the like may be formed on the surface of the substrate 10 as a base insulating film. 3 illustrates a structure in which only one layer of the wiring pattern is formed, a two-layer or three-layer structure may be used. Further, the wiring material is not limited to Al or Al alloy, but may be a sandwich structure in which a low resistance metal such as Al is laminated with Ti or a Ti compound. In this way, the barrier property and hillock resistance against the Al wiring can be improved.

次に、配線パターン１１上に樹脂絶縁膜１６を形成する。当該樹脂絶縁膜１６は、アクリル樹脂によって形成されることが好ましく、スピンコート法等の液相法を用いることにより高精度な平坦性が得られた層間絶縁膜を形成することができる。更に、マスクを介した露光やフォトリソグラフィ法によって層間絶縁膜１６にＴＦＴ接続部１４及び有機ＥＬ接続部１５を形成するための開口部を形成する。   Next, a resin insulating film 16 is formed on the wiring pattern 11. The resin insulating film 16 is preferably formed of an acrylic resin, and an interlayer insulating film with high precision flatness can be formed by using a liquid phase method such as a spin coating method. Further, an opening for forming the TFT connection portion 14 and the organic EL connection portion 15 is formed in the interlayer insulating film 16 by exposure through a mask or photolithography.

次に、無電解メッキ法を用いてＴＦＴ接続部１４を形成する。当該ＴＦＴ接続部１４は、所謂バンプである。
まず、メッキ成長させるためのバッド表面の濡れ性向上、及び残さを除去するために、フッ酸と硫酸を含有した水溶液中に含浸する。その後、水酸化ナトリウムを含むアルカリ性水溶液に加温した中に浸漬し、表面の酸化膜を除去する。その後、ＺｎＯを含有したジンケート液中に浸漬してパッド表面をＺｎに置換する。その後、硝酸水溶液に浸漬し、Ｚｎを剥離し、再度ジンケート浴中に浸漬し、緻密なＺｎ粒子をＡｌ表面に析出させる。その後、無電解Ｎｉメッキ浴に浸漬し、Ｎｉメッキを形成する。メッキ高さは２μｍ〜１０μｍ程度析出させる。ここで、メッキ浴は次亜リン酸を還元剤とした浴であるため、リン（Ｐ）が共析する。最後に置換Ａｕメッキ浴中に浸漬し、Ｎｉ表面をＡｕにする。Ａｕは０．０５μｍ〜０．３μｍ程度に形成する。Ａｕ浴はシアンフリータイプを用いて浸漬を行う。
このようにしてパッド上にＮｉ−Ａｕバンプ（ＴＦＴ接続部１４）が形成される。また、Ｎｉ−Ａｕメッキバンプ上に、半田やＰｂフリー半田を、例えばＳｎ−Ａｇ−Ｃｕ系等の半田をスクリーン印刷やディッピング等で形成してバンプとしてもよい。
なお、各化学処理の間には、水洗処理を行う。水洗槽はオーバーフロー構造あるいはＱＤＲ機構を有しており、最下面からＮ２バブリングを行う。バブリング方法は、テフロン（登録商標）のチューブ等に穴を開け、Ｎ２を出す方法や、焼結体等を通じてＮ２を出す。以上の工程により、短時間で十分効果のあるリンスを行うことができる。 Next, the TFT connection portion 14 is formed using an electroless plating method. The TFT connection portion 14 is a so-called bump.
First, in order to improve the wettability of the pad surface for plating growth and to remove the residue, it is impregnated in an aqueous solution containing hydrofluoric acid and sulfuric acid. Thereafter, the substrate is immersed in a heated alkaline aqueous solution containing sodium hydroxide to remove the oxide film on the surface. Thereafter, the surface of the pad is replaced with Zn by immersing in a zincate solution containing ZnO. Thereafter, it is immersed in a nitric acid aqueous solution, the Zn is peeled off, and again immersed in a zincate bath to deposit dense Zn particles on the Al surface. Then, it is immersed in an electroless Ni plating bath to form Ni plating. The plating height is about 2 μm to 10 μm. Here, since the plating bath is a bath using hypophosphorous acid as a reducing agent, phosphorus (P) is co-deposited. Finally, it is immersed in a displacement Au plating bath to change the Ni surface to Au. Au is formed to have a thickness of about 0.05 μm to 0.3 μm. The Au bath is immersed using a cyan free type.
In this way, Ni—Au bumps (TFT connection portions 14) are formed on the pads. Further, solder or Pb-free solder, for example, Sn-Ag-Cu-based solder may be formed on the Ni-Au plated bumps by screen printing, dipping, or the like to form bumps.
In addition, a water washing process is performed between each chemical process. The washing tank has an overflow structure or a QDR mechanism, and performs N2 bubbling from the bottom surface. As for the bubbling method, a hole is made in a Teflon (registered trademark) tube or the like and N2 is discharged, or N2 is discharged through a sintered body or the like. By the above steps, a sufficiently effective rinsing can be performed in a short time.

次に、有機ＥＬ接続部１５を形成する。ここでは、公知の成膜方法が用いられる。例えば、気相法を用いる場合には、ＣＶＤ法、スパッタ法、蒸着法、イオンプレーティング法等、半導体製造工程で用いられる種種の方法が挙げられる。
また、液相法を用いて有機ＥＬ接続部１５を形成してもよい。この場合、金属微粒子と溶媒とを混合させた分散液を材料液体として採用する。具体的な液相法としては、スピンコート法、スリットコート法、ディップコート法、スプレー法、ロールコート法、カーテンコート法、印刷法、液滴吐出法等が挙げられる。
このような一連の工程を経て、配線基板３の製造工程が終了となる。 Next, the organic EL connection part 15 is formed. Here, a known film forming method is used. For example, when a vapor phase method is used, various methods used in a semiconductor manufacturing process such as a CVD method, a sputtering method, a vapor deposition method, and an ion plating method can be used.
Moreover, you may form the organic EL connection part 15 using a liquid phase method. In this case, a dispersion liquid in which metal fine particles and a solvent are mixed is adopted as the material liquid. Specific examples of the liquid phase method include a spin coating method, a slit coating method, a dip coating method, a spray method, a roll coating method, a curtain coating method, a printing method, and a droplet discharge method.
After such a series of steps, the manufacturing process of the wiring board 3 is completed.

（ＴＦＴの転写工程）
次に、図４から図６を参照して、上記の配線基板３と基礎基板４０とを貼り合わせて、ＴＦＴ１３を配線基板３に転写する方法について説明する。
ここで、転写工程としては公知の技術が採用されるが、本実施形態では特にＳＵＦＴＬＡ（Surface Free Technology by Laser Ablation）（登録商標）を用いて行われる。 (TFT transfer process)
Next, a method for transferring the TFT 13 to the wiring substrate 3 by bonding the wiring substrate 3 and the base substrate 40 together will be described with reference to FIGS.
Here, a known technique is adopted as the transfer process. In this embodiment, SUFTLA (Surface Free Technology by Laser Ablation) (registered trademark) is used.

図４に示すように、基礎基板４０を反転し、また、ＴＦＴ１３とＴＦＴ接続部１４との間に異方性導電粒子（ＡＣＰ）を含有する導電性ペースト１７を塗布し、基礎基板４０と配線基板３とを貼り合わせる。   As shown in FIG. 4, the basic substrate 40 is inverted, and a conductive paste 17 containing anisotropic conductive particles (ACP) is applied between the TFT 13 and the TFT connection portion 14, so that the basic substrate 40 and the wiring are connected. The substrate 3 is bonded.

次に、図５に示すように、導電性ペースト１７が塗布された部分のみを局所的に、かつ、基礎基板４０の裏面側（ＴＦＴ非形成面）から、レーザ光ＬＡを照射する。すると、剥離層４１の原子や分子の結合が弱まり、また、剥離層４１内の水素が分子化し、結晶の結合から分離され、即ち、ＴＦＴ１３と基礎基板４０との結合力が完全になくなり、レーザ光ＬＡが照射された部分のＴＦＴを容易に取り外すことが可能となる。   Next, as shown in FIG. 5, only the portion where the conductive paste 17 is applied is irradiated with the laser beam LA locally and from the back surface side (TFT non-formation surface) of the base substrate 40. Then, the bonds of atoms and molecules in the peeling layer 41 are weakened, and the hydrogen in the peeling layer 41 is molecularized and separated from the crystal bonds, that is, the bonding force between the TFT 13 and the base substrate 40 is completely eliminated, and the laser It becomes possible to easily remove the TFT of the portion irradiated with the light LA.

次に、図６に示すように、基礎基板４０と配線基板３とを引き離すことにより、基礎基板４０上からＴＦＴが除去されると共に、当該ＴＦＴ１３が配線基板３に転写される。なお、ＴＦＴ１３の端子は、上記のＴＦＴ接続部１４及び導電性ペースト１７を介して、配線パターン１１に接続されている。   Next, as shown in FIG. 6, by separating the basic substrate 40 and the wiring substrate 3, the TFT is removed from the basic substrate 40 and the TFT 13 is transferred to the wiring substrate 3. The terminal of the TFT 13 is connected to the wiring pattern 11 via the TFT connection portion 14 and the conductive paste 17 described above.

（機能層の形成工程）
次に、図７から図１０を参照して、機能層５の形成方法について説明する。
上述したように機能層５は、保護層３０と、保護層３０に形成されたスルーホール３０ａと、バンプ３２と、導電性ペースト３４を含む封止層３１と、を順次形成することにより形成される。
まず、図７に示すように、配線基板３上のＴＦＴ１３や有機ＥＬ接続部１５を完全に覆うように保護層３０を形成する。
保護層３０の材料としては、エポキシ樹脂や、アクリル樹脂等の各種樹脂材料を採用することが好ましく、本実施形態においては感光性アクリル樹脂を採用する。このような感光性アクリル樹脂を採用することにより、後述のＵＶ露光によってスルーホール３０ａを容易に形成することが可能なので特に好ましい。
なお、このような保護層３０は、無機化合物材料を上述の気相法を用いて形成されたものであってもよい。 (Functional layer formation process)
Next, a method for forming the functional layer 5 will be described with reference to FIGS.
As described above, the functional layer 5 is formed by sequentially forming the protective layer 30, the through holes 30 a formed in the protective layer 30, the bumps 32, and the sealing layer 31 including the conductive paste 34. The
First, as shown in FIG. 7, a protective layer 30 is formed so as to completely cover the TFT 13 and the organic EL connection portion 15 on the wiring substrate 3.
As a material of the protective layer 30, it is preferable to employ various resin materials such as an epoxy resin and an acrylic resin. In the present embodiment, a photosensitive acrylic resin is employed. By using such a photosensitive acrylic resin, it is particularly preferable because the through hole 30a can be easily formed by UV exposure described later.
In addition, such a protective layer 30 may be formed of an inorganic compound material using the above-described vapor phase method.

次に、保護層３０を形成した後に、保護層３０の上方から平板を押し付けることによって保護層３０表面の平坦化を施す。ここでは、ＴＦＴ１３が破壊されない程度の押圧力で押し付けることが好ましい。なお、ローラを保護層３０上に転がして、当該保護層３０の平坦化を施してもよい。
次に、真空雰囲気において、保護層３０上に離型剤を塗布すると共に、スルーホール３０ａのパターンを有するマスクを貼り付ける。更に、この状態で加熱処理（ベーキング）を施して、アクリル樹脂を仮硬化させる。
更に、マスクが形成された状態でＵＶ露光を行い、マスクを剥離し、現像を行うことで、図８に示すように保護層３０にスルーホール３０ａが形成される。 Next, after forming the protective layer 30, the surface of the protective layer 30 is planarized by pressing a flat plate from above the protective layer 30. Here, it is preferable to press the TFT 13 with a pressing force that does not destroy the TFT 13. Note that the roller may be rolled onto the protective layer 30 to flatten the protective layer 30.
Next, in a vacuum atmosphere, a release agent is applied on the protective layer 30, and a mask having a pattern of the through holes 30a is attached. Further, heat treatment (baking) is performed in this state to temporarily cure the acrylic resin.
Further, UV exposure is performed in a state where the mask is formed, the mask is peeled off, and development is performed, thereby forming a through hole 30a in the protective layer 30 as shown in FIG.

次に、図９に示すようにバンプ３２を形成する。
本実施形態のバンプ３２は、無電解メッキ法を用いることによって形成される。当該バンプ３２は、先に記載した無電解メッキ法によるＴＦＴ接続部１４の製造工程と同じ工程によって形成される。
なお、無電解メッキ法以外にも、銀ペーストをスルーホール３０ａ内に塗布する方法が挙げられる。この方法においては、スルーホール３０ａ内に銀ペーストが収納されるので、後述する配線基板３と電気光学基板４との貼り合わせ工程において銀ペーストの変形が生じることなく、バンプ３２を形成することが可能となる。
また、銀ペーストを塗布する方法以外にも、半田をスルーホール３０ａに設ける方法を用いてもよく、この場合でも配線基板３と電気光学基板４とを良好に導通させることが可能となる。 Next, bumps 32 are formed as shown in FIG.
The bump 32 of this embodiment is formed by using an electroless plating method. The bump 32 is formed by the same process as the manufacturing process of the TFT connection portion 14 by the electroless plating method described above.
In addition to the electroless plating method, a method of applying a silver paste into the through hole 30a can be used. In this method, since the silver paste is accommodated in the through hole 30a, the bump 32 can be formed without causing deformation of the silver paste in the bonding process between the wiring substrate 3 and the electro-optical substrate 4 described later. It becomes possible.
In addition to the method of applying the silver paste, a method of providing solder in the through hole 30a may be used, and even in this case, the wiring substrate 3 and the electro-optical substrate 4 can be made to conduct well.

次に、図１０に示すように、導電性ペースト３４を含む封止層３１を形成する。
このように封止層３１に導電性ペースト３４を含ませることにより、後述する配線基板３と電気光学基板４との貼り合わせ工程を施した場合に、導電性ペースト３４に含まれる導電性粒子を介してバンプ３２と陰極２５とが電気的に導通接触される。
また、封止層３１は、ガスバリア性が高い材料を用いて形成されるものであり、また、当該封止層３１内には配線基板３と電気光学基板４とを強固に接着するための接着剤が含まれている。
なお、導電性ペースト３４の代えて、導電性フィルムを封止層３１内に設けてもよい。 Next, as illustrated in FIG. 10, a sealing layer 31 including a conductive paste 34 is formed.
By including the conductive paste 34 in the sealing layer 31 as described above, the conductive particles contained in the conductive paste 34 are removed when a bonding process between the wiring substrate 3 and the electro-optical substrate 4 described later is performed. Thus, the bump 32 and the cathode 25 are electrically connected to each other.
Further, the sealing layer 31 is formed using a material having a high gas barrier property, and adhesion for firmly bonding the wiring substrate 3 and the electro-optical substrate 4 in the sealing layer 31. Contains the agent.
Instead of the conductive paste 34, a conductive film may be provided in the sealing layer 31.

（配線基板と有機ＥＬ基板の貼り合わせ工程）
次に、図１１を参照し、上述の配線基板３と有機ＥＬ基板４とを貼り合わせて、最終的に図１に示す有機ＥＬ装置１を形成する工程について説明する。
図１１に示す有機ＥＬ基板４は、透明基板２０上に、有機ＥＬ素子２１と、絶縁膜２２と、陰極２５とが順に形成された後に、上下反転させたものである。 (Bonding process of wiring board and organic EL board)
Next, with reference to FIG. 11, the process of finally bonding the wiring substrate 3 and the organic EL substrate 4 to form the organic EL device 1 shown in FIG. 1 will be described.
The organic EL substrate 4 shown in FIG. 11 is obtained by turning the organic EL element 21, the insulating film 22, and the cathode 25 in order on the transparent substrate 20 and then turning the substrate upside down.

そして、有機ＥＬ基板４に対向する位置に上述の配線基板３を配置し、貼り合わせ、両基板を押圧する。すると、陰極２５とバンプ３２とが導電性ペーストの導電性粒子を介して電気的に導通接触される。
更に、封止層３１に含まれる接着剤によって、配線基板３と有機ＥＬ基板４とは強固に接着される。
特に、本実施形態では、保護層３０を設けた構成となっているので、当該貼り合わせ工程を施すことによるＴＦＴ１３の剥離や破壊が生じることがない。従って、貼り合わせのための押圧力を充分に加えることができるので、配線基板３と有機ＥＬ基板４とは反りが生じることがない。
また、封止層３１を介して配線基板３と有機ＥＬ基板４とが接着されることから、有機ＥＬ素子２１に対する水分や酸素の浸入が抑制される。 And the above-mentioned wiring board 3 is arrange | positioned in the position facing the organic EL board | substrate 4, and it bonds together and presses both boards. Then, the cathode 25 and the bumps 32 are brought into electrical contact through the conductive particles of the conductive paste.
Furthermore, the wiring substrate 3 and the organic EL substrate 4 are firmly bonded by the adhesive contained in the sealing layer 31.
In particular, in the present embodiment, since the protective layer 30 is provided, the TFT 13 is not peeled off or broken due to the bonding step. Accordingly, a sufficient pressing force for bonding can be applied, so that the wiring substrate 3 and the organic EL substrate 4 do not warp.
In addition, since the wiring substrate 3 and the organic EL substrate 4 are bonded via the sealing layer 31, entry of moisture and oxygen into the organic EL element 21 is suppressed.

図１１に示したように、両基板を貼り合わせたのちに、基板周辺部を封止剤等によって封止することにより、図１に示した有機ＥＬ装置１が完成となる。
この有機ＥＬ装置１は、有機ＥＬ基板４における配線基板３側から、順に陰極２５、有機ＥＬ素子、正孔注入／輸送層、陽極が配置された、透明基板２０側から発光光を取り出すトップエミッション型の有機ＥＬ装置となる。 As shown in FIG. 11, the organic EL device 1 shown in FIG. 1 is completed by pasting the two substrates together and sealing the periphery of the substrate with a sealant or the like.
The organic EL device 1 has a top emission that extracts emitted light from the transparent substrate 20 side in which a cathode 25, an organic EL element, a hole injection / transport layer, and an anode are arranged in this order from the wiring substrate 3 side of the organic EL substrate 4. Type organic EL device.

上述したように、有機ＥＬ装置１の製造方法においては、保護層３０を形成することにより、配線基板３と有機ＥＬ基板４とを貼り合わせるための十分な押圧力を両基板に加えることが可能となるので、これによって基板の反りの発生を防止でき、バンプ３２の変形を抑制でき、一定のギャップ間隔で両基板を保持できる。
また、当該保護層３０によって、ＴＦＴ１３の主要部が封止層３１と接触することなく保護されるので、ＴＦＴ１３の剥離や破壊を防止できる。
従って、背景技術に示したように、導電性部材を介して発光機能素子と駆動素子とを導通接合し、電気光学基板と駆動回路基板との間に封止樹脂を外周から充填する場合と比較して、確実に当該背景技術の問題点を解決することができる。 As described above, in the method of manufacturing the organic EL device 1, by forming the protective layer 30, it is possible to apply a sufficient pressing force for bonding the wiring substrate 3 and the organic EL substrate 4 to both substrates. As a result, the occurrence of warping of the substrates can be prevented, the deformation of the bumps 32 can be suppressed, and both the substrates can be held at a constant gap interval.
In addition, since the main part of the TFT 13 is protected by the protective layer 30 without coming into contact with the sealing layer 31, it is possible to prevent the TFT 13 from peeling or breaking.
Therefore, as shown in the background art, compared with the case where the light emitting functional element and the driving element are conductively bonded via the conductive member, and the sealing resin is filled from the outer periphery between the electro-optic board and the driving circuit board. Thus, the problems of the background art can be surely solved.

また、保護層３０の表面の平坦化が施されるので、配線基板３と有機ＥＬ基板４とを貼り合わせた際の両基板間のギャップを確実に一定間隔に保持することができる。従って、上述の効果を更に促進させることができる。   Further, since the surface of the protective layer 30 is flattened, the gap between the two substrates when the wiring substrate 3 and the organic EL substrate 4 are bonded together can be reliably maintained at a constant interval. Therefore, the above-described effect can be further promoted.

また、保護層３０に対して、ＴＦＴ１３のみを保護層によって覆われた状態で、有機ＥＬ接続部１５に対応した位置にスルーホール３０ａを形成することができる。更に、当該有機ＥＬ接続部１５のみにＴＦＴ１３と陰極２５及び有機ＥＬ素子２１とを導通接続するバンク３２を形成することができる。
従って、上述の保護層３２を形成することによる効果を損なうことなく、ＴＦＴ１３と陰極２５及び有機ＥＬ素子２１とを導通接続することができる。 In addition, the through hole 30 a can be formed at a position corresponding to the organic EL connection portion 15 in a state where only the TFT 13 is covered with the protective layer 30 with respect to the protective layer 30. Furthermore, the bank 32 that electrically connects the TFT 13 to the cathode 25 and the organic EL element 21 can be formed only in the organic EL connection portion 15.
Therefore, the TFT 13, the cathode 25, and the organic EL element 21 can be conductively connected without impairing the effect of forming the protective layer 32 described above.

また、スルーホール３０ａのパターンが形成されたマスクを介して保護層３０に露光を行うので、所望のパターンに応じてＵＶ光が照射される部位と照射されない部位とを選択的に形成することができる。
従って、ＵＶ光に対する光反応性樹脂、例えば、光硬化性樹脂材料や、光が照射された部位を除去可能とする樹脂材料を適宜保護層３０として用いることができる。 Moreover, since the protective layer 30 is exposed through the mask in which the pattern of the through hole 30a is formed, a portion irradiated with UV light and a portion not irradiated can be selectively formed according to a desired pattern. it can.
Therefore, a photoreactive resin with respect to UV light, for example, a photocurable resin material, or a resin material capable of removing a portion irradiated with light can be used as the protective layer 30 as appropriate.

また、スルーホール３０ａ内に形成されるバンク３２はメッキ法によって形成され、特に電解メッキ法によって形成されるので、ミクロンオーダーの微小エリアへのバンプの形成、タクト短縮、及び高さ均一性を得ることができる。また、下地電極やフォトリソ工程が不要になり、低コスト化及びタクト短縮が可能となる。   Further, since the bank 32 formed in the through hole 30a is formed by a plating method, and particularly formed by an electrolytic plating method, formation of bumps on a micro area of micron order, tact shortening, and height uniformity are obtained. be able to. Further, the base electrode and the photolithography process are not required, and the cost can be reduced and the tact time can be shortened.

また、保護層３０上に封止層３１を形成し、配線基板３と有機ＥＬ基板４とを封止するので、当該配線基板３と有機ＥＬ基板４とを確実に接着及び封止することができる。
また、封止層３１内には、導電性ペースト３４が含まれているので、上述の効果を奏すると共に、バンク３２とＴＦＴ１３又は有機ＥＬ素子２１との電気的接続を確実に得ることができる。 Moreover, since the sealing layer 31 is formed on the protective layer 30 and the wiring substrate 3 and the organic EL substrate 4 are sealed, the wiring substrate 3 and the organic EL substrate 4 can be securely bonded and sealed. it can.
In addition, since the conductive paste 34 is included in the sealing layer 31, the above-described effects can be obtained, and electrical connection between the bank 32 and the TFT 13 or the organic EL element 21 can be reliably obtained.

（有機ＥＬ装置の第２実施形態）
次に、図１２を参照し、有機ＥＬ装置の第２実施形態について説明する。
なお、上述の実施形態と同一部材には同一符号を付し、説明を簡略化する。
本実施形態では、図１２に示すように、有機ＥＬ基板４に保護膜３０と、スルーホール３０ａと、バンク３２とを設けた構成となっている。即ち、配線基板３と有機ＥＬ基板４のそれぞれにおいて、両基板が対向する側の面（第１及び第２機能素子形成面）に保護層３０が形成されている。 (Second Embodiment of Organic EL Device)
Next, a second embodiment of the organic EL device will be described with reference to FIG.
In addition, the same code | symbol is attached | subjected to the same member as the above-mentioned embodiment, and description is simplified.
In the present embodiment, as shown in FIG. 12, the organic EL substrate 4 is provided with a protective film 30, a through hole 30 a, and a bank 32. That is, in each of the wiring substrate 3 and the organic EL substrate 4, the protective layer 30 is formed on the surface (first and second functional element forming surfaces) on the side where both substrates face each other.

図１２に示すように、有機ＥＬ装置１’は、上記実施形態の機能層５に代えて機能層５’を備えた構成となっている。
機能層５は、配線基板３側に設けられた保護層と３０と、配線基板３と有機ＥＬ基板４とを接着及び封止する封止層３１と、保護層３０の一部に設けられたスルーホール（開口部）３０ａ内に形成されたバンプ（導通部）３２とを有すると共に、有機ＥＬ基板４側に設けられた保護層と３０’と、保護層３０’の一部に設けられたスルーホール（開口部）３０ａ’内に形成されたバンプ（導通部）３２’とを更に具備する構成となっている。
そして、バンプ３２、３２’は、封止層３１に含まれる導電性粒子を介して電気的に接触している。 As shown in FIG. 12, the organic EL device 1 ′ has a configuration including a functional layer 5 ′ instead of the functional layer 5 of the above embodiment.
The functional layer 5 is provided on a part of the protective layer 30 provided on the wiring board 3 side, a sealing layer 31 for bonding and sealing the wiring board 3 and the organic EL substrate 4, and a part of the protective layer 30. It has a bump (conducting portion) 32 formed in the through hole (opening) 30a, a protective layer provided on the organic EL substrate 4 side, 30 ', and a portion of the protective layer 30'. A bump (conductive portion) 32 ′ formed in the through hole (opening) 30 a ′ is further provided.
The bumps 32 and 32 ′ are in electrical contact with the conductive particles contained in the sealing layer 31.

このようにすれば、配線基板３及び有機ＥＬ基板４のそれぞれにおいて、ＴＦＴ１３と、陰極２５及び有機ＥＬ素子２１が保護層３０、３０’によって被覆されるので、配線基板３と有機ＥＬ基板４との貼り合わせ工程において、ＴＦＴ１３と、陰極２５及び有機ＥＬ素子２１が剥離又は破壊されることがない。
従って、上述の実施形態における効果を奏すると共に、陰極２５及び有機ＥＬ素子２１を確実に保護することができる。 In this way, in each of the wiring substrate 3 and the organic EL substrate 4, the TFT 13, the cathode 25, and the organic EL element 21 are covered with the protective layers 30 and 30 ′. In the bonding step, the TFT 13, the cathode 25, and the organic EL element 21 are not peeled or destroyed.
Therefore, the effects in the above-described embodiment can be obtained, and the cathode 25 and the organic EL element 21 can be reliably protected.

（スルーホール形成方法の別の形態）
上記の実施形態においては、感光性アクリル樹脂からなる保護層３０にマスクを配置し、当該マスクを介した露光を行うことによってスルーホール３０ａを形成している。
このようなマスクを用いた方法を限定することなく、スルーホール３０ａのパターンが形成された型体を保護層３０に押圧することにより、当該保護層３０にスルーホール３０ａを形成してもよい。
ここでは、上記実施形態と異なる部分のみを説明し、同一工程、同一構成の説明を簡略化する。
本実施形態では、図７に示した配線基板３０を流用し、図１３を参照して説明する。 (Another form of through-hole formation method)
In the above embodiment, a mask is disposed on the protective layer 30 made of a photosensitive acrylic resin, and the through hole 30a is formed by performing exposure through the mask.
Without limiting the method using such a mask, the through hole 30 a may be formed in the protective layer 30 by pressing the mold on which the pattern of the through hole 30 a is formed against the protective layer 30.
Here, only a different part from the said embodiment is demonstrated and description of the same process and the same structure is simplified.
In the present embodiment, the wiring board 30 shown in FIG. 7 is used and described with reference to FIG.

図７に示すように、配線基板３にはアクリル樹脂やエポキシ樹脂からなる保護層３０が形成されている。ここで、用いられる材料としては、感光性材料を使用する必要がなく、後述の型押し工程によって好適に塑性変形する、粘度が比較的低い樹脂材料を採用することが好ましい。
そして、図１３に示すように、保護層３０の上方から型体５０を押し付ける。
ここで型体５０とは、保護層３０に所定の形状を転写するための型が形成されたものを意味するものであり、具体的は、スルーホール３０ａを形成するための凸部５０ａが形成されたものである。 As shown in FIG. 7, a protective layer 30 made of acrylic resin or epoxy resin is formed on the wiring board 3. Here, as a material to be used, it is not necessary to use a photosensitive material, and it is preferable to employ a resin material having a relatively low viscosity that is suitably plastically deformed by a later-described embossing process.
Then, as shown in FIG. 13, the mold body 50 is pressed from above the protective layer 30.
Here, the mold body 50 means that a mold for transferring a predetermined shape is formed on the protective layer 30. Specifically, a protrusion 50a for forming the through hole 30a is formed. It has been done.

このようにすれば、型体５０を保護層３０に押圧することによってスルーホール３０ａに相当する凸部５０ａが保護層３０表面から保護層３０底面まで達し、そして、型体５０を保護層３０から抜くことにより凸部形状を保護層３０に転写させることができる。これによって、図８に示すように保護層３０にスルーホール３０ａを形成することができる。
従って、上記実施形態の図８に示すスルーホール３０ａの形成方法よりも製造工程が極めて簡略化される。
なお、型体５０が好適に抜き出しできるように、凸部５０ａの側面にテーパが形成されていてもよい。
また、回転可能なローラに巻回されたベルトに型体５０を取り付けて、ローラの回転に伴ってベルトを走査し、そして型体５０を環状に移動させながら、かつ、配線基板３をコンベア等によって移動させながら、型体５０を保護層３０に押圧させてよい。この場合、連続的に型体５０を移動させながら、型体５０を保護層３０に押し付けることができるので、配線基板３の大量生産が可能となる。 In this way, by pressing the mold body 50 against the protective layer 30, the convex portion 50 a corresponding to the through hole 30 a reaches from the surface of the protective layer 30 to the bottom surface of the protective layer 30, and the mold body 50 is removed from the protective layer 30. By pulling out, the convex shape can be transferred to the protective layer 30. As a result, as shown in FIG. 8, the through hole 30 a can be formed in the protective layer 30.
Therefore, the manufacturing process is greatly simplified as compared with the method for forming the through hole 30a shown in FIG.
In addition, the taper may be formed in the side surface of the convex part 50a so that the type | mold body 50 can be extracted suitably.
Further, the mold body 50 is attached to a belt wound around a rotatable roller, the belt is scanned along with the rotation of the roller, and the wiring board 3 is moved in a ring while the mold body 50 is moved in an annular shape. The mold body 50 may be pressed against the protective layer 30 while being moved by. In this case, since the mold body 50 can be pressed against the protective layer 30 while continuously moving the mold body 50, the wiring substrate 3 can be mass-produced.

また、更に、型体５０の凹部５０ｂに保護層３０の表面を平坦化するための平坦面が形成されていれば、保護層３０表面の平坦性が比較的劣る場合であっても、上記の凸部５０ａ及び凹部５０ｂを有する型体５０を押圧することにより、上記のように凸部５０ａがスルーホール３０ａを形成し、更に凹部５０ｂが保護層３０表面に接触することで平坦化を行う。即ち、スルーホール３０ａの形成と保護層３０の平坦化を同時に行うことができるので、保護層３０表面を平坦化する工程を省くことができ、従って、工程の簡略化による製造コストの低減を達成できる。   Furthermore, if a flat surface for flattening the surface of the protective layer 30 is formed in the concave portion 50b of the mold body 50, the above-described flatness of the surface of the protective layer 30 is relatively poor. By pressing the mold body 50 having the convex portions 50a and the concave portions 50b, the convex portions 50a form the through holes 30a as described above, and the concave portions 50b come into contact with the surface of the protective layer 30 to perform planarization. That is, since the formation of the through hole 30a and the planarization of the protective layer 30 can be performed at the same time, the process of planarizing the surface of the protective layer 30 can be omitted, and thus the manufacturing cost can be reduced by simplifying the process. it can.

（配線基板と有機ＥＬ基板との他の接合方法）
上述の実施形態では、スルーホール３０ａにバンク３２を形成する工程を用いて電気光学装置１を製造しているが、本実施形態では、スルーホール３０ａ内に導電性粒子を配置する方法を採用している。
ここでは、上記実施形態と異なる部分のみを説明し、同一工程、同一構成の説明を簡略化する。 (Other bonding methods for wiring board and organic EL board)
In the above-described embodiment, the electro-optical device 1 is manufactured using the step of forming the bank 32 in the through hole 30a. However, in the present embodiment, a method of arranging conductive particles in the through hole 30a is adopted. ing.
Here, only a different part from the said embodiment is demonstrated and description of the same process and the same structure is simplified.

図１４にスルーホール３０ａ近傍の拡大図を示したように、スルーホール３０ａには、導電性粒子１０３（導通部）が複数配置されており、当該導電性粒子１０３は、ポリスチレンからなる樹脂球体１００と、その表面に蒸着によって形成した金等の導電膜１０１によって形成されている。そして、導電性粒子１０３の直径は、保護膜３０の膜厚よりも大きくなっている。
そして、上述の実施形態に記載したように、配線基板３と有機ＥＬ基板４とを貼り合わせて強固に押圧することにより、ポリスチレンからなる樹脂球体１００は潰れ、導電膜１０１は有機ＥＬ接続部１５と陰極２５とを電気的に接続させる。
従って、このような導電性微粒子１０３をスルーホール３０ａ内に配置させることによって、上述の実施形態と同様の効果が得られる。
更に、無電解メッキ処理等の複雑な工程を用いることなく電気光学装置を製造することができる。 As shown in the enlarged view of the vicinity of the through hole 30a in FIG. 14, a plurality of conductive particles 103 (conductive portions) are arranged in the through hole 30a, and the conductive particles 103 are resin spheres 100 made of polystyrene. And a conductive film 101 such as gold formed on the surface by vapor deposition. The diameter of the conductive particles 103 is larger than the thickness of the protective film 30.
Then, as described in the above embodiment, the resin sphere 100 made of polystyrene is crushed and the conductive film 101 is bonded to the organic EL connection portion 15 by firmly bonding the wiring substrate 3 and the organic EL substrate 4 together. Are electrically connected to the cathode 25.
Therefore, by arranging such conductive fine particles 103 in the through holes 30a, the same effect as in the above-described embodiment can be obtained.
Furthermore, the electro-optical device can be manufactured without using a complicated process such as electroless plating.

本発明の電気光学装置の第１実施形態の要部構成を示す断面図。FIG. 3 is a cross-sectional view illustrating a configuration of main parts of the electro-optical device according to the first embodiment of the invention. 本発明の電気光学装置の第１実施形態の製造工程を説明するための説明図。Explanatory drawing for demonstrating the manufacturing process of 1st Embodiment of the electro-optical apparatus of this invention. 本発明の電気光学装置の第１実施形態の製造工程を説明するための説明図。Explanatory drawing for demonstrating the manufacturing process of 1st Embodiment of the electro-optical apparatus of this invention. 本発明の電気光学装置の第１実施形態の製造工程を説明するための説明図。Explanatory drawing for demonstrating the manufacturing process of 1st Embodiment of the electro-optical apparatus of this invention. 本発明の電気光学装置の第１実施形態の製造工程を説明するための説明図。Explanatory drawing for demonstrating the manufacturing process of 1st Embodiment of the electro-optical apparatus of this invention. 本発明の電気光学装置の第１実施形態の製造工程を説明するための説明図。Explanatory drawing for demonstrating the manufacturing process of 1st Embodiment of the electro-optical apparatus of this invention. 本発明の電気光学装置の第１実施形態の製造工程を説明するための説明図。Explanatory drawing for demonstrating the manufacturing process of 1st Embodiment of the electro-optical apparatus of this invention. 本発明の電気光学装置の第１実施形態の製造工程を説明するための説明図。Explanatory drawing for demonstrating the manufacturing process of 1st Embodiment of the electro-optical apparatus of this invention. 本発明の電気光学装置の第１実施形態の製造工程を説明するための説明図。Explanatory drawing for demonstrating the manufacturing process of 1st Embodiment of the electro-optical apparatus of this invention. 本発明の電気光学装置の第１実施形態の製造工程を説明するための説明図。Explanatory drawing for demonstrating the manufacturing process of 1st Embodiment of the electro-optical apparatus of this invention. 本発明の電気光学装置の第１実施形態の製造工程を説明するための説明図。Explanatory drawing for demonstrating the manufacturing process of 1st Embodiment of the electro-optical apparatus of this invention. 本発明の電気光学装置の第２実施形態の要部構成を示す断面図。FIG. 6 is a cross-sectional view illustrating a main configuration of a second embodiment of the electro-optical device according to the invention. 本発明のスルーホール形成方法の別の形態を説明するための拡大図。The enlarged view for demonstrating another form of the through-hole formation method of this invention. 本発明の配線基板と有機ＥＬ基板との接合方法を説明するための拡大図。The enlarged view for demonstrating the joining method of the wiring board of this invention, and an organic electroluminescent board | substrate.

符号の説明Explanation of symbols

１…有機ＥＬ装置（電気光学装置）
２…基板接合体
３…配線基板（第１基板、駆動回路基板）
４…有機ＥＬ基板（第２基板、電気光学基板）
１３…ＴＦＴ（第１機能素子、駆動素子）
１５…有機ＥＬ接続部（端子部）
２１…有機ＥＬ素子（発光機能素子）
２５…陰極（第２機能素子、発光機能素子）
３０…保護層
３０ａ…スルーホール（開口部）
３１…封止層
３２…バンプ（導通部）
３４…導電性ペースト
５０…型体
１０３…導電性粒子（導通部）

1 ... Organic EL device (electro-optical device)
2 ... Board assembly 3 ... Wiring board (first board, drive circuit board)
4 ... Organic EL substrate (second substrate, electro-optic substrate)
13 ... TFT (first functional element, driving element)
15 ... Organic EL connection part (terminal part)
21 ... Organic EL element (light emitting functional element)
25 ... Cathode (second functional element, light emitting functional element)
30 ... Protective layer 30a ... Through hole (opening)
31 ... Sealing layer 32 ... Bump (conductive part)
34 ... conductive paste 50 ... mold 103 ... conductive particles (conducting part)

Claims (2)

複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された複数の駆動素子を備える駆動回路基板とを貼り合わせることによって電気光学装置を製造する方法であって、
前記電気光学基板の前記発光機能素子が形成された側に第１の保護層を形成するとともに該第１の保護層を平坦化する工程と、
前記回路基板の前記駆動素子が形成された側に第２の保護層を形成するとともに該第２の保護層を平坦化する工程と、
前記電気光学基板の前記保護層と前記回路基板の前記保護層とを対向させて貼り合わせる工程と、
を有し、
前記電気光学基板と前記回路基板とを貼り合わせる工程は、前記電気光学基板の前記発光機能素子が形成された側に、前記発光機能素子に接続してなる第１の導通部を前記第１の保護層よりも突出させて形成するとともに、前記駆動回路基板の前記駆動素子が形成された側に、前記駆動素子に接続してなる第２の導通部を前記第２の保護層よりも突出させて形成し、前記第１の導通部と前記第２の導通部との間隔が、前記第１の保護層と前記第２の保護層との間隔よりも小さく設定された状態で、対向配置された前記電気光学基板と前記回路基板とを異方性導電膜を介して貼り合わせ、前記第１の導通部と前記第２の導通部とを導通させる工程であることを特徴とする電気光学装置の製造方法。 An electro-optical device is manufactured by bonding an electro-optical substrate including a plurality of light-emitting functional elements and a drive circuit substrate including a plurality of drive elements disposed at positions corresponding to the plurality of light-emitting functional elements. A method,
Forming a first protective layer on the side of the electro-optic substrate on which the light emitting functional element is formed and planarizing the first protective layer;
Forming a second protective layer on the side of the circuit board on which the driving element is formed and planarizing the second protective layer;
Bonding the protective layer of the electro-optic substrate and the protective layer of the circuit board opposite to each other;
Have
The step of bonding the electro-optic substrate and the circuit board includes a first conductive portion connected to the light-emitting functional element on the side where the light-emitting functional element is formed on the electro-optical substrate. A second conductive portion connected to the driving element is protruded from the second protective layer on the side of the driving circuit board on which the driving element is formed. The first conductive portion and the second conductive portion are arranged to face each other in a state where the distance is set smaller than the distance between the first protective layer and the second protective layer. The electro-optical device is a step of bonding the electro-optical substrate and the circuit substrate through an anisotropic conductive film and electrically connecting the first conductive portion and the second conductive portion. Manufacturing method. 複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された駆動素子を備える駆動回路基板とが貼り合わせされた電気光学装置であって、
前記電気光学基板の前記発光機能素子が形成された側に、表面が平坦化された第１の保護層が前記発光機能素子を覆って形成され、前記回路基板の前記駆動素子が形成された側には、表面が平坦化された第２の保護層が前記駆動素子を覆って形成されており、
前記電気光学基板と前記回路基板とが、対向配置された前記第１及び第２の保護層の間に設けられた封止層を介して貼り合わされ、
前記電気光学基板の前記第１の保護層における前記発光機能素子に導通する端子部に対応した位置に第１の開口部が形成され、前記回路基板の前記第２の保護層における前記駆動素子に導通する端子部に対応した位置に第２の開口部が形成されており、
前記電気光学基板の開口部と前記回路基板の開口部とが、互いに対向する位置に形成されており、
前記電気光学基板の前記第１の開口部及び前記回路基板の前記第２の開口部に、前記発光機能素子と前記駆動素子とを導通させるための導通部が設けられており、
前記電気光学基板の第１の導通部と前記回路基板の第２の導通部とが、前記封止層に含まれる異方性導電性ペースト又は異方性導電性フィルムを介して電気的に接続されており、
前記第１の導通部は前記第１の保護層よりも前記回路基板側に突出して形成され、前記第２の導通部は前記第２の保護層よりも前記電気光学基板側に突出して形成されており、
前記封止層は、前記第１及び第２の導通部が電気的に接続される領域において、前記第１及び第２の保護層が対向する領域よりも薄い層厚に形成されていることを特徴とする電気光学装置。 An electro-optical device in which an electro-optical substrate including a plurality of light-emitting functional elements and a drive circuit substrate including a drive element disposed at a position corresponding to each of the plurality of light-emitting functional elements are bonded together,
On the side of the electro-optic substrate on which the light emitting functional element is formed, a first protective layer having a flattened surface is formed so as to cover the light emitting functional element, and on the side of the circuit board on which the driving element is formed A second protective layer having a planarized surface is formed so as to cover the driving element;
The electro-optic substrate and the circuit substrate are bonded together via a sealing layer provided between the first and second protective layers disposed opposite to each other,
A first opening is formed at a position corresponding to a terminal portion conducting to the light emitting functional element in the first protective layer of the electro-optic substrate, and the driving element in the second protective layer of the circuit board is formed in the driving element. A second opening is formed at a position corresponding to the conducting terminal portion;
The opening of the electro-optic board and the opening of the circuit board are formed at positions facing each other,
A conduction portion for conducting the light emitting functional element and the drive element is provided in the first opening of the electro-optic substrate and the second opening of the circuit board,
The first conductive portion of the electro-optic substrate and the second conductive portion of the circuit board are electrically connected via an anisotropic conductive paste or an anisotropic conductive film included in the sealing layer. Has been
The first conductive portion is formed to protrude to the circuit board side with respect to the first protective layer, and the second conductive portion is formed to protrude to the electro-optical substrate side with respect to the second protective layer. And
The sealing layer is formed to have a thinner layer thickness in a region where the first and second conductive portions are electrically connected than in a region where the first and second protective layers are opposed to each other. Electro-optical device characterized.
JP2003347129A 2003-10-06 2003-10-06 Substrate bonded body manufacturing method, substrate bonded body, electro-optical device manufacturing method, and electro-optical device Expired - Fee Related JP3849680B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003347129A JP3849680B2 (en) 2003-10-06 2003-10-06 Substrate bonded body manufacturing method, substrate bonded body, electro-optical device manufacturing method, and electro-optical device
CNA2004100117810A CN1606180A (en) 2003-10-06 2004-09-29 Substrate jointing body and method for making same, electro-optical device making method and electro-optical device
US10/959,036 US7354803B2 (en) 2003-10-06 2004-10-05 Method for manufacturing substrate conjugate, substrate conjugate, method for manufacturing electro-optical apparatus, and electro optical apparatus
KR1020040079410A KR100676012B1 (en) 2003-10-06 2004-10-06 Method for manufacturing substrate conjugate, substrate conjugate, method for manufacturing electro-optical apparatus, and electro-optical apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347129A JP3849680B2 (en) 2003-10-06 2003-10-06 Substrate bonded body manufacturing method, substrate bonded body, electro-optical device manufacturing method, and electro-optical device

Publications (2)

Publication Number Publication Date
JP2005114916A JP2005114916A (en) 2005-04-28
JP3849680B2 true JP3849680B2 (en) 2006-11-22

Family

ID=34539821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347129A Expired - Fee Related JP3849680B2 (en) 2003-10-06 2003-10-06 Substrate bonded body manufacturing method, substrate bonded body, electro-optical device manufacturing method, and electro-optical device

Country Status (4)

Country Link
US (1) US7354803B2 (en)
JP (1) JP3849680B2 (en)
KR (1) KR100676012B1 (en)
CN (1) CN1606180A (en)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142054A (en) * 2003-11-07 2005-06-02 Seiko Epson Corp Organic electroluminescence display device, manufacturing method of the organic electroluminescence display device, large-sized organic electroluminescence display, and electronic equipment
US8138502B2 (en) 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
KR101202035B1 (en) 2005-12-12 2012-11-16 엘지디스플레이 주식회사 Light Emitting Diode and Method for preparing the same
JP5076925B2 (en) * 2007-04-11 2012-11-21 セイコーエプソン株式会社 Active matrix substrate, manufacturing method thereof, electro-optical device, and electronic apparatus
US8610155B2 (en) 2008-11-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and cellular phone
KR101301180B1 (en) * 2008-11-21 2013-08-28 엘지디스플레이 주식회사 Dual Plate Type Organic Electro-luminescent Device and the method for
US8576209B2 (en) 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101565377B1 (en) * 2009-07-13 2015-11-03 엘지디스플레이 주식회사 dual panel type organic electroluminescent device
KR101596964B1 (en) * 2009-09-30 2016-02-24 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device
JP2011153190A (en) * 2010-01-26 2011-08-11 Nitto Denko Corp Conductive adhesive tape
DE102010023550B4 (en) * 2010-06-03 2015-02-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. lighting element
JP5949784B2 (en) * 2012-01-17 2016-07-13 ソニー株式会社 Manufacturing method of semiconductor device
JP5851906B2 (en) 2012-03-23 2016-02-03 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP2014229356A (en) * 2013-05-17 2014-12-08 ソニー株式会社 Light emitting element and method for manufacturing the same, and display device
JP6119718B2 (en) * 2013-11-19 2017-04-26 デクセリアルズ株式会社 Anisotropic conductive film and connection structure
KR102119453B1 (en) * 2013-12-18 2020-06-05 엘지디스플레이 주식회사 Organic Light Emitting Display Device
KR102299113B1 (en) * 2015-06-02 2021-09-07 삼성디스플레이 주식회사 Display device
KR102347961B1 (en) * 2016-10-28 2022-01-06 삼성디스플레이 주식회사 Display device and manufacturing method thereof
CN106450044B (en) * 2016-11-28 2019-02-12 武汉华星光电技术有限公司 The production method and OLED device of OLED device
CN109037270B (en) * 2018-07-26 2021-05-04 武汉天马微电子有限公司 Display panel and display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878622A (en) * 1994-09-06 1996-03-22 Toshiba Corp Manufacture of semiconductor device
JPH09181491A (en) * 1995-12-27 1997-07-11 Toshiba Corp Method and structure for mounting semiconductor device
JPH113048A (en) * 1997-06-10 1999-01-06 Canon Inc Electroluminescent element and device and their production
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JP2001282123A (en) * 2000-03-30 2001-10-12 Toshiba Corp Display device and method for manufacturing the same
WO2001082367A1 (en) * 2000-04-20 2001-11-01 Hitachi, Ltd. Integrated circuit and method of manufacture thereof
JP3813797B2 (en) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ Manufacturing method of semiconductor device
JP3525102B2 (en) * 2000-08-10 2004-05-10 シャープ株式会社 Liquid crystal display panel manufacturing method
JP2003082633A (en) 2001-09-10 2003-03-19 Sanyo Chem Ind Ltd Gelling agent for aqueous liquid material and sandbag alternative using gelling agent
TW200301841A (en) * 2001-12-18 2003-07-16 Seiko Epson Corp Light emission device, method of manufacturing same, electro-optical device and electronic device
JP2003208108A (en) * 2002-01-10 2003-07-25 Matsushita Electric Ind Co Ltd Display device and manufacturing method therefor
KR100472854B1 (en) * 2002-07-18 2005-03-10 엘지.필립스 엘시디 주식회사 Dual Panel Type Organic Electroluminescent Device and Method for Fabricating the same
KR100482161B1 (en) 2002-08-13 2005-04-14 엘지.필립스 엘시디 주식회사 Dual Panel Type Organic Electroluminescent Device and Method for Fabricating the same
US6835589B2 (en) * 2002-11-14 2004-12-28 International Business Machines Corporation Three-dimensional integrated CMOS-MEMS device and process for making the same
TWI242274B (en) * 2003-02-27 2005-10-21 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package and method for fabricating the same
US7013562B2 (en) * 2003-03-31 2006-03-21 Intel Corporation Method of using micro-contact imprinted features for formation of electrical interconnects for substrates

Also Published As

Publication number Publication date
CN1606180A (en) 2005-04-13
JP2005114916A (en) 2005-04-28
US20050095409A1 (en) 2005-05-05
KR100676012B1 (en) 2007-01-29
KR20050033488A (en) 2005-04-12
US7354803B2 (en) 2008-04-08

Similar Documents

Publication Publication Date Title
JP3849680B2 (en) Substrate bonded body manufacturing method, substrate bonded body, electro-optical device manufacturing method, and electro-optical device
US6218281B1 (en) Semiconductor device with flip chip bonding pads and manufacture thereof
TW201701440A (en) Package structure
US7326639B2 (en) Method for manufacturing a semiconductor substrate and method for manufacturing an electro-optical device with electroless plating
JP4506460B2 (en) Method for manufacturing organic electroluminescence device and electronic device
JP4581664B2 (en) Semiconductor substrate manufacturing method, semiconductor element manufacturing method, and electro-optical device manufacturing method
US7521797B2 (en) Method of manufacturing substrate joint body, substrate joint body and electrooptical device
JP3925489B2 (en) Manufacturing method of semiconductor device and manufacturing method of electroluminescence device
JP2005114917A (en) Substrate joined body, method for manufacturing substrate joined body, electrooptical device, and method for manufacturing electrooptical device
JP2005316275A (en) Manufacturing method of semiconductor substrate, manufacturing method of organic electroluminescence system, the organic electroluminescence system and electronic device
JP2005183031A (en) Substrate joint body, manufacturing method of substrate joint body, electro-optical device and electronic apparatus
JP2005175170A (en) Substrate junction, method for manufacturing the same, electric optical device, electronic equipment and bump electrode structure
JP2005134453A (en) Manufacturing method of substrate junction, substrate junction, manufacturing method of electrooptical device and electrooptical device
JP2005136184A (en) Manufacturing method and manufacturing device for substrate bonded body, and electrooptic device
JP2005109000A (en) Wiring board and its manufacturing method, substrate-jointing body and its manufacturing method, and electro-optical device and its manufacturing method
JP2005129836A (en) Joining fixture for substrate, manufacturing method thereof electrooptical system and electronic equipment
JP2005129835A (en) Method of mounting electronic element, joined substrate body and method of manufacturing the same, wiring substrate, and electrooptic device
JP2005175002A (en) Substrate junction, manufacturing method thereof, electro-optical device and electronic apparatus
JP2005129834A (en) Method of manufacturing joined substrate body, joined substrate body, electrooptic device, and electronic apparatus
JP2005268500A (en) Manufacturing method of wiring board, wiring board and electro-optic device
JP2007304300A (en) Thin film circuit device, its manufacturing method, and electronic equipment
JP2006080182A (en) Connecting method of wiring substrate and semiconductor element, manufacturing method of semiconductor substrate, repairing method of semiconductor substrate and manufacturing method of electro-optical device
JP2005259866A (en) Method for manufacturing substrate joined body, electronic element transferring substrate, optoelectronic device and electronic apparatus
JP2005183445A (en) Substrate bonding body, method for manufacturing the same, electro-optical apparatus, and electronic apparatus
JP2005106981A (en) Wiring board, method for manufacturing wiring board, substrate joined body, method for manufacturing substrate joined body, electrooptical device, and method for manufacturing electrooptical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050728

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050729

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050819

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees