JP3833457B2 - Satellite broadcast receiving system - Google Patents

Satellite broadcast receiving system Download PDF

Info

Publication number
JP3833457B2
JP3833457B2 JP2000282692A JP2000282692A JP3833457B2 JP 3833457 B2 JP3833457 B2 JP 3833457B2 JP 2000282692 A JP2000282692 A JP 2000282692A JP 2000282692 A JP2000282692 A JP 2000282692A JP 3833457 B2 JP3833457 B2 JP 3833457B2
Authority
JP
Japan
Prior art keywords
signal
satellite broadcast
circuit
demodulation
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000282692A
Other languages
Japanese (ja)
Other versions
JP2002094405A (en
Inventor
英郎 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000282692A priority Critical patent/JP3833457B2/en
Publication of JP2002094405A publication Critical patent/JP2002094405A/en
Application granted granted Critical
Publication of JP3833457B2 publication Critical patent/JP3833457B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、衛星放送受信システムに関するものであり、特に、ディジタル衛星放送受信用のセットトップボックス(Set top Box) もしくはＢＳ(broadcasting satellite)あるいはＣＳ(communication satellite) 内蔵ＴＶに使用されるフロントエンドユニットを有する衛星放送受信部を備えた衛星放送受信システムに関するものである。
【０００２】
【従来の技術】
図１４は、一例として８相ＰＳＫ復調回路と誤り訂正回路とを内蔵した衛星放送受信用フロントエンドを有する衛星放送受信部を備えた衛星放送受信システムの概略構成を示すブロック図である。
【０００３】
図１４に示されるように、上記衛星放送受信システムは、受信アンテナ１と、周波数ダウンコンバータ２と、衛星放送受信部としての衛星放送受信装置１００と、マイクロコントローラ等のＣＰＵ１０１とを備えている。
【０００４】
また、上記衛星放送受信装置１００は、衛星放送受信用のフロントエンドユニットを備え、該衛星放送受信用のフロントエンドユニットは、周波数選局・Ｉ／Ｑ復調回路１１と、上記周波数選局・Ｉ／Ｑ復調回路１１からのＩ信号とＱ信号とを受けて８相ＰＳＫ(phase shift keying ：位相シフトキーイング) 復調を行う８相ＰＳＫ復調ＩＣ（integrated circuit：集積回路）２０とを備えている。
【０００５】
上記フロントエンドユニットにおける８相ＰＳＫ復調ＩＣ２０は、外部、つまり、上記衛星放送受信装置１００の外部に設けられたＣＰＵ１０１（マイクロコントローラ）によって制御される。図１５は、上記従来の衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示すフローチャートである。
【０００６】
上記従来の衛星放送受信用システムにおける衛星放送受信装置１００において、受信性能を左右するパラメータ（例えば復調回路のＰＬＬループフィルタの時定数）については、外部のＣＰＵ１０１からの制御データに基づいて、初期設定（Ｓ１０１）が行われた後、８相ＰＳＫ復調ＩＣ２０の特性、より具体的には、信号復調回路である８相ＰＳＫ復調回路２３の特性を決めるパラメータ（復調ＩＣパラメータ）の設定（Ｓ１０２）が行われて設定が完了する（Ｓ１０３）。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の衛星放送受信用システムにおいては、受信性能を左右するパラメータ（例えば復調回路のＰＬＬループフィルタの時定数）については、初期設定として設定するのみで、その後特に外部からの制御は行われていない。
【０００８】
このため、例えば、ある特定のパラメータ（復調ＩＣパラメータ）に対して互いに相反する傾向性を有するような複数の受信性能が存在し、その受信性能が入力信号の状態に応じて変化するような場合、入力信号の状態の変化にも拘らず初期設定されたパラメータをそのまま用いると、入力信号の状態によっては受信性能の低下を引き起こすことになる。このため、上記従来の衛星放送受信用システムでは、入力信号の状態に応じて常に最適な受信性能を保つことができない。
【０００９】
本発明は、上記問題点に鑑みなされたものであり、その目的は、入力信号の状態に応じて常に最適な受信性能を保つことができる衛星放送受信用システムを提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る衛星放送受信システムは、上記の課題を解決するために、受信アンテナから入力された入力信号を復調する信号復調回路（例えば８相ＰＳＫ復調回路等のＰＳＫ復調回路（ＩＣ））および上記受信アンテナから入力された入力信号の状態（例えば入力信号のＣ／Ｎ値あるいは復調された入力信号のＢＥＲ値）を検出する信号状態検出回路を備えた衛星放送受信部（例えばディジタル衛星放送受信装置等の衛星放送受信装置）と、上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を変化させる制御部（例えばマイクロコントローラのＣＰＵ）とを備えていることを特徴としている。
【００１１】
上記の構成によれば、受信性能を左右する、信号復調回路の特性を、上記入力信号の状態に応じて変化させることにより、該信号復調回路の特性を、上記入力信号の状態に応じた最適な状態（特性値）に保つことができる。このため、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。
【００１２】
本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記制御部は、上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を決定するＰＬＬループフィルタの時定数を変化させることを特徴としている。
【００１３】
上記ＰＬＬループフィルタの時定数に対する耐ノイズ特性および耐振動特性は、互いに相反する傾向性を有している。このように、信号復調回路の特性を決定するある特定のパラメータに対して互いに相反する傾向性を有するような複数の受信性能が存在し、その受信性能が入力信号の状態に応じて変化するような場合、入力信号の状態の変化にも拘らず初期設定されたパラメータをそのまま用いると、入力信号の状態によっては受信性能の低下を引き起こすことになる。
【００１４】
しかしながら、上記の構成によれば、上記制御部が上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を決定するＰＬＬループフィルタの時定数を変化させることで、上記信号復調回路の特性を、上記入力信号の状態に応じて変化させることができるので、常に最適な受信性能を確保することができる。このため、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。
【００１５】
本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記信号状態検出回路は、上記受信アンテナから入力された入力信号のＣ／Ｎ値を検出し、上記制御部は、上記信号状態検出回路で検出された入力信号のＣ／Ｎ値に応じて上記信号復調回路の特性を変化させることを特徴としている。
【００１６】
つまり、上記衛星放送受信システムにおいて、上記信号状態検出回路が検出する入力信号の状態は、上記受信アンテナから入力された入力信号のＣ／Ｎ値である。
【００１７】
入力信号に含まれるノイズ量は、入力信号のＣ／Ｎ値によって正確に表すことができるが、一般的に、耐ノイズ特性と耐振動特性とは互いに相反する傾向を有している。このように、信号復調回路の特性を決定するある特定のパラメータに対して互いに相反する傾向性を有するような複数の受信性能が存在し、その受信性能が入力信号の状態に応じて変化するような場合、入力信号の状態の変化にも拘らず初期設定されたパラメータをそのまま用いると、入力信号の状態によっては受信性能の低下を引き起こすことになる。
【００１８】
しかしながら、上記の構成によれば、上記信号状態検出回路は、上記受信アンテナから入力された入力信号のＣ／Ｎ値を検出し、上記制御部は、上記信号状態検出回路で検出された入力信号のＣ／Ｎ値に応じて上記信号復調回路の特性を変化させることで、上記信号復調回路の特性を、上記入力信号のＣ／Ｎ値に応じて変化させることができる。
【００１９】
例えば、初期のノイズ量に応じて設定されたパラメータでは耐振動特性が悪い場合であっても、天候の変化等の理由により、入力信号に含まれるノイズ量が変化した場合、上記入力信号のＣ／Ｎ値を検出し、この入力信号の状態の変化に応じて上記パラメータを変更することで、耐振動特性を改良することができる。
【００２０】
このため、上記入力信号のＣ／Ｎ値に応じて上記信号復調回路の特性を変化させることで、常に最適な受信性能を確保することができる。このため、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。
【００２１】
本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記信号状態検出回路は、上記受信アンテナから入力された入力信号のＣ／Ｎ値を検出し、上記制御部は、上記信号状態検出回路で検出された入力信号のＣ／Ｎ値に応じて、上記信号復調回路の特性を決定するＰＬＬループフィルタの時定数を、予め調査された衛星放送受信部の出力信号にエラーが発生しない範囲で限界まで小さくなるように変化させることを特徴としている。
【００２２】
上述したように、入力信号に含まれるノイズ量は、入力信号のＣ／Ｎ値によって正確に表すことができるが、一般的に、耐ノイズ特性と耐振動特性とは互いに相反する傾向を有している。耐ノイズ特性は、上記衛星放送受信部の出力データにエラーが発生しない限界のノイズ量（限界ノイズ量）として表すことができる。一方、耐振動特性は、上記衛星放送受信部の出力データにエラーが発生しない限界の振動量（限界振動量）として表すことができ、限界の振動量は限界の周波数変動量（限界周波数変動量）として表すことができる。そして、ＰＬＬループフィルタの時定数が小さくなると、限界周波数変動量は大きくなる傾向にある。すなわち、耐振動特性が良くなる。
【００２３】
このため、上記信号状態検出回路で検出された入力信号のＣ／Ｎ値（ノイズ量）に応じて、上記信号復調回路の特性を決定するＰＬＬループフィルタの時定数を、予め調査された衛星放送受信部の出力信号にエラーが発生しない範囲で限界まで小さくなるように変化させることで、常に最適な耐振動特性を得ることができる。このため、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。
【００２４】
本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記信号状態検出回路は、上記受信アンテナから入力された入力信号の復調後のＢＥＲ値を検出し、上記制御部は、上記信号状態検出回路で検出された、復調された入力信号のＢＥＲ値に応じて上記信号復調回路の特性を変化させることを特徴としている。
【００２５】
つまり、上記衛星放送受信システムにおいて、上記信号状態検出回路が検出する入力信号の状態は、復調された入力信号のＢＥＲ値である。
【００２６】
上記の構成によれば、受信性能を左右する、信号復調回路の特性を、復調された入力信号のＢＥＲ値に応じて変化させることにより、該信号復調回路の特性を、復調された入力信号のＢＥＲ値に応じた最適な状態（特性値）に保つことができる。このため、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。
【００２７】
本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記制御部と衛星放送受信部との間でデータパルスおよびクロックパルスの送受信が可能な双方向バスライン（例えばＩＩＣバスライン）を備え、上記制御部は、上記双方向バスラインを介して上記衛星放送受信部とデータパルスおよびクロックパルスを送受信することによって上記信号復調回路の特性を変化させることを特徴としている。
【００２８】
つまり、上記衛星放送受信システムでは、上記制御部は、双方向バスラインを介して上記衛星放送受信部とデータパルスおよびクロックパルスを送受信することで、上記衛星放送受信部における上記信号復調回路および信号状態検出回路の制御（外部制御）を行っている。
【００２９】
上記の構成によれば、上記信号復調回路の特性を変化させるために、上記制御部と衛星放送受信部とで共通のバスライン（双方向バスライン）を使用するため、上記信号復調回路の特性を変化させるために、上記制御部と衛星放送受信部との間、具体的には、例えば上記制御部と上記信号復調回路との間並びに上記制御部と信号状態検出回路との間で検出結果や制御信号を遣り取りするための制御系統を新たに設ける必要が無く、より簡素で安価な衛星放送受信システムを提供することができる。
【００３０】
本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記信号状態検出回路が、上記信号復調回路が有する信号状態検出機構（例えばＣ／Ｎモニタレジスタ等）であることを特徴としてる。
【００３１】
上記の構成によれば、入力信号の状態の検出に、上記信号復調回路が有する信号状態検出機構を使用するため、新たに入力信号の状態検出用の回路等を設ける必要が無いので、より簡素で安価な衛星放送受信システムを提供することができる。
【００３２】
本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記衛星放送受信部が、上記信号状態検出回路と制御部との双方に接続され、上記制御部に、上記入力信号の状態に基づく割り込み信号を出力する信号状態出力フラグ（例えばＣ／Ｎモニタフラグ）を備え、上記制御部は、上記信号状態検出回路に接続された信号状態出力フラグの割り込み信号によって上記信号復調回路の特性を変化させることを特徴としている。
【００３３】
上記入力信号の状態の検出は、例えば上記信号状態出力フラグのＨ／Ｌ信号によって上記制御部に対して割り込みをかけることで行われる。この場合、上記制御部への入力信号が例えばＨ信号であるときにのみ割り込み制御がかかるようにすることで、上記制御部は、割り込み信号の有無によって、上記信号復調回路の特性を変化させることができるので、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができると共に、制御フローが簡略化されることにより、ソフトの設計が容易となり、上記制御部の負担も軽減されるため、より簡素で安価なシステムを提供することができる。
【００３４】
【発明の実施の形態】
〔実施の形態１〕
本発明に係る実施の一形態について、図１〜図９に基づいて説明すれば、以下の通りである。
図１は本実施の形態に係る衛星放送受信システムの概略構成を示すブロック図である。以下、本実施の形態では、衛星放送受信システムとして、ＢＳディジタル衛星放送受信システムを例に挙げて説明するものとする。
【００３５】
本実施の形態に係る衛星放送受信システムは、図１に示すように、衛星放送を受信する受信アンテナ１と、受信アンテナ１で受信された１２ＧＨｚ帯の高周波の受信信号を１ＧＨｚ帯の第１中間周波数信号に周波数変換する周波数ダウンコンバータ２と、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信用のフロントエンドユニット（チューナ）を有する、衛星放送受信部としての衛星放送受信装置１０と、上記衛星放送受信装置１０におけるフロントエンドユニットを該衛星放送受信装置１０の外部から制御する制御部とを備えている。該制御部としては、例えば、マイクロコントローラのＣＰＵ（central processing unit ：中央演算処理装置）３０が用いられる。
【００３６】
上記衛星放送受信装置１０は、衛星放送受信用のフロントエンドユニットを備え、該衛星放送受信用のフロントエンドユニットは、周波数選局・Ｉ／Ｑ復調回路１１と、信号状態検出回路１２と、制御用インターフェース１３とを備えると共に、上記周波数選局・Ｉ／Ｑ復調回路１１からのＩ信号とＱ信号とを受けてＰＳＫ復調を行うＰＳＫ(phase shift keying ：位相シフトキーイング) 復調ＩＣ（integrated circuit：集積回路）として、８相ＰＳＫ復調ＩＣ２０を備えている。
【００３７】
上記周波数選局・Ｉ／Ｑ復調回路１１は、受信アンテナ１から入力された高周波の入力信号を選局、Ｉ／Ｑ復調してディジタル復調すべきベースバンド信号（Ｉ信号およびＱ信号）に変換して、上記８相ＰＳＫ復調ＩＣ２０におけるＡ／Ｄ(analog to digital) コンバータ２１・２２に送出するようになっている。受信アンテナ１から上記周波数選局・Ｉ／Ｑ復調回路１１への入力信号の入力は、周波数ダウンコンバータ２を介して行われる。
【００３８】
信号状態検出回路１２は、受信アンテナ１から衛星放送受信部である上記衛星放送受信装置１０に入力された入力信号の状態を検出するようになっている。本実施の形態では、上記信号状態検出回路１２は、８相ＰＳＫ復調ＩＣ２０の前段に設けられ、受信アンテナ１で受信された入力信号は、周波数ダウンコンバータ２で１ＧＨｚ帯の第１中間周波数信号に変換された後、２分配され、その一方が上記周波数選局・Ｉ／Ｑ復調回路１１に入力される一方、他方が該信号状態検出回路１２に入力されるようになっている。該信号状態検出回路１２で検出された入力信号の状態、つまり、該信号状態検出回路１２による検出結果は、制御用インターフェース１３を介してＣＰＵ３０によって検出される。
【００３９】
上記８相ＰＳＫ復調ＩＣ２０は、上記周波数選局・Ｉ／Ｑ復調回路１１からの出力をアナログ／ディジタル変換して８相ＰＳＫ復調回路２３に送出するＡ／Ｄコンバータ２１・２２と、Ａ／Ｄコンバータ２１・２２を介して上記周波数選局・Ｉ／Ｑ復調回路１１より出力されるベースバンド信号であるＩ／Ｑ信号（Ｉ信号およびＱ信号）をディジタル復調する８相ＰＳＫ復調回路２３と、誤り訂正を行うトレリスデコーダ２４並びにリードソロモンデコーダ２５と、周波数変調された搬送波の中からベースバンド信号を抽出する、閉ループで結ばれた、ＰＬＬ回路２６（位相比較器）、ループフィルタ２７、およびＶＣＯ(voltage controlled oscillatot：電圧制御発振器）回路２８と、制御用インターフェース２９とを備えたトランスポート回路からなり、周波数選局・Ｉ／Ｑ復調回路１１から出力されたベースバンド信号をＡ／Ｄ変換し、８相ＰＳＫ復調回路２３、トレリスデコーダ２４、およびリードソロモンデコーダ２５によって、ディジタル復調した後、誤り訂正を行い、上記ベースバンド信号をエラー訂正されたディジタル信号に復調することで、トランスポートストリームデータとして出力するようになっている。
【００４０】
Ａ／Ｄコンバータ２１は周波数選局・Ｉ／Ｑ復調回路１１のＩ信号出力端子に接続され、Ａ／Ｄコンバータ２２は周波数選局・Ｉ／Ｑ復調回路１１のＱ信号出力端子に接続されている。
【００４１】
また、上記８相ＰＳＫ復調ＩＣ２０におけるＡ／Ｄコンバータ２１・２２には、ＣＰＵ３０から、上記制御用インターフェース２９およびＰＬＬ回路２６を介して受信チャネルの選局データに基づくパラメータ（復調ＩＣパラメータ）に応じた局部発振信号が与えられ、これにより、８相ＰＳＫ復調回路２３の特性が決定されている。
【００４２】
上記ＣＰＵ３０は、上記衛星放送受信装置１０におけるフロントエンドユニットを該衛星放送受信装置１０の外部から制御するようになっており、上記８相ＰＳＫ復調ＩＣ２０に受信チャネルの選局データに基づく制御信号（局部発振信号）を与えると共に、上記信号状態検出回路１２で検出された入力信号の状態に応じて上記８相ＰＳＫ復調ＩＣ２０に与える制御信号を変更することで、信号状態検出回路１２で検出された入力信号の状態に応じて、信号復調回路である上記８相ＰＳＫ復調回路２３の特性を変化させるようになっている。
【００４３】
次に、本実施の形態に係る上記衛星放送受信システムの動作（受信方法）について以下に説明する。
受信アンテナ１で受信された信号（ＲＦ(radio frequency：無線周波数）信号）、すなわち、衛生放送は、周波数ダウンコンバータ２を介して衛星放送受信装置１０における周波数選局・Ｉ／Ｑ復調回路１１に入力される。
【００４４】
上記周波数ダウンコンバータ２は、図示しない低雑音増幅器、混合器（ミキサ）等を備え、受信アンテナ１で受信された１２ＧＨｚ帯の高周波の信号を、低雑音増幅器で増幅した上で、混合器により１ＧＨｚ帯にダウンコンバートして１ＧＨｚ帯の第１中間周波数（ＩＦ：intermediate frequency) 信号とし、さらに増幅した上で衛星放送受信装置１０に送る。本実施の形態では、上記周波数ダウンコンバータ２から衛星放送受信装置１０に送出された信号は該衛星放送受信装置１０において２分配され、その一方が、該衛星放送受信装置１０の周波数選局・Ｉ／Ｑ復調回路１１に入力される。
【００４５】
周波数選局・Ｉ／Ｑ復調回路１１は、周波数選局回路とＩ／Ｑ復調回路（コンバータ）とからなり、上記周波数ダウンコンバータ２で１２ＧＨｚ帯から１ＧＨｚ帯に変換された周波数（第１中間周波数信号）の中から選局を行い、選局後の中間周波数をＩ／Ｑ復調してディジタル復調すべきベースバンド信号に変換し、Ａ／Ｄコンバータ２１・２２を介して上記８相ＰＳＫ復調ＩＣ２０に送出する。
【００４６】
具体的には、上記周波数選局回路は、例えば、混合器（ミキサ）、局部発振器、帯域通過フィルタ、増幅器、Ｉ／Ｑ復調器等（何れも図示せず）を備え、衛星放送受信装置１０では、周波数選局・Ｉ／Ｑ復調回路１１にて、上記周波数ダウンコンバータ２で１２ＧＨｚ帯から１ＧＨｚ帯に変換された周波数（第１中間周波数信号）の中から選局を行い、混合器（ミキサ）にて、上記第１中間周波数信号を、希望チャネルに合わせた局部発振周波数と再度混合し、第１中間周波数信号と局部発振器からの局部発振信号との差の周波数を有する第２中間周波数（ＩＦ）信号（１３．２６ＭＨｚまたは４０２．７８ＭＨｚ）を得る。次いで、この第２中間周波数信号を、帯域通過フィルタ（例えば表面音響波フィルタ）によって帯域制限し、不要なスペクトラムを除去し、増幅器にて増幅した後、Ｉ／Ｑ復調回路に送出する。
【００４７】
Ｉ／Ｑ復調回路は、例えば、ダウンコンバート用の２つの混合器（ミキサ）、局部発振回路、９０度位相器等（何れも図示せず）を備えている。周波数選局回路からの第２中間周波数信号は、２分配されて各混合器に入力される。また、第２中間周波数信号と略等しい周波数で発振する上記局部発振回路からの出力は２分配され、その一方が９０度移相器を経由することによって得られた、互いに９０度位相が異なる２つの信号（直交基準搬送信号、基準搬送信号）が上記各混合器に入力され、各混合器にて、２分配された上記第２中間周波数信号と混合されてベースバンド信号に周波数変換される。つまり、一方の混合器では、２分配された第２中間周波数信号のうち、一方の第２中間周波数信号と直交基準搬送信号とが乗算され、他方の混合器では、２分配された第２中間周波数信号のうち、他方の第２中間周波数信号と基準搬送信号とがそれぞれ乗算される。これにより、Ｉ／Ｑ復調回路では、第２中間周波数信号をベースバンド信号に周波数変換し、９０度位相のずれた、Ｉ信号（１．５ＭＨｚ）およびＱ信号（０．５ＭＨｚ）の２つの信号（色差信号）を出力する。
【００４８】
このようにして変換されたベースバンド信号（色差信号）のうち、Ｉ信号はＡ／Ｄコンバータ２１に入力され、Ｑ信号はＡ／Ｄコンバータ２２に入力され、それぞれアナログ／ディジタル変換されて８相ＰＳＫ復調回路２３に送出される。
【００４９】
そして、上記周波数選局・Ｉ／Ｑ復調回路１１より出力されたＩ／Ｑ信号は、８相ＰＳＫ復調回路２３において８相ＰＳＫ復調され、８相ＰＳＫ復調データとしてトレリスデコーダ２４に出力され、トレリス符号化８相ＰＳＫ変調され、リードソロモンデコーダ２５を介してトランスポートストリームデータとして衛星放送受信装置１０より後段の回路に出力される。このように、受信アンテナ１から入力された入力信号は、ディジタル復調された後、トレリスデコーダ２４、リードソロモンデコーダ２５等により、受信した放送形態に応じたデコードおよびエラー訂正が行われ、後段の回路に出力される。
【００５０】
上記８相ＰＳＫ復調ＩＣ２０は、該８相ＰＳＫ復調ＩＣ２０の動作を制御するための、図示しない制御情報用の制御情報ラインを通じて、衛星放送受信部である衛星放送受信装置１０外部のＣＰＵ３０によって、その動作が制御されている。
【００５１】
上記８相ＰＳＫ復調ＩＣ２０には、ＣＰＵ３０から、例えば受信チャネルの選局データに基づく、上記８相ＰＳＫ復調ＩＣ２０（８相ＰＳＫ復調回路２３）の特性を決定するパラメータ（復調ＩＣパラメータ）に応じた制御信号が与えられている。該データは、制御用インターフェース２９を介してＰＬＬ回路２６に入力される。該ＰＬＬ回路２６では、上記データに対応して、上記８相ＰＳＫ復調ＩＣ２０における８相ＰＳＫ復調回路２３の特性を決定するパラメータ（復調ＩＣパラメータ）の設定が行われ、該パラメータに応じた発振周波数の制御等が行われ、所望する選局チャネルの信号成分に発振周波数が一致するように制御されている。ＰＬＬ回路２６による制御結果は、Ａ／Ｄコンバータ２１・２２にてディジタル変換され、８相ＰＳＫ復調回路２３に出力される。これにより、上記Ａ／Ｄコンバータ２１・２２には、上記ＰＬＬ回路２６と閉ループを形成するＶＣＯ回路２８からの局部発振信号が制御信号として与えられている。
【００５２】
一方、受信アンテナ１で受信され、上記周波数ダウンコンバータ２から衛星放送受信装置１０に送出され、該衛星放送受信装置１０において２分配された信号のうち、他方の信号は、該衛星放送受信装置１０の信号状態検出回路１２に入力される。上記信号状態検出回路１２もまた、該信号状態検出回路１２の動作を制御するための、図示しない制御情報用の制御情報ラインを通じて、衛星放送受信装置１０外部のＣＰＵ３０によって、その動作が制御されている。
【００５３】
該信号状態検出回路１２に受信アンテナ１からの入力信号が入力されると、該信号状態検出回路１２では、入力された入力信号の状態の検出が行われる。この検出結果は、制御用インターフェース１３を介してＣＰＵ３０に出力され、該ＣＰＵ３０において検出される。
【００５４】
ＣＰＵ３０では、信号状態検出回路１２で検出された入力信号の状態から、受信性能を左右するパラメータである、８相ＰＳＫ復調回路２３の特性を決めるパラメータ値として現在設定されているパラメータ値が入力信号の状態に最適な値かどうかを判定し、この判定結果に応じて、８相ＰＳＫ復調回路２３の特性、具体的には、該８相ＰＳＫ復調回路２３の特性を決定するパラメータを最適な値に制御する。
【００５５】
ＣＰＵ３０は、上記判定結果に応じて、８相ＰＳＫ復調ＩＣ２０の制御用インターフェース２９を介してＰＬＬ回路２６に入力するデータを変更する。これにより、上記Ａ／Ｄコンバータ２１・２２には、上記信号状態検出回路１２で検出された入力信号の状態に応じた局部発振信号が与えられる。
【００５６】
本実施の形態では、このように、上記信号状態検出回路１２にて受信アンテナ１から入力された入力信号の状態を検出し、該検出結果に基づいて８相ＰＳＫ復調回路２３の特性を最適な値に制御することで、常に最適な受信性能を確保することができるようになっている。
【００５７】
次に、図２に示すフローチャートに基づいて、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部の衛星放送受信用のフロントエンドユニットの制御方法として、上記衛星放送受信装置１０の８相ＰＳＫ復調ＩＣ２０の特性制御について以下に説明する。
【００５８】
上記フロントエンドユニットでは、先ず、図２に示すように、外部のＣＰＵ３０からの制御データに基づいて、初期設定（Ｓ１）を行った後、８相ＰＳＫ復調ＩＣ２０の特性、より具体的には、信号復調回路である８相ＰＳＫ復調回路２３の特性を決めるパラメータ（復調ＩＣパラメータ）の設定が行われる（Ｓ２）。
【００５９】
次に、信号状態検出回路１２で、入力信号の状態を検出し（Ｓ３）、現在設定されているパラメータ（復調ＩＣパラメータ）の値が、検出された入力信号の状態に最適な値かどうかを判定（復調ＩＣパラメータ判定）する（Ｓ４）。
【００６０】
Ｓ４で判定結果がＮＧであれば、パラメータ設定を変更し（Ｓ７）、再びＳ２に戻って復調ＩＣパラメータを設定し、入力信号の状態検出（Ｓ３）、復調ＩＣパラメータ判定（Ｓ４）を、Ｓ４で判定結果がＯＫとなるまで繰り返す。
【００６１】
一方、Ｓ４で、判定結果がＯＫとなった場合は、設定を完了し（Ｓ５）、以降、次にパラメータが変更されるまで、Ｓ５で設定されたパラメータを用いて信号の受信が行われる。
【００６２】
Ｓ５で設定が完了すると、上記信号状態検出回路１２は、待機状態に入る（Ｓ６）。そして、定期的にＳ３に戻って入力信号の状態の検出を行い、復調ＩＣパラメータ判定（Ｓ４）を行うことにより、時間軸に対して常に最適なパラメータ値が設定される。
【００６３】
次に、上記パラメータとして、８相ＰＳＫ復調ＩＣ２０のループフィルタ２７の時定数の設定を行う場合を例に挙げて、上記衛星放送受信装置１０の８相ＰＳＫ復調ＩＣ２０の特性制御について以下に説明する。
８相ＰＳＫ復調ＩＣ２０のループフィルタ２７（ＰＬＬループフィルタ）は、ＰＬＬ回路２６の出力に含まれる高周波成分や雑音（ノイズ）を取り除くと共に、外部信号捕獲後のロックの持続（保持）を行うようになっており、該ループフィルタ２７の時定数は、該ループフィルタ２７の時定数に対する耐ノイズ特性および耐振動特性を考慮して決定される。これら両特性は、互いに相反する傾向性を有している。
【００６４】
図３は、図１に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示す他のフローチャートであり、ここでは、入力信号に応じて８相ＰＳＫ復調ＩＣ２０のループフィルタ２７の時定数を変更する場合における８相ＰＳＫ復調ＩＣ２０の特性制御について説明する。
この場合、上記フロントエンドユニットでは、先ず、図３に示すように、外部のＣＰＵ３０からの制御データに基づいて、初期設定（Ｓ１１）が行われた後、８相ＰＳＫ復調ＩＣ２０（８相ＰＳＫ復調回路２３）の特性を決めるループフィルタ２７（ＰＬＬループフィルタ（復調ＩＣループフィルタ））の時定数の設定が行われる（Ｓ１２）。
【００６５】
次に、信号状態検出回路１２で、入力信号の状態を検出し（Ｓ１３）、現在設定されている復調ＩＣループフィルタ時定数、すなわち、外部のＣＰＵ３０からの制御データに基づいて現在８相ＰＳＫ復調ＩＣ２０のループフィルタ２７で設定されている時定数が、信号状態検出回路１２で検出された入力信号の状態に最適な値かどうかを判定する（Ｓ１４）。
【００６６】
Ｓ１４で判定結果がＮＧであれば、時定数を変更し（Ｓ１７）、再びＳ１２に戻って復調ＩＣループフィルタの時定数を設定し、入力信号の状態検出（Ｓ１３）、復調ＩＣループフィルタの時定数判定（Ｓ１４）を、Ｓ１４で判定結果がＯＫとなるまで繰り返す。
【００６７】
一方、Ｓ１４で、判定結果がＯＫとなった場合は、設定を完了し（Ｓ１５）、以降、次にパラメータが変更されるまで、Ｓ１５で設定されたパラメータを用いて信号の受信が行われる。
【００６８】
Ｓ１５で設定が完了すると、上記信号状態検出回路１２は、待機状態に入る（Ｓ１６）。そして、定期的にＳ１３に戻って入力信号の状態の検出を行い、復調ＩＣループフィルタ時定数の判定（Ｓ１４）を行うことにより、時間軸に対して常に最適な時定数が設定される。
【００６９】
このように、入力信号の状態に基づいて、受信性能を左右する、８相ＰＳＫ復調ＩＣ２０の特性、特に、８相ＰＳＫ復調回路２３の特性を決めるパラメータ（例えばループフィルタ２７の時定数）を外部からの制御によって変化させて該パラメータ（例えばループフィルタ２７の時定数）が最適な時定数となるように制御することで、入力信号の状態に応じた最適な受信性能を確保することができる。また、本実施の形態によれば、上記パラメータ（例えばループフィルタ２７の時定数）の変更を定期的に行い、該時定数が時間軸に対して最適な時定数となるように制御することで、時間軸に対して、常に最適な受信性能を確保することができる。
【００７０】
なお、上記の説明では、入力信号の状態に基づいてループフィルタ２７の時定数を変化させる構成としたが、その他、ループフィルタ２７の定数を変更することで、キャプチャレンジ、ロック時の位相誤差、アクイジション時間、ジッタ等、その系における最適な状態を求めることができる。
【００７１】
また、本実施の形態において、上記信号状態検出回路１２が検出する入力信号の状態とは、８相ＰＳＫ復調ＩＣ２０の特性を変更するパラメータ、つまり、受信性能を左右するパラメータの変更に用いられることで該パラメータに影響を及ぼす、入力信号の特性値を示す。
【００７２】
該入力信号の状態（特性値）としては、例えば、入力信号のＣ／Ｎ（電送路の１Ｈｚあたりの受信電力（ｄＢｍ／Ｈｚ）／雑音電力密度（ｄＢｍ）比）の状態（Ｃ／Ｎ値）や、復調された入力信号のＢＥＲ(bit error rate ：ビット誤り率）の状態（ＢＥＲ値）等が挙げられる。
【００７３】
すなわち、本実施の形態に係る上記衛星放送受信システムは、衛星放送受信装置１０として、例えば、図４に示すように、上記信号状態検出回路１２が、入力信号のＣ／Ｎ値を検出するＣ／Ｎ値検出回路１２ａを有する衛星放送受信装置を備えた構成を有している。
【００７４】
該衛星放送受信装置１０では、上記信号状態検出回路１２により、入力信号の状態として、入力信号におけるＣ／Ｎ値が検出される。この結果、ＣＰＵ３０による復調ＩＣパラメータの判定は、入力信号におけるＣ／Ｎ値に基づいて行われ、復調ＩＣパラメータは、入力信号におけるＣ／Ｎ値に応じて変更されるようになっている。なお、図４に示す衛星放送受信システムにおける信号状態検出回路１２の内部の構成以外の構成並びに動作は、図１に示す衛星放送受信システムと同じであるため、ここではその説明を省略する。
【００７５】
次に、図５に示すフローチャートに基づいて、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部の衛星放送受信用のフロントエンドユニットの制御方法として、図４に示す衛星放送受信装置１０の８相ＰＳＫ復調ＩＣ２０の特性制御、つまり、復調ＩＣパラメータを、入力信号におけるＣ／Ｎ値に応じて変更する場合における８相ＰＳＫ復調ＩＣ２０の特性制御について以下に説明する。
【００７６】
この場合、上記フロントエンドユニットでは、先ず、図５に示すように、外部のＣＰＵ３０からの制御データに基づいて、初期設定（Ｓ２１）が行われた後、８相ＰＳＫ復調ＩＣ２０の特性、より具体的には、信号復調回路である８相ＰＳＫ復調回路２３の特性を決めるパラメータ（復調ＩＣパラメータ）の設定が行われる（Ｓ２２）。
【００７７】
次に、信号状態検出回路１２におけるＣ／Ｎ値検出回路１２ａで、入力信号のＣ／Ｎ値を検出し（Ｓ２３）、現在設定されているパラメータ（復調ＩＣパラメータ）の値が、検出されたＣ／Ｎ値に対して最適な値かどうかを判定（復調ＩＣパラメータ判定）する（Ｓ２４）。
【００７８】
Ｓ２４で判定結果がＮＧであれば、復調ＩＣパラメータの設定を変更し（Ｓ２７）、再びＳ２２に戻って復調ＩＣパラメータを設定し、入力信号のＣ／Ｎ値検出（Ｓ２３）、復調ＩＣパラメータ判定（Ｓ２４）を、Ｓ２４で判定結果がＯＫとなるまで繰り返す。
【００７９】
一方、Ｓ２４で、判定結果がＯＫとなった場合は、復調ＩＣパラメータの設定を完了し（Ｓ２５）、以降、次にパラメータが変更されるまで、Ｓ２５で設定されたパラメータを用いて信号の受信が行われる。
【００８０】
Ｓ２５で設定が完了すると、上記信号状態検出回路１２は、待機状態に入る（Ｓ２６）。そして、定期的にＳ２３に戻って入力信号のＣ／Ｎ値の検出を行い、復調ＩＣパラメータ判定（Ｓ２４）を行うことにより、時間軸に対して常に最適なパラメータ値が設定される。従って、常に最適な受信性能を確保することが可能となる。
【００８１】
上記復調ＩＣパラメータとしては、例えば、図３に示したように、８相ＰＳＫ復調ＩＣ２０（８相ＰＳＫ復調回路２３）の特性を決めるループフィルタ２７（ＰＬＬループフィルタ（復調ＩＣループフィルタ））の時定数が挙げられる。
【００８２】
そこで、次に、図６に示すフローチャートに基づいて、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部の衛星放送受信用のフロントエンドユニットの制御方法として、図４に示す衛星放送受信装置１０の８相ＰＳＫ復調ＩＣ２０の特性制御において、８相ＰＳＫ復調ＩＣ２０のループフィルタ２７（ＰＬＬループフィルタ（復調ＩＣループフィルタ））の時定数を、入力信号におけるＣ／Ｎ値に応じて変更する場合における８相ＰＳＫ復調ＩＣ２０の特性制御について以下に説明する。
【００８３】
この場合、上記フロントエンドユニットでは、先ず、図６に示すように、外部のＣＰＵ３０からの制御データに基づいて、初期設定（Ｓ３１）の後、８相ＰＳＫ復調ＩＣ２０の特性、より具体的には、信号復調回路である８相ＰＳＫ復調回路２３の特性を決めるパラメータ（復調ＩＣパラメータ）の設定が行われる（Ｓ３２）。
【００８４】
次に、信号状態検出回路１２で、入力信号のＣ／Ｎ値を検出し（Ｓ３３）、現在設定されている復調ＩＣループフィルタの時定数が、検出されたＣ／Ｎ値に対して最適な値かどうかを判定する（Ｓ３４）。
【００８５】
Ｓ３４で判定結果がＮＧであれば、復調ＩＣパラメータの設定を変更し（Ｓ３７）、再びＳ３２に戻って復調ＩＣループフィルタの時定数を設定し、入力信号のＣ／Ｎ値検出（Ｓ３３）、復調ＩＣループフィルタの時定数判定（Ｓ３４）を、Ｓ３４で判定結果がＯＫとなるまで繰り返す。
【００８６】
一方、Ｓ３４で、判定結果がＯＫとなった場合は、復調ＩＣループフィルタの時定数の設定を完了し（Ｓ３５）、以降、次に復調ＩＣループフィルタの時定数が変更されるまで、Ｓ３５で設定されたパラメータを用いて信号の受信が行われる。
【００８７】
Ｓ３５で設定が完了すると、上記信号状態検出回路１２は、待機状態に入る（Ｓ３６）。そして、定期的にＳ３３に戻って入力信号のＣ／Ｎ値の検出を行い、復調ＩＣループフィルタの時定数の判定（Ｓ３４）を行うことにより、時間軸に対して常に最適なパラメータ値が設定される。
【００８８】
ここで、信号復調回路（ＩＣ）のＰＬＬループフィルタの時定数に対する耐ノイズ特性および耐振動特性の一例として、８相ＰＳＫ復調ＩＣ２０のループフィルタ２７の時定数に対する耐ノイズ特性および耐振動特性の一例を図７に示す。図７に示されるように、一般的に、耐ノイズ特性と耐振動特性とは互いに相反する傾向を有している。耐ノイズ特性は時定数が大きくなる程良くなる傾向にあり、逆に、耐振動特性は時定数が小さくなる程良くなる傾向にある。
【００８９】
耐ノイズ特性は、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部（この場合は衛星放送受信装置１０）の出力データにエラーが発生しない限界のノイズ量（限界ノイズ量）として表すことができる。したがって、図７に示すように、小さい時定数に対しては限界ノイズ量は小さくなる。すなわち、耐ノイズ特性が悪くなる。逆に、大きい時定数に対しては限界ノイズ量は大きくなる。すなわち、耐ノイズ特性が良くなる。入力信号に含まれるノイズ量は、入力信号のＣ／Ｎ値によって正確に表すことができる。
【００９０】
一方、耐振動特性は、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部（この場合は衛星放送受信装置１０）の出力データにエラーが発生しない限界の振動量（限界振動量）として表すことができる。振動は結果的にフロントエンドユニット内部の１／Ｑ信号の周波数変動をもたらすため、限界の振動量は限界の周波数変動量（限界周波数変動量）として表すことができる。したがって、図７に示すように、小さい時定数に対しては限界周波数変動量は大きくなる。すなわち、耐振動特性が良くなる。逆に、大きい時定数に対しては限界周波数変動量は大きくなる。すなわち、耐振動特性が悪くなる。
【００９１】
ここで、一例として、図７において、入力信号に含まれるノイズ量がＮ２である場合について以下に考察する。
この場合、ＰＬＬループフィルタの時定数はＴｃに設定されている必要がある。この時、限界周波数振動量はＳａであり、この例においては最も悪い特性となる。ここで、天候の変化等の理由により、入力信号に含まれるノイズ量がＮ２からＮ１に変化した場合、ＰＬＬループフィルタの時定数はＴａに変更することが可能となり、この変更を実行することによって限界周波数振動量はＳｃとなり、耐振動特性を良くすることができる。
【００９２】
このように、入力信号のＣ／Ｎ値（ノイズ量）に応じて定期的にＰＬＬループフィルタの時定数を変更、より具体的には、予め調査された衛星放送受信部からの出力信号にエラーが発生しない範囲で小さくなるようにＣＰＵ３０によって変化させることにより、時間軸に対して常に最適なＰＬＬループフィルタの時定数を設定することができる。この結果、常に最適な耐ノイズ特性と耐振動特性とを得ることができる。
【００９３】
また、本実施の形態に係る衛星放送受信システムは、上記信号状態検出回路１２が、入力信号の状態として、復調後の入力信号のＢＥＲ値を検出し、これにより、復調後の入力信号のＢＥＲ値に応じて復調ＩＣパラメータを変更する構成としてもよい。このような構成を有する衛星放送受信システムを図８に示す。
【００９４】
本実施の形態に係る上記衛星放送受信システムは、図４において、衛星放送受信装置１０に代えて、図８に示すように、上記信号状態検出回路１２が、入力信号を復調する復調回路１２ｂと、復調後の入力信号のＢＥＲ値を検出するＢＥＲ値検出回路１２ｃを有する衛星放送受信装置１０’を備えた構成を有している。なお、図８に示す衛星放送受信システムにおける信号状態検出回路１２の内部の構成以外の構成並びに動作は、図１並びに図４に示す衛星放送受信システムと同じであるため、ここではその説明を省略する。
【００９５】
次に、図９に示すフローチャートに基づいて、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部の衛星放送受信用のフロントエンドユニットの制御方法として、図８に示す衛星放送受信装置１０’の８相ＰＳＫ復調ＩＣ２０の特性制御、つまり、復調ＩＣパラメータを、復調後の入力信号におけるＢＥＲ値に応じて変更する場合における８相ＰＳＫ復調ＩＣ２０の特性制御について以下に説明する。
【００９６】
この場合、上記フロントエンドユニットでは、先ず、図９に示すように、外部のＣＰＵ３０からの制御データに基づいて、初期設定（Ｓ４１）の後、８相ＰＳＫ復調ＩＣ２０の特性、より具体的には、信号復調回路である８相ＰＳＫ復調回路２３の特性を決めるパラメータ（復調ＩＣパラメータ、例えば図３に示すように復調ＩＣループフィルタの時定数）の設定が行われる（Ｓ４２）。
【００９７】
次に、信号状態検出回路１２における復調回路１２ｂで、入力信号を復調（Ｓ４３）した後、ＢＥＲ値検出回路１２ｃで、復調された入力信号のＢＥＲ値を検出し（Ｓ４４）、現在設定されているパラメータ（復調ＩＣパラメータ）が、検出されたＢＥＲ値に対して最適な値かどうかを判定（復調ＩＣパラメータ判定）する（Ｓ４５）。
【００９８】
Ｓ４５で判定結果がＮＧであれば、復調ＩＣパラメータの設定を変更し（Ｓ４８）、再びＳ４２に戻って復調ＩＣパラメータを設定し、入力信号の復調（Ｓ４３）、復調後の入力信号のＢＥＲ値検出（Ｓ４４）、復調ＩＣパラメータ判定（Ｓ４５）を、Ｓ４５で判定結果がＯＫとなるまで繰り返す。
【００９９】
一方、Ｓ４５で、判定結果がＯＫとなった場合は、復調ＩＣパラメータの設定を完了し（Ｓ４６）、以降、次にパラメータが変更されるまで、Ｓ４６で設定されたパラメータを用いて信号の受信が行われる。
【０１００】
Ｓ４６で設定が完了すると、上記信号状態検出回路１２は、待機状態に入る（Ｓ４７）。そして、定期的にＳ４３に戻って入力信号のＢＥＲ値の検出を行い、復調ＩＣパラメータの判定（Ｓ４５）を行うことにより、時間軸に対して常に最適なパラメータ値が設定される。従って、常に最適な受信性能を確保することが可能となる。
【０１０１】
以上のように、本実施の形態に係る衛星放送受信システムは、（１）受信アンテナから入力された入力信号を、復調、例えばディジタル復調する信号復調回路および上記受信アンテナから入力された入力信号の状態を検出する信号状態検出回路を備えた衛星放送受信部と、（２）上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を変化させる制御部とを備えた構成を有している。
【０１０２】
本実施の形態に係る衛星放送受信部は、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信装置であって、入力信号の状態に応じて上記信号復調回路の特性を外部制御によって変化させることにより、常に最適な受信性能を確保するようになっている。
【０１０３】
本実施の形態に係る上記衛星放送受信システムは、より具体的には、（１）受信アンテナから入力された入力信号を復調すべきベースバンド信号に変換するチューナフロントエンド回路と、上記チューナフロントエンド回路より出力されるベースバンド信号に対して、復調、例えばディジタル復調を行う信号復調回路と、上記受信アンテナから入力された入力信号の状態を検出する信号状態検出回路とを備えた衛星放送受信部と、（２）上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を変化させる制御部とを備えた構成を有している。
【０１０４】
本実施の形態に係る衛星放送受信システムによれば、受信性能を左右する、信号復調回路の特性を、入力信号の状態、例えば入力信号のＣ／Ｎ値、復調後のＢＥＲ値（復調された入力信号のＢＥＲ値）等に応じて変化させることにより、ＰＬＬループフィルタの時定数等、上記信号復調回路の特性を決定するパラメータを、初期設定のまま使用する場合と異なり、入力信号の状態に応じた最適な値に設定することができ、上記信号復調回路の特性を、入力信号の状態に応じた最適な状態（特性値）に保つことができる。例えば、信号復調回路（ＩＣ）におけるＰＬＬループフィルタの時定数を、入力信号のＣ／Ｎの状態に応じて、予め調査された衛星放送受信部（衛星放送受信装置）の出力信号にエラーが発生しない範囲で限界まで小さくなるように、上記制御部による外部制御によって変化させることにより、常に最良な耐振動特性（限界周波数変動量）を確保することができる。このため、常に最適な受信性能を保つことができる。これにより、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。
【０１０５】
なお、本実施の形態では、衛星放送受信部がＢＳディジタル衛星放送を受信するＢＳディジタル衛星放送受信部からなる場合を例に挙げて説明したが、本発明に係る衛星放送受信システムは、これに限定されるものではない。本実施の形態において説明したフロントエンドユニットは、主にデジタル衛星放送受信用のセットトップボックス(Set top Box) もしくはＢＳ(broadcasting satellite)あるいはＣＳ(communication satellite) 内蔵ＴＶに使用される。なお、本発明において、衛星放送には、ＢＳもＣＳも含まれるものとする。上記衛星放送受信システムをＣＳディジタル衛星放送の受信に使用する場合、上記信号復調回路（ＩＣ）としては、ＰＳＫ復調ＩＣとして、例えばＱＰＳＫ（quadriphase phase shift keying）復調ＩＣが好適に用いられる等、上記信号復調および誤り訂正としては、受信した放送形態に応じた処理が行われる。また、上記搬送波の変調方式（信号復調）としては、ＰＳＫ方式に限定されるものではない。
【０１０６】
また、上記衛星放送受信システムとしては、ディジタル衛星放送を受信するものに限定されるものではなく、アナログ衛星放送の受信を行うものであってもよい。例えば、上記衛星放送受信部としてアナログ衛星放送受信部を備え、チューナフロントエンド部にて、受信アンテナで受信したアナログ衛星放送の高周波信号（ＲＦ信号）より選局およびＩＦ復調を行い、該チューナフロントエンド部より出力されるＩＦ信号に対してアナログ復調処理（ＦＭ復調処理）を行う構成としてもよく、ディジタル放送、アナログ放送の両方に対応した構成を有していてもよい。
【０１０７】
〔実施の形態２〕
本実施の形態について、図１０に基づいて説明すれば、以下の通りである。
本実施の形態では、前記実施の形態１との相違点について説明するものとし、前記実施の形態１で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【０１０８】
図１０は本実施の形態に係る衛星放送受信システムの概略構成を示すブロック図である。なお、本実施の形態でも、衛星放送受信システムの一例として、ＢＳディジタル衛星放送受信システムを例に挙げて説明するものとするが、本発明はこれに限定されるものではない。
【０１０９】
本実施の形態に係る衛星放送受信システムは、図１０に示すように、図１に示す衛星放送受信システムにおいて、制御用インターフェース１３、制御用インターフェース２９、およびＣＰＵ３０にそれぞれ接続される共通の双方向バスラインとして、データ線３１ａとクロック線３１ｂとからなるＩＩＣ（Inter Integrated Circuit）バスライン３１を備え、このＩＩＣバスライン３１上でデータパルスとそれに同期したクロックパルスとを送受信するようになっている。
【０１１０】
つまり、上記衛星放送受信システムにおいて、衛生放送受信部である衛星放送受信装置４０における８相ＰＳＫ復調ＩＣ２０並びに信号状態検出回路１２は、制御用インターフェース２９あるいは制御用インターフェース１３により、共通のＩＩＣバスライン３１を介して外部のＣＰＵ３０と接続され、制御用インターフェース２９あるいは制御用インターフェース１３から、共通のＩＩＣバスライン３１を介して、データおよびクロックのパルスを送受信することによって外部制御が行われる。これにより、衛星放送受信装置４０のフロントエンドユニットに設けられた、ＰＬＬ回路２６と閉ループを構成するＶＣＯ回路２８は、上記ＩＩＣバスライン３１から制御用インターフェース２９に入力されるデータおよびクロックのパルスに基づく復調ＩＣパラメータに応じた局部発振信号を出力する。
【０１１１】
このように、本実施の形態では、上記ＩＩＣバスライン３１を介して、データおよびクロックのパルスを送受信することによって、８相ＰＳＫ復調ＩＣ２０のパラメータ（復調ＩＣパラメータ）の設定、変更を行うことができる。
【０１１２】
なお、上記衛星放送受信システムにおける衛星放送受信装置４０としては、前記実施の形態１にて示した衛星放送受信装置１０あるいは衛星放送受信装置１０’の何れも使用することができる。つまり、本実施の形態に係る衛星放送受信システムにおける衛星放送受信装置４０は、前記衛星放送受信装置１０あるいは衛星放送受信装置１０’における制御用インターフェース１３並びに制御用インターフェース２９の入出力端子がＣＰＵ３０と共通に用いられるＩＩＣバスライン３１に接続された構成を有し、該衛星放送受信装置４０に用いられる信号状態検出回路１２としては、Ｃ／Ｎ値検出回路１２ａを備え、入力信号のＣ／Ｎ値を検出する構成としてもよく、復調回路１２ｂと、ＢＥＲ値検出回路１２ｃとを備え、復調された入力信号のＢＥＲ値を検出する構成としてもよい。
【０１１３】
本実施の形態によれば、復調ＩＣパラメータの設定に共通のＩＩＣバスライン３１を使用するため、制御用インターフェース１３、制御用インターフェース２９、およびＣＰＵ３０の各入出力端子を上記ＩＩＣバスライン３１にそれぞれ接続するだけで上記制御を行うことができるので、制御用インターフェース１３、制御用インターフェース２９、およびＣＰＵ３０間で検出結果や制御信号を遣り取りするための制御系統（制御情報用の制御情報ライン等）を新たに設ける必要が無く、より簡単で安価なシステムを提供することができる。
【０１１４】
〔実施の形態３〕
本実施の形態について、図１１に基づいて説明すれば、以下の通りである。
本実施の形態では、前記実施の形態１および２との相違点について説明するものとし、前記実施の形態１および２で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【０１１５】
図１１は本実施の形態に係る衛星放送受信システムの概略構成を示すブロック図である。なお、本実施の形態でも、衛星放送受信システムの一例として、ＢＳディジタル衛星放送受信システムを例に挙げて説明するものとするが、本発明はこれに限定されるものではない。
【０１１６】
図１１に示すように、本実施の形態に係る衛星放送受信システムにおける衛星放送受信装置５０（衛星放送受信部）のフロントエンドユニットは、周波数選局・Ｉ／Ｑ復調回路１１と８相ＰＳＫ復調ＩＣ５１とを備え、該８相ＰＳＫ復調ＩＣ５１内部に、信号状態検出回路１２が設けられた構成を有している。
【０１１７】
これにより、前記実施の形態１および２では周波数ダウンコンバータ２を介して受信アンテナ１から衛星放送受信部に入力された入力信号は、該衛星放送受信部において２分配され、その一方が周波数選局・Ｉ／Ｑ復調回路１１に送出され、他方が信号状態検出回路１２に入力されることで、該信号状態検出回路１２では、周波数ダウンコンバータ２で第１中間周波数信号に周波数変換された入力信号あるいは第１中間周波数信号に周波数変換された後、復調された入力信号の状態を検出するようになっていたが、本実施の形態では、８相ＰＳＫ復調回路２３によりディジタル復調された入力信号の状態を検出するようになっている。
【０１１８】
つまり、本実施の形態に係る８相ＰＳＫ復調ＩＣ５１は、Ａ／Ｄコンバータ２１・２２、８相ＰＳＫ復調回路２３、トレリスデコーダ２４、リードソロモンデコーダ２５、ＰＬＬ回路２６、ループフィルタ２７、ＶＣＯ回路２８、制御用インターフェース２９に加えて、信号状態検出回路１２を備え、該信号状態検出回路１２による検出結果は、制御用インターフェース２９を介してＣＰＵ３０によって検出されるようになっている。
【０１１９】
この場合、上記信号状態検出回路１２としては、信号復調回路（ＩＣ）としての８相ＰＳＫ復調ＩＣ５１が本来有する、例えばＣ／Ｎモニタレジスタ等の信号検出機能（信号検出機構）を使用することができる。上記信号状態検出回路１２として例えばＣ／Ｎモニタレジスタを使用した場合、上記信号状態検出回路１２は、入力信号の状態として入力信号のＣ／Ｎ値を検出する。なお、上記信号状態検出回路１２としては、Ｃ／Ｎモニタレジスタに限定されず、８相ＰＳＫ復調ＩＣ５１が本来有する信号検出機能（信号検出機構）を使用することができ、例えば復調された入力信号のＢＥＲ値を検出する構成とすることもできる。上記８相ＰＳＫ復調ＩＣ５１の特性制御としては、前記実施の形態１において、図２、図３、図５、図６、または図９に示したフローチャートと同じであるため省略する。
【０１２０】
本実施の形態では、このように、入力信号の状態の検出に、もともと８相ＰＳＫ復調ＩＣ５１が有する機能を使用するため、新たに入力信号の状態検出用の回路等を設ける必要が無く、より簡単で安価なシステムを提供することができる。
【０１２１】
また、本実施の形態に係る衛星放送受信システムにおいても、上記衛星放送受信装置５０におけるＣＰＵ３０と８相ＰＳＫ復調ＩＣ５１とが共に、データ線３１ａとクロック線３１ｂとからなる共通のＩＩＣバスライン３１に接続されていることで、このＩＩＣバスライン３１上でデータパルスとそれに同期したクロックパルスとを送受信することにより、上記信号状態検出回路１２により検出した入力信号の状態をＩＩＣバスライン３１を介してＣＰＵ３０にて検出することができる。また、上記ＩＩＣバスライン３１を介して、データおよびクロックのパルスを送受信することによって、８相ＰＳＫ復調ＩＣ５１のパラメータ（復調ＩＣパラメータ）の設定、変更を行うことができる。
【０１２２】
このように、本実施の形態においても、制御用インターフェース２９とＣＰＵ３０とは、実施の形態１にて用いたような制御情報用の制御情報ラインにより接続することもできるが、図１１に示したように、復調ＩＣパラメータの設定に共通のＩＩＣバスライン３１を使用し、制御用インターフェース２９およびＣＰＵ３０の各入出力端子を上記ＩＩＣバスライン３１にそれぞれ接続することで、制御用インターフェース２９とＣＰＵ３０との間で検出結果や制御信号を遣り取りするための制御系統（制御情報用の制御情報ライン等）を新たに設ける必要が無く、より簡単で安価なシステムを提供することができる。
【０１２３】
本実施の形態に係る衛星放送受信システムでは、受信アンテナ１で受信された信号（ＲＦ(radio frequency：無線周波数）信号）、すなわち、衛生放送は、周波数ダウンコンバータ２を介して衛星放送受信装置５０における周波数選局・Ｉ／Ｑ復調回路１１に入力され、周波数選局・Ｉ／Ｑ復調回路１１で選局された後、Ｉ／Ｑ復調されてディジタル復調すべきベースバンド信号（Ｉ信号およびＱ信号）に変換され、８相ＰＳＫ復調ＩＣ５１に送出される。なお、上記各部（回路）における動作は、前記実施の形態１にて示した通りである。
【０１２４】
このようにして変換されたベースバンド信号のうち、Ｉ信号はＡ／Ｄコンバータ２１に入力され、Ｑ信号はＡ／Ｄコンバータ２２に入力され、それぞれアナログ／ディジタル変換されて８相ＰＳＫ復調回路２３に送出される。
【０１２５】
８相ＰＳＫ復調回路２３に入力された信号は、信号状態検出回路１２にて、状態の検出が行われ、この検出結果は、制御用インターフェース２９を介してＩＩＣバスライン３１からＣＰＵ３０に出力され、該ＣＰＵ３０において検出される。
【０１２６】
また、上記８相ＰＳＫ復調ＩＣ５１は、ＩＩＣバスライン３１を介して、ＣＰＵ３０によって、その動作が制御されている。
【０１２７】
上記８相ＰＳＫ復調ＩＣ５１には、ＣＰＵ３０から例えば受信チャネルの選局データがＩＩＣバスライン３１を介してデータパルスおよびクロックパルスとして与えられている。該データは、制御用インターフェース２９を介してＰＬＬ回路２６に入力される。該ＰＬＬ回路２６では、上記データに対応して、上記８相ＰＳＫ復調ＩＣ５１における８相ＰＳＫ復調回路２３の特性を決定するパラメータ（復調ＩＣパラメータ）の設定が行われ、該パラメータに応じた発振周波数の制御等が行われ、所望する選局チャネルの信号成分に発振周波数が一致するように制御されている。ＰＬＬ回路２６による制御結果は、Ａ／Ｄコンバータ２１・２２にてディジタル変換され、８相ＰＳＫ復調回路２３に出力される。これにより、上記Ａ／Ｄコンバータ２１・２２には、上記ＰＬＬ回路２６と閉ループを形成するＶＣＯ回路２８からの局部発振信号が制御信号として与えられている。
【０１２８】
信号状態検出回路１２にて検出された入力信号の状態がＣＰＵ３０において検出されると、該ＣＰＵ３０では、信号状態検出回路１２で検出された入力信号の状態から、受信性能を左右するパラメータである、８相ＰＳＫ復調ＩＣ５１、特に、８相ＰＳＫ復調回路２３の特性を決めるパラメータ値として現在設定されているパラメータ値（復調ＩＣパラメータ）が入力信号の状態に最適な値かどうかを判定する。
【０１２９】
そして、該ＣＰＵ３０は、上記判定結果に応じて、８相ＰＳＫ復調回路２３の特性、具体的には、該８相ＰＳＫ復調回路２３の特性を決定するパラメータを最適な値に制御すべく、ＩＩＣバスライン３１から、８相ＰＳＫ復調ＩＣ５１の制御用インターフェース２９を介して、上記ＰＬＬ回路２６に入力するデータパルスおよびそクロックパルスを変更する。これにより、上記Ａ／Ｄコンバータ２１・２２には、上記信号状態検出回路１２で検出された入力信号の状態に応じた局部発振信号（制御信号）が与えられる。
【０１３０】
そして、前記周波数選局・Ｉ／Ｑ復調回路１１より上記Ａ／Ｄコンバータ２１・２２を介して８相ＰＳＫ復調回路２３に出力されたＩ信号およびＱ信号は、該８相ＰＳＫ復調回路２３にて８相ＰＳＫ復調されてトレリスデコーダ２４に出力され、トレリス符号化８相ＰＳＫ変調された後、リードソロモンデコーダ２５を介してトランスポートストリームデータとして衛星放送受信装置５０より後段の回路に出力される。
【０１３１】
本実施の形態においても、このように、上記信号状態検出回路１２にて受信アンテナ１から衛生放送受信部に入力された入力信号の状態を検出し、該検出結果に基づいて８相ＰＳＫ復調回路２３の特性を最適な値に制御することで、常に最適な受信性能を確保することができる。これにより、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。
【０１３２】
〔実施の形態４〕
本実施の形態について、図１２および図１３に基づいて説明すれば、以下の通りである。
本実施の形態では、実施の形態１〜３との相違点について説明するものとし、前記実施の形態１〜３で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【０１３３】
図１２は本実施の形態に係る衛星放送受信システムの概略構成を示すブロック図である。なお、本実施の形態でも、衛星放送受信システムの一例として、ＢＳディジタル衛星放送受信システムを例に挙げて説明するものとするが、本発明はこれに限定されるものではない。
【０１３４】
図１２に示すように、本実施の形態に係る衛星放送受信システムにおける衛星放送受信装置６０（衛星放送受信部）のフロントエンドユニットは、周波数選局・Ｉ／Ｑ復調回路１１と８相ＰＳＫ復調ＩＣ６１とを備え、該８相ＰＳＫ復調ＩＣ６１内部に、信号状態検出回路１２が設けられた構成を有している。本実施の形態において、８相ＰＳＫ復調ＩＣ６１並びに上記信号状態検出回路１２は、前記実施の形態３に示す８相ＰＳＫ復調ＩＣ５１並びに信号状態検出回路１２と同様の構成を有している。
【０１３５】
本実施の形態に係る上記８相ＰＳＫ復調ＩＣ６１は、前記８相ＰＳＫ復調ＩＣ５１の構成に加えて、上記信号状態検出回路１２とＣＰＵ３０との双方に接続され、上記ＣＰＵ３０に、上記入力信号の状態に基づく割り込み信号を出力する信号状態出力フラグ６２を有している。
【０１３６】
該信号状態出力フラグ６２は、信号状態検出回路１２に接続されて該信号状態検出回路１２からの入力信号の状態の検出データに基づいて出力信号のレベルをＨ（high）とＬ(low) とで切り換えるようになっている。
【０１３７】
また、該信号状態出力フラグ６２は、ＣＰＵ３０の割り込み制御用入力ポート３０ａに接続されており、該信号状態出力フラグ６２の出力信号（Ｈ／Ｌ信号）によってＣＰＵ３０に対して割り込みをかけることで、信号状態検出回路１２で検出された入力信号の状態を検出するようになっている。
【０１３８】
そして、ＣＰＵ３０は、上記信号状態出力フラグ６２からの割り込み信号の有無により各々別個の復調ＩＣパラメータを設定することで入力信号の状態に応じて復調ＩＣのパラメータ設定を変更すべく、８相ＰＳＫ復調ＩＣ６１の制御用インターフェース２９を介してＰＬＬ回路２６に入力するデータを変更する。
【０１３９】
上記信号状態出力フラグ６２からＣＰＵ３０への割り込みによる入力信号の状態検出は、例えば、上記８相ＰＳＫ復調ＩＣ６１の信号状態出力フラグ６２に、一例としてＣ／Ｎモニタフラグを用いた場合、Ｃ／Ｎモニタフラグは、入力信号のＣ／Ｎ値が予め設定されたＣ／Ｎ値より小さくなった場合にはＨ（high）レベルの信号（Ｈ信号）を出力し、逆に、入力信号のＣ／Ｎ値が予め設定されたＣ／Ｎ値より大きくなった場合にはＬ(low) レベルの信号（Ｌ信号) を出力するといった動作を行なうことで行われる。
【０１４０】
ここで、入力信号のＣ／Ｎ値が、予め設定された所定の値よりも小さくなった場合に復調ＩＣパラメータを切り替えるといった制御を行う場合、上記ＣＰＵ３０の割り込み制御用入力ポート３０ａヘの入力信号がＨレベルとなった時に割り込み制御がかかるように設定しておくことにより、入力信号のＣ／Ｎ値に応じて復調ＩＣパラメータを切り替える制御を行うことができる。
【０１４１】
このように、本実施の形態でも、上記信号状態検出回路１２にて受信アンテナ１から衛星放送受信部に入力された入力信号の状態を検出し、該検出結果に基づいて８相ＰＳＫ復調回路２３の特性を最適な値に制御することで、常に最適な受信性能を確保することができるようになっている。
【０１４２】
次に、図１３に示すフローチャートに基づいて、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部の衛星放送受信用のフロントエンドユニットの制御方法として、上記衛星放送受信装置６０の８相ＰＳＫ復調ＩＣ６１の特性制御について以下に説明する。
【０１４３】
上記フロントエンドユニットでは、先ず、図１３に示すように、外部のＣＰＵ３０からの制御データに基づいて、初期設定（Ｓ５１）を行った後、８相ＰＳＫ復調ＩＣ６１の特性、より具体的には、信号復調回路である８相ＰＳＫ復調回路２３の特性を決めるパラメータ（復調ＩＣパラメータ）の設定が行われる（Ｓ５２）。
【０１４４】
次に、ＣＰＵ３０にて、信号状態出力フラグ６２からの割り込み信号が検出されると（Ｓ５３）、復調ＩＣパラメータの設定を変更し（Ｓ５６）、再びＳ５２に戻って復調ＩＣパラメータを設定し、割り込み信号の検出を行う（Ｓ５３）。
【０１４５】
Ｓ５３で割り込み信号がない場合、つまり、割り込み信号が検出されないときは、設定を完了（Ｓ５４）して待機状態に入る（Ｓ５５）。
【０１４６】
以上のように、本実施の形態によれば、初期設定の後、割り込み信号の有無を検出し、割り込み信号の有無で各々別個のパラメータを設定することにより、入力信号の状態に応じて復調ＩＣのパラメータ設定を切り替えることができ、時間軸に対して常に最適なパラメータ値を設定することができる。これにより、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。また、本実施の形態によれば、制御フローが簡略化されることにより、ソフトの設計が容易となり、ＣＰＵ３０の負担も軽減されるため、より簡単で安価なシステムを提供することができる。
【０１４７】
なお、本実施の形態では、上記信号状態検出回路１２が８相ＰＳＫ復調ＩＣ６１内部に設けられている構成としたが、前記実施の形態１に示すように、上記信号状態検出回路１２が、８相ＰＳＫ復調ＩＣ６１の前段に設けられている構成としてもよい。
【０１４８】
【発明の効果】
本発明に係る衛星放送受信システムは、以上のように、受信アンテナから入力された入力信号を復調する信号復調回路および上記受信アンテナから入力された入力信号の状態を検出する信号状態検出回路を備えた衛星放送受信部と、上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を変化させる制御部とを備えている構成である。
【０１４９】
それゆえ、受信性能を左右する、信号復調回路の特性を、上記入力信号の状態に応じて変化させることができるので、該信号復調回路の特性を、上記入力信号の状態に応じた最適な状態（特性値）に保つことができる。このため、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができるという効果を奏する。
【０１５０】
本発明に係る衛星放送受信システムは、以上のように、上記制御部は、上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を決定するＰＬＬループフィルタの時定数を変化させる構成である。
【０１５１】
上記ＰＬＬループフィルタの時定数に対する耐ノイズ特性および耐振動特性は、互いに相反する傾向性を有している。しかしながら、上記の構成によれば、入力信号の状態に応じて上記ＰＬＬループフィルタの時定数を変化させることで、上記信号復調回路の特性を、上記入力信号の状態に応じて変化させることができる。それゆえ、上記の構成によれば、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができるという効果を奏する。
【０１５２】
本発明に係る衛星放送受信システムは、以上のように、上記信号状態検出回路は、上記受信アンテナから入力された入力信号のＣ／Ｎ値を検出し、上記制御部は、上記信号状態検出回路で検出された入力信号のＣ／Ｎ値に応じて上記信号復調回路の特性を変化させる構成である。
【０１５３】
入力信号に含まれるノイズ量は、入力信号のＣ／Ｎ値によって正確に表すことができるが、一般的に、耐ノイズ特性と耐振動特性とは互いに相反する傾向を有している。しかしながら、上記の構成によれば、入力信号のＣ／Ｎ値に応じて上記信号復調回路の特性を変化させることで、常に最適な受信性能を確保することができる。それゆえ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができるという効果を奏する。
【０１５４】
本発明に係る衛星放送受信システムは、以上のように、上記信号状態検出回路は、上記受信アンテナから入力された入力信号のＣ／Ｎ値を検出し、上記制御部は、上記信号状態検出回路で検出された入力信号のＣ／Ｎ値に応じて、上記信号復調回路の特性を決定するＰＬＬループフィルタの時定数を、予め調査された衛星放送受信部の出力信号にエラーが発生しない範囲で限界まで小さくなるように変化させる構成である。
【０１５５】
入力信号に含まれるノイズ量は、入力信号のＣ／Ｎ値によって正確に表すことができるが、一般的に、耐ノイズ特性と耐振動特性とは互いに相反する傾向を有している。耐ノイズ特性は、上記衛星放送受信部の出力データにエラーが発生しない限界のノイズ量（限界ノイズ量）として表すことができる。一方、耐振動特性は、上記衛星放送受信部の出力データにエラーが発生しない限界の振動量（限界振動量）として表すことができ、限界の振動量は限界の周波数変動量（限界周波数変動量）として表すことができる。そして、ＰＬＬループフィルタの時定数が小さくなると、限界周波数変動量は大きくなる傾向にある。すなわち、耐振動特性が良くなる。
【０１５６】
それゆえ、上記信号状態検出回路で検出された入力信号のＣ／Ｎ値（ノイズ量）に応じて、上記信号復調回路の特性を決定するＰＬＬループフィルタの時定数を、予め調査された衛星放送受信部の出力信号にエラーが発生しない範囲で限界まで小さくなるように変化させることで、常に最適な耐振動特性を得ることができる。このため、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができるという効果を奏する。
【０１５７】
本発明に係る衛星放送受信システムは、以上のように、上記信号状態検出回路は、上記受信アンテナから入力された入力信号の復調後のＢＥＲ値を検出し、上記制御部は、上記信号状態検出回路で検出された、復調された入力信号のＢＥＲ値に応じて上記信号復調回路の特性を変化させる構成である。
【０１５８】
それゆえ、上記信号復調回路の特性を、復調された入力信号のＢＥＲ値に応じた最適な状態（特性値）に保つことができるので、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができるという効果を奏する。
【０１５９】
本発明に係る衛星放送受信システムは、以上のように、上記制御部と衛星放送受信部との間でデータパルスおよびクロックパルスの送受信が可能な双方向バスラインを備え、上記制御部は、上記双方向バスラインを介して上記衛星放送受信部とデータパルスおよびクロックパルスを送受信することによって上記信号復調回路の特性を変化させる構成である。
【０１６０】
それゆえ、上記信号復調回路の特性を変化させるために、上記制御部と衛星放送受信部との間、具体的には、例えば上記制御部と上記信号復調回路との間並びに上記制御部と信号状態検出回路との間で検出結果や制御信号を遣り取りするための制御系統を新たに設ける必要が無く、より簡素で安価な衛星放送受信システムを提供することができるという効果を奏する。
【０１６１】
本発明に係る衛星放送受信システムは、以上のように、上記信号状態検出回路が、上記信号復調回路が有する信号状態検出機構である構成である。
【０１６２】
それゆえ、入力信号の状態の検出に、上記信号復調回路が有する信号状態検出機構を使用することができるので、新たに入力信号の状態検出用の回路等を設ける必要が無く、より簡素で安価な衛星放送受信システムを提供することができるという効果を奏する。
【０１６３】
本発明に係る衛星放送受信システムは、以上のように、上記衛星放送受信部が、上記信号状態検出回路と制御部との双方に接続され、上記制御部に、上記入力信号の状態に基づく割り込み信号を出力する信号状態出力フラグを備え、上記制御部は、上記信号状態検出回路に接続された信号状態出力フラグの割り込み信号によって上記信号復調回路の特性を変化させる構成である。
【０１６４】
それゆえ、上記制御部は、上記信号状態検出回路に接続された信号状態出力フラグの割り込み信号によって上記信号復調回路の特性を変化させることができるので、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができると共に、制御フローが簡略化されることにより、ソフトの設計が容易となり、上記制御部の負担も軽減されるため、より簡素で安価なシステムを提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る衛星放送受信用システムの概略構成を示すブロック図である。
【図２】図１に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示すフローチャートである。
【図３】図１に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示す他のフローチャートである。
【図４】本発明の一実施の形態に係る衛星放送受信用システムの構成の一例を示すブロック図である。
【図５】図４に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示すフローチャートである。
【図６】図４に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示す他のフローチャートである。
【図７】ＰＬＬループフィルタの時定数に対する耐ノイズ特性および耐振動特性の一例を示すグラフである。
【図８】本発明の一実施の形態に係る衛星放送受信用システムの構成の他の例を示すブロック図である。
【図９】図８に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示す他のフローチャートである。
【図１０】本発明の他の実施の形態に係る衛星放送受信用システムの概略構成を示すブロック図である。
【図１１】本発明のさらに他の実施の形態に係る衛星放送受信用システムの概略構成を示すブロック図である。
【図１２】本発明のさらに他の実施の形態に係る衛星放送受信用システムの概略構成を示すブロック図である。
【図１３】図１２に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示すフローチャートである。
【図１４】従来の衛星放送受信用システムの概略構成を示すブロック図である。
【図１５】従来の衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示すフローチャートである。
【符号の説明】
１ 受信アンテナ
２ 周波数ダウンコンバータ
１０ 衛星放送受信装置（衛星放送受信部）
１０’ 衛星放送受信装置（衛星放送受信部）
１１ 周波数選局・Ｉ／Ｑ復調回路
１２ 信号状態検出回路
１２ａ Ｃ／Ｎ値検出回路
１２ｂ 復調回路
１２ｃ ＢＥＲ値検出回路
１３ 制御用インターフェース
２０ ８相ＰＳＫ復調ＩＣ
２１ Ａ／Ｄコンバータ
２２ Ａ／Ｄコンバータ
２３ ８相ＰＳＫ復調回路（信号復調回路）
２４ トレリスデコーダ
２５ リードソロモンデコーダ
２６ ＰＬＬ回路
２７ ループフィルタ
２８ ＶＣＯ回路
２９ 制御用インターフェース
３０ ＣＰＵ（制御部）
３０ａ 割り込み制御用入力ポート
３１ ＩＩＣバスライン（双方向バスライン）
３１ａ データ線
３１ｂ クロック線
４０ 衛星放送受信装置（衛星放送受信部）
５０ 衛星放送受信装置（衛星放送受信部）
５１ ８相ＰＳＫ復調ＩＣ
６０ 衛星放送受信装置（衛星放送受信部）
６１ ８相ＰＳＫ復調ＩＣ
６２ 信号状態出力フラグ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a satellite broadcast receiving system, and in particular, a front end unit used for a TV with a built-in set top box, BS (broadcasting satellite) or CS (communication satellite) for receiving digital satellite broadcasts. The present invention relates to a satellite broadcast receiving system including a satellite broadcast receiving unit having
[0002]
[Prior art]
FIG. 14 is a block diagram showing a schematic configuration of a satellite broadcast receiving system including a satellite broadcast receiving unit having a satellite broadcast receiving front end incorporating an 8-phase PSK demodulation circuit and an error correction circuit as an example.
[0003]
As shown in FIG. 14, the satellite broadcast receiving system includes a receiving antenna 1, a frequency down converter 2, a satellite broadcast receiving device 100 as a satellite broadcast receiving unit, and a CPU 101 such as a microcontroller.
[0004]
The satellite broadcast receiving apparatus 100 includes a front end unit for receiving satellite broadcasts. The front end unit for receiving satellite broadcasts includes a frequency tuning / I / Q demodulation circuit 11 and the frequency tuning / I. An 8-phase PSK demodulating IC (integrated circuit) 20 that receives the I signal and the Q signal from the / Q demodulating circuit 11 and performs demodulation is provided.
[0005]
The 8-phase PSK demodulating IC 20 in the front end unit is controlled by a CPU 101 (microcontroller) provided outside, that is, outside the satellite broadcast receiving apparatus 100. FIG. 15 is a flowchart showing a control method of the satellite broadcast reception front-end unit in the conventional satellite broadcast reception system.
[0006]
In the satellite broadcast receiving apparatus 100 in the conventional satellite broadcast receiving system, parameters that affect the reception performance (for example, the time constant of the PLL loop filter of the demodulation circuit) are initially set based on control data from the external CPU 101. After (S101) is performed, the setting (S102) of the parameters (demodulation IC parameters) that determine the characteristics of the 8-phase PSK demodulation IC 20, more specifically, the characteristics of the 8-phase PSK demodulation circuit 23, which is a signal demodulation circuit, is performed. The setting is completed (S103).
[0007]
[Problems to be solved by the invention]
However, in the above conventional satellite broadcast receiving system, the parameters that influence the reception performance (for example, the time constant of the PLL loop filter of the demodulation circuit) are only set as initial settings, and thereafter control from the outside is not performed. I have not been told.
[0008]
For this reason, for example, there are a plurality of reception performances that tend to conflict with each other for a specific parameter (demodulation IC parameter), and the reception performance varies depending on the state of the input signal. If the parameters that are initially set are used as they are regardless of the change in the state of the input signal, the reception performance may be lowered depending on the state of the input signal. For this reason, the conventional satellite broadcast receiving system cannot always maintain optimum reception performance according to the state of the input signal.
[0009]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a satellite broadcast receiving system that can always maintain optimum reception performance in accordance with the state of an input signal.
[0010]
[Means for Solving the Problems]
In order to solve the above problems, a satellite broadcast receiving system according to the present invention demodulates an input signal input from a receiving antenna (for example, a PSK demodulating circuit (IC) such as an 8-phase PSK demodulating circuit), and A satellite broadcast receiving unit (for example, digital satellite broadcast reception) including a signal state detection circuit for detecting the state of the input signal (for example, the C / N value of the input signal or the BER value of the demodulated input signal) input from the receiving antenna. A satellite broadcast receiving device such as a device) and a control unit (for example, a CPU of a microcontroller) that changes the characteristics of the signal demodulation circuit in accordance with the state of the input signal detected by the signal state detection circuit. It is characterized by.
[0011]
According to the above configuration, the characteristics of the signal demodulator circuit, which affects the reception performance, is changed according to the state of the input signal, so that the characteristics of the signal demodulator circuit are optimized according to the state of the input signal. It can be kept in a proper state (characteristic value). Therefore, it is possible to provide a satellite broadcast receiving system that can always ensure optimum reception performance, is resistant to rain attenuation and vibration of broadcast radio waves, and operates more stably.
[0012]
In the satellite broadcast receiving system according to the present invention, in order to solve the above problems, the control unit determines a characteristic of the signal demodulation circuit according to the state of the input signal detected by the signal state detection circuit. It is characterized by changing the time constant of the loop filter.
[0013]
The anti-noise characteristic and anti-vibration characteristic with respect to the time constant of the PLL loop filter tend to conflict with each other. As described above, there exist a plurality of reception performances that have a tendency to contradict each other with respect to a specific parameter that determines the characteristics of the signal demodulation circuit, and the reception performance changes according to the state of the input signal. In such a case, if the parameters that are initially set are used as they are regardless of the change in the state of the input signal, the reception performance may be lowered depending on the state of the input signal.
[0014]
However, according to the above configuration, the control unit changes the time constant of the PLL loop filter that determines the characteristics of the signal demodulation circuit according to the state of the input signal detected by the signal state detection circuit, Since the characteristics of the signal demodulating circuit can be changed according to the state of the input signal, it is possible to always ensure optimum reception performance. Therefore, it is possible to provide a satellite broadcast receiving system that can always ensure optimum reception performance, is resistant to rain attenuation and vibration of broadcast radio waves, and operates more stably.
[0015]
In the satellite broadcast receiving system according to the present invention, in order to solve the above-described problem, the signal state detection circuit detects a C / N value of an input signal input from the reception antenna, and the control unit The characteristic of the signal demodulating circuit is changed in accordance with the C / N value of the input signal detected by the signal state detecting circuit.
[0016]
That is, in the satellite broadcast receiving system, the state of the input signal detected by the signal state detection circuit is the C / N value of the input signal input from the receiving antenna.
[0017]
The amount of noise included in the input signal can be accurately expressed by the C / N value of the input signal, but generally, the noise resistance characteristics and the vibration resistance characteristics tend to conflict with each other. As described above, there exist a plurality of reception performances that have a tendency to contradict each other with respect to a specific parameter that determines the characteristics of the signal demodulation circuit, and the reception performance changes according to the state of the input signal. In such a case, if the parameters that are initially set are used as they are regardless of the change in the state of the input signal, the reception performance may be lowered depending on the state of the input signal.
[0018]
However, according to the above configuration, the signal state detection circuit detects the C / N value of the input signal input from the reception antenna, and the control unit detects the input signal detected by the signal state detection circuit. By changing the characteristic of the signal demodulating circuit according to the C / N value of the signal demodulating circuit, the characteristic of the signal demodulating circuit can be changed according to the C / N value of the input signal.
[0019]
For example, even if the vibration resistance characteristics are poor with the parameters set according to the initial amount of noise, if the amount of noise included in the input signal changes due to a change in weather or the like, the C of the input signal The vibration resistance characteristics can be improved by detecting the / N value and changing the parameter in accordance with the change in the state of the input signal.
[0020]
For this reason, it is possible to always ensure optimum reception performance by changing the characteristics of the signal demodulation circuit in accordance with the C / N value of the input signal. Therefore, it is possible to provide a satellite broadcast receiving system that is resistant to rain attenuation and vibration of broadcast radio waves and operates more stably.
[0021]
In the satellite broadcast receiving system according to the present invention, in order to solve the above-described problem, the signal state detection circuit detects a C / N value of an input signal input from the reception antenna, and the control unit In accordance with the C / N value of the input signal detected by the signal state detection circuit, the time constant of the PLL loop filter that determines the characteristics of the signal demodulation circuit is set in advance. It is characterized by being changed so as to become as small as possible within the range where it does not occur.
[0022]
As described above, the amount of noise included in the input signal can be accurately expressed by the C / N value of the input signal, but generally, the noise resistance characteristics and the vibration resistance characteristics tend to conflict with each other. ing. The noise resistance characteristic can be expressed as a limit noise amount (limit noise amount) at which no error occurs in the output data of the satellite broadcast receiver. On the other hand, the vibration resistance can be expressed as a limit vibration amount (limit vibration amount) in which no error occurs in the output data of the satellite broadcast receiver, and the limit vibration amount is a limit frequency variation amount (limit frequency variation amount). ). As the time constant of the PLL loop filter decreases, the limit frequency fluctuation amount tends to increase. That is, the vibration resistance is improved.
[0023]
For this reason, the satellite broadcast in which the time constant of the PLL loop filter that determines the characteristics of the signal demodulation circuit according to the C / N value (noise amount) of the input signal detected by the signal state detection circuit is examined in advance. By changing the output signal of the receiving unit so as to be as small as possible without causing an error, it is possible to always obtain optimum vibration resistance characteristics. Therefore, it is possible to provide a satellite broadcast receiving system that is resistant to rain attenuation and vibration of broadcast radio waves and operates more stably.
[0024]
In the satellite broadcast receiving system according to the present invention, in order to solve the above problem, the signal state detection circuit detects a BER value after demodulation of an input signal input from the reception antenna, and the control unit includes: The characteristic of the signal demodulating circuit is changed in accordance with the BER value of the demodulated input signal detected by the signal state detecting circuit.
[0025]
That is, in the satellite broadcast receiving system, the state of the input signal detected by the signal state detection circuit is the BER value of the demodulated input signal.
[0026]
According to the above configuration, by changing the characteristics of the signal demodulation circuit that influence the reception performance according to the BER value of the demodulated input signal, the characteristics of the signal demodulation circuit can be changed. It is possible to keep the optimum state (characteristic value) according to the BER value. Therefore, it is possible to provide a satellite broadcast receiving system that can always ensure optimum reception performance, is resistant to rain attenuation and vibration of broadcast radio waves, and operates more stably.
[0027]
In order to solve the above problems, a satellite broadcast receiving system according to the present invention is a bidirectional bus line (for example, an IIC bus line) capable of transmitting and receiving data pulses and clock pulses between the control unit and the satellite broadcast receiving unit. The control unit changes the characteristics of the signal demodulation circuit by transmitting and receiving data pulses and clock pulses to and from the satellite broadcast receiving unit via the bidirectional bus line.
[0028]
That is, in the satellite broadcast reception system, the control unit transmits and receives data pulses and clock pulses to and from the satellite broadcast reception unit via a bidirectional bus line, so that the signal demodulation circuit and signal in the satellite broadcast reception unit are transmitted. The state detection circuit is controlled (external control).
[0029]
According to said structure, in order to change the characteristic of the said signal demodulation circuit, since the common bus line (bidirectional bus line) is used by the said control part and a satellite broadcast receiving part, the characteristic of the said signal demodulation circuit Detection results between the control unit and the satellite broadcast receiving unit, specifically between the control unit and the signal demodulation circuit and between the control unit and the signal state detection circuit, for example. It is not necessary to newly provide a control system for exchanging control signals, and a simpler and cheaper satellite broadcast receiving system can be provided.
[0030]
In the satellite broadcast receiving system according to the present invention, in order to solve the above problems, the signal state detection circuit is a signal state detection mechanism (for example, a C / N monitor register) included in the signal demodulation circuit. I'm trying.
[0031]
According to the above configuration, since the signal state detection mechanism of the signal demodulating circuit is used for detecting the state of the input signal, it is not necessary to newly provide a circuit for detecting the state of the input signal. And an inexpensive satellite broadcast receiving system can be provided.
[0032]
In the satellite broadcast receiving system according to the present invention, in order to solve the above problems, the satellite broadcast receiving unit is connected to both the signal state detection circuit and the control unit, and the control unit receives the input signal. A signal state output flag (for example, a C / N monitor flag) for outputting an interrupt signal based on the state, and the control unit includes a signal state output flag interrupt signal connected to the signal state detection circuit. It is characterized by changing the characteristics.
[0033]
The detection of the state of the input signal is performed, for example, by interrupting the control unit by the H / L signal of the signal state output flag. In this case, by controlling the interrupt only when the input signal to the control unit is, for example, an H signal, the control unit can change the characteristics of the signal demodulation circuit depending on the presence or absence of the interrupt signal. As a result, it is possible to ensure the optimum reception performance at all times, to provide a satellite broadcast reception system that is more resistant to rain attenuation and vibration of broadcast radio waves and operates more stably, and to simplify the control flow. As a result, software design is facilitated and the burden on the control unit is reduced, so that a simpler and cheaper system can be provided.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
[Embodiment 1]
An embodiment according to the present invention will be described below with reference to FIGS.
FIG. 1 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to the present embodiment. Hereinafter, in the present embodiment, a BS digital satellite broadcast receiving system will be described as an example of the satellite broadcast receiving system.
[0035]
As shown in FIG. 1, the satellite broadcast receiving system according to the present embodiment includes a receiving antenna 1 that receives satellite broadcasting, and a high-frequency received signal of 12 GHz band received by the receiving antenna 1 as a first intermediate signal in the 1 GHz band. A satellite broadcast receiver 10 as a satellite broadcast receiver having a frequency downconverter 2 for frequency conversion to a frequency signal, a satellite broadcast reception front-end unit (tuner) incorporating a signal demodulation circuit and an error correction circuit; And a control unit that controls the front end unit in the satellite broadcast receiving apparatus 10 from the outside of the satellite broadcast receiving apparatus 10. As the control unit, for example, a CPU (central processing unit) 30 of a microcontroller is used.
[0036]
The satellite broadcast receiving apparatus 10 includes a front end unit for receiving satellite broadcast, and the front end unit for receiving satellite broadcast includes a frequency tuning / I / Q demodulation circuit 11, a signal state detection circuit 12, and a control. Interface 13 and a PSK (phase shift keying) demodulation IC (integrated circuit) that receives the I and Q signals from the frequency tuning / I / Q demodulation circuit 11 and performs PSK demodulation. As an integrated circuit, an 8-phase PSK demodulation IC 20 is provided.
[0037]
The frequency tuning / I / Q demodulation circuit 11 selects a high frequency input signal input from the receiving antenna 1 and converts it to a baseband signal (I signal and Q signal) to be digitally demodulated by I / Q demodulation. Then, it is sent to A / D (analog to digital) converters 21 and 22 in the 8-phase PSK demodulating IC 20. Input of an input signal from the receiving antenna 1 to the frequency tuning / I / Q demodulation circuit 11 is performed via the frequency down converter 2.
[0038]
The signal state detection circuit 12 detects the state of an input signal input from the receiving antenna 1 to the satellite broadcast receiving device 10 which is a satellite broadcast receiving unit. In the present embodiment, the signal state detection circuit 12 is provided in the preceding stage of the 8-phase PSK demodulation IC 20, and the input signal received by the receiving antenna 1 is converted into a first intermediate frequency signal in the 1 GHz band by the frequency down converter 2. After the conversion, the signal is divided into two parts, one of which is input to the frequency tuning / I / Q demodulation circuit 11 while the other is input to the signal state detection circuit 12. The state of the input signal detected by the signal state detection circuit 12, that is, the detection result by the signal state detection circuit 12 is detected by the CPU 30 via the control interface 13.
[0039]
The 8-phase PSK demodulating IC 20 performs analog / digital conversion on the output from the frequency tuning / I / Q demodulating circuit 11 and sends it to the 8-phase PSK demodulating circuit 23; An 8-phase PSK demodulator circuit 23 for digitally demodulating an I / Q signal (I signal and Q signal), which is a baseband signal output from the frequency tuning / I / Q demodulator circuit 11 via the converters 21 and 22; A PLL circuit 26 (phase comparator), a loop filter 27, and a VCO connected in a closed loop for extracting a baseband signal from a frequency-modulated carrier wave with a trellis decoder 24 and a Reed-Solomon decoder 25 that perform error correction From a transport circuit comprising a (voltage controlled oscillatot) circuit 28 and a control interface 29 The baseband signal output from the frequency tuning / I / Q demodulation circuit 11 is A / D converted and digitally demodulated by the 8-phase PSK demodulation circuit 23, the trellis decoder 24, and the Reed-Solomon decoder 25. Correction is performed and the baseband signal is demodulated into an error-corrected digital signal to be output as transport stream data.
[0040]
The A / D converter 21 is connected to the I signal output terminal of the frequency selection / I / Q demodulation circuit 11, and the A / D converter 22 is connected to the Q signal output terminal of the frequency selection / I / Q demodulation circuit 11. Yes.
[0041]
Further, the A / D converters 21 and 22 in the 8-phase PSK demodulation IC 20 respond to parameters (demodulation IC parameters) from the CPU 30 via the control interface 29 and the PLL circuit 26 based on the channel selection data of the reception channel. Thus, the characteristics of the 8-phase PSK demodulator circuit 23 are determined.
[0042]
The CPU 30 controls the front end unit in the satellite broadcast receiving apparatus 10 from the outside of the satellite broadcast receiving apparatus 10, and the control signal (based on the channel selection data of the reception channel) is sent to the 8-phase PSK demodulation IC 20. Local oscillation signal), and the control signal applied to the 8-phase PSK demodulator IC 20 is changed according to the state of the input signal detected by the signal state detection circuit 12, thereby detecting the signal state detection circuit 12. Depending on the state of the input signal, the characteristics of the 8-phase PSK demodulator circuit 23, which is a signal demodulator circuit, are changed.
[0043]
Next, the operation (reception method) of the satellite broadcast receiving system according to the present embodiment will be described below.
A signal (RF (radio frequency) signal) received by the receiving antenna 1, that is, a sanitary broadcast is sent to the frequency tuning / I / Q demodulation circuit 11 in the satellite broadcast receiving device 10 via the frequency down converter 2. Entered.
[0044]
The frequency down-converter 2 includes a low noise amplifier, a mixer (mixer), and the like (not shown). A high frequency signal in the 12 GHz band received by the receiving antenna 1 is amplified by the low noise amplifier and then 1 GHz by the mixer. The signal is down-converted into a first intermediate frequency (IF) signal in the 1 GHz band, further amplified, and sent to the satellite broadcast receiver 10. In the present embodiment, the signal transmitted from the frequency down converter 2 to the satellite broadcast receiver 10 is divided into two in the satellite broadcast receiver 10, and one of them is the frequency tuning / I of the satellite broadcast receiver 10. / Q is input to the demodulation circuit 11.
[0045]
The frequency tuning / I / Q demodulation circuit 11 includes a frequency tuning circuit and an I / Q demodulation circuit (converter). The frequency (first intermediate frequency) converted from the 12 GHz band to the 1 GHz band by the frequency down converter 2. Channel), the intermediate frequency after channel selection is I / Q demodulated and converted into a baseband signal to be digitally demodulated, and the above-mentioned 8-phase PSK demodulator IC 20 through A / D converters 21 and 22 To send.
[0046]
Specifically, the frequency tuning circuit includes, for example, a mixer (mixer), a local oscillator, a band-pass filter, an amplifier, an I / Q demodulator, and the like (all not shown), and the satellite broadcast receiving device 10 Then, the frequency tuning / I / Q demodulating circuit 11 selects a frequency from the frequency (first intermediate frequency signal) converted from the 12 GHz band to the 1 GHz band by the frequency down converter 2, and a mixer (mixer) ), The first intermediate frequency signal is mixed again with the local oscillation frequency matched to the desired channel, and the second intermediate frequency (having a frequency difference between the first intermediate frequency signal and the local oscillation signal from the local oscillator) IF) signal (13.26 MHz or 402.78 MHz) is obtained. Next, the second intermediate frequency signal is band-limited by a band pass filter (for example, a surface acoustic wave filter), an unnecessary spectrum is removed, amplified by an amplifier, and then sent to an I / Q demodulation circuit.
[0047]
The I / Q demodulation circuit includes, for example, two mixers (mixers) for down-conversion, a local oscillation circuit, a 90-degree phase shifter, and the like (none of which are shown). The second intermediate frequency signal from the frequency tuning circuit is divided into two and input to each mixer. Further, the output from the local oscillation circuit that oscillates at a frequency substantially equal to the second intermediate frequency signal is divided into two, one of which is obtained by passing through a 90-degree phase shifter. Two signals (orthogonal reference carrier signal and reference carrier signal) are input to the mixers, mixed with the second intermediate frequency signal divided into two by each mixer, and frequency-converted into baseband signals. That is, one mixer multiplies one second intermediate frequency signal by the quadrature reference carrier signal out of the two divided second intermediate frequency signals, and the other mixer performs the second divided second intermediate frequency signal. Of the frequency signals, the other second intermediate frequency signal and the reference carrier signal are respectively multiplied. Thereby, in the I / Q demodulation circuit, the second intermediate frequency signal is frequency-converted into a baseband signal, and the two signals of the I signal (1.5 MHz) and the Q signal (0.5 MHz) are 90 degrees out of phase. (Color difference signal) is output.
[0048]
Of the baseband signals (color difference signals) converted in this way, the I signal is input to the A / D converter 21 and the Q signal is input to the A / D converter 22, and each of them is subjected to analog / digital conversion for 8 phases. The data is sent to the PSK demodulation circuit 23.
[0049]
The I / Q signal output from the frequency tuning / I / Q demodulation circuit 11 is 8-phase PSK demodulated by the 8-phase PSK demodulation circuit 23 and output to the trellis decoder 24 as 8-phase PSK demodulated data. The encoded 8-phase PSK modulation is performed, and is output as transport stream data from the satellite broadcast receiving apparatus 10 to a subsequent circuit via the Reed-Solomon decoder 25. As described above, the input signal input from the receiving antenna 1 is digitally demodulated, and then decoded and error-corrected according to the received broadcasting form by the trellis decoder 24, the Reed-Solomon decoder 25, and the like. Is output.
[0050]
The 8-phase PSK demodulator IC 20 is controlled by a CPU 30 outside the satellite broadcast receiver 10 which is a satellite broadcast receiver through a control information line for control information (not shown) for controlling the operation of the 8-phase PSK demodulator IC 20. Operation is controlled.
[0051]
The 8-phase PSK demodulation IC 20 corresponds to a parameter (demodulation IC parameter) that determines the characteristics of the 8-phase PSK demodulation IC 20 (8-phase PSK demodulation circuit 23) from the CPU 30, for example, based on channel selection data of the reception channel. A control signal is provided. The data is input to the PLL circuit 26 via the control interface 29. In the PLL circuit 26, a parameter (demodulation IC parameter) that determines the characteristics of the 8-phase PSK demodulation circuit 23 in the 8-phase PSK demodulation IC 20 is set corresponding to the data, and an oscillation frequency corresponding to the parameter is set. The control is performed so that the oscillation frequency matches the signal component of the desired channel selection channel. The control result by the PLL circuit 26 is digitally converted by the A / D converters 21 and 22 and output to the 8-phase PSK demodulator circuit 23. Thus, a local oscillation signal from the VCO circuit 28 that forms a closed loop with the PLL circuit 26 is supplied to the A / D converters 21 and 22 as a control signal.
[0052]
On the other hand, of the signals received by the receiving antenna 1 and transmitted from the frequency down converter 2 to the satellite broadcast receiving device 10 and divided into two by the satellite broadcast receiving device 10, the other signal is the satellite broadcast receiving device 10 Is input to the signal state detection circuit 12. The operation of the signal state detection circuit 12 is also controlled by the CPU 30 outside the satellite broadcast receiving apparatus 10 through a control information line for control information (not shown) for controlling the operation of the signal state detection circuit 12. Yes.
[0053]
When an input signal from the receiving antenna 1 is input to the signal state detection circuit 12, the signal state detection circuit 12 detects the state of the input signal. This detection result is output to the CPU 30 via the control interface 13 and detected by the CPU 30.
[0054]
In the CPU 30, the parameter value currently set as a parameter value that determines the characteristics of the 8-phase PSK demodulator circuit 23, which is a parameter that affects reception performance, from the state of the input signal detected by the signal state detection circuit 12 is input signal. In accordance with the determination result, the characteristics of the 8-phase PSK demodulator circuit 23, specifically, the parameters for determining the characteristics of the 8-phase PSK demodulator circuit 23 are set to the optimum values. To control.
[0055]
The CPU 30 changes data input to the PLL circuit 26 via the control interface 29 of the 8-phase PSK demodulation IC 20 according to the determination result. As a result, the A / D converters 21 and 22 are supplied with a local oscillation signal corresponding to the state of the input signal detected by the signal state detection circuit 12.
[0056]
In this embodiment, the state of the input signal input from the receiving antenna 1 is detected by the signal state detection circuit 12 in this way, and the characteristics of the 8-phase PSK demodulation circuit 23 are optimized based on the detection result. By controlling to a value, it is possible to always ensure optimum reception performance.
[0057]
Next, based on the flowchart shown in FIG. 2, as a control method of the satellite broadcast reception front end unit of the satellite broadcast reception unit incorporating the signal demodulation circuit and the error correction circuit, the 8-phase PSK of the satellite broadcast reception apparatus 10 is used. The characteristic control of the demodulation IC 20 will be described below.
[0058]
In the front end unit, first, as shown in FIG. 2, after the initial setting (S1) based on the control data from the external CPU 30, the characteristics of the 8-phase PSK demodulating IC 20, more specifically, A parameter (demodulation IC parameter) that determines the characteristics of the 8-phase PSK demodulation circuit 23, which is a signal demodulation circuit, is set (S2).
[0059]
Next, the signal state detection circuit 12 detects the state of the input signal (S3), and determines whether the value of the currently set parameter (demodulation IC parameter) is the optimum value for the detected state of the input signal. Determination (demodulation IC parameter determination) is performed (S4).
[0060]
If the determination result is NG in S4, the parameter setting is changed (S7), the process returns to S2 again to set the demodulation IC parameter, the input signal state detection (S3), and the demodulation IC parameter determination (S4) are performed in S4. Repeat until the judgment result is OK.
[0061]
On the other hand, if the determination result is OK in S4, the setting is completed (S5), and thereafter, signal reception is performed using the parameters set in S5 until the parameters are changed next time.
[0062]
When the setting is completed in S5, the signal state detection circuit 12 enters a standby state (S6). Then, periodically returning to S3 to detect the state of the input signal and performing demodulation IC parameter determination (S4), an optimal parameter value is always set with respect to the time axis.
[0063]
Next, the characteristic control of the 8-phase PSK demodulation IC 20 of the satellite broadcast receiving apparatus 10 will be described below by taking as an example the case where the time constant of the loop filter 27 of the 8-phase PSK demodulation IC 20 is set as the parameter. .
The loop filter 27 (PLL loop filter) of the 8-phase PSK demodulation IC 20 removes high-frequency components and noise (noise) contained in the output of the PLL circuit 26, and maintains (holds) the lock after capturing an external signal. Thus, the time constant of the loop filter 27 is determined in consideration of noise resistance characteristics and vibration resistance characteristics with respect to the time constant of the loop filter 27. These two characteristics tend to conflict with each other.
[0064]
FIG. 3 is another flowchart showing a control method of the satellite broadcast reception front-end unit in the satellite broadcast reception system shown in FIG. 1. Here, the loop filter 27 of the 8-phase PSK demodulation IC 20 according to the input signal is shown. The characteristic control of the 8-phase PSK demodulation IC 20 when the time constant is changed will be described.
In this case, in the front end unit, first, as shown in FIG. 3, after the initial setting (S11) is performed based on the control data from the external CPU 30, the 8-phase PSK demodulation IC 20 (8-phase PSK demodulation) is performed. The time constant of the loop filter 27 (PLL loop filter (demodulation IC loop filter)) that determines the characteristics of the circuit 23) is set (S12).
[0065]
Next, the signal state detection circuit 12 detects the state of the input signal (S13), and based on the currently set demodulation IC loop filter time constant, that is, the control data from the external CPU 30, the current 8-phase PSK demodulation. It is determined whether or not the time constant set by the loop filter 27 of the IC 20 is an optimum value for the state of the input signal detected by the signal state detection circuit 12 (S14).
[0066]
If the determination result is NG in S14, the time constant is changed (S17), the process returns to S12 again to set the time constant of the demodulation IC loop filter, the state detection of the input signal (S13), and the time of the demodulation IC loop filter The constant determination (S14) is repeated until the determination result becomes OK in S14.
[0067]
On the other hand, if the determination result is OK in S14, the setting is completed (S15), and thereafter the signal is received using the parameter set in S15 until the parameter is changed next time.
[0068]
When the setting is completed in S15, the signal state detection circuit 12 enters a standby state (S16). Then, periodically returning to S13 to detect the state of the input signal and determining the demodulation IC loop filter time constant (S14), an optimal time constant is always set with respect to the time axis.
[0069]
As described above, the parameters (for example, the time constant of the loop filter 27) that determine the characteristics of the 8-phase PSK demodulation IC 20, particularly the characteristics of the 8-phase PSK demodulation circuit 23, which influence the reception performance based on the state of the input signal, are externally set. By controlling so that the parameter (for example, the time constant of the loop filter 27) becomes the optimal time constant by changing the control from the above, it is possible to ensure the optimal reception performance according to the state of the input signal. In addition, according to the present embodiment, the above parameters (for example, the time constant of the loop filter 27) are periodically changed, and the time constant is controlled to be an optimal time constant with respect to the time axis. The optimal reception performance can always be ensured with respect to the time axis.
[0070]
In the above description, the time constant of the loop filter 27 is changed based on the state of the input signal. However, by changing the constant of the loop filter 27, the capture range, the phase error during locking, Optimal conditions in the system, such as acquisition time and jitter, can be obtained.
[0071]
In the present embodiment, the state of the input signal detected by the signal state detection circuit 12 is used to change a parameter that changes the characteristics of the 8-phase PSK demodulation IC 20, that is, a parameter that affects the reception performance. The characteristic value of the input signal which influences this parameter is shown.
[0072]
As the state (characteristic value) of the input signal, for example, the state (C / N value) of C / N of the input signal (reception power (dBm / Hz) / noise power density (dBm) ratio per 1 Hz of transmission line) ) And the BER (bit error rate) state (BER value) of the demodulated input signal.
[0073]
That is, in the satellite broadcast receiving system according to the present embodiment, as the satellite broadcast receiving apparatus 10, for example, as shown in FIG. 4, the signal state detection circuit 12 detects the C / N value of the input signal. / N value detection circuit 12a is provided with a satellite broadcast receiving device.
[0074]
In the satellite broadcast receiving apparatus 10, the signal state detection circuit 12 detects the C / N value in the input signal as the state of the input signal. As a result, the demodulation IC parameter is determined by the CPU 30 based on the C / N value in the input signal, and the demodulation IC parameter is changed according to the C / N value in the input signal. Since the configuration and operation other than the internal configuration of the signal state detection circuit 12 in the satellite broadcast receiving system shown in FIG. 4 are the same as those in the satellite broadcast receiving system shown in FIG. 1, the description thereof is omitted here.
[0075]
Next, based on the flowchart shown in FIG. 5, as a control method of the satellite broadcast reception front end unit of the satellite broadcast reception unit incorporating the signal demodulation circuit and the error correction circuit, the satellite broadcast reception apparatus 10 shown in FIG. The characteristic control of the 8-phase PSK demodulation IC 20, that is, the characteristic control of the 8-phase PSK demodulation IC 20 when the demodulation IC parameter is changed according to the C / N value in the input signal will be described below.
[0076]
In this case, in the front end unit, first, as shown in FIG. 5, after the initial setting (S21) is performed based on the control data from the external CPU 30, the characteristics of the 8-phase PSK demodulating IC 20 are more specifically described. Specifically, a parameter (demodulation IC parameter) that determines the characteristics of the 8-phase PSK demodulation circuit 23, which is a signal demodulation circuit, is set (S22).
[0077]
Next, the C / N value detection circuit 12a in the signal state detection circuit 12 detects the C / N value of the input signal (S23), and the value of the currently set parameter (demodulation IC parameter) is detected. It is determined whether the C / N value is optimum (demodulation IC parameter determination) (S24).
[0078]
If the determination result is NG in S24, the setting of the demodulation IC parameter is changed (S27), the process returns to S22 again to set the demodulation IC parameter, the C / N value detection of the input signal (S23), and the demodulation IC parameter determination (S24) is repeated until the determination result is OK in S24.
[0079]
On the other hand, if the determination result is OK in S24, the setting of the demodulating IC parameter is completed (S25). Thereafter, reception of a signal is performed using the parameter set in S25 until the parameter is changed next time. Is done.
[0080]
When the setting is completed in S25, the signal state detection circuit 12 enters a standby state (S26). Then, returning to S23 periodically, the C / N value of the input signal is detected, and the demodulation IC parameter determination (S24) is performed, so that an optimal parameter value is always set with respect to the time axis. Therefore, it is possible to always ensure optimum reception performance.
[0081]
As the demodulation IC parameter, for example, as shown in FIG. 3, in the case of a loop filter 27 (PLL loop filter (demodulation IC loop filter)) that determines the characteristics of the 8-phase PSK demodulation IC 20 (8-phase PSK demodulation circuit 23). There are constants.
[0082]
Then, based on the flowchart shown in FIG. 6, the satellite broadcast receiving apparatus shown in FIG. 4 is used as a control method of the satellite broadcast receiving front end unit of the satellite broadcast receiving unit incorporating the signal demodulation circuit and the error correction circuit. In the characteristic control of the 10-phase PSK demodulation IC 20 of 10, the time constant of the loop filter 27 (PLL loop filter (demodulation IC loop filter)) of the 8-phase PSK demodulation IC 20 is changed according to the C / N value in the input signal. The characteristic control of the 8-phase PSK demodulating IC 20 will be described below.
[0083]
In this case, in the front end unit, first, as shown in FIG. 6, after the initial setting (S31), based on the control data from the external CPU 30, the characteristics of the 8-phase PSK demodulating IC 20, more specifically, Then, a parameter (demodulation IC parameter) for determining the characteristics of the 8-phase PSK demodulation circuit 23 which is a signal demodulation circuit is set (S32).
[0084]
Next, the signal state detection circuit 12 detects the C / N value of the input signal (S33), and the time constant of the currently set demodulation IC loop filter is optimal for the detected C / N value. It is determined whether it is a value (S34).
[0085]
If the determination result is NG in S34, the setting of the demodulation IC parameter is changed (S37), the process returns to S32 again to set the time constant of the demodulation IC loop filter, and the C / N value detection of the input signal (S33), The time constant determination (S34) of the demodulating IC loop filter is repeated until the determination result becomes OK in S34.
[0086]
On the other hand, if the determination result is OK in S34, the setting of the time constant of the demodulating IC loop filter is completed (S35), and thereafter, in S35 until the time constant of the demodulating IC loop filter is changed next time. Signal reception is performed using the set parameters.
[0087]
When the setting is completed in S35, the signal state detection circuit 12 enters a standby state (S36). Then, returning to S33 periodically, the C / N value of the input signal is detected, and the time constant of the demodulation IC loop filter is determined (S34), so that an optimal parameter value is always set for the time axis. Is done.
[0088]
Here, as an example of noise resistance characteristics and vibration resistance characteristics with respect to the time constant of the PLL loop filter of the signal demodulation circuit (IC), an example of noise resistance characteristics and vibration resistance characteristics with respect to the time constant of the loop filter 27 of the 8-phase PSK demodulation IC 20 Is shown in FIG. As shown in FIG. 7, noise resistance characteristics and vibration resistance characteristics generally tend to conflict with each other. Noise resistance characteristics tend to improve as the time constant increases. Conversely, vibration resistance characteristics tend to improve as the time constant decreases.
[0089]
The noise resistance characteristic is expressed as a limit noise amount (limit noise amount) at which no error occurs in the output data of the satellite broadcast receiving unit (in this case, the satellite broadcast receiving device 10) incorporating the signal demodulation circuit and the error correction circuit. it can. Therefore, as shown in FIG. 7, the limit noise amount becomes small for a small time constant. That is, the noise resistance characteristics deteriorate. Conversely, the limit noise amount increases for a large time constant. That is, noise resistance characteristics are improved. The amount of noise included in the input signal can be accurately expressed by the C / N value of the input signal.
[0090]
On the other hand, the vibration resistance characteristic is expressed as a limit vibration amount (limit vibration amount) at which no error occurs in the output data of the satellite broadcast receiver (in this case, the satellite broadcast receiver 10) incorporating the signal demodulation circuit and the error correction circuit. be able to. Since vibration results in a frequency variation of the 1 / Q signal inside the front end unit, the limit vibration amount can be expressed as a limit frequency variation amount (limit frequency variation amount). Therefore, as shown in FIG. 7, the limit frequency fluctuation amount becomes large for a small time constant. That is, the vibration resistance is improved. On the contrary, the limit frequency fluctuation amount becomes large for a large time constant. That is, the vibration resistance is deteriorated.
[0091]
Here, as an example, the case where the amount of noise included in the input signal is N2 in FIG. 7 will be considered below.
In this case, the time constant of the PLL loop filter needs to be set to Tc. At this time, the limit frequency vibration amount is Sa, which is the worst characteristic in this example. Here, when the amount of noise included in the input signal changes from N2 to N1 due to a change in the weather or the like, the time constant of the PLL loop filter can be changed to Ta, and by executing this change The limit frequency vibration amount is Sc, and the vibration resistance can be improved.
[0092]
In this way, the time constant of the PLL loop filter is periodically changed in accordance with the C / N value (noise amount) of the input signal, more specifically, an error is detected in the output signal from the satellite broadcast receiving unit investigated in advance. By making the CPU 30 change the value so as to decrease within a range where no occurrence occurs, it is possible to always set an optimal PLL loop filter time constant with respect to the time axis. As a result, it is possible to always obtain optimum noise resistance characteristics and vibration resistance characteristics.
[0093]
Further, in the satellite broadcast receiving system according to the present embodiment, the signal state detection circuit 12 detects the BER value of the demodulated input signal as the state of the input signal, and thereby the BER of the demodulated input signal. The demodulation IC parameter may be changed according to the value. A satellite broadcast receiving system having such a configuration is shown in FIG.
[0094]
In the satellite broadcast receiving system according to the present embodiment, in FIG. 4, instead of the satellite broadcast receiving device 10, the signal state detection circuit 12 includes a demodulation circuit 12b that demodulates an input signal, as shown in FIG. The satellite broadcast receiving apparatus 10 ′ having the BER value detection circuit 12c for detecting the BER value of the demodulated input signal is provided. Since the configuration and operation other than the internal configuration of the signal state detection circuit 12 in the satellite broadcast receiving system shown in FIG. 8 are the same as those in the satellite broadcast receiving system shown in FIGS. 1 and 4, the description thereof is omitted here. To do.
[0095]
Next, as a method for controlling the satellite broadcast reception front-end unit of the satellite broadcast reception unit incorporating the signal demodulation circuit and error correction circuit based on the flowchart shown in FIG. 9, the satellite broadcast reception device 10 ′ shown in FIG. The characteristic control of the 8-phase PSK demodulation IC 20, that is, the characteristic control of the 8-phase PSK demodulation IC 20 when the demodulation IC parameter is changed according to the BER value in the demodulated input signal will be described below.
[0096]
In this case, in the front end unit, first, as shown in FIG. 9, based on the control data from the external CPU 30, after the initial setting (S41), the characteristics of the 8-phase PSK demodulating IC 20, more specifically, Then, parameters (demodulation IC parameters, for example, the time constant of the demodulation IC loop filter as shown in FIG. 3) for determining the characteristics of the 8-phase PSK demodulation circuit 23 which is a signal demodulation circuit are set (S42).
[0097]
Next, after demodulating the input signal by the demodulating circuit 12b in the signal state detecting circuit 12 (S43), the BER value detecting circuit 12c detects the BER value of the demodulated input signal (S44) and is currently set. Is determined (demodulation IC parameter determination) as to whether the detected parameter (demodulation IC parameter) is an optimum value for the detected BER value (S45).
[0098]
If the determination result is NG in S45, the setting of the demodulation IC parameter is changed (S48), the process returns to S42 again to set the demodulation IC parameter, the input signal is demodulated (S43), and the BER value of the demodulated input signal The detection (S44) and the demodulation IC parameter determination (S45) are repeated until the determination result becomes OK in S45.
[0099]
On the other hand, if the determination result is OK in S45, the setting of the demodulated IC parameter is completed (S46), and thereafter the signal reception is performed using the parameter set in S46 until the parameter is changed next time. Is done.
[0100]
When the setting is completed in S46, the signal state detection circuit 12 enters a standby state (S47). Then, by periodically returning to S43, the BER value of the input signal is detected, and the demodulation IC parameter is determined (S45), so that an optimal parameter value is always set with respect to the time axis. Therefore, it is possible to always ensure optimum reception performance.
[0101]
As described above, the satellite broadcast receiving system according to the present embodiment (1) demodulates the input signal input from the receiving antenna, for example, the digital signal demodulating circuit, and the input signal input from the receiving antenna. A satellite broadcast receiving unit including a signal state detection circuit for detecting a state; and (2) a control unit that changes the characteristics of the signal demodulation circuit according to the state of the input signal detected by the signal state detection circuit. It has a configuration.
[0102]
The satellite broadcast receiving unit according to the present embodiment is a satellite broadcast receiving device including a signal demodulation circuit and an error correction circuit, and changes the characteristics of the signal demodulation circuit according to the state of the input signal by external control. Therefore, the optimum reception performance is always ensured.
[0103]
More specifically, the satellite broadcast receiving system according to the present embodiment includes (1) a tuner front end circuit that converts an input signal input from a receiving antenna into a baseband signal to be demodulated, and the tuner front end. A satellite broadcast receiving unit including a signal demodulating circuit that performs demodulation, for example, digital demodulation, on a baseband signal output from the circuit, and a signal state detecting circuit that detects the state of the input signal input from the receiving antenna And (2) a controller that changes the characteristics of the signal demodulation circuit in accordance with the state of the input signal detected by the signal state detection circuit.
[0104]
According to the satellite broadcast receiving system according to the present embodiment, the characteristics of the signal demodulation circuit that influence the reception performance, the state of the input signal, for example, the C / N value of the input signal, the BER value after demodulation (demodulated) Unlike the case where the parameters for determining the characteristics of the signal demodulation circuit, such as the time constant of the PLL loop filter, are changed according to the BER value of the input signal), the input signal state is changed. The optimum value can be set according to the signal demodulating circuit, and the characteristic of the signal demodulating circuit can be maintained in the optimum state (characteristic value) according to the state of the input signal. For example, an error occurs in the output signal of the satellite broadcast receiving unit (satellite broadcast receiving apparatus) that has been investigated in advance according to the time constant of the PLL loop filter in the signal demodulation circuit (IC) according to the C / N state of the input signal. By changing by the external control by the control unit so as to be reduced to the limit within the range not to be performed, it is possible to always ensure the best vibration resistance characteristic (limit frequency fluctuation amount). For this reason, it is possible to always maintain the optimum reception performance. Thereby, it is possible to provide a satellite broadcast receiving system that is resistant to rain attenuation and vibration of broadcast radio waves and operates more stably.
[0105]
In the present embodiment, the case where the satellite broadcast receiving unit is composed of the BS digital satellite broadcast receiving unit that receives the BS digital satellite broadcast has been described as an example. However, the satellite broadcast receiving system according to the present invention includes the BS digital satellite broadcast receiving unit. It is not limited. The front end unit described in the present embodiment is mainly used for a TV with built-in set top box, BS (broadcasting satellite) or CS (communication satellite) for receiving digital satellite broadcasts. In the present invention, satellite broadcasting includes both BS and CS. When the satellite broadcast receiving system is used for reception of CS digital satellite broadcast, the signal demodulating circuit (IC) is preferably a PSK demodulating IC, such as a QPSK (quadriphase phase shift keying) demodulating IC. As signal demodulation and error correction, processing according to the received broadcast form is performed. The carrier wave modulation method (signal demodulation) is not limited to the PSK method.
[0106]
The satellite broadcast receiving system is not limited to the one that receives digital satellite broadcasts, and may be one that receives analog satellite broadcasts. For example, an analog satellite broadcast receiving unit is provided as the satellite broadcast receiving unit, and a tuner front end unit performs channel selection and IF demodulation from an analog satellite broadcast high-frequency signal (RF signal) received by a receiving antenna. The IF signal output from the end unit may be configured to perform analog demodulation processing (FM demodulation processing), or may have a configuration corresponding to both digital broadcasting and analog broadcasting.
[0107]
[Embodiment 2]
The following describes the present embodiment with reference to FIG.
In the present embodiment, differences from the first embodiment will be described, and members having the same functions as those used in the first embodiment will be denoted by the same member numbers, and the description thereof will be given. Omitted.
[0108]
FIG. 10 is a block diagram showing a schematic configuration of the satellite broadcast receiving system according to the present embodiment. In this embodiment, a BS digital satellite broadcast receiving system will be described as an example of a satellite broadcast receiving system, but the present invention is not limited to this.
[0109]
As shown in FIG. 10, the satellite broadcast receiving system according to the present embodiment is a common bidirectional connection connected to the control interface 13, the control interface 29, and the CPU 30 in the satellite broadcast reception system shown in FIG. As a bus line, an IIC (Inter Integrated Circuit) bus line 31 including a data line 31a and a clock line 31b is provided, and a data pulse and a clock pulse synchronized with the data pulse are transmitted and received on the IIC bus line 31. .
[0110]
That is, in the satellite broadcast receiving system, the 8-phase PSK demodulation IC 20 and the signal state detection circuit 12 in the satellite broadcast receiving apparatus 40 that is a sanitary broadcast receiving unit are connected to the common IIC bus line by the control interface 29 or the control interface 13. The external control is performed by transmitting and receiving data and clock pulses from the control interface 29 or the control interface 13 via the common IIC bus line 31. As a result, the VCO circuit 28 that forms a closed loop with the PLL circuit 26 provided in the front-end unit of the satellite broadcast receiving device 40 receives data and clock pulses input from the IIC bus line 31 to the control interface 29. A local oscillation signal corresponding to the demodulated IC parameter is output.
[0111]
As described above, in the present embodiment, the parameters (demodulation IC parameters) of the 8-phase PSK demodulation IC 20 can be set and changed by transmitting and receiving data and clock pulses via the IIC bus line 31. it can.
[0112]
As the satellite broadcast receiving device 40 in the satellite broadcast receiving system, either the satellite broadcast receiving device 10 or the satellite broadcast receiving device 10 ′ shown in the first embodiment can be used. That is, in the satellite broadcast receiving device 40 in the satellite broadcast receiving system according to the present embodiment, the input / output terminals of the control interface 13 and the control interface 29 in the satellite broadcast receiving device 10 or the satellite broadcast receiving device 10 ' The signal state detection circuit 12 having a configuration connected to the IIC bus line 31 used in common and used in the satellite broadcast receiving apparatus 40 includes a C / N value detection circuit 12a, and the C / N of the input signal. A configuration may be adopted in which a value is detected, or a configuration in which a demodulation circuit 12b and a BER value detection circuit 12c are provided, and a BER value of a demodulated input signal may be detected.
[0113]
According to the present embodiment, since the common IIC bus line 31 is used for setting the demodulation IC parameter, the input / output terminals of the control interface 13, the control interface 29, and the CPU 30 are connected to the IIC bus line 31, respectively. Since the control can be performed simply by connecting, a control system (control information line for control information, etc.) for exchanging detection results and control signals between the control interface 13, the control interface 29, and the CPU 30 is provided. There is no need to provide a new system, and a simpler and less expensive system can be provided.
[0114]
[Embodiment 3]
The following describes the present embodiment with reference to FIG.
In the present embodiment, differences from the first and second embodiments will be described, and members having the same functions as those used in the first and second embodiments are denoted by the same member numbers. The description is omitted.
[0115]
FIG. 11 is a block diagram showing a schematic configuration of the satellite broadcast receiving system according to the present embodiment. In this embodiment, a BS digital satellite broadcast receiving system will be described as an example of a satellite broadcast receiving system, but the present invention is not limited to this.
[0116]
As shown in FIG. 11, the front end unit of the satellite broadcast receiving device 50 (satellite broadcast receiving unit) in the satellite broadcast receiving system according to the present embodiment includes a frequency tuning / I / Q demodulation circuit 11 and an 8-phase PSK demodulation. And an IC 51, and the signal state detection circuit 12 is provided inside the 8-phase PSK demodulation IC 51.
[0117]
Thus, in the first and second embodiments, the input signal input from the receiving antenna 1 to the satellite broadcast receiving unit via the frequency down converter 2 is divided into two at the satellite broadcast receiving unit, one of which is frequency tuning. An input signal that is sent to the I / Q demodulator circuit 11 and the other signal is input to the signal state detection circuit 12 so that the signal state detection circuit 12 converts the frequency to the first intermediate frequency signal by the frequency down converter 2. Alternatively, the state of the demodulated input signal after frequency conversion to the first intermediate frequency signal is detected. In the present embodiment, the input signal digitally demodulated by the 8-phase PSK demodulator circuit 23 is detected. The state is to be detected.
[0118]
That is, the 8-phase PSK demodulation IC 51 according to the present embodiment includes the A / D converters 21 and 22, the 8-phase PSK demodulation circuit 23, the trellis decoder 24, the Reed-Solomon decoder 25, the PLL circuit 26, the loop filter 27, and the VCO circuit 28. In addition to the control interface 29, a signal state detection circuit 12 is provided, and a detection result by the signal state detection circuit 12 is detected by the CPU 30 via the control interface 29.
[0119]
In this case, as the signal state detection circuit 12, it is possible to use a signal detection function (signal detection mechanism) such as a C / N monitor register that the 8-phase PSK demodulation IC 51 as a signal demodulation circuit (IC) originally has. it can. When, for example, a C / N monitor register is used as the signal state detection circuit 12, the signal state detection circuit 12 detects the C / N value of the input signal as the state of the input signal. The signal state detection circuit 12 is not limited to the C / N monitor register, and the signal detection function (signal detection mechanism) inherent to the 8-phase PSK demodulation IC 51 can be used. For example, the demodulated input signal The BER value can be detected. The characteristic control of the 8-phase PSK demodulation IC 51 is the same as the flowchart shown in FIG. 2, FIG. 3, FIG. 5, FIG. 6, or FIG.
[0120]
In this embodiment, since the function of the 8-phase PSK demodulation IC 51 is originally used for detecting the state of the input signal, it is not necessary to newly provide a circuit for detecting the state of the input signal. A simple and inexpensive system can be provided.
[0121]
Also in the satellite broadcast receiving system according to the present embodiment, both the CPU 30 and the 8-phase PSK demodulation IC 51 in the satellite broadcast receiving apparatus 50 are connected to the common IIC bus line 31 including the data line 31a and the clock line 31b. By being connected, the state of the input signal detected by the signal state detection circuit 12 is transmitted via the IIC bus line 31 by transmitting / receiving a data pulse and a clock pulse synchronized with the data pulse on the IIC bus line 31. It can be detected by the CPU 30. In addition, by transmitting and receiving data and clock pulses via the IIC bus line 31, the parameters (demodulation IC parameters) of the 8-phase PSK demodulation IC 51 can be set and changed.
[0122]
As described above, also in this embodiment, the control interface 29 and the CPU 30 can be connected by the control information line for control information as used in the first embodiment, as shown in FIG. As described above, the common IIC bus line 31 is used for setting the demodulation IC parameters, and the input / output terminals of the control interface 29 and the CPU 30 are connected to the IIC bus line 31, respectively. It is not necessary to newly provide a control system (such as a control information line for control information) for exchanging detection results and control signals between them, and a simpler and cheaper system can be provided.
[0123]
In the satellite broadcast receiving system according to the present embodiment, a signal (RF (radio frequency) signal) received by the receiving antenna 1, that is, a sanitary broadcast is transmitted to the satellite broadcast receiving device 50 via the frequency down converter 2. The baseband signal (I signal and Q) to be digitally demodulated by being I / Q demodulated after being selected by the frequency tuning / I / Q demodulation circuit 11 Signal) and sent to the 8-phase PSK demodulation IC 51. The operation in each of the above sections (circuits) is as described in the first embodiment.
[0124]
Of the baseband signals thus converted, the I signal is input to the A / D converter 21, the Q signal is input to the A / D converter 22, and each analog / digital conversion is performed to obtain an 8-phase PSK demodulation circuit 23. Is sent out.
[0125]
The signal input to the 8-phase PSK demodulation circuit 23 is detected by the signal state detection circuit 12, and the detection result is output from the IIC bus line 31 to the CPU 30 via the control interface 29. It is detected by the CPU 30.
[0126]
The operation of the 8-phase PSK demodulating IC 51 is controlled by the CPU 30 via the IIC bus line 31.
[0127]
The 8-phase PSK demodulating IC 51 is provided with, for example, reception channel tuning data from the CPU 30 via the IIC bus line 31 as a data pulse and a clock pulse. The data is input to the PLL circuit 26 via the control interface 29. In the PLL circuit 26, a parameter (demodulation IC parameter) for determining the characteristics of the 8-phase PSK demodulation circuit 23 in the 8-phase PSK demodulation IC 51 is set corresponding to the data, and an oscillation frequency corresponding to the parameter is set. The control is performed so that the oscillation frequency matches the signal component of the desired channel selection channel. The control result by the PLL circuit 26 is digitally converted by the A / D converters 21 and 22 and output to the 8-phase PSK demodulator circuit 23. Thus, a local oscillation signal from the VCO circuit 28 that forms a closed loop with the PLL circuit 26 is supplied to the A / D converters 21 and 22 as a control signal.
[0128]
When the state of the input signal detected by the signal state detection circuit 12 is detected by the CPU 30, the CPU 30 is a parameter that determines the reception performance from the state of the input signal detected by the signal state detection circuit 12. It is determined whether the parameter value (demodulation IC parameter) currently set as a parameter value for determining the characteristics of the 8-phase PSK demodulation IC 51, particularly the 8-phase PSK demodulation circuit 23, is an optimum value for the state of the input signal.
[0129]
Then, the CPU 30 determines that the characteristics of the 8-phase PSK demodulator circuit 23, specifically, the parameters that determine the characteristics of the 8-phase PSK demodulator circuit 23, are controlled to optimum values according to the determination result. The data pulse and its clock pulse input to the PLL circuit 26 are changed from the bus line 31 via the control interface 29 of the 8-phase PSK demodulating IC 51. Thus, a local oscillation signal (control signal) corresponding to the state of the input signal detected by the signal state detection circuit 12 is given to the A / D converters 21 and 22.
[0130]
The I and Q signals output from the frequency tuning / I / Q demodulation circuit 11 to the 8-phase PSK demodulation circuit 23 via the A / D converters 21 and 22 are sent to the 8-phase PSK demodulation circuit 23. 8 phase PSK demodulated and output to the trellis decoder 24, trellis-encoded 8-phase PSK modulated, and then output as transport stream data from the satellite broadcast receiver 50 to the subsequent circuit via the Reed-Solomon decoder 25. .
[0131]
Also in the present embodiment, in this way, the signal state detection circuit 12 detects the state of the input signal input from the receiving antenna 1 to the sanitary broadcast receiving unit, and based on the detection result, the 8-phase PSK demodulation circuit By controlling the 23 characteristics to optimum values, it is possible to always ensure optimum reception performance. Thereby, it is possible to provide a satellite broadcast receiving system that is resistant to rain attenuation and vibration of broadcast radio waves and operates more stably.
[0132]
[Embodiment 4]
This embodiment will be described as follows based on FIG. 12 and FIG.
In the present embodiment, differences from the first to third embodiments will be described, and members having the same functions as the members used in the first to third embodiments are denoted by the same member numbers, The description is omitted.
[0133]
FIG. 12 is a block diagram showing a schematic configuration of the satellite broadcast receiving system according to the present embodiment. In this embodiment, a BS digital satellite broadcast receiving system will be described as an example of a satellite broadcast receiving system, but the present invention is not limited to this.
[0134]
As shown in FIG. 12, the front end unit of the satellite broadcast receiving device 60 (satellite broadcast receiving unit) in the satellite broadcast receiving system according to the present embodiment includes a frequency tuning / I / Q demodulation circuit 11 and an 8-phase PSK demodulation. And the signal state detection circuit 12 is provided inside the 8-phase PSK demodulation IC 61. In the present embodiment, the 8-phase PSK demodulation IC 61 and the signal state detection circuit 12 have the same configuration as the 8-phase PSK demodulation IC 51 and the signal state detection circuit 12 shown in the third embodiment.
[0135]
The 8-phase PSK demodulation IC 61 according to the present embodiment is connected to both the signal state detection circuit 12 and the CPU 30 in addition to the configuration of the 8-phase PSK demodulation IC 51, and the CPU 30 receives the state of the input signal. Has a signal state output flag 62 for outputting an interrupt signal based on the above.
[0136]
The signal state output flag 62 is connected to the signal state detection circuit 12 and sets the level of the output signal to H (high) and L (low) based on detection data of the state of the input signal from the signal state detection circuit 12. To switch.
[0137]
The signal status output flag 62 is connected to the interrupt control input port 30a of the CPU 30. By interrupting the CPU 30 by the output signal (H / L signal) of the signal status output flag 62, The state of the input signal detected by the signal state detection circuit 12 is detected.
[0138]
Then, the CPU 30 sets an individual demodulation IC parameter depending on the presence / absence of an interrupt signal from the signal state output flag 62, thereby changing the parameter setting of the demodulation IC in accordance with the state of the input signal. Data input to the PLL circuit 26 via the control interface 29 of the IC 61 is changed.
[0139]
For example, when the C / N monitor flag is used for the signal state output flag 62 of the 8-phase PSK demodulating IC 61, the state detection of the input signal by the interrupt from the signal state output flag 62 to the CPU 30 is performed. The monitor flag outputs an H (high) level signal (H signal) when the C / N value of the input signal is smaller than a preset C / N value. When the N value becomes larger than a preset C / N value, the operation is performed by outputting an L (low) level signal (L signal).
[0140]
Here, when control is performed such that the demodulation IC parameter is switched when the C / N value of the input signal becomes smaller than a predetermined value, the input signal to the interrupt control input port 30a of the CPU 30 is controlled. By setting so that interrupt control is applied when the signal becomes H level, it is possible to perform control for switching the demodulation IC parameter in accordance with the C / N value of the input signal.
[0141]
As described above, also in this embodiment, the signal state detection circuit 12 detects the state of the input signal input from the receiving antenna 1 to the satellite broadcast receiving unit, and based on the detection result, the 8-phase PSK demodulating circuit 23. By controlling the above characteristics to an optimum value, it is possible to always ensure optimum reception performance.
[0142]
Next, based on the flowchart shown in FIG. 13, as a control method of the satellite broadcast reception front end unit of the satellite broadcast reception unit incorporating the signal demodulation circuit and the error correction circuit, the 8-phase PSK of the satellite broadcast reception device 60 is used. The characteristic control of the demodulation IC 61 will be described below.
[0143]
In the front end unit, first, as shown in FIG. 13, after performing the initial setting (S51) based on the control data from the external CPU 30, the characteristics of the 8-phase PSK demodulation IC 61, more specifically, A parameter (demodulation IC parameter) for determining the characteristics of the 8-phase PSK demodulation circuit 23 which is a signal demodulation circuit is set (S52).
[0144]
Next, when the CPU 30 detects an interrupt signal from the signal status output flag 62 (S53), the setting of the demodulation IC parameter is changed (S56), and the process returns to S52 again to set the demodulation IC parameter, and the interrupt is interrupted. Signal detection is performed (S53).
[0145]
If there is no interrupt signal in S53, that is, if no interrupt signal is detected, the setting is completed (S54) and a standby state is entered (S55).
[0146]
As described above, according to the present embodiment, after the initial setting, the presence / absence of an interrupt signal is detected, and a separate parameter is set depending on the presence / absence of an interrupt signal, so that a demodulation IC can be set according to the state of the input signal Parameter setting can be switched, and an optimal parameter value can always be set with respect to the time axis. Thereby, it is possible to provide a satellite broadcast receiving system that is resistant to rain attenuation and vibration of broadcast radio waves and operates more stably. Further, according to the present embodiment, the control flow is simplified, so that software design is facilitated and the burden on the CPU 30 is reduced. Therefore, a simpler and cheaper system can be provided.
[0147]
In the present embodiment, the signal state detection circuit 12 is provided inside the 8-phase PSK demodulation IC 61. However, as shown in the first embodiment, the signal state detection circuit 12 includes 8 It may be configured to be provided before the phase PSK demodulation IC 61.
[0148]
【The invention's effect】
As described above, the satellite broadcast receiving system according to the present invention includes the signal demodulating circuit for demodulating the input signal input from the receiving antenna and the signal state detecting circuit for detecting the state of the input signal input from the receiving antenna. A satellite broadcast receiving unit and a control unit that changes the characteristics of the signal demodulation circuit in accordance with the state of the input signal detected by the signal state detection circuit.
[0149]
Therefore, since the characteristics of the signal demodulation circuit that influence the reception performance can be changed according to the state of the input signal, the characteristics of the signal demodulation circuit are optimized in accordance with the state of the input signal. (Characteristic value) can be maintained. For this reason, it is possible to always ensure optimum reception performance, and to provide a satellite broadcast receiving system that is resistant to rain attenuation and vibration of broadcast radio waves and operates more stably.
[0150]
In the satellite broadcast receiving system according to the present invention, as described above, the control unit is a PLL loop filter that determines the characteristics of the signal demodulation circuit according to the state of the input signal detected by the signal state detection circuit. In this configuration, the constant is changed.
[0151]
The anti-noise characteristic and anti-vibration characteristic with respect to the time constant of the PLL loop filter tend to conflict with each other. However, according to the above configuration, the characteristics of the signal demodulation circuit can be changed according to the state of the input signal by changing the time constant of the PLL loop filter according to the state of the input signal. . Therefore, according to the above configuration, it is possible to always provide an optimal reception performance, and to provide a satellite broadcast reception system that is more resistant to rain attenuation and vibration of broadcast radio waves and operates more stably. There is an effect.
[0152]
In the satellite broadcast receiving system according to the present invention, as described above, the signal state detection circuit detects a C / N value of an input signal input from the reception antenna, and the control unit includes the signal state detection circuit. The characteristic of the signal demodulating circuit is changed in accordance with the C / N value of the input signal detected in (1).
[0153]
The amount of noise included in the input signal can be accurately expressed by the C / N value of the input signal, but generally, the noise resistance characteristics and the vibration resistance characteristics tend to conflict with each other. However, according to the above configuration, it is possible to always ensure optimum reception performance by changing the characteristics of the signal demodulation circuit according to the C / N value of the input signal. Therefore, there is an effect that it is possible to provide a satellite broadcast receiving system that is resistant to rain attenuation and vibration of broadcast radio waves and operates more stably.
[0154]
In the satellite broadcast receiving system according to the present invention, as described above, the signal state detection circuit detects a C / N value of an input signal input from the reception antenna, and the control unit includes the signal state detection circuit. The time constant of the PLL loop filter that determines the characteristics of the signal demodulating circuit in accordance with the C / N value of the input signal detected in step 4 is determined within a range in which no error occurs in the output signal of the satellite broadcast receiving unit that has been investigated in advance. It is the structure which changes so that it may become small to a limit.
[0155]
The amount of noise included in the input signal can be accurately expressed by the C / N value of the input signal, but generally, the noise resistance characteristics and the vibration resistance characteristics tend to conflict with each other. The noise resistance characteristic can be expressed as a limit noise amount (limit noise amount) at which no error occurs in the output data of the satellite broadcast receiver. On the other hand, the vibration resistance can be expressed as a limit vibration amount (limit vibration amount) in which no error occurs in the output data of the satellite broadcast receiver, and the limit vibration amount is a limit frequency variation amount (limit frequency variation amount). ). As the time constant of the PLL loop filter decreases, the limit frequency fluctuation amount tends to increase. That is, the vibration resistance is improved.
[0156]
Therefore, the satellite broadcast in which the time constant of the PLL loop filter that determines the characteristics of the signal demodulation circuit according to the C / N value (noise amount) of the input signal detected by the signal state detection circuit is examined in advance. By changing the output signal of the receiving unit so as to be as small as possible without causing an error, it is possible to always obtain optimum vibration resistance characteristics. For this reason, there is an effect that it is possible to provide a satellite broadcast receiving system that is resistant to rain attenuation and vibration of broadcast radio waves and operates more stably.
[0157]
In the satellite broadcast receiving system according to the present invention, as described above, the signal state detection circuit detects a BER value after demodulation of an input signal input from the reception antenna, and the control unit detects the signal state detection. In this configuration, the characteristics of the signal demodulation circuit are changed in accordance with the BER value of the demodulated input signal detected by the circuit.
[0158]
Therefore, the characteristics of the signal demodulating circuit can be maintained in an optimum state (characteristic value) according to the BER value of the demodulated input signal, so that it is possible to always ensure optimum reception performance, and broadcast radio waves. There is an effect that it is possible to provide a satellite broadcast receiving system that is resistant to rain attenuation and vibration, and operates more stably.
[0159]
As described above, the satellite broadcast receiving system according to the present invention includes a bidirectional bus line capable of transmitting and receiving data pulses and clock pulses between the control unit and the satellite broadcast receiving unit. In this configuration, the characteristics of the signal demodulation circuit are changed by transmitting and receiving data pulses and clock pulses to and from the satellite broadcast receiving unit via a bidirectional bus line.
[0160]
Therefore, in order to change the characteristics of the signal demodulation circuit, between the control unit and the satellite broadcast receiving unit, specifically, for example, between the control unit and the signal demodulation circuit, and between the control unit and the signal There is no need to newly provide a control system for exchanging detection results and control signals with the state detection circuit, and it is possible to provide a simpler and cheaper satellite broadcast receiving system.
[0161]
In the satellite broadcast receiving system according to the present invention, as described above, the signal state detection circuit is a signal state detection mechanism included in the signal demodulation circuit.
[0162]
Therefore, since the signal state detection mechanism of the signal demodulation circuit can be used for detecting the state of the input signal, there is no need to newly provide a circuit for detecting the state of the input signal, and it is simpler and less expensive. An advantageous effect that it is possible to provide a simple satellite broadcast receiving system.
[0163]
In the satellite broadcast receiving system according to the present invention, as described above, the satellite broadcast receiving unit is connected to both the signal state detection circuit and the control unit, and the control unit is interrupted based on the state of the input signal. A signal state output flag for outputting a signal is provided, and the control unit is configured to change the characteristics of the signal demodulation circuit according to an interrupt signal of a signal state output flag connected to the signal state detection circuit.
[0164]
Therefore, the control unit can change the characteristics of the signal demodulating circuit according to the interrupt signal of the signal state output flag connected to the signal state detecting circuit, so that it is possible to always ensure optimum reception performance. In addition, it is possible to provide a satellite broadcast receiving system that is resistant to rain attenuation and vibration of broadcast radio waves and operates more stably, and simplifies the control flow, thereby facilitating software design. Since the burden on the system is reduced, it is possible to provide a simpler and cheaper system.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to an embodiment of the present invention.
FIG. 2 is a flowchart showing a control method of a satellite broadcast reception front end unit in the satellite broadcast reception system shown in FIG. 1;
FIG. 3 is another flowchart showing a control method of the satellite broadcast reception front end unit in the satellite broadcast reception system shown in FIG. 1;
FIG. 4 is a block diagram showing an example of a configuration of a satellite broadcast receiving system according to an embodiment of the present invention.
5 is a flowchart showing a control method of a satellite broadcast reception front-end unit in the satellite broadcast reception system shown in FIG. 4;
6 is another flowchart showing a control method of the satellite broadcast reception front-end unit in the satellite broadcast reception system shown in FIG. 4;
FIG. 7 is a graph showing an example of noise resistance characteristics and vibration resistance characteristics with respect to a time constant of a PLL loop filter.
FIG. 8 is a block diagram showing another example of the configuration of the satellite broadcast receiving system according to the embodiment of the present invention.
9 is another flowchart showing a control method of the satellite broadcast reception front-end unit in the satellite broadcast reception system shown in FIG.
FIG. 10 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to another embodiment of the present invention.
FIG. 11 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to still another embodiment of the present invention.
FIG. 12 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to still another embodiment of the present invention.
13 is a flowchart showing a control method of a satellite broadcast reception front-end unit in the satellite broadcast reception system shown in FIG.
FIG. 14 is a block diagram showing a schematic configuration of a conventional satellite broadcast receiving system.
FIG. 15 is a flowchart showing a control method of a satellite broadcast reception front-end unit in a conventional satellite broadcast reception system.
[Explanation of symbols]
1 Receiving antenna
2 Frequency down converter
10 Satellite broadcast receiver (satellite broadcast receiver)
10 'Satellite broadcast receiver (satellite broadcast receiver)
11 Frequency tuning / I / Q demodulation circuit
12 Signal state detection circuit
12a C / N value detection circuit
12b Demodulator circuit
12c BER value detection circuit
13 Control interface
20 8-phase PSK demodulation IC
21 A / D converter
22 A / D converter
23 8-phase PSK demodulation circuit (signal demodulation circuit)
24 Trellis decoder
25 Reed-Solomon decoder
26 PLL circuit
27 Loop filter
28 VCO circuit
29 Control interface
30 CPU (control unit)
30a Input port for interrupt control
31 IIC bus line (bidirectional bus line)
31a Data line
31b Clock line
40 Satellite broadcast receiver (satellite broadcast receiver)
50 Satellite broadcast receiver (satellite broadcast receiver)
51 8-phase PSK demodulation IC
60 Satellite broadcast receiver (satellite broadcast receiver)
61 8-phase PSK demodulation IC
62 Signal status output flag

Claims (6)

受信アンテナから入力された入力信号を復調する信号復調回路および上記受信アンテナから入力された入力信号のノイズ量を検出する信号状態検出回路を備えた衛星放送受信部と、
上記信号状態検出回路で検出された入力信号のノイズ量に応じて上記信号復調回路のＰＬＬループフィルタの時定数を変化させる制御部と、
上記制御部と上記衛星放送受信部との間でデータパルスおよびクロックパルスの送受信が可能な双方向バスラインとを備え、
上記制御部は、上記双方向バスラインを介して上記衛星放送受信部とデータパルスおよびクロックパルスを送受信することによって、入力信号に含まれるノイズ量が大きい場合はＰＬＬループフィルタの時定数を大きくする制御を行い、入力信号に含まれるノイズ量が小さい場合はＰＬＬループフィルタの時定数を小さくする制御を行うことを特徴とする衛星放送受信システム。A satellite broadcast receiving unit including a signal demodulating circuit for demodulating an input signal input from the receiving antenna and a signal state detecting circuit for detecting a noise amount of the input signal input from the receiving antenna;
A control unit that changes the time constant of the PLL loop filter of the signal demodulation circuit according to the amount of noise of the input signal detected by the signal state detection circuit;
A bidirectional bus line capable of transmitting and receiving data pulses and clock pulses between the control unit and the satellite broadcast receiving unit;
The control unit transmits / receives a data pulse and a clock pulse to / from the satellite broadcast reception unit via the bidirectional bus line, thereby increasing the time constant of the PLL loop filter when the amount of noise included in the input signal is large. A satellite broadcast receiving system that performs control and performs control to reduce a time constant of a PLL loop filter when the amount of noise contained in an input signal is small . 上記制御部は、上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を決定するＰＬＬループフィルタの時定数を変化させることを特徴とする請求項１記載の衛星放送受信システム。  2. The satellite according to claim 1, wherein the control unit changes a time constant of a PLL loop filter that determines characteristics of the signal demodulation circuit in accordance with a state of an input signal detected by the signal state detection circuit. Broadcast receiving system. 上記信号状態検出回路は、上記受信アンテナから入力された入力信号のＣ／Ｎ値を検出し、
上記制御部は、上記信号状態検出回路で検出された入力信号のＣ／Ｎ値に応じて上記信号復調回路の特性を変化させることを特徴とする請求項１または２記載の衛星放送受信システム。The signal state detection circuit detects a C / N value of an input signal input from the receiving antenna,
3. The satellite broadcast receiving system according to claim 1, wherein the control unit changes characteristics of the signal demodulation circuit according to a C / N value of the input signal detected by the signal state detection circuit. 上記信号状態検出回路は、上記受信アンテナから入力された入力信号のＣ／Ｎ値を検出し、
上記制御部は、上記信号状態検出回路で検出された入力信号のＣ／Ｎ値に応じて、上記信号復調回路の特性を決定するＰＬＬループフィルタの時定数を、予め調査された衛星放送受信部の出力信号にエラーが発生しない範囲で限界まで小さくなるように変化させることを特徴とする請求項１記載の衛星放送受信システム。The signal state detection circuit detects a C / N value of an input signal input from the receiving antenna,
The control unit is a satellite broadcast receiving unit in which a time constant of a PLL loop filter that determines characteristics of the signal demodulating circuit according to a C / N value of the input signal detected by the signal state detecting circuit is examined in advance. 2. The satellite broadcast receiving system according to claim 1, wherein the output signal is changed so as to become as small as possible without causing an error. 上記信号状態検出回路は、上記受信アンテナから入力された入力信号の復調後のＢＥＲ値を検出し、
上記制御部は、上記信号状態検出回路で検出された、復調された入力信号のＢＥＲ値に応じて上記信号復調回路の特性を変化させることを特徴とする請求項１または２記載の衛星放送受信システム。The signal state detection circuit detects a BER value after demodulation of an input signal input from the receiving antenna,
3. The satellite broadcast reception according to claim 1, wherein the control unit changes characteristics of the signal demodulation circuit according to a BER value of the demodulated input signal detected by the signal state detection circuit. system. 上記信号状態検出回路が、上記信号復調回路が有する信号状態検出機構であることを特徴とする請求項１〜５の何れか１項に記載の衛星放送受信システム。The signal state detector circuit, a satellite broadcasting receiving system according to any one of claim 1 to 5, characterized in that a signal state detection mechanism the signal demodulation circuit has.
JP2000282692A 2000-09-18 2000-09-18 Satellite broadcast receiving system Expired - Fee Related JP3833457B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000282692A JP3833457B2 (en) 2000-09-18 2000-09-18 Satellite broadcast receiving system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000282692A JP3833457B2 (en) 2000-09-18 2000-09-18 Satellite broadcast receiving system

Publications (2)

Publication Number Publication Date
JP2002094405A JP2002094405A (en) 2002-03-29
JP3833457B2 true JP3833457B2 (en) 2006-10-11

Family

ID=18767160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000282692A Expired - Fee Related JP3833457B2 (en) 2000-09-18 2000-09-18 Satellite broadcast receiving system

Country Status (1)

Country Link
JP (1) JP3833457B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577207B2 (en) 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
US7020829B2 (en) 2002-07-03 2006-03-28 Hughes Electronics Corporation Method and system for decoding low density parity check (LDPC) codes
EP1413059B9 (en) 2002-07-03 2015-09-02 Dtvg Licensing, Inc Bit-interleaved coded modulation using low density parity check (ldpc) codes
US7864869B2 (en) 2002-07-26 2011-01-04 Dtvg Licensing, Inc. Satellite communication system utilizing low density parity check codes
US8140931B2 (en) 2003-07-03 2012-03-20 Dtvg Licensing, Inc. Method and system for generating parallel decodable low density parity check (LDPC) codes
US7296208B2 (en) 2003-07-03 2007-11-13 The Directv Group, Inc. Method and system for generating parallel decodable low density parity check (LDPC) codes
EP1851895B1 (en) 2005-02-10 2011-07-06 ST-Ericsson SA Method and apparatus for signal quality estimation

Also Published As

Publication number Publication date
JP2002094405A (en) 2002-03-29

Similar Documents

Publication Publication Date Title
US5493710A (en) Communication system having oscillation frequency calibrating function
JPH05347736A (en) Receiver device for multi-system
US7330707B2 (en) Hetrodyne receiver and IC
WO2006137324A1 (en) Wireless receiver
JP5845974B2 (en) Receiving apparatus and receiving method
TWI449345B (en) Fsk modulation signal receiver with high sensitivity in low rate mode
JP3833457B2 (en) Satellite broadcast receiving system
KR100233658B1 (en) Method for reducing time to recover carrier wave in hdtv
WO2007125793A1 (en) Receiving apparatus and electronic device using same
JP2004064105A (en) Semiconductor device and receiver
CN101420215B (en) Digital satellite broadcast receiving tuner and satellite broadcast receiver with the same
JP3832577B2 (en) Digital satellite broadcast receiver
JP4089275B2 (en) Reception control method, reception control device, and reception device
JP3640878B2 (en) Digital satellite broadcasting receiver
JPH08130490A (en) Sharable receiver
EP1094596A2 (en) Quadrature receiver with a vco controlled by the demodulated bit-rate
JPH1188795A (en) Automatic frequency tuner for satellite broadcast tuner
KR0153082B1 (en) Tuner for satellite broadcasting receiver having i-q demodulator
US9325441B2 (en) Signal reception multi-tuner system and corresponding method
KR100559545B1 (en) Device and the Method for developing the call quality for data communication of mobile phone
JP3898908B2 (en) Direct conversion receiver
JP2001024721A (en) Sheared reception equipment
JPH10229557A (en) Channel selection method for digital satellite broadcast and its system
JPH10178599A (en) Digital satellite broadcast receiver
JP2003061001A (en) Digital tuner, carrier acquisition method and program for carrier acquisition

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060719

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees