JP3827506B2 - Power control device - Google Patents
Power control device Download PDFInfo
- Publication number
- JP3827506B2 JP3827506B2 JP2000192033A JP2000192033A JP3827506B2 JP 3827506 B2 JP3827506 B2 JP 3827506B2 JP 2000192033 A JP2000192033 A JP 2000192033A JP 2000192033 A JP2000192033 A JP 2000192033A JP 3827506 B2 JP3827506 B2 JP 3827506B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- cpu
- information
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源制御技術に関し、特に、複数の筐体からなる情報処理装置における各筐体の電源制御や、一つのシステム内に複数のＣＰＵ筐体をもつクラスタシステムにおける周辺機器筐体の電源制御等に適用して有効な技術に関する。
【０００２】
【従来の技術】
一つまたは複数のＣＰＵ筐体の配下に複数の周辺機器筐体を接続して構成される情報処理システムでは、個々のＣＰＵ筐体の電源のＯＮ／ＯＦＦと、配下の周辺機器筐体の電源のＯＮ／ＯＦＦ操作を連動させて制御することが、システムの運用管理の効率化、自動化、さらにはシステム全体の消費電力低減等の観点から重要となる。
【０００３】
従来、たとえば特開平１１−２１２６８２号公報には、情報処理装置の本体の内部に、周辺装置の電源のＯＮ／ＯＦＦに連動して当該本体の電源のＯＮ／ＯＦＦ、他の周辺装置の電源のＯＮ／ＯＦＦを実行する電源連動用モジュールを備えた電源制御方式が開示されている。
【０００４】
また、特開平６−２３６２２６号公報には、ホストコンピュータと周辺機器とを接続するＳＣＳＩケーブル等のインタフェース信号の状態によって、ホストコンピュータの電源のＯＮ／ＯＦＦを判断して、周辺機器の電源のＯＮ／ＯＦＦを連動させる技術が開示されている。
【０００５】
【発明が解決しようとする課題】
上述の各従来技術では、本体装置が一つの場合を想定しており、クラスタシステムの様に本体装置が複数台存在する場合には、いずれも対応できないという技術的課題がある。
【０００６】
また、後者の従来技術では、インタフェース信号の状態によって接続装置の電源のＯＮ／ＯＦＦ判断するため、ノイズや電圧の回り込みにより、インターフェイス信号の本来の機能が誤動作する可能性が生じるという技術的課題があった。特に、インターフェイス信号としてＳＣＳＩバスの終端電圧を使用する場合、従来の非同期型のバスに対して、近年の高速（８０ＭＢ／秒や１６０ＭＢ／秒）な転送レートを実現しようとすると、終端電圧もノイズ等に対して敏感になっており、終端抵抗の駆動電圧を電源状態の判別に利用することが、ますます実現困難になることが予想される。
【０００７】
本発明の目的は、システムを構成する上位装置や周辺装置の台数や組み合わせ等に関係なく、上位装置および周辺装置の連動した電源投入／切断の制御を的確に行うことが可能な電源制御技術を提供することにある。
【０００８】
本発明の他の目的は、上位装置と周辺装置との間の本来の接続インターフェイスの信頼性を低下させることなく、上位装置および周辺装置の連動した電源投入／切断の制御を的確に行うことが可能な電源制御技術を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の電源制御装置は、少なくとも一つの上位装置と、上位装置の支配下で稼働する少なくとも一つの周辺装置とを接続する情報伝送路と、個々の上位装置および周辺装置に設けられ、当該上位装置および周辺装置の各々における電源投入／切断に関係なく動作し、上位装置の稼働状態情報を情報伝送路を経由して周辺装置に伝達する通信制御手段と、個々の周辺装置に設けられ、当該周辺装置の各々における電源投入／切断に関係なく動作し、上位装置の稼働状態情報に基づいて、当該周辺装置の各々における電源投入および電源切断を制御する電源制御手段と、を含むものである。
【００１０】
より具体的には、接続される各筐体間を接続する複数の信号から構成されるバス、各筐体の電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路、自装置以外の筐体の電源情報等を記憶できる電源状態記憶回路、自筐体の電源のＯＮ／ＯＦＦを行う電源制御回路を備えたものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００１２】
図１は、本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の一例を示すブロック図、図２は、本実施の形態の電源制御装置における作用の一例を示す説明図、図３は、本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の変形例を示すブロック図、図４は、図３の変形例の作用の一例を示す説明図、図５は、本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の変形例を示すブロック図である。
【００１３】
図１の構成において、１−１はＣＰＵ筐体１であり、電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路１−３を具備し、複数の信号から構成されるバス１−５によってＣＰＵ筐体２（１−２）、Ｉ／Ｏ筐体１−６、ＨＤＤ筐体１−ｂと接続される。
【００１４】
ＣＰＵ筐体２（１−２）は電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路１−４を具備している。ＣＰＵ筐体１（１−１）とＣＰＵ筐体２（１−２）はクラスタ構成である。
【００１５】
Ｉ／Ｏ筐体１−６は電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路１−９を具備し、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態情報１−ａを記憶できる電源状態記憶回路１−８、当該Ｉ／Ｏ筐体１−６の電源をＯＮ／ＯＦＦすることのできる電源制御回路１−７から構成される。
【００１６】
ＨＤＤ筐体１−ｂは電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路１−ｅを具備し、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態情報１−ｆを記憶できる電源状態記憶回路１−ｄ、当該ＨＤＤ筐体１−ｂの電源をＯＮ／ＯＦＦすることのできる電源制御回路１−ｃから構成される。
【００１７】
図１に示すクラスタシステムにおいて、ＣＰＵ筐体１（１−１）およびＣＰＵ筐体２（１−２）と、配下のＩ／Ｏ筐体１−６およびＨＤＤ筐体１−ｂは、たとえば、上述のバス１−５とは別に設けられた図示しない接続インターフェイスにて相互に接続され、相互にデータのやり取りを行うことで、連携して所望の情報処理動作を遂行する。
【００１８】
このため、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）のどちらか一つのＣＰＵ筐体に電源が入っていれば、それに接続されるＩ／Ｏ筐体１−６、ＨＤＤ筐体１−ｂの様な周辺機器筐体は連携動作可能なように電源を入れておかなければならない。以下にその制御方法について説明する。
【００１９】
まず、ＣＰＵ筐体の側から自発的に自筐体の電源状態を周辺装置側に通知する、ＣＰＵ筐体主導方式による電源制御方法ついて図１を用いて説明する。
【００２０】
ＣＰＵ筐体１（１−１）は、自筐体の電源（５Ｖ／１２Ｖなど）状態が変化した時に、通信制御回路１−３を用い、バス１−５を介してＩ／Ｏ筐体１−６内の通信制御回路１−９と、ＨＤＤ筐体１−ｂ内の通信制御回路１−ｅに電源情報を通知する。ＣＰＵ筐体２（１−２）も同様に自分の電源（５Ｖ／１２Ｖなど）状態が変化した時に、通信制御回路１−４を用い、バス１−５を介してＩ／Ｏ筐体１−６内の通信制御回路１−９と、ＨＤＤ筐体１−ｂ内の通信制御回路１−ｅに電源情報を通知する。
【００２１】
Ｉ／Ｏ筐体１−６は、通信制御回路１−９に通達された情報を電源状態記憶回路１−８に電源状態を電源状態情報１−ａの様に記憶させる。電源制御回路１−７は電源状態情報１−ａによって図２に例示する電源制御条件に基づいて、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の両ＣＰＵ筐体が電源ＯＦＦの状態から、どちらか片方もしくは両ＣＰＵ筐体の電源がＯＮされた場合に、当該Ｉ／Ｏ筐体１−６の電源をＯＦＦ→ＯＮさせ、またＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）のどちらか片方もしくは両ＣＰＵ筐体が電源ＯＮの状態から、両ＣＰＵ筐体の電源がＯＦＦされた場合に、当該Ｉ／Ｏ筐体１−６の電源をＯＮ→ＯＦＦさせる。
【００２２】
ＨＤＤ筐体１−ｂもＩ／Ｏ筐体１−６と同様に通信制御回路１−ｅに通達された情報を電源状態記憶回路１−ｄに電源状態を電源状態情報１−ｆの様に記憶させる。電源制御回路１−ｃは電源状態情報１−ｆによって、図２に示す電源制御条件に従って、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の両ＣＰＵ筐体が電源ＯＦＦの状態から、どちらか片方もしくは両ＣＰＵ筐体の電源がＯＮされた場合に、当該ＨＤＤ筐体１−ｂの電源をＯＦＦ→ＯＮさせ、またＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）のどちらか片方もしくは両ＣＰＵ筐体が電源ＯＮの状態から、両ＣＰＵ筐体の電源がＯＦＦされた場合に、当該ＨＤＤ筐体１−ｂの電源をＯＮ→ＯＦＦさせる。
【００２３】
次に周辺機器が主導でＣＰＵ筐体の状態情報を収集する場合の電源制御例について説明する。
【００２４】
Ｉ／Ｏ筐体１−６は、定期的に、あるいは任意の契機で、バス１−５を介してＣＰＵ筐体１（１−１）内の通信制御回路１−３と、ＣＰＵ筐体２（１−２）内の通信制御回路１−４にアクセスして、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態の情報を収集する。
【００２５】
ＨＤＤ筐体１−ｂも同様に、定期的に、あるいは任意の契機で、バス１−５を介してＣＰＵ筐体１（１−１）内の通信制御回路１−３とＣＰＵ筐体２（１−２）内の通信制御回路１−４から電源状態の情報を収集する。
【００２６】
Ｉ／Ｏ筐体１−６は、通信制御回路１−９に収集したＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態を電源状態情報１−ａの様に記憶する。電源制御回路１−７は電源状態情報１−ａによって図２に示す制御条件にて、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の両ＣＰＵ筐体が電源ＯＦＦの状態から、どちらか片方もしくは両ＣＰＵ筐体の電源がＯＮされていた場合に、当該Ｉ／Ｏ筐体１−６の電源をＯＦＦ→ＯＮさせ、またＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の両ＣＰＵ筐体が電源ＯＮの状態から、両ＣＰＵ筐体の電源がＯＦＦされていた場合にＩ／Ｏ筐体１−６の電源をＯＮ→ＯＦＦする。
【００２７】
ＨＤＤ筐体１−ｂもＩ／Ｏ筐体１−６と同様に収集した電源状態を電源状態情報１−ｆの様に記憶し、電源制御回路１−ｃは電源状態情報１−ｆによって図２に示す通り、当該ＨＤＤ筐体１−ｂの電源ＯＮ／ＯＦＦを制御する。
【００２８】
これらの、ＣＰＵ筐体主導、あるいは周辺装置主導によるＣＰＵ筐体の電源状態の情報の収集およびそれに連動した周辺装置の電源制御により、クラスタシステムにおいて必要条件を効率良く満たす電源制御が実現できる。
【００２９】
次に、周辺装置の電源制御に用いられる、ＣＰＵ筐体側の状態情報の種類を一つ増やした場合について図３を用いて説明する。例えば、電源情報の他に、ＣＰＵ筐体の動作情報ＯＫ／ＮＧという情報を追加する。動作情報ＯＫはＣＰＵ筐体の動作が正常な状態を示し、動作情報ＮＧはＣＰＵ筐体が動作不能な異常状態（ＣＰＵのハングアップ、等）を示す。
【００３０】
ＣＰＵ筐体の動作情報ＯＫ／ＮＧを追加した場合、図１の構成との相違点として、Ｉ／Ｏ筐体１−ｇは電源ＯＦＦ状態（スタンバイ電源状態）で動作可能なＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態及び動作状態からなる電源／動作状態情報１−ｉを記憶できる電源／動作状態記憶回路１−ｈを具備し、ＨＤＤ筐体１−ｊはＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態及び動作状態からなる電源／動作状態情報１−ｌを記憶できる電源／動作状態記憶回路１−ｋから構成される。
【００３１】
前述した様に、クラスタシステムにおいて、ＣＰＵ筐体が一つでも電源ＯＮの状態であれば、そのシステムに接続される周辺機器筐体は電源ＯＮしていなければならない。しかし、電源ＯＮしているＣＰＵ筐体がハングアップなどを起こし動作ＮＧであれば、周辺機器筐体の電源はＯＮしていても消費電力の無駄であり、電源ＯＦＦした方が効率がよい。以下にその制御方法について説明する。
【００３２】
ＣＰＵ筐体１（１−１）は、自分の電源状態が変化した場合や動作状態が変化した時に通信制御回路１−３を用い、バス１−５を介してＩ／Ｏ筐体１−ｇ内の通信制御回路１−９と、ＨＤＤ筐体１−ｊ内の通信制御回路１−ｅに、自ＣＰＵ筐体の電源情報と動作情報を通知する。ＣＰＵ筐体２（１−２）も同様に電源情報と動作情報を通知する。
【００３３】
Ｉ／Ｏ筐体１−ｇは通信制御回路１−９に通知された情報を電源／動作状態記憶回路１−ｈに電源状態及び動作状態を電源／動作状態情報１−ｉの様に記憶させる。電源制御回路１−７は電源／動作状態情報１−ｉによって図４に示す通り、ＣＰＵ筐体の一つ以上が電源ＯＮされ、かつ動作ＯＫの場合にのみ、周辺機器筐体（当該Ｉ／Ｏ筐体１−ｇ）の電源をＯＦＦ→ＯＮさせ、また全てのＣＰＵ筐体がＯＦＦされるか、もしくはＯＮされているＣＰＵ筐体の動作状態がＮＧであればＯＮ→ＯＦＦさせる。
【００３４】
ＨＤＤ筐体１−ｊもＩ／Ｏ筐体１−ｇと同様に各ＣＰＵ筐体から通知された電源情報と動作情報を電源／動作状態情報１−ｌの様に記憶し、電源制御回路１−ｃは電源／動作状態情報１−ｌによって図４に示す通り、当該ＨＤＤ筐体１−ｊの電源ＯＮ／ＯＦＦを制御する。
【００３５】
上の説明では、ＣＰＵ筐体の側から自発的に、周辺装置の側に、自ＣＰＵ筐体の電源情報および動作情報を通知して電源制御を行わせる場合を例示しているが、先に例示した図１の場合の様に、周辺機器の側から任意の契機で、各ＣＰＵ筐体の電源情報および動作情報を収集して、自周辺機器の電源のＯＮ／ＯＦＦを制御することもできる。
【００３６】
次に複数のグループ化されたシステムの場合における電源制御ついて図５を用いて説明する。バス１−５上に例えば２つのグループが存在した場合、グループ１は、ＣＰＵ筐体１（１−１）とＩ／Ｏ筐体１−６、ＨＤＤ筐体１（１−ｂ）の構成でバス１−５で接続されおり、グループ２は、ＣＰＵ筐体２（１−２）、ＣＰＵ筐体３（１−ｍ）とＨＤＤ筐体２（１−ｎ）の構成でグループ１と同じバス１−５で接続されている。
【００３７】
グループ１のＣＰＵ筐体１（１−１）は、自分の電源状態が変化した時に、自グループ１に属するＩ／Ｏ筐体１−６とＨＤＤ筐体１（１−ｂ）にのみ電源情報を通知し、他のグループ２に属するＨＤＤ筐体２（１−ｎ）へは通知しない。
【００３８】
グループ２のＣＰＵ筐体２（１−２）とＣＰＵ筐体３（１−ｍ）は、それぞれ自分の電源状態が変化した時に、自グループ２に属するＨＤＤ筐体２（１−ｎ）にのみ電源情報を通知し、他のグループ１に属するＩ／Ｏ筐体１−６とＨＤＤ筐体１（１−ｂ）へは通知しない。
【００３９】
グループ１のＩ／Ｏ筐体１−６とＨＤＤ筐体１（１−ｂ）は、通知された自グループ１内のＣＰＵ筐体１（１−１）の電源情報をもとに、上述の図２（電源情報と動作情報の二つを用いる場合は図４）の条件により自筐体の電源ＯＮ／ＯＦＦを制御する。
【００４０】
グループ２のＨＤＤ筐体２（１−ｎ）は、通知された自グループ２内のＣＰＵ筐体２（１−２）、ＣＰＵ筐体３（１−ｍ）の電源情報をもとに図２（電源情報と動作情報の二つを用いる場合は図４）の条件により自筐体の電源ＯＮ／ＯＦＦを制御する。
【００４１】
上記の様に、同一のバス１−５上に接続された複数のグループ１およびグループ２からなるシステムにおいても、必要なシステムにのみ情報を通知することにより、グループ毎に別々の電源制御を実現することができる。
【００４２】
複数のグループ化されたシステムにおいても、図１で説明した実施の形態の様に、前述のＣＰＵ筐体主導方式や周辺機器主導方式で実現することができる。
【００４３】
本実施の形態では以上の様に、周辺装置の電源制御に用いられるＣＰＵ筐体側の情報の例として、電源情報と動作情報を用いる場合例示したが、情報量には制限は無い。即ち、周辺機器筐体の電源ＯＮ／ＯＦＦに関わる情報、バスのスペックについては言及していない。また、ＣＰＵ筐体の数についても言及していない。
【００４４】
すなわち、ＣＰＵ筐体内情報はＣＰＵ筐体内電源情報のみでも構わないし、ＣＰＵ筐体内で筐体内情報により周辺機器筐体の電源ＯＮ／ＯＦＦを判定しても構わない。また、いろいろなＣＰＵ筐体情報を周辺機器筐体内で解析等を行い、各々周辺機器に合わせた電源ＯＮ／ＯＦＦの判定をしても構わない。
【００４５】
また、ＣＰＵ筐体内に、電源状態記憶回路や電源制御回路を配置し、Ｉ／Ｏ筐体やＨＤＤ筐体等の周辺装置側の電源状態に応じて、ＣＰＵ筐体側の電源のＯＮ／ＯＦＦを制御してもよい。また、Ｉ／Ｏ筐体やＨＤＤ筐体等の周辺装置の間で相互に電源状態に依存関係がある場合には、その依存関係に従った電源制御をおこなってもよいことはいうまでもない。
【００４６】
また、本実施の形態を応用すればマネージャコンソールからのシステムＯＮ／ＯＦＦも可能である。即ち上記ＯＮ／ＯＦＦ制御から独立した（常時ＯＮ）の図示しないマネージャコンソール（筐体）をバス１−５に接続し、該コソールからＯＮ／ＯＦＦ命令をバス１−５を介して発行する事により、システム全体の電源ＯＮ／ＯＦＦの制御を簡単に実施できる。
【００４７】
以上説明したように、本実施の形態の電源制御技術を用いれば、ＣＰＵ筐体、Ｉ／Ｏ筐体、ＨＤＤ筐体等の複数の筐体を接続して一つのシステムを構築する情報処理装置において、ＣＰＵ筐体が何個あっても、あるいはいかなる組み合わせ状態であっても、Ｉ／Ｏ筐体、ＨＤＤ筐体等の周辺機器筐体の電源制御を効率よく行なうことが可能となる。
【００４８】
また、電源制御に用いられる情報のやりとりは、専用のバス１−５を用いるので、通常のデータの授受等に用いられる接続インターフェイスを兼用する場合のように、当該接続インターフェイスの誤動作等の信頼性の低下の懸念もない。
【００４９】
本願の特許請求の範囲に記載された発明を見方を変えて表現すれば以下の通りである。
【００５０】
＜１＞ ＣＰＵ筐体、周辺機器筐体等の複数の筐体を接続して構築しているシステムにおいて、システム内の筐体をそれぞれ複数の信号から構成されるバスで接続し、そのバスを介して情報の交換を可能とし、各筐体共電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路を具備し、ＣＰＵ筐体がＣＰＵ筐体に接続される他筐体に対し電源状態を通知することにより電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５１】
＜２＞ 項目＜１＞記載の電源制御方式において、周辺機器筐体がＣＰＵ筐体の電源状態を記憶でき、電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な電源状態記憶回路を具備し、ＣＰＵ筐体は自分の電源（５Ｖ／１２Ｖ等）状態が変化した場合、接続されている周辺機器筐体に対し新たな電源状態をバスを介して通知し、周辺機器筐体の通信制御記憶回路は、バスから送られてきた情報をもとに、電源状態記憶回路内の該ＣＰＵ筐体の情報を更新し、その情報より周辺機器筐体の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５２】
＜３＞ 項目＜１＞記載の電源制御方式において、同一バス上に接続された複数のＣＰＵ筐体と周辺機器筐体で複数のグループ化されたシステムにおいて、グループ毎にＣＰＵ筐体が主導となり、グループ化された他筐体に対し電源状態を通知し、グループ毎に別々の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５３】
＜４＞ 項目＜２＞記載の電源制御方式において、周辺機器筐体はＣＰＵ筐体から送られてきた情報をもとに、電源状態記憶回路の情報から、少なくとも一つのＣＰＵ筐体の電源がＯＮ状態であれば自分の電源をＯＮ状態に保ち、全てのＣＰＵ筐体の電源がＯＦＦ状態であれば、自分の電源をＯＦＦ状態に保つよう制御することを特徴とする電源制御方式。
【００５４】
＜５＞ 項目＜２＞記載の電源制御方式において、ＣＰＵ筐体の電源情報以外の情報（例えば、電源は入っているが、システム内ＣＰＵ筐体がすべてハングアップしている）を持ち、ＣＰＵ筐体内で自筐体における周辺機器筐体電源ＯＮの必要の有無を判定し、周辺機器筐体に対して通知することにより周辺機器筐体の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５５】
＜６＞ ＣＰＵ筐体、周辺機器筐体の複数の筐体を接続して構築しているシステムにおいて、システム内の筐体をそれぞれ複数の信号から構成されるバスで接続し、そのバスを介して情報の交換を可能とし、各筐体共電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路を具備し、周辺機器筐体がＣＰＵ筐体の電源情報をバスを介して収集し、得た情報をもとに周辺機器筐体の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５６】
＜７＞ 項目＜６＞記載の電源制御方式において、周辺機器筐体がＣＰＵ筐体の電源状態を記憶でき、電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な電源状態記憶回路を具備し、周辺機器筐体が定期的に自分に接続されているＣＰＵ筐体の電源状態の情報をバスを介して収集し、得た情報をもとに、電源状態記憶回路内の該ＣＰＵ筐体の情報を更新し、その情報より周辺機器筐体の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５７】
＜８＞ 項目＜６＞記載の電源制御方式において、同一バス上に接続された複数のＣＰＵ筐体と周辺機器筐体で複数のグループ化されたシステムにおいて、グループ毎に周辺機器筐体が定期的に、グループ化されたＣＰＵ筐体の電源状態を収集し、得た情報をもとにグループ毎に別々の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５８】
＜９＞ 項目＜７＞記載の電源制御方式において、周辺機器筐体が定期的にＣＰＵ筐体の情報を収集し、得た情報をもとに、電源状態記憶回路の情報から、少なくとも一つのＣＰＵ筐体の電源がＯＮ状態であれば自分の電源をＯＮ状態に保ち、全てのＣＰＵ筐体の電源がＯＦＦ状態であれば、自分の電源をＯＦＦ状態に保つよう制御することを特徴とする電源制御方式。
【００５９】
＜１０＞ 項目＜７＞記載の電源制御方式において、ＣＰＵ筐体の電源情報以外の情報（例えば、電源は入っているが、システム内ＣＰＵ筐体がすべてハングアップして動作不能に陥っているか否かの情報）を持ち、周辺機器筐体が集めた情報により解析等を行い、各々周辺機器に合わせた電源ＯＮ／ＯＦＦを制御する電源制御方式。
【００６０】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６１】
【発明の効果】
本発明の電源制御装置によれば、システムを構成する上位装置や周辺装置の台数や組み合わせ等に関係なく、上位装置および周辺装置の連動した電源投入／切断の制御を的確に行うことができる、という効果が得られる。
【００６２】
本発明の電源制御装置によれば、上位装置と周辺装置との間の本来の接続インターフェイスの信頼性を低下させることなく、上位装置および周辺装置の連動した電源投入／切断の制御を的確に行うことができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の一例を示すブロック図である。
【図２】本発明の一実施の形態である電源制御装置における作用の一例を示す説明図である。
【図３】本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の変形例を示すブロック図である。
【図４】図３の変形例の作用の一例を示す説明図である。
【図５】本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の変形例を示すブロック図である。
【符号の説明】
１−１…ＣＰＵ筐体１（上位装置）、１−２…ＣＰＵ筐体２、（上位装置）１−３…通信制御回路（通信制御手段）、１−４…通信制御回路（通信制御手段）、１−５…バス（情報伝送路）、１−６…Ｉ／Ｏ筐体（周辺装置）、１−７…電源制御回路（電源制御手段）、１−８…電源状態記憶回路、１−９…通信制御回路（通信制御手段）、１−ａ…電源状態情報（稼働状態情報）、１−ｂ…ＨＤＤ筐体、ＨＤＤ筐体１（周辺装置）、１−ｃ…電源制御回路（電源制御手段）、１−ｄ…電源状態記憶回路、１−ｅ…通信制御回路（通信制御手段）、１−ｆ…電源状態情報（稼働状態情報）、１−ｇ…Ｉ／Ｏ筐体（周辺装置）、１−ｈ…電源／動作状態記憶回路、１−ｉ…電源／動作状態情報（稼働状態情報）、１−ｊ…ＨＤＤ筐体（周辺装置）、１−ｋ…電源／動作状態記憶回路、１−ｌ…電源／動作状態情報（稼働状態情報）、１−ｍ…ＣＰＵ筐体３（上位装置）、１−ｎ…ＨＤＤ筐体２（周辺装置）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to power supply control technology, and in particular, power control of each casing in an information processing apparatus including a plurality of casings, and power supply of peripheral equipment casings in a cluster system having a plurality of CPU casings in one system. The present invention relates to a technology that is effective when applied to control and the like.
[0002]
[Prior art]
In an information processing system configured by connecting a plurality of peripheral device casings under one or a plurality of CPU casings, the power of individual CPU casings is turned ON / OFF and the power supply of the subordinate peripheral device casings It is important to control the ON / OFF operations in conjunction with each other from the viewpoints of efficiency and automation of system operation management, and reduction of power consumption of the entire system.
[0003]
Conventionally, for example, in Japanese Patent Application Laid-Open No. 11-212682, in the main body of an information processing apparatus, the power of the main body is turned on / off in conjunction with the power on / off of the peripheral apparatus. A power supply control system including a power supply interlocking module that performs ON / OFF is disclosed.
[0004]
In Japanese Patent Laid-Open No. 6-236226, the host computer is turned on / off based on the state of an interface signal such as a SCSI cable connecting the host computer to the peripheral device, and the peripheral device is turned on. A technique for interlocking / OFF is disclosed.
[0005]
[Problems to be solved by the invention]
Each of the above-described conventional technologies assumes a case where there is one main device, and there is a technical problem that none of the main devices can be handled when there are a plurality of main devices as in a cluster system.
[0006]
In the latter prior art, since the ON / OFF state of the connection device is determined based on the state of the interface signal, there is a technical problem that the original function of the interface signal may malfunction due to noise or voltage wraparound. there were. In particular, when the termination voltage of the SCSI bus is used as an interface signal, the termination voltage is also reduced by noise when trying to realize a recent high transfer rate (80 MB / second or 160 MB / second) with respect to a conventional asynchronous bus. It is expected that it will become more difficult to realize the use of the driving voltage of the termination resistor for the determination of the power supply state.
[0007]
An object of the present invention is to provide a power control technology capable of accurately performing power on / off control in conjunction with a host device and peripheral devices regardless of the number or combination of the host devices and peripheral devices constituting the system. It is to provide.
[0008]
Another object of the present invention is to accurately control power on / off linked to the host device and the peripheral device without degrading the reliability of the original connection interface between the host device and the peripheral device. It is to provide a possible power control technology.
[0009]
[Means for Solving the Problems]
The power supply control device of the present invention is provided in an information transmission path for connecting at least one host device and at least one peripheral device operating under the control of the host device, and in each host device and peripheral device. A communication control means for operating regardless of power on / off in each of the device and the peripheral device, and transmitting operation status information of the host device to the peripheral device via the information transmission path; Power control means for operating regardless of power on / off in each peripheral device and controlling power on and power off in each peripheral device based on operating state information of the host device.
[0010]
More specifically, a bus composed of a plurality of signals for connecting the respective housings to be connected, a communication control circuit operable in a power-off state (standby power state) of each housing, and a housing other than its own device A power supply state storage circuit capable of storing body power supply information and the like, and a power supply control circuit for turning ON / OFF the power supply of the own housing are provided.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0012]
FIG. 1 is a block diagram illustrating an example of a configuration of an information processing system including a power supply control device according to an embodiment of the present invention. FIG. 2 illustrates an example of an operation of the power supply control device according to the present embodiment. FIG. 3 is a block diagram showing a modification of the configuration of the information processing system including the power supply control device according to the embodiment of the present invention, and FIG. 4 is an explanation showing an example of the operation of the modification of FIG. FIG. 5 is a block diagram showing a modification of the configuration of the information processing system including the power supply control device according to the embodiment of the present invention.
[0013]
In the configuration of FIG. 1, reference numeral 1-1 denotes a
[0014]
The CPU case 2 (1-2) includes a communication control circuit 1-4 that can operate in a power-off state (standby power state). The CPU casing 1 (1-1) and the CPU casing 2 (1-2) have a cluster configuration.
[0015]
The I / O case 1-6 includes a communication control circuit 1-9 that can operate in a power-off state (standby power state), and includes a CPU case 1 (1-1) and a CPU case 2 (1-2). Power supply state storage circuit 1-8 capable of storing the power supply state information 1-a, and a power supply control circuit 1-7 capable of turning on / off the power supply of the I / O casing 1-6.
[0016]
The HDD case 1-b includes a communication control circuit 1-e that can operate in a power-off state (standby power supply state), and supplies power to the CPU case 1 (1-1) and the CPU case 2 (1-2). The power supply state storage circuit 1-d capable of storing the state information 1-f and the power supply control circuit 1-c capable of turning on / off the power supply of the HDD casing 1-b are configured.
[0017]
In the cluster system shown in FIG. 1, the CPU chassis 1 (1-1) and CPU chassis 2 (1-2), the subordinate I / O chassis 1-6 and HDD chassis 1-b are, for example, They are connected to each other via a connection interface (not shown) provided separately from the above-described bus 1-5, and exchange data with each other to perform a desired information processing operation in cooperation.
[0018]
Therefore, if any one of the CPU chassis 1 (1-1) and the CPU chassis 2 (1-2) is powered on, the I / O chassis 1-6 connected thereto Peripheral equipment casings such as the HDD casing 1-b must be powered on so that they can operate in a coordinated manner. The control method will be described below.
[0019]
First, a power supply control method based on a CPU case initiative method that voluntarily notifies the peripheral device side of the power state of the case itself from the CPU case side will be described with reference to FIG.
[0020]
The CPU case 1 (1-1) uses the communication control circuit 1-3 and changes the I /
[0021]
The I / O housing 1-6 stores the information notified to the communication control circuit 1-9 in the power supply state storage circuit 1-8 and stores the power supply state as the power supply state information 1-a. The power supply control circuit 1-7 is based on the power supply control conditions exemplified in FIG. 2 based on the power supply state information 1-a, and both the CPU cases 1-1-1 and 2-1-2 are provided. When one or both of the CPU casings is turned on from the power-off state, the power of the I / O casing 1-6 is turned OFF → ON, and the CPU casing 1 (1-1 ), When one or both of the CPU chassis 2 (1-2) or both of the CPU chassis are powered on and then the power of both CPU chassis is turned off, the I / O chassis 1-6 Turn the power ON → OFF.
[0022]
Similarly to the I / O case 1-6, the HDD case 1-b also sends the information communicated to the communication control circuit 1-e to the power state storage circuit 1-d and the power state as the power state information 1-f. Remember. The power supply control circuit 1-c uses the power supply state information 1-f to supply power to both the CPU cases 1 (1-1) and 2 (1-2) according to the power supply control conditions shown in FIG. When one or both of the CPU casings are turned on from the OFF state, the HDD casing 1-b is turned OFF → ON, and the CPU casing 1 (1-1), CPU casing is turned on. When either one of the bodies 2 (1-2) or both CPU casings are powered on, and both CPU casings are powered off, the HDD casing 1-b is powered on. .
[0023]
Next, an example of power control when the peripheral device takes the initiative and collects CPU casing state information will be described.
[0024]
The I / O chassis 1-6 is periodically or arbitrarily triggered by the communication control circuit 1-3 in the CPU chassis 1 (1-1) and the CPU chassis 2 via the bus 1-5. The communication control circuit 1-4 in (1-2) is accessed to collect information on the power supply states of the CPU casing 1 (1-1) and CPU casing 2 (1-2).
[0025]
Similarly, the HDD chassis 1-b regularly or at any time, via the bus 1-5, the communication control circuit 1-3 in the CPU chassis 1 (1-1) and the CPU chassis 2 ( 1-2) Collect information on the power supply state from the communication control circuit 1-4.
[0026]
The I / O case 1-6 indicates the power state of the CPU case 1 (1-1) and CPU case 2 (1-2) collected by the communication control circuit 1-9 as the power state information 1-a. To remember. The power control circuit 1-7 turns off the power of both the CPU casing 1 (1-1) and the CPU casing 2 (1-2) under the control conditions shown in FIG. From this state, when one or both of the CPU casings is powered on, the I / O casing 1-6 is turned OFF → ON, and the CPU casing 1 (1-1), When both CPU casings of the CPU casing 2 (1-2) are powered on, the power of the I / O casing 1-6 is turned from ON to OFF when both CPU casings are powered off.
[0027]
The HDD chassis 1-b stores the power supply state collected in the same manner as the I / O chassis 1-6 as power supply status information 1-f, and the power supply control circuit 1-c uses the power supply status information 1-f to store the power supply status. 2, the power ON / OFF of the HDD casing 1-b is controlled.
[0028]
By collecting the information on the power state of the CPU chassis led by the CPU chassis or by the peripheral apparatus and controlling the power of the peripheral apparatuses in conjunction with the information, the power control that efficiently satisfies the necessary conditions in the cluster system can be realized.
[0029]
Next, a case where the number of types of state information on the CPU casing side used for power control of the peripheral device is increased by one will be described with reference to FIG. For example, in addition to the power supply information, information on the operation information OK / NG of the CPU chassis is added. The operation information OK indicates a state in which the operation of the CPU casing is normal, and the operation information NG indicates an abnormal state in which the CPU casing cannot operate (such as a CPU hang-up).
[0030]
When the operation information OK / NG of the CPU case is added, as a difference from the configuration in FIG. 1, the CPU case 1 (I / O case 1-g is operable in a power-off state (standby power state)). 1-1), a power supply / operation state storage circuit 1-h capable of storing power supply / operation state information 1-i including the power supply state and operation state of the CPU case 2 (1-2), and the HDD case 1 -J is a power supply / operation state storage circuit 1-k capable of storing power supply / operation state information 1-1 of the power supply state and operation state of the CPU case 1 (1-1) and CPU case 2 (1-2). Consists of
[0031]
As described above, in the cluster system, if even one CPU chassis is powered on, the peripheral equipment chassis connected to the system must be powered on. However, if the CPU casing that is turned on causes a hang-up or the like and the operation is NG, power consumption is wasted even if the peripheral equipment casing is turned on, and it is more efficient to turn off the power. The control method will be described below.
[0032]
The CPU case 1 (1-1) uses the communication control circuit 1-3 when its own power supply state changes or when the operation state changes, and uses the I / O case 1-g via the bus 1-5. The communication control circuit 1-9 in the HDD and the communication control circuit 1-e in the HDD casing 1-j are notified of the power supply information and the operation information of the CPU casing. Similarly, the CPU casing 2 (1-2) notifies power supply information and operation information.
[0033]
The I / O housing 1-g stores the information notified to the communication control circuit 1-9 in the power / operation state storage circuit 1-h as the power / operation state information 1-i. . As shown in FIG. 4, the power supply control circuit 1-7 is connected to the peripheral device housing (the relevant I / O) only when at least one of the CPU housings is powered on and the operation is OK, as shown in FIG. The power supply of the O casing 1-g) is turned OFF → ON, and if all the CPU casings are turned OFF or if the operating state of the CPU casing that is turned ON is NG, the power supply is turned ON → OFF.
[0034]
Similarly to the I / O case 1-g, the HDD case 1-j stores the power supply information and the operation information notified from each CPU case as the power supply / operation state information 1-1, and the power supply control circuit 1 -C controls the power ON / OFF of the HDD chassis 1-j according to the power supply / operation state information 1-1 as shown in FIG.
[0035]
In the above description, the case where the power supply control is performed by notifying the power supply information and the operation information of the own CPU casing to the peripheral device side voluntarily from the CPU casing side is illustrated. As in the case of FIG. 1 illustrated, the power supply information and operation information of each CPU chassis can be collected at any timing from the peripheral device side, and the power supply ON / OFF of the peripheral device can be controlled. .
[0036]
Next, power control in the case of a plurality of grouped systems will be described with reference to FIG. For example, when two groups exist on the bus 1-5, the
[0037]
When the power supply state of the CPU chassis 1 (1-1) of
[0038]
The CPU chassis 2 (1-2) and the CPU chassis 3 (1-m) of the group 2 are only connected to the HDD chassis 2 (1-n) belonging to the own group 2 when their own power supply state is changed. The power supply information is notified, and the I / O chassis 1-6 and HDD chassis 1 (1-b) belonging to the
[0039]
The I / O chassis 1-6 and the HDD chassis 1 (1-b) of the
[0040]
The HDD chassis 2 (1-n) in group 2 is based on the notified power supply information of the CPU chassis 2 (1-2) and CPU chassis 3 (1-m) in its own group 2 as shown in FIG. The power supply ON / OFF of the own housing is controlled according to the condition of FIG. 4 when using both power supply information and operation information.
[0041]
As described above, even in a system consisting of a plurality of
[0042]
A plurality of grouped systems can also be realized by the above-described CPU chassis initiative method or peripheral device initiative method as in the embodiment described with reference to FIG.
[0043]
In the present embodiment, as described above, the case where the power supply information and the operation information are used as an example of the information on the CPU casing side used for the power control of the peripheral device is exemplified, but the amount of information is not limited. That is, it does not mention information related to power ON / OFF of the peripheral device casing and bus specifications. Also, the number of CPU cases is not mentioned.
[0044]
That is, the information in the CPU case may be only the power information in the CPU case, or the power ON / OFF of the peripheral device case may be determined in the CPU case based on the information in the case. Further, various CPU case information may be analyzed in the peripheral device case, and power ON / OFF determination may be made according to each peripheral device.
[0045]
In addition, a power supply state storage circuit and a power supply control circuit are arranged in the CPU case, and the power supply on the CPU case side is turned on / off according to the power supply state on the peripheral device side such as an I / O case or HDD case. You may control. In addition, when there is a dependency relationship between power supply states between peripheral devices such as an I / O housing and an HDD housing, it goes without saying that power control according to the dependency relationship may be performed. .
[0046]
If this embodiment is applied, the system can be turned on / off from the manager console. That is, by connecting a manager console (casing) (not shown) that is independent from the ON / OFF control (always ON) to the bus 1-5, and issues an ON / OFF command from the console via the bus 1-5. Therefore, it is possible to easily control power ON / OFF of the entire system.
[0047]
As described above, by using the power supply control technology of the present embodiment, an information processing apparatus that connects a plurality of casings such as a CPU casing, an I / O casing, and an HDD casing to construct one system. In this case, it is possible to efficiently control the power supply of peripheral equipment cases such as an I / O case and an HDD case regardless of the number of CPU cases or in any combination state.
[0048]
In addition, since the dedicated bus 1-5 is used for exchanging information used for power supply control, reliability such as malfunction of the connection interface as in the case where the connection interface used for normal data exchange is also used. There is no concern about the decline.
[0049]
The present invention described in the claims of the present application is expressed in different ways as follows.
[0050]
<1> In a system constructed by connecting a plurality of housings such as a CPU housing and a peripheral device housing, the housings in the system are connected by buses each composed of a plurality of signals, and the buses are connected. The communication control circuit that can be exchanged via the power supply and can be operated in the power supply OFF state (standby power supply state) for each case, and the CPU case is in a power state relative to other cases connected to the CPU case. A power supply control method characterized by controlling power ON / OFF by notifying of the above.
[0051]
<2> In the power supply control method according to item <1>, the peripheral device casing includes a power supply state storage circuit capable of storing the power supply state of the CPU case and operable in a power supply OFF state (standby power supply state). When the power supply (5V / 12V, etc.) state changes, the case notifies the connected peripheral device case of the new power supply state via the bus, and the communication control storage circuit of the peripheral device case , Based on the information sent from the bus, the information of the CPU case in the power state storage circuit is updated, and the power ON / OFF of the peripheral device case is controlled based on the information. control method.
[0052]
<3> In the power supply control method described in item <1>, in a system in which a plurality of CPU cases and peripheral device cases connected on the same bus are grouped into a plurality of groups, the CPU case is led for each group. A power control system that notifies the power status to other grouped chassis and controls separate power ON / OFF for each group.
[0053]
<4> In the power supply control method according to item <2>, the peripheral device casing determines whether the power supply of at least one CPU casing is based on the information sent from the CPU casing based on the information in the power supply state storage circuit. A power supply control system characterized in that if it is in an ON state, the power supply is controlled to be kept in an ON state, and if all the CPU casings are in a power-off state, the power supply is controlled to be kept in an OFF state.
[0054]
<5> In the power control method described in item <2>, the CPU has information other than the power information of the CPU chassis (for example, the power is on but the CPU chassis in the system is all hung up), and the CPU A power supply characterized in that it determines whether or not the peripheral device casing needs to be turned on in its own casing, and controls the power ON / OFF of the peripheral casing by notifying the peripheral device casing control method.
[0055]
<6> In a system constructed by connecting a plurality of CPU housings and peripheral device housings, the housings in the system are connected by buses each composed of a plurality of signals, and the buses are connected via the buses. Information exchange is possible, each case has a communication control circuit that can operate in a power-off state (standby power supply state), and the peripheral device case collects power information of the CPU case via the bus, A power control method for controlling the power ON / OFF of a peripheral device casing based on the obtained information.
[0056]
<7> In the power supply control method according to item <6>, the peripheral device housing includes a power supply state storage circuit capable of storing the power supply state of the CPU housing and operable in a power supply OFF state (standby power supply state). Information on the power supply state of the CPU case that the device case is regularly connected to is collected via the bus, and the information on the CPU case in the power state storage circuit is obtained based on the obtained information. A power control method characterized by updating and controlling the power ON / OFF of the peripheral device casing based on the information.
[0057]
<8> In the power supply control method described in item <6>, in a system in which a plurality of CPU casings and peripheral equipment casings connected on the same bus are grouped into a plurality of peripheral equipment casings for each group In particular, the power control method is characterized by collecting the power status of the grouped CPU chassis and controlling the power on / off separately for each group based on the obtained information.
[0058]
<9> In the power supply control method according to item <7>, the peripheral device case periodically collects information on the CPU case, and based on the obtained information, at least one information is obtained from the information on the power state storage circuit. If the power supply of the CPU casing is ON, the power supply is controlled to be kept ON, and if the power supply of all the CPU casings is OFF, the control is performed to keep the power supply of the CPU OFF. Power control method.
[0059]
<10> In the power control method according to item <7>, information other than the power information of the CPU chassis (for example, whether the power is on but the CPU chassis in the system is all hung up and inoperable) Power control method for controlling power ON / OFF according to each peripheral device by analyzing information based on information collected by the peripheral device casing.
[0060]
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
[0061]
【The invention's effect】
According to the power supply control device of the present invention, regardless of the number or combination of host devices and peripheral devices constituting the system, the power on / off control linked with the host device and peripheral devices can be accurately performed. The effect is obtained.
[0062]
According to the power supply control device of the present invention, the power-on / off control in conjunction with the host device and the peripheral device is accurately performed without reducing the reliability of the original connection interface between the host device and the peripheral device. The effect that it can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an example of a configuration of an information processing system including a power supply control device according to an embodiment of the present invention.
FIG. 2 is an explanatory diagram showing an example of the operation of the power supply control device according to the embodiment of the present invention.
FIG. 3 is a block diagram showing a modified example of the configuration of the information processing system including the power supply control device according to the embodiment of the present invention.
4 is an explanatory diagram showing an example of the operation of the modified example of FIG. 3;
FIG. 5 is a block diagram showing a modification of the configuration of the information processing system including the power supply control device according to the embodiment of the present invention.
[Explanation of symbols]
1-1: CPU casing 1 (high-order apparatus), 1-2 ... CPU casing 2, (high-order apparatus) 1-3 ... communication control circuit (communication control means), 1-4: communication control circuit (communication control means) 1-5... Bus (information transmission path), 1-6... I / O casing (peripheral device), 1-7... Power supply control circuit (power supply control means), 1-8. -9 ... Communication control circuit (communication control means), 1-a ... Power supply status information (operation status information), 1-b ... HDD housing, HDD housing 1 (peripheral device), 1-c ... Power supply control circuit ( Power control means), 1-d... Power supply state storage circuit, 1-e... Communication control circuit (communication control means), 1-f... Power supply state information (operating state information), 1-g. Peripheral device), 1-h... Power source / operating state storage circuit, 1-i... Power source / operating state information (operating state information), 1-j. , 1-k... Power source / operating state storage circuit, 1-l... Power source / operating state information (operating state information), 1-m... CPU casing 3 (higher level device), 1-n. apparatus).
Claims (4)
個々の前記上位装置および前記周辺装置に設けられ、当該上位装置および周辺装置の各々における電源投入／切断に関係なく動作し、前記上位装置の稼働状態情報を前記情報伝送路を経由して前記周辺装置に伝達する通信制御手段と、
個々の前記周辺装置に設けられ、当該周辺装置の各々における電源投入／切断に関係なく動作し、前記上位装置の前記稼働状態情報に基づいて、当該周辺装置の各々における電源投入および電源切断を制御する電源制御手段と、を含み、
前記上位装置の前記稼働状態情報は、前記上位装置における電源投入および電源切断の電源状態を示す第１の情報と、前記上位装置が正常動作か否かの動作状態を示す第２の情報を含むことを特徴とする電源制御装置。An information transmission path connecting at least one host device and at least one peripheral device operating under the control of the host device;
Provided in each of the host device and the peripheral device, and operates regardless of power on / off in each of the host device and the peripheral device, and operating status information of the host device is transmitted to the peripheral device via the information transmission path. Communication control means for transmitting to the device;
Provided in each of the peripheral devices, operates regardless of power on / off in each of the peripheral devices, and controls power on and power off in each of the peripheral devices based on the operating state information of the host device and power control means for, only including,
The operating state information of the host device includes first information indicating the power state of power-on and power-off in the host device, and second information indicating the operating state of whether the host device is operating normally. The power supply control apparatus characterized by the above-mentioned.
個々の前記上位装置の前記通信制御手段が、任意の契機で、当該上位装置における前記稼働状態情報を収集して前記周辺装置の前記通信制御手段に通知する動作を行うことを特徴とする電源制御装置。The power supply control device according to claim 1, wherein
The power control, wherein the communication control means of each of the host devices performs an operation of collecting the operation state information in the host device and notifying the communication control means of the peripheral device at an arbitrary timing apparatus.
個々の前記周辺装置の前記通信制御手段が、任意の契機で前記上位装置の前記通信制御手段に働きかけて当該上位装置の前記稼働状態情報を収集する動作を行うことを特徴とする電源制御装置。The power supply control device according to claim 1, wherein
The power supply control device, wherein the communication control unit of each of the peripheral devices performs an operation of collecting the operating state information of the host device by working on the communication control unit of the host device at an arbitrary timing.
前記情報伝送路に接続される複数の前記上位装置および前記周辺装置は、各々がすくなくとも一つの前記上位装置および前記周辺装置を含むグループを構成し、個々の前記グループにおいて互いに独立に、当該グループ内における前記上位装置の前記稼働状態情報に基づく前記周辺装置の電源投入および電源切断の制御が実行されることを特徴とする電源制御装置。In the power supply control device according to claim 1, 2, or 3 ,
The plurality of higher-order devices and the peripheral devices connected to the information transmission path constitute a group including at least one higher-order device and the peripheral device, and each group is independent of each other in the group. The power supply control device according to claim 1, wherein power on / off control of the peripheral device based on the operating state information of the host device is executed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000192033A JP3827506B2 (en) | 2000-06-27 | 2000-06-27 | Power control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000192033A JP3827506B2 (en) | 2000-06-27 | 2000-06-27 | Power control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002006998A JP2002006998A (en) | 2002-01-11 |
| JP3827506B2 true JP3827506B2 (en) | 2006-09-27 |
Family
ID=18691219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000192033A Expired - Fee Related JP3827506B2 (en) | 2000-06-27 | 2000-06-27 | Power control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3827506B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4372450B2 (en) | 2003-05-07 | 2009-11-25 | 株式会社日立製作所 | Storage system control method, storage system, and storage apparatus |
| JP4591185B2 (en) * | 2005-04-28 | 2010-12-01 | 株式会社日立製作所 | Server device |
| JP2007287101A (en) * | 2006-04-20 | 2007-11-01 | Hitachi Ltd | Halt control method for system, and control system |
| JP5169676B2 (en) * | 2008-09-24 | 2013-03-27 | 日本電気株式会社 | Switch device |
| JP5282625B2 (en) * | 2009-03-27 | 2013-09-04 | 株式会社ナカヨ通信機 | RELAY DEVICE AND CLIENT SERVER SYSTEM CONTROL METHOD |
| JP4944215B2 (en) * | 2010-02-12 | 2012-05-30 | 株式会社バッファロー | Network-connected device power management method and network system |
| JP6007493B2 (en) * | 2011-12-22 | 2016-10-12 | 富士ゼロックス株式会社 | Device, control apparatus, control system, and control program |
-
2000
- 2000-06-27 JP JP2000192033A patent/JP3827506B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002006998A (en) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4591185B2 (en) | Server device | |
| EP1565823B1 (en) | Heartbeat mechanism for cluster systems | |
| CN1920745B (en) | System and method for maximizing server utilization in a resource constrained environment | |
| US6934786B2 (en) | Server chassis hardware master system and method | |
| CN102402395B (en) | Quorum disk-based non-interrupted operation method for high availability system | |
| US20070162620A1 (en) | Power over ethernet powered management and diagnoses of information handling systems | |
| US20080147858A1 (en) | Distributed Out-of-Band (OOB) OS-Independent Platform Management | |
| US6871300B1 (en) | Embedded server chassis hardware master system and method | |
| JP3827506B2 (en) | Power control device | |
| CN101593082A (en) | A kind of device of managing power supply circuit of memory equipment, method and computing machine | |
| CN101815078B (en) | Embedded type virtual tape library parallel memory system | |
| CN101535979A (en) | Management of storage resource devices | |
| US7472211B2 (en) | Blade server switch module using out-of-band signaling to detect the physical location of an active drive enclosure device | |
| US8090881B1 (en) | Method and system for minimizing unnecessary topology discovery operations by managing physical layer state change notifications in storage systems | |
| WO2013128490A1 (en) | Method for reusing resource and storage sub-system using the same | |
| CA2504170C (en) | Clustering system and method having interconnect | |
| CN101889269A (en) | Independent drive power control | |
| JP2002136000A (en) | Uninterruptible power supply system | |
| CN210793218U (en) | Novel subway train data integration acquisition system | |
| JP2007334764A (en) | Nas system and information processing method of nas system | |
| CN110175092B (en) | PCIe-based multi-interface storage device | |
| US7716498B1 (en) | Power control in a data storage system | |
| CN103376872A (en) | Power source management method | |
| CN115202244A (en) | Dynamic ring monitoring equipment, system and method | |
| JPH10161907A (en) | State monitoring method for computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060704 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |