JP3813932B2 - Dry etching method for compound semiconductor multilayer film - Google Patents

Dry etching method for compound semiconductor multilayer film Download PDF

Info

Publication number
JP3813932B2
JP3813932B2 JP2003025906A JP2003025906A JP3813932B2 JP 3813932 B2 JP3813932 B2 JP 3813932B2 JP 2003025906 A JP2003025906 A JP 2003025906A JP 2003025906 A JP2003025906 A JP 2003025906A JP 3813932 B2 JP3813932 B2 JP 3813932B2
Authority
JP
Japan
Prior art keywords
etching
compound semiconductor
film
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003025906A
Other languages
Japanese (ja)
Other versions
JP2003234342A (en
Inventor
真也 布上
勉 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003025906A priority Critical patent/JP3813932B2/en
Publication of JP2003234342A publication Critical patent/JP2003234342A/en
Application granted granted Critical
Publication of JP3813932B2 publication Critical patent/JP3813932B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光通信や光インターコネクション、光情報処理等に使用される半導体素子に係わり、特に高密度の集積に適した低消費電力のLEDや半導体レーザー、および受光素子、変調器に関する。
【0002】
また、本発明は、化合物半導体デバイス、特に化合物半導体多層膜を用いた半導体レーザ、LED、半導体光増幅器、半導体光変調器などを再現性よく作製するためのドライエッチング方法に関する。
【0003】
【従来の技術】
近年、光通信や光インターコネクション、光情報処理等の分野では、並列処理による大容量化、高速化への要求が高まりつつある。並列処理を実現するためには、1次元、あるいは2次元的に集積されたLEDや半導体レーザーアレイ、受光素子、および変調器アレイが必須となることが予想される。こうした需要に対応し得る光源として、基板に垂直な方向に出力光を取り出すことが可能な、いわゆる垂直共振器型の面発光レーザーの開発が精力的に行われている。
【0004】
この種のレーザーは、典型的には、図14に示すように、下部多層反射鏡62、活性層とスペーサー層(クラッド層)とを含む発光層65、および上部多層反射鏡66が基板61上に順次積層された構造を有する。このような面発光レーザーにおいては、横モードを制御するため、上部反射膜66の一部または下部反射膜62に至るまでを柱状に加工し、横方向に屈折率変化を持たせることにより最低次モードでの安定な発振を狙っている。現在、これらの素子の横方向の典型的なサイズは(30μm)2 から(5μm)2 であり、発振閾値は数mWから数百μW程度である。
【0005】
多数の素子を集積して用いる場合には、単体の場合と比較して1素子あたりの消費電力に対する制限は厳しくなる。例えば、前述の面発光レーザーを例に挙げると、その消費電力は1mW程度であるので、100×100のアレイで10Wとなり、1000×1000のアレイでは1000Wという非常に大きな値となる。このように消費電力が大きいと、省電力化の進んだ電子デバイスとの良好な整合性が得られないばかりか、熱的な問題により高密度の集積そのものが不可能となってしまう。
【0006】
最近では、微小共振器レーザーと呼ばれる新しい原理に基づくレーザーが提案されている(小林哲朗他;応用物理学会講演予講集29a−B−6(1982),H.Yokoyama and S.D.Bronson;J.Appl.Phys.66,p4801(1989))。このレーザーは、極めて微小な共振器構造を有することを特徴とし、具体的には、横方向のサイズは(発振波長)3 の数倍から数十倍程度である。この小さな共振器を用いることによって、活性層からの自然放出光が発振に寄与する共振器モードに効率的に結合するので、閾値の極めて低いレーザーを実現できることが理論的に示されている。具体的には、半導体レーザーに適用した場合には、発振閾値を従来に比べて2桁以上低減することが可能であるといわれている。
【0007】
このような微小共振器レーザーは、前述の面発光レーザーの断面積を小さくしていくことにより基本的には製作可能と考えられる。しかしながら、従来構造の面発光レーザーの断面積を単に小さくするのみでは、共振器からの光損失や、活性層側壁での表面、界面再結合による注入キャリアの損失が増大するので、かえって閾値を増大させてしまう。例えば、図14(a)の構造では、活性層64の側壁が露出しているため、活性層側壁での表面再結合による注入キャリアの損失が増大する。また、図14(b)の構造では、下部反射膜62でのモードの閉じ込め構造がないため、上部反射膜66と下部反射膜62との接続部分(図14(b)中のBで示されるスペーサ層63付近の領域)において、回折による光損失が増大する。また、図14(c)の構造では、活性層64の側面には半導体が存在するので、界面再結合はあまり問題とならないが、共振器部62と埋め込み部72との屈折率差が小さいため、共振器モードが埋め込み層にしみ出す割合が大きくなる。このため、反射膜の実効的な反射率が減少する。これらの面発光レーザーで通常用いられる構造では、5μm径以下の共振器サイズでは、共振器の微細化による損失の増大により閾値が増大してしまう。
【0008】
なお、前述の面発光レーザー、LED、光増幅器、および光変調器等のデバイスにおいて、光を閉じ込めるための反射鏡(DBR)としては、化合物半導体多層膜が用いられている。これらのデバイスの集積密度を高めるためには、前記化合物半導体多層膜を直径0.5μm〜数十μm、深さ数μm程度に加工しなければならず、しかも、特性の劣化を防止するためには、平滑で光散乱のないDBR側壁が要求される。特に、面発光レーザにおいては、発振閾値電流を低減するために、DBRにおける光学散乱損失を小さく抑えることが必須である。
【0009】
半導体多層膜を、前述のような微細な寸法に加工するためには、例えば、反応性イオンエッチング(RIE)、反応性イオンビームエッチング(RIBE)、ケミカルアシステッドイオンビームエッチング(CAIBE)などのドライエッチング法が用いられる。また、各化合物半導体層のエッチング速度は、構成元素や組成によって異なるという性質がある。例えば、塩素ガスを用いてAlAsとGaAsとの多層膜のドライエッチングを行なう場合には、サイドエッチングを抑え垂直な異方性エッチングを達成するために、通常100℃以下で行われる。しかしながら、この温度範囲では、図15に示すように多層膜のエッチング側壁にAlAs層が凸、GaAs層が凹状の凹凸が形成されてしまう。デバイスのDBR側壁に形成された凹凸は、光散乱損失を増大させる原因となるので、デバイス特性を著しく低下させるという問題が生じる。なお、装置に改良を施したり、工程数を増やすといった対策によって側壁の凹凸を制御することが考えられるが、コスト面からも好ましくない。
【0010】
【発明が解決しようとする課題】
以上のように、DBR膜を形成するために、化合物半導体多層膜をドライエッチング方法により加工する際には、側壁での凹凸の形成が避けられず光学散乱損失が増大してデバイス特性の低下を引き起こす。
【0011】
本発明は、化合物部半導体多層膜のエッチングの際に、工程数および装置コストの増加を引き起こすことなく、凹凸のない平滑なエッチング側壁を形成することが可能なドライエッチング方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記課題を解決するために、本発明は、
Alを含む第1の化合物半導体層と、屈折率およびAl含有量が前記第1の化合物半導体層とは異なり、かつGaを含む第2の化合物半導体層とを交互に基板上に積層した半導体多層膜を、マスクを用いて選択的にドライエッチングする方法において、エッチングガスとして塩素ガスを使用し、前記基板を130℃以上170℃以下の温度に加熱して、エッチングにより前記第1の化合物半導体層および前記第2の化合物半導体層から、それぞれ反応生成物を生じさせ、前記第1の化合物半導体層から生じた前記反応生成物の蒸気圧P1と、前記第2の化合物半導体層から生じた前記反応生成物の蒸気圧P2との間に、下記式(2)に示す関係を得ることを特徴とするドライエッチング方法を提供する。
【0013】
0.2≦P2 /P1 ≦1.5 (2)
【0014】
【作用】
本発明のドライエッチング方法では、エッチング温度を限定しているので、半導体多層膜を構成する各半導体層のサイドエッチング速度を制御することができる。これにより、垂直なエッチング側壁が得られるとともに、各半導体層のサイドエッチング速度を等しくすることにより、凹凸のない平滑なエッチング側壁を達成することができる。したがって、本発明のドライエッチング方法を面発光レーザー等のデバイスの作製に適用することにより、プロセス工程の増加や装置コストの増加を招くことなく、光学散乱損失などのデバイス特性の劣化を防ぐことができるとともに、歩留まりを向上させることができる。
【0015】
【実施例】
(参考例)
まず、図面を参照して、参考例の半導体微小共振器発光素子について説明する。
【0016】
図1に、参考例の半導体微小共振器発光素子の一例の構成を示す。なお、図1(a)は、半導体微小共振器発光素子の一例の要部切り欠き図を表わし、図1(b)は、活性層を含む断面図を表わす。
【0017】
図1(a)に示すように、半導体微小共振器発光素子10は、n−GaAsからなる基板7と、n−GaAs/AlAs分布ブラッグ反射膜(DBR)3、活性層4、スペーサー層5、およびp−GaAs/AlAs−DBR2が順次形成された円柱状の積層構造体とを有する。なお、発光部において、活性層4は、i−In0.2 Ga0.8 As歪み量子井戸活性層(厚さ8nmが3層)とi−GaAsバリア層とからなり、スペーサ層5bおよび5aは、それぞれn−Al0.2 Ga0.8 As、およびp−Al0.2 Ga0.8 Asにより構成されている。さらに、この円柱状の半導体積層構造体の側面には、i−Al0.5 Ga0.5 Asからなる再成長層1が形成されている。
【0018】
なお、円柱状の積層構造体の直径は2μmであり、再成長層1の厚さは50nmである。また、スペーサ層5aおよび5bと活性層4とを含む発光部の厚さは、293nmであり、発振波長λは980nmである。
【0019】
p−GaAs/AlAs−DBR2の表面にはCr/Au−p電極6が蒸着されており、基板裏面の一部にはAuGe/Au−n電極(図示せず)が蒸着されている。
【0020】
この半導体微小共振器発光素子10においては、出力光はSiN減反射膜(図示せず)を通して基板側から矢印方向に放射される。なお、図1(a)に示す構造図は説明のために簡略化されたものであり、実際には図1(b)に示すように、側面に再成長膜1が形成された円柱状の共振器部全体が、ポリイミドまたはスピン・オン・グラス(SOG)等の絶縁体8によって埋め込まれている。
【0021】
参考例の半導体微小共振器発光素子10においては、円柱状に構成された半導体微小共振器の側面を、十分薄い半導体の薄膜1(再成長膜と称する)で包囲し、かつ、この再成長膜の厚さを、モードの再成長膜への滲み出しによる損失が活性層の飽和利得を越えないように限定している。
【0022】
かかる限定は、以下のような考察に基づくものである。まず、図2を用いて共振器モードの半導体埋め込み領域へのモードの滲み出しを説明する。モードの滲み出し量は断面積が小さくなるほど大きくなり、図2(a)に示すように、断面積が(発振波長)2 の数十倍以下となる微小共振器を同種の材料からなる半導体成長膜中に埋め込んだ場合には、両者の屈折率差が小さいために、共振器モードの外側の半導体層への滲み出しが大きくなる。その結果、多層反射膜の実効反射率が減少して閾利得が上昇してしまう。
【0023】
一方、図2(b)に示すように、半導体多層膜の断面積が(発振波長)2 に比べて十分大きい通常の面発光レーザーにおいては、共振器モードの外側の半導体層への滲み出しは小さいので、閾利得の上昇は、ほとんど無視できる。これは、屈折率差が小さい場合でも、モードが多層反射膜部分にほとんど閉じ込められているためである。
【0024】
なお、断面積が小さい場合でも、図2(c)に示すように半導体多層膜の側面を十分に薄い半導体膜で包囲した場合には、モードの滲み出し量は、問題とならない程度に小さい。
【0025】
これらの状況を具体的なモデルで計算した結果を図3に示す。ここでモデルとして仮定した構造は、下部GaAs/AlAs分布ブラッグ反射膜(DBR)、GaAs/InGaAs歪み量子井戸(10nm厚、井戸数3)、および上部GaAs/AlAs分布ブラッグ反射膜(DBR)で構成された円柱共振器の側面に、Al0.5 Ga0.5 Asからなる半導体薄膜を成長させた。なお、円柱の直径をdとし、再成長膜の膜厚をtとして、以下のようにして計算した。
【0026】
まず、DBRを構成しているGaAsの有効屈折率nGaAs’を、DBR領域および再成長膜領域へのモードの横方向の閉じ込め係数γ1 およびγ2 を用いて下記式(3)のように表す。同様にしてAlAsの有効屈折率nAlAs’を、下記式(4)のように表す。
【0027】
【数1】

Figure 0003813932
【0028】
c’およびnenv.は、それぞれ再成長層および共振器部の外側の屈折率である。上式から得られるnGaAs’およびnAlAs’を用いると、実効反射率R’は、下記式(5)で表わされる。
【0029】
【数2】
Figure 0003813932
【0030】
ここで、Rtop およびRbottomは、それぞれ上部DBRおよび下部DBRの反射率であり、それぞれ下記式(6)および(7)で表わされる。
【0031】
【数3】
Figure 0003813932
【0032】
【数4】
Figure 0003813932
実効反射率R’より、閾利得gthは下記式(8)で求められる。
【0033】
【数5】
Figure 0003813932
したがって、レーザーが発振するための条件は、下記式(9)で表わされる。
【0034】
【数6】
Figure 0003813932
【0035】
ここで、gs は活性層の飽和利得、αi は共振器の内部損失、ta は活性層の厚さである。理想的な場合、すなわち共振器の内部損失αi が0のとき、式(9)の右辺は第2項のみとなり、上述の式(1)が導かれる。
【0036】
図3には、円柱の直径dが1μm,2μmおよび5μmの場合のそれぞれについて、再成長膜厚tと閾利得との関係を示している。なお、直径5μmは、通常の面発光レーザーと呼ばれるサイズであり、図3から、直径が5μmの場合には、閾利得は、再成長膜厚tにほとんど影響されないことがわかる。
【0037】
一方、微小共振器の効果が顕著となる1μm径においては、再成長膜厚が増加するにつれて、閾利得が急激に増大している。ここで、飽和利得gs =5000cm-1とすると、再成長膜厚が0.21μm以上で発振が不可能となるほどに閾利得が増大している。
【0038】
このように、微小共振器レーザーの共振器サイズの領域では、共振器を包囲する埋め込み層の膜厚を薄くすることが、低閾値発振を実現する上で本質的に重要であることがわかる。
【0039】
なお、参考例の半導体微小共振器発光素子においては、再成長膜の膜厚は、具体的には、もっとも厚い部分の厚さが、活性層のバンドギャップ相当光の再成長薄中での波長の3倍以下であることが好ましく、より好ましくは2倍以下である。
【0040】
図1に示した半導体微小共振器発光素子10の場合には、図3に示したグラフにおいて、飽和利得gs=4000cm-1とすると、再成長膜の膜厚の最大値tmaxは0.47μmとなり、この値は、再成長膜1中での波長の約1.6倍に相当する。
【0041】
上述した半導体微小共振器発光素子は、例えば、以下のようにして製造することができる。
【0042】
図5に、参考例の発光素子の製造工程を表わす断面図を示す。
【0043】
まず、図5(a)に示すように、基板7上に、第1のDBR3、スペーサー層5b、活性層4、スペーサー層5a、および第2のDBR2を成長させる。各層の成長に当たっては、例えば、分子ビームエピタキシャル成長法(MBE)、および有機金属気相成長法(MOCVD)等を用いることができる。さらに、第2のDBR2の表面には、化学気相成長法(CVD)により二酸化珪素膜(SiO2 )9を堆積する。
【0044】
次に、紫外線露光プロセスまたは電子線露光プロセスを用いて、SiO2 膜9上に円形のレジストパターンを形成し、四フッ化炭素/水素混合ガスを用いた反応性イオンエッチング(RIE)により、SiO2 膜9にレジストパターンを転写する。
【0045】
酸素プラズマによりレジストを除去した後、図5(b)に示すように、エピタキシャル成長させた半導体層を基板7までエッチングして円柱構造を作製する。ここでは、例えば、塩素ガスを用いた反応性イオンビームエッチング(RIBE)を用いることができる。
【0046】
続いて、アンモニア系のエッチング液を用いて活性層側壁を10nm程度エッチングして、RIBEの際に側面に生じたエッチングダメージ層を除去する。さらに、五硫化二燐(P2 5 )を溶解した硫化アンモニウム溶液((NH4)2S)に一分間浸すことによって、側面にパッシベーション膜を形成した後、純水で洗浄する。その後、MOCVD法を用いて、SiO2 膜9上には成長しない選択成長のモードで、円柱側壁にAl0.5 Ga0.5 As薄膜1を成長させる。
【0047】
次に、Al0.5 Ga0.5 As薄膜1が側面に形成された円柱をポリイミド8で埋め込み、酸素プラズマにより円柱頂部を露出させ、紫外線露光プロセスとリフトオフによりp電極6を形成する。
【0048】
最後に裏面を研磨し、光出力部を避けてn電極(図示せず)を形成し、光出力部には減反射膜(図示せず)を堆積することによって、参考例の半導体微小共振器発光素子10が得られる。
【0049】
なお、参考例の半導体微小共振器発光素子は、以下のような変更が可能である。
【0050】
第1の変更例を図6に示す。図6に示す発光素子の基本構造は、円柱共振器が絶縁体に完全に埋め込まれていない以外は、図1に示したものと同様である。すなわち、共振器の周囲を包囲する半導体薄膜1は、さらに、SiO2,SiNx,Al23などの絶縁体12からなる薄膜によって柱状に囲まれている。
【0051】
この半導体微小共振器発光素子11においては、絶縁体12の外側には、電極兼反射膜13が設けられている。このように、活性層4の周囲に絶縁体を介して反射膜13を配置することによって、活性層4から横方向に放射された自然放出光が、再び活性層に吸収されるという効果が得られるので、閾値をさらに低減することが可能となる。
【0052】
以上の例においては、共振器の側面を包囲する再成長膜1として、単層のAlGaAsを用いたが、屈折率の異なる複数の再成長膜により構成した多層膜を用いることもできる。さらに、厚さ方向の屈折率を連続的に変化させた再成長膜を用いてもよい。
【0053】
かかる構造の一例を、図7に例を示す。図7(c)に示すように、円柱の中心軸から半径方向の距離をrとし、再成長膜の外周面までの距離をa、再成長膜の膜厚をtとした。
【0054】
図7(a)には、屈折率の異なる2種類の半導体薄膜により再成長膜1を構成した場合の円柱の中心からの距離rと屈折率nとの関係を示す。この場合には、DBRおよび半導体薄膜の屈折率は、次の関係にある。
【0055】
in<nout <nDBR
DBR ,ninおよびnout は、それぞれ、DBRの平均屈折率、内側薄膜の屈折率、および外側薄膜の屈折率を表わす。
【0056】
図7(b)には、再成長膜1の屈折率は、外側に向けて徐々に小さくなっている場合の例を示す。前述の図7(a)および(b)のいずれの構造も、単層の再成長膜の場合に比べて、モードのDBR部分への閉じ込め係数がより大きくなるので、単層で再成長膜を形成する場合よりも、膜厚tを大きくすることができる。
【0057】
さらに、共振器の断面(図8(a)中のA−A’面)の形状は、何等限定されるものではなく、図8(b)に示すような種々の形状とすることができる。また、再成長膜1を形成した後の断面も、任意形状とすることができる。すなわち、共振器部の側面に形成される再成長膜1の膜厚は、上述した範囲内であれば、その形状は限定されない。
【0058】
以上の例では、基板としてn型の半導体を用いた例について示したが、もちろんp型基板を用いることもでき、この場合には、基板上に積層される各半導体層の導電型を反転すればよい。また、活性層の構造は、量子井戸構造に制限されるものではなく、量子細線、および量子箱構造を用いる事も可能である。さらに、材料系はここで述べたAlGaAs,InGaAs系のみならず、InGaAsP,InGaAlP系の材料も適用することができる。
【0059】
また、分布反射膜は全て半導体のみで構成されている必要はなく、金属あるいは誘電体と半導体とを組み合わせて構成することもできる。その他、種々変形して実施することができる。
【0060】
(実施例)
以下、本発明によるドライエッチング方法について、実施例を示して具体的に説明する。
【0061】
まず、塩素ガスを用いた反応性イオンビームエッチング(RIBE)によるエッチングを例に挙げて説明する。使用する装置の概略図を図9に示す。図9に示すように、エッチング装置30は、ECR(Electron Cyclotron Resonance)イオン源32とエッチング室35との二室から構成されており、二室の間にはイオン引き出し電極33が設置されている。エッチング室35には、ヒータ39と熱電対40が埋め込まれた基板ホルダー38が設置されており、基板加熱が可能である。また、エッチング中の基板温度は、エッチング室35の上方に配置されたパイロメータ36により測定し、その測定値に基づいて加熱用ヒータ39のパワーを制御する。
【0062】
エッチングに当たっては、まず、基板37をホルダー38に取り付けてエッチング室35内に設置し、所定の圧力までエッチング室を排気する。試料基板の温度が安定し、エッチング室の圧力が所定の値以下に達したところで、ECRイオン源32に接続されたガス導入管31より塩素ガスを導入し、プラズマを発生させる。このプラズマ中からイオン引き出し電極33によってイオンを引き出す。この間、エッチング室内の圧力は、塩素ガスの流量をマスフローコントローラで制御することにより調節する。
【0063】
次いで、ECRイオン源とエッチング室の間に設置されたシャッター34を開けることにより、イオンを基板に照射してエッチングを開始する。なお、イオンの照射の開始にともないエッチング基板温度が上昇するため、パイロメータ36で測定した基板温度をヒータ電源にフィードバックして、ヒータのパワーを調節し基板温度を一定に保持する。
【0064】
プラズマの発生とともに生成された活性な中性分子は、拡散により基板表面へ到達する。エッチング底面においては、イオン照射による反応性スパッタに起因したエッチングが主に生じるが、エッチング側壁にはイオン照射はほとんどなく、中性分子と基板との反応によりエッチングが進行する。
【0065】
前述の装置を用いて、半導体レーザ、LED、半導体光増幅器、および半導体光変調器などのブラッグ反射膜として用いられる多層膜のエッチングを行なった。この実験結果を、以下の詳細に説明する。
【0066】
基板としては、GaAs基板上に分子線エピタキシー法により成長したAlAsとGaAs15対の多層膜の基板を用いた。この基板上に、CVD法を用いてSiO2 膜を成膜した後、通常のフォトリソグラフィ法と反応性イオンエッチング(RIE)により加工して、エッチングマスクとしての断面円形のSiO2 膜21を、図10に示すように形成した。
【0067】
先に説明した装置のエッチング室35内を5×10-6torrまで真空にした後、上述の手順で基板のエッチングを行なった。なお、本実験例では、エッチング条件は、マイクロ波パワー200W、イオン加速電圧400V、塩素ガス圧0.25〜1.2mtorrとし、基板温度を35〜230℃の範囲内で変化させて、エッチング温度と得られるエッチング側壁の形状との関係を調べた。
【0068】
その結果、エッチング温度が100℃以下の場合には、サイドエッチングはほとんど生ぜず、エッチングマスク直下にオーバーハングは認められなかった。なお、エッチング側壁には、図15に示したようなAlAs層23が凸、GaAs層22が凹となる凹凸が生じていた。
【0069】
この凹凸に関して、本発明者らは次のように考察した。すなわち、この温度範囲では、揮発性のエッチング反応生成物であるGaCl3 の蒸気圧がAlCl3 の蒸気圧より約一桁以上高い。エッチング側壁ではイオン照射効果が少ないものの、イオンの散乱やエッチング底面からの反跳によるアシスト効果、および局所的温度上昇などによりGaAs層のエッチングが優先的に進行した。一方、AlAs層は極めて酸化されやすいため、イオン照射効果の小さいエッチング側壁ではエッチングが進行しない。これらの結果としてAlAs層が凸、GaAs層が凹の凹凸が側壁に形成された。
【0070】
エッチング温度を100℃〜130℃とした場合では、サイドエッチングが発生するもののほぼ垂直なエッチング側壁が得られた。しかし、側壁には依然としてAlAs層が凸、GaAs層が凹となる凹凸が認められた。
【0071】
さらにエッチング温度を高くし130℃〜170℃の温度範囲では、サイドエッチング量がよりいっそう大きくなり、図11に示したように、マスク21の直下にはオーバーハング24が生じた。この場合、エッチング側壁は、ほとんどの領域にわたり垂直であり、かつAlAs層23とGaAs層22との凹凸がない平滑なエッチング側壁が得られた。これは、このエッチング温度の範囲では、AlAs層23のサイドエッチング速度とGaAs層22のサイドエッチング速度がほぼ等しくなったものと考えられる。
【0072】
より高温の170℃〜190℃ではさらにサイドエッチング量が大きくなり、AlAs層のサイドエッチング速度がGaAs層のサイドエッチング速度を上回って、AlAs層23が凹、GaAs層22が凸状の凹凸が生じはじめる。しかし、エッチング側壁はまだほぼ垂直であり、デバイスへの適用には支障のない程度であった。
【0073】
190℃以上では側壁は大きくくびれ、垂直なエッチング側壁は得られなかった。以上の実験結果から、本発明者らは、エッチング側壁のサイドエッチングを利用して、垂直な側壁を得ることを見出だした。なお、エッチング温度とサイドエッチング量(R1 /R2 )との間に、図12に示すような関係が得られた。ここで、R1はサイドエッチングの深さであり、R2は垂直方向のエッチング深さである。すなわち、サイドエッチング速度は、エッチング温度を上昇させるにしたがって増加するという温度依存性がある。サイドエッチング量は、参考例で述べたマイクロキャビティ側壁への再成長膜の膜厚tと同程度であることが好ましい。すなわち、(R1/R2)が、t/hにほぼ等しく、かつ
(t/h)<(tmax /h)
の関係を満たせばよい。ここで、hは、マイクロキャビティの高さである。例えば、参考例に述べた直径2μmのマイクロキャビティでは、R1 /R2 は、約0.08以下であることが好ましい。
【0074】
しかしながら、実験結果で示されたように、エッチング温度が170℃を越えると、AlAs層が凹となる凹凸が生じるので、本発明の目的を達成できず、一方、130℃未満では、AlAs層が凸となる凹凸が生じてしまう。
【0075】
なお、エッチング生成物であるGaCl3 とAlCl3 との蒸発速度の比が1であれば、平滑なエッチング側壁が得られる。本発明者らは、上述のサイドエッチング量に及ぼす温度の影響、および垂直で平滑なエッチング側壁が得られるという理由に基づいて、基板の温度範囲を、反応生成物の蒸気圧の比(P(GaCl3 )/P(AlCl3 ))が0.2以上1.5以下となる範囲に限定した。
【0076】
特に、蒸気圧の比(P(GaCl3 )/P(AlCl3 )の範囲が0.2以上1以下となる基板温度においてエッチングを行なうことにより、サイドエッチングを発生させエッチングマスク直下にオーバーハング部を形成することができ、同時に、垂直でかつ平滑なエッチング側壁を得ることができる。
【0077】
また、蒸気圧の比(P(GaCl3 )/P(AlCl3 ))の範囲が1以上1.5以下となる基板温度においてエッチングを行なった場合には、サイドエッチングが大きくなるため、オーバーハング部の形成というよりも、マスクサイズよりも微細なパターンサイズの多層膜を加工することを目的に使用することができ、しかも平滑なエッチング側壁が同時に得られる。
【0078】
以上の実験例をもとに、本発明のエッチング方法をマイクロキャビティレーザの作製プロセスに適用した。図13を参照して、このプロセスを説明する。
【0079】
ここで用いたウエハー43は、図13(a)に示すようにGaAs基板44上に、18.5対の下部AlAs/GaAsDBR45、GaAsスペーサ層46、および15対の上部AlAs/GaAsDBR48をMBEにより成長させたものであり、スペーサ層46の中央には、3層のInGaAsからなる量子井戸活性層47が形成されている。
【0080】
さらに、上部DBR48の上には、エッチングマスクとしての断面円形のSiO2 膜49が形成されている。このエッチングマスクの直径は、1〜10μmとした。
【0081】
本実施例においては、エッチング条件はマイクロ波パワー200W、イオン加速電圧400V、エッチングガスとしては塩素ガスを用い、塩素ガス圧0.45mtorrとして、前述の装置を用いてエッチングを行なった。なお、エッチング温度は、上述の実験例に示した結果に基づいて150℃とした。
【0082】
その結果、図13(b)に示すように、エッチングマスクの直下には、サイドエッチングによりオーバーハング部50が形成されており、このオーバーハング部より下のほとんどの領域は垂直であった。しかも、凹凸がなく、表面が極めて平滑なエッチング側壁が形成された。したがって、本発明の方法を用いたエッチングにより得られた円柱構造マイクロキャビティの光学的散乱損失は、従来のエッチング法により作製したものよりも格段に低減することができた。
【0083】
前述のようにサイドエッチングを利用しているので、本発明のドライエッチング方法を適用して得られた円柱構造マイクロキャビティの直径は、マスクサイズより小さくすることができる。例えば、直径1μmのエッチングマスクを用いた場合には、垂直な側壁を有する部分の直径が0.8μmという微細な円柱構造のマイクロキャビティを作製することができた。なお、エッチング温度を170〜190℃の間に設定して、サイドエッチング量を増やすことによって、さらに微細な円柱構造を得ることができる。
【0084】
通常のパターニング法とドライエッチング法とを用いた場合では、半導体多層膜を1μm以下の直径に加工するのは極めて困難である。本発明のエッチング法では、サイドエッチングを積極的に利用し、この部分のエッチング量をエッチング温度で制御することによって、1μm以下の直径の制御性、再現性を著しく向上させることができる。
【0085】
さらに、活性層表面でのキャリアの再結合速度を低減するために、図13(c)に示すように、円柱構造マイクロキャビティの側壁へAlGaAs薄膜51を再成長させた。なお薄膜の形成に当たっては、MOCVDによる選択成長法を用いた。先に図13(b)で説明したように、本発明のエッチング方法を用いたことによって、SiO2 マスク直下にオーバーハング部が形成されている。エッチングマスクの直下にオーバーハング部が形成されていない場合には、図16に示すように、周囲にAlGaAs成長させる際にSiO2 マスク端に異常成長部81が観察されることがある。本発明のエッチング方法では、オーバーハング部50を形成しているので、このような異常成長を抑制し、良好な再成長を行なうことができた。
【0086】
本発明のエッチング法では、積極的にサイドエッチングを引き起こしているので、ドライエッチングにより導入されるダメージ層を除去するという効果も有する。また、円柱構造マイクロキャビティの側壁に半導体薄膜を再成長させた場合には、従来のエッチング法により製造したマイクロキャビティと比較して、活性層表面のキャリアの再結合速度が格段に減少した。
【0087】
以上実施例で示したように、本発明は半導体多層膜のドライエッチングにおいて、サイドエッチングを積極的に利用しているので、多層膜の各層のサイドエッチング速度が等しくなるよう、エッチング速度を設定し、垂直で平滑なエッチング側壁を得ることができる。
【0088】
なお、本実施例では、マイクロキャビティレーザの作製を例に挙げて、本発明のドライエッチング方法を説明したが、本発明のエッチング法は他のLED、光増幅器、光変調器など、半導体多層膜を用いた全てのデバイスの製造プロセスにも適用することが可能である。
【0089】
また、エッチング方法としてとしては、反応性イオンエッチング(RIE)、ケミカルアシステッドイオンビームエッチング(CAIBE)などの他のドライエッチング方法にも適用できる。
【0090】
さらに、本発明のドライエッチング方法は、Alを含む化合物半導体膜と、Gaを含む半導体膜とを交互に積層した任意の構成の多層膜に適用することができ、その構成は何等限定されるものではない。例えば、Alx Ga1-x V/Aly Ga1-y V(0≦x<y≦1)(V=N,As,P,Sb)、Alx Ga1-x V’z V”1-z /Aly Ga1-y V’z V”1-z (0≦x<y≦1、0≦z≦1)(V’,V”=N,As,P,Sb)を満たす組み合わせの多層膜であれば、本発明を適用して上述と同様の効果を得ることができる。
【0091】
【発明の効果】
以上詳述したように、本発明によれば、装置のコストおよび工程を増加させることなく、垂直で凹凸のない平滑なエッチング側壁を得ることができる。したがって、デバイスの特性を大幅に向上させることが可能であり、かかるドライエッチング方法は、半導体レーザー、LED、半導体光増幅器、半導体光変調器等、化合物半導体多層膜を有する全てのデバイスの製造に有効である。
【図面の簡単な説明】
【図1】 参考例の半導体微小共振器発発光素子の一例の概略構成を示す図。
【図2】 共振器モードの半導体埋め込み領域へのモードの滲み出しを説明する図。
【図3】 再成長膜厚と閾利得との関係を示すグラフ図。
【図4】 多層反射膜側壁からの光散乱損失を説明する図。
【図5】 参考例の半導体微小共振器発光素子の製造工程の一例を示す断面図。
【図6】 参考例の半導体微小共振器発光素子の他の例を示す断面図。
【図7】 参考例の半導体微小共振器発光素子の他の例を示す図。
【図8】 参考例の半導体微小共振器発光素子の断面構造の変形例を示す図。
【図9】 本発明に使用され得るエッチング装置の概略を示す図。
【図10】 実験例で用いた基板の断面図。
【図11】 本発明によるエッチングを行った後の半導体多層膜の断面図。
【図12】 サイドエッチング量と温度依存性との関係を示すグラフ図。
【図13】 本発明によるエッチング法を用いたマイクロキャビティレーザの作製工程を示断面図。
【図14】 従来の面発光レーザーの断面図。
【図15】 従来のエッチング法によりエッチングを行った半導体多層膜の断面図。
【図16】 従来のエッチング法により製造されたマイクロキャビティレーザの断面図。
【符号の説明】
1…Al0.5 Ga0.5 As薄膜,2…p−GaAs/AlAs−DBR,3…n−GaAs/AlAs分布ブラッグ反射膜(DBR),4…i−In0.2 Ga0.8 As歪み量子井戸活性層,5a…p−Al0.2 Ga0.8 Asスペーサ層,5b…n−Al0.2 Ga0.8 Asスペーサ層,6…Cr/Au−p電極,7…n−GaAs基板,8…絶縁体,9…絶縁体,10…半導体微小共振器発光素子,11…半導体微小共振器発光素子,15…多重反射膜,16…活性層からの発光,17…散乱光,21…エッチングマスク,22…GaAs層,23…AlaAs層,24…オーバーハング部,31…反応性ガス導入管,32…ECRイオン源,33…イオン引出電極.34…シャッター,35…エッチング室,36…パイロメータ,37…半導体基板,38…基板ホルダー,39…ヒータ,40…熱電対,41…ヒータ電源,43…ウエハー,44…GaAs基板,45…GaAs/AlAs下部DBR,46…GaAsスペーサ層,47…InGaAs活性層,58…GaAs/AlAs上部DBR,49…SiO2 マスク,50…オーバーハング部,51…AlGaAs再成長膜,60…面発光レーザ,61…基板,62…第1の多層反射鏡,63…スペーサー層,64…活性層,65…発光部,66…第2の多層反射鏡,67…電極,68…面発光レーザー,69…絶縁膜,70…電極,71…面発光レーザ,72…埋め込み層,73…電極,74…基板,75…下部DBR,76…スペーサー層,77…活性層,78…上部DBR,79…SiO2 マスク,80…再成長層,81…異常成長部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device used for optical communication, optical interconnection, optical information processing, and the like, and particularly to a low power consumption LED or semiconductor laser suitable for high-density integration, a light receiving device, and a modulator.
[0002]
The present invention also relates to a dry etching method for producing a compound semiconductor device, particularly a semiconductor laser, LED, semiconductor optical amplifier, semiconductor optical modulator, etc. using a compound semiconductor multilayer film with good reproducibility.
[0003]
[Prior art]
In recent years, in the fields of optical communication, optical interconnection, optical information processing, and the like, demands for large capacity and high speed by parallel processing are increasing. In order to realize parallel processing, it is expected that LEDs, semiconductor laser arrays, light receiving elements, and modulator arrays integrated one-dimensionally or two-dimensionally are essential. As a light source capable of meeting such demand, a so-called vertical cavity surface emitting laser capable of extracting output light in a direction perpendicular to a substrate has been vigorously developed.
[0004]
As shown in FIG. 14, this type of laser typically has a lower multilayer reflector 62, a light emitting layer 65 including an active layer and a spacer layer (cladding layer), and an upper multilayer reflector 66 on a substrate 61. Have a structure of being sequentially stacked. In such a surface-emitting laser, in order to control the transverse mode, a part of the upper reflective film 66 or the part up to the lower reflective film 62 is processed into a columnar shape, and the refractive index is changed in the lateral direction, so that the lowest order is achieved. It aims at stable oscillation in mode. Currently, the typical lateral size of these devices is (30 μm)2To (5μm)2The oscillation threshold is about several mW to several hundred μW.
[0005]
When a large number of elements are integrated and used, the restriction on power consumption per element becomes stricter than in the case of a single element. For example, taking the surface emitting laser described above as an example, the power consumption is about 1 mW, so the power is 10 W for a 100 × 100 array and 1000 W for a 1000 × 1000 array. Thus, when the power consumption is large, not only good consistency with an electronic device with advanced power saving is obtained, but also high density integration itself becomes impossible due to a thermal problem.
[0006]
Recently, a laser based on a new principle called a microcavity laser has been proposed (Tetsuro Kobayashi et al .; Applied Physics Society Lectures 29a-B-6 (1982), H. Yokoyama and SD Bronson; J. Appl.Phys.66, p4801 (1989)). This laser is characterized by a very small resonator structure. Specifically, the size in the lateral direction is (oscillation wavelength)ThreeSeveral times to several tens of times. It has been theoretically shown that by using this small resonator, spontaneously emitted light from the active layer is efficiently coupled to a resonator mode that contributes to oscillation, so that a laser with a very low threshold can be realized. Specifically, when applied to a semiconductor laser, it is said that the oscillation threshold can be reduced by two orders of magnitude or more compared to the conventional case.
[0007]
Such a microresonator laser can be basically manufactured by reducing the cross-sectional area of the surface-emitting laser described above. However, simply reducing the cross-sectional area of a conventional surface emitting laser increases the optical loss from the resonator and the loss of injected carriers due to surface and interface recombination on the active layer side wall. I will let you. For example, in the structure of FIG. 14A, the side wall of the active layer 64 is exposed, so that the loss of injected carriers due to surface recombination on the side wall of the active layer increases. Further, in the structure of FIG. 14B, since there is no mode confinement structure in the lower reflective film 62, a connection portion between the upper reflective film 66 and the lower reflective film 62 (indicated by B in FIG. 14B). In the region near the spacer layer 63, light loss due to diffraction increases. Further, in the structure of FIG. 14C, since the semiconductor exists on the side surface of the active layer 64, interface recombination is not a problem, but the refractive index difference between the resonator unit 62 and the embedded unit 72 is small. The proportion of the resonator mode that oozes into the buried layer increases. For this reason, the effective reflectance of the reflective film is reduced. In the structure normally used in these surface emitting lasers, the threshold value increases due to an increase in loss due to the miniaturization of the resonator when the resonator size is 5 μm or less.
[0008]
In the devices such as the above-described surface emitting lasers, LEDs, optical amplifiers, and optical modulators, a compound semiconductor multilayer film is used as a reflection mirror (DBR) for confining light. In order to increase the integration density of these devices, the compound semiconductor multilayer film must be processed to have a diameter of 0.5 μm to several tens of μm and a depth of several μm, and in order to prevent deterioration of characteristics. Requires a smooth and non-scattering DBR sidewall. In particular, in a surface emitting laser, in order to reduce the oscillation threshold current, it is essential to reduce the optical scattering loss in the DBR.
[0009]
In order to process the semiconductor multilayer film into the above-described fine dimensions, for example, dry processes such as reactive ion etching (RIE), reactive ion beam etching (RIBE), and chemical assisted ion beam etching (CAIBE) are used. An etching method is used. In addition, the etching rate of each compound semiconductor layer has a property that it varies depending on constituent elements and compositions. For example, when performing dry etching of a multilayer film of AlAs and GaAs using chlorine gas, the etching is usually performed at 100 ° C. or lower in order to suppress side etching and achieve vertical anisotropic etching. However, in this temperature range, as shown in FIG. 15, the AlAs layer is convex and the GaAs layer is concave on the etching sidewall of the multilayer film. The unevenness formed on the DBR side wall of the device causes an increase in light scattering loss, resulting in a problem that the device characteristics are remarkably deteriorated. Although it is conceivable to control the unevenness of the side wall by taking measures such as improving the apparatus or increasing the number of steps, it is not preferable from the viewpoint of cost.
[0010]
[Problems to be solved by the invention]
As described above, when the compound semiconductor multilayer film is processed by the dry etching method in order to form the DBR film, the formation of irregularities on the side walls is unavoidable, and the optical scattering loss increases and the device characteristics deteriorate. cause.
[0011]
An object of the present invention is to provide a dry etching method capable of forming a smooth etching sidewall without unevenness without causing an increase in the number of steps and the apparatus cost when etching a compound semiconductor multilayer film. And
[0012]
[Means for Solving the Problems]
  In order to solve the above problems, the present invention provides:
Alternatingly, a first compound semiconductor layer containing Al and a second compound semiconductor layer containing Ga and having a refractive index and an Al content different from those of the first compound semiconductor layerOn the boardIn the method of selectively dry-etching the laminated semiconductor multilayer film using a mask,Chlorine gas as etching gasUseThe substrate is heated to a temperature of 130 ° C. or more and 170 ° C. or less, and a reaction product is generated from each of the first compound semiconductor layer and the second compound semiconductor layer by etching, andFirstCompoundOriginated from the semiconductor layerSaidVapor pressure P of reaction product1When,SaidSecondCompoundOriginated from the semiconductor layerSaidVapor pressure P of reaction product2WithBetween,The relationship shown in the following formula (2)obtainA dry etching method is provided.
[0013]
0.2 ≦ P2 / P1 ≦ 1.5 (2)
[0014]
[Action]
In the dry etching method of the present invention, since the etching temperature is limited, the side etching rate of each semiconductor layer constituting the semiconductor multilayer film can be controlled. Thereby, a vertical etching side wall can be obtained, and a smooth etching side wall without unevenness can be achieved by equalizing the side etching rate of each semiconductor layer. Therefore, by applying the dry etching method of the present invention to the manufacture of a device such as a surface emitting laser, it is possible to prevent deterioration of device characteristics such as optical scattering loss without causing an increase in process steps and an increase in apparatus cost. In addition, the yield can be improved.
[0015]
【Example】
(Reference example)
First, a semiconductor microresonator light emitting device of a reference example will be described with reference to the drawings.
[0016]
FIG. 1 shows a configuration of an example of a semiconductor microresonator light emitting device of a reference example. 1A is a cutaway view of a main part of an example of the semiconductor microresonator light emitting element, and FIG. 1B is a cross-sectional view including an active layer.
[0017]
As shown in FIG. 1A, a semiconductor microresonator light emitting device 10 includes a substrate 7 made of n-GaAs, an n-GaAs / AlAs distributed Bragg reflection film (DBR) 3, an active layer 4, a spacer layer 5, And p-GaAs / AlAs-DBR2 are sequentially formed. In the light emitting portion, the active layer 4 is made of i-In.0.2 Ga0.8 It consists of an As strained quantum well active layer (8 nm thickness is 3 layers) and an i-GaAs barrier layer, and the spacer layers 5b and 5a are made of n-Al0.2Ga0.8As and p-Al0.2Ga0.8It is composed of As. Furthermore, on the side surface of this cylindrical semiconductor laminated structure, i-Al0.5Ga0.5A regrowth layer 1 made of As is formed.
[0018]
Note that the diameter of the cylindrical laminated structure is 2 μm, and the thickness of the regrowth layer 1 is 50 nm. The thickness of the light emitting part including the spacer layers 5a and 5b and the active layer 4 is 293 nm, and the oscillation wavelength λ is 980 nm.
[0019]
A Cr / Au-p electrode 6 is deposited on the surface of the p-GaAs / AlAs-DBR2, and an AuGe / Au-n electrode (not shown) is deposited on a part of the back surface of the substrate.
[0020]
In the semiconductor microresonator light emitting element 10, the output light is radiated from the substrate side in the direction of the arrow through the SiN antireflection film (not shown). Note that the structural diagram shown in FIG. 1A is simplified for the sake of explanation. Actually, as shown in FIG. 1B, a cylindrical shape having a regrowth film 1 formed on the side surface is shown. The entire resonator section is embedded with an insulator 8 such as polyimide or spin-on-glass (SOG).
[0021]
In the semiconductor microresonator light emitting device 10 of the reference example, the side surface of the semiconductor microresonator configured in a columnar shape is surrounded by a sufficiently thin semiconductor thin film 1 (referred to as a regrowth film), and this regrowth film Is limited so that the loss due to oozing into the regrowth film does not exceed the saturation gain of the active layer.
[0022]
This limitation is based on the following considerations. First, the oozing of the mode into the semiconductor buried region in the resonator mode will be described with reference to FIG. The amount of oozing in the mode increases as the cross-sectional area decreases, and the cross-sectional area (oscillation wavelength) increases as shown in FIG.2When a microresonator that is several tens of times less than is embedded in a semiconductor growth film made of the same kind of material, the difference in refractive index between the two is small, so that the semiconductor layer outside the resonator mode oozes out. growing. As a result, the effective reflectivity of the multilayer reflective film decreases and the threshold gain increases.
[0023]
On the other hand, as shown in FIG. 2B, the cross-sectional area of the semiconductor multilayer film is (oscillation wavelength).2In a normal surface emitting laser that is sufficiently larger than the above, since the oozing to the semiconductor layer outside the resonator mode is small, the increase in the threshold gain is almost negligible. This is because even when the difference in refractive index is small, the mode is almost confined in the multilayer reflective film portion.
[0024]
Even when the cross-sectional area is small, when the side surface of the semiconductor multilayer film is surrounded by a sufficiently thin semiconductor film as shown in FIG. 2C, the amount of mode oozing is small enough not to cause a problem.
[0025]
The results of calculating these situations with a specific model are shown in FIG. The structure assumed as a model here is composed of a lower GaAs / AlAs distributed Bragg reflector (DBR), a GaAs / InGaAs strained quantum well (10 nm thickness, number of wells 3), and an upper GaAs / AlAs distributed Bragg reflector (DBR). On the side of the cylindrical resonator0.5Ga0.5A semiconductor thin film made of As was grown. The calculation was performed as follows, assuming that the diameter of the cylinder was d and the film thickness of the regrown film was t.
[0026]
First, the effective refractive index n of GaAs constituting the DBRGaAs′ Is the lateral confinement factor γ of the mode to the DBR region and the regrowth film region1And γ2Is expressed as in the following formula (3). Similarly, the effective refractive index n of AlAsAlAs'Is represented by the following formula (4).
[0027]
[Expression 1]
Figure 0003813932
[0028]
nc'And nenv.Are the refractive indices outside the regrowth layer and resonator section, respectively. N obtained from the above equationGaAs'And nAlAsWhen 'is used, the effective reflectance R' is expressed by the following formula (5).
[0029]
[Expression 2]
Figure 0003813932
[0030]
Where RtopAnd RbottomAre the reflectivities of the upper DBR and the lower DBR, respectively, and are represented by the following equations (6) and (7), respectively.
[0031]
[Equation 3]
Figure 0003813932
[0032]
[Expression 4]
Figure 0003813932
From the effective reflectance R ′, the threshold gain gthIs obtained by the following equation (8).
[0033]
[Equation 5]
Figure 0003813932
Therefore, the conditions for the laser to oscillate are expressed by the following formula (9).
[0034]
[Formula 6]
Figure 0003813932
[0035]
Where gsIs the saturation gain of the active layer, αiIs the internal loss of the resonator, taIs the thickness of the active layer. In the ideal case, i.e. internal loss α of the resonatoriWhen is 0, the right side of equation (9) is only the second term, and the above equation (1) is derived.
[0036]
FIG. 3 shows the relationship between the regrowth film thickness t and the threshold gain when the diameter d of the cylinder is 1 μm, 2 μm, and 5 μm. Note that the diameter of 5 μm is a size called a normal surface emitting laser, and it can be seen from FIG. 3 that the threshold gain is hardly influenced by the regrowth film thickness t when the diameter is 5 μm.
[0037]
On the other hand, at a diameter of 1 μm where the effect of the microresonator becomes significant, the threshold gain increases rapidly as the regrowth film thickness increases. Where saturation gain gs= 5000cm-1Then, the threshold gain increases to the extent that oscillation is impossible when the regrowth film thickness is 0.21 μm or more.
[0038]
Thus, it can be seen that in the region of the resonator size of the microcavity laser, it is essential to reduce the thickness of the buried layer surrounding the resonator in order to realize low threshold oscillation.
[0039]
In the semiconductor microresonator light emitting device of the reference example, the film thickness of the regrowth film is specifically the thickness of the thickest part is the wavelength in the regrowth film of light corresponding to the band gap of the active layer. Is preferably 3 times or less, more preferably 2 times or less.
[0040]
In the case of the semiconductor microresonator light-emitting element 10 shown in FIG. 1, in the graph shown in FIG.s= 4000cm-1Then, the maximum thickness t of the regrowth filmmaxIs 0.47 μm, and this value corresponds to about 1.6 times the wavelength in the regrowth film 1.
[0041]
The semiconductor microresonator light emitting element described above can be manufactured, for example, as follows.
[0042]
FIG. 5 is a cross-sectional view showing a manufacturing process of the light emitting device of the reference example.
[0043]
First, as shown in FIG. 5A, the first DBR 3, the spacer layer 5b, the active layer 4, the spacer layer 5a, and the second DBR 2 are grown on the substrate 7. For the growth of each layer, for example, molecular beam epitaxial growth (MBE), metal organic chemical vapor deposition (MOCVD), or the like can be used. Further, a silicon dioxide film (SiO 2) is formed on the surface of the second DBR 2 by chemical vapor deposition (CVD).2) 9 is deposited.
[0044]
Next, using an ultraviolet exposure process or an electron beam exposure process, SiO2A circular resist pattern is formed on the film 9, and reactive ion etching (RIE) using a carbon tetrafluoride / hydrogen mixed gas is used to form SiO.2The resist pattern is transferred to the film 9.
[0045]
After removing the resist by oxygen plasma, the epitaxially grown semiconductor layer is etched to the substrate 7 as shown in FIG. Here, for example, reactive ion beam etching (RIBE) using chlorine gas can be used.
[0046]
Subsequently, the sidewall of the active layer is etched by about 10 nm using an ammonia-based etchant to remove the etching damage layer generated on the side surface during the RIBE. Furthermore, diphosphorus pentasulfide (P2SFive) Dissolved in ammonium sulfide solution ((NHFour)2A passivation film is formed on the side surface by immersing in S) for one minute, and then washed with pure water. Then, using MOCVD method, SiO2In a mode of selective growth that does not grow on the film 9, Al is formed on the cylindrical sidewall.0.5Ga0.5As film 1 is grown.
[0047]
Next, Al0.5Ga0.5A cylinder with the As thin film 1 formed on its side surface is filled with polyimide 8, the top of the cylinder is exposed by oxygen plasma, and a p-electrode 6 is formed by an ultraviolet exposure process and lift-off.
[0048]
Finally, the back surface is polished, an n-electrode (not shown) is formed avoiding the light output portion, and an anti-reflection film (not shown) is deposited on the light output portion, so that the semiconductor microresonator of the reference example The light emitting element 10 is obtained.
[0049]
The semiconductor microresonator light emitting device of the reference example can be modified as follows.
[0050]
A first modification is shown in FIG. The basic structure of the light emitting element shown in FIG. 6 is the same as that shown in FIG. 1 except that the cylindrical resonator is not completely embedded in the insulator. That is, the semiconductor thin film 1 surrounding the resonator is further made of SiO.2, SiNx, Al2OThreeIt is surrounded by a thin film made of an insulator 12 such as a columnar shape.
[0051]
In the semiconductor microresonator light emitting element 11, an electrode / reflection film 13 is provided outside the insulator 12. As described above, by arranging the reflective film 13 around the active layer 4 via the insulator, the spontaneous emission light emitted from the active layer 4 in the lateral direction is again absorbed by the active layer. Therefore, the threshold value can be further reduced.
[0052]
In the above example, a single layer of AlGaAs is used as the regrowth film 1 that surrounds the side surface of the resonator, but a multilayer film composed of a plurality of regrowth films having different refractive indexes can also be used. Furthermore, a regrowth film in which the refractive index in the thickness direction is continuously changed may be used.
[0053]
An example of such a structure is shown in FIG. As shown in FIG. 7C, the radial distance from the central axis of the cylinder is r, the distance to the outer peripheral surface of the regrowth film is a, and the film thickness of the regrowth film is t.
[0054]
FIG. 7A shows the relationship between the distance r from the center of the cylinder and the refractive index n when the regrowth film 1 is constituted by two types of semiconductor thin films having different refractive indexes. In this case, the refractive indexes of the DBR and the semiconductor thin film have the following relationship.
[0055]
nin<Nout<NDBR
nDBR, NinAnd noutDenote the average refractive index of the DBR, the refractive index of the inner thin film, and the refractive index of the outer thin film, respectively.
[0056]
FIG. 7B shows an example in which the refractive index of the regrowth film 1 gradually decreases toward the outside. Both the structures shown in FIGS. 7A and 7B have a higher confinement factor in the DBR portion of the mode than in the case of a single-layer regrowth film. The film thickness t can be made larger than when it is formed.
[0057]
Further, the shape of the cross section of the resonator (A-A ′ plane in FIG. 8A) is not limited in any way, and may be various shapes as shown in FIG. 8B. Further, the cross section after the regrowth film 1 is formed can also have an arbitrary shape. That is, the thickness of the regrowth film 1 formed on the side surface of the resonator portion is not limited as long as it is within the above-described range.
[0058]
In the above example, an example in which an n-type semiconductor is used as a substrate has been shown. However, a p-type substrate can be used as a matter of course, and in this case, the conductivity type of each semiconductor layer stacked on the substrate is reversed. That's fine. The structure of the active layer is not limited to the quantum well structure, and a quantum wire and a quantum box structure can also be used. Furthermore, the material system is not limited to the AlGaAs and InGaAs systems described here, and InGaAsP and InGaAlP materials can be applied.
[0059]
In addition, the distributed reflection film does not have to be composed of only a semiconductor, but can be composed of a metal or a dielectric and a semiconductor. In addition, various modifications can be made.
[0060]
(Example)
Hereinafter, the dry etching method according to the present invention will be specifically described with reference to examples.
[0061]
First, an example of etching by reactive ion beam etching (RIBE) using chlorine gas will be described. A schematic diagram of the apparatus used is shown in FIG. As shown in FIG. 9, the etching apparatus 30 includes two chambers, an ECR (Electron Cyclotron Resonance) ion source 32 and an etching chamber 35, and an ion extraction electrode 33 is installed between the two chambers. . A substrate holder 38 in which a heater 39 and a thermocouple 40 are embedded is installed in the etching chamber 35, and the substrate can be heated. The substrate temperature during etching is measured by a pyrometer 36 disposed above the etching chamber 35, and the power of the heater 39 is controlled based on the measured value.
[0062]
In the etching, first, the substrate 37 is attached to the holder 38 and installed in the etching chamber 35, and the etching chamber is evacuated to a predetermined pressure. When the temperature of the sample substrate is stabilized and the pressure in the etching chamber reaches a predetermined value or less, chlorine gas is introduced from the gas introduction pipe 31 connected to the ECR ion source 32 to generate plasma. Ions are extracted from the plasma by the ion extraction electrode 33. During this time, the pressure in the etching chamber is adjusted by controlling the flow rate of chlorine gas with a mass flow controller.
[0063]
Next, by opening the shutter 34 installed between the ECR ion source and the etching chamber, the substrate is irradiated with ions to start etching. Since the etching substrate temperature rises with the start of ion irradiation, the substrate temperature measured by the pyrometer 36 is fed back to the heater power supply to adjust the heater power and keep the substrate temperature constant.
[0064]
Active neutral molecules generated with the generation of the plasma reach the substrate surface by diffusion. Etching caused by reactive sputtering due to ion irradiation mainly occurs on the bottom surface of etching, but there is almost no ion irradiation on the etching side wall, and etching proceeds by reaction between neutral molecules and the substrate.
[0065]
The multilayer film used as a Bragg reflection film for semiconductor lasers, LEDs, semiconductor optical amplifiers, semiconductor optical modulators, and the like was etched using the above-described apparatus. The results of this experiment will be described in detail below.
[0066]
As the substrate, a multilayer substrate of AlAs and GaAs 15 pairs grown on a GaAs substrate by molecular beam epitaxy was used. On this substrate, the CVD method is used to make SiO2After the film is formed, it is processed by a normal photolithography method and reactive ion etching (RIE) to obtain a SiO 2 having a circular cross section as an etching mask.2A film 21 was formed as shown in FIG.
[0067]
5 × 10 in the etching chamber 35 of the apparatus described above.-6After evacuating to torr, the substrate was etched according to the procedure described above. In this experimental example, the etching conditions are a microwave power of 200 W, an ion acceleration voltage of 400 V, a chlorine gas pressure of 0.25 to 1.2 mtorr, and the substrate temperature is changed within a range of 35 to 230 ° C. And the shape of the etching sidewall obtained were investigated.
[0068]
As a result, when the etching temperature was 100 ° C. or lower, side etching hardly occurred, and no overhang was found immediately below the etching mask. Note that the etching sidewalls had irregularities such that the AlAs layer 23 was convex and the GaAs layer 22 was concave as shown in FIG.
[0069]
The present inventors considered this unevenness as follows. That is, in this temperature range, GaCl which is a volatile etching reaction product is used.ThreeThe vapor pressure of AlClThreeAbout one order of magnitude higher than the vapor pressure. Although the ion irradiation effect is small on the etching side wall, the etching of the GaAs layer preferentially progressed due to the assist effect due to ion scattering and recoil from the etching bottom, and the local temperature rise. On the other hand, since the AlAs layer is very easily oxidized, the etching does not proceed on the etching sidewall having a small ion irradiation effect. As a result, the AlAs layer was convex and the GaAs layer was concave on the side wall.
[0070]
In the case where the etching temperature was set to 100 ° C. to 130 ° C., side etching occurred, but almost vertical etching sidewalls were obtained. However, the sidewalls still have irregularities in which the AlAs layer is convex and the GaAs layer is concave.
[0071]
Further, when the etching temperature was increased and the temperature range from 130 ° C. to 170 ° C., the amount of side etching was further increased, and an overhang 24 was generated immediately below the mask 21 as shown in FIG. In this case, the etching side wall was vertical over most of the region, and a smooth etching side wall having no unevenness between the AlAs layer 23 and the GaAs layer 22 was obtained. This is considered to be because the side etching rate of the AlAs layer 23 and the side etching rate of the GaAs layer 22 are substantially equal within this etching temperature range.
[0072]
At higher temperatures of 170 ° C. to 190 ° C., the amount of side etching increases further, the side etching rate of the AlAs layer exceeds the side etching rate of the GaAs layer, and the AlAs layer 23 is concave and the GaAs layer 22 is convex and concave. Start. However, the etching side walls are still almost vertical, so that they are not problematic for application to devices.
[0073]
Above 190 ° C., the side wall was greatly constricted, and a vertical etching side wall was not obtained. From the above experimental results, the present inventors have found that vertical sidewalls can be obtained by using side etching of etched sidewalls. Etching temperature and side etching amount (R1/ R2The relationship shown in FIG. 12 was obtained. Where R1Is the depth of side etching, R2Is the etching depth in the vertical direction. That is, the side etching rate has a temperature dependency that increases as the etching temperature increases. The side etching amount is preferably about the same as the film thickness t of the regrowth film on the side wall of the microcavity described in the reference example. That is, (R1/ R2) Is approximately equal to t / h, and
(T / h) <(tmax/ H)
Satisfy this relationship. Here, h is the height of the microcavity. For example, in the microcavity having a diameter of 2 μm described in the reference example, R1/ R2Is preferably about 0.08 or less.
[0074]
However, as shown in the experimental results, when the etching temperature exceeds 170 ° C., the unevenness of the AlAs layer becomes concave, so that the object of the present invention cannot be achieved. Concavities and convexities that become convex occur.
[0075]
Etching product GaClThreeAnd AlClThreeIf the ratio of the evaporation rate to 1 is 1, smooth etching sidewalls can be obtained. Based on the effect of temperature on the amount of side etching described above and the reason that a vertical and smooth etching sidewall is obtained, the inventors have determined the temperature range of the substrate as the ratio of the vapor pressure of the reaction product (P ( GaClThree) / P (AlClThree)) Is limited to a range of 0.2 to 1.5.
[0076]
In particular, the vapor pressure ratio (P (GaClThree) / P (AlClThree) Is performed at a substrate temperature in which the range of 0.2 to 1 is generated, side etching can be generated to form an overhang portion directly under the etching mask, and at the same time, a vertical and smooth etching sidewall can be formed. Obtainable.
[0077]
Further, the ratio of vapor pressure (P (GaClThree) / P (AlClThreeWhen etching is performed at a substrate temperature in which the range of)) is 1 or more and 1.5 or less, side etching becomes large, so that a multilayer having a pattern size finer than the mask size is formed rather than forming an overhang portion. It can be used for the purpose of processing the film, and a smooth etching sidewall can be obtained at the same time.
[0078]
Based on the above experimental examples, the etching method of the present invention was applied to a process for producing a microcavity laser. This process will be described with reference to FIG.
[0079]
In the wafer 43 used here, as shown in FIG. 13A, 18.5 pairs of lower AlAs / GaAsDBR 45, GaAs spacer layer 46, and 15 pairs of upper AlAs / GaAsDBR 48 are grown by MBE on a GaAs substrate 44. In the center of the spacer layer 46, a quantum well active layer 47 made of three layers of InGaAs is formed.
[0080]
Further, on the upper DBR 48, SiO 2 having a circular cross section as an etching mask.2A film 49 is formed. The diameter of this etching mask was 1 to 10 μm.
[0081]
In this example, etching was performed using the above-described apparatus under the etching conditions of microwave power 200 W, ion acceleration voltage 400 V, chlorine gas as the etching gas, and chlorine gas pressure 0.45 mtorr. The etching temperature was set to 150 ° C. based on the results shown in the above experimental example.
[0082]
As a result, as shown in FIG. 13B, an overhang portion 50 was formed by side etching immediately below the etching mask, and most of the region below the overhang portion was vertical. In addition, etching sidewalls having no irregularities and a very smooth surface were formed. Therefore, the optical scattering loss of the cylindrical microcavity obtained by etching using the method of the present invention could be significantly reduced compared to that produced by the conventional etching method.
[0083]
Since side etching is used as described above, the diameter of the cylindrical microcavity obtained by applying the dry etching method of the present invention can be made smaller than the mask size. For example, when an etching mask having a diameter of 1 μm is used, a microcavity having a fine columnar structure in which a diameter of a portion having a vertical side wall is 0.8 μm can be manufactured. A finer columnar structure can be obtained by setting the etching temperature between 170 to 190 ° C. and increasing the amount of side etching.
[0084]
When the normal patterning method and dry etching method are used, it is extremely difficult to process the semiconductor multilayer film to a diameter of 1 μm or less. In the etching method of the present invention, side etching is actively used, and the controllability and reproducibility of a diameter of 1 μm or less can be remarkably improved by controlling the etching amount of this part by the etching temperature.
[0085]
Furthermore, in order to reduce the recombination rate of carriers on the surface of the active layer, as shown in FIG. 13C, the AlGaAs thin film 51 was regrown on the side wall of the cylindrical microcavity. In forming the thin film, a selective growth method by MOCVD was used. As described above with reference to FIG. 13B, by using the etching method of the present invention, SiO 2 is used.2An overhang portion is formed directly under the mask. In the case where no overhang is formed immediately below the etching mask, as shown in FIG.2An abnormally grown portion 81 may be observed at the mask edge. In the etching method of the present invention, since the overhang portion 50 is formed, such abnormal growth can be suppressed and good regrowth can be performed.
[0086]
In the etching method of the present invention, side etching is positively caused, so that it also has an effect of removing a damaged layer introduced by dry etching. In addition, when the semiconductor thin film was regrown on the side wall of the cylindrical microcavity, the carrier recombination rate on the surface of the active layer was remarkably reduced as compared with the microcavity manufactured by the conventional etching method.
[0087]
As shown in the above embodiments, the present invention actively uses side etching in dry etching of a semiconductor multilayer film, so the etching rate is set so that the side etching rate of each layer of the multilayer film is equal. A vertical and smooth etching sidewall can be obtained.
[0088]
In this embodiment, the dry etching method of the present invention has been described by taking the production of a microcavity laser as an example. However, the etching method of the present invention can be applied to semiconductor multilayer films such as other LEDs, optical amplifiers, and optical modulators. It is also possible to apply to the manufacturing process of all devices using.
[0089]
As an etching method, it can be applied to other dry etching methods such as reactive ion etching (RIE) and chemical assisted ion beam etching (CAIBE).
[0090]
Furthermore, the dry etching method of the present invention can be applied to a multilayer film having an arbitrary configuration in which a compound semiconductor film containing Al and a semiconductor film containing Ga are alternately stacked, and the configuration is not limited in any way. is not. For example, AlxGa1-xV / AlyGa1-yV (0 ≦ x <y ≦ 1) (V = N, As, P, Sb), AlxGa1-xV ’zV "1-z/ AlyGa1-yV ’zV "1-z(0.ltoreq.x <y.ltoreq.1, 0.ltoreq.z.ltoreq.1) If the multilayer film is a combination satisfying (V ', V "= N, As, P, Sb), the present invention is applied and the same as described above. An effect can be obtained.
[0091]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to obtain a smooth etching side wall which is vertical and has no unevenness without increasing the cost and the process of the apparatus. Therefore, it is possible to greatly improve the characteristics of the device, and such a dry etching method is effective for manufacturing all devices having a compound semiconductor multilayer film such as a semiconductor laser, an LED, a semiconductor optical amplifier, and a semiconductor optical modulator It is.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of an example of a semiconductor microresonator light emitting device of a reference example.
FIG. 2 is a diagram for explaining mode bleeding into a semiconductor buried region in a resonator mode;
FIG. 3 is a graph showing the relationship between the regrowth film thickness and the threshold gain.
FIG. 4 is a view for explaining light scattering loss from the side wall of a multilayer reflective film.
FIG. 5 is a cross-sectional view showing an example of a manufacturing process of a semiconductor microresonator light emitting device of a reference example.
FIG. 6 is a cross-sectional view showing another example of the semiconductor microresonator light emitting device of the reference example.
FIG. 7 is a diagram showing another example of the semiconductor microresonator light emitting device of the reference example.
FIG. 8 is a view showing a modification of the cross-sectional structure of the semiconductor microresonator light emitting device of the reference example.
FIG. 9 is a schematic diagram of an etching apparatus that can be used in the present invention.
FIG. 10 is a cross-sectional view of a substrate used in an experimental example.
FIG. 11 is a cross-sectional view of a semiconductor multilayer film after etching according to the present invention.
FIG. 12 is a graph showing the relationship between side etching amount and temperature dependence.
13 is a cross-sectional view showing a manufacturing process of a microcavity laser using an etching method according to the present invention. FIG.
FIG. 14 is a sectional view of a conventional surface emitting laser.
FIG. 15 is a cross-sectional view of a semiconductor multilayer film etched by a conventional etching method.
FIG. 16 is a cross-sectional view of a microcavity laser manufactured by a conventional etching method.
[Explanation of symbols]
1 ... Al0.5Ga0.5As thin film, 2 ... p-GaAs / AlAs-DBR, 3 ... n-GaAs / AlAs distributed Bragg reflector (DBR), 4 ... i-In0.2Ga0.8As strained quantum well active layer, 5a ... p-Al0.2Ga0.8As spacer layer, 5b ... n-Al0.2Ga0.8As spacer layer, 6 ... Cr / Au-p electrode, 7 ... n-GaAs substrate, 8 ... insulator, 9 ... insulator, 10 ... semiconductor microresonator light emitting element, 11 ... semiconductor microresonator light emitting element, 15 ... Multiple reflection film, 16 ... Light emission from active layer, 17 ... Scattered light, 21 ... Etching mask, 22 ... GaAs layer, 23 ... AlaAs layer, 24 ... Overhang part, 31 ... Reactive gas introduction tube, 32 ... ECR ion Source 33 ... Ion extraction electrode. 34 ... Shutter, 35 ... Etching chamber, 36 ... Pyrometer, 37 ... Semiconductor substrate, 38 ... Substrate holder, 39 ... Heater, 40 ... Thermocouple, 41 ... Heater power supply, 43 ... Wafer, 44 ... GaAs substrate, 45 ... GaAs / AlAs lower DBR, 46 ... GaAs spacer layer, 47 ... InGaAs active layer, 58 ... GaAs / AlAs upper DBR, 49 ... SiO2Mask: 50 ... Overhang portion, 51 ... AlGaAs regrowth film, 60 ... Surface emitting laser, 61 ... Substrate, 62 ... First multilayer reflector, 63 ... Spacer layer, 64 ... Active layer, 65 ... Light emitting portion, 66 2nd multilayer reflecting mirror, 67 ... electrode, 68 ... surface emitting laser, 69 ... insulating film, 70 ... electrode, 71 ... surface emitting laser, 72 ... buried layer, 73 ... electrode, 74 ... substrate, 75 ... lower DBR 76 ... Spacer layer, 77 ... Active layer, 78 ... Upper DBR, 79 ... SiO2Mask, 80 ... regrowth layer, 81 ... abnormally grown portion.

Claims (4)

Alを含む第1の化合物半導体層と、屈折率およびAl含有量が前記第1の化合物半導体層とは異なり、かつGaを含む第2の化合物半導体層とを交互に基板上に積層した半導体多層膜を、マスクを用いて選択的にドライエッチングする方法において、
エッチングガスとして塩素ガスを使用し、前記基板を130℃以上170℃以下の温度に加熱して、エッチングにより前記第1の化合物半導体層および前記第2の化合物半導体層から、それぞれ反応生成物を生じさせ、前記第1の化合物半導体層から生じた前記反応生成物の蒸気圧P1と、前記第2の化合物半導体層から生じた前記反応生成物の蒸気圧P2との間に、下記式(2)に示す関係を得ることを特徴とするドライエッチング方法。
0.2≦P2/P1≦1.5 (2)
A semiconductor multilayer in which first compound semiconductor layers containing Al and second compound semiconductor layers containing Ga and having a refractive index and an Al content different from those of the first compound semiconductor layers are alternately stacked on a substrate. In a method of selectively dry-etching a film using a mask,
Chlorine gas is used as an etching gas , the substrate is heated to a temperature of 130 ° C. or higher and 170 ° C. or lower, and reaction products are generated from the first compound semiconductor layer and the second compound semiconductor layer by etching, respectively. is allowed, and the vapor pressure P 1 of the reaction product resulting from the first compound semiconductor layer, between the vapor pressure P 2 of the reaction product resulting from the second compound semiconductor layer, the following formula ( A dry etching method characterized by obtaining the relationship shown in 2).
0.2 ≦ P 2 / P 1 ≦ 1.5 (2)
前記第1の化合物半導体層はAlyGa1-yV、前記第2の化合物半導体層はAlxGa1-xV(0≦x<y≦1、V=N,As,P,Sb)から構成されるか、または前記第1の化合物半導体層はAlyGa1-yV’wV”1-w、前記第2の化合物半導体層はAlxGa1-xV’zV”1-z(0≦x<y≦1、0≦w≦1、0≦z≦1、V’,V”=N,As,P,Sb)から構成されることを特徴とする請求項1に記載のドライエッチング方法。The first compound semiconductor layer is Al y Ga 1-y V, and the second compound semiconductor layer is Al x Ga 1-x V (0 ≦ x <y ≦ 1, V = N, As, P, Sb). The first compound semiconductor layer is made of Al y Ga 1-y V ′ w V ″ 1-w , and the second compound semiconductor layer is made of Al x Ga 1-x V ′ z V ″ 1 -z (0.ltoreq.x <y.ltoreq.1, 0.ltoreq.w.ltoreq.1, 0.ltoreq.z.ltoreq.1, V ', V "= N, As, P, Sb). The dry etching method as described. 前記第1の化合物半導体層はAlAs、前記第2の化合物半導体層はGaAsから構成されることを特徴とする請求項1または2に記載のドライエッチング方法。  3. The dry etching method according to claim 1, wherein the first compound semiconductor layer is made of AlAs and the second compound semiconductor layer is made of GaAs. 前記比(P 2 /P 1 )は1以下であることを特徴とする請求項に記載のドライエッチング方法。The dry etching method according to claim 3 , wherein the ratio (P 2 / P 1 ) is 1 or less .
JP2003025906A 2003-02-03 2003-02-03 Dry etching method for compound semiconductor multilayer film Expired - Fee Related JP3813932B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003025906A JP3813932B2 (en) 2003-02-03 2003-02-03 Dry etching method for compound semiconductor multilayer film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003025906A JP3813932B2 (en) 2003-02-03 2003-02-03 Dry etching method for compound semiconductor multilayer film

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP05476695A Division JP3612101B2 (en) 1995-03-14 1995-03-14 Semiconductor microresonator light emitting device

Publications (2)

Publication Number Publication Date
JP2003234342A JP2003234342A (en) 2003-08-22
JP3813932B2 true JP3813932B2 (en) 2006-08-23

Family

ID=27785758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003025906A Expired - Fee Related JP3813932B2 (en) 2003-02-03 2003-02-03 Dry etching method for compound semiconductor multilayer film

Country Status (1)

Country Link
JP (1) JP3813932B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000016861A (en) * 1998-06-30 2000-01-18 Inax Corp Easily processable pottery plate and board using the same
EP3683627A1 (en) * 2012-02-03 2020-07-22 ASML Netherlands B.V. Substrate holder and lithographic apparatus
JP2014135371A (en) * 2013-01-10 2014-07-24 Ricoh Co Ltd Surface emitting laser, surface emitting laser array and optical scanning device

Also Published As

Publication number Publication date
JP2003234342A (en) 2003-08-22

Similar Documents

Publication Publication Date Title
US11515688B2 (en) Lasers or LEDs based on nanowires grown on graphene type substrates
KR101300355B1 (en) Vcsel system with transverse p/n junction
JP3766976B2 (en) Surface emitting semiconductor laser device and manufacturing method thereof
JP4602701B2 (en) Surface emitting laser and optical transmission system
US8906721B2 (en) Semiconductor light emitting device and method for manufacturing the same
US20050135453A1 (en) Grating-outcoupled cavity resonator having uni-directional emission
JP2008053353A (en) Surface emitting laser array, surface emitting laser element used therefor, and method for manufacturing the array
JP2007299791A (en) Semiconductor optical element
JP2014508420A (en) P-type isolation region adjacent to the facet of a semiconductor quantum cascade laser
JPH09139550A (en) Manufacture of semiconductor laser device, and semiconductor laser device
JP3204474B2 (en) Gain-coupled distributed feedback semiconductor laser and its fabrication method
JP2010109223A (en) Surface-emitting laser
US20240136803A1 (en) Multi-wavelength vcsel array and method of fabrication
US8891159B2 (en) Optical semiconductor element, semiconductor laser, and method of manufacturing optical semiconductor element
JP4602692B2 (en) Surface emitting laser and optical transmission system
JP3612101B2 (en) Semiconductor microresonator light emitting device
JP3813932B2 (en) Dry etching method for compound semiconductor multilayer film
JP2006261316A (en) Photonic crystal laser, its manufacturing method and optical transmission system
JP5217767B2 (en) Semiconductor laser and method for manufacturing semiconductor laser
JP3876886B2 (en) Manufacturing method of surface emitting semiconductor laser device
JP5204690B2 (en) Distributed feedback semiconductor laser and manufacturing method thereof
JP2002094187A (en) Semiconductor laser and optical communication system using it
JP2005136371A (en) Single-mode laser diode using strain compensated multiple quantum well and its manufacturing method
JP2875929B2 (en) Semiconductor laser device and method of manufacturing the same
JP5477728B2 (en) Surface emitting laser array

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060601

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees