JP3798959B2

JP3798959B2 - Multilayer wiring board

Info

Publication number: JP3798959B2
Application number: JP2001296624A
Authority: JP
Inventors: 幸喜川畑
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-09-27
Filing date: 2001-09-27
Publication date: 2006-07-19
Anticipated expiration: 2021-09-27
Also published as: JP2003101239A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体素子を収納するための半導体素子収納用パッケージや半導体素子や電子部品が搭載される電子回路基板等に使用される多層配線基板に関し、特に高速で動作する半導体素子を収納または搭載するのに好適な配線構造を有する多層配線基板に関するものである。
【０００２】
【従来の技術】
従来、マイクロプロセッサやＡＳＩＣ（Application Specific Integrated Circuit）等に代表される半導体素子をはじめとする電子部品が搭載され、電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナセラミックス等のセラミックスから成る絶縁層とタングステン（Ｗ）等の高融点金属から成る配線導体層とを交互に積層して多層配線基板を形成していた。
【０００３】
一方、情報処理能力の向上の要求が高まる中で、半導体素子の動作速度の高速化が進み、内部配線用の配線導体のうち信号配線には、特性インピーダンスの整合や信号配線間のクロストークノイズの低減等の電気特性の向上が求められてきた。そこで、このような要求に対応するために信号配線の配線構造はストリップ線路構造とされ、信号配線の上下に絶縁層を介して広面積の電源配線層もしくは接地（グランド）配線層を形成していた。
【０００４】
しかしながら、このような多層配線基板では、絶縁層の比誘電率が10程度のアルミナセラミックス等から成るために、信号配線間の電磁気的な結合が大きくなることからクロストークノイズが増大し、その結果、半導体素子の動作速度の高速化に対応できないという問題点が発生する。
【０００５】
そこで、比誘電率が10程度のアルミナセラミックスに代えて比誘電率が３〜５と比較的小さいガラスエポキシ樹脂基材、ポリイミドまたはエポキシ樹脂等の有機系材料を絶縁層とする多層配線基板が用いられるようになってきた。
【０００６】
このような多層配線基板は、有機系材料から成る絶縁層上にメッキ法・蒸着法またはスパッタリング法等による薄膜形成技術を用いて銅（Ｃｕ）から成る内部配線用導体膜を形成し、フォトリソグラフィ法やエッチング法により微細なパターンの配線導体を有する配線導体層を形成して、この絶縁層と配線導体層とを交互に積層することによって、半導体素子の高速動作が可能な多層配線基板を作製することが行なわれている。
【０００７】
また、一方では半導体素子への電源供給に関する問題点として、同時スイッチングノイズの問題点が発生してきた。これは、半導体素子のスイッチングに必要な電源電圧が、多層配線基板の外部から電源配線および接地配線を通って供給されるため、電源配線もしくは接地配線のインダクタンス成分により、半導体素子のスイッチング動作が複数の信号配線で同時に起きた場合に電源配線および接地配線にノイズが発生するものである。
【０００８】
このような問題点を解決するため、多層配線基板内に広面積の電源配線層と接地配線層とが絶縁層を介して対向形成されて成るキャパシタを内蔵する方法や、近年ではチップキャパシタそのものを多層配線基板内に内蔵し電源配線・接地配線と貫通導体を介して接続する方法が行なわれている。
【０００９】
【発明が解決しようとする課題】
しかしながら、近年、通信速度の高速化に伴い通信機器等の電子機器類は周波数が１ＧＨｚ以上の高周波領域で使用されるようになってきており、従来の多層配線基板では、このような高周波領域では多層配線基板の貫通導体のインダクタンス成分が大きくなり、△Ｖ＝ＬｄＩ／ｄｔ（△Ｖは同時スイッチングノイズ、Ｌはインダクタンス、Ｉは電流値、ｔは時間）で定義されるインダクタンス成分により発生する同時スイッチングノイズ△ＫＶ、さらに電源ノイズが原因となるＥＭＩノイズが無視できないほど大きくなってしまい、通信機器等の電子機器類に誤動作を発生させてしまうという問題点を有していた。
【００１０】
本発明はかかる従来技術の問題点に鑑み案出されたものであり、その目的は、１ＧＨｚ以上の高周波動作においても同時スイッチングノイズ・ＥＭＩノイズの発生が少なく、通信機器等の電子機器類に誤動作を発生させてしまうことのない多層配線基板を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の多層配線基板は、複数の絶縁層が積層されて成る絶縁基板の内部に電源配線層と接地配線層とが前記絶縁層を挟んで対向配置されて形成された内蔵キャパシタを有するとともに、前記電源配線層と前記接地配線層との間の前記絶縁層内にチップキャパシタを内蔵し、このチップキャパシタの一方の端子電極が前記電源配線層に、他方の端子電極が前記接地配線層に接続されていることを特徴とするものである。
【００１２】
また、本発明の多層配線基板は、上記構成において、前記チップキャパシタは、第１の電極層と第２の電極層とが誘電体層を挟んで交互に積層されて成り、上下の端面に端面全体を覆う外部接続端子が設けてあり、この外部接続端子の一方が前記第１の電極層と、他方が前記第２の電極層とそれぞれ貫通導体を介して接続されていることを特徴とするものである。
【００１３】
また、本発明の多層配線基板は、上記構成において、前記チップキャパシタは、前記内蔵キャパシタの周辺に複数個配置されていることを特徴とするものである。
【００１４】
本発明の多層配線基板によれば、複数の絶縁層が積層されて成る絶縁基板の内部に電源配線層と接地配線層とが絶縁層を挟んで対向配置されて形成された内蔵キャパシタを有するとともに、内蔵キャパシタを構成する電源配線層と接地配線層との間の絶縁層内にチップキャパシタを内蔵し、チップキャパシタの一方の端子電極が電源配線層に、他方の端子電極が接地配線層に接続されていることから、従来の多層配線基板でチップキャパシタと内蔵キャパシタを構成する電源配線層および接地配線層とを接続するために用いられていた貫通導体が不要となり、そのインダクタンス成分が削減されるため、１ＧＨｚ以上の高周波動作においても同時スイッチングノイズ・ＥＭＩノイズの発生が少なく、通信機器等の電子機器類に誤動作を発生させてしまうことのない多層配線基板とすることが可能である。
【００１５】
また、チップキャパシタを内蔵キャパシタの周辺に複数個配置することによって、半導体素子が動作した際に内蔵キャパシタの端部で発生する特性インピーダンスの不整合による電磁波の反射を抑制することができ、これによって、ＥＭＩノイズの発生を少なくすることが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に基づき詳細に説明する。
【００１７】
図１は本発明の多層配線基板の実施の形態の一例を示す断面図である。図１において、１は多層配線基板、２は絶縁基板であり、絶縁基板２は複数の絶縁層２ａ〜２ｅが積層されて形成されている。この例の多層配線基板１においては、絶縁層２ａ〜２ｅは基本的には同じ比誘電率を有する絶縁材料で形成されている。絶縁層２ｂ上には信号配線群３が形成され、絶縁層２ｃ上には信号配線群３に対向させて広面積の電源配線層もしくは接地配線層４が形成されており、信号配線群３はマイクロストリップ線路構造を有している。
【００１８】
このように信号配線群３に対向して広面積の電源配線層もしくは接地配線層４を形成すると、信号配線群３に含まれる信号配線間の電磁気的な結合が小さくなるため、信号配線間に生じるクロストークノイズを低減することが可能となる。また、信号配線の配線幅および信号配線群３と電源配線層もしくは接地配線層４との間に介在する絶縁層２ｂの厚みを適宜設定することで、信号配線群３の特性インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する信号配線群３を形成することが可能となる。信号配線群３の特性インピーダンスは、一般的には50Ωに設定される場合が多い。
【００１９】
なお、信号配線群３に含まれる複数の信号配線は、それぞれ異なる電気信号を伝送するものとしてもよい。
【００２０】
この例では、多層配線基板１の上面にはマイクロプロセッサやＡＳＩＣ等の半導体素子９が搭載され、錫−鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ10および半導体素子９を接続するための半導体素子接続用電極８を介して多層配線基板１と電気的に接続されている。また、多層配線基板１の半導体素子９を搭載する上面と反対側の下面には半導体素子９に電源供給を行なうための外部電極７を有している。
【００２１】
また、５は４と同じく広面積の電源配線層もしくは接地配線層であり、この例では、これら電源配線層もしくは接地配線層４・５により、多層配線基板１内に内蔵キャパシタが形成されている。なお、４が電源配線層の場合、５は接地配線層であり、４が接地配線層の場合、５は電源配線層である。このとき、チップキャパシタ６の外部接続端子の一方は電源配線層４もしくは５に貫通導体を介することなく直接接続され、他方は接地配線層４もしくは５に貫通導体を介することなく直接接続されている。
【００２２】
これを図２を用いて詳細に説明する。図２は本発明の多層配線基板の実施の形態の一例を示す要部断面図であり、図１における４が電源配線層であり、５が接地配線層の場合のものである。図２において、電源配線層63は図１に示す電源配線層もしくは接地配線層４に相当するものである。また、接地配線層70は図１に示す電源配線層もしくは接地配線層５に相当するものである。図２において、電源配線は外部電極61から貫通導体であるビアホール62を通じて電源配線層63に接続されるとともに、ビアホール64を通じて半導体素子接続用電極65に接続されている。また、接地配線は外部電極66からビアホール67を通じて接地配線層68に接続され、ビアホール69を通じて半導体素子接続用電極70に接続されている。これらにより、電源配線層63と接地配線層68との間に内蔵キャパシタが形成されている。また、電源配線63と接地配線68とにそれぞれ外部接続端子がビアホール等の貫通導体を介することなく直接接続されているチップキャパシタ71は、図１に示すチップキャパシタ６に相当するものである。
【００２３】
ここで、チップキャパシタ６の構造を図３を用いて詳細に示す。図３は本発明の多層配線基板に用いるチップキャパシタの一例を示す断面図であり、このチップキャパシタは、第１の電極層78・79と第２の電極層74・75とが誘電体層32（32ｂ〜32ｄ）を挟んで交互に積層されて成り、チップキャパシタの上下の端面に端面全体を覆う外部接続端子72・76が設けてあり、外部接続端子72・76の一方76と第１の電極層78・79とが貫通導体77によって接続され、他方72は第２の電極層74・75と貫通導体73によって接続される。
【００２４】
次に、図４を用いて本発明の多層配線基板の実施の形態の他の例を示す。図４は図１の多層配線基板の電源配線層もしくは接地配線層を上面から見た平面図である。この例では、絶縁層42上に内蔵キャパシタを構成する電源配線層もしくは接地配線層44が積層されており、この電源配線層もしくは接地配線層44の周辺に複数のチップキャパシタ46が配置されている。これら複数のチップキャパシタ46は、図１の電源配線層４もしくは５および接地配線層４もしくは５によって形成される内蔵キャパシタにビアホール等を介することなく直接接続されている。このように内蔵キャパシタの周辺に複数個のチップキャパシタ46を配置することにより、半導体素子が動作した際に内蔵キャパシタを構成する電源配線層もしくは接地配線層44の端部で発生する特性インピーダンスの不整合による電磁波の反射を抑制することができ、ＥＭＩノイズの発生を少なくすることが可能となる。
【００２５】
本発明の多層配線基板においては、同様の配線構造をさらに多層に積層して多層配線基板を構成してもよい。
【００２６】
また、信号配線の構造は、信号配線に対向して形成された電源配線層もしくは接地配線層を有するマイクロストリップ構造の他、信号配線の上下に電源配線層もしくは接地配線層を有するストリップ構造、信号配線に隣接して電源配線層もしくは接地配線層を形成したコプレーナ構造であってもよく、多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【００２７】
また、チップ抵抗・薄膜抵抗・コイルインダクタ・クロスインダクタ・チップコンデンサまたは電解コンデンサ等といったものを取着して多層配線基板を構成してもよい。
【００２８】
また、各絶縁層の平面視における形状は、正方形状や長方形状の他に、菱形状・六角形状または八角形状等の形状であってもよい。
【００２９】
そして、このような本発明の多層配線基板は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
【００３０】
本発明の多層配線基板において、各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体またはガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００３１】
これらの絶縁層は以下のようにして作製される。例えば酸化アルミニウム質焼結体から成る場合であれば、まず、酸化アルミニウム・酸化珪素・酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法を採用してシート状となすことによってセラミックグリーンシートを得る。そして、各信号配線群および各配線導体層と成る金属ペーストを所定のパターンに印刷塗布して上下に積層し、最後にこの積層体を還元雰囲気中にて約1600℃の温度で焼成することによって製作される。
【００３２】
また、例えばエポキシ樹脂から成る場合であれば、一般に酸化アルミニウム質焼結体から成るセラミックスやガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて形成されるガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって形成されるエポキシ樹脂等の有機樹脂から成る絶縁層と、銅を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成される薄膜配線導体層とを交互に積層し、約170℃程度の温度で加熱硬化することによって製作される。
【００３３】
これらの絶縁層の厚みとしては、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように適宣設定される。
【００３４】
また、異なる比誘電率を有する絶縁層を得るための方法としては、例えば酸化アルミニウム・窒化アルミニウム・炭化珪素・窒化珪素・ムライトまたはガラスセラミックス等の無機絶縁材料や、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料にチタン酸バリウム・チタン酸ストロンチウム・チタン酸カルシウムまたはチタン酸マグネシウム等の高誘電体材料の粉末を添加混合し、しかるべき温度で加熱硬化することによって、所望の比誘電率のものを得るようにすればよい。
【００３５】
このとき、無機絶縁材料や有機絶縁材料に添加混合する高誘電体材料の粒径は、無機絶縁材料あるいは有機絶縁材料に高誘電体材料を添加混合したことによって起こる絶縁層内の比誘電率のバラツキの発生の低下や、絶縁層の粘度変化による加工性の低下を低減するため、0.5〜50μｍの範囲とすることが望ましい。
【００３６】
また、無機絶縁材料や有機絶縁材料に添加混合する高誘電体材料の含有量は、絶縁層の比誘電率を大きな値とするためと、無機絶縁材料や有機絶縁材料と高誘電体材料の接着強度の低下を防止するために、５〜75重量％とすることが望ましい。
【００３７】
また、各信号配線群や電源配線層もしくは接地配線層は、例えばタングステン（Ｗ）・モリブデン（Ｍｏ）・モリブデンマンガン（Ｍｏ−Ｍｎ）・銅（Ｃｕ）・銀（Ａｇ）または銀パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ）・銀（Ａｇ）・ニッケル（Ｎｉ）・クロム（Ｃｒ）・チタン（Ｔｉ）・金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料の薄膜等により形成すればよい。
【００３８】
具体的には、各信号配線群や電源配線層もしくは接地配線層をＷの金属粉末メタライズで形成する場合は、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを絶縁層と成るセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００３９】
また、金属材料の薄膜で形成する場合は、例えばスパッタリング法・真空蒸着法またはメッキ法により金属膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
【００４０】
このような多層配線基板は、各信号配線群が配設されている絶縁層の比誘電率に応じて、各信号配線群の配線幅を適宣設定することで、各信号配線群の信号配線の特性インピーダンス値を同一値とすることができる。
【００４１】
また、本発明の多層配線基板において用いられるチップキャパシタは、各電極層および誘電体層を導電性ペーストや誘電体ペーストを所定パターンに印刷塗布し焼き付ける印刷多層により形成した厚膜タイプのキャパシタであってよい。さらに、誘電体層にグリーンシートを用い、第一の電極層および第二の電極層をグリーンシート上に導電性ペーストの塗布により導体膜として各々形成し、各グリーンシートを積層し、これを一体的に焼成したグリーンシート積層法による厚膜タイプのキャパシタであってもよい。
【００４２】
電極層および端子電極材料は、白金（Ｐｔ）・金（Ａｕ）・銀（Ａｇ）・パラジウム（Ｐｄ）等の低抵抗金属材料が好適に使用可能であり、誘電体層との反応性が小さい材料であれば特に限定されず、真空蒸着・スパッタ等の手法で形成可能であればよい。誘電体層は、高周波領域において高い誘電率を有するものであれば良いが、Ｐｂ・Ｍｇ・Ｎｂを含むぺロブスカイト型酸化物結晶からなる誘電体や、それ以外のＰＺＴ・ＰＬＺＴ・ＢａＴｉＯ₃・ＳｒＴｉＯ₃・Ｔａ₂Ｏ₅や、これらに他の金属酸化物を添加したり置換した化合物であってもよく、特に限定されるものではない。
【００４３】
チップキャパシタの上面および下面に形成された外部端子電極と内部電極との接続に用いられるビアホール導体等の貫通導体の材質は、例えばＡｇ−Ｐｄ・半田・金等のように、誘電体層内部に形成可能な導電物質であればよい。また、チップキャパシタの上面および下面に端面全体を覆うように形成される外部端子電極は、Ａｇ−Ｐｄ等のスクリーン印刷によって形成される。以上のように構成されたチップキャパシタの端子電極と電源配線および接地配線との接続には、半田ペーストやＡｇ−Ｐｄ等の導体粉末と有機系樹脂を混合したペースト等を用いて行なう。
【００４４】
チップキャパシタを多層配線基板内に内蔵する一例としては、例えば特開平11−220262号公報で提案されているよう構成を採用することができる。これによれば、熱硬化性樹脂の内部にチップキャパシタ等の能動素子が埋設された板状体と、さらに別の熱硬化性樹脂から成る複数の板状体を加熱積層することで容易にチップキャパシタを内蔵させることができる。
【００４５】
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。例えば、３つ以上の信号配線群を異なる絶縁層間に形成したものについて適用してもよい。また、多層配線基板内に形成する内蔵キャパシタの数を２個以上としてもよい。さらに、電源配線層もしくは接地配線層のパターンの形状を、多数の開口部を有するいわゆるメッシュパターンの形状としてもよい。
【００４６】
【発明の効果】
本発明の多層配線基板によれば、複数の絶縁層が積層されて成る絶縁基板の内部に電源配線層と接地配線層とが絶縁層を挟んで対向配置されて形成された内蔵キャパシタを有するとともに、内蔵キャパシタを構成する電源配線層と接地配線層との間の絶縁層内にチップキャパシタを内蔵し、チップキャパシタの一方の端子電極が電源配線層に、他方の端子電極が接地配線層に接続されていることから、従来の多層配線基板でチップキャパシタと内蔵キャパシタを構成する電源配線層および接地配線層とを接続するために用いられていたビアホール等の貫通導体が不要となり、そのインダクタンス成分を削減することができるため、１ＧＨｚ以上の高周波動作においても同時スイッチングノイズ・ＥＭＩノイズの発生が少なく、通信機器等の電子機器類に誤動作を発生させてしまうことのない多層配線基板とすることが可能となる。
【００４７】
また、本発明の多層配線基板に内蔵されるチップキャパシタは、チップキャパシタの一方の端子電極が電源配線層に、他方の端子電極が接地配線層に接続されており、チップキャパシタは、第１の電極層と第２の電極層とが誘電体層を挟んで交互に積層されて成り、チップキャパシタの上下の端面に端面全体を覆う外部接続端子が設けてあり、外部接続端子の一方が第１の電極層と、他方が第２の電極層とそれぞれ貫通導体を介して接続されていることから、多層配線基板内にチップキャパシタを貫通導体で接続することなく内蔵することができ、貫通導体のインダクタンス成分による同時スイッチングノイズを低減することが可能となる。
【００４８】
さらに、本発明の多層配線基板によれば、チップキャパシタを内蔵キャパシタの周辺に複数個配置することにより、半導体素子が動作した際に内蔵キャパシタの端部で発生する特性インピーダンスの不整合による電磁波の反射を抑制することができ、内蔵キャパシタの周辺での電磁波の反射を抑制し、グランドバウンスによるＥＭＩノイズの発生を抑制することが可能となる。
【００４９】
以上の結果、本発明によれば、同時スイッチングノイズとＥＭＩノイズを共に低減することができる、高速で動作する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示す断面図である。
【図２】本発明の多層配線基板の実施の形態の一例を示す要部断面図である。
【図３】本発明の多層配線基板におけるチップキャパシタの実施の形態の例を示す断面図である。
【図４】本発明の多層配線基板の実施の形態の他の例を示す平面図である。
【符号の説明】
１・・・多層配線基板
２、32、42・・・絶縁基板
２ａ〜２ｅ、32ａ〜32ｅ・・・絶縁層
４、５、44・・・電源配線層もしくは接地配線層
６、46、71・・・チップキャパシタ
７・・・外部電極
８・・・半導体素子接続用電極
９・・・半導体素子
10・・・導体バンプ
61・・・電源配線用の外部電極
63・・・電源配線層
62・・・電源配線用のビアホール
65・・・電源配線用の半導体素子接続用電極
66・・・接地配線用の外部電極
67・・・接地配線用のビアホール
68・・・接地配線層
70・・・接地配線用の半導体素子接続用電極
72、76・・・外部接続用端子
74、75・・・第１電極層
78、79・・・第２電極層
73、77・・・貫通導体[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element housing package for housing a semiconductor element, and a multilayer wiring board used for an electronic circuit board on which a semiconductor element and an electronic component are mounted. The present invention relates to a multilayer wiring board having a suitable wiring structure.
[0002]
[Prior art]
Conventionally, electronic components such as a semiconductor element represented by a microprocessor or an ASIC (Application Specific Integrated Circuit) are mounted, and a multilayer wiring board used for an electronic circuit board or the like has a wiring conductor for internal wiring. In forming the multilayer wiring board, insulating layers made of ceramics such as alumina ceramics and wiring conductor layers made of a refractory metal such as tungsten (W) are alternately laminated.
[0003]
On the other hand, with increasing demands for improving information processing capabilities, the speed of operation of semiconductor elements has increased, and among the wiring conductors for internal wiring, signal wiring has matching characteristic impedance and crosstalk noise between signal wirings. There has been a demand for improvement in electrical characteristics such as reduction of the above. Therefore, in order to meet such demands, the wiring structure of the signal wiring is a strip line structure, and a large-area power wiring layer or ground (ground) wiring layer is formed above and below the signal wiring through insulating layers. It was.
[0004]
However, in such a multilayer wiring board, since the dielectric constant of the insulating layer is made of alumina ceramics or the like, crosstalk noise is increased due to an increase in electromagnetic coupling between the signal wirings. Therefore, there is a problem that it is impossible to cope with an increase in the operating speed of the semiconductor element.
[0005]
Therefore, instead of alumina ceramics having a relative dielectric constant of about 10, a multilayer wiring board having an insulating layer of a glass epoxy resin base material having a relative dielectric constant of 3 to 5 or an organic material such as polyimide or epoxy resin is used. Has come to be.
[0006]
In such a multilayer wiring board, an internal wiring conductor film made of copper (Cu) is formed on an insulating layer made of an organic material by using a thin film forming technique such as a plating method, a vapor deposition method, or a sputtering method. Fabricate a multilayer wiring board capable of high-speed operation of semiconductor elements by forming a wiring conductor layer with a fine pattern of wiring conductor by etching or etching, and alternately laminating this insulating layer and wiring conductor layer To be done.
[0007]
On the other hand, a problem of simultaneous switching noise has occurred as a problem related to power supply to the semiconductor element. This is because the power supply voltage necessary for switching the semiconductor element is supplied from the outside of the multilayer wiring board through the power supply wiring and the ground wiring, so that the switching operation of the semiconductor element is caused by an inductance component of the power supply wiring or the ground wiring. When this occurs simultaneously in the signal wiring, noise is generated in the power supply wiring and the ground wiring.
[0008]
In order to solve such problems, a method of incorporating a capacitor in which a large-area power wiring layer and a ground wiring layer are opposed to each other via an insulating layer in a multilayer wiring board, or in recent years a chip capacitor itself is There is a method in which it is built in a multilayer wiring board and connected to a power supply wiring / ground wiring via a through conductor.
[0009]
[Problems to be solved by the invention]
However, in recent years, electronic devices such as communication devices have come to be used in a high frequency region having a frequency of 1 GHz or more with an increase in communication speed. In a conventional multilayer wiring board, in such a high frequency region, The inductance component of the through conductor of the multilayer wiring board becomes large, and the simultaneous generation caused by the inductance component defined by ΔV = LdI / dt (ΔV is simultaneous switching noise, L is inductance, I is current value, and t is time). The switching noise ΔKV and the EMI noise caused by the power supply noise become so large that they cannot be ignored, causing malfunctions in electronic devices such as communication devices.
[0010]
The present invention has been devised in view of the problems of the prior art, and its purpose is to reduce the occurrence of simultaneous switching noise and EMI noise even in high-frequency operation of 1 GHz or higher, and malfunction in electronic devices such as communication devices. It is an object of the present invention to provide a multilayer wiring board that does not generate the problem.
[0011]
[Means for Solving the Problems]
The multilayer wiring board of the present invention has a built-in capacitor formed by arranging a power wiring layer and a ground wiring layer facing each other across the insulating layer inside an insulating substrate formed by laminating a plurality of insulating layers. A chip capacitor is built in the insulating layer between the power wiring layer and the ground wiring layer, and one terminal electrode of the chip capacitor is connected to the power wiring layer and the other terminal electrode is connected to the ground wiring layer. It is characterized by being.
[0012]
In the multilayer wiring board of the present invention having the above-described configuration, the chip capacitor is formed by alternately laminating first electrode layers and second electrode layers with a dielectric layer interposed therebetween. An external connection terminal is provided to cover the whole, and one of the external connection terminals is connected to the first electrode layer and the other is connected to the second electrode layer via a through conductor. Is.
[0013]
The multilayer wiring board according to the present invention is characterized in that, in the above configuration, a plurality of the chip capacitors are arranged around the built-in capacitor.
[0014]
According to the multilayer wiring board of the present invention, the power supply wiring layer and the ground wiring layer are disposed inside the insulating substrate formed by laminating a plurality of insulating layers so as to face each other with the insulating layer interposed therebetween. The chip capacitor is built in the insulating layer between the power wiring layer and the ground wiring layer constituting the built-in capacitor, and one terminal electrode of the chip capacitor is connected to the power wiring layer and the other terminal electrode is connected to the ground wiring layer. Therefore, the through conductor used to connect the power wiring layer and the ground wiring layer constituting the chip capacitor and the built-in capacitor in the conventional multilayer wiring board becomes unnecessary, and its inductance component is reduced. For this reason, there are few simultaneous switching noises and EMI noises even in high frequency operation above 1 GHz, and malfunctions occur in electronic devices such as communication devices. It may be a multilayer wiring substrate never become.
[0015]
In addition, by arranging a plurality of chip capacitors around the built-in capacitor, it is possible to suppress the reflection of electromagnetic waves due to the mismatch of the characteristic impedance generated at the end of the built-in capacitor when the semiconductor element operates. , It is possible to reduce the generation of EMI noise.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the multilayer wiring board of the present invention will be described in detail with reference to the accompanying drawings.
[0017]
FIG. 1 is a sectional view showing an example of an embodiment of a multilayer wiring board according to the present invention. In FIG. 1, 1 is a multilayer wiring board, 2 is an insulating substrate, and the insulating substrate 2 is formed by laminating a plurality of insulating layers 2a to 2e. In the multilayer wiring board 1 of this example, the insulating layers 2a to 2e are basically formed of an insulating material having the same relative dielectric constant. A signal wiring group 3 is formed on the insulating layer 2b, and a large-area power wiring layer or ground wiring layer 4 is formed on the insulating layer 2c so as to face the signal wiring group 3. It has a microstrip line structure.
[0018]
When the power supply wiring layer or the ground wiring layer 4 having a large area is formed so as to face the signal wiring group 3 in this way, electromagnetic coupling between the signal wirings included in the signal wiring group 3 is reduced. It is possible to reduce the generated crosstalk noise. Further, by appropriately setting the wiring width of the signal wiring and the thickness of the insulating layer 2b interposed between the signal wiring group 3 and the power wiring layer or the ground wiring layer 4, the characteristic impedance of the signal wiring group 3 can be set to an arbitrary value. Therefore, the signal wiring group 3 having good transmission characteristics can be formed. The characteristic impedance of the signal wiring group 3 is generally set to 50Ω in many cases.
[0019]
The plurality of signal wirings included in the signal wiring group 3 may transmit different electrical signals.
[0020]
In this example, a semiconductor element 9 such as a microprocessor or ASIC is mounted on the upper surface of the multilayer wiring board 1, and a conductor bump 10 made of solder such as tin-lead alloy (Sn-Pb), gold (Au), or the like, and a semiconductor. It is electrically connected to the multilayer wiring board 1 through a semiconductor element connection electrode 8 for connecting the element 9. In addition, an external electrode 7 for supplying power to the semiconductor element 9 is provided on the lower surface opposite to the upper surface on which the semiconductor element 9 is mounted on the multilayer wiring board 1.
[0021]
Reference numeral 5 denotes a power supply wiring layer or ground wiring layer having a large area as in the case of 4. In this example, a built-in capacitor is formed in the multilayer wiring board 1 by these power supply wiring layers or ground wiring layers 4 and 5. . When 4 is a power wiring layer, 5 is a ground wiring layer, and when 4 is a ground wiring layer, 5 is a power wiring layer. At this time, one of the external connection terminals of the chip capacitor 6 is directly connected to the power wiring layer 4 or 5 without a through conductor, and the other is directly connected to the ground wiring layer 4 or 5 without a through conductor. .
[0022]
This will be described in detail with reference to FIG. FIG. 2 is a cross-sectional view of an essential part showing an example of an embodiment of a multilayer wiring board according to the present invention, in which 4 in FIG. 1 is a power wiring layer and 5 is a ground wiring layer. In FIG. 2, the power supply wiring layer 63 corresponds to the power supply wiring layer or the ground wiring layer 4 shown in FIG. The ground wiring layer 70 corresponds to the power supply wiring layer or the ground wiring layer 5 shown in FIG. In FIG. 2, the power supply wiring is connected to the power supply wiring layer 63 from the external electrode 61 through the via hole 62 which is a through conductor, and is connected to the semiconductor element connection electrode 65 through the via hole 64. The ground wiring is connected from the external electrode 66 to the ground wiring layer 68 through the via hole 67 and connected to the semiconductor element connection electrode 70 through the via hole 69. As a result, a built-in capacitor is formed between the power supply wiring layer 63 and the ground wiring layer 68. Further, the chip capacitor 71 in which the external connection terminals are directly connected to the power supply wiring 63 and the ground wiring 68 without via vias such as via holes is equivalent to the chip capacitor 6 shown in FIG.
[0023]
Here, the structure of the chip capacitor 6 will be described in detail with reference to FIG. FIG. 3 is a cross-sectional view showing an example of a chip capacitor used in the multilayer wiring board of the present invention. In this chip capacitor, the first electrode layers 78 and 79 and the second electrode layers 74 and 75 are dielectric layers 32. (32b to 32d) are alternately stacked, and external connection terminals 72 and 76 that cover the entire end surface are provided on the upper and lower end faces of the chip capacitor. One of the external connection terminals 72 and 76 and the first 76 The electrode layers 78 and 79 are connected by the through conductor 77, and the other 72 is connected by the second electrode layers 74 and 75 and the through conductor 73.
[0024]
Next, another example of the embodiment of the multilayer wiring board of the present invention will be described with reference to FIG. 4 is a plan view of the power wiring layer or the ground wiring layer of the multilayer wiring board of FIG. 1 as viewed from above. In this example, a power supply wiring layer or a ground wiring layer 44 constituting a built-in capacitor is laminated on the insulating layer 42, and a plurality of chip capacitors 46 are arranged around the power supply wiring layer or the ground wiring layer 44. . The plurality of chip capacitors 46 are directly connected to a built-in capacitor formed by the power supply wiring layer 4 or 5 and the ground wiring layer 4 or 5 in FIG. 1 without via holes. By disposing a plurality of chip capacitors 46 around the built-in capacitor in this way, the characteristic impedance generated at the end of the power supply wiring layer or the ground wiring layer 44 constituting the built-in capacitor when the semiconductor element operates is reduced. Reflection of electromagnetic waves due to matching can be suppressed, and generation of EMI noise can be reduced.
[0025]
In the multilayer wiring board of the present invention, a multilayer wiring board may be configured by further laminating similar wiring structures in multiple layers.
[0026]
The signal wiring structure includes a microstrip structure having a power wiring layer or a ground wiring layer formed opposite to the signal wiring, a strip structure having a power wiring layer or a ground wiring layer above and below the signal wiring, a signal A coplanar structure in which a power supply wiring layer or a ground wiring layer is formed adjacent to the wiring may be used, and can be appropriately selected and used according to specifications required for the multilayer wiring board.
[0027]
A multilayer wiring board may be configured by attaching a chip resistor, a thin film resistor, a coil inductor, a cross inductor, a chip capacitor, an electrolytic capacitor, or the like.
[0028]
Further, the shape of each insulating layer in plan view may be a rhombus, hexagon, octagon, or the like in addition to a square shape or a rectangular shape.
[0029]
Such a multilayer wiring board of the present invention includes an electronic component storage package such as a semiconductor element storage package, an electronic component mounting substrate, a so-called multichip module or multichip package on which a large number of semiconductor elements are mounted, or Used as a motherboard.
[0030]
In the multilayer wiring board of the present invention, each insulating layer is made of, for example, an aluminum oxide sintered body, an aluminum nitride sintered body, a silicon carbide sintered body, a silicon nitride sintered body, or a mullite by a ceramic green sheet lamination method. Insulating materials such as sintered ceramics or glass ceramics, or using organic insulating materials such as polyimide, epoxy resin, fluororesin, polynorbornene or benzocyclobutene, or ceramic insulator It is formed using an electrical insulating material such as a composite insulating material formed by bonding powder with a thermosetting resin such as an epoxy resin.
[0031]
These insulating layers are produced as follows. For example, in the case of an aluminum oxide sintered body, first, an appropriate organic binder or solvent is added to and mixed with raw material powders such as aluminum oxide, silicon oxide, calcium oxide or magnesium oxide to form a slurry, A ceramic green sheet is obtained by making this into a sheet by employing a conventionally known doctor blade method. Then, a metal paste to be used for each signal wiring group and each wiring conductor layer is printed and applied in a predetermined pattern and laminated vertically, and finally the laminated body is fired at a temperature of about 1600 ° C. in a reducing atmosphere. Produced.
[0032]
For example, in the case of an epoxy resin, it is generally formed on the upper surface of an insulating layer made of a glass epoxy resin or the like formed by impregnating an epoxy resin into a cloth woven with ceramics or glass fibers made of an aluminum oxide sintered body. An organic resin precursor is applied by spin coating or curtain coating, and an insulating layer made of an organic resin such as an epoxy resin formed by thermosetting this, and electroless plating or vapor deposition of copper. It is manufactured by alternately laminating thin film wiring conductor layers formed by adopting a thin film forming technique such as a method and a photolithography technique, and then heat-curing at a temperature of about 170 ° C.
[0033]
The thicknesses of these insulating layers are appropriately set so as to satisfy the conditions such as mechanical strength and electrical characteristics corresponding to the required specifications according to the characteristics of the materials used.
[0034]
In addition, as a method for obtaining insulating layers having different relative dielectric constants, for example, inorganic insulating materials such as aluminum oxide, aluminum nitride, silicon carbide, silicon nitride, mullite, and glass ceramics, or polyimide, epoxy resin, and fluorine resin・ By adding and mixing powders of high dielectric materials such as barium titanate, strontium titanate, calcium titanate or magnesium titanate to organic insulating materials such as polynorbornene or benzocyclobutene, and heating and curing at an appropriate temperature A desired dielectric constant may be obtained.
[0035]
At this time, the particle size of the high dielectric material added to and mixed with the inorganic insulating material or organic insulating material is the relative dielectric constant in the insulating layer caused by adding and mixing the high dielectric material to the inorganic insulating material or organic insulating material. The range of 0.5 to 50 μm is desirable in order to reduce the occurrence of variations and the deterioration of workability due to the viscosity change of the insulating layer.
[0036]
Also, the content of high dielectric materials added to and mixed with inorganic insulating materials and organic insulating materials is to increase the relative dielectric constant of the insulating layer, and to bond inorganic insulating materials and organic insulating materials to high dielectric materials. In order to prevent the strength from being lowered, the content is preferably 5 to 75% by weight.
[0037]
Each signal wiring group, power supply wiring layer or ground wiring layer is made of, for example, tungsten (W), molybdenum (Mo), molybdenum manganese (Mo-Mn), copper (Cu), silver (Ag), or silver palladium (Ag- Metal powder metallization such as Pd), or metal such as copper (Cu), silver (Ag), nickel (Ni), chromium (Cr), titanium (Ti), gold (Au), niobium (Nb), and alloys thereof What is necessary is just to form with the thin film etc. of material.
[0038]
Specifically, when each signal wiring group, power wiring layer or ground wiring layer is formed of W metal powder metallization, the metal paste obtained by adding and mixing an appropriate organic binder or solvent to W powder is insulated. It can be formed by printing and applying a predetermined pattern on a ceramic green sheet as a layer and firing it together with a laminate of ceramic green sheets.
[0039]
In the case of forming a thin film of a metal material, for example, a metal film can be formed by a sputtering method, a vacuum evaporation method, or a plating method, and then formed into a predetermined wiring pattern by a photolithography method.
[0040]
Such a multilayer wiring board appropriately sets the wiring width of each signal wiring group in accordance with the relative dielectric constant of the insulating layer in which each signal wiring group is disposed, so that the signal wiring of each signal wiring group is set. The characteristic impedance values can be the same.
[0041]
The chip capacitor used in the multilayer wiring board of the present invention is a thick film type capacitor in which each electrode layer and dielectric layer are formed by a printed multilayer in which conductive paste or dielectric paste is printed and applied in a predetermined pattern and baked. It's okay. Furthermore, a green sheet is used for the dielectric layer, and the first electrode layer and the second electrode layer are each formed as a conductor film by applying a conductive paste on the green sheet, and the green sheets are laminated and integrated. Alternatively, a thick film type capacitor by a green sheet lamination method may be used.
[0042]
As the electrode layer and the terminal electrode material, a low-resistance metal material such as platinum (Pt), gold (Au), silver (Ag), and palladium (Pd) can be suitably used, and the reactivity with the dielectric layer is small. The material is not particularly limited as long as it can be formed by a technique such as vacuum deposition or sputtering. The dielectric layer is not limited as long as having a high dielectric constant at high frequencies, but the dielectric _{and, PZT · PLZT · BaTiO 3 ·} SrTiO otherwise composed of perovskite type oxide crystals containing Pb · Mg · Nb ₃ · Ta ₂ O ₅ or a compound obtained by adding or substituting another metal oxide to these may be used, and is not particularly limited.
[0043]
The material of the through conductors such as via-hole conductors used for connection between the external terminal electrodes and the internal electrodes formed on the top and bottom surfaces of the chip capacitor is, for example, within the dielectric layer such as Ag-Pd, solder, and gold. Any conductive material that can be formed may be used. Further, the external terminal electrodes formed on the upper and lower surfaces of the chip capacitor so as to cover the entire end surface are formed by screen printing such as Ag-Pd. The connection between the terminal electrode of the chip capacitor configured as described above, the power supply wiring and the ground wiring is performed using a solder paste, a paste obtained by mixing a conductive powder such as Ag-Pd and an organic resin, or the like.
[0044]
As an example of incorporating the chip capacitor in the multilayer wiring board, for example, a configuration as proposed in JP-A-11-220262 can be adopted. According to this, a chip can be easily formed by heating and laminating a plate-like body in which an active element such as a chip capacitor is embedded in a thermosetting resin and a plurality of plate-like bodies made of another thermosetting resin. A capacitor can be incorporated.
[0045]
Note that the present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the scope of the present invention. For example, the present invention may be applied to a configuration in which three or more signal wiring groups are formed between different insulating layers. The number of built-in capacitors formed in the multilayer wiring board may be two or more. Furthermore, the pattern shape of the power supply wiring layer or the ground wiring layer may be a so-called mesh pattern shape having a large number of openings.
[0046]
【The invention's effect】
According to the multilayer wiring board of the present invention, the power supply wiring layer and the ground wiring layer are disposed inside the insulating substrate formed by laminating a plurality of insulating layers so as to face each other with the insulating layer interposed therebetween. The chip capacitor is built in the insulating layer between the power wiring layer and the ground wiring layer constituting the built-in capacitor, and one terminal electrode of the chip capacitor is connected to the power wiring layer and the other terminal electrode is connected to the ground wiring layer. This eliminates the need for through conductors such as via holes that are used to connect the power wiring layer and the ground wiring layer that constitute the chip capacitor and the built-in capacitor in the conventional multilayer wiring board, and reduces the inductance component. Because it can be reduced, there is little occurrence of simultaneous switching noise and EMI noise even in high-frequency operation of 1 GHz or more, and the power of communication equipment etc. To generate a malfunction equipment it is possible to multi-layer wiring substrate never become.
[0047]
In the chip capacitor built in the multilayer wiring board of the present invention, one terminal electrode of the chip capacitor is connected to the power supply wiring layer, and the other terminal electrode is connected to the ground wiring layer. The electrode layers and the second electrode layers are alternately stacked with the dielectric layers interposed therebetween, and external connection terminals covering the entire end surface are provided on the upper and lower end surfaces of the chip capacitor, and one of the external connection terminals is the first. Since the other electrode layer and the other electrode layer are connected to the second electrode layer via a through conductor, the chip capacitor can be built in the multilayer wiring board without connecting the through conductor. Simultaneous switching noise due to the inductance component can be reduced.
[0048]
Furthermore, according to the multilayer wiring board of the present invention, by arranging a plurality of chip capacitors around the built-in capacitor, electromagnetic waves due to mismatch of characteristic impedance generated at the end of the built-in capacitor when the semiconductor element is operated. Reflection can be suppressed, reflection of electromagnetic waves around the built-in capacitor can be suppressed, and generation of EMI noise due to ground bounce can be suppressed.
[0049]
As a result, according to the present invention, there is provided a multilayer wiring board suitable for an electronic circuit board or the like on which electronic components such as a semiconductor element operating at high speed can be reduced, which can reduce both simultaneous switching noise and EMI noise. I was able to.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of an embodiment of a multilayer wiring board according to the present invention.
FIG. 2 is a cross-sectional view of an essential part showing an example of an embodiment of a multilayer wiring board of the present invention.
FIG. 3 is a cross-sectional view showing an example of an embodiment of a chip capacitor in a multilayer wiring board of the present invention.
FIG. 4 is a plan view showing another example of the embodiment of the multilayer wiring board according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Multilayer wiring board 2, 32, 42 ... Insulating board 2a-2e, 32a-32e ... Insulating layer 4, 5, 44 ... Power supply wiring layer or ground wiring layer 6, 46, 71 ..Chip capacitor 7 ... External electrode 8 ... Semiconductor element connection electrode 9 ... Semiconductor element
10 ... Conductor bump
61 ... External electrode for power supply wiring
63 ... Power supply wiring layer
62 ... Via hole for power supply wiring
65 ... Semiconductor device connection electrode for power supply wiring
66 ... External electrode for ground wiring
67 ... Via hole for ground wiring
68 ・・・ Ground wiring layer
70 ... Semiconductor element connection electrode for ground wiring
72, 76 ... External connection terminals
74, 75 ... 1st electrode layer
78, 79 ... Second electrode layer
73, 77 ... Penetration conductor

Claims

The power supply wiring layer and the ground wiring layer have a built-in capacitor in which a power supply wiring layer and a ground wiring layer are disposed to face each other with the insulating layer interposed therebetween in an insulating substrate formed by laminating a plurality of insulating layers. A chip capacitor is built in the insulating layer between the layers, and one terminal electrode of the chip capacitor is connected to the power supply wiring layer, and the other terminal electrode is connected to the ground wiring layer. Multilayer wiring board.

The chip capacitor is formed by alternately laminating first electrode layers and second electrode layers with a dielectric layer interposed therebetween, and external connection terminals covering the entire end surface are provided on upper and lower end surfaces, and the external connection 2. The multilayer wiring board according to claim 1, wherein one of the terminals is connected to the first electrode layer and the other is connected to the second electrode layer through a through conductor.

2. The multilayer wiring board according to claim 1, wherein a plurality of the chip capacitors are arranged around the built-in capacitor.