JP3768097B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP3768097B2
JP3768097B2 JP2000385098A JP2000385098A JP3768097B2 JP 3768097 B2 JP3768097 B2 JP 3768097B2 JP 2000385098 A JP2000385098 A JP 2000385098A JP 2000385098 A JP2000385098 A JP 2000385098A JP 3768097 B2 JP3768097 B2 JP 3768097B2
Authority
JP
Japan
Prior art keywords
signal
display
circuit
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000385098A
Other languages
Japanese (ja)
Other versions
JP2002162947A (en
Inventor
良一 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000385098A priority Critical patent/JP3768097B2/en
Publication of JP2002162947A publication Critical patent/JP2002162947A/en
Application granted granted Critical
Publication of JP3768097B2 publication Critical patent/JP3768097B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する。）を備えた表示装置に関する。
【０００２】
【従来の技術】
近年、表示装置は、携帯可能な表示装置、例えば携帯用テレビ、携帯電話等のモニターとして特に市場ニーズが強く、またこれらの用途では、表示装置はそれに応じて小型化、軽量化、省消費電力化の要求が特に強いので要求を満たすために研究開発も盛んである。
【０００３】
図１０に従来の液晶表示装置の等価回路図を示す。
【０００４】
図１０に示すように、液晶表示パネル１００は絶縁性基板１０上に、ゲート信号を供給するゲートドライバ５０に接続された複数のゲート信号線５１と、ドレイン信号を供給するドレインドライバ６０から出力されるサンプリングパルスＳＰ１，ＳＰ２，…，ＳＰｎのタイミングに応じてサンプリングトランジスタＳＰＳＰｔ１，ＳＰｔ２，…，ＳＰｔｎがオンし、データ信号線６２のデータ信号が供給される複数のドレイン信号線６１が配置されており、それらの両信号線５１，６１の交差部近傍には、それらの両信号線５１，６１に接続されたＴＦＴ７０と、そのＴＦＴ７０に接続された表示電極８０が配置されている。
【０００５】
また、絶縁性基板１０とは別基板の外付け回路基板９０には、パネル駆動用ＬＳＩ９１が設けられている。
【０００６】
この外付け回路基板９０のパネル駆動用ＬＳＩ９１からスタート信号ＳＴＨ，ＳＴＶがゲートドライバ５０及びドレインドライバ６０に入力され、また映像信号Ｓｉｇがデータ線６２に入力される。
【０００７】
スタート信号に基づくサンプリング信号に応じてサンプリングトランジスタＳＰｔがオンしデータ信号線６２のデータ信号がドレイン信号線６１に供給される。また、ゲート信号がゲート信号線５１からゲート電極１３に入力され、ＴＦＴ７０がオンする。それによってＴＦＴ７０を介してドレイン信号が表示電極８０に印加される。それと同時に、表示電極８０に印加された電圧を１フィールド期間保持するために補助容量８５にもドレイン信号がＴＦＴ７０を介して印加される。この補助容量８５の一方の電極８６はＴＦＴ７０のソース１１ｓに接続されており、他方の電極８７は各表示画素２００において共通の電位が印加されている。
【０００８】
ＴＦＴ７０のゲートが開いてドレイン信号が液晶２１に印加されると、１フィールド期間保持されなければならないが、液晶２１のみではその信号の電圧は時間経過とともに次第に低下してしまう。そうすると、フリッカや表示むらとして現れてしまい良好な表示が得られなくなる。そこでその電圧を１フィールド期間保持するために補助容量８５を設けている。
【０００９】
表示電極８０に印加された電圧が液晶２１に印加されることにより、その電圧に応じて液晶２１が配向して表示を得ることができる。こうして、動画像、静止画像に関係なく表示をすることができる。この場合には、外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６０にはそれらの駆動のための電圧が印加されており、その電圧に応じて電力が消費されている。
【００１０】
ところで、上述のような液晶表示パネル１００の表示画素２００から成る表示領域に静止画像を表示する場合、例えばこの液晶表示パネル１００を携帯電話の表示部に用いて、その一部に携帯電話を駆動するためのバッテリの残量を表示させる場合には乾電池の絵を静止画として表示することになる。
【００１１】
【発明が解決しようとする課題】
ところが、従来の液晶表示パネルを用いた場合には、パネルの用途が静止画像、動画像の別にかかわらず駆動するので、静止画像を表示した場合にも、当然動画像を表示した場合と同様にゲートドライバ５０並びにドレインドライバ６０及び外付けのパネル駆動用ＬＳＩ９１を駆動させて液晶表示パネル１００の表示を行っていた。
【００１２】
そのため、常時、各ドライバ５０，６０及び外部ＬＳＩ９１が電力を消費することとなり、液晶表示装置としての電力の消費が多く、液晶表示パネル１００を備えた携帯電話等の電源がバッテリのように限られた電源しか備えていないものにとっては使用できる時間が短かくなるという欠点があった。
【００１３】
即ち、常時、動画像を表示する場合と同様に、静止画像を表示した場合にも電力を消費してしまうという欠点があった。
【００１４】
そこで、各表示画素にスタティック型メモリを備えた液晶表示装置が特開平８−１９４２０５号に開示されている。その液晶表示装置は、２段インバータを正帰還させた形のメモリ、即ちスタティック型メモリをデジタル映像信号の信号保持回路として用いることにより、消費電力を低減するものである。
【００１５】
また同公報の第２図に示されているように、メモリ素子６からの信号が液晶層１０に印加されていた後、スイッチ素子７がオンからオフに変わったときに、液晶にＤＣ成分が印加されないようにリフレッシュ電圧Vrefを印加する構成である。
【００１６】
そうすると、画素電極が他の信号線とリークがある場合や、スイッチ素子にリーク電流が生じる場合には、スイッチ素子がオフした状態での表示は、そのリーク電流による画素電極電位の低下によりリフレッシュ電圧Ｖref方向に表示期間中に変動してしまうため、表示ムラとなってしまう。なお、静止画像を表示している場合には、次の電圧印加までの時間、即ち静止画像表示期間が非常に長い（例えば携帯電話の電池残量表示など）ため、電圧Ｖref方向へのリーク電流が多くなってしまう。
【００１７】
また、上述したように、従来の液晶表示装置ではアナログ映像信号に対応してフルカラーの動画像を表示するのに適している。一方、デジタル映像信号を保持するためのスタティック型メモリを備えた液晶表示装置では、低階調度の静止画像を表示すると共に、消費電力を低減するのに適している。
【００１８】
しかしながら、両液晶表示装置は映像信号源を異にしているため、１つの表示装置において、フルカラーの動画像表示と、低消費電力に対応した静止画像表示とを同時に実現することができなかった。
【００１９】
そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、静止画像を表示する場合に消費電力を低減し、表示装置全体として省消費電力化を図るとともに、１つの表示装置（例えば、1枚の液晶表示パネル）でフルカラーの動画像表示と、低消費電力の階調表示という２種類の表示に対応することを可能とした表示装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の表示装置は、基板上の一方向に配置された複数のゲート信号線と、前記ゲート線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線からのゲート信号により選択されると共に前記ドレイン信号線から映像信号が供給される表示画素が複数配置された表示装置において、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのデジタル映像信号を保持する信号保持回路と、該信号保持回路からの信号に応じて前記表示電極に供給する信号を選択する信号選択回路とを備えた第１の表示回路を備えたものである。
【００２１】
また、上述の表示装置において、前記第１の表示回路に隣接して配置され、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのアナログ映像信号を保持する補助容量を備え、該補助容量に保持された信号を表示電極に供給する第２の表示回路を備えた表示装置である。
【００２２】
このような本発明の表示装置によれば、デジタル映像信号を信号保持回路に保持させ、そのデジタルデータに応じた信号、例えば所定直流電圧信号や、交流電圧信号などを信号選択回路が選択し、これを表示素子に供給する。表示素子は、上述のような液晶表示素子である場合には液晶を駆動する表示電極を有しているので、上記信号選択回路からこの表示電極に信号を供給すればよい。このような構成を採ることにより、静止画像を表示する場合に、この保持回路に一旦データを保持させれば、表示内容が次に変化するまで表示画素を選択する必要がない。従って、この期間ドライバ、及びパネル駆動用ＬＳＩを駆動する必要がなく、その分、表示装置の消費電力を低減することが可能である。
【００２３】
更にまた、本発明の表示装置は、基板上の一方向に配置された複数のゲート信号線と、前記ゲート線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線からのゲート信号により選択されると共に前記ドレイン信号線から映像信号が供給される表示画素が複数配置された表示装置において、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのデジタル映像信号を保持する信号保持回路を備えた第１の表示回路と、前記第１の表示回路に隣接して配置され、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのアナログ映像信号を保持する補助容量を備え、該補助容量に保持された信号を表示電極に供給する第２の表示回路とを備えた表示装置である。
【００２４】
また、上述の表示装置において、前記第１の表示回路は、前記信号保持回路からの信号に応じて前記表示電極に供給する信号を選択する信号選択回路を更に備えた第１の表示回路である表示装置である。
【００２５】
更にまた、上述の表示装置において、前記第１及び第２の表示回路のうちいずれか一方の表示回路を回路選択信号に応じて選択して前記ドレイン信号線に接続する回路選択回路を更に備えた表示装置である。
【００２６】
また、上述の表示装置は、前記信号保持回路が、インバータ回路、又はインバータ回路及びキャパシタから成る表示装置である。
【００２７】
更に、上述の表示装置において、前記信号保持回路及び前記信号選択回路を備えた前記表示画素は、静止画像を表示する表示画素である表示装置である。
【００２８】
また、上述の表示装置において、前記表示装置は液晶表示装置である。
【００２９】
以上のように、各表示画素に、デジタル映像信号を処理する第１の表示回路と、アナログ映像信号を処理する第２の表示回路を設け、この回路へ供給する映像信号の種類に応じて切り換える、及び／又は２つの表示回路からの出力データを選択する等により、簡単な切り換え構成により１つの表示装置においてデジタル映像信号の表示も、アナログ映像信号の表示も可能となる。
【００３０】
更に、静止画像を表示させる場合に、これをデジタル映像信号として供給することで、この画像データを信号保持回路に保持させることができるため、上述のように、静止画像表示時には、ドライバや駆動用ＬＳＩの動作を停止させることができ、消費電力の低減を図ることが可能となる。
【００３１】
また、液晶表示装置として実現した場合には、アナログ映像信号を表示する場合には、通常どおり、このアナログ映像信号を所定周期でレベル反転して各表示画素に供給することで液晶を交流駆動することができる。また、デジタル信号を表示する場合であって、液晶をオン制御する場合には、信号選択回路が交流電圧信号を選択してこれを液晶表示素子の表示電極に供給することで、消費電力の低減だけでなく液晶を交流駆動しながら静止画像の表示を行うことができる。
【００３２】
【発明の実施の形態】
本発明の表示装置について以下に説明する。
＜第１の実施の形態＞
図１に本発明の表示装置を液晶表示装置に応用した場合の等価回路図を示し、図２にその液晶表示装置の駆動時のタイミングチャートを示す。
【００３３】
図１に示すように、液晶表示パネル１００は、液晶表示パネル１００とは別体の外付け基板９０のＬＳＩ９１及び端子９２から供給される各信号に基づいて駆動される。
【００３４】
液晶表示パネル１００は、ゲート信号を供給するゲートドライバ５０に接続された複数のゲート信号線５１が行方向（水平方向）に配置されており、ドレイン信号を供給するドレインドライバ６０に接続された複数のドレイン信号線６１が列方向（垂直方向）に配置されている。両信号線５１，６１の交差部近傍にはＴＦＴ７０が配置されている。また、液晶表示パネル１００には、複数の表示画素がマトリクス状に配置されている。これらの表示画素は、ゲート信号線５１とドレイン信号線６１によって区画された領域にそれぞれ構成されている。このＴＦＴ７０に接続された表示電極８０に印加された電圧によって液晶２１の立ち上がり及び立ち下がりを制御する。
【００３５】
更に、ＴＦＴ７０のソース１１ｓと液晶２１との間には、ソース１１ｓ側から信号保持回路１１０、信号選択回路１２０が設けられている。
【００３６】
外付け回路基板９０には、各ドライバ５０，６０をスキャンさせるための信号を供給するＬＳＩ９１と、データ信号、対向電極電圧、各ドライバを駆動する電圧、及び信号保持回路を駆動する電圧を印加する端子９２とが備えられている。
【００３７】
液晶表示パネル１００上の信号保持回路１１０は、２つのインバータ回路１１１，１１２で構成され、それらは互いに逆方向であって並列に接続されている。即ち、インバータ回路１１１はＴＦＴ７０のソース１１ｓに対して順方向に接続され、インバータ回路１１２はインバータ回路１１１の出力側とＴＦＴ７０のソース１１ｓとの間に順方向に接続されている。また、２つのインバータ回路１１１，１１２にはともに上側電源ＶDD、下側電源ＶSSが接続されている。
【００３８】
また、信号選択回路１２０は、信号保持回路１１０と表示電極８０との間に設けられており、信号保持回路１１０から供給される信号に応じて表示電極８０に出力すべき信号を選択する回路である。この信号選択回路１２０は、ゲートが信号保持回路１１０に接続された２つのトランジスタ１２１，１２２により構成されている。トランジスタ１２１のゲートは信号保持回路１１０のインバータ回路１１１の出力側に接続され、トランジスタ１２２のゲートは信号保持回路１１０のインバータ１１２の出力側に接続されている。この２つのトランジスタ１２１，１２２によって選択される信号は、直流電圧の対向電極信号ＶCOM（信号Ａ）と、その対向電極信号ＶCOMを中心とした交流電圧であって液晶を駆動するための交流駆動信号（信号Ｂ）である。トランジスタ１２１がオンすると直流の信号Ａが選択されて表示電極８０に印加され、トランジスタ１２２がオンすると交流の信号Ｂが選択されて表示電極８０に印加される。
【００３９】
このように、外付け回路基板９０は、パネル駆動用ＬＳＩ９１、端子９２を備え、ＬＳＩ９１は、上述のドライバ５０，６０を動作させるためのタイミング信号（ＳＴＶ，ＳＴＨ）や表示データ信号（Ｓｉｇ）を作成する。また、端子９２からは、対向電極電圧ＶCOM、ドライバ電源、信号保持回路電源ＶDD，ＶSS、交流信号Ｂなどを液晶表示パネル１００に供給する。
【００４０】
ここで、本発明の表示装置の駆動方法について説明する。
【００４１】
図２に、図１の液晶表示装置の各点におけるタイミングチャートを示す。
【００４２】
まず、外付け回路基板９０のパネル駆動用ＬＳＩ９１からは、ゲートドライバ５０に１フレームの先頭タイミングであるスタート信号ＳＴＶが出力される。またドレインドライバ６０には１水平期間ごとにスタート信号ＳＴＨが入力される。ドレインドライバ６０はこの信号ＳＴＨと１水平方向の画素数ｎに応じた周期のクロックに基づいてサンプリング信号をＳＰ１から順にＳＰｎまで発生する。この信号ＳＰ１〜ＳＰｎは対応するサンプリングトランジスタＳＰｔ１からＳＰｔｎに供給され、サンプリングトランジスタＳＰｔ１，ＳＰｔ２，…，ＳＰｔｎが順にオンし、その際、データ信号線６２に出力されているデジタルデータ信号Ｓｉｇをサンプリングして各ドレイン信号線６１に供給する。
【００４３】
ここで第１行、即ちゲート信号ＳＧ１が印加されるゲート信号線Ｇ１に接続された表示画素Ｐ１１〜Ｐ１ｎの動作について説明する。
【００４４】
まず、ゲート信号ＳＧ１がゲート信号線Ｇ１に出力されると、ゲート信号線Ｇ１に接続された各表示画素Ｐ１１、Ｐ１２〜Ｐ１ｎの各ＴＦＴ７０が１水平走査期間オンする。
【００４５】
第１行第１列の表示画素Ｐ１１に注目すると、第１列目のドレイン信号線６１には、サンプリング信号ＳＰ１の出力期間サンプリングされたデジタル信号Ｓ１１が供給されているので、表示画素Ｐ１１のＴＦＴ７０がゲート信号ＳＧ１によってオン状態になるとそのドレイン信号ＳＤ１がＴＦＴ７０を介して信号保持回路１１０に入力される。
【００４６】
この信号保持回路１１０は後述するように、入力されたドレイン信号ＳＤ１を保持し、その保持された信号は信号選択回路１２０に入力されて、その保持信号に応じて信号選択回路１２０は信号Ａ又は信号Ｂを選択し、その選択されたＡまたはＢの信号が表示電極８０に印加され、その電圧に応じて表示電極８０と対向電極３２との間の液晶が制御される。
【００４７】
第１行目の残りの表示画素Ｐ１２〜Ｐ１ｎについても同様にしてドレイン信号が供給され、対向する信号ＡまたはＢが表示画素８０に印加され、液晶が制御される。
【００４８】
同様な制御をゲート信号線Ｇ１から最終行のゲート信号線Ｇｍまで実行することにより、１画面分（１フィールド期間）のスキャン、即ち全ドットスキャンが終了し１画面が表示される。
【００４９】
本実施の形態では、以上のようにして１画素分のデータが全画素に書き込まれると、即ち１画面が表示されると、ゲートドライバ５０並びにドレインドライバ６０及び外付けのパネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの動作を止める。一方、各表示画素の信号保持回路１１０には常に電圧ＶDD，ＶSSを供給してデータの保持動作を継続させる。また対向電極３２には、通常どおりＶcomを供給し、また各表示画素の選択回路１２０に対しても各信号Ａ及びＢの供給を維持する。
【００５０】
即ち、信号保持回路１１０にこの信号保持回路を駆動するための電圧ＶDD、ＶSSを供給し、対向電極には直流電圧の対向電極電圧ＶCOM（信号Ａ）を印加する。
また液晶表示パネル１００にノーマリーホワイト（ＮＷ）型を採用した場合には、選択回路１２０に供給する信号Ａには対向電極３２と同じ電位の電圧を印加し、信号Ｂには液晶を駆動するための交流電圧（例えば６０Ｈｚ）を印加するのみである。そうすることにより、ドライバを停止させても白を表示する表示画素は電極８０に対して信号Ａを供給し続けることで白表示を維持でき、１画面分を保持して静止画像として表示することができる。また他のゲートドライバ５０、ドレインドライバ６０及び外付けＬＳＩ９１には電圧が印加されていない状態である。また、ノーマリーブラック（ＮＢ）型を採用した場合には、白表示のためには信号Ｂを選択して表示電極８０に印加すれば良い。
【００５１】
ドレイン信号線６１に出力されたデジタル信号が「Ｈ（ハイ）」で、信号保持回路１１０にＴＦＴ７０を介してこの「Ｈ」が入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１には「Ｌ（ロー）」が入力されるので第１のＴＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２には「Ｈ」が入力されるので第２のＴＦＴ１２２はオンとなる。そうすると、選択回路１２０では信号Ｂが選択されて液晶には信号Ｂに応じた電圧が印加される。即ち、信号Ｂの交流電圧が印加され、液晶が電界によって立ち上がるため、ＮＷの表示パネルではその画素について黒表示が観察される。
【００５２】
ドレイン信号線６１に出力されたデジタル信号が「Ｌ」で信号保持回路１１０に「Ｌ」が入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１には「Ｈ」が入力されるので第１のＴＦＴ１２１はオンとなり、他方の第２のＴＦＴ１２２には「Ｌ」が入力されるので第２のＴＦＴ１２２はオフとなる。そうすると、信号Ａが選択されて液晶には信号Ａの電圧が印加される。即ち、対向電極３２と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、ＮＷの表示パネルではその表示画素について白表示が観察される。
【００５３】
このように、１画面分を書き込み以降はそれを保持することにより静止画像として表示できる一方で、各ドライバ５０，６０及びＬＳＩ９１の駆動を停止するので、その分省消費電力化することができる。
【００５４】
従って、こうして本発明の表示装置によれば、表示装置全体としての消費電力を低減することができる。そのため、バッテリ等の限られた電源を用いた携帯用テレビ、携帯電話のモニターに本発明の表示装置を用いた場合にも消費電力が少ないので長時間の表示を可能とすることができる。
【００５５】
本発明の表示装置は、液晶表示装置の中でも、特に反射型液晶表示装置に適用することが好ましい。そこで、この反射型液晶表示装置のデバイス構造について図４を参照しながら説明する。
【００５６】
図４に示すように、液晶表示装置は、第１基板１０と第２基板３０とを一定の間隔を隔てて貼り合わされており、第１及び第２基板の間には液晶２１が封入されている。アクティブマトリクス型液晶表示装置ではこの第１及び第２基板の一方の基板にはＴＦＴが形成されている。
【００５７】
図４において、絶縁性基板１０上にこのＴＦＴが形成されている。
【００５８】
具体的には、絶縁性基板１０上に、多結晶シリコンから成り島化された半導体層１１と、この上にゲート絶縁膜１２が形成され、半導体層１１の上方であってゲート絶縁膜１２上にゲート電極１３が形成されている。ゲート電極１３の両側に位置する下層の半導体層１１には、ソース１１ｓ及びドレイン１１ｄが形成されている。ゲート電極１３及びゲート絶縁膜１２上には層間絶縁膜１４が形成され、層間絶縁膜１４及びゲート絶縁膜１２のドレイン１１ｄに対応した位置にはこれらを貫通するコンタクトホール１５が形成されており、そのコンタクトホール１５を介してドレイン１１ｄはドレイン電極１６に接続されている。ドレイン電極１６及び層間絶縁膜１４は更に平坦化絶縁膜１７に覆われ、平坦化絶縁膜１７、層間絶縁膜設１４及びゲート絶縁膜１２のソース１１ｓに対応する位置にはこれらを貫通するコンタクトホール１８が形成されており、このコンタクトホール１８を介してソース１１ｓは表示電極１９に接続されている。なお、反射型液晶表示装置の場合には、表示画素は表示電極１９によって構成される。即ち、表示電極１９がゲート信号線５１及び／又はドレイン信号線６１と重なって形成されている場合には、前述の通り、表示画素がゲート信号線５１及びドレイン信号線６１によって区画された領域とは限らず、表示電極８０が形成された領域が１つの表示画素をなす。
【００５９】
平坦化絶縁膜１７上に形成された各表示電極１９はアルミニウム（Ａｌ）等の反射材料から成っている。各表示電極１９及び平坦化絶縁膜１７上には液晶２１を配向するポリイミド等から成る配向膜２０が形成されている。
【００６０】
他方の絶縁性基板３０上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から成る対向電極３２、及び液晶２１を配向する配向膜３３が順に形成されている。なお、カラー表示としない場合にはカラーフィルタ３１は不要である。
【００６１】
それぞれこうして形成された一対の絶縁性基板１０，３０の周辺を接着性シール材によって互いに接着し、それによって形成された空隙に液晶２１を充填して、反射型液晶表示装置が完成する。
【００６２】
図中点線矢印で示すように、反射型液晶表示装置では、観察者１側から入射した外光は、対向電極基板３０から順に入射し、表示電極１９によって反射されて、観察者１側に出射し、表示を観察者１が観察することができる。
【００６３】
このように、反射型液晶表示装置は外光を反射させて表示を観察する方式であり、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、そのバックライトを点灯させるための電力を必要としない。従って、バックライト不要で省消費電力化に適した反射型液晶表示装置に本発明を適用すれば反射型液晶表示装置の省消費電力化を一層高めることができ、低消費電力であることが強く求められている機器のモニターとして非常に有効である。
【００６４】
なお、上述の実施の形態においては、信号保持回路の構成としてインバータ回路を用いた場合について説明したが、本発明はそれに限定されるものではなく、図３に示すように、キャパシタ１３０を備えた構成でも良い（第２の実施の形態）。
【００６５】
図３に、そのキャパシタを備えた構成を示す。
【００６６】
図３に示すように、信号保持回路１１０が、直列に接続された２つのインバータ回路と、キャパシタ１３０から構成されている。
【００６７】
このキャパシタ１３０の一方の電極１３１はソース１１ｓに接続されており、他方の電極１３２はインバータ回路１１１，１１２の電源であるＶDDに接続されている。なお、他方の電極１３２は電圧ＶSS又はＶCOMを供給する信号線に接続されていても良い。
【００６８】
信号保持回路１１０以外の構成及び駆動方法は図１の場合と同じであるので説明は省略する。
【００６９】
ＴＦＴ７０のソース１１ｓにドレイン信号線６１から供給されたドレイン信号はキャパシタ１３０に蓄積される。また、このドレイン信号はインバータ回路１１１に入力され、インバータ回路１１０からの出力信号が他方のインバータ回路１１２、及び信号選択回路１２０の第１のＴＦＴ１２１のゲートに供給される。他方のインバータ回路１１２はインバータ回路１１１からの出力信号を反転し、これを信号選択回路１２０の第２のＴＦＴ１２２のゲートに出力する。
【００７０】
ここで、ＴＦＴ７０を介して供給されたドレイン信号はキャパシタ１３０によって保持され、その保持データに応じてインバータ回路１１１，１１２から選択信号が出力され、このような信号保持回路１１０の構成によっても、図１の信号保持回路と同様にデータ信号を保持することができる。
【００７１】
信号選択回路１２０の動作は、上述の第１の実施の形態と同様であるから、本第２の実施の形態によってもドライバ５０，６０を停止させても静止画像を表示することができる。また１画面分を書き込んだ後に、各ドライバ５０，６０及びＬＳＩ９１の駆動を停止することにより省消費電力化を図ることが可能となる。
【００７２】
なお、書き込んだ１画面分の表示を書き換える場合には、ゲートドライバ５０、ドレインドライバ６０、及びパネル駆動用ＬＳＩ９１を動作させて１画面分のデータ信号を書き込んだ後に、再びそれらの各ドライバ５０，６０及びＬＳＩ９１を停止すればよい。なお、書き込んだ静止画像は、写真、背景画などのように静止画像はもとより、例えば携帯電話のバッテリー残量を複数のセグメントによって示している場合には、バッテリー残量が変化したときにのみ、その残量に応じたセグメントが表示される場合も静止画像の表示である。
【００７３】
また、上述の実施の形態においては、１画面の全ドットスキャン期間には、対向電極電圧及び信号Ａ及びＢの電圧は印加していない場合について示したが、本発明はそれに限定されるものではなく、この期間においてもこれらの各電圧を印加していても良い。しかしながら消費電力を低減させるためには、好ましくは印加しない方が良い
ここで、上述の実施の形態においては、１ビットのデジタルデータ信号を入力した場合について説明したが、本発明はそれに限定されるものではなく、複数ビットのデジタルデータ信号の場合でも適用することが可能である。そうすることにより、多階調の表示を行うことができる。その際、入力するビット数に応じた信号保持回路及び信号選択回路の数にする必要がある。
【００７４】
ここで、本発明の表示装置において、複数ビットのデジタルデータ信号を入力する場合について説明する（第３の実施の形態）。
【００７５】
図５は、２ビットのデジタルデータが入力される液晶表示装置の表示部回路構成の場合を示している。
【００７６】
上述の図１の液晶表示装置の等価回路とは、まず入力されるデジタルデータ信号が２ビットである点が異なる。また、この２ビットの信号がデータ線６２，６４にＬＳＩ９１から入力され、１列当たりに対して２個ずつ配置されたサンプリングトランジスタＳＰｔ１によってサンプリングされ、それらに接続されて配置された２本のドレイン信号線６１，６３にデータ信号（２ビットのデジタル信号）がそれぞれ供給される。さらに、ドレイン信号線６１，６３によって供給される２ビットの信号を保持するため、各表示画素において、信号保持回路１１０は２組のインバータ回路１１１，１１２と１１３，１１４を有し、回路選択回路１２０は８つのｎ−ｃｈ型トランジスタを有し、表示電極８０に４種類の信号（Ａ〜Ｄ）を選択的に供給するように構成されている。
【００７７】
回路選択回路１２０の動作について説明する。
【００７８】
２ビットデータ信号が「１１」でドレイン信号線６１，６３からそれぞれ「Ｈ」レベルの信号が入力されると、信号保持回路１１０のインバータ回路１１１，１１３から「Ｌ」レベルの信号がトランジスタ１２０ａ，１２０ｂ，１２０ｅ，１２０ｆのゲートに印加されるので、これらトランジスタ１２０ａ，１２０ｂ，１２０ｅ，１２０ｆはオンしない。逆に、インバータ回路１１２，１１４からは「Ｈ」レベルの信号がトランジスタ１２０ｃ，１２０ｄ，１２０ｇ，１２０ｈのゲートに印加されるのでトランジスタ１２０ｃ，１２０ｄ，１２０ｇ，１２０ｈがオンする。それによって、信号Ａの供給線と表示電極との間に設けられたトランジスタ１２０ｇ，１２０ｃが２つともオンすることで信号Ａが選択され液晶２１に信号Ａに応じた電圧が供給される。
【００７９】
２ビットデータ信号が例えば「１０」で、ドレイン信号線６１から「Ｈ」レベル、またドレイン信号線６３から「Ｌ」レベルの信号が入力された場合には、トランジスタ１２０ｄ，１２０ｅがともにオンになり信号Ｃに応じた電圧が液晶に印加され、また２ビットデータ信号が「０１」でドレイン信号線６１から「Ｌ」レベル、またドレイン信号線６３から「Ｈ」レベルの信号が入力された場合には、トランジスタ１２０ａ，１２０ｈがオンになり信号Ｂが選択されて対応する電圧が液晶に印加され、更に２ビットデータ信号が「００」でドレイン信号線６１から「Ｌ」レベル、またドレイン信号線６３から「Ｌ」レベルの信号が入力された場合には、トランジスタ１２０ｂ，１２０ｆがオンになり信号Ｄが選択されて対応する電圧が液晶に印加される。ここで、各信号Ａ，Ｂ，Ｃ，Ｄは４階調の表示を可能とするため、それぞれ異なる電圧レベルに設定されている。
【００８０】
このようにして、信号保持回路１１０に保持されたデジタル信号に応じて選択回路１２０が４つのレベルの信号から１つを選択し対応する電圧が液晶２１に印加されることにより４階調の静止表示を得ることができる。
【００８１】
また、以上のような構成によっても、図１及び図３で示した場合の１ビットの場合と同様に、１画面分を書き込んだ後に、各ドライバ５０，６０及びＬＳＩ９１の駆動を停止することが可能となり、それによって省消費電力化を図ることが可能となる。
＜アナログ表示画像と静止画像との切り換え＞
以下に、本発明の第４の実施の形態を示す。
【００８２】
図６に本発明の表示装置を液晶表示装置に応用した場合の回路構成図を示す。
【００８３】
絶縁性基板１０上に、ゲート信号を供給するゲートドライバ５０に接続された複数のゲート信号線５１が一方向に配置されており、これらのゲート信号線５１と交差する方向に複数のドレイン信号線６１が配置されている。
【００８４】
ドレイン信号線６１には、ドレインドライバ６０から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタＳＰｔ１，ＳＰｔ２，…，ＳＰｔｎがオンし、データ信号線６２のデータ信号（アナログ映像信号又はデジタル映像信号）が供給される。
【００８５】
液晶表示パネル１００は、ゲート信号線５１からのゲート信号により選択されると共に、ドレイン信号線６１からのデータ信号が供給される複数の表示画素２００がマトリックス状に配置されて構成されている。
【００８６】
以下、表示画素２００の詳細な構成について説明する。
【００８７】
ゲート信号線５１とドレイン信号線６１の交差部近傍には、ｐチャネル型ＴＦＴ３１０及びｎチャネル型ＴＦＴ３２０から成る回路選択回路３００が設けられている。ＴＦＴ３１０，３２０の両ドレインはドレイン信号線６１に接続されると共に、それらの両ゲート３１３，３２３は選択信号線８００に接続されている。ＴＦＴ３１０，３２０は、選択信号線８００からの選択信号に応じていづれか一方がオンする。また、後述するように回路選択回路３００と対を成して、アナログデータとデジタルデータのいずれか一方のデータを選択して表示電極８０に出力するデータ選択回路３０１が設けられている。
【００８８】
以上のような回路選択回路３００、アナログ・デジタルデータ選択回路３０１等を上述の各実施の形態に示す表示画素の構成に付加することにより、後述するアナログ映像信号表示（フルカラー動画像表示対応）とデジタル映像表示（低消費電力、静止画像表示対応）とを選択して切換えることが可能となる。また、回路選択回路３００に隣接して、ｎチャネル型ＴＦＴ４１０及びｎチャネル型ＴＦＴ４２０から成る画素選択回路４００が配置されている。ＴＦＴ４１０，４２０はそれぞれ回路選択回路３００のＴＦＴ３１０，３２０のソースにそのドレインが接続されている。つまり、これらＴＦＴ４１０，４２０はＴＦＴ３１０，３２０を介してそれぞれドレイン信号線６１に接続されている。また、これら４１０，４２０はそれらの両ゲートにはゲート信号線５１が接続されている。ＴＦＴ３１０，３２０はゲート信号線５１からのゲート信号に応じて両方が同時にオンするように構成されている。
【００８９】
また、アナログ映像信号を保持するための補助容量７００が設けられている。補助容量７００の一方の電極７１０はＴＦＴ４１０のソース４１１ｓに接続されている。他方の電極７２０は液晶表示パネル１００内で共通の補助容量線７５０に接続され、バイアス電圧Ｖｓｃが供給されている。ＴＦＴ４１０のゲートが開いた期間にドレイン信号線６１から供給されるアナログ映像信号が液晶２１に印加されるが、その信号は次にＴＦＴ４１０が再びオンしてゲートを開くまでの１フィールド期間保持されなければならない。しかし液晶２１の容量のみではその信号を保持しきれず、液晶２１１に印加される電圧は時間経過とともに次第に低下してしまう。そうすると、表示むらとして現れてしまい良好な表示が得られなくなる。そこでＴＦＴ４１０のオン時に供給される信号に応じた電圧を１フィールド期間保持するために補助容量７００を設けている。
【００９０】
この補助容量７００と液晶２１との間には、データ選択回路３０１のｐチャネル型ＴＦＴ３５０とｎチャネル型ＴＦＴ３６０とが設けられ、アナログ映像信号がドレイン信号線６１に供給されると回路選択回路３００のＴＦＴ３１０と同時にオンオフするように構成されている。
【００９１】
また、画素選択回路４００のＴＦＴ４２０と液晶２１の表示電極８０との間には、信号保持回路５００、信号選択回路６００が設けられている。信号保持回路５００は、正帰還された２つのインバータ回路５１０，５２０から成り、デジタル２値を保持するスタティック型メモリを構成しており、上述の例えば図１の信号保持回路１１０と同一構成である。
【００９２】
また、信号選択回路６００は、信号保持回路５００からの信号に応じて信号を選択する回路であって、２つのｎチャネル型ＴＦＴ６１０，６２０で構成されている。そして、上述の図１の信号選択回路１２０と同一構成である。ＴＦＴ６１０，６２０のゲートには信号保持回路５００からの相補的な出力信号がそれぞれ印加されているので、ＴＦＴ６１０，６２０は相補的にオンオフする。
【００９３】
ここで、ドレイン信号線６１から「Ｈ」のデジタルデータがＴＦＴ３２０，ＴＦＴ４２０及び信号保持回路５００を介してＴＦＴ６２０のゲートに印加されると、ＴＦＴ６２０がオンし、直流電圧の対向電極信号ＶCOM（信号Ａ）が選択され、逆に「Ｌ」のデジタルデータがドレイン信号線６１から供給されるとＴＦＴ６１０がオンしその対向電極信号ＶC OMを中心とした交流電圧であって液晶を駆動するための交流駆動信号（信号Ｂ）が選択され、アナログ・デジタルデータ選択回路３０１のＴＦＴ３６０を介して、液晶２１の表示電極８０に供給される。
【００９４】
上述した構成を要約すれば、１つの表示画素２００内には、画素選択素子であるＴＦＴ４１０及びアナログ映像信号を保持する補助容量７００から成るアナログデータ回路（第２の表示回路）と、画素選択素子であるＴＦＴ４２０、２値のデジタル映像信号を保持する信号保持回路５００、信号選択回路６００から成るデジタルデータ回路（第１の表示回路）とが設けられている。更に、これら２つの回路を切り換え信号ＭＤに応じて選択する。即ち、２つのいずれにデータ信号を供給するかを信号ＭＤに応じて選択するための回路選択回路３００がゲート信号線５１及びドレイン信号線６１の交差部付近に設けられている。また、２つの表示回路と表示電極８０との間には、いずれの表示回路からのデータを表示電極８０に供給するかどうかを切り換え信号ＭＤに応じて切り換えるデータ選択回路３０１が設けられている。
【００９５】
次に、液晶パネル１００の周辺回路について説明する。
【００９６】
外付け回路基板９０には、パネル駆動用ＬＳＩ９１が設けられている。この外付け回路基板９０のパネル駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲートドライバ５０に入力され、水平スタート信号ＳＴＨがドレインドライバ６０に入力される。またアナログ又はデジタルの映像信号がデータ線６２に入力される。
【００９７】
図７は映像信号の切換回路の回路構成図である。
【００９８】
スイッチＳＷ１が端子Ｐ２側と接続されると、入力端子Ｄｉｎから入力されたｎビットのデジタル映像信号はＤＡコンバータ１３０によってアナログ映像信号に変換された後、スイッチＳＷ１を介してデータ線６２に出力される。一方、スイッチＳＷ１が端子Ｐ１側に切り換わると、ｎビットのデジタル映像信号の例えば最上位ビットがデータ線６２に出力される。スイッチＳＷ１の切換えは、アナログラッチ表示モードと低消費電力対応のデジタルラッチ表示モードの切換えを制御するモード信号ＭＤに応じて行われる。
【００９９】
ここで、以上の第４の実施形態に係る表示装置の駆動方法について、図６及び図７を参照して説明する。なお既に説明した第１の実施の形態と同様の動作については、以下では簡略して説明を行う。
（１）アナログ表示モードの場合
モード信号ＭＤに応じて、アナログ表示モードが選択されると、データ信号線６２にアナログ映像信号が出力される状態に設定されると共に、回路選択信号線８００及び高電圧側電源線ＶDDの電位が「Ｌ」となり、回路選択回路３００，データ選択回路３０１のＴＦＴ３１０，３５０がオンする。
【０１００】
また、水平スタート信号ＳＴＨに基づくサンプリング信号に応じてサンプリングトランジスタＳＰがオンしデータ信号線６２のアナログ映像信号がドレイン信号線６１に供給される。
【０１０１】
また、垂直スタート信号ＳＴＶに基づいて、ゲート信号がゲート信号線５１に供給される。ゲート信号に応じて、ＴＦＴ４１０がオンすると、ドレイン信号線６１からアナログ映像信号Ｓｉｇがこのときオン制御されているトランジスタ３５０を介して表示電極８０に伝達されると共に、補助容量７００に保持される。表示電極８０に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向することにより液晶表示を得ることができる。
【０１０２】
このアナログ表示モードでは、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６０は常時動作が必要でありそれらの駆動のために、絶えず電力が消費されている。
（２）デジタル表示モード
モード信号ＭＤに応じて、デジタル表示モードが選択されると、データ信号線６２にデジタル映像信号が出力される状態に設定されると共に、回路選択信号線８００及び高電圧側電源線ＶDDの電位が「Ｈ」となり、信号保持回路５００が動作可能な状態になる。また、回路選択回路３００，データ選択回路３０１のＴＦＴ３１０，３５０がオフすると共に、ＴＦＴ３２０，３６０がオンする。
【０１０３】
また、外付け回路基板９０のパネル駆動用ＬＳＩ９１から、ゲートドライバ５０及びドレインドライバ６０にスタート信号ＳＴＨが入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，…，ＳＰｎが順にオンしてデジタル映像信号Ｓｉｇをサンプリングして各ドレイン信号線６１に供給する。
【０１０４】
ここで第１行、即ちゲート信号Ｇ１が印加されるゲート信号線５１に接続されている表示画素における動作を説明する。まず、ゲート信号Ｇ１によってゲート信号線５１に接続された各表示画素Ｐ１１、Ｐ１２，〜Ｐ１ｎの各ＴＦＴ４１０，４２０が１水平走査期間オンする。
【０１０５】
第１行第１列の表示画素Ｐ１１に注目すると、サンプリング信号ＳＰ１によってサンプリングしたデジタル映像信号Ｓ１１がドレイン信号線６１に入力される。そしてＴＦＴ４２０がゲート信号Ｇ１によってオン状態になるとそのドレイン信号Ｄ１がＴＦＴ３２０とＴＦＴ４２０を介して信号保持回路５００に入力される。
【０１０６】
この信号保持回路５００で保持された信号（Ｈ又はＬ）は、信号選択回路６００に供給される。この信号選択回路６００は、第１の実施の形態の信号選択回路１２０と同様に、信号保持回路５００からの出力データに応じて信号Ａ又は信号Ｂを選択して、その選択した信号が表示電極８０に印加され、これに応じて液晶２１に制御される。
【０１０７】
同様な処理を第１行目の表示画素Ｐ１２〜Ｐ１ｎについても行い、更に第１行目のゲート信号線６１（Ｇ１）から最終行のゲート信号線Ｇｍまでスキャンすることにより、１画面分（１フィールド期間）のスキャン、即ち全ドットスキャンが終了し１画面が表示される。
【０１０８】
またここで、１画面が表示されると、ゲートドライバ５０並びにドレインドライバ６０及び外付けのパネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆動を止める。信号保持回路５００には常に電圧ＶDD，ＶSSを供給して駆動し、また対向電極電圧Ｖcomを対向電極３２に、各信号Ａ及びＢを選択回路６００に供給する。
【０１０９】
即ち、信号保持回路５００にこの信号保持回路を駆動するためのＶDD、ＶSSを供給し、対向電極には直流電圧の対向電極電圧ＶCOM（信号Ａ）を印加し、液晶表示パネル１００がノーマリーホワイト（ＮＷ）の場合には、信号Ａには対向電極３２と同じ電位の電圧を印加し、信号Ｂには液晶を駆動するための交流電圧（例えば６０Ｈｚ）を印加するのみである。そうすることにより、１画面分を保持して静止画像として表示することができる。また他のゲートドライバ５０、ドレインドライバ６０及び外付けＬＳＩ９１には電圧が印加されていない状態である。
【０１１０】
例えば、ドレイン信号線６１からデジタル映像信号として「Ｈ」が信号保持回路５００に入力された場合には、信号選択回路６００の第１のＴＦＴ６１０はオフし、他方の第２のＴＦＴ６２０がオンする。
【０１１１】
そうすると、信号Ｂが選択されて表示電極８０に印加される。第１の実施の形態と同様に信号ＢはＶcomを中心とした交流電圧信号であり、信号Ｂが選択された場合、液晶が駆動され、ＮＷの表示パネルでは黒が表示される。
【０１１２】
逆に、ドレイン信号線６１からデジタル映像信号として「Ｌ」が信号保持回路５００に入力された場合には、信号選択回路６００のＴＦＴ６１０はオンし、ＴＦＴ６２０はオフする。
【０１１３】
そうすると、信号Ａが選択されて表示電極８０に印加される。信号ＡはＶcomと同電位であり、信号Ａが選択されると液晶に電圧が印加されないため、ＮＷの表示パネルでは白が表示される。
【０１１４】
このように、１画面分を書き込みそれを保持することにより静止画像として表示できるが、その場合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を停止するので、その分省消費電力化することができる。
【０１１５】
上述したように、本発明の実施形態によれば、２つの表示回路と、回路選択回路３００、データ選択回路３０１を１つの表示画素内に設け、信号選択回路３００１、データ選択回路３０１に選択動作を行わせることで、１つの液晶表示パネル１００でフルカラーの動画像表示（アナログ表示モードの場合）と、低消費電力のデジタル階調表示（デジタル表示モードの場合）という２種類の表示に対応することができる。
【０１１６】
本発明は、さらに上述とは別の構成によっても、上述の第４の実施の形態のように、１つの液晶表示パネル１００でフルカラーの動画像表示（アナログ表示モードの場合）と、低消費電力のデジタル階調表示（デジタル表示モードの場合）という２種類の表示に対応することができる。
【０１１７】
以下、第４の実施の形態を更に改良した構成について第５及び第６の実施の形態として説明する。
【０１１８】
図８は、本発明の第５の実施の形態に係る液晶表示装置の構成例である。
【０１１９】
同図は、第４の実施の形態で説明した図６の等価回路と相違する点は、図６では各表示画素に設けられている回路選択回路３００を備えていない点、液晶表示パネル１００にフルカラーの動画像表示信号とデジタル階調表示信号とがそれぞれ専用のデータ信号線６２ａ，６２ｄによって供給されている点である。
【０１２０】
このように、アナログ信号とデジタル信号とを別々のデータ信号線６２ａ，６２ｄによってパネル内に供給し、また各表示画素２００には２本のドレイン信号線６１ａ，６１ｄによってこのアナログ信号とデジタル信号とを別々に供給する。従って、各表示画素２００には回路選択回路３００を設ける必要がない。即ち、第４の実施の形態において、１つの表示画素２００に対応して配置していたｐチャネル型ＴＦＴ３１０及びｎチャネル型ＴＦＴ３２０を省略することができ、１表示画素２００内においてその分表示電極８０を大きくでき、又は他のＴＦＴを設けるスペースが広くなる。
【０１２１】
なお、データ信号線６２ａ，６２ｄ及びサンプリングスイッチＳＰｔ、ドレイン信号線（６１ａ，６１ｄ）が増加する。しかし、ＴＦＴ３１０，３２０は各表示画素毎に配置する必要があるため、そのＴＦＴ３１０，３２０の占有するスペースは、データ信号線６２、サンプリングスイッチＳＰｔ及びドレイン信号線６１の占有するスペースに比べてはるかに大きくなってしまう。従って、専用のデータ信号線６２でデジタル及びアナログ信号を液晶表示パネルに供給することにより、表示画素におけるスペースを十分に確保することができる。
【０１２２】
ここで、更に、本発明の第６の実施の形態に係る液晶表示装置の構成例について図９を参照して説明する。
【０１２３】
同図は、第４の実施の形態で説明した図６の等価回路とは、データ選択回路３０１を構成するＴＦＴ３５０を削除した点で異なっている。
【０１２４】
図６では、ＴＦＴ３５０は各表示画素毎に配置されているが、これを本第６の実施の形態のように省略すれば、表示画素内のスペースをその分確保することができ、他のＴＦＴの配置に余裕ができる。
【０１２５】
また、データ選択回路３０１のＴＦＴ３５０を削除しても、信号Ａ及び信号Ｂの供給源が補助容量７００に液晶に供給する信号を充電することができる程度の電荷供給能力を備えていれば、補助容量７００を充電しながら液晶を駆動できる。
【０１２６】
また、上述の実施の形態ではＴＦＴ３５０を省略したが、ＴＦＴ３５０の代わりにＴＦＴ３１０を省略することも可能である。ＴＦＴ３１０を省略してもデジタル信号の供給源が補助容量７００と保持回路に供給する信号を充電することが出きる程度の電荷供給能力を備えていれば、デジタル信号の供給源が補助容量７００を充電しながら保持回路にも充電できる。
【０１２７】
更に上述の第５の実施の形態において、各表示画素２００から更に本実施の形態のように、データ選択回路３０１のＴＦＴ３５０を省略することもできる。このような構成とすれば、一層１表示画素内でのスペースに余裕ができる。
【０１２８】
なお、上述の実施の形態１〜６において、１画面の全ドットスキャン期間には、対向電極電圧Ｖcom及び信号Ａ及びＢの電圧も印加している場合について示したが、本発明はそれに限定されるものではなく、この期間においてもこれらの各電圧を印加しなくても良い。消費電力を低減させるためには、印加しない方が一層好ましい。
【０１２９】
また、上述の実施の形態１，２、４〜６においては、デジタル表示モードにおいて、１ビットのデジタルデータ信号を入力した場合について説明したが、本発明はそれに限定されるものではなく、例えば第３の実施の形態のように、複数ビットのデジタルデータ信号がパネルに入力される場合でも適用することが可能である。そうすることにより、多階調の表示を行うことができる。その際、信号保持回路及び信号選択回路内の素子数を入力ビット数に応じた数にする必要がある。
【０１３０】
また、上述の実施の形態１〜６においては、静止画像は液晶表示パネルの一部に表示する場合でも、全表示画素に静止画を表示する場合でも、動作は同じであり、また同様の効果を奏するものである。
【０１３１】
また、上述の実施の形態においては、反射型液晶表示装置の場合について説明したが、１画素内でＴＦＴ、信号保持回路、信号選択回路及び信号配線を除く領域に表示電極８０として透明電極を配置することにより、透過型液晶表示装置にも用いることができる。また、１画素内でＴＦＴ、信号保持回路、信号選択回路及び信号配線を除く領域に透明電極を配置し、それ以外の領域に反射型電極を配置することにより、半透過型液晶表示装置にも用いることができる。透過型又は半透過型液晶表示装置のいずれの場合にも、１画面を表示した後に、ゲートドライバ５０並びにドレインドライバ６０及び外付けのパネル駆動用ＬＳＩ９１への電圧供給を停止することにより、その分の消費電力の低減を図ることができる。
【０１３２】
更に、上述の実施の形態においては、静止画像を液晶表示パネルの一部に表示する場合を説明したが、本願はそれに限定されるものではなく、全表示画素に静止画を表示することも可能であり、本願発明の特有の効果を奏するものである。
【０１３３】
また、本発明は、信号選択回路のトランジスタのいずれか一方が常に接続された状態であるとともに、いずれかの固定電圧（信号ＡまたはＢ）を選択して信号選択回路のトランジスタに電圧が印加されているため、例え上述の公報に記載の構成において、スイッチングトランジスタ７にリーク電流が生じたとしても、何ら表示ムラが生じるような悪影響は及ぼすことはない。
【０１３４】
【発明の効果】
本発明の表示装置によれば、表示装置に静止画像を表示する場合に各ドライバ、パネル駆動用ＬＳＩを駆動する必要が無くなり消費電力の低減が図れるとともに、１つの表示装置でフルカラーの動画像表示と、低消費電力の階調表示という２種類の表示に対応することを可能とした表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す液晶表示装置の等価回路図である。
【図２】本発明の液晶表示装置のタイミングチャートである。
【図３】本発明の第２の実施形態を示す液晶表示装置の等価回路図である。
【図４】反射型液晶表示装置の断面図である。
【図５】本発明の第３の実施形態を示す液晶表示装置の等価回路図である。
【図６】本発明の第４の実施形態を示す液晶表示装置の等価回路図である。
【図７】本発明の表示装置の信号切換回路の等価回路図である。
【図８】本発明の第５の実施形態を示す液晶表示装置の等価回路図である。
【図９】本発明の第６の実施形態を示す液晶表示装置の等価回路図である。
【図１０】従来の液晶表示装置の等価回路図である。
【符号の説明】
１０ 絶縁性基板
１３ ゲート
２１ 液晶
５０ ゲートドライバ
５１ ゲート信号線
６０ ドレインドライバ
６１ ドレイン信号線
７０ ＴＦＴ
８０ 表示電極
９１ 外付けＬＳＩ
１００ 液晶表示パネル
１１０，５００ 信号保持回路
１２０，６００ 信号選択回路
１３０ キャパシタ
２００ 表示画素
３００ 回路選択回路
３０１ データ選択回路
４００ 画素選択回路
７００ 補助容量
８００ 選択信号線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display device including a thin film transistor (hereinafter referred to as “TFT”).
[0002]
[Prior art]
In recent years, display devices have particularly strong market needs as monitors for portable display devices such as portable televisions and mobile phones. In these applications, display devices are correspondingly smaller, lighter, and consume less power. There is a particularly strong demand for computerization, so research and development are actively pursued to meet the demand.
[0003]
FIG. 10 shows an equivalent circuit diagram of a conventional liquid crystal display device.
[0004]
As shown in FIG. 10, the liquid crystal display panel 100 is output from a plurality of gate signal lines 51 connected to a gate driver 50 for supplying a gate signal and a drain driver 60 for supplying a drain signal on the insulating substrate 10. The sampling transistors SPSPt1, SPt2,..., SPtn are turned on according to the timing of the sampling pulses SP1, SP2,..., SPn, and a plurality of drain signal lines 61 to which the data signal of the data signal line 62 is supplied are arranged. In the vicinity of the intersection of the signal lines 51 and 61, the TFT 70 connected to the signal lines 51 and 61 and the display electrode 80 connected to the TFT 70 are disposed.
[0005]
A panel driving LSI 91 is provided on an external circuit board 90 which is a separate substrate from the insulating substrate 10.
[0006]
Start signals STH and STV are input from the panel driving LSI 91 of the external circuit board 90 to the gate driver 50 and the drain driver 60, and the video signal Sig is input to the data line 62.
[0007]
The sampling transistor SPt is turned on in response to the sampling signal based on the start signal, and the data signal on the data signal line 62 is supplied to the drain signal line 61. Further, a gate signal is input from the gate signal line 51 to the gate electrode 13, and the TFT 70 is turned on. Thereby, a drain signal is applied to the display electrode 80 via the TFT 70. At the same time, a drain signal is also applied to the auxiliary capacitor 85 via the TFT 70 in order to hold the voltage applied to the display electrode 80 for one field period. One electrode 86 of the auxiliary capacitor 85 is connected to the source 11 s of the TFT 70, and a common potential is applied to the other electrode 87 in each display pixel 200.
[0008]
When the gate of the TFT 70 is opened and a drain signal is applied to the liquid crystal 21, it must be held for one field period. However, with only the liquid crystal 21, the voltage of the signal gradually decreases with time. If it does so, it will appear as flicker and display unevenness, and a good display cannot be obtained. Therefore, an auxiliary capacitor 85 is provided to hold the voltage for one field period.
[0009]
When the voltage applied to the display electrode 80 is applied to the liquid crystal 21, the liquid crystal 21 is aligned according to the voltage, and display can be obtained. In this way, it is possible to display regardless of a moving image or a still image. In this case, a voltage for driving the LSI 91 and the drivers 50 and 60 of the external circuit board 90 is applied, and power is consumed according to the voltage.
[0010]
By the way, when a still image is displayed in the display area composed of the display pixels 200 of the liquid crystal display panel 100 as described above, for example, the liquid crystal display panel 100 is used as a display unit of a mobile phone, and the mobile phone is driven as a part thereof. In the case of displaying the remaining battery capacity to do so, the picture of the dry battery is displayed as a still image.
[0011]
[Problems to be solved by the invention]
However, when a conventional liquid crystal display panel is used, the panel is driven regardless of whether it is a still image or a moving image. Therefore, even when a still image is displayed, it is naturally the same as when a moving image is displayed. The liquid crystal display panel 100 is displayed by driving the gate driver 50, the drain driver 60, and the external panel driving LSI 91.
[0012]
Therefore, the drivers 50 and 60 and the external LSI 91 always consume power, and the power consumption of the liquid crystal display device is large, and the power source of a mobile phone or the like equipped with the liquid crystal display panel 100 is limited like a battery. However, there is a drawback that the usable time is short for those equipped with only a power source.
[0013]
That is, there is a disadvantage that power is consumed even when a still image is displayed, as in the case where a moving image is always displayed.
[0014]
Therefore, a liquid crystal display device having a static memory for each display pixel is disclosed in Japanese Patent Laid-Open No. 8-194205. The liquid crystal display device uses a memory in which a two-stage inverter is positively fed back, that is, a static memory, as a signal holding circuit for a digital video signal, thereby reducing power consumption.
[0015]
As shown in FIG. 2 of the same publication, when a signal from the memory element 6 is applied to the liquid crystal layer 10 and then the switch element 7 changes from on to off, a DC component is present in the liquid crystal. The refresh voltage Vref is applied so that it is not applied.
[0016]
Then, when the pixel electrode is leaked with other signal lines or when a leak current is generated in the switch element, the display with the switch element turned off is displayed as a refresh voltage due to a decrease in the pixel electrode potential due to the leak current. Since it fluctuates in the Vref direction during the display period, display unevenness occurs. When a still image is displayed, the time until the next voltage application, that is, the still image display period is very long (for example, the remaining battery level of a mobile phone). Will increase.
[0017]
As described above, the conventional liquid crystal display device is suitable for displaying a full-color moving image corresponding to an analog video signal. On the other hand, a liquid crystal display device having a static memory for holding a digital video signal is suitable for displaying a still image with a low gradation and reducing power consumption.
[0018]
However, since both liquid crystal display devices have different video signal sources, it has not been possible to simultaneously realize full-color moving image display and still image display corresponding to low power consumption in one display device.
[0019]
Accordingly, the present invention has been made in view of the above-described conventional drawbacks, and reduces power consumption when displaying a still image, thereby reducing power consumption of the entire display device and providing one display device ( For example, an object of the present invention is to provide a display device capable of supporting two types of display, that is, a full-color moving image display and a low power consumption gradation display using a single liquid crystal display panel.
[0020]
[Means for Solving the Problems]
The display device according to the present invention includes a plurality of gate signal lines arranged in one direction on a substrate, a plurality of drain signal lines arranged in a direction intersecting the gate line, and a gate signal from the gate signal line. In a display device in which a plurality of display pixels that are selected and supplied with a video signal from the drain signal line are arranged, a digital video signal from the drain signal line is held in accordance with a signal input from the gate signal line A first display circuit including a signal holding circuit and a signal selection circuit for selecting a signal to be supplied to the display electrode in accordance with a signal from the signal holding circuit.
[0021]
In the above display device, the display device includes an auxiliary capacitor that is disposed adjacent to the first display circuit and holds an analog video signal from the drain signal line according to a signal input from the gate signal line. The display device includes a second display circuit that supplies a signal held in the auxiliary capacitor to the display electrode.
[0022]
According to such a display device of the present invention, the digital video signal is held in the signal holding circuit, and the signal selection circuit selects a signal corresponding to the digital data, for example, a predetermined DC voltage signal, an AC voltage signal, etc. This is supplied to the display element. When the display element is a liquid crystal display element as described above, the display element has a display electrode for driving the liquid crystal. Therefore, a signal may be supplied from the signal selection circuit to the display electrode. By adopting such a configuration, when a still image is displayed, once the data is held in the holding circuit, it is not necessary to select a display pixel until the next display content changes. Therefore, it is not necessary to drive the driver and the panel driving LSI during this period, and the power consumption of the display device can be reduced correspondingly.
[0023]
Furthermore, the display device of the present invention includes a plurality of gate signal lines arranged in one direction on the substrate, a plurality of drain signal lines arranged in a direction intersecting with the gate lines, and the gate signal lines. In a display device in which a plurality of display pixels that are selected by a gate signal and to which a video signal is supplied from the drain signal line are arranged, a digital video signal from the drain signal line according to a signal input from the gate signal line A first display circuit having a signal holding circuit for holding the signal, and an analog video signal from the drain signal line arranged adjacent to the first display circuit and in response to a signal input from the gate signal line And a second display circuit that supplies a signal held in the auxiliary capacitor to the display electrode.
[0024]
In the above display device, the first display circuit is a first display circuit further including a signal selection circuit that selects a signal to be supplied to the display electrode in accordance with a signal from the signal holding circuit. It is a display device.
[0025]
Furthermore, the above-described display device further includes a circuit selection circuit that selects one of the first and second display circuits according to a circuit selection signal and connects to the drain signal line. It is a display device.
[0026]
The display device described above is a display device in which the signal holding circuit includes an inverter circuit or an inverter circuit and a capacitor.
[0027]
Further, in the above display device, the display pixel including the signal holding circuit and the signal selection circuit is a display device that displays a still image.
[0028]
In the above display device, the display device is a liquid crystal display device.
[0029]
As described above, each display pixel is provided with the first display circuit that processes the digital video signal and the second display circuit that processes the analog video signal, and switches according to the type of the video signal supplied to the circuit. In addition, by selecting output data from the two display circuits and the like, it is possible to display a digital video signal and an analog video signal on one display device with a simple switching configuration.
[0030]
Furthermore, when displaying a still image, this is supplied as a digital video signal, so that this image data can be held in the signal holding circuit. The operation of the LSI can be stopped and the power consumption can be reduced.
[0031]
Further, when realized as a liquid crystal display device, when displaying an analog video signal, the analog video signal is inverted in a predetermined cycle and supplied to each display pixel, as usual, to drive the liquid crystal as usual. be able to. In the case of displaying a digital signal and the liquid crystal is on-controlled, the signal selection circuit selects an AC voltage signal and supplies it to the display electrode of the liquid crystal display element, thereby reducing power consumption. In addition to this, still images can be displayed while the liquid crystal is AC driven.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
The display device of the present invention will be described below.
<First Embodiment>
FIG. 1 shows an equivalent circuit diagram when the display device of the present invention is applied to a liquid crystal display device, and FIG. 2 shows a timing chart during driving of the liquid crystal display device.
[0033]
As shown in FIG. 1, the liquid crystal display panel 100 is driven based on each signal supplied from an LSI 91 and a terminal 92 of an external substrate 90 that is separate from the liquid crystal display panel 100.
[0034]
In the liquid crystal display panel 100, a plurality of gate signal lines 51 connected to a gate driver 50 for supplying a gate signal are arranged in a row direction (horizontal direction), and a plurality of gate signal lines 51 connected to a drain driver 60 for supplying a drain signal. The drain signal lines 61 are arranged in the column direction (vertical direction). A TFT 70 is disposed in the vicinity of the intersection of both signal lines 51 and 61. The liquid crystal display panel 100 has a plurality of display pixels arranged in a matrix. These display pixels are respectively configured in regions partitioned by the gate signal line 51 and the drain signal line 61. The rise and fall of the liquid crystal 21 is controlled by the voltage applied to the display electrode 80 connected to the TFT 70.
[0035]
Furthermore, a signal holding circuit 110 and a signal selection circuit 120 are provided between the source 11s of the TFT 70 and the liquid crystal 21 from the source 11s side.
[0036]
An LSI 91 that supplies a signal for scanning each driver 50, 60, a data signal, a counter electrode voltage, a voltage for driving each driver, and a voltage for driving a signal holding circuit are applied to the external circuit board 90. Terminal 92 is provided.
[0037]
The signal holding circuit 110 on the liquid crystal display panel 100 includes two inverter circuits 111 and 112, which are connected in parallel in opposite directions. That is, the inverter circuit 111 is connected in the forward direction to the source 11s of the TFT 70, and the inverter circuit 112 is connected in the forward direction between the output side of the inverter circuit 111 and the source 11s of the TFT 70. The two inverter circuits 111 and 112 are connected to the upper power supply VDD and the lower power supply VSS.
[0038]
The signal selection circuit 120 is provided between the signal holding circuit 110 and the display electrode 80, and is a circuit that selects a signal to be output to the display electrode 80 in accordance with a signal supplied from the signal holding circuit 110. is there. The signal selection circuit 120 includes two transistors 121 and 122 whose gates are connected to the signal holding circuit 110. The gate of the transistor 121 is connected to the output side of the inverter circuit 111 of the signal holding circuit 110, and the gate of the transistor 122 is connected to the output side of the inverter 112 of the signal holding circuit 110. The signals selected by the two transistors 121 and 122 are a DC voltage counter electrode signal VCOM (signal A) and an AC voltage centered on the counter electrode signal VCOM, and an AC drive signal for driving the liquid crystal. (Signal B). When the transistor 121 is turned on, a DC signal A is selected and applied to the display electrode 80, and when the transistor 122 is turned on, an AC signal B is selected and applied to the display electrode 80.
[0039]
As described above, the external circuit board 90 includes the panel driving LSI 91 and the terminal 92. The LSI 91 receives the timing signals (STV, STH) and the display data signal (Sig) for operating the drivers 50 and 60 described above. create. Further, the counter electrode voltage VCOM, the driver power supply, the signal holding circuit power supplies VDD and VSS, the AC signal B, and the like are supplied from the terminal 92 to the liquid crystal display panel 100.
[0040]
Here, a driving method of the display device of the present invention will be described.
[0041]
FIG. 2 shows a timing chart at each point of the liquid crystal display device of FIG.
[0042]
First, the panel drive LSI 91 of the external circuit board 90 outputs a start signal STV that is the start timing of one frame to the gate driver 50. The drain driver 60 receives a start signal STH every horizontal period. The drain driver 60 generates sampling signals from SP1 to SPn in order based on the signal STH and a clock having a period corresponding to the number of pixels n in one horizontal direction. The signals SP1 to SPn are supplied to the corresponding sampling transistors SPt1 to SPtn, and the sampling transistors SPt1, SPt2,..., SPtn are sequentially turned on. To each drain signal line 61.
[0043]
Here, the operation of the display pixels P11 to P1n connected to the first row, that is, the gate signal line G1 to which the gate signal SG1 is applied will be described.
[0044]
First, when the gate signal SG1 is output to the gate signal line G1, the TFTs 70 of the display pixels P11 and P12 to P1n connected to the gate signal line G1 are turned on for one horizontal scanning period.
[0045]
When attention is paid to the display pixel P11 in the first row and first column, the drain signal line 61 in the first column is supplied with the digital signal S11 sampled during the output period of the sampling signal SP1, so that the TFT 70 of the display pixel P11 is supplied. Is turned on by the gate signal SG1, the drain signal SD1 is input to the signal holding circuit 110 via the TFT.
[0046]
As will be described later, the signal holding circuit 110 holds the input drain signal SD1, and the held signal is input to the signal selection circuit 120, and the signal selection circuit 120 determines whether the signal A or The signal B is selected, the selected A or B signal is applied to the display electrode 80, and the liquid crystal between the display electrode 80 and the counter electrode 32 is controlled according to the voltage.
[0047]
Similarly, the drain signal is supplied to the remaining display pixels P12 to P1n in the first row, and the opposing signal A or B is applied to the display pixel 80 to control the liquid crystal.
[0048]
By executing the same control from the gate signal line G1 to the gate signal line Gm of the last row, scanning for one screen (one field period), that is, all dot scanning is completed, and one screen is displayed.
[0049]
In the present embodiment, when data for one pixel is written in all the pixels as described above, that is, when one screen is displayed, the gate driver 50, the drain driver 60, and the external panel drive LSI 91 are transferred to the display. The voltage supply is stopped and their operation is stopped. On the other hand, the voltages VDD and VSS are always supplied to the signal holding circuit 110 of each display pixel to continue the data holding operation. Further, Vcom is supplied to the counter electrode 32 as usual, and the supply of the signals A and B to the selection circuit 120 of each display pixel is maintained.
[0050]
That is, voltages VDD and VSS for driving the signal holding circuit are supplied to the signal holding circuit 110, and a counter electrode voltage VCOM (signal A) of a DC voltage is applied to the counter electrode.
When the normally white (NW) type is adopted for the liquid crystal display panel 100, the signal A supplied to the selection circuit 120 is applied with the same potential as the counter electrode 32, and the signal B drives the liquid crystal. For this purpose, only an AC voltage (for example, 60 Hz) is applied. By doing so, even if the driver is stopped, the display pixel that displays white can maintain white display by continuing to supply the signal A to the electrode 80, and can display one image as a still image. Can do. In addition, no voltage is applied to the other gate driver 50, drain driver 60, and external LSI 91. When a normally black (NB) type is adopted, the signal B may be selected and applied to the display electrode 80 for white display.
[0051]
When the digital signal output to the drain signal line 61 is “H (high)” and this “H” is input to the signal holding circuit 110 via the TFT 70, the signal selection circuit 120 supplies the first TFT 121 to the first TFT 121. Since “L (low)” is input, the first TFT 121 is turned off, and since “H” is input to the other second TFT 122, the second TFT 122 is turned on. Then, the selection circuit 120 selects the signal B, and a voltage corresponding to the signal B is applied to the liquid crystal. That is, since an alternating voltage of signal B is applied and the liquid crystal rises due to an electric field, black display is observed for the pixel on the NW display panel.
[0052]
When the digital signal output to the drain signal line 61 is “L” and “L” is input to the signal holding circuit 110, “H” is input to the first TFT 121 in the signal selection circuit 120. Since the first TFT 121 is turned on and “L” is input to the other second TFT 122, the second TFT 122 is turned off. Then, the signal A is selected and the voltage of the signal A is applied to the liquid crystal. That is, since the same voltage as that applied to the counter electrode 32 is applied, no electric field is generated and the liquid crystal does not stand up. Therefore, white display is observed for the display pixel on the NW display panel.
[0053]
Thus, after writing one screen, it can be displayed as a still image by holding it, while driving of the drivers 50 and 60 and the LSI 91 is stopped, so that power consumption can be reduced accordingly.
[0054]
Therefore, according to the display device of the present invention, the power consumption of the entire display device can be reduced. Therefore, even when the display device of the present invention is used for a monitor of a portable television or a mobile phone using a limited power source such as a battery, it can display for a long time because of low power consumption.
[0055]
The display device of the present invention is preferably applied to a reflective liquid crystal display device among liquid crystal display devices. Therefore, the device structure of the reflective liquid crystal display device will be described with reference to FIG.
[0056]
As shown in FIG. 4, in the liquid crystal display device, the first substrate 10 and the second substrate 30 are bonded to each other with a predetermined interval, and the liquid crystal 21 is sealed between the first and second substrates. Yes. In an active matrix liquid crystal display device, a TFT is formed on one of the first and second substrates.
[0057]
In FIG. 4, the TFT is formed on the insulating substrate 10.
[0058]
Specifically, a semiconductor layer 11 made of polycrystalline silicon is formed on an insulating substrate 10, and a gate insulating film 12 is formed on the semiconductor layer 11. Above the semiconductor layer 11 and on the gate insulating film 12 A gate electrode 13 is formed on the substrate. A source 11 s and a drain 11 d are formed in the lower semiconductor layer 11 located on both sides of the gate electrode 13. An interlayer insulating film 14 is formed on the gate electrode 13 and the gate insulating film 12, and a contact hole 15 penetrating them is formed at a position corresponding to the drain 11d of the interlayer insulating film 14 and the gate insulating film 12. The drain 11 d is connected to the drain electrode 16 through the contact hole 15. The drain electrode 16 and the interlayer insulating film 14 are further covered with a planarizing insulating film 17, and a contact hole penetrating them is provided at a position corresponding to the planarizing insulating film 17, the interlayer insulating film formation 14, and the source 11s of the gate insulating film 12. 18 is formed, and the source 11 s is connected to the display electrode 19 through the contact hole 18. In the case of a reflective liquid crystal display device, the display pixel is constituted by the display electrode 19. That is, when the display electrode 19 is formed so as to overlap with the gate signal line 51 and / or the drain signal line 61, as described above, the display pixel has a region partitioned by the gate signal line 51 and the drain signal line 61. However, the region in which the display electrode 80 is formed forms one display pixel.
[0059]
Each display electrode 19 formed on the planarization insulating film 17 is made of a reflective material such as aluminum (Al). An alignment film 20 made of polyimide or the like for aligning the liquid crystal 21 is formed on each display electrode 19 and the planarization insulating film 17.
[0060]
On the other insulating substrate 30, a color filter 31 exhibiting each color of red (R), green (G), and blue (B), a counter electrode 32 made of a transparent conductive film such as ITO (Indium Tin Oxide), And the alignment film 33 which orientates the liquid crystal 21 is formed in order. Note that the color filter 31 is not necessary when color display is not used.
[0061]
The periphery of the pair of insulating substrates 10 and 30 thus formed is adhered to each other with an adhesive sealing material, and the liquid crystal 21 is filled in the gap formed thereby, thereby completing the reflective liquid crystal display device.
[0062]
As indicated by the dotted arrow in the figure, in the reflective liquid crystal display device, external light incident from the viewer 1 side enters in order from the counter electrode substrate 30, is reflected by the display electrode 19, and is emitted to the viewer 1 side. Then, the viewer 1 can observe the display.
[0063]
Thus, the reflective liquid crystal display device is a method of observing the display by reflecting external light, and unlike the transmissive liquid crystal display device, it is not necessary to use a so-called backlight on the side opposite to the viewer side. Does not require power to turn on its backlight. Therefore, if the present invention is applied to a reflective liquid crystal display device that does not require a backlight and is suitable for power saving, the power consumption of the reflective liquid crystal display device can be further increased, and the low power consumption is strong. It is very effective as a monitor for the required equipment.
[0064]
In the above-described embodiment, the case where an inverter circuit is used as the configuration of the signal holding circuit has been described. However, the present invention is not limited thereto, and a capacitor 130 is provided as shown in FIG. A configuration may be used (second embodiment).
[0065]
FIG. 3 shows a configuration including the capacitor.
[0066]
As illustrated in FIG. 3, the signal holding circuit 110 includes two inverter circuits connected in series and a capacitor 130.
[0067]
One electrode 131 of the capacitor 130 is connected to the source 11s, and the other electrode 132 is connected to VDD which is a power source of the inverter circuits 111 and 112. The other electrode 132 may be connected to a signal line that supplies the voltage VSS or VCOM.
[0068]
Since the configuration and driving method other than the signal holding circuit 110 are the same as those in FIG.
[0069]
The drain signal supplied from the drain signal line 61 to the source 11 s of the TFT 70 is accumulated in the capacitor 130. The drain signal is input to the inverter circuit 111, and the output signal from the inverter circuit 110 is supplied to the other inverter circuit 112 and the gate of the first TFT 121 of the signal selection circuit 120. The other inverter circuit 112 inverts the output signal from the inverter circuit 111 and outputs it to the gate of the second TFT 122 of the signal selection circuit 120.
[0070]
Here, the drain signal supplied via the TFT 70 is held by the capacitor 130, and a selection signal is output from the inverter circuits 111 and 112 in accordance with the held data. The data signal can be held in the same manner as the signal holding circuit 1.
[0071]
Since the operation of the signal selection circuit 120 is the same as that of the first embodiment described above, a still image can be displayed even when the drivers 50 and 60 are stopped according to the second embodiment. In addition, after writing one screen, it is possible to save power by stopping the driving of the drivers 50 and 60 and the LSI 91.
[0072]
When the written display for one screen is rewritten, the gate driver 50, the drain driver 60, and the panel driving LSI 91 are operated to write a data signal for one screen, and then the drivers 50, 60 and the LSI 91 may be stopped. In addition, the written still image is not only a still image such as a photograph or a background image, but also, for example, when the remaining battery level of the mobile phone is indicated by a plurality of segments, only when the remaining battery level changes, A still image is also displayed when a segment corresponding to the remaining amount is displayed.
[0073]
In the above-described embodiment, the case where the counter electrode voltage and the signals A and B are not applied during the entire dot scan period of one screen has been described. However, the present invention is not limited thereto. In this period, each of these voltages may be applied. However, in order to reduce power consumption, it is better not to apply
Here, in the above-described embodiment, a case where a 1-bit digital data signal is input has been described. However, the present invention is not limited thereto, and can be applied to a case of a multi-bit digital data signal. Is possible. By doing so, multi-gradation display can be performed. At that time, it is necessary to set the number of signal holding circuits and signal selection circuits according to the number of input bits.
[0074]
Here, a case where a multi-bit digital data signal is input in the display device of the present invention will be described (third embodiment).
[0075]
FIG. 5 shows a case of a display circuit configuration of a liquid crystal display device to which 2-bit digital data is input.
[0076]
This is different from the above-described equivalent circuit of the liquid crystal display device of FIG. 1 in that the input digital data signal is 2 bits. The 2-bit signal is input from the LSI 91 to the data lines 62 and 64, sampled by two sampling transistors SPt1 arranged for each column, and two drains arranged connected to them. Data signals (2-bit digital signals) are supplied to the signal lines 61 and 63, respectively. Further, in order to hold a 2-bit signal supplied by the drain signal lines 61 and 63, the signal holding circuit 110 has two sets of inverter circuits 111, 112 and 113, 114 in each display pixel, and a circuit selection circuit. 120 has eight n-ch transistors, and is configured to selectively supply four types of signals (A to D) to the display electrode 80.
[0077]
The operation of the circuit selection circuit 120 will be described.
[0078]
When the 2-bit data signal is “11” and the “H” level signal is input from the drain signal lines 61 and 63, the “L” level signal is output from the inverter circuits 111 and 113 of the signal holding circuit 110 to the transistors 120a and 120a. Since these are applied to the gates of 120b, 120e, and 120f, these transistors 120a, 120b, 120e, and 120f are not turned on. On the contrary, since the “H” level signal is applied to the gates of the transistors 120c, 120d, 120g, and 120h from the inverter circuits 112 and 114, the transistors 120c, 120d, 120g, and 120h are turned on. As a result, both of the transistors 120g and 120c provided between the signal A supply line and the display electrode are turned on, whereby the signal A is selected and the voltage corresponding to the signal A is supplied to the liquid crystal 21.
[0079]
For example, when the 2-bit data signal is “10” and the “H” level signal is input from the drain signal line 61 and the “L” level signal is input from the drain signal line 63, both the transistors 120d and 120e are turned on. When a voltage corresponding to the signal C is applied to the liquid crystal, and a 2-bit data signal is “01” and a signal of “L” level is input from the drain signal line 61 and “H” level is input from the drain signal line 63 The transistors 120a and 120h are turned on, the signal B is selected, the corresponding voltage is applied to the liquid crystal, the 2-bit data signal is “00”, and the drain signal line 61 is set to the “L” level. When an “L” level signal is input from the transistors 120b and 120f, the signal D is selected and the corresponding voltage is applied to the liquid crystal. It is pressurized. Here, the signals A, B, C, and D are set to different voltage levels in order to enable display of four gradations.
[0080]
In this way, the selection circuit 120 selects one of the four levels of signals in accordance with the digital signal held in the signal holding circuit 110 and the corresponding voltage is applied to the liquid crystal 21, whereby the four gradations are stopped. An indication can be obtained.
[0081]
In addition, even with the above-described configuration, similarly to the case of 1 bit shown in FIGS. 1 and 3, after writing for one screen, the driving of the drivers 50 and 60 and the LSI 91 can be stopped. This makes it possible to reduce power consumption.
<Switching between analog display image and still image>
The fourth embodiment of the present invention will be described below.
[0082]
FIG. 6 shows a circuit configuration diagram when the display device of the present invention is applied to a liquid crystal display device.
[0083]
On the insulating substrate 10, a plurality of gate signal lines 51 connected to a gate driver 50 for supplying a gate signal are arranged in one direction, and a plurality of drain signal lines are arranged in a direction intersecting with the gate signal lines 51. 61 is arranged.
[0084]
Sampling transistors SPt1, SPt2,..., SPtn are turned on to the drain signal line 61 in accordance with the timing of the sampling pulse output from the drain driver 60, and the data signal (analog video signal or digital video signal) of the data signal line 62 is turned on. ) Is supplied.
[0085]
The liquid crystal display panel 100 is configured by a plurality of display pixels 200 which are selected by a gate signal from the gate signal line 51 and supplied with a data signal from the drain signal line 61 arranged in a matrix.
[0086]
Hereinafter, a detailed configuration of the display pixel 200 will be described.
[0087]
A circuit selection circuit 300 including a p-channel TFT 310 and an n-channel TFT 320 is provided near the intersection of the gate signal line 51 and the drain signal line 61. Both drains of the TFTs 310 and 320 are connected to the drain signal line 61, and their gates 313 and 323 are connected to the selection signal line 800. Either one of the TFTs 310 and 320 is turned on in response to a selection signal from the selection signal line 800. Further, as will be described later, a data selection circuit 301 is provided which forms a pair with the circuit selection circuit 300 and selects either analog data or digital data and outputs the selected data to the display electrode 80.
[0088]
By adding the circuit selection circuit 300, the analog / digital data selection circuit 301, and the like as described above to the configuration of the display pixels shown in the above-described embodiments, analog video signal display (corresponding to full-color moving image display) described later can be performed. Digital video display (low power consumption, still image display compatible) can be selected and switched. In addition, a pixel selection circuit 400 including an n-channel TFT 410 and an n-channel TFT 420 is disposed adjacent to the circuit selection circuit 300. The drains of the TFTs 410 and 420 are connected to the sources of the TFTs 310 and 320 of the circuit selection circuit 300, respectively. That is, the TFTs 410 and 420 are connected to the drain signal line 61 via the TFTs 310 and 320, respectively. Further, the gate signal line 51 is connected to both gates of these 410 and 420. The TFTs 310 and 320 are configured so that both are turned on simultaneously in response to the gate signal from the gate signal line 51.
[0089]
In addition, an auxiliary capacitor 700 for holding an analog video signal is provided. One electrode 710 of the auxiliary capacitor 700 is connected to the source 411 s of the TFT 410. The other electrode 720 is connected to a common auxiliary capacitance line 750 in the liquid crystal display panel 100 and supplied with a bias voltage Vsc. The analog video signal supplied from the drain signal line 61 is applied to the liquid crystal 21 during the period when the gate of the TFT 410 is opened. The signal must be held for one field period until the TFT 410 is turned on again and the gate is opened. I must. However, the capacitance of the liquid crystal 21 alone cannot hold the signal, and the voltage applied to the liquid crystal 211 gradually decreases with time. If it does so, it will appear as display unevenness and a good display cannot be obtained. Therefore, an auxiliary capacitor 700 is provided to hold a voltage corresponding to a signal supplied when the TFT 410 is turned on for one field period.
[0090]
A p-channel TFT 350 and an n-channel TFT 360 of the data selection circuit 301 are provided between the auxiliary capacitor 700 and the liquid crystal 21. When an analog video signal is supplied to the drain signal line 61, the circuit selection circuit 300 It is configured to be turned on / off simultaneously with the TFT 310.
[0091]
In addition, a signal holding circuit 500 and a signal selection circuit 600 are provided between the TFT 420 of the pixel selection circuit 400 and the display electrode 80 of the liquid crystal 21. The signal holding circuit 500 includes two inverter circuits 510 and 520 that are positively fed back, constitutes a static memory that holds a digital binary value, and has the same configuration as the signal holding circuit 110 shown in FIG. 1, for example. .
[0092]
The signal selection circuit 600 is a circuit that selects a signal in accordance with a signal from the signal holding circuit 500, and includes two n-channel TFTs 610 and 620. The configuration is the same as that of the signal selection circuit 120 of FIG. Since complementary output signals from the signal holding circuit 500 are applied to the gates of the TFTs 610 and 620, the TFTs 610 and 620 are complementarily turned on and off.
[0093]
Here, when digital data of “H” is applied from the drain signal line 61 to the gate of the TFT 620 via the TFTs 320, 420, and the signal holding circuit 500, the TFT 620 is turned on, and the counter electrode signal VCOM (signal A of DC voltage) is turned on. ) Is selected, and conversely, when “L” digital data is supplied from the drain signal line 61, the TFT 610 is turned on, and an AC drive centering on the counter electrode signal VCOM is used to drive the liquid crystal. A signal (signal B) is selected and supplied to the display electrode 80 of the liquid crystal 21 via the TFT 360 of the analog / digital data selection circuit 301.
[0094]
To summarize the above-described configuration, in one display pixel 200, an analog data circuit (second display circuit) including a TFT 410 as a pixel selection element and an auxiliary capacitor 700 for holding an analog video signal, and a pixel selection element A TFT 420, a signal holding circuit 500 for holding a binary digital video signal, and a digital data circuit (first display circuit) including a signal selection circuit 600 are provided. Further, these two circuits are selected according to the switching signal MD. That is, a circuit selection circuit 300 is provided in the vicinity of the intersection of the gate signal line 51 and the drain signal line 61 for selecting which of the two data signals are supplied according to the signal MD. In addition, a data selection circuit 301 is provided between the two display circuits and the display electrode 80 to switch which data from which display circuit is supplied to the display electrode 80 according to the switching signal MD.
[0095]
Next, peripheral circuits of the liquid crystal panel 100 will be described.
[0096]
A panel driving LSI 91 is provided on the external circuit board 90. A vertical start signal STV is input to the gate driver 50 from the panel driving LSI 91 of the external circuit board 90, and a horizontal start signal STH is input to the drain driver 60. An analog or digital video signal is input to the data line 62.
[0097]
FIG. 7 is a circuit configuration diagram of a video signal switching circuit.
[0098]
When the switch SW1 is connected to the terminal P2 side, the n-bit digital video signal input from the input terminal Din is converted into an analog video signal by the DA converter 130 and then output to the data line 62 via the switch SW1. The On the other hand, when the switch SW1 is switched to the terminal P1 side, for example, the most significant bit of the n-bit digital video signal is output to the data line 62. The switch SW1 is switched according to a mode signal MD that controls switching between the analog latch display mode and the digital latch display mode corresponding to low power consumption.
[0099]
Here, a driving method of the display device according to the fourth embodiment will be described with reference to FIGS. The operation similar to that of the first embodiment already described will be briefly described below.
(1) Analog display mode
When the analog display mode is selected in accordance with the mode signal MD, an analog video signal is set to be output to the data signal line 62, and the potentials of the circuit selection signal line 800 and the high voltage side power supply line VDD are set. “L”, and the TFTs 310 and 350 of the circuit selection circuit 300 and the data selection circuit 301 are turned on.
[0100]
Further, the sampling transistor SP is turned on according to the sampling signal based on the horizontal start signal STH, and the analog video signal of the data signal line 62 is supplied to the drain signal line 61.
[0101]
A gate signal is supplied to the gate signal line 51 based on the vertical start signal STV. When the TFT 410 is turned on in accordance with the gate signal, the analog video signal Sig is transmitted from the drain signal line 61 to the display electrode 80 via the transistor 350 that is on-controlled at this time, and held in the auxiliary capacitor 700. A video signal voltage applied to the display electrode 80 is applied to the liquid crystal 21, and the liquid crystal 21 is aligned according to the voltage, whereby a liquid crystal display can be obtained.
[0102]
This analog display mode is suitable for displaying a full-color moving image. However, the LSI 91 and the drivers 50 and 60 on the external circuit board 90 are required to operate at all times, and power is constantly consumed for driving them.
(2) Digital display mode
When the digital display mode is selected according to the mode signal MD, the digital video signal is set to be output to the data signal line 62, and the potentials of the circuit selection signal line 800 and the high voltage side power supply line VDD are set. It becomes “H”, and the signal holding circuit 500 becomes operable. Further, the TFTs 310 and 350 of the circuit selection circuit 300 and the data selection circuit 301 are turned off, and the TFTs 320 and 360 are turned on.
[0103]
A start signal STH is input from the panel driving LSI 91 of the external circuit board 90 to the gate driver 50 and the drain driver 60. In response to this, sampling signals are sequentially generated, and the sampling transistors SP1, SP2,..., SPn are sequentially turned on in accordance with the respective sampling signals to sample the digital video signal Sig and supply it to each drain signal line 61.
[0104]
Here, the operation in the first row, that is, the display pixels connected to the gate signal line 51 to which the gate signal G1 is applied will be described. First, the TFTs 410 and 420 of the display pixels P11, P12 to P1n connected to the gate signal line 51 by the gate signal G1 are turned on for one horizontal scanning period.
[0105]
When attention is paid to the display pixel P11 in the first row and first column, the digital video signal S11 sampled by the sampling signal SP1 is inputted to the drain signal line 61. When the TFT 420 is turned on by the gate signal G 1, the drain signal D 1 is input to the signal holding circuit 500 through the TFT 320 and the TFT 420.
[0106]
The signal (H or L) held by the signal holding circuit 500 is supplied to the signal selection circuit 600. Similar to the signal selection circuit 120 of the first embodiment, the signal selection circuit 600 selects the signal A or the signal B according to the output data from the signal holding circuit 500, and the selected signal is displayed on the display electrode. 80, and the liquid crystal 21 is controlled accordingly.
[0107]
Similar processing is performed for the display pixels P12 to P1n in the first row, and scanning from the gate signal line 61 (G1) in the first row to the gate signal line Gm in the last row is performed for one screen (1). The field period scan, that is, all dot scan is completed, and one screen is displayed.
[0108]
Here, when one screen is displayed, the voltage supply to the gate driver 50, the drain driver 60, and the external panel driving LSI 91 is stopped, and the driving thereof is stopped. The signal holding circuit 500 is always driven by supplying the voltages VDD and VSS, the counter electrode voltage Vcom is supplied to the counter electrode 32, and the signals A and B are supplied to the selection circuit 600.
[0109]
That is, VDD and VSS for driving the signal holding circuit are supplied to the signal holding circuit 500, a counter electrode voltage VCOM (signal A) of a DC voltage is applied to the counter electrode, and the liquid crystal display panel 100 is normally white. In the case of (NW), a voltage having the same potential as the counter electrode 32 is applied to the signal A, and an AC voltage (for example, 60 Hz) for driving the liquid crystal is only applied to the signal B. By doing so, one screen can be held and displayed as a still image. In addition, no voltage is applied to the other gate driver 50, drain driver 60, and external LSI 91.
[0110]
For example, when “H” is input as the digital video signal from the drain signal line 61 to the signal holding circuit 500, the first TFT 610 of the signal selection circuit 600 is turned off and the other second TFT 620 is turned on.
[0111]
Then, the signal B is selected and applied to the display electrode 80. As in the first embodiment, the signal B is an AC voltage signal centered on Vcom. When the signal B is selected, the liquid crystal is driven and black is displayed on the NW display panel.
[0112]
Conversely, when “L” is input as a digital video signal from the drain signal line 61 to the signal holding circuit 500, the TFT 610 of the signal selection circuit 600 is turned on and the TFT 620 is turned off.
[0113]
Then, the signal A is selected and applied to the display electrode 80. Since the signal A is at the same potential as Vcom, and no voltage is applied to the liquid crystal when the signal A is selected, white is displayed on the NW display panel.
[0114]
In this way, it is possible to display a still image by writing one screen and holding it, but in this case, the driving of the drivers 50 and 60 and the LSI 91 is stopped, so that power consumption can be reduced accordingly. it can.
[0115]
As described above, according to the embodiment of the present invention, two display circuits, the circuit selection circuit 300, and the data selection circuit 301 are provided in one display pixel, and the signal selection circuit 3001 and the data selection circuit 301 perform the selection operation. By performing the above, it is possible to handle two types of display, that is, full-color moving image display (in the analog display mode) and low power consumption digital gradation display (in the digital display mode) on one liquid crystal display panel 100. be able to.
[0116]
According to the present invention, a full-color moving image display (in the case of an analog display mode) can be achieved with a single liquid crystal display panel 100 as in the above-described fourth embodiment. It is possible to cope with two types of display, that is, digital gradation display (in the case of digital display mode).
[0117]
Hereinafter, configurations obtained by further improving the fourth embodiment will be described as fifth and sixth embodiments.
[0118]
FIG. 8 is a configuration example of a liquid crystal display device according to the fifth embodiment of the present invention.
[0119]
This figure is different from the equivalent circuit of FIG. 6 described in the fourth embodiment in that the circuit selection circuit 300 provided in each display pixel is not provided in FIG. A full color moving image display signal and a digital gradation display signal are supplied by dedicated data signal lines 62a and 62d, respectively.
[0120]
As described above, the analog signal and the digital signal are supplied into the panel by the separate data signal lines 62a and 62d, and the analog signal and the digital signal are supplied to each display pixel 200 by the two drain signal lines 61a and 61d. Are supplied separately. Therefore, it is not necessary to provide the circuit selection circuit 300 for each display pixel 200. That is, in the fourth embodiment, the p-channel TFT 310 and the n-channel TFT 320 arranged corresponding to one display pixel 200 can be omitted, and the display electrode 80 correspondingly in one display pixel 200 can be omitted. Or a space for providing other TFTs becomes wider.
[0121]
The data signal lines 62a and 62d, the sampling switch SPt, and the drain signal lines (61a and 61d) are increased. However, since the TFTs 310 and 320 need to be arranged for each display pixel, the space occupied by the TFTs 310 and 320 is much larger than the space occupied by the data signal line 62, the sampling switch SPt, and the drain signal line 61. It gets bigger. Therefore, by supplying digital and analog signals to the liquid crystal display panel through the dedicated data signal line 62, a sufficient space in the display pixels can be secured.
[0122]
Here, a configuration example of the liquid crystal display device according to the sixth embodiment of the present invention will be described with reference to FIG.
[0123]
This figure is different from the equivalent circuit of FIG. 6 described in the fourth embodiment in that the TFT 350 constituting the data selection circuit 301 is omitted.
[0124]
In FIG. 6, the TFT 350 is arranged for each display pixel. However, if this is omitted as in the sixth embodiment, a space in the display pixel can be secured, and other TFTs can be secured. Can afford to arrange.
[0125]
Further, even if the TFT 350 of the data selection circuit 301 is deleted, if the supply source of the signal A and the signal B has a charge supply capability that can charge the signal supplied to the liquid crystal in the auxiliary capacitor 700, the auxiliary is provided. The liquid crystal can be driven while charging the capacitor 700.
[0126]
Although the TFT 350 is omitted in the above-described embodiment, the TFT 310 can be omitted instead of the TFT 350. Even if the TFT 310 is omitted, if the digital signal supply source has a charge supply capability that can charge the signal supplied to the auxiliary capacitor 700 and the holding circuit, the digital signal supply source can supply the auxiliary capacitor 700. The holding circuit can be charged while charging.
[0127]
Further, in the fifth embodiment, the TFT 350 of the data selection circuit 301 can be omitted from each display pixel 200 as in the present embodiment. With such a configuration, there can be enough space in one display pixel.
[0128]
In the first to sixth embodiments described above, the case where the counter electrode voltage Vcom and the signals A and B are also applied during the entire dot scan period of one screen has been described, but the present invention is not limited thereto. These voltages are not necessarily applied during this period. In order to reduce power consumption, it is more preferable not to apply.
[0129]
In the first, second, fourth, and sixth embodiments described above, the case where a 1-bit digital data signal is input in the digital display mode has been described. However, the present invention is not limited thereto, and for example, As in the third embodiment, the present invention can be applied even when a multi-bit digital data signal is input to the panel. By doing so, multi-gradation display can be performed. At that time, the number of elements in the signal holding circuit and the signal selection circuit needs to be set according to the number of input bits.
[0130]
In the first to sixth embodiments, the operation is the same whether the still image is displayed on a part of the liquid crystal display panel or the still image is displayed on all display pixels, and the same effect is obtained. It plays.
[0131]
In the above-described embodiment, the case of the reflective liquid crystal display device has been described. However, a transparent electrode is disposed as the display electrode 80 in a region excluding the TFT, the signal holding circuit, the signal selection circuit, and the signal wiring in one pixel. By doing so, it can also be used for a transmissive liquid crystal display device. In addition, a transparent electrode is disposed in an area excluding the TFT, the signal holding circuit, the signal selection circuit, and the signal wiring within one pixel, and a reflective electrode is disposed in the other area. Can be used. In either case of the transmissive or transflective liquid crystal display device, after one screen is displayed, the voltage supply to the gate driver 50, the drain driver 60, and the external panel driving LSI 91 is stopped. The power consumption can be reduced.
[0132]
Furthermore, in the above-described embodiment, the case where a still image is displayed on a part of the liquid crystal display panel has been described. However, the present application is not limited thereto, and a still image can be displayed on all display pixels. Thus, the present invention has a characteristic effect of the present invention.
[0133]
In the present invention, either one of the transistors of the signal selection circuit is always connected, and one of the fixed voltages (signal A or B) is selected and a voltage is applied to the transistor of the signal selection circuit. Therefore, even if a leakage current is generated in the switching transistor 7 in the configuration described in the above-mentioned publication, there is no adverse effect that causes display unevenness.
[0134]
【The invention's effect】
According to the display device of the present invention, when displaying a still image on the display device, it is not necessary to drive each driver and panel driving LSI, and power consumption can be reduced. Thus, a display device that can cope with two types of display, that is, gradation display with low power consumption can be obtained.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram of a liquid crystal display device according to a first embodiment of the present invention.
FIG. 2 is a timing chart of the liquid crystal display device of the present invention.
FIG. 3 is an equivalent circuit diagram of a liquid crystal display device showing a second embodiment of the present invention.
FIG. 4 is a cross-sectional view of a reflective liquid crystal display device.
FIG. 5 is an equivalent circuit diagram of a liquid crystal display device showing a third embodiment of the present invention.
FIG. 6 is an equivalent circuit diagram of a liquid crystal display device showing a fourth embodiment of the present invention.
FIG. 7 is an equivalent circuit diagram of a signal switching circuit of the display device of the present invention.
FIG. 8 is an equivalent circuit diagram of a liquid crystal display device showing a fifth embodiment of the present invention.
FIG. 9 is an equivalent circuit diagram of a liquid crystal display device according to a sixth embodiment of the present invention.
FIG. 10 is an equivalent circuit diagram of a conventional liquid crystal display device.
[Explanation of symbols]
10 Insulating substrate
13 Gate
21 liquid crystal
50 Gate driver
51 Gate signal line
60 Drain driver
61 Drain signal line
70 TFT
80 display electrode
91 External LSI
100 LCD panel
110,500 signal holding circuit
120,600 signal selection circuit
130 Capacitor
200 display pixels
300 Circuit selection circuit
301 Data selection circuit
400 pixel selection circuit
700 Auxiliary capacity
800 selection signal line

Claims (8)

基板上の一方向に配置された複数のゲート信号線と、前記ゲート信号線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線からのゲート信号により選択されると共に前記ドレイン信号線から映像信号が供給される表示画素が複数配置された表示装置において、
前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのデジタル映像信号を保持する、２つのインバータが互いに逆方向であって並列に接続された、信号保持回路を備えた第１の表示回路と、
前記第１の表示回路に隣接して配置され、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのアナログ映像信号を保持する補助容量を備え、該補助容量に保持された信号を表示電極に供給する第２の表示回路と、を備え、
前記第１の表示回路と前記第２の表示回路とを切り替えて表示し、
前記第２の表示回路が選択されている間、前記信号保持回路に電圧を供給する電源線の電位がローとなり、前記第２の表示回路に替わって前記第１の表示回路が選択されると前記電源線の電位がハイとなり前記信号保持回路が動作可能な状態になることを特徴とする表示装置。A plurality of gate signal lines arranged in one direction on the substrate, a plurality of drain signal lines arranged in a direction crossing the gate signal line, and the drain selected by the gate signal from the gate signal line In a display device in which a plurality of display pixels to which video signals are supplied from signal lines are arranged,
A first holding circuit having a signal holding circuit in which two inverters holding digital video signals from the drain signal lines in accordance with signals inputted from the gate signal lines are connected in parallel in opposite directions . A display circuit;
A signal that is disposed adjacent to the first display circuit and has an auxiliary capacitor that holds an analog video signal from the drain signal line according to a signal input from the gate signal line, and the signal held in the auxiliary capacitor A second display circuit for supplying a display electrode to the display electrode,
Switching and displaying the first display circuit and the second display circuit;
While the second display circuit is selected, the potential of the power supply line that supplies the voltage to the signal holding circuit becomes low, and the first display circuit is selected instead of the second display circuit. A display device, wherein the potential of the power supply line becomes high and the signal holding circuit is operable. 基板上の一方向に配置された複数のゲート信号線と、前記ゲート信号線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線からのゲート信号により選択されると共に前記ドレイン信号線から映像信号が供給される表示画素が複数配置された表示装置において、
前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのデジタル映像信号を保持する信号保持回路を備えた第１の表示回路と、
前記第１の表示回路に隣接して配置され、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのアナログ映像信号を保持する補助容量を備え、該補助容量に保持された信号を表示電極に供給する第２の表示回路と、
前記ゲート信号線と前記ドレイン信号線との交点それぞれに対応して配置され、前記ゲート信号に応じて前記表示画素を選択する画素選択回路と、
前記ドレイン信号線と前記画素選択回路との間に配置され、前記第１及び第２の表示回路のうちいずれか一方の回路を回路選択信号に応じて選択して前記ドレイン信号線に接続する回路選択回路と、
を備えたことを特徴とする表示装置。A plurality of gate signal lines arranged in one direction on the substrate, a plurality of drain signal lines arranged in a direction crossing the gate signal line, and the drain selected by the gate signal from the gate signal line In a display device in which a plurality of display pixels to which video signals are supplied from signal lines are arranged,
A first display circuit comprising a signal holding circuit for holding a digital video signal from the drain signal line in response to a signal input from the gate signal line;
A signal that is disposed adjacent to the first display circuit and has an auxiliary capacitor that holds an analog video signal from the drain signal line according to a signal input from the gate signal line, and the signal held in the auxiliary capacitor A second display circuit for supplying to the display electrodes;
A pixel selection circuit that is arranged corresponding to each intersection of the gate signal line and the drain signal line, and that selects the display pixel according to the gate signal;
A circuit that is arranged between the drain signal line and the pixel selection circuit, and selects one of the first and second display circuits according to a circuit selection signal and connects it to the drain signal line A selection circuit;
A display device comprising: 前記第１の表示回路は、前記信号保持回路からの信号に応じて前記表示電極に供給する信号を選択する信号選択回路を更に備えた第１の表示回路であることを特徴とする請求項１又は請求項２に記載の表示装置。  The first display circuit is a first display circuit further comprising a signal selection circuit that selects a signal to be supplied to the display electrode in accordance with a signal from the signal holding circuit. Or the display apparatus of Claim 2. 前記信号選択回路が選択する信号は、一方が前記表示電極に対向する対向電極に供給される対向電極信号と同電位であり、他方が前記対向電極信号を中心とした交流電圧信号であることを特徴とする請求項３に記載の表示装置。  One of the signals selected by the signal selection circuit is the same potential as the counter electrode signal supplied to the counter electrode facing the display electrode, and the other is an AC voltage signal centered on the counter electrode signal. The display device according to claim 3, wherein 基板上の一方向に配置された複数のゲート信号線と、前記ゲート信号線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線からのゲート信号により選択されると共に前記ドレイン信号線から映像信号が供給される表示画素が複数配置された表示装置において、
前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのデジタル映像信号を保持する信号保持回路を備えた第１の表示回路と、
前記第１の表示回路に隣接して配置され、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのアナログ映像信号を保持する補助容量を備え、該補助容量に保持された信号を表示電極に供給する第２の表示回路と、
前記第１及び第２の表示回路のうちいずれか一方の回路を回路選択信号に応じて選択して前記ドレイン信号線に接続する回路選択回路と、
前記アナログ映像信号と、前記デジタル映像信号のいずれか一方の映像信号を選択して前記表示電極に出力するデータ選択回路と、
を備えたことを特徴とする表示装置。A plurality of gate signal lines arranged in one direction on the substrate, a plurality of drain signal lines arranged in a direction crossing the gate signal line, and the drain selected by the gate signal from the gate signal line In a display device in which a plurality of display pixels to which video signals are supplied from signal lines are arranged,
A first display circuit comprising a signal holding circuit for holding a digital video signal from the drain signal line in response to a signal input from the gate signal line;
A signal that is disposed adjacent to the first display circuit and has an auxiliary capacitor that holds an analog video signal from the drain signal line according to a signal input from the gate signal line, and the signal held in the auxiliary capacitor A second display circuit for supplying to the display electrodes;
A circuit selection circuit for selecting one of the first and second display circuits according to a circuit selection signal and connecting the selected circuit to the drain signal line;
A data selection circuit for selecting one of the analog video signal and the digital video signal and outputting the selected video signal to the display electrode;
A display device comprising: 前記信号保持回路は、インバータ回路、又はインバータ回路及びキャパシタから成ることを特徴とする請求項２〜５のうちいずれか１項に記載の表示装置。The display device according to claim 2 , wherein the signal holding circuit includes an inverter circuit, or an inverter circuit and a capacitor. 前記信号保持回路及び前記信号選択回路を備えた前記表示画素は、静止画像を表示する表示画素であることを特徴とする請求項１〜５のうちいずれか１項に記載の表示装置。  The display device according to claim 1, wherein the display pixel including the signal holding circuit and the signal selection circuit is a display pixel that displays a still image. 前記表示装置は液晶表示装置であることを特徴とする請求項１〜７のうちいずれか１項に記載の表示装置。  The display device according to claim 1, wherein the display device is a liquid crystal display device.
JP2000385098A 1999-12-24 2000-12-19 Display device Expired - Fee Related JP3768097B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000385098A JP3768097B2 (en) 1999-12-24 2000-12-19 Display device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP36712299 1999-12-24
JP11-367122 2000-09-18
JP2000282168 2000-09-18
JP2000-282168 2000-09-18
JP2000385098A JP3768097B2 (en) 1999-12-24 2000-12-19 Display device

Publications (2)

Publication Number Publication Date
JP2002162947A JP2002162947A (en) 2002-06-07
JP3768097B2 true JP3768097B2 (en) 2006-04-19

Family

ID=27341746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000385098A Expired - Fee Related JP3768097B2 (en) 1999-12-24 2000-12-19 Display device

Country Status (1)

Country Link
JP (1) JP3768097B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860702B2 (en) 2011-09-07 2014-10-14 Samsung Display Co., Ltd. Display device and driving method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4537526B2 (en) * 2000-03-22 2010-09-01 東芝モバイルディスプレイ株式会社 Liquid crystal display device and driving method thereof
TWI266106B (en) 2002-08-09 2006-11-11 Sanyo Electric Co Display device with a plurality of display panels
JP5046226B2 (en) * 2007-04-02 2012-10-10 株式会社ジャパンディスプレイウェスト Image display device
JP6597294B2 (en) * 2015-12-25 2019-10-30 株式会社Ｊｖｃケンウッド Liquid crystal display device and pixel inspection method thereof
JP2018037477A (en) * 2016-08-30 2018-03-08 京セラディスプレイ株式会社 Dot matrix type display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860702B2 (en) 2011-09-07 2014-10-14 Samsung Display Co., Ltd. Display device and driving method thereof

Also Published As

Publication number Publication date
JP2002162947A (en) 2002-06-07

Similar Documents

Publication Publication Date Title
JP5019668B2 (en) Display device and control method thereof
KR100481099B1 (en) Display device
KR100462133B1 (en) Display apparatus
JP3629712B2 (en) Electro-optical device and electronic apparatus
JP2012088737A (en) Display device
JP2012088736A (en) Display device
KR100468174B1 (en) Display device
JP2001242819A6 (en) Electro-optical device and electronic apparatus
JP4115099B2 (en) Display device
JP3723443B2 (en) Active matrix display device
JP3863729B2 (en) Display device
JP3768097B2 (en) Display device
KR20020079509A (en) Display device
JP5004386B2 (en) Display device and driving method thereof
JP2009145639A (en) Driving system, electro-optical device and electronic device
JP2003177717A (en) Display device
JP2012063790A (en) Display device
JP3668115B2 (en) Display device
JP3711006B2 (en) Display device
JP4963761B2 (en) Display device
JP2002091397A (en) Display device
JP3856027B2 (en) Electro-optical device and electronic apparatus
JP4297629B2 (en) Active matrix display device
JP4197852B2 (en) Active matrix display device
JP2009145641A (en) Driver, electrooptical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051215

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees