JP3761538B2 - High frequency semiconductor device - Google Patents
High frequency semiconductor device Download PDFInfo
- Publication number
- JP3761538B2 JP3761538B2 JP2003153407A JP2003153407A JP3761538B2 JP 3761538 B2 JP3761538 B2 JP 3761538B2 JP 2003153407 A JP2003153407 A JP 2003153407A JP 2003153407 A JP2003153407 A JP 2003153407A JP 3761538 B2 JP3761538 B2 JP 3761538B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead frame
- circuit
- functional element
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波半導体装置に関する。
【０００２】
【従来の技術】
半導体チップを実装する際に用いられる手法として、ボンディングワイヤを用いるものがある。このボンディングワイヤは数ｎＨの寄生インダクタンスを持ち、例えばミリ波帯の信号などの高周波信号を扱う場合は、高周波信号の減衰を招くことになる。
【０００３】
従って高周波信号の減衰を避けるためには、フリップチップ実装などのワイヤボンディングを用いない構造を採用することが望まれる。
【０００４】
例えば特開２００２−２９９４９８公報には半導体チップがバンプを用いてリードフレームに接続されている構成が開示されている。このような構成によればボンディングワイヤを用いないことで、寄生インダクタンスは１ｎH以下に抑制することが可能であり、高周波信号の減衰量を低減することが可能である。
【０００５】
【特許文献１】
特開２００２−２９９４９８公報
【０００６】
【発明が解決しようとする課題】
しかしながら半導体チップ上にインダクタなどの磁界を発生する機能素子が形成されている場合は、リードフレームに渦電流が発生するため、回路動作に悪影響を与えたり、信号損失を招いたりしてしまう。
【０００７】
また半導体チップへの光入射による誤動作を防止するため、半導体モールド中に光遮蔽用の金属板を設ける構造が提案されている。これもリードフレームと同様に、磁界を発生する機能素子が形成されている場合は、この金属板に渦電流が発生するため、回路動作に悪影響を与えたり、信号損失を招いたりしてしまう。
【０００８】
本発明は以上の点を考慮してなされたもので、磁界を発生する機能素子が形成された半導体チップにおける高周波信号損失の低減された高周波半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、高周波信号を処理する回路の少なくとも１面を除く部分がモールド用の封止樹脂により封止され、磁界を発生する機能素子と端子とが外周部に形成された半導体チップと、前記モールド用の封止樹脂の外で前記端子とバンプにより電気的に接続されるリードフレームとを具備し、このリードフレームは前記機能素子から生じる磁束を透過させるよう前記機能素子を覆うことなく前記外周部上に配置されたことを特徴とする半導体装置である。
【００１０】
また本発明は、高周波信号を処理する回路の少なくとも１面を除く部分がモールド用の封止樹脂により封止され、磁界を発生する機能素子と端子とが前記１面に形成された半導体チップと、前記第１のモールド用の封止樹脂の外で前記端子とバンプにより電気的に接続されるリードフレームと、前記半導体チップの前記回路の形成領域を覆うように形成され、前記機能素子から生じる磁束を透過させるよう前記機能素子が形成された領域に開口部を有する遮光膜を具備したことを特徴とする半導体装置である。
【００１１】
このような構成を採る本発明によれば、インダクタなどの磁界を発生する機能素子が形成された高周波半導体装置において高周波信号損失を低減することができる。
【００１２】
【発明の実施の形態】
以下図面を参照しながら本発明の実施形態について説明する。
【００１３】
図１は本発明の実施形態を説明するための高周波半導体装置の概略平面図である。
【００１４】
半導体チップ１０の表面には半導体素子が形成され（図示せず）、チップ外周部には磁界を発生する機能素子としてインダクタ６０が形成されている。
【００１５】
半導体素子，インダクタ６０などから構成される半導体チップ表面に形成された高周波回路のチップ外との接続を行うパッド３２が半導体チップ表面の外周部に形成されている。
【００１６】
このパッド３２のそれぞれに対応してリードフレーム２０が配置されている。リードフレームは金，銅，アルミなど導電性箔で形成され、このリードフレームのパッド３２側の端部は金などのバンプ３１を介して電気的に接続されており、他端は高周波半導体装置と外部との接続用の外部接続端子５０が形成されている。
【００１７】
この半導体チップ１０，リードフレーム２０は封止樹脂（図示せず）によりモールドされている。
【００１８】
このような構成を採用することにより、半導体チップ上のピッチの狭いパッドを外部との接続が容易となるようにピッチを拡張した外部接続端子とすることができ、実装が容易となる。
【００１９】
ここで、インダクタ６０の配置であるが、パッド３２が形成されている半導体チップの外周部に配置される。半導体チップの中央部にインダクタ６０を形成すると、内部に形成される高周波回路はインダクタを回避する配線を取らざるを得なくなり、回路設計の自由度が低下してしまう。
【００２０】
従って、インダクタ６０はパッド３２と同様に、半導体チップ上の外周部に形成する。
【００２１】
インダクタ６０の形状は特に限定されるものではないが、高インダクタンスを実現しやすく製造しやすいスパイラル形状のインダクタンスとすることが望ましい。
【００２２】
リードフレーム２０は外部接続端子５０とパッド３２とを電気的に接続する必要性があるため、例えば金，銅などの導電性金属箔から構成される。
【００２３】
このリードフレーム２０がインダクタ６０の上に位置すると、このインダクタ６０の発生する磁界によりリードフレーム２０内に渦電流が発生する。渦電流が発生することはすなわち損失を意味し、高周波回路としては避ける必要がある。
【００２４】
本実施形態では、このインダクタ６０の形成された領域を避ける構成を採用している。
【００２５】
図２に示す概念図でその様子を説明する。
【００２６】
図２のＡで示す領域は、本実施形態の構成を採らず、リードフレームを磁束が貫通する構成となっている。この場合はリードフレームに発生する渦電流が高周波信号損失を生じせしめる。一方図２のＢで示す領域は、本実施形態の構成を採用している。インダクタからの磁束はリードフレームを通ることがない。したがって渦電流の発生はなく、高周波信号損失もない。
【００２７】
このように本実施形態の構成を採用することにより、インダクタ６０が発生する磁界による渦電流の発生を抑制することができる。
【００２８】
インダクタ６０直上領域のリードフレームの存在を回避することは当然であるが、直上から多少離れた領域にもインダクタ６０の発生する磁界は影響を及ぼす。
【００２９】
従って、リードフレームとインダクタの間隔を５０μｍ（ミクロン）以上確保することが望ましい。
【００３０】
このような本発明の実施形態によれば、半導体チップの外周部にインダクタを配置することによる面積利用効率の増加、高周波回路の設計の自由度確保に加え、渦電流損の生成を抑止することができる。
【００３１】
インダクタがリードフレームに覆われる構成では、例えばリードフレーム実装前のミキサ変換利得が１１ｄＢ程度の２ＧＨｚミキサ回路のミキサ変換利得は５ｄＢ程度となるが、上述の本発明実施形態の構成によれば１１ｄＢ程度と、リードフレーム実装前と同レベルの利得を得ることができる。
【００３２】
例えば本実施形態のようなリードフレーム構造を採らないとすると、渦電流の発生を抑制するためにはインダクタを半導体チップ表面の中央領域に形成することになる。
【００３３】
この場合、インダクタが形成される領域に能動素子などの他の回路要素を形成することができないという設計上の制約がはいり自由度が減る。
【００３４】
例えば一辺２００ｕｍ（ミクロン）のインダクタが２個半導体チップ内に形成された場合を考えると、チップの一辺が１ｍｍであった場合、８％近い面積を利用できなくなる。これに対し本実施形態ではインダクタを半導体チップ主面の周辺部に配置することができ、中央領域の回路設計の自由度に対しては影響を与えることが無い。
【００３５】
また、同じ特性の高周波半導体装置を考えた場合にチップ面積の減少を実現することができることになる。
【００３６】
さらに、上述の実施形態の高周波半導体装置に光遮蔽板を加えることで光照射による半導体装置の誤動作を防止することができる。
【００３７】
光入射による誤動作のおそれがあるのはＦＥＴなどの能動素子形成領域であり、インダクタ形成領域には光が入射してもそれ自体による誤動作のおそれは無い。
【００３８】
一方、光を遮蔽するためには金属のような導電体で構成される遮蔽体を用いた場合は、インダクタの発生する磁界の影響を受けるインダクタ直上領域に導電体からなる光遮蔽体が存在すると、リードフレームと同様に渦電流発生による悪影響が生じる。
【００３９】
従って、金属からなる光遮蔽板を設ける場合は、インダクタなどの磁界を発生する機能素子の上は覆わない構造とする。
【００４０】
図３にその構成を概略断面図として示す。
【００４１】
図３の半導体チップ１０／バンプ３０／リードフレーム２０／外部接続端子５０は、半導体チップ１０の回路形成主面側にポリイミドなどからなるインターポーザ９０を配置し、封止用の樹脂材料，例えばポリイミドからなるアンダーフィル８０を充填されている。また上記主面の反対面側にはモールド用の封止樹脂７０が形成され、半導体チップが封止されている。
【００４２】
このインターポーザ９０と半導体チップ１０の回路形成主面との間には例えば金属からなる光遮蔽板１１０が配置される。この光遮蔽板１１０は、リードフレーム２０が形成されていない領域を覆うように配置される。すなわちパッド３２が形成された半導体チップ１０の外周部を除く中央領域（能動素子形成領域）を覆うように配置される。
【００４３】
このような配置とすることで、インダクタ６０が形成された領域も覆うことなく光遮蔽板１１０が形成されることになる。
【００４４】
このような本発明の実施形態によれば、半導体チップの外周部にインダクタを配置することによる面積利用効率の増加、高周波回路の設計の自由度確保に加え、渦電流損の生成を抑止しつつ光照射による誤動作も防止することができる。
【００４５】
なお光遮蔽板１１０の覆う領域は、リードフレームの場合と同様に、インダクタから５０ｕｍ（ミクロン）以上はなれた領域に設定することが渦電流損発生の抑止の点からは好ましい。
【００４６】
上記実施形態では半導体チップの外周領域にインダクタを形成し、回路設計上の面積利用効率の向上を図った。
【００４７】
しかしながらこの効果を達成する必要が無い場合は、インダクタを半導体チップの中央領域，すなわちパッドが形成されている外周部以外の領域に形成しても良い。
【００４８】
その場合も光遮蔽板はインダクタを回避するように形成する必要がある。
【００４９】
図４にそのような場合の実施形態を概略平面図として、また図５に概略断面図として示す。図中の番号は図１と同じ番号を使用しており、その説明は省略する。
【００５０】
図４及び図５に示した通り、本実施形態では、半導体チップ１０の中央領域にインダクタ６０が形成されている。
【００５１】
光遮蔽板１１０は半導体チップ１０の中央領域を覆うように配置されているが、インダクタ６０の領域は除くように開口部（インダクタを避ける構造）が設けられている。
【００５２】
このような構成によれば図２で説明したのと同様にインダクタから発生する磁束は光遮蔽板を貫通することなく、開口部を通過することになり、渦電流の発生が抑制される。
【００５３】
このような構成により、インダクタのような磁界を発生する機能素子を備えた高周波半導体装置において、渦電流の発生による機能低下を生じせしめることなく、光照射による誤動作を防止することができる。
【００５４】
【発明の効果】
以上説明したように本発明によれば、高周波損失の低減された高周波半導体装置を得ることができ、産業上寄与するところ大なるものである。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る半導体装置の概略平面図。
【図２】 本発明の実施形態に係る半導体装置の概略断面図。
【図３】 本発明の実施形態に係る半導体装置の概略断面図。
【図４】 本発明の実施形態に係る半導体装置の概略平面図。
【図５】 本発明の実施形態に係る半導体装置の概略断面図。
【符号の説明】
１０ 半導体チップ，２０ リードフレーム，３１ バンプ，６０ インダクタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a high-frequency semiconductor device.
[0002]
[Prior art]
As a technique used when mounting a semiconductor chip, there is a technique using a bonding wire. This bonding wire has a parasitic inductance of several nH. For example, when a high-frequency signal such as a millimeter wave band signal is handled, the high-frequency signal is attenuated.
[0003]
Therefore, in order to avoid attenuation of the high frequency signal, it is desirable to adopt a structure that does not use wire bonding such as flip chip mounting.
[0004]
For example, Japanese Patent Laid-Open No. 2002-299498 discloses a configuration in which a semiconductor chip is connected to a lead frame using bumps. According to such a configuration, by using no bonding wire, the parasitic inductance can be suppressed to 1 nH or less, and the attenuation amount of the high-frequency signal can be reduced.
[0005]
[Patent Document 1]
JP-A-2002-299498 [0006]
[Problems to be solved by the invention]
However, when a functional element that generates a magnetic field such as an inductor is formed on a semiconductor chip, an eddy current is generated in the lead frame, which adversely affects circuit operation and causes signal loss.
[0007]
Also in order to prevent a malfunction caused by light incident on the semiconductor chip, structure in which a metal plate for light shielding is proposed in a semiconductor mold. Similarly to the lead frame, when a functional element that generates a magnetic field is formed, an eddy current is generated in the metal plate, which adversely affects circuit operation and causes signal loss.
[0008]
The present invention has been made in view of the above points, and an object of the present invention is to provide a high-frequency semiconductor device in which high-frequency signal loss is reduced in a semiconductor chip in which a functional element that generates a magnetic field is formed.
[0009]
[Means for Solving the Problems]
The present invention, portions excluding at least one surface of the circuit for processing radio frequency signals is sealed by a sealing resin for molding a semiconductor chip in which a functional element and a terminal for providing a magnetic field formed on the outer circumferential portion, wherein ; and a lead frame are electrically connected by the terminal and the bump outside of the sealing resin for molding, the lead frame rather than Na and this covering the functional element so as to transmit the magnetic flux generated from the function element is a semi-conductor device you characterized in that disposed on the outer peripheral portion.
[0010]
The present invention, portions excluding at least one surface of the circuit for processing the high frequency signal is sealed with a sealing resin for molding the semiconductor chip in which a functional element and a terminal for providing a magnetic field formed on the first surface When the lead frame are electrically connected by a first of said terminals and bumps outside of the sealing resin for molding, it is formed to cover the formation region of the circuit of the semiconductor chip, from the functional element the functional element so as to transmit the magnetic flux generated is a semi conductor device you characterized by comprising a light shielding film having an opening is formed regions.
[0011]
According to the present invention employing such a configuration, high-frequency signal loss can be reduced in a high-frequency semiconductor device in which a functional element that generates a magnetic field such as an inductor is formed.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0013]
FIG. 1 is a schematic plan view of a high-frequency semiconductor device for explaining an embodiment of the present invention.
[0014]
A semiconductor element is formed on the surface of the semiconductor chip 10 (not shown), and an inductor 60 is formed as a functional element that generates a magnetic field on the outer periphery of the chip.
[0015]
Pads 32 are formed on the outer periphery of the semiconductor chip surface for connection with the outside of the chip of the high-frequency circuit formed on the surface of the semiconductor chip composed of semiconductor elements, inductors 60 and the like.
[0016]
A lead frame 20 is arranged corresponding to each of the pads 32. The lead frame is formed of a conductive foil such as gold, copper, or aluminum. The end of the lead frame on the pad 32 side is electrically connected via a bump 31 such as gold, and the other end is connected to the high-frequency semiconductor device. An external connection terminal 50 for connection with the outside is formed.
[0017]
The semiconductor chip 10 and the lead frame 20 are molded with a sealing resin (not shown).
[0018]
By adopting such a configuration, a pad with a narrow pitch on the semiconductor chip can be used as an external connection terminal whose pitch is expanded so that the connection with the outside can be facilitated, and mounting becomes easy.
[0019]
Here, although it is arrangement | positioning of the inductor 60, it arrange | positions at the outer peripheral part of the semiconductor chip in which the pad 32 is formed. If the inductor 60 is formed in the central portion of the semiconductor chip, the high frequency circuit formed inside will have to take wiring to avoid the inductor, and the degree of freedom in circuit design will be reduced.
[0020]
Therefore, the inductor 60 is formed on the outer peripheral portion on the semiconductor chip, like the pad 32.
[0021]
The shape of the inductor 60 is not particularly limited, but it is desirable that the inductor 60 has a spiral-shaped inductance that easily realizes a high inductance and is easy to manufacture.
[0022]
Since the lead frame 20 needs to electrically connect the external connection terminal 50 and the pad 32, the lead frame 20 is made of a conductive metal foil such as gold or copper.
[0023]
When the lead frame 20 is positioned on the inductor 60, an eddy current is generated in the lead frame 20 due to the magnetic field generated by the inductor 60. The generation of eddy current means loss, and it is necessary to avoid it as a high frequency circuit.
[0024]
In the present embodiment, a configuration that avoids the region where the inductor 60 is formed is adopted.
[0025]
This will be described with reference to the conceptual diagram shown in FIG.
[0026]
The area indicated by A in FIG. 2 does not adopt the configuration of the present embodiment, but has a configuration in which magnetic flux penetrates the lead frame. In this case, eddy currents generated in the lead frame cause high-frequency signal loss. On the other hand, the region indicated by B in FIG. 2 adopts the configuration of the present embodiment. Magnetic flux from the inductor does not pass through the lead frame. Therefore, there is no generation of eddy current and no high frequency signal loss.
[0027]
By adopting the configuration of the present embodiment in this way, it is possible to suppress the generation of eddy current due to the magnetic field generated by the inductor 60.
[0028]
Although it is natural to avoid the presence of the lead frame in the region directly above the inductor 60, the magnetic field generated by the inductor 60 also affects the region slightly away from the region directly above.
[0029]
Therefore, it is desirable to secure a distance of 50 μm (microns) or more between the lead frame and the inductor.
[0030]
According to such an embodiment of the present invention, in addition to increasing the area utilization efficiency by arranging the inductor on the outer periphery of the semiconductor chip and ensuring the freedom in designing the high frequency circuit, the generation of eddy current loss is suppressed. Can do.
[0031]
In the configuration in which the inductor is covered with the lead frame, for example, the mixer conversion gain of a 2 GHz mixer circuit having a mixer conversion gain of about 11 dB before mounting the lead frame is about 5 dB, but according to the configuration of the above-described embodiment of the present invention, about 11 dB. The same level of gain as before the lead frame can be obtained.
[0032]
For example, if the lead frame structure as in the present embodiment is not adopted, an inductor is formed in the central region of the semiconductor chip surface in order to suppress the generation of eddy currents.
[0033]
In this case, there is a design restriction that other circuit elements such as active elements cannot be formed in the region where the inductor is formed, and the degree of freedom is reduced.
[0034]
For example, considering a case where two inductors each having a side of 200 μm are formed in a semiconductor chip, when one side of the chip is 1 mm, an area of nearly 8% cannot be used. On the other hand, in the present embodiment, the inductor can be disposed in the peripheral portion of the main surface of the semiconductor chip, and does not affect the degree of freedom of circuit design in the central region.
[0035]
In addition, when a high-frequency semiconductor device having the same characteristics is considered, a reduction in chip area can be realized.
[0036]
Further, by adding a light shielding plate to the high-frequency semiconductor device of the above-described embodiment, malfunction of the semiconductor device due to light irradiation can be prevented.
[0037]
There is a possibility of malfunction due to light incidence in an active element formation region such as an FET, and even if light enters the inductor formation region, there is no risk of malfunction due to itself.
[0038]
On the other hand, when a shield made of a conductor such as metal is used to shield light, there is a light shield made of a conductor in the region directly above the inductor that is affected by the magnetic field generated by the inductor. As with the lead frame, adverse effects due to eddy current generation occur.
[0039]
Therefore, when a light shielding plate made of metal is provided, a structure that does not cover a functional element that generates a magnetic field such as an inductor is provided.
[0040]
FIG. 3 shows the configuration as a schematic sectional view.
[0041]
In the semiconductor chip 10 / bump 30 / lead frame 20 / external connection terminal 50 in FIG. 3, an interposer 90 made of polyimide or the like is arranged on the circuit forming main surface side of the semiconductor chip 10, and a sealing resin material such as polyimide is used. The underfill 80 is filled. A molding sealing resin 70 is formed on the opposite side of the main surface to seal the semiconductor chip.
[0042]
A light shielding plate 110 made of, for example, metal is disposed between the interposer 90 and the circuit formation main surface of the semiconductor chip 10. The light shielding plate 110 is disposed so as to cover an area where the lead frame 20 is not formed. That is, it is arranged so as to cover the central region (active element formation region) excluding the outer peripheral portion of the semiconductor chip 10 where the pads 32 are formed.
[0043]
With such an arrangement, the light shielding plate 110 is formed without covering the region where the inductor 60 is formed.
[0044]
According to such an embodiment of the present invention, in addition to increasing the area utilization efficiency by arranging the inductor on the outer periphery of the semiconductor chip and ensuring the freedom in designing the high-frequency circuit, the generation of eddy current loss is suppressed. Malfunctions due to light irradiation can also be prevented.
[0045]
It should be noted that the area covered by the light shielding plate 110 is preferably set to an area separated from the inductor by 50 μm (microns) or more, as in the case of the lead frame, from the viewpoint of suppressing eddy current loss.
[0046]
In the above embodiment, an inductor is formed in the outer peripheral region of the semiconductor chip to improve the area utilization efficiency in circuit design.
[0047]
However, when it is not necessary to achieve this effect, the inductor may be formed in a central region of the semiconductor chip, that is, a region other than the outer peripheral portion where the pad is formed.
[0048]
In this case, the light shielding plate needs to be formed so as to avoid the inductor.
[0049]
FIG. 4 shows an embodiment in such a case as a schematic plan view and FIG. 5 shows a schematic cross-sectional view. The numbers in the figure are the same as those in FIG. 1, and the description thereof is omitted.
[0050]
As shown in FIGS. 4 and 5, in this embodiment, the inductor 60 is formed in the central region of the semiconductor chip 10.
[0051]
The light shielding plate 110 is disposed so as to cover the central region of the semiconductor chip 10, but an opening (a structure that avoids the inductor) is provided so as to exclude the region of the inductor 60.
[0052]
According to such a configuration, the magnetic flux generated from the inductor passes through the opening without penetrating the light shielding plate as described with reference to FIG. 2, and the generation of eddy current is suppressed.
[0053]
With such a configuration, in a high-frequency semiconductor device including a functional element that generates a magnetic field such as an inductor, malfunction due to light irradiation can be prevented without causing functional degradation due to generation of eddy current.
[0054]
【The invention's effect】
As described above, according to the present invention, a high-frequency semiconductor device with reduced high-frequency loss can be obtained, which greatly contributes to the industry.
[Brief description of the drawings]
FIG. 1 is a schematic plan view of a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view of a semiconductor device according to an embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view of a semiconductor device according to an embodiment of the present invention.
FIG. 4 is a schematic plan view of a semiconductor device according to an embodiment of the present invention.
FIG. 5 is a schematic cross-sectional view of a semiconductor device according to an embodiment of the present invention.
[Explanation of symbols]
10 semiconductor chip, 20 lead frame, 31 bump, 60 inductor
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003153407A JP3761538B2 (en) | 2003-05-29 | 2003-05-29 | High frequency semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003153407A JP3761538B2 (en) | 2003-05-29 | 2003-05-29 | High frequency semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004356448A JP2004356448A (en) | 2004-12-16 |
| JP3761538B2 true JP3761538B2 (en) | 2006-03-29 |
Family
ID=34048374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003153407A Expired - Fee Related JP3761538B2 (en) | 2003-05-29 | 2003-05-29 | High frequency semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3761538B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5793059B2 (en) * | 2011-10-31 | 2015-10-14 | 旭化成エレクトロニクス株式会社 | Magnetic sensor |
| JP6318565B2 (en) * | 2013-11-13 | 2018-05-09 | セイコーエプソン株式会社 | Semiconductor device and electronic equipment |
-
2003
- 2003-05-29 JP JP2003153407A patent/JP3761538B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004356448A (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8592959B2 (en) | Semiconductor device mounted on a wiring board having a cap | |
| US6667546B2 (en) | Ball grid array semiconductor package and substrate without power ring or ground ring | |
| US8729680B2 (en) | Semiconductor device | |
| KR100690545B1 (en) | Semiconductor device | |
| US6184580B1 (en) | Ball grid array package with conductive leads | |
| KR100714917B1 (en) | Chip stack structure interposing shield plate and system in package comprising the same | |
| US20020109226A1 (en) | Enhanced die-down ball grid array and method for making the same | |
| US20090230541A1 (en) | Semiconductor device and manufacturing method of the same | |
| KR20010090378A (en) | Semiconductor package | |
| TWI605564B (en) | Package structure and method for fabricating the same | |
| JPH0817964A (en) | Semiconductor device and manufacturing method thereof and a substrate | |
| US20080224283A1 (en) | Leadframe-based semiconductor package and fabrication method thereof | |
| US20040135250A1 (en) | MCM package with bridge connection | |
| WO2011007507A1 (en) | Substrate for semiconductor package and method for manufacturing substrate for semiconductor package | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JP4284744B2 (en) | High frequency integrated circuit device | |
| US20040124512A1 (en) | Thermal enhance MCM package | |
| TWI718838B (en) | Electronic package and manufacturing method thereof | |
| JP2006344672A (en) | Semiconductor chip and semiconductor device using the same | |
| JP3877095B2 (en) | Semiconductor device | |
| JP3761538B2 (en) | High frequency semiconductor device | |
| CN112117262A (en) | Semiconductor package | |
| JP2023089078A (en) | Module including acoustic wave device | |
| JPH09330994A (en) | Semiconductor device | |
| KR101905333B1 (en) | Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20050415 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A977 | Report on retrieval |
Effective date: 20050614 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060110 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100120 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |