JP3752007B2 - Manufacturing method of wiring pattern layer - Google Patents

Manufacturing method of wiring pattern layer Download PDF

Info

Publication number
JP3752007B2
JP3752007B2 JP4539496A JP4539496A JP3752007B2 JP 3752007 B2 JP3752007 B2 JP 3752007B2 JP 4539496 A JP4539496 A JP 4539496A JP 4539496 A JP4539496 A JP 4539496A JP 3752007 B2 JP3752007 B2 JP 3752007B2
Authority
JP
Japan
Prior art keywords
layer
wiring pattern
conductive
substrate
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4539496A
Other languages
Japanese (ja)
Other versions
JPH0955576A (en
Inventor
吉沼  洋人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP4539496A priority Critical patent/JP3752007B2/en
Publication of JPH0955576A publication Critical patent/JPH0955576A/en
Application granted granted Critical
Publication of JP3752007B2 publication Critical patent/JP3752007B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は配線パターン層およびその製造方法に係り、特に、多層プリント配線板、静電アクチュエータ、非接触ICカードの内部に収納されるコイル等に用いられる配線パターン層およびその製造方法に関する。
【0002】
【従来の技術】
半導体技術の飛躍的な発展により、半導体パッケージの小型化、多ピン化、ファインピッチ化、電子部品の極小化などが急速に進み、いわゆる高密度実装の時代に突入した。それに伴って、例えば、プリント配線板も片面配線から両面配線へ、さらに多層化、薄型化が進められている。
【0003】
現在、プリント配線板の銅パターンの形成には、主としてサブトラクティブ法と、アディティブ法が用いられている。
【0004】
サブトラクティブ法は、銅張り積層板に穴を開けた後に、穴の内部と表面に銅メッキを行い、フォトエッチングによりパターンを形成する方法である。このサブトラクティブ法は技術的に完成度が高く、またコストも安いが、銅箔の厚さ等による制約から微細パターンの形成は困難である。
【0005】
一方、アディティブ法は無電解メッキ用の触媒を含有した積層板上の回路パターン形成部以外の部分にレジストを形成し、積層板の露出している部分に無電解銅メッキ等により回路パターンを形成する方法である。このアディティブ法は、微細パターンの形成が可能であるが、コスト、信頼性の面で難がある。
【0006】
多層基板の場合には、上記の方法等で作製した片面あるいは両面のプリント配線板を、ガラス布にエポキシ樹脂等を含浸させた半硬化状態のプリプレグと一緒に加圧積層する方法が用いられている。この場合、プリプレグは各層の接着剤の役割をなし、層間の接続はスルーホールを作成し、内部に無電解メッキ等を施して行っている。
【0007】
また、高密度実装の進展により、多層基板においては薄型、軽量化と、その一方で単位面積当りの高い配線能力が要求され、一層当たりの基板の薄型化、層間の接続や部品の搭載方法等に工夫がなされている。
【0008】
しかしながら、上記のサブトラクティブ法により作製された両面プリント配線板を用いた多層基板の作製は、両面プリント配線板の穴形成のためのドリル加工の精度と、微細化限界の面から高密度化に限界があり、製造コストの低減も困難であった。
【0009】
一方、近年では上述のような要求を満たすものとして、基材上に導体パターン層と絶縁層とを順次積層して作製される多層配線板が開発されている。この多層配線板は、銅メッキ層のフォトエッチングと感光性樹脂のパターニングを交互に行って作製されるため、高精細な配線と任意の位置での層間接続が可能となっている。
【0010】
しかしながら、この方式では銅メッキとフォトエッチングを交互に複数回行うため、工程が煩雑となり、また、基板上に1層づつ積み上げる直列プロセスのため、中間工程でトラブルが発生すると、製品の再生が困難となり、製造コストの低減に支障を来していた。
【0011】
このような問題に対応するために、導電層および絶縁層形成のための転写版を個々に作成し、印刷法に準じた方式によって、導電層および絶縁層を順次積層することによって配線パターン層を形成する方法が提案されている。
【0012】
【発明が解決しようとする課題】
しかしながら、上記の個々の転写版を用いる方法は、いわゆる版の使用が必須であり、配線パターン層の品質を保証するためには、版の劣化等を常に検査しておく必要がある。また、この方式では転写後の配線パターン層を見ないとパターン異常が判らないのが通常であり、この場合もやはり、中間工程でトラブルが発生すると、製品の再生が困難となり、製造コストの低減が図れない。また、個々の層を順次積層することになるので工程が煩雑となってしまうという不都合もある。
【0013】
このような実状のもとに本発明は創案されたものであって、その目的は、配線パターン層形成のための特別な版が不要であり、配線パターン層を転写前に検査でき、製品歩留の向上が図られる配線パターン層およびその製造方法を提供することにある。また、接着剤層、絶縁層、導電層の一体的な転写ができ、工程の簡略化が図られる配線パターン層およびその製造方法を提供することにある。
【0014】
【課題を解決するための手段】
このような目的を達成するために、本発明の配線パターン層の製造方法は、導電性基板の上に導電層を形成する工程と、この導電層上に絶縁層をパターン形成する工程と、該絶縁層のパターンに沿って前記導電層をエッチングする工程と、少なくとも絶縁層の表面に接着剤層を形成する工程と、これらの工程によって導電性基板の上にパターン形成された導電層、絶縁層および接着剤層を一体的に配線すべき基板上に転写する工程とを有し、前記導電性基板の上に導電層を形成する工程は、少なくとも2種類の組成の異なる第1および第2の導電性層を順次積層する積層操作を含み、前記絶縁層側に位置する第2の導電性層がNi層またはCr層であるように構成される。
【0015】
また、本発明の好ましい態様として、前記第1の導電性層がCu層からなるように構成される。
【0016】
また、本発明のより好ましい態様として、前記導電層を形成する工程は、電解メッキによって行われるように構成される。
【0017】
また、本発明のより好ましい態様として、前記絶縁層をパターン形成する工程は、感光性樹脂組成物を塗布し、所定のパターンのマスクを介して露光後、現像することによって行われるように構成される。
【0018】
また、本発明のより好ましい態様として、前記絶縁層をパターン形成する工程は、感光性樹脂組成物を塗布し、所定のパターンのマスクを介して露光、現像後、さらに熱硬化することによって行われるように構成される。
【0019】
また、本発明のより好ましい態様として、前記絶縁層をパターン形成する工程は、絶縁樹脂を塗布・乾燥し、その上に感光性樹脂組成物を塗布し、当該感光性樹脂組成物を所定のパターンのマスクを介して露光・現像後、さらに、その現像された感光性樹脂組成物をマスクとして絶縁樹脂をエッチングすることによって行われるように構成される。
【0020】
また、本発明のより好ましい態様として、前記絶縁層をパターン形成する工程は、絶縁樹脂を塗布・乾燥し、その上に感光性樹脂組成物を塗布し、当該感光性樹脂組成物を所定のパターンのマスクを介して露光・現像後、さらに、その現像された感光性樹脂組成物をマスクとして絶縁樹脂をエッチングし、しかる後、熱硬化することによって行われるように構成される。
【0021】
本発明の配線パターン層は、特に、配線パターン層形成のための特別な版を作ることなく作製できる。また、配線パターン層を転写前に検査でき、製品歩留の向上が図られる。また、接着剤層、絶縁層、導電層の一体的な転写ができ、工程の簡略化が図られる。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【0023】
図1は、基板2上に本発明の配線パターン層4が形成されている状態を示す概略断面図である。図1において、配線パターン層4は、接着剤層10、絶縁層20、導電層31,33を順次備えて形成される。そして、これらの積層体からなる配線パターン層4は、後述するように一体的に転写されて形成されていることを特徴とするものである。なお、導電層31,33の内、主たる配線用の導電層は最上部の導電層31であり、もちろん導電層は1層のみであってもよい。
【0024】
本発明の配線パターン層4が形成される基板2そのものには特に制限はないが、例えば、基板2を多層層プリント配線板を構成する基板とする場合には、ガラスエポキシ基板、ポリイミド基板、アルミナセラミック基板、ガラスエポキシとポリイミドの複合基板等、の基板を使用することができる。この基板2の厚さは、通常5〜1000μm程度の範囲とされる。
【0025】
配線パターン層4の厚みは、配線パターン層4同士の積層や乗り越えを欠陥なく行うために、1000μm以下、好ましくは5〜100μmの範囲とするのがよい。
【0026】
導電層31は通常、配線用の層として用いられ、導電性がある材料すべてのもの、例えば、銅(Cu)、銀(Ag)、金(Au)、ニッケル(Ni)、クロム(Cr)、亜鉛(Zn)、錫(Sn)、白金(Pt)等が使用可能ではあるが、特に好適にはCuを用いるのがよい。配線用としてCuを用いる場合、その膜厚は1〜20μm、好ましくは3〜10μm必要である。また、配線パターン層4全体を単に絶縁層として用いる場合もあり、この場合には、導電層31は単なる剥離層としての機能のみが必要とされるために膜厚はそれ程必要なく、数千Å程度で足りる。
【0027】
なお、導電層31の下層に位置するもうひとつの導電層33は、主として後述するような製造プロセスにおいて絶縁層20のパターン現像をしやすくするために形成される。導電層33の膜厚は通常、0.01〜1μm程度とされる。用いられる導電層33の材質としては上述したような電解メッキできる金属すべてが挙げられるが好適にはNi,Cr等を用いるのが良い。また、これらの積層体でもよい。従って、導電層はCu/Ni,Cu/Crの2層積層体に限らずCu/Ni/Cr等の3層以上の積層体であってもよい。
【0028】
絶縁層20に用いられる材料としては、ポリイミド、エポキシ樹脂、ブタジエン樹脂、フェノール樹脂、ポリオレフィン等が挙げられる。これらの中でも特に、高い耐電圧性が要求される場合(例えば、配線パターン層4を静電アクチュエータの帯状電極に適用する場合)には、ポリイミドを用いるのがよい。また、生産性を考慮すれば、感光性を備えるものがよい。また、絶縁層20は、非感光性の絶縁樹脂からなる層および感光性樹脂組成物からなる層を含むもの(2層構成)であってもよい。この2層構成の場合には、非感光性の絶縁樹脂からなる層を上記のポリイミド、エポキシ樹脂、ブタジエン樹脂、フェノール樹脂、ポリオレフィン等とすればよい。また、この2層構成の場合において、感光性樹脂組成物からなる層は、成膜後に必要に応じて除去してもよい。
【0029】
このような絶縁層20の膜厚は、1〜100μm、好ましくは、5〜20μm程度とされる。
【0030】
接着剤層10は、接着性を有し、転写できる程度の接着力を備えるものであれば特に制限はない。具体的な材料としては、エポキシ樹脂、アクリル樹脂、ウレタン樹脂等が挙げられる。膜厚については、転写できる程度の接着力が発揮できる膜厚であればよく特に制限はない。
【0031】
次いで、配線パターン層の製造方法を図2に基づいて説明する。
【0032】
まず、導電性基板3を準備し、この基板3の上に、例えばCuからなる導電層31および、例えばNiからなる導電層33を形成する(図2(a))。導電層31、33の形成は電解メッキ、蒸着、スパッタ等によって行われる。本実施例では、導電層を2層の積層体として例示しているが特にその積層数に限定はなく1層あるいは3層以上とすることも可能である。
【0033】
次いで、導電層33の上に絶縁層20をパターン形成する。すなわち、導電層33の上に例えば感光性ポリイミド20’を塗布した後に、パターン形成用のマスク25および紫外線照射装置を用いてパターン露光し(図2(b))、しかる後、現像液にて未露光部を除去・現像して絶縁層20をパターン化する(図2(c))。この時、前述したように例えばNiからなる導電層33を設けておくことにより、十分な現像が可能になるとともに十分な解像力が得られる。
【0034】
さらにこのパターン形成時点で、絶縁層20としての感光性ポリイミドを処理温度200〜350℃程度(処理時間30分〜1時間程度)で熱硬化処理(ポストベーク)することが好ましい。こうすることによりポリイミドの硬化はさらに促進され耐電圧性は格段と向上する。従って、高い耐電圧性のある絶縁層が要求される場合、絶縁材料としてのポリイミドを用いて熱硬化(ポストベーク)処理を行うことは好適な選定のひとつである。また、このような高温の熱処理を行っても、Cuからなる配線用の導電層31の熱酸化が防止でき導電抵抗が大きくなるのを防ぐことができる。導電層31の表面は露出されていないからである。この点にも従来技術では得られない本願発明の大きな特徴が見られる。ちなみに従来の技術では、パターン配線後に絶縁層(ポリイミド)の熱硬化を行わなければならず、配線用Cuは酸化して導電抵抗が大きくなるという不都合が生じる。
【0035】
なお、絶縁層20は必ずしも感光性を備える必要性はない。つまり、製造工程は余分にかかるかも知れないが、塗布した絶縁層20の上に、さらに感光性レジスト層をのせて、レジストをパターン化した後にエッチングによって絶縁層20を同様にパターン化する手法を用いればよいのである。つまり、上述したようなポリイミド、エポキシ樹脂、ブタジエン樹脂、フェノール樹脂、ポリオレフィン等の絶縁樹脂を塗布・乾燥し、その上に感光性樹脂組成物を塗布し、当該感光性樹脂組成物を所定パターンのマスクを介して露光・現像後、さらに、その現像された感光性樹脂組成物をマスクとして絶縁樹脂をエッチングすることによって絶縁層20を形成すればよいのである。なお、マスクとして用いられた感光性樹脂組成物は最終的に必要に応じて除去してもよい。その後、あるいは、後述の絶縁層31,33のパターン形成後に、上記の熱硬化処理(ポストベーク)が好適な態様として行われる。
【0036】
このような絶縁層20のパターン形成の後に、この絶縁層20をマスクパターンとして用い、導電層31,33をエッチング液でエッチングして所定のパターンの配線パターン層を形成する(図2(d))。エッチング液としては、例えばCu/Niをエッチング対象とした場合、塩化第2鉄溶液、5HNO3 ・5CH3 COOH・2H2 SO4 を水で希釈したもの等が用いられる。本発明においてはこの時点で、配線パターン層の配線チェックを行うことができるという優れた効果を奏する。すなわち、配線パターン層を転写する前に配線パターン層の配線チェックを行うことができるので、転写後のパターン形成されたものが製品不良のとなる確率は極めて低く、製品歩留は格段と向上する。ちなみに、従来から提案されていた技術では、転写すべき基板に配線パターン層を転写して初めて配線のチェックが可能となるので、ひとつの配線不良によって、基板全体が不良となっていた。
【0037】
このようなエッチング処理の後に、絶縁層20の表面に接着剤層10が塗布等の手段によって形成され、配線パターン層4が完成される(図2(e))。接着剤層10は絶縁層20の表面に形成されればそれで十分であるが、接着剤の塗布工程の簡易性を考慮して、図2(d)に示される基板の片面(積層が構成されている側)全面に渡って塗布するようにしてもかまわない。
【0038】
このようにして形成された配線パターン層4は、導電性基板3ごと基板2上に圧着され、しかる後、導電性基板3のみを取り除くことによって、配線パターン層4が基板2上に転写される(図1)。圧着に際しては、ローラ圧着、プレート圧着、真空圧着等のいずれの手段を用いてもよい。また、接着剤層10が加熱により粘着性または接着性を発現する場合には、熱圧着を行うこともできる。
【0039】
なお、最後に除去された導電性基板3は、洗浄して再度使用できる。
【0040】
次に、上述してきたような本発明の配線パターン層4のさらなる具体的応用例について説明する。ただし、本発明の配線パターン層4の使用はこれらの具体的応用例に限定されるものではない。
【0041】
まず、最初に本発明の配線パターン層4を多層プリント配線板の形成に応用した一例が図3に示される。
【0042】
図3に示される多層プリント配線板9は、例えば図2(e)に示されるような配線パターン層4を備える導電性基板3を3種類(配線パターンはそれぞれ異なる)用意して、これらを順次、図3の基板2上に転写したものである(図3)。すなわち、まず最初に図2(e)に示されるような配線パターン層4を基板2上に転写し、次いで、このものと直交方向に配置された配線パターン層5を転写にて形成し、さらにこの配線パターン層5上に、直交方向に配置された配線パターン層6を転写にて形成したものである。これらの配線パターン層4,5,6は、それぞれ、絶縁層20を備えているので、互いの絶縁性は担保されている。また、これらの配線パターン層4,5,6は、それぞれ導電層30(31,33)を備えているので、各パターン層の交差部ないし近接部にて導電層同士の接続が可能である。
【0043】
次いで、本発明の配線パターン層4が、いわゆる静電アクチュエータの固定子(移動子でもよい)に形成される電極部に応用された一例を図4に基づいて説明する。図4は3つの電極部45,46,47が絶縁性基板41の上に形成された斜視図である。第一の電極部45は、取り出し電極部45aと帯状電極部45bとを備え、第二の電極部46は、取り出し電極部46aと帯状電極部46bとを備え、第三の電極部47は、取り出し電極部47aと帯状電極部47bとを備えており、これらは図面からも分かるよう櫛形形状をなしている。そして、第一の電極部45と第二の電極部46の位置関係は、互いに交差することなく絶縁性基板41の上に配置されている(図5をみれば容易に理解できる)ので、互いの絶縁性には問題はない。しかしながら、第三の電極部47は、図4に示されるように第二の電極部46の上に一部、重なっているためにこれらの間には極めて高い絶縁性(耐電圧性)が必要となる。1kV前後の高電圧が各電極にかかるからである。従って、第三の電極部47を本発明の配線パターン層を用いて作成すれば、第二と第三の電極部の間に絶縁体を別途新たな工程にて設ける必要はなく、しかも、極めて簡単に絶縁性(耐電圧性)が担保された電極部が形成できる。この場合には、本発明の配線パターン層の絶縁層20の材料としてはポリイミド(特に、熱硬化したもの)が最適である。この適用例では、2つのパターン間において重なり部を生じる場合を例示したが、これに限定されることなく3つ以上のパターン間において重なり部を生じる場合にも適宜応用できることは言うまでもない。
【0044】
次いで、本発明の配線パターン層4が、いわゆる非接触ICカードの内部に収納される多層コイルに応用された一例を図6〜13に基づいて説明する。
【0045】
図6は本発明の配線パターン層が適用される非接触ICカード、特に、基板2の上に4層に積層されたコイル状の配線パターン層4a,4b,4c,4dを含むコイル部分8の断面を模式的に示した図である。また、図7は図6の平面図である。コイル部分8は、各コイル状の配線パターン層4a,4b,4c,4dに加えてさらに、図示されていない繋ぎ用の配線パターン部を備えている。この繋ぎ用の配線パターン部は、基板2の上かつコイル状の配線パターン層4aの下に形成されている。そして、繋ぎ用の配線パターン部は、後に詳述するように少なくとも配線のための端子および/または配線のための連結線を有し、前記各コイル状の配線パターン層4a,4b,4c,4dを同一巻き方向に連続接続する役目を果たしている。同一巻き方向に連続接続する具体的方法については後述する。このようなコイル部分8は、通常、外部の端末機と電磁結合されて機能するようになっている。
【0046】
図6および図7における各コイル状の配線パターン層4a,4b,4c,4dは、それぞれ、本発明の理解を容易にするとともに図面の線部の煩雑さを避けるために、単にリング形状に描かれているが、実際は、一方端をコイル外方に、他方端をコイル内方に備えるコイル状形態(螺旋形状)をなしている。
【0047】
前記4層のコイル状の配線パターン層4a,4b,4c,4dは、それぞれ、図1に示されるような接着剤層10と絶縁層20と導電層30(31,33)の積層された組み合わせからなっている。そして、各接着剤層10の粘着ないしは接着性によってコイル状の配線パターン層4a,4b,4c,4dの積層化が図られる。積層化は後述するような順次転写積層した重ね刷り方法によって形成される。また、前記積層される2層以上のコイル状の配線パターン部の重なり部分における絶縁は、上層に位置するコイル状の配線パターン部を構成する絶縁層20により、それぞれ、保たれる。なお、最下層のコイル状の配線パターン部4aは、前記繋ぎ用の配線パターン部(図示していない)を介して基板2の上に設けられるが、繋ぎ用の配線パターン部との絶縁は、絶縁層20により実現される。
【0048】
なお、前記4層のコイル状の配線パターン層4a,4b,4c,4dは、全て同一巻き方向(例えば、左巻きであればすべて左巻き)のコイル状の配線体である。
【0049】
なお、コイル状の配線パターン層4a,4b,4c,4dを転写によって基板2上に積層する際に用いる転写用の転写パターン層の作製は前述した図2に示される方法に従えば良い。
【0050】
このような転写用の転写パターン層を用いて、基板2の上に繋ぎ用の配線パターン部をも含めたコイル部分8を形成する方法について説明する。
【0051】
まず、図8の平面図に示されるように、基板2の上に所定のパターンの繋ぎ用の配線パターン部150を形成する。図中の配線パターン部150において、『〇』は、配線のための端子A〜Iを示しており、端子B−C間、端子D−E間、端子F−G間および端子H−I間は、それぞれ、配線のための連結線151,152,153および154によって接続されている。このような端子A〜Iや、連結線151,152,153および154は、それぞれ、導電性を有するとともに、微細なパターンとして形成できるものであればよく(幅5μm以上、厚さ5〜30μm程度)、特にこれらの形成方法についての制限はない。例えば、各種のフォトリソグラフィー法や、前述した転写法に準じて形成することもできる。転写法を用いた場合には、繋ぎ用の配線パターン部150をも含めたコイル部分8が全て転写法にて効率よく形成できるというメリットがある。
【0052】
このような繋ぎ用の配線パターン部150の上には、図9に示されるような本発明の第1層目のコイル状の配線パターン層4aが転写法にて形成される。
【0053】
図9におけるコイル状の配線パターン層4aは、本発明の理解を容易にするとともに図面の線部の煩雑さを避けるために、単にリング形状に描かれているが、実際は、一方端をコイル外方に、他方端をコイル内方に備えるコイル状形態(螺旋形状)をなしている。そしてコイル外方に位置するコイルの一方端は、図示のごとく外方向に少し引き出された形状をなし、その先端には端子A’が形成されている。この端子A’は、第1層目のコイル状の配線パターン層4aが基板2に転写された時点で、前述した繋ぎ用の配線パターン部150の端子A(図8)と重なるかあるいは極めて隣接された位置にくるように位置設定される。この一方で、コイル内方に位置するコイルの他方端は、図示のごとく内方向に少し引き出された形状をなし、その先端には端子B’が形成されている。この端子B’は、第1層目のコイル状の配線パターン層4aが基板2側に転写された時点で、前述した繋ぎ用の配線パターン部150の端子B(図8)と重なるかあるいは極めて隣接された位置にくるように位置設定される。そして、後述するような種々の好適な方法によって端子AとA’、BとB’とがそれぞれ接続される。また、これらの端子の存在は必須とは言えず、単に連結線の端部同士を後述する種々の方法により接続してもよい。
【0054】
次いで、第1層目のコイル状の配線パターン層4aが転写形成されたその上に、第2層目のコイル状の配線パターン層4bが転写され、形成される(図10)。図10におけるコイル状の配線パターン層4bもまた前述したように、単にリング形状に描かれているが、実際は、一方端をコイル外方に、他方端をコイル内方に備えるコイル状形態(螺旋形状)をなしている。そしてコイル外方に位置するコイルの一方端は、図示のごとく外方向に少し引き出された形状をなし、その先端には端子C’が形成されている。この端子C’は、第2層目のコイル状の配線パターン層4bが基板2側に転写された時点で、前述した繋ぎ用の配線パターン部150の端子C(図8)と重なるかあるいは極めて隣接された位置にくるように位置設定される。この一方で、コイル内方に位置するコイルの他方端は、図示のごとく内方向に少し引き出された形状をなし、その先端には端子D’が形成されている。この端子D’は、第2層目のコイル状の配線パターン層4bが基板2側に転写された時点で、前述した繋ぎ用の配線パターン部150の端子D(図8)と重なるかあるいは極めて隣接された位置にくるように位置設定される。そして、後述する種々の方法によって端子CとC’、DとD’とがそれぞれ接続される。
【0055】
次いで、第2層目のコイル状の配線パターン層4bが転写形成されたその上に、第3層目のコイル状の配線パターン層4cが転写され、形成される(図11)。
【0056】
図11におけるコイル状の配線パターン層4cもまた前述したように、単にリング形状に描かれているが、実際は、一方端をコイル外方に、他方端をコイル内方に備えるコイル状形態(螺旋形状)をなしている。そしてコイル外方に位置するコイルの一方端は、図示のごとく外方向に少し引き出された形状をなし、その先端には端子E’が形成されている。この端子E’は、第3層目のコイル状の配線パターン層4cが基板2側に転写された時点で、前述した繋ぎ用の配線パターン部150の端子E(図8)と重なるかあるいは極めて隣接された位置にくるように位置設定される。この一方で、コイル内方に位置するコイルの他方端は、図示のごとく内方向に少し引き出された形状をなし、その先端には端子F’が形成されている。この端子F’は、第3層目のコイル状の配線パターン層4cが基板2側に転写された時点で、前述した繋ぎ用の配線パターン部150の端子F(図8)と重なるかあるいは極めて隣接された位置にくるように位置設定される。そして、後述する種々の方法によって端子EとE’、FとF’とがそれぞれ接続される。
【0057】
次いで、第3層目のコイル状の配線パターン層4cの上に、第4層目のコイル状の配線パターン層4dが転写、形成される(図12)。
【0058】
図12におけるコイル状の配線パターン層4dもまた前述したように、単にリング形状に描かれているが、実際は、一方端をコイル外方に、他方端をコイル内方に備えるコイル状形態(螺旋形状)をなしている。そしてコイル外方に位置するコイルの一方端は、図示のごとく外方向に少し引き出された形状をなし、その先端には端子G’が形成されている。この端子G’は、第4層目のコイル状の配線パターン層4dが基板2側に転写された時点で、前述した繋ぎ用の配線パターン部150の端子G(図8)と重なるかあるいは極めて隣接された位置にくるように位置設定される。この一方で、コイル内方に位置するコイルの他方端は、図示のごとく内方向に少し引き出された形状をなし、その先端には端子H’が形成されている。この端子H’は、第4層目のコイル状の配線パターン層4dが基板2側に転写された時点で、前述した繋ぎ用の配線パターン部150の端子H(図8)と重なるかあるいは極めて隣接された位置にくるように位置設定される。そして、後述する種々の方法によって端子GとG’、HとH’とがそれぞれ接続される。
【0059】
このようにして、コイル状の配線パターン層4a,4b,4c,4dは4層に積層されるとともに、最初に基板2に形成された繋ぎ用の配線パターン部150の所定位置に接続されて、同一巻き方向かつ一本の連続接続されたコイル部分8が完成する。このように完成されたコイル部分8の平面図が図13に示されており、この図に基づいてコイル部分8中の信号の流れについて説明する。
【0060】
まず、外部から入力された信号はA点を通過した後、第1層目のコイル状の配線パターン層4aの外側から内側に向けてコイル巻き方向に従って(この実施例では左回りが例示されている)流れ、第1層目のコイル状の配線パターン層4aの内方の出口B点に至る。
【0061】
B点に到達した信号は、点線で示される連結線151によってコイルの外方のC点まで送られる。このC点を通過した信号は、第2層目のコイル状の配線パターン層4bの外側から内側に向けてコイル巻き方向に従って(この実施例では左回りが例示されている)流れ、第2層目のコイル状の配線パターン層4bの内方の出口D点に至る。
【0062】
D点に到達した信号は、点線で示される連結線152によってコイルの外方のE点まで送られる。このE点を通過した信号は、第3層目のコイル状の配線パターン層4cの外側から内側に向けてコイル巻き方向に従って(この実施例では左回りが例示されている)流れ、第3層目のコイル状の配線パターン層4cの内方の出口F点に至る。
【0063】
F点に到達した信号は、点線で示される連結線153によってコイルの外方のG点まで送られる。このG点を通過した信号は、第4層目のコイル状の配線パターン層4dの外側から内側に向けてコイル巻き方向に従って(この実施例では左回りが例示されている)流れ、第4層目のコイル状の配線パターン層4dの内方の出口H点に至る。
【0064】
H点に到達した信号は、点線で示される連結線154によってコイルの外方のI点まで送られる。このI点がコイル部分の外部への信号の出口となる。
【0065】
このような信号の流れをもっと分かりやすく簡潔に記載すると、A点→(第1層目のコイル状の配線パターン層4a)→B点→C点→(第2層目のコイル状の配線パターン層4b)→D点→E点→(第3層目のコイル状の配線パターン層4c)→F点→G点→(第4層目のコイル状の配線パターン層4d)→H点→I点となる。
【0066】
なお、上記実施例ではコイル状の配線体を4層に重ねた例を挙げて説明したが、これに限定されることなく種々の数の積層構成を採択することができる。また、巻き方向も左巻きに限定されるものではなく、同一の巻き方向が確保されれば左巻きでも右巻きでもよい。また、同一の巻き方向が確保されれば信号の流れを、コイルの内側から外側にしてもよいことは勿論のことである。
【0067】
次に、同一巻き方向に連続的に一本に接続されたコイル部分8を形成するために、基板2の上に形成された繋ぎ用の配線パターン部150(図8)の所定箇所と、積層された各コイル状の配線パターン層4a,4b,4c,4dの内側および外側の両端部を接続する手段について説明する。
【0068】
具体的な接続部分としては、例えば、前記図8〜図13に示される実施例中のA点とA’点、B点とB’点、C点とC’点、D点とD’点、E点とE’点、F点とF’点、G点とG’点、H点とH’点、I点とI’点である。これらの一対の各点は、重ねられたりあるいは隣接された状態(近接部)で配置された後に接続される。
【0069】
具体的接続法としては、(1) 印刷法、(2) ディスペンス法、(3) 超微粒子吹付け法、(4) レーザー描画法、(5) 選択無電解メッキ法、(6) 選択蒸着法、(7) 溶接接合法、(8) ワイヤーボンディング法、(9) ワイヤーボンディング装置を用いた1ショット法、 (10) レーザーメッキ法、(11)導電体と半田メッキとの積層体の一括転写法、 (12) 金属塊挿入法、(13) 無電解メッキ法等が挙げられる。
【0070】
上記(1) の印刷法による接続は、印刷により接続すべき箇所を構成する導電層相互間に跨がるように導電ペーストまたはハンダを固着して接合部を形成することにより行うものである。用いる印刷方式は特に限定されるものではないが、一般に厚膜の印刷に適し、電子工業分野で多用されているスクリーン印刷が好ましい。スクリーン印刷を行う場合には、予め配線間の接続部に相当する部分に開孔部をもつスクリーン印刷版を作成し、多層配線板上に位置を合わせて配置し、銀ペースト等の導電性ペーストインキを印刷すればよい。
【0071】
また、上記(2) のディスペンス法による接続は、上記の印刷法に類似しているが、導電性のインキを微細なノズルから噴出させ、配線間に接合部を直接描画形成することにより行うものである。具体的には、一般に接着剤等を必要箇所に少量付着させるために用いられている針状の噴出口を有するディスペンサーが使用できる。また、使用する導電性インキの粘度によっては、コンピュータ等の出力装置に使用されているインクジェット方式も使用可能である。
【0072】
上記(3) の超微粒子吹付け法は、超微粒子を高速の気流に乗せて搬送し、多層コイル配線板に近接して設けられた微細なノズルから接続すべき箇所に向かって吹き付けることによって、超微粒子と配線箇所との衝突エネルギーにより相互に燒結して膜を形成する方法であり、ガスデポジション法と呼ばれている方法が利用できる。この方法に用いる装置は、基本的には高真空と低真空の2つの真空槽と、各真空槽を接続する接続パイプからなる。そして、超微粒子は、アルゴンガス等を導入した低真空槽内において真空蒸発法により形成され、また、基板は高真空槽内に設置されている。上記の接続パイプは、低真空槽内の超微粒子の発生する近傍と、高真空槽内の多層コイル配線板の近傍部であって、この配線板に直交する方向とに開口部を有している。各真空槽は、それぞれ真空排気系によって一定の圧力に保たれているため、各真空槽間の圧力差により接続パイプ内には低真空槽から高真空槽へ向かう高速の気流(ガス流)が発生し、低真空槽内で発生した超微粒子はこの気流に乗せられて高真空槽側へ搬送され、配線箇所に衝突して互いに燒結し膜状になる。金、銀、銅、ニッケル等の金属を母材にこの方法を用いることにより、配線間の接続を必要とする箇所に選択的に導電体(接合部)を形成することができる。
【0073】
上記(4) のレーザー描画法は、導電性の微粒子を分散した溶液を多層コイル配線板に塗布し、この塗膜の所望の接続すべき箇所をレーザーによって加熱することにより、樹脂バインダーを分解あるいは蒸発させて除去し、この加熱箇所に導電性微粒子を析出、凝集させて選択的に導電体を形成するものである。溶液としては、ポリエステル樹脂、アクリル樹脂等に金、銀等の導電性微粒子を分散したものを用い、アルゴンレーザー等を絞って照射することにより、数十μm程度の細線を描画することができる。
【0074】
上記(5) の選択無電解メッキ法は、一般にフォトフォーミング法として知られている選択的な無電解メッキ技術を用いることができる。この技術は、還元可能で、かつ無電解メッキに対して触媒となる酸化状態の金属を含む感光剤層を多層コイル配線板上に形成し、この感光剤層を選択的に露光させることにより、無電解メッキに対して触媒となる金属粒子を接続すべき箇所に析出させ、その後、無電解メッキ液に浸漬することにより露光部にのみ選択的なメッキを施すものである。
【0075】
また、上記(6) の選択蒸着法は、薄膜形成技術の一つである選択的膜堆積技術を用いるものである。すなわち、真空槽内に金属、炭素等の導電性元素を含む有機金属ガス、あるいは、導電性元素を含む有機物の蒸気を導入し、真空槽内に設置した多層コイル配線板表面に上記のガスあるいは蒸気を吸着させ、次に、レーザーあるいはイオンビームを、集光あるいは収束して基板に照射し、その部分に吸着しているガスあるいは蒸気を熱または衝突エネルギーによって分解して、金属、炭素等の導電性物質を多層コイル配線板上に堆積させるものである。このような選択蒸着法は、LSIの配線修正技術として実用化されている。具体的には、集光したアルゴンレーザーによってクロム、コバルト、白金、タングステン等を含む有機金属ガスを分解して、これらの金属を所望の修正箇所に堆積する技術、あるいは、ガリウムのイオンビームによってピレン等の有機材料の蒸気を分解して炭素膜を堆積する技術を用いることができる。
【0076】
さらに、上記(7) の溶接接合法は、接続部をレーザーで選択的に加熱し、絶縁樹脂層を溶融・蒸発させ、さらに、導電性層自体も高温に加熱することによって、各配線部における導電性層を相互に融着して接合部を形成し接続するものである。
【0077】
上記(8) のワイヤーボンディング法は、例えば、導通されていない近接部を、ワイヤーボンディング装置を用いて、ワイヤーボンディングを行い接続する方法である。
【0078】
上記(9) のワイヤーボンディング装置を用いた1ショット法は、例えば、導通されていない近接部を、ワイヤーボンディング装置を用いて、1ショット(1回)のボンディングを行い、ブリッジなしの状態で接続する方法である。
【0079】
上記 (10) のレーザーメッキ法は、例えば、パラジウムメッキ液中に、接続操作前の多層コイル配線板を浸漬させた状態で、所定のスポット径、照射面でのパワー等を調整したレーザー(例えば、アルゴンレーザー)を、導通すべき近接部ないしは重なり部に所定時間照射し、照射部分に例えばPd膜を所定厚さに析出させて接続する方法である。なお、好ましくは、パラジウムメッキ液を循環させながらレーザーを照射させるのがよい。また、メッキ液は水洗により除去される。
【0080】
上記(11)の導電体と半田メッキとの積層体の一括転写法は、以下の通り。まず最初に、導電体層と半田メッキ層の積層体を以下の要領で作製する。すなわち、導電性の基板上に、レジスト法を用いて現像し所望のパターン(導電性パターン)を形成した転写基板の上に、例えば、電解メッキを施し導電体層を形成し、この導電体層上に所定の半田メッキ浴組成物を用いて半田メッキを行い、半田メッキ層を形成する。なお、半田メッキ層は、半田メッキの他、半田ペーストのスクリーン印刷、ディッピングでも同様に形成可能である。このようにして積層した積層体を、接続すべき配線部の導通されていない近接部(重なり部においても同様に対処可能である)に一括熱転写し、接続すべき箇所の接続を行う。この際、熱転写温度は半田メッキ層が溶融変形可能な温度である200〜300℃程度の温度範囲で行われる。
【0081】
上記 (12) の金属塊挿入法は、接続すべき配線部の導通されていない近接部の配線間隙に、例えば、直径30〜100μm程度の金属ボールを配置し、しかる後、その上から感圧接着剤を塗布したシートを圧着し、接続すべき箇所を接続する方法である。なお、金属ボールの使用は、より好ましい使用態様であるが、球形でないいわゆる金属片(塊)のようなものでも使用可能である。また、このような金属ボール(塊)は、前記印刷法、ディスペンス法においても接続部の信頼性をより向上させるために使用することもできる。すなわち、金属ボールを設置した後に、前記の印刷ないしはディスペンスを行うのである。
【0082】
上記の(13)無電解メッキ法は、接続前のコイル部分を形成した基板上に無電解メッキ触媒を全面に塗布して触媒層を形成し、次いで、この上にフォトレジストを塗布形成したのち、所定のフォトマスクを用いてレジスト層を密着露光、現像し、コイル部分の接続すべき部分に相当する部分を露出させ、この露出部分を活性化させた後、無電解銅メッキ行い接続部を形成させる手法である。
【0083】
【実施例】
次に、具体的実験例を示して本発明の配線パターン層についてさらに詳細に説明する。
【0084】
実験例1
(1)転写用の配線パターン層4の形成(図2(e)対応))および基板上への配線パターン層4の転写による形成(図1対応)
導電性基板(転写板)として、表面を研磨した厚さ0.15μmのステンレス板を準備し、このステンレス板上に厚さ約5μmのCuを電解メッキにより形成した。すなわち、上記のステンレス板と白金電極を対向させて下記の組成のピロ燐酸銅メッキ浴(pH=8,液温=55℃)中に浸漬し、直流電源の陽極に白金電極を陰極に上記の転写基板を接続し、電流密度3A/dm2 で5分間の通電を行い、厚さ約5μmのCuメッキ膜を形成し導電層31とした。
【0085】
(ピロ燐酸銅メッキ浴の組成)
ピロ燐酸銅 … 94g/l
ピロ燐酸銅カリウム … 340g/l
アンモニア水 … 3cc/l
次いで、このCuメッキ膜の上に厚さ約2000ÅのNiを下記の要領で電解メッキにより形成した。すなわち、下記の組成のメッキ浴(pH=4.2〜4.5,液温=50℃)中に浸漬し、直流電源の陽極に白金電極を陰極に上記の板を接続し、電流密度0.05A/dm2 で3分間の通電を行い、厚さ約2000ÅのNiメッキ膜を形成し導電層33とした。
【0086】
(メッキ浴組成)
スルファミル酸ニッケル … 350g/l
ほう酸 … 40g/l
次いでこの上に、絶縁層としての感光性ポリイミドコーティング液(東レ(株)製,フォトニース:UR−5100FX 100cps)をスピンコート法により膜厚約20μmに塗膜形成した。スピンコート条件は、500rpm−10sec,2000rpm−30secの2段階とした。そしてこの塗膜を70℃のクリーンオーブンで60分、プリベークした。
【0087】
次いで、所定のパターンを備えるマスクを塗膜に密着し、露光装置P−202−G(大日本スクリーン製造(株)製)を用いて密着露光を行った。露光時間は600counts(約30秒)とした。
【0088】
このような密着露光後、フォトニース現像液を(東レ(株)製:DV−605)用いて約20分間現像した後、イソピルアルコールで約1分間リンスを行った。
【0089】
次いで、現像後の感光性ポリイミド(絶縁層)をポストベーク(硬化処理)して感光性ポリイミドを更に硬化させた。硬化処理は、クリーンオーブンを用いて、180℃−60分、300℃−60分の2段階の処理とした。硬化後のポリイミドの膜厚は約10μmであった。
【0090】
次いで、10%の塩化第2鉄溶液を用いて、導電層であるCuメッキ層とNiメッキ層をエッチング処理した。エッチング時間は約5〜10分程度とした。
【0091】
このエッチング処理によって形成された凹凸面全体に粘着剤(接着剤)を塗布した。すなわち、粘着剤(日本カーバイド工業(株)製:ニッセツPE−118)とトルエンを重量比1:1の割合で混合するとともに、さらに硬化剤(日本カーバイド工業(株)製:CK−100)を粘着剤に対して重量比100:1の割合で室温中で約1時間混合したものを粘着剤として用い、このものをスピンナーで塗布して約3μmの膜厚の接着剤層(粘着剤層)を得た。スピンナー条件としては、500rpm−5sec,3000rpm−30secの2段階塗布とした。
【0092】
しかる後、このように作製した積層体の基板への転写を以下の要領で行った。すなわち、25μm厚さのポリイミドフィルムに、室温下、圧力10kgf/cm2 の圧着条件で配線パターン層の転写を行い、配線パターン層を形成した。
【0093】
実験例2
導電性基板(転写板)として、表面を研磨した厚さ0.15μmのステンレス板を準備し、このステンレス板上に厚さ約5μmのCuを電解メッキにより形成した。すなわち、上記のステンレス板と白金電極を対向させて下記の組成のピロ燐酸銅メッキ浴(pH=8,液温=55℃)中に浸漬し、直流電源の陽極に白金電極を陰極に上記の転写基板を接続し、電流密度3A/dm2 で5分間の通電を行い、厚さ約5μmのCuメッキ膜を形成し導電層31とした。
【0094】
(ピロ燐酸銅メッキ浴の組成)
ピロ燐酸銅 … 94g/l
ピロ燐酸銅カリウム … 340g/l
アンモニア水 … 3cc/l
次いで、このCuメッキ膜の上に厚さ約2000ÅのNiを下記の要領で電解メッキにより形成した。すなわち、下記の組成のメッキ浴(pH=4.2〜4.5,液温=50℃)中に浸漬し、直流電源の陽極に白金電極を陰極に上記の板を接続し、電流密度0.05A/dm2 で3分間の通電を行い、厚さ約2000ÅのNiメッキ膜を形成し導電層33とした。
【0095】
(メッキ浴組成)
スルファミル酸ニッケル … 350g/l
ほう酸 … 40g/l
次いでこの上に、絶縁層としてのポリイミドコーティング液(東レ(株)製,セミコファイン:SP−341 100cps)をスピンコート法により膜厚約20μmに塗膜形成した。スピンコート条件は、500rpm−10sec,1500rpm−30secの2段階とした。そしてこの塗膜を110℃、5分間ホットプレート上で乾燥をおこなった。その後、ポジ型レジスト(東京応化工業(株)製,OFPR85 20cps)をスピンコート法により厚さ約1μmとなるように塗布形成した。スピンコート条件は500rpm−5sec,1500rpm−40secの2段階とした。その塗膜を85℃で30分間、温風循環オーブンで乾燥した。
【0096】
次いで、所定のパターンを備えるマスクを塗膜に密着し、露光装置P−202−G(大日本スクリーン製造(株)製)を用いて密着露光した。露光時間は30カウント(約15秒)とした。
【0097】
このような密着露光後、弱アルカリ現像液NMD−3((東京応化工業(株)製)を用いて約1分間現像した後、純水で洗浄を行ない、レジストの所定パターニングを行なった。このようにして現像された所定パターンをマスクとしてポリイミドの層を、上記と同様に、弱アルカリ現像液NMD−3((東京応化工業(株)製)を用いて約2分間エッチングした。その後、アセトンでポジレジストを剥離し、ポリイミドを350℃で熱硬化させた。次いで、10%塩化第2鉄溶液を用いて、導電層である銅メッキ層(Niメッキ層)をエッチング処理した。処理時間は、約5分間程度とした。
【0098】
このエッチング処理によって形成された凹凸面全体に粘着剤(接着剤)を塗布した。すなわち、粘着剤(日本カーバイド工業(株)製:ニッセツPE−118)とトルエンを重量比1:1の割合で混合するとともに、さらに硬化剤(日本カーバイド工業(株)製:CK−100)を粘着剤に対して重量比100:1の割合で室温中で約1時間混合したものを粘着剤として用い、このものをスピンナーで塗布して約3μmの膜厚の接着剤層(粘着剤層)を得た。スピンナー条件としては、500rpm−5sec,3000rpm−30secの2段階塗布とした。
【0099】
しかる後、このように作製した積層体の基板への転写を以下の要領で行った。すなわち、25μm厚さのポリイミドフィルムに、室温下、圧力10kgf/cm2 の圧着条件で配線パターン層の転写を行い、配線パターン層を形成した。
【0100】
実験例3
上記実験例2において、ポリイミドの熱硬化処理を銅メッキ層(Niメッキ層)のエッチング処理後に行った。すなわち、アセトンでポジレジストを剥離し、ポリイミドを350℃で熱硬化させる操作を、導電層である銅メッキ層(Niメッキ層)をエッチング処理した後に行った。それ以外は、上記実験例2と同様にして、実験例3の配線パターン層を形成した。
【0101】
このようにして本発明の配線パターン層の具体的作製の実験(実験例1〜3)を行った結果、本発明では配線パターン層形成のための特別な版が不要であり、配線パターン層を転写前に検査でき、製品歩留の向上が図られることが確認できた。また、接着剤層、絶縁層、導電層の一体的な転写ができ、工程の簡略化が図られるということも確認できた。
【0102】
さらに、本発明の配線パターン層を用いて図3に示されるような多層プリント配線板、図4に示されるような静電アクチュエータの電極、および図6に示されるような非接触ICカード用の多層コイルを、それぞれに作製したところ、いずれも良好な機能を果たすことが実験的に確認された。
【0103】
【発明の効果】
以上詳述したように、本発明によれば、基板上に形成される配線パターン層であって、該配線パターン層は、接着剤層、絶縁層、導電層を順次一体的に備えるとともに、一体的に転写されて形成されてなるように構成され、またその製造方法は、導電性基板の上に導電層を形成する工程と、この導電層上に絶縁層をパターン形成する工程と、該絶縁層のパターンに沿って前記導電層をエッチングする工程と、少なくとも絶縁層の表面に接着剤層を形成する工程と、これらの工程によって導電性基板の上にパターン形成された導電層、絶縁層および接着剤層を一体的に配線すべき基板上に転写する工程とを含んで構成されるので、特に、配線パターン層形成のための特別な版を作ることなく作製でき、また、配線パターン層を転写前に検査できるので、製品歩留の向上が図られるという効果を奏する。また、接着剤層、絶縁層、導電層の一体的な転写ができ、工程の簡略化が図られるという効果を奏する。
【図面の簡単な説明】
【図1】基板上に本発明の配線パターン層が形成されている状態を示す概略断面図である。
【図2】本発明の配線パターン層の製造方法を経時的に示した概略断面図である。
【図3】本発明の配線パターン層を多層プリント配線板に応用した場合の概略断面図である。
【図4】本発明の配線パターン層を静電アクチュエータの電極に応用した場合の概略斜視図である。
【図5】図4に至る前の静電アクチュエータの電極形成の概略斜視図である。
【図6】本発明の配線パターン層の具体的応用例を示したものであり、非接触ICカード、特に、基板の上に4層に積層されたコイル状の配線パターン層を含むコイル部分の断面を模式的に示した図である。
【図7】図6の平面図である。
【図8】基板上に繋ぎ用の配線パターン部が配置された平面図である。
【図9】第1層目のコイル状の配線パターン層の平面図である。
【図10】第2層目のコイル状の配線パターン層の平面図である。
【図11】第3層目のコイル状の配線パターン層の平面図である。
【図12】第4層目のコイル状の配線パターン層の平面図である。
【図13】転写法により積層され完成されたコイル部分の平面図である。
【符号の説明】
2…基板
3…導電性基板
4,5,6…配線パターン層
10…接着剤層
20…絶縁層
30(31,33)…導電層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring pattern layer and a manufacturing method thereof, and more particularly to a wiring pattern layer used for a multilayer printed wiring board, an electrostatic actuator, a coil housed in a non-contact IC card, and the manufacturing method thereof.
[0002]
[Prior art]
Due to the dramatic development of semiconductor technology, semiconductor packages have rapidly become smaller, more pins, fine pitch, and miniaturized electronic components, and entered the era of so-called high-density packaging. Accompanying this, for example, printed wiring boards are being made more multilayered and thinner from single-sided wiring to double-sided wiring.
[0003]
Currently, a subtractive method and an additive method are mainly used for forming a copper pattern on a printed wiring board.
[0004]
The subtractive method is a method in which a hole is formed in a copper-clad laminate, copper is plated on the inside and the surface of the hole, and a pattern is formed by photoetching. This subtractive method is technically highly complete and low in cost, but it is difficult to form a fine pattern due to restrictions such as the thickness of the copper foil.
[0005]
On the other hand, in the additive method, a resist is formed on a part other than the circuit pattern forming part on the laminated board containing the electroless plating catalyst, and a circuit pattern is formed on the exposed part of the laminated board by electroless copper plating or the like. It is a method to do. Although this additive method can form a fine pattern, it is difficult in terms of cost and reliability.
[0006]
In the case of a multilayer substrate, a method of laminating a single-sided or double-sided printed wiring board produced by the above method together with a semi-cured prepreg in which a glass cloth is impregnated with an epoxy resin or the like is used. Yes. In this case, the prepreg functions as an adhesive for each layer, and the connection between the layers is performed by creating a through hole and applying electroless plating or the like to the inside.
[0007]
In addition, with the progress of high-density packaging, multilayer boards are required to be thinner and lighter, while high wiring capacity per unit area is required, board thickness per layer, interlayer connection and component mounting methods, etc. Has been devised.
[0008]
However, the production of multi-layer boards using double-sided printed wiring boards produced by the subtractive method described above will increase the density due to the precision of drilling for hole formation in double-sided printed wiring boards and the limit of miniaturization. There was a limit and it was difficult to reduce the manufacturing cost.
[0009]
On the other hand, in recent years, a multilayer wiring board produced by sequentially laminating a conductor pattern layer and an insulating layer on a substrate has been developed to satisfy the above requirements. Since this multilayer wiring board is produced by alternately performing photo-etching of the copper plating layer and patterning of the photosensitive resin, high-definition wiring and interlayer connection at an arbitrary position are possible.
[0010]
However, in this method, copper plating and photoetching are alternately performed a plurality of times, which makes the process complicated. In addition, because of the serial process of stacking one layer on the substrate, it is difficult to regenerate the product if trouble occurs in the intermediate process. This has hindered the reduction of manufacturing costs.
[0011]
In order to cope with such problems, a transfer plate for forming a conductive layer and an insulating layer is individually prepared, and a wiring pattern layer is formed by sequentially laminating a conductive layer and an insulating layer by a method according to a printing method. A method of forming has been proposed.
[0012]
[Problems to be solved by the invention]
However, in the method using the individual transfer plates described above, it is essential to use a so-called plate, and in order to guarantee the quality of the wiring pattern layer, it is necessary to always inspect the deterioration of the plate. Also, with this method, it is normal for the pattern abnormality to be found only by looking at the wiring pattern layer after transfer. In this case as well, if trouble occurs in the intermediate process, it becomes difficult to regenerate the product and reduce manufacturing costs. I can't plan. In addition, since the individual layers are sequentially laminated, there is a disadvantage that the process becomes complicated.
[0013]
The present invention has been devised under such circumstances, and its purpose is to eliminate the need for a special plate for forming the wiring pattern layer, so that the wiring pattern layer can be inspected before transfer, and the product process is improved. An object of the present invention is to provide a wiring pattern layer and a method for manufacturing the same that can improve the yield. It is another object of the present invention to provide a wiring pattern layer and a method for manufacturing the wiring pattern layer that can integrally transfer an adhesive layer, an insulating layer, and a conductive layer and can simplify the process.
[0014]
[Means for Solving the Problems]
  In order to achieve such an object, the wiring pattern layer manufacturing method of the present invention includes a step of forming a conductive layer on a conductive substrate, a step of patterning an insulating layer on the conductive layer, A step of etching the conductive layer along the pattern of the insulating layer, a step of forming an adhesive layer on at least the surface of the insulating layer, and a conductive layer and an insulating layer patterned on the conductive substrate by these steps And a step of transferring the adhesive layer onto the substrate to be integrally wired, and the step of forming the conductive layer on the conductive substrate includes the first and second different in at least two kinds of compositions This includes a stacking operation of sequentially stacking conductive layers, and the second conductive layer located on the insulating layer side is configured to be a Ni layer or a Cr layer.
[0015]
  Moreover, as a preferable aspect of the present invention, the first conductive layer is configured to be a Cu layer.
[0016]
As a more preferred embodiment of the present invention, the step of forming the conductive layer is configured to be performed by electrolytic plating.
[0017]
Further, as a more preferable aspect of the present invention, the step of patterning the insulating layer is performed by applying a photosensitive resin composition, exposing through a mask having a predetermined pattern, and developing. The
[0018]
As a more preferred aspect of the present invention, the step of patterning the insulating layer is performed by applying a photosensitive resin composition, exposing and developing through a mask having a predetermined pattern, and further thermosetting. Configured as follows.
[0019]
Further, as a more preferable aspect of the present invention, the step of patterning the insulating layer includes applying and drying an insulating resin, applying a photosensitive resin composition thereon, and applying the photosensitive resin composition to a predetermined pattern. After the exposure / development through the mask, the insulating resin is etched using the developed photosensitive resin composition as a mask.
[0020]
Further, as a more preferable aspect of the present invention, the step of patterning the insulating layer includes applying and drying an insulating resin, applying a photosensitive resin composition thereon, and applying the photosensitive resin composition to a predetermined pattern. After the exposure / development through the mask, the insulating resin is etched using the developed photosensitive resin composition as a mask, and then thermally cured.
[0021]
In particular, the wiring pattern layer of the present invention can be produced without making a special plate for forming the wiring pattern layer. In addition, the wiring pattern layer can be inspected before transfer, and the product yield can be improved. In addition, the adhesive layer, the insulating layer, and the conductive layer can be integrally transferred, and the process can be simplified.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0023]
FIG. 1 is a schematic cross-sectional view showing a state in which a wiring pattern layer 4 of the present invention is formed on a substrate 2. In FIG. 1, the wiring pattern layer 4 is formed by sequentially including an adhesive layer 10, an insulating layer 20, and conductive layers 31 and 33. The wiring pattern layer 4 made of these laminates is formed by being integrally transferred as will be described later. Of the conductive layers 31 and 33, the main conductive layer for wiring is the uppermost conductive layer 31, and of course, only one conductive layer may be provided.
[0024]
The substrate 2 itself on which the wiring pattern layer 4 of the present invention is formed is not particularly limited. For example, when the substrate 2 is a substrate constituting a multilayer printed wiring board, a glass epoxy substrate, polyimide substrate, alumina A substrate such as a ceramic substrate or a composite substrate of glass epoxy and polyimide can be used. The thickness of the substrate 2 is usually in the range of about 5 to 1000 μm.
[0025]
The thickness of the wiring pattern layer 4 is set to 1000 μm or less, preferably in the range of 5 to 100 μm, so that the wiring pattern layers 4 can be stacked and climbed over without defects.
[0026]
The conductive layer 31 is usually used as a wiring layer and is made of any conductive material such as copper (Cu), silver (Ag), gold (Au), nickel (Ni), chromium (Cr), Zinc (Zn), tin (Sn), platinum (Pt), etc. can be used, but Cu is particularly preferably used. When Cu is used for wiring, the film thickness must be 1 to 20 μm, preferably 3 to 10 μm. In some cases, the entire wiring pattern layer 4 is simply used as an insulating layer. In this case, since the conductive layer 31 only needs a function as a peeling layer, the film thickness is not so much. About enough.
[0027]
The other conductive layer 33 located below the conductive layer 31 is formed mainly to facilitate pattern development of the insulating layer 20 in a manufacturing process as will be described later. The film thickness of the conductive layer 33 is usually about 0.01 to 1 μm. Examples of the material of the conductive layer 33 to be used include all metals that can be electroplated as described above, but Ni, Cr, or the like is preferably used. Moreover, these laminated bodies may be sufficient. Therefore, the conductive layer is not limited to a two-layered laminate of Cu / Ni and Cu / Cr, and may be a laminate of three or more layers such as Cu / Ni / Cr.
[0028]
Examples of the material used for the insulating layer 20 include polyimide, epoxy resin, butadiene resin, phenol resin, and polyolefin. Among these, in particular, when high voltage resistance is required (for example, when the wiring pattern layer 4 is applied to a strip electrode of an electrostatic actuator), it is preferable to use polyimide. Moreover, if productivity is considered, what has photosensitivity is good. Further, the insulating layer 20 may include a layer made of a non-photosensitive insulating resin and a layer made of a photosensitive resin composition (two-layer configuration). In the case of this two-layer structure, the layer made of non-photosensitive insulating resin may be the above polyimide, epoxy resin, butadiene resin, phenol resin, polyolefin, or the like. In the case of this two-layer configuration, the layer made of the photosensitive resin composition may be removed as necessary after film formation.
[0029]
The thickness of the insulating layer 20 is 1 to 100 μm, preferably about 5 to 20 μm.
[0030]
The adhesive layer 10 is not particularly limited as long as it has adhesiveness and has an adhesive force that can be transferred. Specific examples of the material include an epoxy resin, an acrylic resin, and a urethane resin. The film thickness is not particularly limited as long as the film can exhibit an adhesive force that can be transferred.
[0031]
Next, a method for manufacturing the wiring pattern layer will be described with reference to FIG.
[0032]
First, a conductive substrate 3 is prepared, and a conductive layer 31 made of Cu, for example, and a conductive layer 33 made of Ni, for example, are formed on the substrate 3 (FIG. 2A). The conductive layers 31 and 33 are formed by electrolytic plating, vapor deposition, sputtering, or the like. In this embodiment, the conductive layer is exemplified as a two-layered laminate, but the number of laminated layers is not particularly limited, and can be one layer or three or more.
[0033]
Next, the insulating layer 20 is patterned on the conductive layer 33. That is, for example, photosensitive polyimide 20 ′ is applied on the conductive layer 33, and then pattern exposure is performed using a pattern forming mask 25 and an ultraviolet irradiation device (FIG. 2B). The unexposed portion is removed and developed to pattern the insulating layer 20 (FIG. 2C). At this time, by providing the conductive layer 33 made of, for example, Ni as described above, sufficient development is possible and sufficient resolution is obtained.
[0034]
Furthermore, it is preferable that the photosensitive polyimide as the insulating layer 20 is heat-cured (post-baked) at a processing temperature of about 200 to 350 ° C. (processing time of about 30 minutes to 1 hour) at the time of pattern formation. By doing so, the curing of the polyimide is further accelerated and the voltage resistance is remarkably improved. Therefore, when an insulating layer having high withstand voltage is required, it is one of suitable choices to perform a thermosetting (post-bake) treatment using polyimide as an insulating material. Moreover, even if such high-temperature heat treatment is performed, thermal oxidation of the conductive layer 31 for wiring made of Cu can be prevented, and increase in conductive resistance can be prevented. This is because the surface of the conductive layer 31 is not exposed. In this respect as well, a significant feature of the present invention that cannot be obtained by the prior art is seen. Incidentally, in the conventional technique, the insulating layer (polyimide) must be thermally cured after the pattern wiring, which causes a disadvantage that the Cu for wiring is oxidized to increase the conductive resistance.
[0035]
The insulating layer 20 is not necessarily required to have photosensitivity. In other words, although the manufacturing process may take extra, there is a technique in which a photosensitive resist layer is further placed on the applied insulating layer 20, and after the resist is patterned, the insulating layer 20 is similarly patterned by etching. It should be used. That is, an insulating resin such as polyimide, epoxy resin, butadiene resin, phenol resin, or polyolefin as described above is applied and dried, a photosensitive resin composition is applied thereon, and the photosensitive resin composition is applied in a predetermined pattern. After the exposure / development through the mask, the insulating layer 20 may be formed by etching the insulating resin using the developed photosensitive resin composition as a mask. In addition, you may remove the photosensitive resin composition used as a mask finally as needed. Thereafter, or after pattern formation of insulating layers 31 and 33 described later, the above-described thermosetting treatment (post-bake) is performed as a preferred mode.
[0036]
After the pattern formation of the insulating layer 20, the insulating layer 20 is used as a mask pattern, and the conductive layers 31 and 33 are etched with an etching solution to form a wiring pattern layer having a predetermined pattern (FIG. 2D). ). As an etching solution, for example, when Cu / Ni is an etching target, a ferric chloride solution, 5HNO is used.Three ・ 5CHThree COOH 2H2 SOFour The one diluted with water is used. In the present invention, there is an excellent effect that the wiring pattern layer can be checked at this point. In other words, since the wiring pattern layer can be checked before the wiring pattern layer is transferred, the probability that the pattern formed after the transfer will be defective is extremely low, and the product yield is greatly improved. . By the way, with the conventionally proposed technology, the wiring can be checked only after the wiring pattern layer is transferred to the substrate to be transferred, so that the entire substrate is defective due to one wiring defect.
[0037]
After such an etching process, the adhesive layer 10 is formed on the surface of the insulating layer 20 by means such as coating, and the wiring pattern layer 4 is completed (FIG. 2E). It is sufficient if the adhesive layer 10 is formed on the surface of the insulating layer 20, but considering the simplicity of the adhesive application process, one side of the substrate shown in FIG. It may be applied over the entire surface.
[0038]
The wiring pattern layer 4 thus formed is pressure-bonded onto the substrate 2 together with the conductive substrate 3, and then the wiring pattern layer 4 is transferred onto the substrate 2 by removing only the conductive substrate 3. (FIG. 1). For the pressure bonding, any means such as roller pressure bonding, plate pressure bonding, and vacuum pressure bonding may be used. Further, when the adhesive layer 10 exhibits tackiness or adhesiveness by heating, thermocompression bonding can also be performed.
[0039]
Note that the conductive substrate 3 removed last can be washed and used again.
[0040]
Next, further specific application examples of the wiring pattern layer 4 of the present invention as described above will be described. However, the use of the wiring pattern layer 4 of the present invention is not limited to these specific applications.
[0041]
First, an example in which the wiring pattern layer 4 of the present invention is first applied to the formation of a multilayer printed wiring board is shown in FIG.
[0042]
The multilayer printed wiring board 9 shown in FIG. 3 prepares, for example, three types of conductive substrates 3 having wiring pattern layers 4 as shown in FIG. 3 is transferred onto the substrate 2 of FIG. 3 (FIG. 3). That is, first, the wiring pattern layer 4 as shown in FIG. 2 (e) is transferred onto the substrate 2, and then the wiring pattern layer 5 arranged in a direction orthogonal to this is formed by transfer. The wiring pattern layer 6 arranged in the orthogonal direction is formed on the wiring pattern layer 5 by transfer. Since these wiring pattern layers 4, 5, and 6 are each provided with the insulating layer 20, the mutual insulation is ensured. Moreover, since these wiring pattern layers 4, 5, and 6 are each provided with the conductive layer 30 (31, 33), the conductive layers can be connected to each other at an intersection or proximity of each pattern layer.
[0043]
Next, an example in which the wiring pattern layer 4 of the present invention is applied to an electrode portion formed on a so-called electrostatic actuator stator (may be a moving element) will be described with reference to FIG. FIG. 4 is a perspective view in which three electrode portions 45, 46 and 47 are formed on the insulating substrate 41. The first electrode portion 45 includes an extraction electrode portion 45a and a strip electrode portion 45b, the second electrode portion 46 includes an extraction electrode portion 46a and a strip electrode portion 46b, and the third electrode portion 47 includes: A take-out electrode portion 47a and a strip-like electrode portion 47b are provided, and these have a comb shape as can be seen from the drawings. The positional relationship between the first electrode portion 45 and the second electrode portion 46 is arranged on the insulating substrate 41 without intersecting each other (can be easily understood by looking at FIG. 5). There is no problem with the insulation. However, since the third electrode portion 47 partially overlaps the second electrode portion 46 as shown in FIG. 4, extremely high insulation (voltage resistance) is required between them. It becomes. This is because a high voltage of about 1 kV is applied to each electrode. Therefore, if the third electrode portion 47 is formed using the wiring pattern layer of the present invention, it is not necessary to provide an insulator between the second and third electrode portions in a new process, and extremely It is possible to easily form an electrode portion with guaranteed insulation (voltage resistance). In this case, polyimide (particularly heat-cured) is optimal as the material of the insulating layer 20 of the wiring pattern layer of the present invention. In this application example, the case where an overlapping portion is generated between two patterns has been illustrated. However, it is needless to say that the present invention is not limited to this and can be appropriately applied to a case where an overlapping portion is generated between three or more patterns.
[0044]
Next, an example in which the wiring pattern layer 4 of the present invention is applied to a multilayer coil housed in a so-called non-contact IC card will be described with reference to FIGS.
[0045]
FIG. 6 shows a non-contact IC card to which the wiring pattern layer of the present invention is applied, in particular, a coil portion 8 including coil-shaped wiring pattern layers 4a, 4b, 4c and 4d laminated on the substrate 2 in four layers. It is the figure which showed the cross section typically. FIG. 7 is a plan view of FIG. The coil portion 8 further includes a connection wiring pattern portion (not shown) in addition to the coil-shaped wiring pattern layers 4a, 4b, 4c, and 4d. The connecting wiring pattern portion is formed on the substrate 2 and below the coiled wiring pattern layer 4a. The connecting wiring pattern portion has at least terminals for wiring and / or connecting lines for wiring as will be described in detail later, and each of the coiled wiring pattern layers 4a, 4b, 4c, 4d. It plays the role of connecting continuously in the same winding direction. A specific method for continuously connecting in the same winding direction will be described later. Such a coil portion 8 normally functions by being electromagnetically coupled to an external terminal.
[0046]
Each of the coil-shaped wiring pattern layers 4a, 4b, 4c, and 4d in FIGS. 6 and 7 is simply drawn in a ring shape in order to facilitate understanding of the present invention and avoid the complexity of the line portions in the drawings. However, in practice, it has a coiled form (spiral shape) in which one end is located outside the coil and the other end is located inside the coil.
[0047]
The four coil-shaped wiring pattern layers 4a, 4b, 4c, and 4d are respectively a combination of an adhesive layer 10, an insulating layer 20, and a conductive layer 30 (31, 33) as shown in FIG. It is made up of. The coil-shaped wiring pattern layers 4a, 4b, 4c, and 4d are laminated by the adhesiveness or adhesiveness of each adhesive layer 10. Lamination is performed by an overprinting method in which sequential transfer lamination is performed as described later. Further, the insulation at the overlapping portion of the two or more coiled wiring pattern portions to be laminated is maintained by the insulating layer 20 constituting the coiled wiring pattern portion located in the upper layer. The lowermost coiled wiring pattern portion 4a is provided on the substrate 2 via the connecting wiring pattern portion (not shown), but the insulation from the connecting wiring pattern portion is as follows. This is realized by the insulating layer 20.
[0048]
The four-layered coil-shaped wiring pattern layers 4a, 4b, 4c, and 4d are all coil-shaped wiring bodies in the same winding direction (for example, all the left-handed if left-handed).
[0049]
Note that the transfer pattern layer for transfer used when the coiled wiring pattern layers 4a, 4b, 4c, and 4d are laminated on the substrate 2 by transfer may be manufactured in accordance with the method shown in FIG.
[0050]
A method of forming the coil portion 8 including the connecting wiring pattern portion on the substrate 2 using such a transfer pattern layer for transfer will be described.
[0051]
First, as shown in the plan view of FIG. 8, a wiring pattern portion 150 for connecting a predetermined pattern is formed on the substrate 2. In the wiring pattern portion 150 in the figure, “◯” indicates terminals A to I for wiring, between terminals BC, between terminals DE, between terminals FG, and between terminals HI. Are connected by connecting lines 151, 152, 153 and 154 for wiring, respectively. The terminals A to I and the connecting lines 151, 152, 153, and 154 may have any conductivity and can be formed as a fine pattern (width of 5 μm or more, thickness of about 5 to 30 μm). ), And there is no particular limitation on the formation method. For example, it can be formed according to various photolithography methods and the transfer method described above. When the transfer method is used, there is an advantage that all the coil portions 8 including the connecting wiring pattern portion 150 can be efficiently formed by the transfer method.
[0052]
On the wiring pattern portion 150 for connection, a first-layer coiled wiring pattern layer 4a of the present invention as shown in FIG. 9 is formed by a transfer method.
[0053]
The coil-like wiring pattern layer 4a in FIG. 9 is simply drawn in a ring shape in order to facilitate understanding of the present invention and to avoid the complexity of the line part of the drawing. On the other hand, it has a coiled form (spiral shape) with the other end inside the coil. Then, one end of the coil located outside the coil has a shape slightly drawn outward as shown in the figure, and a terminal A 'is formed at the tip. This terminal A ′ overlaps or is very adjacent to the terminal A (FIG. 8) of the connecting wiring pattern portion 150 when the first-layer coiled wiring pattern layer 4a is transferred to the substrate 2. The position is set so as to come to the set position. On the other hand, the other end of the coil located inside the coil has a shape slightly drawn inward as shown in the figure, and a terminal B 'is formed at the tip thereof. This terminal B ′ overlaps with the terminal B (FIG. 8) of the above-described connecting wiring pattern portion 150 at the time when the first-layer coiled wiring pattern layer 4a is transferred to the substrate 2 side. The position is set so as to come to the adjacent position. Then, the terminals A and A ', and B and B' are connected by various suitable methods as will be described later. Further, the presence of these terminals is not essential, and the ends of the connecting lines may be simply connected by various methods to be described later.
[0054]
Next, the coil-shaped wiring pattern layer 4b of the second layer is transferred and formed on the coil-shaped wiring pattern layer 4a of the first layer (FIG. 10). The coil-shaped wiring pattern layer 4b in FIG. 10 is also simply drawn in a ring shape as described above. However, in actuality, a coil-shaped configuration (spiral) having one end outside the coil and the other end inside the coil. Shape). Then, one end of the coil located outside the coil has a shape slightly drawn outward as shown in the figure, and a terminal C 'is formed at the tip. This terminal C ′ overlaps with the terminal C (FIG. 8) of the connecting wiring pattern portion 150 at the time when the second-layer coiled wiring pattern layer 4b is transferred to the substrate 2 side, or extremely The position is set so as to come to the adjacent position. On the other hand, the other end of the coil located inside the coil has a shape slightly drawn inward as shown in the figure, and a terminal D 'is formed at the tip thereof. The terminal D ′ overlaps with the terminal D (FIG. 8) of the connecting wiring pattern portion 150 described above at the time when the second-layer coiled wiring pattern layer 4b is transferred to the substrate 2 side or extremely. The position is set so as to come to the adjacent position. Then, the terminals C and C ′ and D and D ′ are connected by various methods to be described later.
[0055]
Next, the coil-shaped wiring pattern layer 4c of the third layer is transferred and formed on the coil-shaped wiring pattern layer 4b of the second layer (FIG. 11).
[0056]
As described above, the coil-shaped wiring pattern layer 4c in FIG. 11 is also drawn in a ring shape. However, in actuality, a coil-shaped configuration (spiral) having one end on the outer side of the coil and the other end on the inner side of the coil. Shape). Then, one end of the coil located outside the coil has a shape drawn slightly outward as shown in the figure, and a terminal E 'is formed at the tip thereof. This terminal E ′ overlaps the terminal E (FIG. 8) of the connecting wiring pattern portion 150 at the time when the third-layer coiled wiring pattern layer 4c is transferred to the substrate 2 side or extremely The position is set so as to come to the adjacent position. On the other hand, the other end of the coil located inside the coil has a shape slightly pulled inward as shown in the figure, and a terminal F 'is formed at the tip thereof. The terminal F ′ overlaps with the terminal F (FIG. 8) of the connecting wiring pattern portion 150 at the time when the third-layer coiled wiring pattern layer 4c is transferred to the substrate 2 side or extremely The position is set so as to come to the adjacent position. The terminals E and E 'and F and F' are connected by various methods to be described later.
[0057]
Next, a fourth-layer coiled wiring pattern layer 4d is transferred and formed on the third-layer coiled wiring pattern layer 4c (FIG. 12).
[0058]
The coil-shaped wiring pattern layer 4d in FIG. 12 is also simply drawn in a ring shape as described above, but in actuality, a coil-shaped configuration (spiral) having one end outside the coil and the other end inside the coil. Shape). Then, one end of the coil located outside the coil has a shape slightly drawn outward as shown in the figure, and a terminal G 'is formed at the tip thereof. This terminal G ′ overlaps with the terminal G (FIG. 8) of the connecting wiring pattern portion 150 described above at the time when the fourth coil-shaped wiring pattern layer 4d is transferred to the substrate 2 side or extremely. The position is set so as to come to the adjacent position. On the other hand, the other end of the coil located inside the coil has a shape slightly drawn inward as shown in the figure, and a terminal H 'is formed at the tip thereof. The terminal H ′ overlaps the terminal H (FIG. 8) of the connecting wiring pattern portion 150 described above at the time when the coil-shaped wiring pattern layer 4d of the fourth layer is transferred to the substrate 2 side or extremely. The position is set so as to come to the adjacent position. Then, the terminals G and G ′ and H and H ′ are connected by various methods to be described later.
[0059]
In this way, the coil-like wiring pattern layers 4a, 4b, 4c, and 4d are stacked in four layers and connected to a predetermined position of the connecting wiring pattern portion 150 formed on the substrate 2 first, One continuous coil portion 8 in the same winding direction is completed. A plan view of the coil portion 8 thus completed is shown in FIG. 13, and the flow of signals in the coil portion 8 will be described with reference to FIG.
[0060]
First, an externally input signal passes through point A, and then follows the coil winding direction from the outer side to the inner side of the first-layer coiled wiring pattern layer 4a (in this embodiment, the counterclockwise direction is illustrated). Flow) to the inner exit B point of the coil-shaped wiring pattern layer 4a of the first layer.
[0061]
The signal that has reached the point B is sent to the point C outside the coil by a connecting line 151 indicated by a dotted line. The signal passing through the point C flows from the outside to the inside of the second-layer coiled wiring pattern layer 4b in accordance with the coil winding direction (in this embodiment, counterclockwise is illustrated), and the second layer It reaches the inner exit D point of the coiled wiring pattern layer 4b of the eye.
[0062]
The signal that has reached point D is sent to point E outside the coil via connecting line 152 indicated by a dotted line. The signal passing through the point E flows from the outer side to the inner side of the coil-shaped wiring pattern layer 4c of the third layer according to the coil winding direction (in this embodiment, counterclockwise is illustrated), and the third layer It reaches the inner exit F point of the coiled wiring pattern layer 4c of the eye.
[0063]
The signal that has reached the point F is sent to the point G outside the coil via a connecting line 153 indicated by a dotted line. The signal passing through the point G flows from the outside to the inside of the fourth-layer coiled wiring pattern layer 4d according to the coil winding direction (in this embodiment, counterclockwise is illustrated), and the fourth layer It reaches the inner exit H point of the coiled wiring pattern layer 4d of the eye.
[0064]
The signal that has reached the point H is sent to the point I outside the coil by a connecting line 154 indicated by a dotted line. This point I serves as an output of the signal to the outside of the coil portion.
[0065]
To describe such a signal flow in a more concise and simple manner, point A → (first layer coiled wiring pattern layer 4a) → B point → C point → (second layer coiled wiring pattern) Layer 4b) → D point → E point → (third layer coiled wiring pattern layer 4c) → F point → G point → (fourth layer coiled wiring pattern layer 4d) → H point → I It becomes a point.
[0066]
In addition, although the said Example gave and demonstrated the example which piled up the coil-shaped wiring body in four layers, it is not limited to this, A various number of laminated structure is employable. Further, the winding direction is not limited to left-handed winding, and may be left-handed or right-handed as long as the same winding direction is secured. Of course, if the same winding direction is ensured, the signal flow may be changed from the inside to the outside of the coil.
[0067]
Next, in order to form the coil portions 8 that are continuously connected in the same winding direction, a predetermined portion of the wiring pattern portion 150 (FIG. 8) for connection formed on the substrate 2 and the lamination Means for connecting the inner and outer ends of each of the coiled wiring pattern layers 4a, 4b, 4c, and 4d will be described.
[0068]
As specific connection portions, for example, points A and A ′, points B and B ′, points C and C ′, points D and D ′ in the embodiment shown in FIGS. , Points E and E ′, points F and F ′, points G and G ′, points H and H ′, points I and I ′. Each of these pairs of points is connected after being placed in an overlapping or adjacent state (proximity portion).
[0069]
Specific connection methods include (1) printing method, (2) dispensing method, (3) ultrafine particle spraying method, (4) laser drawing method, (5) selective electroless plating method, and (6) selective vapor deposition method. , (7) Welding method, (8) Wire bonding method, (9) One shot method using wire bonding equipment, (10) Laser plating method, (11) Batch transfer of laminate of conductor and solder plating (12) Metal lump insertion method, (13) Electroless plating method, etc.
[0070]
The connection by the printing method of (1) is performed by fixing a conductive paste or solder so as to straddle between the conductive layers constituting the portion to be connected by printing to form a joint. The printing method to be used is not particularly limited, but screen printing generally suitable for thick film printing and frequently used in the electronics industry is preferable. When screen printing is performed, a screen printing plate having an opening in a portion corresponding to a connecting portion between wirings is prepared in advance, and aligned on a multilayer wiring board, and a conductive paste such as a silver paste. What is necessary is just to print an ink.
[0071]
The connection by the dispensing method in (2) is similar to the above printing method, but is performed by ejecting conductive ink from fine nozzles and directly drawing and forming the joint between the wirings. It is. Specifically, a dispenser having a needle-like spout that is generally used for attaching a small amount of adhesive or the like to a required portion can be used. Moreover, the inkjet system currently used for output devices, such as a computer, can also be used depending on the viscosity of the conductive ink to be used.
[0072]
The ultrafine particle spraying method of (3) above is carried by carrying ultrafine particles in a high-speed air stream, and sprayed from a fine nozzle provided close to the multilayer coil wiring board toward the place to be connected, This is a method for forming a film by mutually sintering by collision energy between ultrafine particles and wiring locations, and a method called a gas deposition method can be used. The apparatus used for this method basically comprises two vacuum chambers of high vacuum and low vacuum, and connection pipes connecting the vacuum chambers. The ultrafine particles are formed by a vacuum evaporation method in a low vacuum chamber into which argon gas or the like is introduced, and the substrate is placed in the high vacuum chamber. The connection pipe has an opening in the vicinity of the generation of ultrafine particles in the low vacuum chamber and in the vicinity of the multilayer coil wiring board in the high vacuum chamber and in a direction perpendicular to the wiring board. Yes. Since each vacuum chamber is maintained at a constant pressure by the vacuum exhaust system, a high-speed air flow (gas flow) from the low vacuum chamber to the high vacuum chamber is generated in the connection pipe due to the pressure difference between the vacuum chambers. The ultrafine particles generated and generated in the low vacuum chamber are carried in this air stream and conveyed to the high vacuum chamber side, collide with the wiring locations and are sintered together to form a film. By using this method using a metal such as gold, silver, copper, or nickel as a base material, a conductor (junction) can be selectively formed at a location that requires connection between wirings.
[0073]
In the laser drawing method of (4) above, the resin binder is decomposed or coated by applying a solution in which conductive fine particles are dispersed to a multilayer coil wiring board and heating the desired portion of the coating film with a laser. It is removed by evaporation, and conductive fine particles are deposited and agglomerated at the heated portion to selectively form a conductor. As the solution, a fine resin of about several tens of μm can be drawn by using a polyester resin, an acrylic resin, or the like in which conductive fine particles such as gold and silver are dispersed and irradiating with an argon laser.
[0074]
As the selective electroless plating method (5), a selective electroless plating technique generally known as a photoforming method can be used. In this technique, a photosensitizer layer containing a metal in an oxidation state that can be reduced and becomes a catalyst for electroless plating is formed on a multilayer coil wiring board, and the photosensitizer layer is selectively exposed, Metal particles that serve as a catalyst for electroless plating are deposited at locations to be connected, and then immersed in an electroless plating solution, thereby selectively plating only the exposed portion.
[0075]
Further, the selective vapor deposition method (6) uses a selective film deposition technique which is one of thin film formation techniques. That is, an organic metal gas containing a conductive element such as metal, carbon or the like, or an organic vapor containing a conductive element is introduced into the vacuum chamber, and the gas or the above gas is applied to the surface of the multilayer coil wiring board installed in the vacuum chamber. Vapor is adsorbed, and then a laser or ion beam is focused or focused to irradiate the substrate, and the gas or vapor adsorbed on that part is decomposed by heat or collision energy, so that metal, carbon, etc. A conductive substance is deposited on the multilayer coil wiring board. Such a selective vapor deposition method has been put into practical use as an LSI wiring correction technique. More specifically, a focused argon laser decomposes organometallic gases containing chromium, cobalt, platinum, tungsten, etc., and deposits these metals on the desired correction site, or pyrene by a gallium ion beam. A technique of depositing a carbon film by decomposing vapor of an organic material such as the above can be used.
[0076]
Further, in the welding joining method of (7), the connection part is selectively heated with a laser, the insulating resin layer is melted and evaporated, and further, the conductive layer itself is also heated to a high temperature. The conductive layers are fused to each other to form and connect a joint.
[0077]
The wire bonding method (8) is, for example, a method in which a non-conductive proximity portion is connected by wire bonding using a wire bonding apparatus.
[0078]
In the one-shot method using the wire bonding apparatus (9) above, for example, a non-conductive proximity part is bonded by one shot (one time) using a wire bonding apparatus and connected without a bridge. It is a method to do.
[0079]
The laser plating method of the above (10) is, for example, a laser in which a predetermined spot diameter, power on the irradiation surface, etc. are adjusted in a state in which a multilayer coil wiring board before connection operation is immersed in a palladium plating solution (for example, , Argon laser) is applied to a proximity part or an overlapping part to be conducted for a predetermined time, and a Pd film, for example, is deposited to a predetermined thickness and connected to the irradiated part. It is preferable to irradiate the laser while circulating the palladium plating solution. The plating solution is removed by washing with water.
[0080]
The batch transfer method for the laminate of the conductor (11) and the solder plating of (11) is as follows. First, a laminate of a conductor layer and a solder plating layer is produced as follows. That is, a conductive layer is formed by performing, for example, electroplating on a transfer substrate on which a desired pattern (conductive pattern) is formed by development using a resist method on a conductive substrate. On the top, solder plating is performed using a predetermined solder plating bath composition to form a solder plating layer. The solder plating layer can be similarly formed by screen printing or dipping of solder paste in addition to solder plating. The laminated body thus laminated is collectively heat-transferred to a non-conducting adjacent portion of the wiring portion to be connected (the same can be dealt with in the overlapping portion) to connect the portions to be connected. At this time, the thermal transfer temperature is performed in a temperature range of about 200 to 300 ° C. that is a temperature at which the solder plating layer can be melted and deformed.
[0081]
In the metal lump insertion method of (12) above, for example, a metal ball having a diameter of about 30 to 100 μm is disposed in the wiring gap in the adjacent portion where the wiring portion to be connected is not conducted. This is a method in which a sheet to which an adhesive is applied is pressure-bonded to connect portions to be connected. The use of metal balls is a more preferable use mode, but it is also possible to use so-called metal pieces (lumps) that are not spherical. Further, such metal balls (lumps) can also be used to improve the reliability of the connection part in the printing method and the dispensing method. That is, after the metal ball is installed, the printing or dispensing is performed.
[0082]
In the above (13) electroless plating method, an electroless plating catalyst is applied to the entire surface of the substrate on which the coil portion before connection is formed to form a catalyst layer, and then a photoresist is applied and formed thereon. Then, the resist layer is closely exposed and developed using a predetermined photomask to expose a portion corresponding to the portion to be connected of the coil portion, and after activating this exposed portion, electroless copper plating is performed to connect the connecting portion. It is a technique to form.
[0083]
【Example】
Next, the wiring pattern layer of the present invention will be described in more detail by showing a specific experimental example.
[0084]
Experimental example 1
(1) Formation of wiring pattern layer 4 for transfer (corresponding to FIG. 2 (e))) and formation of wiring pattern layer 4 on a substrate by transfer (corresponding to FIG. 1)
As a conductive substrate (transfer plate), a 0.15 μm-thick stainless steel plate with a polished surface was prepared, and about 5 μm thick Cu was formed on the stainless steel plate by electrolytic plating. That is, the stainless steel plate and the platinum electrode are opposed to each other and immersed in a copper pyrophosphate plating bath (pH = 8, liquid temperature = 55 ° C.) having the following composition, and the platinum electrode is used as the anode of the DC power source and the cathode is used as the cathode. Connecting transfer substrate, current density 3A / dm2 Then, energization was performed for 5 minutes, and a Cu plating film having a thickness of about 5 μm was formed as the conductive layer 31.
[0085]
(Composition of copper pyrophosphate plating bath)
Copper pyrophosphate: 94 g / l
Copper potassium pyrophosphate: 340 g / l
Ammonia water: 3cc / l
Next, Ni having a thickness of about 2000 mm was formed on the Cu plating film by electrolytic plating in the following manner. That is, it was immersed in a plating bath (pH = 4.2 to 4.5, liquid temperature = 50 ° C.) having the following composition, a platinum electrode was connected to the anode of a DC power source, and the above plate was connected to the cathode, and the current density was 0. .05A / dm2 The conductive layer 33 was formed by energizing for 3 minutes to form a Ni plating film having a thickness of about 2000 mm.
[0086]
(Plating bath composition)
Nickel sulfamylate: 350 g / l
Boric acid: 40 g / l
Next, a photosensitive polyimide coating solution (manufactured by Toray Industries, Inc., Photo Nice: UR-5100FX 100 cps) as an insulating layer was formed thereon with a film thickness of about 20 μm by spin coating. The spin coating conditions were in two stages of 500 rpm-10 sec and 2000 rpm-30 sec. This coating film was pre-baked in a clean oven at 70 ° C. for 60 minutes.
[0087]
Next, a mask having a predetermined pattern was closely attached to the coating film, and contact exposure was performed using an exposure apparatus P-202-G (manufactured by Dainippon Screen Mfg. Co., Ltd.). The exposure time was 600 counts (about 30 seconds).
[0088]
After such contact exposure, after developing for about 20 minutes using a Photo Nice developer (Toray Industries, Inc .: DV-605), rinsing with isopropyl alcohol was performed for about 1 minute.
[0089]
Subsequently, the developed photosensitive polyimide (insulating layer) was post-baked (cured) to further cure the photosensitive polyimide. The curing treatment was performed in two stages using a clean oven at 180 ° C. for 60 minutes and 300 ° C. for 60 minutes. The film thickness of the polyimide after curing was about 10 μm.
[0090]
Next, using a 10% ferric chloride solution, the Cu plating layer and the Ni plating layer, which are conductive layers, were etched. The etching time was about 5 to 10 minutes.
[0091]
A pressure-sensitive adhesive (adhesive) was applied to the entire concavo-convex surface formed by this etching process. That is, the pressure-sensitive adhesive (Nippon Carbide Industries Co., Ltd .: Nissetsu PE-118) and toluene were mixed at a weight ratio of 1: 1, and the curing agent (Nippon Carbide Industries Co., Ltd .: CK-100) was further added. An adhesive layer (adhesive layer) having a film thickness of about 3 μm is applied as a pressure-sensitive adhesive mixed at a ratio of 100: 1 by weight with respect to the pressure-sensitive adhesive at room temperature for about 1 hour. Got. As spinner conditions, it was set as the 2-step application | coating of 500rpm-5sec and 3000rpm-30sec.
[0092]
Thereafter, the laminated body thus produced was transferred onto the substrate in the following manner. That is, a pressure of 10 kgf / cm is applied to a polyimide film having a thickness of 25 μm at room temperature.2 The wiring pattern layer was transferred under the pressure bonding conditions of to form a wiring pattern layer.
[0093]
Experimental example 2
As a conductive substrate (transfer plate), a 0.15 μm-thick stainless steel plate with a polished surface was prepared, and about 5 μm thick Cu was formed on the stainless steel plate by electrolytic plating. That is, the stainless steel plate and the platinum electrode are opposed to each other and immersed in a copper pyrophosphate plating bath (pH = 8, liquid temperature = 55 ° C.) having the following composition, and the platinum electrode is used as the anode of the DC power source and the cathode is used as the cathode. Connecting transfer substrate, current density 3A / dm2 Then, energization was performed for 5 minutes, and a Cu plating film having a thickness of about 5 μm was formed as the conductive layer 31.
[0094]
(Composition of copper pyrophosphate plating bath)
Copper pyrophosphate: 94 g / l
Copper potassium pyrophosphate: 340 g / l
Ammonia water: 3cc / l
Next, Ni having a thickness of about 2000 mm was formed on the Cu plating film by electrolytic plating in the following manner. That is, it was immersed in a plating bath (pH = 4.2 to 4.5, liquid temperature = 50 ° C.) having the following composition, a platinum electrode was connected to the anode of a DC power source, and the above plate was connected to the cathode, and the current density was 0. .05A / dm2 The conductive layer 33 was formed by energizing for 3 minutes to form a Ni plating film having a thickness of about 2000 mm.
[0095]
(Plating bath composition)
Nickel sulfamylate: 350 g / l
Boric acid: 40 g / l
Next, a polyimide coating solution (Semicofine: SP-341 100 cps, manufactured by Toray Industries, Inc.) as an insulating layer was formed thereon with a film thickness of about 20 μm by spin coating. The spin coating conditions were in two stages of 500 rpm-10 sec and 1500 rpm-30 sec. Then, this coating film was dried on a hot plate at 110 ° C. for 5 minutes. Thereafter, a positive resist (manufactured by Tokyo Ohka Kogyo Co., Ltd., OFPR85 20 cps) was formed by spin coating so as to have a thickness of about 1 μm. The spin coating conditions were two stages of 500 rpm-5 sec and 1500 rpm-40 sec. The coating film was dried in a hot air circulating oven at 85 ° C. for 30 minutes.
[0096]
Next, a mask having a predetermined pattern was closely adhered to the coating film, and contact exposure was performed using an exposure apparatus P-202-G (manufactured by Dainippon Screen Mfg. Co., Ltd.). The exposure time was 30 counts (about 15 seconds).
[0097]
After such close contact exposure, development was performed for about 1 minute using a weak alkaline developer NMD-3 (manufactured by Tokyo Ohka Kogyo Co., Ltd.), followed by washing with pure water to perform predetermined patterning of the resist. The polyimide layer was etched for about 2 minutes using a weak alkaline developer NMD-3 (manufactured by Tokyo Ohka Kogyo Co., Ltd.) in the same manner as described above using the predetermined pattern developed in this manner as a mask, and then acetone. Then, the positive resist was peeled off, and the polyimide was thermally cured at 350 ° C. Next, a copper plating layer (Ni plating layer) as a conductive layer was etched using a 10% ferric chloride solution. For about 5 minutes.
[0098]
A pressure-sensitive adhesive (adhesive) was applied to the entire concavo-convex surface formed by this etching process. That is, the pressure-sensitive adhesive (Nippon Carbide Industries Co., Ltd .: Nissetsu PE-118) and toluene were mixed at a weight ratio of 1: 1, and the curing agent (Nippon Carbide Industries Co., Ltd .: CK-100) was further added. An adhesive layer (adhesive layer) having a film thickness of about 3 μm is applied as a pressure-sensitive adhesive mixed at a ratio of 100: 1 by weight with respect to the pressure-sensitive adhesive at room temperature for about 1 hour. Got. As spinner conditions, it was set as the 2-step application | coating of 500rpm-5sec and 3000rpm-30sec.
[0099]
Thereafter, the laminated body thus produced was transferred onto the substrate in the following manner. That is, a pressure of 10 kgf / cm is applied to a polyimide film having a thickness of 25 μm at room temperature.2 The wiring pattern layer was transferred under the pressure bonding conditions of to form a wiring pattern layer.
[0100]
Experimental example 3
In Experimental Example 2, the polyimide thermosetting treatment was performed after the copper plating layer (Ni plating layer) etching treatment. That is, the operation of peeling the positive resist with acetone and thermally curing the polyimide at 350 ° C. was performed after etching the copper plating layer (Ni plating layer) as the conductive layer. Other than that was carried out similarly to the said experimental example 2, and formed the wiring pattern layer of the experimental example 3. FIG.
[0101]
As a result of conducting experiments (Experimental Examples 1 to 3) for concrete production of the wiring pattern layer of the present invention as described above, the present invention does not require a special plate for forming the wiring pattern layer. Inspection was possible before transfer, and it was confirmed that the product yield was improved. It was also confirmed that the adhesive layer, the insulating layer, and the conductive layer can be integrally transferred, and the process can be simplified.
[0102]
Further, using the wiring pattern layer of the present invention, a multilayer printed wiring board as shown in FIG. 3, an electrode of an electrostatic actuator as shown in FIG. 4, and a non-contact IC card as shown in FIG. When multilayer coils were produced for each, it was experimentally confirmed that each of them achieved a good function.
[0103]
【The invention's effect】
As described above in detail, according to the present invention, a wiring pattern layer is formed on a substrate, and the wiring pattern layer is integrally provided with an adhesive layer, an insulating layer, and a conductive layer sequentially. And the manufacturing method thereof includes a step of forming a conductive layer on a conductive substrate, a step of patterning an insulating layer on the conductive layer, and the insulating layer. Etching the conductive layer along the pattern of the layer, forming an adhesive layer on at least the surface of the insulating layer, a conductive layer patterned on the conductive substrate by these steps, an insulating layer, and And the step of transferring the adhesive layer onto the substrate to be integrally wired, and in particular, can be produced without making a special plate for forming the wiring pattern layer. Can be inspected before transfer Since an effect of improving the product yield is achieved. Further, the adhesive layer, the insulating layer, and the conductive layer can be integrally transferred, and the process can be simplified.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a state in which a wiring pattern layer of the present invention is formed on a substrate.
FIG. 2 is a schematic cross-sectional view showing a method for manufacturing a wiring pattern layer of the present invention over time.
FIG. 3 is a schematic cross-sectional view when the wiring pattern layer of the present invention is applied to a multilayer printed wiring board.
FIG. 4 is a schematic perspective view when the wiring pattern layer of the present invention is applied to an electrode of an electrostatic actuator.
5 is a schematic perspective view of electrode formation of the electrostatic actuator before reaching FIG. 4. FIG.
FIG. 6 shows a specific application example of the wiring pattern layer of the present invention, and is a non-contact IC card, in particular, a coil portion including a coil-shaped wiring pattern layer laminated in four layers on a substrate. It is the figure which showed the cross section typically.
7 is a plan view of FIG. 6. FIG.
FIG. 8 is a plan view in which wiring pattern portions for connection are arranged on a substrate.
FIG. 9 is a plan view of a first-layer coiled wiring pattern layer.
FIG. 10 is a plan view of a second-layer coiled wiring pattern layer.
FIG. 11 is a plan view of a third-layer coiled wiring pattern layer.
FIG. 12 is a plan view of a fourth coil-shaped wiring pattern layer.
FIG. 13 is a plan view of a coil portion laminated and completed by a transfer method.
[Explanation of symbols]
2 ... Board
3 ... conductive substrate
4, 5, 6 ... wiring pattern layer
10: Adhesive layer
20 ... Insulating layer
30 (31, 33) ... conductive layer

Claims (7)

導電性基板の上に導電層を形成する工程と、この導電層上に絶縁層をパターン形成する工程と、該絶縁層のパターンに沿って前記導電層をエッチングする工程と、少なくとも絶縁層の表面に接着剤層を形成する工程と、これらの工程によって導電性基板の上にパターン形成された導電層、絶縁層および接着剤層を一体的に配線すべき基板上に転写する工程とを含む、配線パターン層の製造方法であって、
前記導電性基板の上に導電層を形成する工程は、少なくとも2種類の組成の異なる第1および第2の導電性層を順次積層する積層操作を含み、前記絶縁層側に位置する第2の導電性層がNi層またはCr層であることを特徴とする配線パターン層の製造方法。
Forming a conductive layer on the conductive substrate, patterning an insulating layer on the conductive layer, etching the conductive layer along the pattern of the insulating layer, and at least a surface of the insulating layer Forming an adhesive layer on the substrate, and transferring the conductive layer, the insulating layer and the adhesive layer patterned on the conductive substrate by these steps onto the substrate to be integrally wired , A method of manufacturing a wiring pattern layer,
The step of forming a conductive layer on the conductive substrate includes a stacking operation of sequentially stacking at least two kinds of first and second conductive layers having different compositions, and includes a second operation located on the insulating layer side. A method for producing a wiring pattern layer, wherein the conductive layer is a Ni layer or a Cr layer.
前記第1の導電性層がCu層である請求項1に記載の配線パターン層の製造方法。The method for manufacturing a wiring pattern layer according to claim 1, wherein the first conductive layer is a Cu layer. 前記導電層を形成する工程は、電解メッキによって行われてなる請求項1または請求項2に記載の配線パターン層の製造方法。The method for manufacturing a wiring pattern layer according to claim 1, wherein the step of forming the conductive layer is performed by electrolytic plating. 前記絶縁層をパターン形成する工程は、感光性樹脂組成物を塗布し、所定のパターンのマスクを介して露光後、現像することによって行われてなる請求項1ないし請求項3のいずれかに記載の配線パターン層の製造方法。The step of the insulating layer pattern formation, a photosensitive resin composition was applied, after exposure through a mask having a predetermined pattern, according to any one of claims 1 to 3 comprising been made by developing Manufacturing method of the wiring pattern layer. 前記絶縁層をパターン形成する工程は、感光性樹脂組成物を塗布し、所定のパターンのマスクを介して露光、現像後、さらに熱硬化することによって行われてなる請求項1ないし請求項3のいずれかに記載の配線パターン層の製造方法。The process of forming the pattern of the insulating layer is performed by applying a photosensitive resin composition, exposing and developing through a mask having a predetermined pattern, and further thermosetting . The manufacturing method of the wiring pattern layer in any one . 前記絶縁層をパターン形成する工程は、絶縁樹脂を塗布・乾燥し、その上に感光性樹脂組成物を塗布し、当該感光性樹脂組成物を所定のパターンのマスクを介して露光・現像後、さらに、その現像された感光性樹脂組成物をマスクとして絶縁樹脂をエッチングすることによって行われてなる請求項1ないし請求項3のいずれかに記載の配線パターン層の製造方法。The step of patterning the insulating layer is performed by applying and drying an insulating resin, applying a photosensitive resin composition thereon, and exposing and developing the photosensitive resin composition through a mask having a predetermined pattern. The method for producing a wiring pattern layer according to any one of claims 1 to 3, further comprising etching the insulating resin using the developed photosensitive resin composition as a mask. 前記絶縁層をパターン形成する工程は、絶縁樹脂を塗布・乾燥し、その上に感光性樹脂組成物を塗布し、当該感光性樹脂組成物を所定のパターンのマスクを介して露光・現像後、さらに、その現像された感光性樹脂組成物をマスクとして絶縁樹脂をエッチングし、しかる後、熱硬化することによって行われてなる請求項1ないし請求項3のいずれかに記載の配線パターン層の製造方法。The step of patterning the insulating layer is performed by applying and drying an insulating resin, applying a photosensitive resin composition thereon, and exposing and developing the photosensitive resin composition through a mask having a predetermined pattern. 4. The process for producing a wiring pattern layer according to claim 1, wherein the insulating resin is etched using the developed photosensitive resin composition as a mask and then thermally cured. Method.
JP4539496A 1995-06-06 1996-02-07 Manufacturing method of wiring pattern layer Expired - Fee Related JP3752007B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4539496A JP3752007B2 (en) 1995-06-06 1996-02-07 Manufacturing method of wiring pattern layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16303795 1995-06-06
JP7-163037 1995-06-06
JP4539496A JP3752007B2 (en) 1995-06-06 1996-02-07 Manufacturing method of wiring pattern layer

Publications (2)

Publication Number Publication Date
JPH0955576A JPH0955576A (en) 1997-02-25
JP3752007B2 true JP3752007B2 (en) 2006-03-08

Family

ID=26385370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4539496A Expired - Fee Related JP3752007B2 (en) 1995-06-06 1996-02-07 Manufacturing method of wiring pattern layer

Country Status (1)

Country Link
JP (1) JP3752007B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3451373B2 (en) 1999-11-24 2003-09-29 オムロン株式会社 Manufacturing method of data carrier capable of reading electromagnetic wave
CN102557388B (en) * 2012-01-09 2014-05-07 济南大学 Composite sludge flocculation dehydration conditioner prepared by using red mud

Also Published As

Publication number Publication date
JPH0955576A (en) 1997-02-25

Similar Documents

Publication Publication Date Title
US6378199B1 (en) Multi-layer printed-wiring board process for producing
JP5213094B2 (en) Method and process for embedding conductive vias in a dielectric layer
US6555209B1 (en) Method of manufacturing multilayer wiring board
JPH0837376A (en) Manufacture of multilayered circuit board
TW200307494A (en) Flexible multi-layered wiring substrate and its manufacturing method
KR100272739B1 (en) Multilayer printed wiring board and its manufacture and transferring plate and its manufacture
JP3752007B2 (en) Manufacturing method of wiring pattern layer
JP3787181B2 (en) Multilayer printed wiring board and manufacturing method thereof
TW201330728A (en) Printed circuit board and method for manufacturing the same
KR101272664B1 (en) Multilayer printed circuit board including metal pattern including a seed layer and a plating layer, and method for manufacturing the same
JP3390791B2 (en) Multilayer printed wiring board, method for manufacturing the same, transfer master used for manufacturing multilayer printed wiring board, and method for manufacturing the same
JP3787178B2 (en) Manufacturing method of multilayer printed wiring board
JPH08307054A (en) Multilayer printed wiring board and its manufacture
JP3787179B2 (en) Manufacturing method of multilayer printed wiring board
JP3787180B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP3766459B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP3787177B2 (en) Manufacturing method of multilayer printed wiring board
JPS62123935A (en) Manufacture of printed coil
JPH09130056A (en) Multilayer wiring board and manufacture thereof
JPH0964544A (en) Multilayered printed wiring board and production thereof
JP3857112B2 (en) Electronic circuit forming method
JPH0974282A (en) Multilayer printed wiring board and manufacture thereof
JPH0974285A (en) Multilayer printed wiring board and manufacture thereof
CN117440599A (en) Circuit board structure and manufacturing method thereof
JPH0974283A (en) Multilayer printed wiring board and manufacture thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050727

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Written amendment

Effective date: 20050922

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051209

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20121216

LAPS Cancellation because of no payment of annual fees