JP3749083B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP3749083B2 JP3749083B2 JP2000128944A JP2000128944A JP3749083B2 JP 3749083 B2 JP3749083 B2 JP 3749083B2 JP 2000128944 A JP2000128944 A JP 2000128944A JP 2000128944 A JP2000128944 A JP 2000128944A JP 3749083 B2 JP3749083 B2 JP 3749083B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- mask
- light
- shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、超電導装置、マイクロマシーン、電子デバイス等の電子装置の製造方法、それに用いるパターン形成方法、これらに用いる光学マクス及びその製造方法に関し、特に、半導体集積回路装置の製造工程における露光技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置の製造においては、微細パターンを半導体ウエハ上に転写する方法としてリソグラフィ技術が用いられる。リソグラフィ技術においては主に投影露光装置が用いられ、投影露光装置に装着したホトマスクのパターンを半導体ウエハ上に転写してデバイスパターンを形成する。
【０００３】
通常のホトマスクは、透明石英基板平坦な表面上に形成されたクロム（Ｃｒ）等の遮光材を加工して作成される。すなわち、石英基板の平坦な表面上にクロム等からなる遮光膜が所望の形状で形成されて構成されている。遮光膜の加工は、例えば、遮光膜上に電子線感応レジストを塗布した後、その電子線感応レジストに電子線描画装置にて所望のパターンを描画し、続いて現像により所望の形状のレジストパターンを形成し、しかる後、そのレジストパターンをマスクとしてドライエッチングやウエットエッチングを施して遮光膜を加工する。その後、レジストを除去した後、洗浄等を行い、所望の形状の遮光パターンを透明石英基板上に形成している。
【０００４】
近年、ＬＳＩの高集積化が進み、動作速度の向上が求められるとともに回路パターンの微細化が要求されるようになってきた。この傾向は特にトランジスタ動作速度に大きな影響を与えるゲートパターンにおいて激しい。すでに一部のロジックＬＳＩ製品では、ＫｒＦエキシマレーザ（波長２４８ｎｍ）の露光装置を用いて０．１μｍのゲートパターン形成も行なわれている。
【０００５】
また、半導体メモリにおいてもその低コスト化を図るべく微細化が進められており、ＫｒＦエキシマレーザを用いた露光装置でハーフピッチ０．１８μｍルールのＤＲＡＭ(Dynamic Random Access Memory)が製品化されている。ＫｒＦスキャナを用いた０．１３μｍルールのＤＲＡＭの開発も行なわれているところである。
【０００６】
露光波長よりはるかに小さなパターン解像が可能になるのは超解像と呼ばれる露光法によるところが大きい。この超解像の中で微細パターン形成に効果があるのが位相シフト露光法と呼ばれるものであり、例えば、特開昭５８−１７３７４４号公報に開示されている。この位相シフト露光法は、ホトマスクの露光光の透過部すなわちガラス面が出ているウインドウ部に遮光部を挟んで交互に露光光の位相を反転させる位相シフタと呼ばれる構造物を形成し、このホトマスクを用いて露光を行なう方法である。両透過部を通ってくる光の位相が反転しているため、間に存在している遮光部で光の振幅が０になるところが生じる。振幅が０であれば光のインテンシティも０となり、分解能が飛躍的に向上する。
【０００７】
また、この他にマスクに関する技術を開示したものとして特開平９−２１１８３７号公報や特開平５−２８９３０７号公報があげられる。
【０００８】
【発明が解決しようとする課題】
位相シフタはホトマスク基体のガラス板の一部を掘り込む掘り込みタイプのもの、ホトマスク基体の上に位相を反転させる膜厚を持った透明膜を形成するタイプのもの、とこれらの２つをミックスしたタイプのものとがある。
【０００９】
掘り込みタイプの位相シフトマスクは次のように作成される。図２Ａ(ａ)に示すようにマスク基体（石英基板）２０１の平坦表面上に遮光体となるＣｒ膜２０２をスパッタ法で被着し、その上にＥＢレジスト２０３を塗布する。その上で遮光体用パターンをＥＢ描画(２０４の矢印で示す)する。現像を行なってレジストパターン２０５を形成し（図２Ａ(ｂ))、ドライエッチングあるいはウエットエッチングによってＣｒ膜２０２のエッチングを行ない（図２Ａ(ｃ))、レジストを除去して遮光体パターン２０６を形成する（図２Ａ(ｄ))。その後ＥＢレジスト２０７を塗布して位相シフタを形成するためのパターンを露光(２０８の矢印で示す)する（図２Ａ(ｅ))。現像を行なってレジストパターン２０９を形成し（図２Ｂ(ｆ))、石英基板をドライエッチングによって所望の深さ掘り込む（図２Ｂ(ｇ))。レジストを剥離して両開口部２１０、２１１の位相差を検査し（図２Ｂ(ｈ))、位相差を生じせしめる掘り込み量が目標値に達していない場合再度ＥＢレジスト２１２を塗布し、シフタパターン描画２１３を行ない（図２Ｂ(ｉ))、現像を行なってシフタパターン２１４を形成し（図２Ｂ(ｊ))、石英基板を再度ドライエッチングし（図２Ｃ(ｋ))、レジスト剥離と位相差検査（図２Ｃ(ｌ))を行なう。その後、図２Ｃ(ｍ)に示すようにウエットエッチングを行なってＣｒ膜を庇にした庇構造２１５を形成し、掘り込み型位相シフトマスクを製造する。
【００１０】
一方、透明膜形成タイプ（以下、シフタ上置きタイプと呼ぶ）の位相シフトマスクは次のように作成される。図３Ａ(ａ)に示すようにマスク基体（石英基板）３０１の平坦な表面上に遮光体となるＣｒ膜３０２をスパッタ法で被着し、その上にＥＢレジスト３０３を塗布する。その上で遮光体用パターンをＥＢ描画(３０４)する。現像を行ないレジストパターン３０５を形成し（図３Ａ(ｂ))、ドライエッチングあるいはウエットエッチングによってＣｒ膜をエッチングし（図３Ａ(ｃ))、レジストを除去して遮光体パターン３０６を形成する（図３Ａ(ｄ))。その後、塗布ガラスＳＯＧ(Spin on Glass)を塗布し、熱処理等を行なって透明シフタ膜３０７を形成する（図３Ａ(ｅ))。その後、ＥＢレジスト３０８を塗布して位相シフタを形成するためのパターンを露光(３０９)する（図３Ｂ(ｆ))。現像を行なってレジストパターン３１０を形成し（図３Ｂ(ｇ))、透明シフタ膜をドライエッチングあるいはウエットエッチングする（図３Ｂ(ｈ))。レジストを剥離して両開口部３１１、３１２の位相差を検査し、位相シフトマスクを得る。
【００１１】
上記した両方法とも遮光体としては金属のＣｒ膜が使用され、しかもその遮光体パターンの正確性が要求されることからこの金属Ｃｒ膜は石英基板の平坦な表面上にスパッタ法で形成される。
【００１２】
また、この位相シフトマスクの活用形態としては図４に示すように、光学的に孤立パターンと見なせる遮光パターン４０１に対し、その遮光体４０１の両側で光学的光路差４０２により位相差を持たせるシフタ エッジ タイプと、図５に示すようにライン アンド スペースのような近接密集した遮光パターン５０１に対して開口部に交互に位相シフタ５０２を配置するレベンソンタイプとがある。ここで図４および図５の４０３、５０３はともにガラス基板を示す。どちらの場合も開口部の両側でそこを透過する露光光の位相を反転させる構造において差はない。
【００１３】
前述した掘り込み型位相シフトマスクの転写特性上の問題点は、図６(ａ)に示すようにガラス基板６０１を掘り込んでいない、あるいは掘り込み量の少ない開口部６０２（この部分のことを以下０相と呼ぶ）とガラス基板を深く掘り込んだ開口部６０３（この部分のことを以下π相と呼ぶ）での透過光量がＣｒ遮光体側壁６０４の下に形成されたガラス基板側面部６０５での光散乱によって変わり、このことが原因となって０／π差と呼ばれるパターンの寸法差が生じることである。
【００１４】
このことを防止するために、図６(ｂ)に示すようにガラス側面部６１１をＣｒ遮光体６１３のエッジ６１２から後退させ、ガラス側面部から散乱される光をＣｒ遮光体で遮るサイドエッチ掘り込み型が提案される。
【００１５】
しかし、この場合にはＣｒ遮光体６１３を支えているガラスの幅６１４がパターンの微細化にともない細くなり、強度の観点から微細化に耐えられないという問題がある。特に、図６(ｃ)に示すような０相６０２においてもガラス基板６０１を掘っている両側掘りタイプのマスクでは、このＣｒとガラスの接触面積の問題は大きな問題である。細いガラス支柱６１６でＣｒの遮光体６１３を支える必要があり、多数の複雑な微細パターンになればなるほど深刻な問題となる。
【００１６】
さらに近年、露光装置のマスク倍率が１０×から５×、さらには４×へと移行しており、これに伴ってマスク上の寸法もデバイス寸法の微細化よりさらに加速されて微細化を進ませる必要があるため、この支柱の細さは転写限界を決める決定的課題となってくる。また、製造上このポケット部６１５に異物がたまり、マスクの歩留まりが上がりにくいという問題がある。また、ドライエッチングを用いてシフタを掘り込む際には、エッチング マイクロ ローディング効果によってパターン寸法にともない掘り込み深さが異なり、したがってパターン寸法に応じて位相角が異なるという問題がある。さらに、図２Ａ〜図２Ｃに示したようにマスク製造工程数が多く、マスク製造コストが高く、製造にかかる時間が時間が長くＴＡＴ(Turn Around Time)が大きく、工程数が多いことから歩留まりが低いという問題がある。
【００１７】
また一方、前述したシフタ上置き型位相シフトマスクでは図５に示すように、シフタ５０２を遮光体であるＣｒ遮光膜５０１上に形成することから一定の膜厚で位相シフタを形成できず、位相角がパターン寸法に応じて変わり、また一つのパターンの中でもパターン中央部５０４と周辺部５０５で位相（即ち、シフタ膜厚）が変わるという問題がある。
【００１８】
更に又、上記問題を解決するために位相シフタを先に作成しその上にＣｒ遮光膜を形成しようとしても、シフタからなる段差をもった基板上にスパッタＣｒ膜を無欠陥、高品質に形成するのは極めて困難である。さらに遮光体であるＣｒ膜がシフタ上に形成されるため、Ｃｒ膜の表面はフラットではなくなり、傾斜乃至凹凸構造を持ち、露光光の反射が大きくなって、パターン転写特性が劣化するという問題がある。例えば、図１６に示すように石英透明基板からなるブランクス１４０１上に形成されたＣｒ膜１４０３の表面には反射防止のため酸化Ｃｒ層１４０４を形成し、薄膜干渉現象を使ってＣｒ膜表面からの反射を防止する対策を施こすことが提案されるが、シフタパターン１４０２にＣｒ膜が一部被るためそのＣｒ膜表面が傾斜乃至凹凸面を呈し、部分的に斜めの部分１４０５が生じ、そこの酸化Ｃｒ膜の膜厚を所定の反射防止条件に正確に制御できないため、同図中に１４０６及び１４０７の矢印で示すように反射率が部分的に異なり、転写特性が劣化するという微細パターン化の上で極めて重要な問題がある。
【００１９】
従って、前記したような複雑な微細パターンを有する電子装置をかかるマスクと投影露光技術を駆使して精度よく高い歩留まりで製造することはますます難しくなってきている。
【００２０】
本発明は、位相シフトマスクを用いた電子装置の改良された製造方法を提供することを目的とするものである。例えば、０．１μｍ以下の幅や間隔を有する複数の微細パターンで構成される電子装置を投影露光技術及び位相シフトマスク技術を用いて歩留まりよく製造する方法を提供することを目的としている。
【００２１】
本発明の他の目的は、かかる電子装置の製造方法に適した微細パターンの形成方法及びそのための改良されたマスクを提供することにある。
【００２２】
また、本発明の更に他の目的は、位相シフトマスクを用いた電子装置の製造方法において、露光装置のパターン転写精度を向上させることのできる改良された技術を提供することにある。
【００２３】
更に具体的には、位相角制御性の高い位相シフトマスクを用いて投影露光する際に遮光体面からの反射光等の影響による寸法精度劣化の生じない微細パターン形成方法を提供すること及びそれを用いて微細な電子装置を提供することを目的としている。
【００２４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば以下の通りである。
【００２５】
即ち、本発明では、透明板の平坦な表面に所定の厚さの位相シフタ膜が部分的に形成され、このシフタ膜の端部を覆って非金属からなる所定パターンの遮光膜が部分的に設けられたマスクを用いて、投影露光技術によってこの遮光パターンを被加工物の表面に設けられた感光性膜に転写し、この感光性膜を現像することによって電子装置が製造される。更に具体的には、上記非金属の遮光膜が上記シフタ膜の端部を含んでシフタ膜及び透明板の表面上に部分的に延在して設けられたマスクを用いた投影露光によって上記パターンが転写される。
【００２６】
他の本発明では、透明板の平坦な表面に所定の深さ又は高さの凹部又は凸部が部分的に形成され、この凹部又は凸部の端部を覆って非金属からなる所定パターンの遮光膜が部分的に設けられたマスクを用いて、投影露光技術によってこの遮光パターンを被加工物の表面に設けられた感光性膜に転写し、この感光性膜を現像することによって電子装置が製造される。更に具体的には、上記非金属の遮光膜が上記透明板の凹部又は凸部の端部を含んでそれに隣接する透明板の凹部及び凸部表面上に部分的に延在して設けられたマスクを用いた投影露光によって上記パターンが転写される。
【００２７】
上記いずれの発明においても、平坦な透明板表面に位相シフト手段が形成されるため転写する際の露光光に対する位相シフタの位相シフト量を所定の領域にわたって精度よく確保することができる。
【００２８】
また、上記いずれの発明においても、非金属からなる遮光膜としては転写時の露光光に対して反射率がＣｒ膜等の金属膜よりも小さいものが望ましく、例えば、誘電体、高抵抗体又は有機体の膜を用いることが望ましい。更に具体的には、この遮光膜自身が感光性を呈した膜であれば上記マスク自体を製造するのにも好都合であり、例えば、ノボラック樹脂若しくはフェノール樹脂等のフォトレジスト膜を用いることが望ましい。或いは、ポニアニリン樹脂膜のような感光性膜を用いることが望ましい。
【００２９】
誘電体、高抵抗体又は有機体の膜を遮光膜として用いることにより、屈折率の関係から転写時の露光光に対する反射率をＣｒ等の金属膜に比べ小さくすることができるので遮光膜が凹凸表面を有していてもフレア（flare）を小さくすることができ、解像度向上及び寸法精度向上に有益である。また、後述するように転写時の露光光によって遮光膜（即ち、マスクパターン）自体の膜厚に起因してその側壁面に発生する導波管効果（waveguide effect）を小さくできるので、この遮光膜が凹凸表面を有していても遮光膜の膜厚の差に伴う加工寸法差を小さくすることができ加工精度の向上に極めて有益である。
【００３０】
このように本発明によれば、マスクにおける位相シフト量を高精度に制御しかつ転写時における解像度乃至寸法精度の向上を図ることができるので、複雑な微細パターンを有する半導体集積回路装置等の電子装置の製造歩留まりを向上させることができる。
【００３１】
図１（ａ）に本発明に係わるマスクの一例を示す。同図より判るように、それは透明石英板等のブランクス１の平坦な表面上にパターニングされた透明の位相シフタ膜２を先に形成した後、位相シフタ膜２の端部でその表面とブランクス１の表面とで構成される段部を覆うように誘電体若しくは高抵抗体、有機体からなる遮光体パターン３が形成された下置き位相シフタ上置き遮光体マスク構造となっている。マスク製造工程を考えると図１（ａ）のように遮光体パターン面が上側に描かれた方が理解しやすいが、転写時に露光装置にマスクを挿入するときには、図１（ｂ）のような方向で、即ち、感光性ホトレジスト膜１２が表面に設けられた半導体基板等の電子装置を構成する被加工物１１の表面にこのマスクのパターン面が対向するようにして露光装置に装着され、上方向から即ち、透明ブランクスの裏面から投影露光光１５が照射され、被加工物１１表面の感光性膜１２がこの遮光体３で構成されるマスクパターンで露光される。そして、この露光された感光性膜１２を現像処理することによって上記遮光体パターンがそこに転写される。
【００３２】
さらに位相シフタ２とマスク基体（いわゆるブランクスガラス）１との間に、転写時の露光光の波長λに対する屈折率ｎ'がブランクスガラスの屈折率よりも大きく位相シフタの屈折率ｎ以下の透明膜（図１では省略）をその膜厚ｄ'として、およそ
sin(2πn'(d'+λ/2(n-1))/λ)=sin(2πn'd'/λ）
の式を満足するように設ければさらに転写精度が向上する。
【００３３】
また、位相シフタ２の端部の厚さ方向の断面が傾斜形状（即ち、テーパ形状）であるとその上に形成される遮光体パターンの寸法精度が向上すると共に接着強度が向上するが、その分占有面積を大きくすることになるのでこのテーパ角は４５度以上とした方が望ましい。実際的には約６０度程度が望ましい。
【００３４】
更に又、感光性ＳＯＧ(Spin On Glass)を用いて位相シフタ２を形成すればマスク作製工程を大幅に削減でき、ＴＡＴも向上し更にマスク歩留りも向上する。
【００３５】
さらに、位相シフトマスクにおける遮光パターン３をフォトレジスト膜によって形成した場合には、実際にフォトマスクを半導体集積回路装置の製造工程に用いるときや実際の位相シフトマスクの製造において以下のように種々の課題があること並びにその解決手段を本発明者等は見出した。
【００３６】
まず第１に、位相シフトマスクのシフタパターンと遮光体パターンの相対的な位置決めをするいわゆるシフタと遮光体との間の位置合わせマーク（アライメントマーク）やパターン測定マークのパターン検出が困難である。このことは特に位相シフタを先に形成して作る場合に問題となる。シフタ層はガラス基板を掘り込んだものあるいはＳＯＧ等を被着したものであり、ともにその材質がガラス基板と同じあるいはほぼ同じ系統のものである。このためＥＢ描画のアライメント時に用いる電子線に対し、シフタ層のマークのエッジ部の反射率の差が小さく、パターン検出が困難になる。したがってシフタパターンが先に形成されている場合、シフタパターンと遮光体パターンの位置合わせを行なうことが困難である。その解決手段は次の通りである。
【００３７】
シフタ層形成に先だって、マスク基板上表面の内転写すべきパターン領域の外側に、すなわち半導体集積回路装置の製造においては集積回路パターン形成領域外に、メタルからなるメタル領域を配置し、そのメタルにシフタパターンや遮光体パターンの描画の際の位置合わせ基準となるアライメントマークを形成する。本手段によって第１の問題は解決される。
【００３８】
第２に、製品判定マーク等のような各種情報検出等に用いる所定のパターンの検出が困難となる。例えば、マスク欠陥検査装置においてはマスクのアライメントにハロゲンランプ等が主に用いられるが、マスクを欠陥検査装置に装着する場合に、マスク上の検出マークがレジスト膜パターンによって形成されていると、レジスト膜では光透過率が高く、高いコントランストを得ることができないので、パターンの検出が困難である。このため、マスクと欠陥検査装置とのアライメントが困難になり、良好な検査ができなくなる問題がある。またマスク欠陥検査装置に限らず、例えば露光装置に装着するときもマスクの品種の同定を行なうためのマークが必要となる。この時機械で判読するマークの他に作業者が目視で判読できるマークも載せておくことが作業効率上望ましい。このときガラス基板上に直接シフタやレジスト遮光体で書かれた文字の場合には非常に判読しづらく、判読ミスが起こる。その解決手段は次の通りである。
【００３９】
転写すべきパターン領域の外側に、すなわち半導体集積回路装置の製造方法においては集積回路パターン形成領域外に、メタルからなるメタル領域をマスク基体上に配置し、そのメタルあるいはそのメタル上に欠陥検査装置の合わせを行なう基準マークやマスクを同定するための文字や記号等のマークパターンを形成する。このとき、メタルに開口を形成し、基準マークや同定記号とすることも出来るし、メタルプレートを形成し、その上にシフタやレジストでパターンを形成しそのパターンを基準マークや同定パターンとすることも出来る。本手段によって第２の問題は解決される。
【００４０】
第３に、マスクを欠陥検査装置や露光装置等に装着する際に異物が発生することによる問題である。上記技術においては、マスクを欠陥検査装置や露光装置等に装着する際や搬送する際に、マスクのレジスト膜が欠陥検査装置や露光装置等のマスク固定部材（例えば真空固定機構）に直接接触することになるので、レジスト膜が欠けたり削れたりすることで異物が発生する。この異物が、例えば検査装置や露光装置のレンズの表面に付着したり、チャンバ内を汚染したり、半導体ウエハの表面に付着することに起因して、パターンの検査精度や転写精度の劣化を招いたり、パターンの短絡不良や開放不良等のような不良が発生したりすることにより、半導体装置の信頼性および製造歩留りが低下するという課題がある。
【００４１】
この問題を解決するため、本発明者等は、光学マスクを検査装置や露光装置等のような所定の装置に装着する際や搬送の際に、光学マスクのマスク基板上のレジスト膜からなる遮光パターンと所定の装置の装着部とを接触させないように、遮光パターンをマスク基板の中央部主面上に配置した光学マスクを用いることを提案した。また、本発明者等は、光学マスクを所定の装置に装着する際に、光学マスクのマスク基板の主面においてレジスト膜からなる遮光パターンが存在しない領域（即ち、周辺部）に所定の装置の装着部を接触させた状態で所定の処理を行うことを提案した。これらの手段によって第３の問題は解決される。
【００４２】
【発明の実施の形態】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。１．デバイス面とは、半導体ウエハの主面であってその面にフォトリソグラフィにより、複数の半導体チップ領域に対応するデバイスパターンが形成される面を言う。２．半導体集積回路ウエハ（半導体集積回路基板）または半導体ウエハ（半導体基板）とは、半導体集積回路の製造に用いるシリコン単結晶基板（一般にほぼ平面円形状）、サファイア基板、ガラス基板その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。３．有機ＳＯＧ（Spin On Glass）膜とは、一般にシロキサン重合体または他のモノマーとの共重合体に各種の有機官能基が結合した高分子樹脂を溶剤に溶いて、基板上にスピン塗布して形成された絶縁膜のことである。一般に、無機ＳＯＧに比べて、キュア後にクラックが入りにくいため厚めに膜を形成できる特徴がある。またこの有機膜はＣＶＤ（Chemical Vapor Deposition）技術によって形成される場合があるので、その場合には単に有機シロキサン系絶縁膜と称する。４．エッチングストッパと言うときは、原則としてエッチング対象膜の当該エッチングストッパ膜に対するエッチング選択比が４以上のものを言う（即ち、ＡのＢに対するエッチング選択比がＸとは、ＡのエッチングレートがＸで、Ｂのエッチングレートが１であることを言う）。なお、エッチングストッパ膜には、塗布ストッパ膜等も含まれる。５．マスキング層は、一般にレジスト膜を言うが、無機マスクや非感光性の有機物マスク等も含むものとする。６．「遮光領域」、「遮光膜」、「遮光パターン」と言うときは、その領域に照射される露光光のうち４０％未満（狭義には、３０％未満）の光を透過させる光学特性を有する場合を意味している。一方、「透明」、「透明膜」と言うときは、その領域に照射される露光光のうち６０％以上（狭義には、９０％以上）の光を透過させる光学特性を有する場合を意味している。７．「フォトレジストパターン」とは、感光性の有機膜をフォトリソグラフィの手法により、パターニングされた膜パターンを言う。なお、このパターンには当該部分に関して全く開口のない単なるレジスト膜を含む。８．マスクのパターン面を次の領域に分類される。転写されるべき集積回路パターンが配置される領域：「集積回路パターン形成領域」、ペリクルに覆われている領域：「ペリクルカバー領域」、集積回路パターン形成領域以外のペリクルカバー領域：「集積回路パターン周辺領域」、ペリクルに覆われていない外部領域：「周辺領域」、周辺領域のうち、光学的パターンが形成されている内側の領域：「周辺内部領域」、その他の周辺領域で真空吸着等に使用される領域：「周辺外部領域」。９．半導体の分野では紫外線は以下のように分類される。波長が４００ｎｍ程度未満で、５０ｎｍ程度以上を紫外線、３００ｎｍ以上を近紫外線、３００ｎｍ未満で２００ｎｍ以上を遠紫外線、２００ｎｍ未満を真空紫外線。なお、本願の主な実施例は２００ｎｍ未満の真空紫外線領域を中心に説明したが、実施の形態2で示すような変更を行えば、２５０ｎｍ未満で２００ｎｍ以上のＫｒＦエキシマレーザによる遠紫外域でも適用可能であることは言うまでもない。また、１００ｎｍ未満で５０ｎｍ以上の紫外線の短波長端領域でも本発明の原理を適用することは同様に可能である。１０．マスク遮光材料に関して「メタル」と言うときは、クロム、酸化クロム、その他の金属の同様な化合物を指し、広くは金属元素を含む単体、化合物、複合体等で遮光作用のあるものを含む。１１． 「レベンソン型位相シフトマスク」とは、遮光領域で隔てられた隣り合う開口の位相を相互に反転させて、その干渉作用によって鮮明な像を得ようとする位相シフトマスクの一種である。
【００４３】
以下の種々の実施例においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の種々の実施例において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の種々の実施例において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の種々の実施例において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００４４】
また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin-Film-Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００４５】
以下、本発明の種々の実施例を図面に基づいて詳細に説明する。
【００４６】
（実施例１） 図７Ａ(ａ)から(ｅ)及び図７Ｂ（ｆ）から（ｇ）は、本発明の一実施例による位相シフトマスクの製造方法を示すための工程別の要部断面図である。
【００４７】
まず図７Ａ(ａ)に示すように石英ガラス基体（ブランクス）７０１の平坦な主表面上に位相シフタ膜７０２を形成した。その膜厚ｄは、露光光の波長をl、シフタ膜７０２の露光波長に対する屈折率をｎとしたときにλ／｛２（ｎ−１）｝となるように設定した。ここでシフタ膜７０２はスパッタ技術で形成したＳｉＯｘとしたがこれに限るものではない。露光光を透過し、膜厚及び屈折率が均質な膜であれば他の膜も用いることが出来る。特にＳｎＯｘやＴｉＯｘ等の屈折率が高い膜は膜厚ｄを薄くすることができ、その後のレジスト遮光体パターン形成が容易になることから好ましい。屈折率が１．６以上でその膜厚効果が現れてくる。また導電性膜であれば次に示すレジスト膜をＥＢ描画する際に電荷のチャージアップの影響を受けることがないため、このシフタ膜自体又は少なくともその表面或いは裏面が導電性を呈していることが好ましい。シフタ膜の表面或いは裏面に設ける導電膜としてはＩＴＯ膜等がよい。また、耐久性を向上させるためにシフタ膜７０１を被着した後で加熱処理を施したが、膜厚ｄの設定はこの熱処理後の膜厚である。ここでは熱処理として２００℃、３０分のベークを行なったがこれに限るものではない。
【００４８】
また、このシフタ膜の厚さは位相角を決定する重要なものなので熱処理を含めた膜形成後測定し、基準値以内に収まっていない場合は除去し再形成した。この膜厚ばらつきの許容値は寸法及び必要寸法精度によって左右されるが１％程度である。平坦な主表面上にシフタ層７０２を被着することから膜厚均一性がとりやすく、またエッチング時のマイクロ ローディング効果による寸法毎に位相角（膜厚）が変わるという問題も生じないことから高い解像度と寸法精度を容易に得ることが出来た。ここではシフタ膜形成法としてスパッタを用いたが、ＣＶＤや塗布形成法も用いることが出来る。特に塗布形成法は膜厚の均一性が良いという特長があり、この場合は０．２％の均一性で膜形成することも可能であった。これは位相角ズレに換算して約０．１度に相当する精度の高いものである。また位相シフタ膜の膜欠陥（ピンホール欠陥や異物欠陥）を検査し、欠陥が検出された場合はシフタ膜を再生、再作成した。初期の段階で位相欠陥につながる欠陥対策が可能となるため工程管理が容易となる。
【００４９】
次に、図７Ａ(ｂ)に示すようにシフタ層７０２の上にＥＢレジスト膜７０３を塗布形成し、所望のシフタ描画パターンでＥＢ描画（７０４）した。シフタ層７０２が導電性を呈していない場合にはこのレジスト膜７０３の上に水溶性導電膜を形成し、ＥＢ描画時の電荷のチャージアップ対策を施した。このような対策を施さないとチャージアップにより描画パターンの位置ずれを起こす。本実施例では導電膜を形成しておいたためチャージアップによる描画位置ずれは起きなかった。チャージアップを防止するために必要な導電率を調べたところシート抵抗で５０ＭΩ／ｃｍ2以下の抵抗に抑えれば十分な効果があることがわかった。
【００５０】
次に、図７Ａ(ｃ)に示すように現像を行なってレジストパターン７０５を形成し、その後図７Ａ(ｄ)に示すようにこのレジストパターン７０５をマスクにしてエッチングによってシフタ膜７０２を加工した。
【００５１】
次いで、図７Ａ(ｅ)に示すようにレジスト７０５を除去してシフタパターン７０６を石英ガラス基体７０１の平坦な主表面上に形成した。この際、シフタパターン７０６の端部の側面をテーパ加工しておいた。テーパー角θは約６０度とした。ここでエッジ検出法を用いて位相シフタパターン７０６における欠け欠陥や残り欠陥を検査した。この工程では遮光体がこのシフタパターン７０６の回りを取り囲んでいないためにエッジ検出法でシフタ欠陥を検査出来るので、簡便でかつ検出精度の高い位相欠陥検査を行なうことができた。
【００５２】
その後、図７Ｂ(ｆ)に示すようにＥＢレジスト膜７０７を塗布し、所望の遮光体パターンをＥＢ描画（７０８）した。この露光の際もシフタパターン７０６の描画の際と同様チャージアップ防止のための導電膜形成が有効である。本実施例においてはシート抵抗３０ＭΩ／ｃｍ2の導電膜（図示省略）をレジスト膜７０７上に被着した。この後に下地をエッチングする必要がないため、このＥＢレジスト膜７０７のエッチング耐性は気にする必要はなく、その分シフタ膜エッジでの段差（又は凹凸）に対して被覆性に優れ、かつこのような段差を有する基板上で寸法精度の出るレジスト材料を選択するとこのマスクの寸法精度を高めることが出来る。段差上で寸法精度を出すためには裾引き形状ではなく断面形状がほぼ垂直に加工できるレジスト材を用いるとよい。実際、本実施例ではほぼ９０度の垂直な断面形状を有するレジストを用いた。またこのＥＢレジストは転写時の露光光に対して遮光体の役目も担うため、露光光を強く吸収する材料とする必要がある。
【００５３】
このＥＢレジスト膜７０７を構成する材料と前記した図７Ａ（ｂ）の工程で用いた位相シフタパターン形成用のＥＢレジスト膜７０３とは同じレジスト材を使用することも可能ではあるが、少なくともＥＢレジスト膜７０７の方はそれが現像されて転写時の遮光パターンとして使用されるので前述したようにエッチング耐性は不問で、その端部がシャープに、ほぼ垂直に、加工されやすい性質をもったもので転写時の露光光に対して遮光性をもったものを使用することが必要である。つまり、それぞれの使用される目的に応じてＥＢレジスト７０３と７０７とは違った材料のものを用いるのがベターである。
【００５４】
本発明者等の種々の試作実験結果から、本実施例ではこのＥＢレジスト７０７としてはノボラック樹脂を主体とするフォトレジスト材を用いた。特に、このノボラック樹脂は図８に照射光の波長に対する光吸収特性測定結果を示すように波長１９３ｎｍのＡｒＦ露光光に対する光吸収が強いため、ＡｒＦエキシマレーザで転写露光する際に十分な遮光体として機能することが判った。また、ノボラック樹脂に限らずフェノール樹脂などベンゼン環を有する樹脂は、ＫｒＦ（２４８μｍ）露光光等に対しては光吸収度は小さいが、ＡｒＦ露光光に対しては光吸収度が顕著に大きく、従ってＡｒＦ用の遮光体としては好適である。なお、これらのノボラック樹脂やフェノール樹脂自体は有機体であるとともに誘電体乃至高抵抗体でもある。
【００５５】
また、このようにベンゼン環を含んだＥＢレジストでは波長１００ｎｍから２００ｎｍにかけて光を強く吸収する性質があるため、転写時の露光波長としては１００ｎｍから２００ｎｍが好適である。レジストの吸光度としては、消衰係数（複素屈折率の虚部）で表して０．５以上、出来れば１．０以上が後述の膜厚とＯＤ値との関係から望ましかった。なお本実施例では消衰係数１．０の材料を用いた。この遮光膜の厚さは薄すぎると遮光性能が不十分となり、厚すぎるとレジストパターン側壁の効果によって開口部の透過率が開口寸法によって変わるという問題が生じる。段差エッジ部付近に生じるレジスト膜厚の薄くなるところで露光光に対する透過率をＯＤ値で表現して３以上に下げると十分な遮光体として機能する。ＯＤ値を４以上とすると遮光部を僅かに透過してくる光の位相の影響も問題なくなり、ＯＤ値を５以上とすると透過光の影響は全くなくなった。なおＯＤ値とは、入射光をＩｉｎ、透過光をＩｏｕｔとしたとき、ｌｏｇ10（Ｉｏｕｔ／Ｉｉｎ）で表される値のことである。開口部エッジ部分のレジスト膜厚ｄ'の上限としては最小開口幅ｗの３倍以下、即ち３ｗ以下、とすることが転写パターン精度上望ましかった。またその膜厚の下限は、露光光の波長をλ、位相シフタの露光光に対する屈折率をｎとするとき、λ／｛２（ｎ−１）｝であった。これ以下の膜厚では遮光性が不足した。実際の転写結果から実用的には０．２μｍ以上を確保することが好ましかった。
【００５６】
なお、前記したようにシフタ膜７０６のエッジ部をテーパ加工してあるためレジストの被覆性が良く、膜厚変動も比較的少ないためレジストパターン寸法精度が高かった。直接段差上を横切るパターンはないが、レジスト膜厚変動の影響は広い範囲に及ぶためこのテーパ加工の効果は大きい。ここではテーパ角θを６０度としたが、これより値を小さくしてよりなだらかにすると膜厚変動が減る。一方で位置合わせ余裕を持たせたうえでそのテーパ部を覆うように遮光体であるレジストパターンを形成しておく必要があることから、最小の遮光体パターン幅が制限される。最適なテーパ角は、パターン最小ルール及びシフタとこのレジストパターンとの位置合わせ精度の見合いから決まる。種々の実験結果から４５度以上のテーパ角とすればよいことが確認できた。
【００５７】
その後、図７Ｂ(ｇ)に示すように現像を行なって遮光体レジストパターン７０９を形成した。さらに加熱あるいはＤＵＶ（deep ＵＶ）光を照射あるいはその双方の処理を行った。この処理を施すことによりレジスト遮光体７０９の転写時における露光光に対する照射耐性が高まった。
【００５８】
本実施例による位相シフトマスクは位相誤差０．５度以内という極めて位相制御性が高いものであり、その寸法依存性もないことから、パターン転写を行なったときの寸法精度及び解像度が高かった。またレジスト遮光体７０９はブランクス７０１及び位相シフタ７０６と大きな面積で接触しておりパターン剥がれ等の欠陥も発生しなかった。さらに製造工程も少ないためマスク製造歩留まりも高く、またＴＡＴも短かった。さらに遮光体７０９の表面での露光光の反射率は大気側で６％、ブランクス側で１％となり、図１６で説明した酸化Ｃｒを表面に被着して反射防止処理を行ったＣｒの反射率を大きく下回ることができ、この反射光がもとで起こるレンズ内フレアによる転写解像性能低下を防止することが出来た。なお、反射防止処理を行ったＣｒの反射率は大気側で１３％であった。この差はさらに基板段差にともない生じる傾斜部分で大きくなった。
【００５９】
なお、本実施例ではブランクス７０１の平坦な表面上に形成したシフタ層７０２を加工することにより位相が互いに１８０度反転する０相とπ相を形成したが、このシフタパターンに加え、ブランクスを一部エッチングして位相差を調整することも有効である。このとき露光光の波長をλ、ブランクスの露光波長に対する屈折率をｎ0、シフタ層の露光波長に対する屈折率をｎ1、及びシフタ層の膜厚をｄ1とすると、ブランクスをλ／｛２（ｎ0−１）｝−（ｎ1−１）ｄ1／（ｎ0−１）の深さだけエッチングすると位相反転条件となり、そのマスクを用いて転写すると最も高い解像度が得られた。この方法はシフタ形成後に位相を調整することができるのでマスク製造の歩留まりを更に向上させるのに効果があった。
【００６０】
（実施例２） マスクの製造工程を示す図９Ａ(ａ)から(ｅ)及び図９Ｂ（ｆ）から（ｇ）を用いて本発明の第２の実施例を説明する。
【００６１】
まず、図９Ａ(ａ)に示すように石英ガラス基体（ブランクス）８０１の平坦な主表面上に干渉制御層８０２を形成し、その後その干渉制御層８０２上にシフタ膜８０３を形成した。干渉制御層８０２は露光光を透過する透明膜で、その膜の露光光に対する屈折率ｎ'は石英ガラス基体の屈折率より大きくシフタ膜８０３の屈折率ｎと同じかそれよりも小さいものである。その干渉制御層８０２の膜厚ｄ'は露光光の波長をλとすると、sin(2πn’（d’＋λ/2(n-1))/λ)=sin(2πn’d’/λ）を満足することが望ましい。この条件にするとブランクス８０１とシフタ層８０３との間で生じる露光光の多重干渉が０相とπ相で差がなくなり、寸法精度が向上するためである。シフタ層８０３と同じ材料を用いることもできるが、より望ましくはシフタ層８０３の加工の時にエッチングストッパとなるようなエッチング選択比を有し、かつ屈折率がほぼ等しいものが最適である。さらに導電性も持つと次に示すレジストＥＢ描画の際に電荷のチャージアップの影響を受けることがないため好適である。ここでは干渉制御層８０２としてＴｉＯｘを、シフタ層８０３としてもＴｉＯｘを用いたが、例えば干渉制御層８０２としてＳｎＯｘを、シフタ層８０３としてＴｉＯｘのように違う材料を用い、加工精度を高めるのも効果があった。
【００６２】
シフタ層８０３の膜厚ｄは、露光光の波長をλ、シフタ膜８０３の露光波長に対する屈折率をｎとしたときにλ／｛２（ｎ−１）｝となるように設定した。シフタ層８０３にＴｉＯｘという屈折率の高い膜を用いたため膜厚ｄを薄くでき、その後のレジスト遮光体パターン形成が容易になった。また耐久性を向上させるために干渉制御層８０２およびシフタ膜８０３を被着した後で加熱処理を施したが、膜厚ｄの設定はこの熱処理後の膜厚である。ここでは熱処理として２００℃、３０分のベークを行なったがこれに限るものではない。また、シフタ層８０３の膜厚は位相角を決定する重要なものなので熱処理を含めた膜形成後測定し、基準値以内に収まっていない場合は除去及び再形成した。この膜厚ばらつきの許容値は寸法及び必要寸法精度によって左右されるが１％程度である。前記実施例１と同様に、透明板の平坦表面上にシフタ層８０３を被着することから膜厚均一性がとれやすく、またエッチング時のマイクロ ローディング効果による寸法毎に位相角（膜厚）が変わるという問題も生じないことから高い解像度と寸法精度を容易に得ることが出来た。ここではシフタ膜８０３の形成法としてスパッタを用いたが、ＣＶＤ技術や塗布形成法も用いることが出来る。
【００６３】
次に、図９Ａ(ｂ)に示すようにシフタ層８０３の上にＥＢレジスト膜８０４を塗布形成し、所望のシフタ描画パターンでＥＢ描画（８０５）した。シフタ層８０３が導電性でない場合はこのレジスト８０４の上に水溶性導電膜を形成し、ＥＢ描画時のチャージアップ対策を施した。このような対策を施さないとチャージアップにより描画パターンの位置ずれを起こす。本実施例では導電膜を形成しておいたためチャージアップによる描画位置ずれは起こらなかった。
【００６４】
次に、図９Ａ(ｃ)に示すように現像を行なってレジストパターン８０６を形成し、その後図９Ａ(ｄ)に示すようにこのレジストパターン８０６をマスクにしてエッチングによってシフタ膜８０３を加工した。前記したように干渉制御層８０２としてＳｎＯｘを、シフタ層８０３としてＴｉＯｘを用いた場合には、例えばＣＦ系ガスを使用してエッチングすることにより干渉制御層８０２がエッチング進行のストッパーとして働き、シフタ膜８０３を精度良く加工できると共にブランクス８０１の表面がエッチングされたり加工歪み等の影響が生じないことことが判った。
【００６５】
さらに、図９Ａ(ｅ)に示すようにレジスト８０６を除去してシフタパターン８０７を干渉制御層８０２上に形成した。ここでエッジ検出法で位相シフタ欠け欠陥や残り欠陥を検査した。遮光体がこのシフタパターンの回りを取り囲んでいないためエッジ検出法でシフタ欠陥を検査出来るため簡便でかつ検出精度の高い位相欠陥検査を行なうことが出来た。
【００６６】
その後、図９Ｂ(ｆ)に示すようにＥＢレジスト膜８０８を塗布し、所望の遮光パターンでもってＥＢ描画（８０９）した。この露光の際もシフタパターンの描画の際と同様チャージアップ防止のための導電膜形成が有効である。本実施例においてはシート抵抗４０ＭΩ／ｃｍ2の導電膜（図示せず）をレジスト膜８０８上に被着した。
【００６７】
この後に下地をエッチングする必要がないため、このＥＢレジスト８０８のエッチング耐性は要求されない。その分段差被覆性に優れ、段差基板上で寸法精度の出るレジストを選択するとこのマスクの寸法精度を高めることが出来る。段差上で寸法精度を出すためには断面形状が垂直で、裾引き形状でないレジストを用いるとよい。またこのＥＢレジスト８０８は転写時の露光光の遮光体の役目も担うため、転写時の露光光を強く吸収する材料とする必要がある。本実施例ではノボラック樹脂に波長が２４８ｎｍの光に対する吸光剤を混合したレジスト（これ自体は誘電体、高抵抗体でもあり、また有機体でもある）を用いた。吸光剤の影響で転写時の波長２４８ｎｍのＫｒＦ露光光に対する十分な遮光体として機能した。一般に強い吸光剤を添加するとレジストの解像性能が極端に低下するが、このレジストはＥＢレジストであり、添加する吸光剤は波長２４８ｎｍに対するものであることからマスク作製には十分な解像度を得ることができた。レジストの吸光度としては、消衰係数で表して０．５以上、出来れば１．０以上が後述の膜厚とＯＤ値との関係から望ましかった。なお本実施例では消衰係数０．６の材料を用いた。膜厚は薄すぎると遮光性能が不十分となり、厚すぎるとレジストパターン側壁の効果によって開口部の透過率が開口寸法によって変わるという問題が生じる。段差エッジ部付近に生じるレジスト膜厚の薄くなるところで露光光に対する透過率をＯＤ値で表現して３以上に下げると十分な遮光体として機能する。ＯＤ値を４以上とすると遮光部を僅かに透過してくる光の位相の影響も問題なくなり、ＯＤ値を５以上とすると透過光の影響は全くなくなった。シフタ層８０７として屈折率の高いＴｉＯｘを用いたためシフタパターンによる段差が少なく、被覆するレジストのカバレージも向上するため、このような吸光剤を添加したレジストでも十分な解像性能を得ることができた。
【００６８】
その後、図９Ｂ(ｇ)に示すように現像を行なって遮光体レジストパターン８１０を形成した。さらに加熱あるいはＤＵＶ照射あるいはその双方の処理を行った。この処理を施すことによりレジスト遮光体８１０の転写時の露光光に対する照射耐性が高まった。
【００６９】
本実施例による位相シフトマスクは位相誤差０．５度以内という極めて位相制御性が高いものであり、その寸法依存性もないことから、ＫｒＦ露光光でパターン転写を行なったときの寸法精度及び解像度が高かった。ブランクスより屈折率の高いシフタ層を用いたが、シフタ層とブランクスの間で生じる多重干渉の悪影響もなく互いに位相が１８０度反転した０相とπ相間の寸法ばらつきもなかった。またレジスト遮光体８１０は干渉制御層８０２及び位相シフタ８０７と大きな面積で接触しておりパターン剥がれ等の欠陥も発生しなかった。特に干渉制御層８０２として導入したＴｉＯｘではそれらの間の密着性が良かった。さらに位相シフトマスクの製造工程も実施例１と同様に少ないため製造歩留まりも高く、またＴＡＴも短かった。さらに遮光体８１０の表面での露光光の反射率は大気側で６％、ブランクス側で１％となり、酸化Ｃｒを表面に被着して反射防止処理を行ったＣｒの反射率（大気側で１５％）を大きく下回ることができ、この反射光がもとで起こるレンズ内フレアによる転写解像性能低下を防止することが出来た。なお、シフタ７０６のエッジ部の断面をテーパ上に形成しておけば実施例１と同様に効果的である。
【００７０】
（実施例３） マスクの製造工程を示す図１０(ａ)から(ｅ)を用いて本発明の第３の実施例を説明する。
【００７１】
まず、図１０(ａ) に示すように石英ガラス基体（ブランクス）９０１の平坦な主表面上に感光性シフタ膜９０２を形成した。この感光性シフタの材料としては有機ＳＯＧに酸発生剤を添加したものを用いた。酸発生剤としてはＴＰＳ（トリフェニルスルフォニウムトリフレート）を用いたがこれに限るものではない。感光性シフタも有機ＳＯＧに限るものではなく、露光光に対し透明で照射耐性があり、かつマスク描画の際に感光性を有するものであればよい。ここで用いた感光性シフタ膜９０２の露光光（波長１９３ｎｍ)に対する屈折率は１．５８と石英ガラスの屈折率１．５６と大きな差がなかったため直接ブランクス９０１の平坦な主表面上に感光性シフタ９０２を形成したが、屈折率に差がある場合は実施例２と同様に干渉制御膜を形成するとシフタ層内に生じる多重干渉を低減できて寸法精度上効果がある。またブランクス９０１上に導電膜を形成しておくことも実施例２と同様に、続く感光性シフタ膜の描画の際にチャージアップ防止効果があった。ここでは塗布により感光性シフタ膜９０２を形成したが、光ＣＶＤ法など他の方法を用いてもよい。但し、塗布形成法は簡便で欠陥発生も少ないという特長がある。他の塗布形成膜としてはメチルシラザンに酸発生剤を添加したものなどがある。シフタ膜を塗布した後１２０℃の熱処理を行なった。膜形成後欠陥検査を行ないピンホール欠陥や異物欠陥がないことを確認した。これらの欠陥がある場合はシフタ膜を除去し、再形成した。
【００７２】
シフタ層９０２の膜厚ｄは後で述べるデンシファイベークの後にλ／｛２（ｎ−１）｝となるように補正を加えた値にした。ここで、露光光の波長をλ,デンシファイベークの後のシフタ膜９０２の露光波長に対する屈折率をｎとした。
【００７３】
次に図１０(ｂ)に示すように感光性シフタ層９０２を所定のパターンで直接ＥＢ描画（９０３）した。感光性シフタ層９０２の上には水溶性導電膜を形成し（図示なし）、ＥＢ描画時の電荷のチャージアップ対策を施した。このような対策を施さないとチャージアップにより描画パターンの位置ずれを起こす。本実施例では導電膜を形成しておいたためチャージアップによる描画位置ずれは起きなかった。
【００７４】
次に、図１０(ｃ)に示すように現像を行なってシフタパターン９０４を形成した。その後、露光光照射耐性向上及び風化防止のためにシフタパターン９０４を加熱処理した。ここでは熱処理として２５０℃、３０分のベークを行なったがこれに限るものではない。高温にするほど耐性が向上する。また、シフタ層９０４の膜厚は位相角を決定する重要なものなので熱処理後測定し、基準値以内に収まっていない場合は除去及び再形成した。この膜厚ばらつきの許容値は寸法及び必要寸法精度によって左右されるが１％程度である。平坦表面上にシフタ層を被着することから膜厚均一性がとれやすく、またエッチング時のマイクロ ローディング効果による寸法毎に位相角（膜厚）が変わるという問題も生じないことから高い解像度と寸法精度を容易に得ることが出来た。
【００７５】
その後エッジ検出法で位相シフタ欠け欠陥や残り欠陥を検査した。遮光体がこのシフタパターンの回りを取り囲んでいないためエッジ検出法でシフタ欠陥を検査でき、簡便でかつ検出精度の高い位相欠陥検査を行なうことが出来た。このようにして無欠陥で位相制御性の優れた位相シフタパターンをエッチング工程なしに塗布、ベーク、露光及び現像工程のみで形成することができた。
【００７６】
その後、図１０(ｄ)に示すようにレジスト９０５を塗布し、所望の遮光パターンでもってＥＢ描画（９０６）した。この露光の際もシフタパターン９０４の描画の際と同様チャージアップ防止のための導電膜形成が有効である。本実施例においてはシート抵抗４０ＭΩ／ｃｍ2の導電膜（図示せず）をレジスト膜９０５上に被着した。この後に下地をエッチングする必要がないため、このＥＢレジスト膜９０５のエッチング耐性の厳密性は必要でなく、その分段差被覆性に優れ、段差基板上で寸法精度の出るレジスト材を選択するとこのマスクの寸法精度を高めることが出来る。
【００７７】
このＥＢレジスト膜９０５は転写時の露光光の遮光体の役目も担うため、転写時の露光光を強く吸収する材料とする必要がある。本実施例ではフェノール樹脂を主体とするフォトレジストを用いたがこの材料は露光光(波長１９３ｎｍ)に対する消衰係数が０．９でありＡｒＦ露光光を用いる転写時に十分な遮光体として機能した。レジストの吸光度としては、消衰係数で表して０．５以上、出来れば１．０以上が後述の膜厚とＯＤ値との関係から望ましかった。膜厚は薄すぎると遮光性能が不十分となり、厚すぎるとレジストパターン側壁の効果（導波管効果）によって開口部の透過率が開口寸法によって変わるという問題が生じる。段差エッジ部付近に生じるレジスト膜厚の薄くなるところで露光光に対する透過率をＯＤ値で表現して３以上に下げると十分な遮光体として機能する。ＯＤ値を４以上とすると遮光部を僅かに透過してくる光の位相の影響も問題なくなり、ＯＤ値を５以上とすると透過光の影響は全くなくなった。
【００７８】
なお、本実施例ではＥＢレジストを用いたがＫｒＦやｉ線等の光露光用レジストとし、描画にレーザなどを用いることも出来る。レーザ描画はＥＢ描画に比べれば解像度は若干落ちるものの、電荷のチャージアップの問題が無くなり、露光時の発生熱の影響も少なくなるという特長がある。
【００７９】
その後、図１０(ｅ)に示すように現像を行なって遮光体フォトレジストパターン９０７を形成した。さらに加熱あるいはＤＵＶ照射あるいはその双方の処理を行った。この処理を施すことによりレジスト遮光体９０７の転写時の露光光に対する照射耐性が高まった。
【００８０】
本実施例による位相シフトマスクは位相誤差０．５度以内という極めて位相制御性が高いものであり、その寸法依存性もないことから、ＡｒＦ露光光でパターン転写を行なったときの寸法精度及び解像度が高かった。
【００８１】
レジスト遮光体９０７は位相シフタ９０４や基板９０１と大きな面積で接触しておりパターン剥がれ等の欠陥も発生しなかった。マスクの製造工程数は前記実施例に比べ大幅に少なく、しかも欠陥発生の少ない塗布、ベーク、露光、現像、検査工程のみからなっているためマスク製造の歩留まりも高く、またＴＡＴも短かった。
【００８２】
さらに遮光体表面での露光光の反射率は大気側で６％、ブランクス側で１％と酸化Ｃｒを表面に被着して反射防止処理を行ったＣｒの反射率（大気側で１８％）を大きく下回ることができ、この反射光がもとで起こるレンズ内フレアによる転写解像性能低下を防止することができた。この差はさらに基板段差にともない生じる斜めの部分で大きくなった。
【００８３】
（実施例４） マスクの製造工程を示す図１１Ａ(ａ)から(ｅ)及び図１１Ｂ（ｆ）から（ｊ）を用いて本発明の第４の実施例を説明する。
【００８４】
まず、図１１Ａ(ａ)に示すようにブランクス１００１上にレジスト膜１００２を通常の方法で塗布し、所望のシフタパターンをＥＢ描画し(１００３)、現像を行なって図１１Ａ(ｂ)に示すようにレジストパターン１００４を形成した。
【００８５】
その後、図１１Ａ(ｃ)に示すように透明板（ブランクス）１００１の露出した表面を所定の深さに部分的にエッチして凹部即ち、溝又は窪みを形成した。
【００８６】
次に、図１１Ａ(ｄ)に示すようにレジスト膜１００４を通常の方法で除去し、ブランクス１００１の主表面に凹部及び又は凸部で構成される段差を露出せしめた。この段差、すなわち図中の凸部１００５と凹部１００６との間の段差を段差計あるいはＡＦＭ(Atomic Force Microscope)で計測し位相差に換算、あるいは干渉計測によって位相差を直接測定した。その露光波長に対する位相差が１８０度に対し、所望の範囲に収まっておれば図１１Ｂ(ｉ)に示す工程へ進む。ここではその範囲を±１．５度とした。その値は必要寸法精度にリンクして変わり、高い寸法精度が必要なほどその範囲は狭くなる。所望の範囲外の時は以下の工程へ進む。
【００８７】
本実施例では位相差が１６５度であったため、図１１Ａ(ｅ)に示すように再度レジスト膜１００７を塗布し、シフタパターン露光（１００８）を行ない、現像を行なって図１１Ｂ（ｆ）のようにレジストパターン１００９を形成した。
【００８８】
その後、図１１Ｂ(ｇ)に示すようにブランクス１００１を再度エッチングした。レジスト膜１００９を除去して図１１Ｂ（ｈ）に示すように位相シフトパターン１０１０及び１０１１を持つブランクスを形成した。
【００８９】
同図中の二つの表面１０１０及び１０１１の露光光に対する位相差を測定し、位相差が１８０度に対し所望の範囲に収まっていることを確認した。その後エッジ検出モードで位相欠陥検査を行なった。欠陥は検出されなかったので次の工程に進んだが、欠陥が検出された場合はＦＩＢ方法等を用いて欠陥修正を行うか、欠陥修正が困難なときは再作製を行なう。この方法では比較的初期の工程で位相欠陥検査がしかもエッジ検出法という検査精度の高い方法で行えるという特長がある。その後洗浄を行なった。
【００９０】
次に図１１Ｂ(ｉ)に示すようにＥＢレジスト膜１０１２を塗布し、遮光すべき部分を形成するためのパターン露光（１０１３）を行なった。その後現像を行なって図１１Ｂ(ｊ)に示すようにこのレジストからなる遮光体パターン１０１４を形成した。
【００９１】
なお、述べてこなかったが実施例１から３と同様、ＥＢレジスト膜の上には水溶性導電膜を形成し、ＥＢ描画時の電荷のチャージアップ対策を施した。チャージアップ防止法としてはこの他にＩＴＯ等の導電性膜をレジストの下側に形成しておく方法も有効である。導電膜が残る場合はＳＥＭ等を使っての寸法測定の際、チャージアップの影響を受けないため高精度なＱＣが行なえて有効である。
【００９２】
またレジスト膜１０１４は転写時の露光光の遮光体の役目も担うため、転写時の露光光を強く吸収する材料とする必要がある。本実施例ではノボラック樹脂を主体とするフォトレジストを用いた。ノボラック樹脂は波長１９３ｎｍのＡｒＦ露光光に対する光吸収が強いためＡｒＦ露光光での転写時に十分な遮光体として機能した。この他の材料としてはポリアニリン樹脂などがある。ポリアニリン樹脂はそれ自体に導電性があるためＥＢ描画時にチャージアップしにくく、この意味でも有効である。ポリアニリン樹脂を用いた場合は上述の水溶性導電膜の塗布を省くことができた。
【００９３】
本実施例ではＣｒ被着とＣｒエッチングがない分マスクの製造工程数が少なく、また高品位なＣｒ被着が不要な分製造コストを下げることが出来た。さらに遮光体表面での露光光の反射率は大気側で６％、ブランクス側で１％と酸化Ｃｒを表面に被着して反射防止処理を行ったＣｒの反射率を大きく下回ることができ、この反射光がもとで起こるレンズ内フレアによる転写解像性能低下を防止することができた。
【００９４】
なお、本実施例ではブランクス基板のπ相側のみをエッチングすることにより０相とπ相との間に１８０度の位相差を持たせたが、この他にπ相に加え０相もエッチングする両掘りとし、両者の間に１８０度の位相差を持たせてもよい。
【００９５】
（実施例５） 前述した実施例１から４においては、シフタ膜であろうとブランクスの凹凸であろうと、いずれもこれらのシフタパターンの位置を基に正確に位置決めを行なって遮光体パターンを描画する必要がある。しかしながらシフタパターンはブランクスと材料系が近寄っている又は同じであるので、シフタパターン特にそれらの段差部（境界部、凹凸部）をＥＢで観察して位置決めを行なうと位置決め精度が低下する。そこで第３の層を金属膜で形成し、そこに合わせ用マークを予め形成しておき、そのマークを検出してシフタパターン描画やレジスト遮光体パターン描画を行なった。実施例３に則して、その工程図を図１２(ａ)から(ｅ)をもとに実施例５として説明する。
【００９６】
まず、図１２(ａ)に示すようにブランクス１１０１の平坦表面上にＥＢ描画の際の合わせ基準マーク１１０３が形成されたメタル層１１０２を形成した。なおこのメタル層領域はパターン転写フィールドの外側に形成した。ブランクスの中央部分には誘電体、高抵抗体又は有機体の膜（例えば、フォトレジスト膜）を配置し、その外側にメタル層を配置した。ここではメタルとしてＣｒを用いたが、その他Ｗ、Ｔｉ、Ｍｏ、ＭｏＳｉ、Ｔａ、又はＷＮｘ等を用いることも出来る。加工が容易でブランクス上でＥＢの反射コントラストが取れる材料が望ましい。
【００９７】
次に、図１２(ｂ)に示すようにその上に感光性シフタ層１１０４及び水溶性導電膜１１０５を形成し、シフタパターンのＥＢ露光、現像を行なって図１２(ｃ)に示すようにシフタパターン１１０６を形成した。このシフタパターン１１０６を露光する際、基準マーク１１０３をＥＢで検出し、その位置を参照して描画を行なった。位置合わせマークがメタルパターンで出来ているため精度良く検出することが出来た。
【００９８】
その後、図１２(ｄ)に示すようにＥＢレジスト１１０７を塗布し、その上に水溶性導電膜１１０８を形成した。
【００９９】
その後、遮光体パターンをＥＢ露光し、図１２(ｅ)に示すようにレジストパターン１１０９を形成した。この遮光体パターンをＥＢ露光する際、基準マーク１１０３をＥＢで検出し、その位置を参照してＥＢ描画を行なった。マークがメタルパターンで出来ているため精度良く検出することが出来た。シフタパターン１１０６とレジスト遮光体パターン１１０９の相対的位置合わせはメタルマーク１１０３を介して行なった、いわゆる３層間合わせになるが、合わせ基準マーク検出コントラストが高いため、５０ｎｍの合わせ精度が得られた。一方、シフタパターンを合わせ基準マークに用いてレジスト遮光体パターンを描画したときはマーク検出の際の信号コントラストが十分取れず、合わせ精度は２００ｎｍになり、さらにマークの誤検出を起こし、描画ができない場合があった。
【０１００】
本工程は実施例３の場合について示したが、他の実施例でも同様にメタル基準マークを用いて合わせ描画を行なった。その結果、十分な合わせ精度を得ることができた。なお、シフタ層が十分な導電性をもつ場合はメタル基準マークでなく、シフタパターンマークを用いても必要な位置合わせ精度を得ることが出来た。
【０１０１】
図１３(ａ)は製造されたマスクを上面から見たときの概要を示す。パターン転写フィールド領域１１１０の外側にメタルからなる外枠１１０１が形成されており、その外枠領域の中にシフタパターンおよびレジスト遮光体パターン合わせ基準マーク１１１１、及びマスクの置かれた位置を露光装置側に認識させ、アライメントを行なうためのレチクルマーク１１０３が形成されている。さらに外枠上のメタル層にレチクル（マスク）を識別するための識別マーク１１１２を形成した。
【０１０２】
レチクルマーク１１０３がメタルで形成されていると、ほとんどの波長の光でその位置をモニタしても高い精度でマーク検出を行なうことが出来る。レチクルマーク１１０３は、遮光体外枠１１０１の金属膜の一部が除去され、その下層の透明なマスク基板が露出されることによって形成されている。したがって、マスクの位置検出に通常のハロゲンランプ等を用いているような露光装置を用いた場合においても、レチクルマーク１１０３を透過した光のコントラストが充分にとれるので、レチクルマーク認識能力を向上させることができる。このため、マスクと露光装置との相対的な位置合わせを容易に、しかも高い精度で行うことが可能となる。本発明者等の検討結果によれば、通常のフォトマスクと同等の精度で位置合わせが可能となった。
【０１０３】
このことを露光装置の構成を参照しながら説明する。図１７は種々の実施例で用いた縮小投影露光装置の一例を示したものであり、縮小投影露光装置の光源１５０１から発する露光光はフライアイレンズ１５０２、照明形状調整アパーチャ１５０３、コンデンサレンズ１５０４,１５０５およびミラー１５０６を介してマスク１５０７を照射する。このマスク１５０７は、遮光パターンが形成された主面（第１の主面）を下方（半導体ウエハ１５０９側）に向けた状態で載置されている。したがって、上記露光光は、マスク１５０７の裏面（第２の主面）側から照射される。
【０１０４】
これにより、マスク１５０７上に描かれたマスクパターンは、投影レンズ１５０８を介して試料基板である半導体ウエハ１５０９上に投影される。マスク１５０７の第１の主面には、異物付着によるパターン転写不良を防止するためのペリクル１５１０が必要に応じて設けられている。
【０１０５】
なお、マスク１５０７はマスク位置制御手段１５１１で制御されたマスクステージ１５１２上に真空吸着され、位置検出手段１５１３により位置合わせされ、その中心と投影レンズの光軸との位置合わせが正確になされている。半導体ウエハ１５０９は，試料台１５１４上に真空吸着されている。試料台１５１４は、投影レンズ１５０８の光軸方向、すなわちＺ軸方向に移動可能なＺステージ１５１５上に載置され、さらにＸＹステージ１５１６上に搭載されている。Ｚステージ１５１５およびＸＹステージ１５１６は、主制御系１５１７からの制御命令に応じてそれぞれの駆動手段１５１８、１５１９によって駆動されるので、所望の露光位置に移動可能である。その位置はＺステージ１５１５に固定されたミラー１５２０の位置として、レーザ測長器１５２１で正確にモニタされている。
【０１０６】
さらに、位置検出手段１５１３には、例えばハロゲンランプが用いられている。すなわち、特別な光源を位置検出手段１５１３に用いる必要がなく（新しい技術や難しい技術を新たに導入する必要性がなく）、通常の縮小投影露光装置を用いることができる。
【０１０７】
一方、レジスト遮光体でレチクルマークを形成するとレチクルアライメントを行なうことが困難となる。これは遮光率の関係から一般に露光光より長い光を十分なコントラストで遮光することが出来ないためである。
【０１０８】
露光装置のステージや搬送装置に接触する部分にはレジスト膜等の遮光膜や感光性シフタ層、あるいは塗布形成シフタ膜を残さず、製造工程の途中でその部分の膜を除去しておいた。なお、残さざるを得ない時はＣｒ等の金属膜でその表面を露出しないように被覆しておいてもよい。このことにより搬送によって生じる異物の発生を防止することができた。このような処置を施さない場合には異物が発生し、転写欠陥を引き起こすことがある。
【０１０９】
図１３(ｂ)はマスクを上面から見たときの別の例を示す。パターン転写フィールド領域１２０２の外側にシフタパターンおよびレジスト遮光体パターン合わせ基準マーク１２０１、及びレチクル（マスク）を識別するための識別マーク領域１２０３が形成されている。合わせ基準マーク１２０１、及び識別マーク領域１２０３はメタルで形成されている。合わせ基準マークは描画歪みを補正する目的から少なくともマスク四隅には配置されていることが望ましい。
【０１１０】
すなわち、四隅の位置をモニタし、歪み補正を行ないながら描画する。マスク識別マーク１２０４はメタル領域１２０３上にレジストで描かれる。ブランクス上のレジストマークでは肉眼での識別が困難であったが、メタル上ではレジストが薄膜であるためレジスト膜内で光干渉を起こし、反射率が変わって識別が可能となった。ただしこの識別マークは露光装置等のステージや搬送機構に接触しない場所に形成しておく必要がある。有機の脆い膜のため接触すると異物の発生源となるためであり、本発明に係わるマスクを取り扱う際には極めて重要である。
【０１１１】
上記例ではメタル上にレジストで識別マークを形成する例を示したが、ここではブランクス（石英ガラス）上に直接識別マークを設ける方法を図１４（ａ）及び（ｂ）をもとに説明する。
【０１１２】
図１４（ａ）は図１３（ｂ）でのメタル領域１２０３上にフォトレジストで描かれた「ＲＥＴ」という文字２２０１によるマスク識別マークであり、図１４（ｂ）は文字ではなく所謂バーコード２２０３で描かれたマスク識別マークであり、いずれも複数のスリット状のフォトレジスト膜が０．５μｍ乃至２．０μｍピッチの間隔（２２０２、２２０４）をもって並列配置され或いは一つのフォトレジスト膜に上記ピッチで多数のスリットが刻まれて形成されている。実際には１．０μｍのピッチで描かれたが、一種の回折格子効果により反射率が増大し識別することができる。特に、（ｂ）のように表示しておくとコード体系の設定の仕方を任意に決めることができるので製造上の木目細かい管理情報に利用でき、また製造上の種々の情報の漏洩乃至秘密保持にも有効である。
【０１１３】
（実施例６） 本実施例６においては、マスクのパターン形成面（第１の主面）に異物が付着しないように作用する透明薄膜ペリクルをマスクの主面上に配置した例を説明する。これ以外は、前記実施例１から５と同様である。なお、ここでは、例えば前記実施例５で説明したマスクと同じようにマスク基板の外周部に金属膜からなる遮光パターンを設けたマスクを用いて説明する。
【０１１４】
本実施例６のマスクの具体例を図１５に示す。なお、図１５（ａ）はマスク１３０１の平面図を、（ｂ）はマスク１３０１を所定の装置に装着した時の様子を示した要部断面図を（ｃ）はその応用例の要部断面図をそれぞれ示している。
【０１１５】
本実施例６においては、マスク１３０１の主面（第１の主面）側に、ペリクル１３０２がペリクル貼り付けフレーム１３０３を介して接合されて固定されている。ペリクル１３０２は、マスク１３０１のパターン形成主表面に異物が付着することを避けるために、マスク基板の主面あるいは主面および裏面から一定の距離までに設けた透明な保護膜を持つ構成体である。この一定の距離は、保護膜表面上の付着異物と異物の半導体ウエハ等の被加工物体表面への転写性を考慮して設計されている。
【０１１６】
ペリクル１３０２は、マスク１３０１のペリクルカバー領域に配置されている。すなわち、ペリクル１３０２は、マスク１３０１の集積回路パターン形成領域の全体１３０４および上記周辺内部領域に形成されたメタル遮光パターン１３０５の一部を覆うように平面的に配置されている。
【０１１７】
本実施例においては、ペリクル張り付けフレーム１３０３の基部が、マスク１３０１の前記周辺内部領域におけるメタル遮光パターン１３０５に直接接触した状態で接合固定されている。これにより、ペリクル張り付けフレーム１３０３の剥離を防止できる。一方、ペリクル張り付けフレーム１３０３の取り付け位置にレジスト膜が形成されていると、ペリクル１３０２の取り付けや取り外しの際に、このレジスト膜が剥離し異物発生の原因となる。本実施例においては、ペリクル張り付けフレーム１３０３を遮光パターン１３０５に直接接触させた状態で接合するので、そのような異物発生を防止できる。このような効果は、ペリクル張り付けフレーム１３０３をマスク基板１３０１に直接接触させた状態で接合固定しても得られる。
【０１１８】
また、前記実施例５と同様に、図１５（ｂ）に示すように、マスク１３０１と投影露光装置の真空吸引装着部１３０６とが接触する部分にはレジスト膜等の有機膜が存在しないようにした。同図ではメタル膜１３０５が存在している。これにより、前記実施例５と同様にレジスト膜の剥離や削れ等による異物の発生を防止できる。
【０１１９】
また、本実施例においては、メタル遮光パターン１３０５内に位置校正用のマークパターン１３０７が形成されている。この位置校正用のマークパターン１３０７は、電子線描画装置を用いてマスク上に所定のパターンを描画する際に、マスク自体から直接マスクの位置情報を検出するためのパターンである。すなわち、本実施例においては、マスク基板の集積回路パターン形成領域に、所定の集積回路パターンを電子線描画装置を用いてパターン形成する際に、そのマスク基板におけるマークパターン１３０７を何秒かに１回の割合で読みとることにより、パターン描画工程中にパターンを描画するための電子線の照射位置を補正（調整）しながらパターン描画を行うようにされている。これにより、電子線描画装置によるパターン描画位置精度をさらに向上させることが可能である。このようなマークパターン１３０７を設けたのは、例えば次の理由からである。
【０１２０】
通常の電子線描画装置においてはマスクへの描画処理は減圧された真空中で行う。真空中におけるマスクの保持は、電子線描画装置の移動ステージ上のマスク保持部の３点ピンにマスク基板またはマスク基板の装着されたカセットを押し付け、押し付けピンで機械的に固定している。ここで、通常の電子線描画装置においては、描画中の電子線の位置ドリフトによるパターン描画位置ずれを防止する目的で、マスク保持部に取り付けられた位置検出用のマークパターンを描画中に複数回検出して位置ずれを補正している。
【０１２１】
マスク保持部（ステージ）のマスク基板は上述のように機械的に固定されているのでマスク保持部のマークパターンとマスク基板との相対的な位置関係は一定となっているはずであるが、実際には高速で移動するステージの衝撃により、マークパターンとマスク基板との間にわずかな位置ずれが生じる場合がある。このため、電子線描画工程中にマスク基板の位置をマークパターンから読みとっているにもかかわらず、描画パターンに位置ずれが生じてしまう。
【０１２２】
そこで、本実施例においては、マスク（マスク基板）自体に位置補正用のマークパターン１３０７を配置し、マスク基板自体からその位置を直接検出するようにした。これにより、上記マスク基板の保持のずれも含めて補正することができるので、パターンの配列誤差を低減することができる。このようなマークパターン１３０７は、例えば当該パターン位置が光透過領域になっているか、遮光領域になっているかによって構成され、そこに照射された位置検出ビームまたは検出光の反射状態によって情報の検出がなされるようになっている。位置検出手段は、電子線描画装置の電子線を使用するもの、レーザライタによるレーザ光を使用するものまたは他の方式を用いることができる。特に位置精度の高い装置の適用が望ましい。なお、図１５中の１３０８は回路パターンを、１３０９は露光装置にマスクの位置を示すレチクルマークを示している。
【０１２３】
また、図１５（ｃ）では、マスク基板１３０１上の金属膜１３０５に接着剤等を介して取り付けられたペリクル１３０２の枠１３０３の側壁面に、内蔵されているマスクの識別マーク「ＲＥＴＩＣＬＥ−Ａ」が描かれている。このようにすることによってペリクルの上部表面の面積を前述した種々の検査、測定や観察のために有効に活用することができる。なお、この例においても前述したようにペリクルはフォトレジスト膜が設けられていないマスク基板表面上に取り付けられている。
【０１２４】
このような実施例６によれば、前記種々の実施例で得られる効果の他に次の効果を得ることができる。（１）マスクにペリクルを設けたことにより、マスクに異物が付着するのを防止し、その異物付着に起因する転写パターンの劣化を抑制または防止できる。（２）ペリクル張り付けフレームを遮光パターンまたはマスク基板に直接接触させた状態で接合したことにより、ペリクルの取り付けや取り外しに際して、遮光パターン形成用のレジスト膜が剥離したり削れたりするのを防止できる。このため、そのレジスト膜の剥離や削れ等に起因する異物の発生を防止できる。（３）マスク自体に電子線描画装置での電子線の描画位置補正用のマークパターンを設けたことにより、電子線描画装置でのパターン描画位置精度を向上させることが可能となる。
【０１２５】
（実施例７） 第７の実施例をマスクパターンの平面図である図１８を用いて説明する。
【０１２６】
図１８の１６０１はレジスト遮光体面、１６０２は０相の開口部、１６０３及び１６０４はπ相の開口部である。１６０２および１６０３はパターン転写が可能な寸法を持つ本体パターンであり、１６０４はその像が直接は転写されず近傍にあるパターンの解像性能を向上させるためのいわゆる補助パターンである。ここでは本体パターン１６０３及び１６０４の最小寸法は０．２μｍ（ウエハ上での寸法であり、レンズの縮小率が４×なのでマスク上での寸法は０．８μｍ)以下とし、図示はしていないがウエハ上で０．１μｍから０．２μｍまで各寸法のパターンを入れた。補助パターン１６０４の線幅はウエハ上で０．０４μｍ（マスク上は０．３２μｍ)とした。
【０１２７】
このマスクは実施例１にしたがって作製したが、露光波長にともなうレジスト遮光体の材料選択の問題を除いて他の実施例にしたがって作製したものでも構わない。本マスクをレンズの開口数ＮＡが０．６のＡｒＦエキシマレーザスキャナに装着し、ＡｒＦネガレジストに転写した。
【０１２８】
その結果、レジスト遮光体１６０１は十分な遮光効果を示し、フィールド領域にレジストが残ることはなかった。またレベンソン位相シフトにより本体パターン１６０２及び１６０３を５％という高い寸法精度で形成することができた。また、これらの補助パターンに挟まれた本体パターンの解像度はＣｒを用いた従来の位相シフトマスクを用いた場合よりも高かった。それは、遮光体がレジストという高抵抗体、誘電体であるためガイドウエーブ効果（即ち、導波管効果）が小さく、さらに反射の少ない材料を使用したためである。また、レベンソン位相シフト部でも０／π差現象は起こらず、この意味でも高い寸法精度が得られた。但し、この効果は転写寸法にしてパターン幅では０．１６μｍ以下、パターンピッチでは０．３２μｍ以下から現われ、それより大きい寸法では従来法による位相シフトマスクを用いた場合と変わらなかった。レンズの開口率ＮＡを変えて検討を行ったところ、パターンピッチがλ／ＮＡ以下であるときには従来法に比べて特に転写精度が高かった。
【０１２９】
（実施例８） 本発明のマスク及びパターン形成方法を使って半導体集積回路装置を作製した。図１９(ａ)はその代表的なパターンレイアウトを示す平面図である。
【０１３０】
同図中の１７０１は不純物拡散層等の半導体領域、１７０２は半導体領域とのコンタクト、１７０３、１７０４、１７０６、１７０７はゲート配線、１７０５は配線層とのビアホール（Ｖｉａ、接続孔）を示す。回路の動作速度を上げ、またパッキングデンシティを向上させるためには、拡散層等の半導体領域の上に形成されているアクティブなゲート配線の寸法が細く、かつその寸法精度が高いこと、およびゲート配線のピッチを決定するゲート配線間隙１７０８が狭いことが要求される。
【０１３１】
図１９(ｂ)は図１９(ａ)のゲート配線を形成するために用いた位相シフトマスクの平面図である。ここでは実施例１に沿って作製したマスクを用いた。但し、他の実施例に添って作製したマスク、例えば実施例３に沿って形成したマスクも用いることもできる。図中の１７０９がレジスト遮光体で、レベンソン配置になるようにシフタ層（π相）が開口部に交互に配置されている。このマスクを用い、ＮＡが０．６のＡｒＦスキャナを使ってパターン転写を行ったところ、０．１μｍという極めて狭いパターン間隙１７０８を得、しかも１７０４や１７０６で示されるπ相における寸法と１７０３や１７０７で示される０相における寸法が一致し、いわゆる０／π差のないパターン転写が実現できた。
【０１３２】
さらにパターンエッジ部が比較的密に配置された１７０３や１７０４といった場所と疎な１７０６や１７０７の場所での寸法差も小さく、その差はレンズの特性に基づく補正の範囲に収まるものであった。これらは遮光体が高抵抗体、誘電体であることによるウェーブガイド効果（導波管効果）の低減、表面反射の低減に基づくものである。
【０１３３】
Ｃｒ遮光体を有する位相シフトマスクを用いた場合には本実施例のマスクを用いた場合に比べ２０％程転写寸法精度が低いことを確認できた。このゲートパターン形成方法により動作周波数が高く、かつパッキングデンシティが高くチップの小さな半導体集積回路装置を作製することができた。チップが小さくなるとウエハ１枚あたりから取得できるチップ数が高まるだけでなくチップの製造歩留まりも向上するため、作製コストを大幅に低減できる。
【０１３４】
（実施例９） 本実施例のシフタエッジ位相マスクを用いて微細ゲートパターンを形成した。その時用いた位相マスクを図２０(ａ)に、バイナリーマスクを図２０(ｂ)に、そして転写して形成したレジストパターンを図２０(ｃ)に示す。
【０１３５】
同図中の１８０１は形成すべきパターンの輪郭、１８０２はゲート配線の細線を形成するための線幅の狭いレジスト遮光体パターン部、１８０３はレジスト遮光体、１８０４は０相の開口部、１８０５はπ相のシフタ層が形成された開口部、１８０６は透明ガラス部、１８０７は遮光体パターン、１８０８、１８０９は転写形成されたゲートパターンである。図２０(ｂ)のマスクとしては１８０８がＣｒからなるＣｒバイナリーマスクを用いることもできるが、ここでは１８０７がレジスト遮光体からなるレジストマスク遮光体バイナリーマスクを用いた。
【０１３６】
図２０(ａ)の第１のマスクを露光装置に装着してポジレジスト上に露光を行った後、図２０(ｂ)の第２のマスクを露光装置に装着して上記レジストに重ね露光を行ない、レジストを通常の熱処理及び現像を行ってレジストパターンを形成した。
【０１３７】
本実施例ではＮＡが０．６３のＡｒＦスキャナを用い、幅６０ｎｍの極めて細いゲート配線１８０８を再現性よく得ることができた。通常のシフタエッジ位相シフトマスクでは細線遮光体部１８０２で機械的強度の問題が生じるのでマスク良品歩留りが低いが、本実施例のマスクではそのような問題はなくマスク歩留りが高い。
【０１３８】
さらに、Ｃｒ先形成のブランクス掘り込み型シフタエッジ位相シフトマスクでは、前述したように、シフタ部１８０２のブランクスを掘り込む際側壁反射による解像性能の低下を防止するためサイドエッチを行うが、遮光体細線１８０２が細いためこのサイドエッチ量を十分に確保することができず転写性能に影響を与え、転写されたレジストパターンの寸法ばらつきは１０％程度となるのに対し、本実施例では転写されたレジストパターンの寸法ばらつきは５％と小さくすることができた。
【０１３９】
（実施例１０） 本発明のマスク及びパターン形成方法を使って複数の半導体メモリ素子からなる電子回路装置を１枚の半導体ウエーハに作製した。図２１（ａ）から（ｄ）はこのメモリ素子の製造の主な工程を示す断面図である。
【０１４０】
図２１(ａ)に示すように、Ｐ型のＳｉ半導体７１を基板に用い、その表面に素子分離技術を用いてＳｉＯ2からなる素子分離領域７２を形成する。次に、素子分離領域７２が設けられていない半導体表面に厚さ２００ｎｍ以下のＳｉＯ2等のゲート絶縁膜を介して、例えば厚さ１５０ｎｍの多結晶Ｓｉからなるワード線（ゲート電極）７３を形成し、さらにその上に化学気相成長法を用いて例えば１５０ｎｍのＳｉＯ2膜を被着し、異方的に加工してワード線７３の側壁にＳｉＯ2のサイドスペーサ７４を形成する。次に、通常の方法でＮ型拡散層（ソース又はドレイン領域）７５を形成する。
【０１４１】
次に図２１(ｂ)に示すように、通常の工程を経て多結晶Ｓｉまたは高融点金属金属シリサイド、あるいはこれらの積層膜からなるデータ線７６を形成し、その上部をＳｉＯ2等の絶縁膜で被覆する。次に図２１(ｃ)に示すように、通常の工程を経て半導体領域に接続されて絶縁膜上に延在した多結晶Ｓｉからなるキャパシター電極（蓄積電極）７８を形成する。その後、Ｔａ2Ｏ5、Ｓｉ3Ｎ4、ＳｉＯ2、ＢＳＴ、ＰＺＴ、強誘電体、あるいはこれらの複合膜などを被着してキャパシタ用絶縁膜７９を形成する。引き続き多結晶Ｓｉ、高融点金属、高融点金属シリサイド、あるいはＡｌ、Ｃｕ等の低抵抗の導体を被着しプレート電極８０を形成する。
【０１４２】
次に図２１(ｄ)に示すように、通常の工程を経て配線８１を形成する。次に通常の配線形成工程やパッシベーション工程を経て複数のメモリ素子からなる電子回路装置を作製した。
【０１４３】
なお、ここでは、代表的な製造工程のみを説明したが、これ以外は通常の製造工程を用いた。また、各工程の順番が前後しても本発明は適用できる。上記素子製造工程におけるリソグラフィ工程で本発明を適用可能である。例えば、微細パターンを形成する必要のない工程あるいは高い寸法精度が要求されない工程には本発明は必ずしも適用する必要はない。パッシベーション工程での導通孔形成工程や、パターンが大きなイオン打ち込みマスク形成用のパタン形成工程には本発明は適用しなかった。本発明のパターン形成方法が特に有効な工程は素子分離領域、ワード線、キャパシター電極、及び配線の形成工程である。
【０１４４】
次に、リソグラフィで形成したパターンについて説明する。図２２(ａ)は製造したメモリ素子を構成する代表的なパターンのメモリ部のパターン配置を示す。８２がワード線、８３がデータ線、８４がアクティブ領域、８５がキャパシター電極、８６が電極取り出し孔のパターンである。図２２(b)は別のメモリ素子を構成する代表的なパターンのメモリ部のパターン配置を示す。８７がワード線、８８がデータ線、８９がアクティブ領域、９０が蓄積電極、９１が電極取り出し孔のパターンである。ワード線とデータ線のパターン形成に本発明を用いた。また図２２(ｂ)においては蓄積電極のパターン形成にも本発明を用いた。ここに示したパターン形成以外でも最小設計ルールを用いる工程では本発明を用いた。
【０１４５】
本発明を用いて作製した素子の特性は、従来法を用いて作製した素子の特性と比較すると特性が良好であった。具体的にはワード線の線幅バラツキが小さい事から、データの読み出しスピードが速く特性が安定しており、蓄積電極の面積バラツキが小さい事からデータの保持特性が安定している等の特性の改善が実現できた。また、素子の良品取得歩留まりでも改善効果が得られた。
【０１４６】
（実施例１１） 次に、所謂ツインウエル方式のＣＭＩＳ（Complementary MIS）回路を有する集積回路装置の製造に適用した例を工程毎の要部断面を示した図２３（ａ）から（ｄ）をもとに説明する。
【０１４７】
図２３（ａ）のように、半導体ウエーハの主要部を構成するＮ型Ｓｉの半導体基板１０１の上表面部にＮ型ウエル１０２及びＰ型ウエル１０３が形成され、両ウエルにまたがるようにＳｉＯ2からなる素子分離用のフィールド絶縁膜１０５が選択酸化技術によって形成され、この絶縁膜１０５によって囲まれた各ウエルの半導体活性領域にはＰチャンネル型ＭＩＳＦＥＴ（Ｑp）及びＮチャンネル型ＭＩＳＦＥＴ（Ｑｎ）が形成されている。なお、１１１、１１２はソース、ドレイン領域を構成するＰ型半導体領域であり、１１３、１１４ソース、ドレイン領域を構成するＮ型半導体領域であり、１０６、１０７はＳｉＯ2等からなるゲート絶縁膜であり、１１５、１１６はゲート絶縁膜上に設けられたゲート電極である。これらゲート電極１１５、１１６は、例えば低抵抗ポリシリコン膜をＣＶＤ法によって堆積した後、その膜をＫｒＦエキシマレーザを使った縮小投影露光装置及び前述した本発明の種々の実施例で作成されたフォトマスクを用いたフォトリソグラフィ技術と通常のエッチング技術とによって形成されている。ゲート電極長は例えば０．２μｍ程度である。上記１１１〜１１４の半導体領域はそれぞれゲート電極に対して自己整合的に形成されている。
【０１４８】
次に、図２３（ｂ）に示すように、ＳｉＯ2からなる層間絶縁膜１１８をＣＶＤ法等によって堆積した後、その上部にポリシリコン膜を堆積し、それをＫｒＦエキシマレーザを使った縮小投影露光装置及び前述した本発明の種々の実施例で作成されたフォトマスクを用いたフォトリソグラフィ技術と通常のエッチング技術とによってパターニングし、そこに不純物を部分的に導入することにより配線１１９及び抵抗１２０が形成される。
【０１４９】
次に、図２３（ｃ）に示すように、ＳｉＯ2からなるＳＯＧ膜１２２を堆積した後、層間絶縁膜１１８及びＳＯＧ膜１２２に半導体領域及び配線１１９の一部が露出する複数の接続孔１２４がＫｒＦエキシマレーザを使った縮小投影露光装置及び前述した本発明の種々の実施例で作成されたフォトマスクを用いたフォトリソグラフィ技術と通常のエッチング技術とによって形成される。
【０１５０】
次いで、図２３（ｄ）に示すように、アルミニューム（Ａｌ）又はＡｌ合金からなる金属膜をスパッタリング技術によって堆積した後、その金属膜をＫｒＦエキシマレーザを使った縮小投影露光装置及び前述した本発明の種々の実施例で作成されたフォトマスクを用いたフォトリソグラフィ技術と通常のエッチング技術とによってパターニングすることによって、第１層配線１２６から１２７が形成される。
【０１５１】
これ以降は、第１層配線の上部に第１層配線の形成と同様な方法で第２層配線や第３層配線（図示せず）が形成され、大規模なロジックタイプの半導体集積回路装置（ＬＳＩ）が製造される。
【０１５２】
カスタムＬＳＩでは、その回路システムを設計する際に特に第１層配線を中心にマスクデバッグが行われることが多い。かかるＬＳＩのＴＡＴを小さくするためには、この第１層配線に対応するマスクを供給するタイミングや速さが極めて重要であり、また必要となるマスク枚数も多くなるのでこの工程に本発明を適用するのは極めてその効果が大きい。また、第２層配線での最小パターン寸法は０．３５μｍと露光波長（０．２４８μｍ）に比べて十分太いものであったが、そこにも本発明のフォトマスクを適用した。通常のＣｒマスクよりもコストを低くし、またＴＡＴを短くすることができた。
【０１５３】
以上の説明から理解されるように、本発明はＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ）等のようなメモリ素子を有する半導体集積回路装置、マイクロプロセッサ等のような論理回路を有する半導体集積回路装置あるいは上記メモリ回路と論理回路とを同一半導体基板に設けて構成される混載型の半導体集積回路装置にも適用できる。特に、論理回路を有するロジックやメモリとロジックを混載するシステムＬＳＩでは、ユーザニーズに合わせてパターン設計から製造に至るまでの工間を短くし、すばやくユーザに供給することに付加価値があるため、マスク製作時間の短い本発明は特に有効であった。
【０１５４】
なお、本発明の技術思想は、半導体集積回路装置の製造方法に適用されることに限定されるものではなく、例えば液晶基板や超電導装置、磁気ヘッド、マイクロマシーン等のような他の電子回路装置等の製造方法にも適用できる。
【０１５５】
（実施例１２） 図２４にこの実施例１２で用いた１枚のマスクの平面図を示す。図中の２１０１はメタル遮光体、２１０２はレジスト遮光体、２１０３は露光装置用アライメントマーク部である。露光装置としてはスキャナを用いた。実施例４に沿って位相シフトマスクを作製した。転写すべきパターンは２１０４部と２１０５部に示されているように同じものが露光装置のスキャン方向に上下に配置されている。但し、そのパターンの位相配置は互いに反転させてある。すなわち、本体パターン２１０６、２１０７、２１０８にはそれぞれπ、０、０相を配置をしたが、対応する２１０６'、２１０７'、２１０８'にはそれぞれ０、π、π相を配置した。また補助パターン２１０９にはπ相が配置されているが、２１０９’には０相が配置されている。このマスクをスキャナに装着してスキャン露光した。その際の２１０４部を１チップと見なし、２１０５部が２１０４部と重なって即ち多重露光されるようにチップ送りを行った。このように多重に露光することにより転写パターンの寸法の０／π差は全く生じなくなった。なお、本方法は特にスキャナでその効果を発揮する。これはスキャナではスリット状のレンズの一部を使って露光するからである。これに対し、ステッパのようにレンズの全体を使って露光される方法ではレンズ収差が２１０４部と２１０５部とで異なり、収差の足し合わさった像が転写されてしまうため転写精度が低下してしまう。
【０１５６】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、次の通りである。（１）微細パターン形成用のマスクパターンを製作するにあたり位相シフトマスクの製造工程数が減り、かつスパッタＣｒ膜の製膜、Ｃｒ膜のエッチングのような異物の発生しやすい工程を用いることがないのでマスク製造歩留りも向上する。製造工程数の削減はマスク作製ＴＡＴの面でも大きな効果がある。（２）位相角の制御精度が向上する。特に実施例１から３に示したブランクス上にシフタ膜を形成する方法でこの効果が大きい。エッチングによるマイクロ ローディング効果がほとんどでないため各種寸法で位相角を揃えることができ、転写パターンの寸法制御性が高い。（３）位相角変化部、すなわちシフタのエッジを誘電体、高抵抗体、又は有機体からなる遮光膜（例えば、フォトレジスト膜）が被覆するため、転写時に遮光膜の側壁からの反射やガイドウェーブ効果を小さくすることができ、細線化によるマスクパターン強度不足の問題もおこらず転写パターンの微細化が容易に行える。表面反射も小さく転写パターンの寸法精度が高い。また、レベンソンタイプの位相シフトの寸法０／π差が小さい。（４）光学マスクのマスク基板の外周にメタル遮光領域を設け、その一部を除去することで光学マスクの情報を検出するためのマークパターンを形成したことにより、光学マスクの情報検出能力を向上させることが可能となる。またマスクを露光装置に装着したときの異物の発生がない。（５）メタルプレート上にマスク識別記号を入れることにより、容易にマスクを識別することが可能となる。（６）上記（１）〜（５）により、本発明の光学マスクを用いて製造された半導体集積回路装置等の電子回路装置の性能、信頼性、開発ＴＡＴおよび製造歩留まりを向上させることが可能となる。
【図面の簡単な説明】
【図１】 （ａ）は本発明の代表例を示す位相シフトマスクの断面図であり、（ｂ）はそれを用いた投影露光方法を示す図である。
【図２Ａ】 （ａ）〜（ｅ）はマスクの製造工程を示す工程別断面図。
【図２Ｂ】 （ｆ）〜（ｊ）はマスクの製造工程を示す工程別断面図。
【図２Ｃ】 （ｋ）〜（ｍ）はマスクの製造工程を示す工程別断面図。
【図３Ａ】 （ａ）〜（ｅ）は他のマスクの製造工程を示す工程別断面図。
【図３Ｂ】 （ｆ）〜（ｉ）は他のマスクの製造工程を示す工程別断面図。
【図４】 位相シフトマスクの適用例を示すためのマスク要部断面図。
【図５】 位相シフトマスクの他の適用例を示すためのマスク要部断面図。
【図６】 （ａ）〜（ｃ）は位相シフトマスクでの課題を説明するためのマスクの要部断面図。
【図７Ａ】 （ａ）〜（ｅ）は本発明の実施例１に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図７Ｂ】 （ｆ）及び（ｇ）は実施例１に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図８】 フォトレジスト材の光吸収特性を示す特性図。
【図９Ａ】 （ａ）〜（ｅ）は本発明の実施例２に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図９Ｂ】 （ｆ）及び（ｇ）は実施例２に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図１０】 （ａ）〜（ｅ）は本発明の実施例３に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図１１Ａ】 （ａ）〜（ｅ）は本発明の実施例４に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図１１Ｂ】 （ｆ）〜（ｊ）は実施例４に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図１２】 （ａ）〜（ｅ）は本発明の実施例５に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図１３】 （ａ）及び（ｂ）は本発明に係わる位相シフトマスクの要部平面図。
【図１４】 （ａ）及び（ｂ）は本発明に係わる位相シフトマスクに設けられた文字、記号、マーク等のパターンの平面図。
【図１５】 （ａ）は本発明の実施例６に係わる位相シフトマスクの要部平面図であり、（ｂ）はそのマスクが装置に装着された状態を示す要部断面図であり、（ｃ）はマスクの側面図である。
【図１６】 位相シフトマスクでの課題を説明するためのマスクの要部断面図。
【図１７】 本発明で用いた露光装置の概要を示した装置概念図。
【図１８】 本発明の実施例７に係わるマスクパターンレイアウトを示す要部平面図。
【図１９】 （ａ）は本発明の実施例８に係わる電子回路パターンのレイアウトを示す要部平面図であり、（ｂ）はそのための位相シフトマスクの平面図である。
【図２０】 （ａ）は本発明の実施例９に係わる位相シフトマスクの平面図であり、（ｂ）はバイナリーマスクの平面図であり、（ｃ）は転写して形成したパターンの平面図である。
【図２１】 （ａ）〜（ｄ）は本発明の実施例１０に係わる半導体メモリ回路装置の製造工程を示す工程別の素子要部断面図である。
【図２２】 （ａ）及び（ｂ）は半導体メモリでの回路レイアウトパターンを説明する要部平面図である。
【図２３】 （ａ）〜（ｄ）は本発明の実施例１１に係わる半導体論理回路装置の製造工程を示す工程別の素子要部断面図である。
【図２４】 本発明の実施例１２に係わる位相シフトマスクの要部平面図である。
【符号の説明】
１、２０１、３０１、６０１、７０１、８０１、９０１、１００１、１１０１、１３０１、１４０１…透明板（ブランクス）、２、３０７、４０２、５０２、７０２、７０６、８０３、８０７、９０２、９０４、１１０６、１４０２、…位相シフタ膜、３、２０６、３０６、４０１、５０１、６０４、７０９、８１０、９０７、１０１４、１１０９、１４０３、…遮光体パターン、８０２…透明膜（干渉制御層）、１００５…透明板表面の凸部、１００６…透明板表面の凹部、１３０２…ペリクル
【発明の属する技術分野】
本発明は、半導体装置、超電導装置、マイクロマシーン、電子デバイス等の電子装置の製造方法、それに用いるパターン形成方法、これらに用いる光学マクス及びその製造方法に関し、特に、半導体集積回路装置の製造工程における露光技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置の製造においては、微細パターンを半導体ウエハ上に転写する方法としてリソグラフィ技術が用いられる。リソグラフィ技術においては主に投影露光装置が用いられ、投影露光装置に装着したホトマスクのパターンを半導体ウエハ上に転写してデバイスパターンを形成する。
【０００３】
通常のホトマスクは、透明石英基板平坦な表面上に形成されたクロム（Ｃｒ）等の遮光材を加工して作成される。すなわち、石英基板の平坦な表面上にクロム等からなる遮光膜が所望の形状で形成されて構成されている。遮光膜の加工は、例えば、遮光膜上に電子線感応レジストを塗布した後、その電子線感応レジストに電子線描画装置にて所望のパターンを描画し、続いて現像により所望の形状のレジストパターンを形成し、しかる後、そのレジストパターンをマスクとしてドライエッチングやウエットエッチングを施して遮光膜を加工する。その後、レジストを除去した後、洗浄等を行い、所望の形状の遮光パターンを透明石英基板上に形成している。
【０００４】
近年、ＬＳＩの高集積化が進み、動作速度の向上が求められるとともに回路パターンの微細化が要求されるようになってきた。この傾向は特にトランジスタ動作速度に大きな影響を与えるゲートパターンにおいて激しい。すでに一部のロジックＬＳＩ製品では、ＫｒＦエキシマレーザ（波長２４８ｎｍ）の露光装置を用いて０．１μｍのゲートパターン形成も行なわれている。
【０００５】
また、半導体メモリにおいてもその低コスト化を図るべく微細化が進められており、ＫｒＦエキシマレーザを用いた露光装置でハーフピッチ０．１８μｍルールのＤＲＡＭ(Dynamic Random Access Memory)が製品化されている。ＫｒＦスキャナを用いた０．１３μｍルールのＤＲＡＭの開発も行なわれているところである。
【０００６】
露光波長よりはるかに小さなパターン解像が可能になるのは超解像と呼ばれる露光法によるところが大きい。この超解像の中で微細パターン形成に効果があるのが位相シフト露光法と呼ばれるものであり、例えば、特開昭５８−１７３７４４号公報に開示されている。この位相シフト露光法は、ホトマスクの露光光の透過部すなわちガラス面が出ているウインドウ部に遮光部を挟んで交互に露光光の位相を反転させる位相シフタと呼ばれる構造物を形成し、このホトマスクを用いて露光を行なう方法である。両透過部を通ってくる光の位相が反転しているため、間に存在している遮光部で光の振幅が０になるところが生じる。振幅が０であれば光のインテンシティも０となり、分解能が飛躍的に向上する。
【０００７】
また、この他にマスクに関する技術を開示したものとして特開平９−２１１８３７号公報や特開平５−２８９３０７号公報があげられる。
【０００８】
【発明が解決しようとする課題】
位相シフタはホトマスク基体のガラス板の一部を掘り込む掘り込みタイプのもの、ホトマスク基体の上に位相を反転させる膜厚を持った透明膜を形成するタイプのもの、とこれらの２つをミックスしたタイプのものとがある。
【０００９】
掘り込みタイプの位相シフトマスクは次のように作成される。図２Ａ(ａ)に示すようにマスク基体（石英基板）２０１の平坦表面上に遮光体となるＣｒ膜２０２をスパッタ法で被着し、その上にＥＢレジスト２０３を塗布する。その上で遮光体用パターンをＥＢ描画(２０４の矢印で示す)する。現像を行なってレジストパターン２０５を形成し（図２Ａ(ｂ))、ドライエッチングあるいはウエットエッチングによってＣｒ膜２０２のエッチングを行ない（図２Ａ(ｃ))、レジストを除去して遮光体パターン２０６を形成する（図２Ａ(ｄ))。その後ＥＢレジスト２０７を塗布して位相シフタを形成するためのパターンを露光(２０８の矢印で示す)する（図２Ａ(ｅ))。現像を行なってレジストパターン２０９を形成し（図２Ｂ(ｆ))、石英基板をドライエッチングによって所望の深さ掘り込む（図２Ｂ(ｇ))。レジストを剥離して両開口部２１０、２１１の位相差を検査し（図２Ｂ(ｈ))、位相差を生じせしめる掘り込み量が目標値に達していない場合再度ＥＢレジスト２１２を塗布し、シフタパターン描画２１３を行ない（図２Ｂ(ｉ))、現像を行なってシフタパターン２１４を形成し（図２Ｂ(ｊ))、石英基板を再度ドライエッチングし（図２Ｃ(ｋ))、レジスト剥離と位相差検査（図２Ｃ(ｌ))を行なう。その後、図２Ｃ(ｍ)に示すようにウエットエッチングを行なってＣｒ膜を庇にした庇構造２１５を形成し、掘り込み型位相シフトマスクを製造する。
【００１０】
一方、透明膜形成タイプ（以下、シフタ上置きタイプと呼ぶ）の位相シフトマスクは次のように作成される。図３Ａ(ａ)に示すようにマスク基体（石英基板）３０１の平坦な表面上に遮光体となるＣｒ膜３０２をスパッタ法で被着し、その上にＥＢレジスト３０３を塗布する。その上で遮光体用パターンをＥＢ描画(３０４)する。現像を行ないレジストパターン３０５を形成し（図３Ａ(ｂ))、ドライエッチングあるいはウエットエッチングによってＣｒ膜をエッチングし（図３Ａ(ｃ))、レジストを除去して遮光体パターン３０６を形成する（図３Ａ(ｄ))。その後、塗布ガラスＳＯＧ(Spin on Glass)を塗布し、熱処理等を行なって透明シフタ膜３０７を形成する（図３Ａ(ｅ))。その後、ＥＢレジスト３０８を塗布して位相シフタを形成するためのパターンを露光(３０９)する（図３Ｂ(ｆ))。現像を行なってレジストパターン３１０を形成し（図３Ｂ(ｇ))、透明シフタ膜をドライエッチングあるいはウエットエッチングする（図３Ｂ(ｈ))。レジストを剥離して両開口部３１１、３１２の位相差を検査し、位相シフトマスクを得る。
【００１１】
上記した両方法とも遮光体としては金属のＣｒ膜が使用され、しかもその遮光体パターンの正確性が要求されることからこの金属Ｃｒ膜は石英基板の平坦な表面上にスパッタ法で形成される。
【００１２】
また、この位相シフトマスクの活用形態としては図４に示すように、光学的に孤立パターンと見なせる遮光パターン４０１に対し、その遮光体４０１の両側で光学的光路差４０２により位相差を持たせるシフタ エッジ タイプと、図５に示すようにライン アンド スペースのような近接密集した遮光パターン５０１に対して開口部に交互に位相シフタ５０２を配置するレベンソンタイプとがある。ここで図４および図５の４０３、５０３はともにガラス基板を示す。どちらの場合も開口部の両側でそこを透過する露光光の位相を反転させる構造において差はない。
【００１３】
前述した掘り込み型位相シフトマスクの転写特性上の問題点は、図６(ａ)に示すようにガラス基板６０１を掘り込んでいない、あるいは掘り込み量の少ない開口部６０２（この部分のことを以下０相と呼ぶ）とガラス基板を深く掘り込んだ開口部６０３（この部分のことを以下π相と呼ぶ）での透過光量がＣｒ遮光体側壁６０４の下に形成されたガラス基板側面部６０５での光散乱によって変わり、このことが原因となって０／π差と呼ばれるパターンの寸法差が生じることである。
【００１４】
このことを防止するために、図６(ｂ)に示すようにガラス側面部６１１をＣｒ遮光体６１３のエッジ６１２から後退させ、ガラス側面部から散乱される光をＣｒ遮光体で遮るサイドエッチ掘り込み型が提案される。
【００１５】
しかし、この場合にはＣｒ遮光体６１３を支えているガラスの幅６１４がパターンの微細化にともない細くなり、強度の観点から微細化に耐えられないという問題がある。特に、図６(ｃ)に示すような０相６０２においてもガラス基板６０１を掘っている両側掘りタイプのマスクでは、このＣｒとガラスの接触面積の問題は大きな問題である。細いガラス支柱６１６でＣｒの遮光体６１３を支える必要があり、多数の複雑な微細パターンになればなるほど深刻な問題となる。
【００１６】
さらに近年、露光装置のマスク倍率が１０×から５×、さらには４×へと移行しており、これに伴ってマスク上の寸法もデバイス寸法の微細化よりさらに加速されて微細化を進ませる必要があるため、この支柱の細さは転写限界を決める決定的課題となってくる。また、製造上このポケット部６１５に異物がたまり、マスクの歩留まりが上がりにくいという問題がある。また、ドライエッチングを用いてシフタを掘り込む際には、エッチング マイクロ ローディング効果によってパターン寸法にともない掘り込み深さが異なり、したがってパターン寸法に応じて位相角が異なるという問題がある。さらに、図２Ａ〜図２Ｃに示したようにマスク製造工程数が多く、マスク製造コストが高く、製造にかかる時間が時間が長くＴＡＴ(Turn Around Time)が大きく、工程数が多いことから歩留まりが低いという問題がある。
【００１７】
また一方、前述したシフタ上置き型位相シフトマスクでは図５に示すように、シフタ５０２を遮光体であるＣｒ遮光膜５０１上に形成することから一定の膜厚で位相シフタを形成できず、位相角がパターン寸法に応じて変わり、また一つのパターンの中でもパターン中央部５０４と周辺部５０５で位相（即ち、シフタ膜厚）が変わるという問題がある。
【００１８】
更に又、上記問題を解決するために位相シフタを先に作成しその上にＣｒ遮光膜を形成しようとしても、シフタからなる段差をもった基板上にスパッタＣｒ膜を無欠陥、高品質に形成するのは極めて困難である。さらに遮光体であるＣｒ膜がシフタ上に形成されるため、Ｃｒ膜の表面はフラットではなくなり、傾斜乃至凹凸構造を持ち、露光光の反射が大きくなって、パターン転写特性が劣化するという問題がある。例えば、図１６に示すように石英透明基板からなるブランクス１４０１上に形成されたＣｒ膜１４０３の表面には反射防止のため酸化Ｃｒ層１４０４を形成し、薄膜干渉現象を使ってＣｒ膜表面からの反射を防止する対策を施こすことが提案されるが、シフタパターン１４０２にＣｒ膜が一部被るためそのＣｒ膜表面が傾斜乃至凹凸面を呈し、部分的に斜めの部分１４０５が生じ、そこの酸化Ｃｒ膜の膜厚を所定の反射防止条件に正確に制御できないため、同図中に１４０６及び１４０７の矢印で示すように反射率が部分的に異なり、転写特性が劣化するという微細パターン化の上で極めて重要な問題がある。
【００１９】
従って、前記したような複雑な微細パターンを有する電子装置をかかるマスクと投影露光技術を駆使して精度よく高い歩留まりで製造することはますます難しくなってきている。
【００２０】
本発明は、位相シフトマスクを用いた電子装置の改良された製造方法を提供することを目的とするものである。例えば、０．１μｍ以下の幅や間隔を有する複数の微細パターンで構成される電子装置を投影露光技術及び位相シフトマスク技術を用いて歩留まりよく製造する方法を提供することを目的としている。
【００２１】
本発明の他の目的は、かかる電子装置の製造方法に適した微細パターンの形成方法及びそのための改良されたマスクを提供することにある。
【００２２】
また、本発明の更に他の目的は、位相シフトマスクを用いた電子装置の製造方法において、露光装置のパターン転写精度を向上させることのできる改良された技術を提供することにある。
【００２３】
更に具体的には、位相角制御性の高い位相シフトマスクを用いて投影露光する際に遮光体面からの反射光等の影響による寸法精度劣化の生じない微細パターン形成方法を提供すること及びそれを用いて微細な電子装置を提供することを目的としている。
【００２４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば以下の通りである。
【００２５】
即ち、本発明では、透明板の平坦な表面に所定の厚さの位相シフタ膜が部分的に形成され、このシフタ膜の端部を覆って非金属からなる所定パターンの遮光膜が部分的に設けられたマスクを用いて、投影露光技術によってこの遮光パターンを被加工物の表面に設けられた感光性膜に転写し、この感光性膜を現像することによって電子装置が製造される。更に具体的には、上記非金属の遮光膜が上記シフタ膜の端部を含んでシフタ膜及び透明板の表面上に部分的に延在して設けられたマスクを用いた投影露光によって上記パターンが転写される。
【００２６】
他の本発明では、透明板の平坦な表面に所定の深さ又は高さの凹部又は凸部が部分的に形成され、この凹部又は凸部の端部を覆って非金属からなる所定パターンの遮光膜が部分的に設けられたマスクを用いて、投影露光技術によってこの遮光パターンを被加工物の表面に設けられた感光性膜に転写し、この感光性膜を現像することによって電子装置が製造される。更に具体的には、上記非金属の遮光膜が上記透明板の凹部又は凸部の端部を含んでそれに隣接する透明板の凹部及び凸部表面上に部分的に延在して設けられたマスクを用いた投影露光によって上記パターンが転写される。
【００２７】
上記いずれの発明においても、平坦な透明板表面に位相シフト手段が形成されるため転写する際の露光光に対する位相シフタの位相シフト量を所定の領域にわたって精度よく確保することができる。
【００２８】
また、上記いずれの発明においても、非金属からなる遮光膜としては転写時の露光光に対して反射率がＣｒ膜等の金属膜よりも小さいものが望ましく、例えば、誘電体、高抵抗体又は有機体の膜を用いることが望ましい。更に具体的には、この遮光膜自身が感光性を呈した膜であれば上記マスク自体を製造するのにも好都合であり、例えば、ノボラック樹脂若しくはフェノール樹脂等のフォトレジスト膜を用いることが望ましい。或いは、ポニアニリン樹脂膜のような感光性膜を用いることが望ましい。
【００２９】
誘電体、高抵抗体又は有機体の膜を遮光膜として用いることにより、屈折率の関係から転写時の露光光に対する反射率をＣｒ等の金属膜に比べ小さくすることができるので遮光膜が凹凸表面を有していてもフレア（flare）を小さくすることができ、解像度向上及び寸法精度向上に有益である。また、後述するように転写時の露光光によって遮光膜（即ち、マスクパターン）自体の膜厚に起因してその側壁面に発生する導波管効果（waveguide effect）を小さくできるので、この遮光膜が凹凸表面を有していても遮光膜の膜厚の差に伴う加工寸法差を小さくすることができ加工精度の向上に極めて有益である。
【００３０】
このように本発明によれば、マスクにおける位相シフト量を高精度に制御しかつ転写時における解像度乃至寸法精度の向上を図ることができるので、複雑な微細パターンを有する半導体集積回路装置等の電子装置の製造歩留まりを向上させることができる。
【００３１】
図１（ａ）に本発明に係わるマスクの一例を示す。同図より判るように、それは透明石英板等のブランクス１の平坦な表面上にパターニングされた透明の位相シフタ膜２を先に形成した後、位相シフタ膜２の端部でその表面とブランクス１の表面とで構成される段部を覆うように誘電体若しくは高抵抗体、有機体からなる遮光体パターン３が形成された下置き位相シフタ上置き遮光体マスク構造となっている。マスク製造工程を考えると図１（ａ）のように遮光体パターン面が上側に描かれた方が理解しやすいが、転写時に露光装置にマスクを挿入するときには、図１（ｂ）のような方向で、即ち、感光性ホトレジスト膜１２が表面に設けられた半導体基板等の電子装置を構成する被加工物１１の表面にこのマスクのパターン面が対向するようにして露光装置に装着され、上方向から即ち、透明ブランクスの裏面から投影露光光１５が照射され、被加工物１１表面の感光性膜１２がこの遮光体３で構成されるマスクパターンで露光される。そして、この露光された感光性膜１２を現像処理することによって上記遮光体パターンがそこに転写される。
【００３２】
さらに位相シフタ２とマスク基体（いわゆるブランクスガラス）１との間に、転写時の露光光の波長λに対する屈折率ｎ'がブランクスガラスの屈折率よりも大きく位相シフタの屈折率ｎ以下の透明膜（図１では省略）をその膜厚ｄ'として、およそ
sin(2πn'(d'+λ/2(n-1))/λ)=sin(2πn'd'/λ）
の式を満足するように設ければさらに転写精度が向上する。
【００３３】
また、位相シフタ２の端部の厚さ方向の断面が傾斜形状（即ち、テーパ形状）であるとその上に形成される遮光体パターンの寸法精度が向上すると共に接着強度が向上するが、その分占有面積を大きくすることになるのでこのテーパ角は４５度以上とした方が望ましい。実際的には約６０度程度が望ましい。
【００３４】
更に又、感光性ＳＯＧ(Spin On Glass)を用いて位相シフタ２を形成すればマスク作製工程を大幅に削減でき、ＴＡＴも向上し更にマスク歩留りも向上する。
【００３５】
さらに、位相シフトマスクにおける遮光パターン３をフォトレジスト膜によって形成した場合には、実際にフォトマスクを半導体集積回路装置の製造工程に用いるときや実際の位相シフトマスクの製造において以下のように種々の課題があること並びにその解決手段を本発明者等は見出した。
【００３６】
まず第１に、位相シフトマスクのシフタパターンと遮光体パターンの相対的な位置決めをするいわゆるシフタと遮光体との間の位置合わせマーク（アライメントマーク）やパターン測定マークのパターン検出が困難である。このことは特に位相シフタを先に形成して作る場合に問題となる。シフタ層はガラス基板を掘り込んだものあるいはＳＯＧ等を被着したものであり、ともにその材質がガラス基板と同じあるいはほぼ同じ系統のものである。このためＥＢ描画のアライメント時に用いる電子線に対し、シフタ層のマークのエッジ部の反射率の差が小さく、パターン検出が困難になる。したがってシフタパターンが先に形成されている場合、シフタパターンと遮光体パターンの位置合わせを行なうことが困難である。その解決手段は次の通りである。
【００３７】
シフタ層形成に先だって、マスク基板上表面の内転写すべきパターン領域の外側に、すなわち半導体集積回路装置の製造においては集積回路パターン形成領域外に、メタルからなるメタル領域を配置し、そのメタルにシフタパターンや遮光体パターンの描画の際の位置合わせ基準となるアライメントマークを形成する。本手段によって第１の問題は解決される。
【００３８】
第２に、製品判定マーク等のような各種情報検出等に用いる所定のパターンの検出が困難となる。例えば、マスク欠陥検査装置においてはマスクのアライメントにハロゲンランプ等が主に用いられるが、マスクを欠陥検査装置に装着する場合に、マスク上の検出マークがレジスト膜パターンによって形成されていると、レジスト膜では光透過率が高く、高いコントランストを得ることができないので、パターンの検出が困難である。このため、マスクと欠陥検査装置とのアライメントが困難になり、良好な検査ができなくなる問題がある。またマスク欠陥検査装置に限らず、例えば露光装置に装着するときもマスクの品種の同定を行なうためのマークが必要となる。この時機械で判読するマークの他に作業者が目視で判読できるマークも載せておくことが作業効率上望ましい。このときガラス基板上に直接シフタやレジスト遮光体で書かれた文字の場合には非常に判読しづらく、判読ミスが起こる。その解決手段は次の通りである。
【００３９】
転写すべきパターン領域の外側に、すなわち半導体集積回路装置の製造方法においては集積回路パターン形成領域外に、メタルからなるメタル領域をマスク基体上に配置し、そのメタルあるいはそのメタル上に欠陥検査装置の合わせを行なう基準マークやマスクを同定するための文字や記号等のマークパターンを形成する。このとき、メタルに開口を形成し、基準マークや同定記号とすることも出来るし、メタルプレートを形成し、その上にシフタやレジストでパターンを形成しそのパターンを基準マークや同定パターンとすることも出来る。本手段によって第２の問題は解決される。
【００４０】
第３に、マスクを欠陥検査装置や露光装置等に装着する際に異物が発生することによる問題である。上記技術においては、マスクを欠陥検査装置や露光装置等に装着する際や搬送する際に、マスクのレジスト膜が欠陥検査装置や露光装置等のマスク固定部材（例えば真空固定機構）に直接接触することになるので、レジスト膜が欠けたり削れたりすることで異物が発生する。この異物が、例えば検査装置や露光装置のレンズの表面に付着したり、チャンバ内を汚染したり、半導体ウエハの表面に付着することに起因して、パターンの検査精度や転写精度の劣化を招いたり、パターンの短絡不良や開放不良等のような不良が発生したりすることにより、半導体装置の信頼性および製造歩留りが低下するという課題がある。
【００４１】
この問題を解決するため、本発明者等は、光学マスクを検査装置や露光装置等のような所定の装置に装着する際や搬送の際に、光学マスクのマスク基板上のレジスト膜からなる遮光パターンと所定の装置の装着部とを接触させないように、遮光パターンをマスク基板の中央部主面上に配置した光学マスクを用いることを提案した。また、本発明者等は、光学マスクを所定の装置に装着する際に、光学マスクのマスク基板の主面においてレジスト膜からなる遮光パターンが存在しない領域（即ち、周辺部）に所定の装置の装着部を接触させた状態で所定の処理を行うことを提案した。これらの手段によって第３の問題は解決される。
【００４２】
【発明の実施の形態】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。１．デバイス面とは、半導体ウエハの主面であってその面にフォトリソグラフィにより、複数の半導体チップ領域に対応するデバイスパターンが形成される面を言う。２．半導体集積回路ウエハ（半導体集積回路基板）または半導体ウエハ（半導体基板）とは、半導体集積回路の製造に用いるシリコン単結晶基板（一般にほぼ平面円形状）、サファイア基板、ガラス基板その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。３．有機ＳＯＧ（Spin On Glass）膜とは、一般にシロキサン重合体または他のモノマーとの共重合体に各種の有機官能基が結合した高分子樹脂を溶剤に溶いて、基板上にスピン塗布して形成された絶縁膜のことである。一般に、無機ＳＯＧに比べて、キュア後にクラックが入りにくいため厚めに膜を形成できる特徴がある。またこの有機膜はＣＶＤ（Chemical Vapor Deposition）技術によって形成される場合があるので、その場合には単に有機シロキサン系絶縁膜と称する。４．エッチングストッパと言うときは、原則としてエッチング対象膜の当該エッチングストッパ膜に対するエッチング選択比が４以上のものを言う（即ち、ＡのＢに対するエッチング選択比がＸとは、ＡのエッチングレートがＸで、Ｂのエッチングレートが１であることを言う）。なお、エッチングストッパ膜には、塗布ストッパ膜等も含まれる。５．マスキング層は、一般にレジスト膜を言うが、無機マスクや非感光性の有機物マスク等も含むものとする。６．「遮光領域」、「遮光膜」、「遮光パターン」と言うときは、その領域に照射される露光光のうち４０％未満（狭義には、３０％未満）の光を透過させる光学特性を有する場合を意味している。一方、「透明」、「透明膜」と言うときは、その領域に照射される露光光のうち６０％以上（狭義には、９０％以上）の光を透過させる光学特性を有する場合を意味している。７．「フォトレジストパターン」とは、感光性の有機膜をフォトリソグラフィの手法により、パターニングされた膜パターンを言う。なお、このパターンには当該部分に関して全く開口のない単なるレジスト膜を含む。８．マスクのパターン面を次の領域に分類される。転写されるべき集積回路パターンが配置される領域：「集積回路パターン形成領域」、ペリクルに覆われている領域：「ペリクルカバー領域」、集積回路パターン形成領域以外のペリクルカバー領域：「集積回路パターン周辺領域」、ペリクルに覆われていない外部領域：「周辺領域」、周辺領域のうち、光学的パターンが形成されている内側の領域：「周辺内部領域」、その他の周辺領域で真空吸着等に使用される領域：「周辺外部領域」。９．半導体の分野では紫外線は以下のように分類される。波長が４００ｎｍ程度未満で、５０ｎｍ程度以上を紫外線、３００ｎｍ以上を近紫外線、３００ｎｍ未満で２００ｎｍ以上を遠紫外線、２００ｎｍ未満を真空紫外線。なお、本願の主な実施例は２００ｎｍ未満の真空紫外線領域を中心に説明したが、実施の形態2で示すような変更を行えば、２５０ｎｍ未満で２００ｎｍ以上のＫｒＦエキシマレーザによる遠紫外域でも適用可能であることは言うまでもない。また、１００ｎｍ未満で５０ｎｍ以上の紫外線の短波長端領域でも本発明の原理を適用することは同様に可能である。１０．マスク遮光材料に関して「メタル」と言うときは、クロム、酸化クロム、その他の金属の同様な化合物を指し、広くは金属元素を含む単体、化合物、複合体等で遮光作用のあるものを含む。１１． 「レベンソン型位相シフトマスク」とは、遮光領域で隔てられた隣り合う開口の位相を相互に反転させて、その干渉作用によって鮮明な像を得ようとする位相シフトマスクの一種である。
【００４３】
以下の種々の実施例においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の種々の実施例において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の種々の実施例において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の種々の実施例において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００４４】
また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin-Film-Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００４５】
以下、本発明の種々の実施例を図面に基づいて詳細に説明する。
【００４６】
（実施例１） 図７Ａ(ａ)から(ｅ)及び図７Ｂ（ｆ）から（ｇ）は、本発明の一実施例による位相シフトマスクの製造方法を示すための工程別の要部断面図である。
【００４７】
まず図７Ａ(ａ)に示すように石英ガラス基体（ブランクス）７０１の平坦な主表面上に位相シフタ膜７０２を形成した。その膜厚ｄは、露光光の波長をl、シフタ膜７０２の露光波長に対する屈折率をｎとしたときにλ／｛２（ｎ−１）｝となるように設定した。ここでシフタ膜７０２はスパッタ技術で形成したＳｉＯｘとしたがこれに限るものではない。露光光を透過し、膜厚及び屈折率が均質な膜であれば他の膜も用いることが出来る。特にＳｎＯｘやＴｉＯｘ等の屈折率が高い膜は膜厚ｄを薄くすることができ、その後のレジスト遮光体パターン形成が容易になることから好ましい。屈折率が１．６以上でその膜厚効果が現れてくる。また導電性膜であれば次に示すレジスト膜をＥＢ描画する際に電荷のチャージアップの影響を受けることがないため、このシフタ膜自体又は少なくともその表面或いは裏面が導電性を呈していることが好ましい。シフタ膜の表面或いは裏面に設ける導電膜としてはＩＴＯ膜等がよい。また、耐久性を向上させるためにシフタ膜７０１を被着した後で加熱処理を施したが、膜厚ｄの設定はこの熱処理後の膜厚である。ここでは熱処理として２００℃、３０分のベークを行なったがこれに限るものではない。
【００４８】
また、このシフタ膜の厚さは位相角を決定する重要なものなので熱処理を含めた膜形成後測定し、基準値以内に収まっていない場合は除去し再形成した。この膜厚ばらつきの許容値は寸法及び必要寸法精度によって左右されるが１％程度である。平坦な主表面上にシフタ層７０２を被着することから膜厚均一性がとりやすく、またエッチング時のマイクロ ローディング効果による寸法毎に位相角（膜厚）が変わるという問題も生じないことから高い解像度と寸法精度を容易に得ることが出来た。ここではシフタ膜形成法としてスパッタを用いたが、ＣＶＤや塗布形成法も用いることが出来る。特に塗布形成法は膜厚の均一性が良いという特長があり、この場合は０．２％の均一性で膜形成することも可能であった。これは位相角ズレに換算して約０．１度に相当する精度の高いものである。また位相シフタ膜の膜欠陥（ピンホール欠陥や異物欠陥）を検査し、欠陥が検出された場合はシフタ膜を再生、再作成した。初期の段階で位相欠陥につながる欠陥対策が可能となるため工程管理が容易となる。
【００４９】
次に、図７Ａ(ｂ)に示すようにシフタ層７０２の上にＥＢレジスト膜７０３を塗布形成し、所望のシフタ描画パターンでＥＢ描画（７０４）した。シフタ層７０２が導電性を呈していない場合にはこのレジスト膜７０３の上に水溶性導電膜を形成し、ＥＢ描画時の電荷のチャージアップ対策を施した。このような対策を施さないとチャージアップにより描画パターンの位置ずれを起こす。本実施例では導電膜を形成しておいたためチャージアップによる描画位置ずれは起きなかった。チャージアップを防止するために必要な導電率を調べたところシート抵抗で５０ＭΩ／ｃｍ2以下の抵抗に抑えれば十分な効果があることがわかった。
【００５０】
次に、図７Ａ(ｃ)に示すように現像を行なってレジストパターン７０５を形成し、その後図７Ａ(ｄ)に示すようにこのレジストパターン７０５をマスクにしてエッチングによってシフタ膜７０２を加工した。
【００５１】
次いで、図７Ａ(ｅ)に示すようにレジスト７０５を除去してシフタパターン７０６を石英ガラス基体７０１の平坦な主表面上に形成した。この際、シフタパターン７０６の端部の側面をテーパ加工しておいた。テーパー角θは約６０度とした。ここでエッジ検出法を用いて位相シフタパターン７０６における欠け欠陥や残り欠陥を検査した。この工程では遮光体がこのシフタパターン７０６の回りを取り囲んでいないためにエッジ検出法でシフタ欠陥を検査出来るので、簡便でかつ検出精度の高い位相欠陥検査を行なうことができた。
【００５２】
その後、図７Ｂ(ｆ)に示すようにＥＢレジスト膜７０７を塗布し、所望の遮光体パターンをＥＢ描画（７０８）した。この露光の際もシフタパターン７０６の描画の際と同様チャージアップ防止のための導電膜形成が有効である。本実施例においてはシート抵抗３０ＭΩ／ｃｍ2の導電膜（図示省略）をレジスト膜７０７上に被着した。この後に下地をエッチングする必要がないため、このＥＢレジスト膜７０７のエッチング耐性は気にする必要はなく、その分シフタ膜エッジでの段差（又は凹凸）に対して被覆性に優れ、かつこのような段差を有する基板上で寸法精度の出るレジスト材料を選択するとこのマスクの寸法精度を高めることが出来る。段差上で寸法精度を出すためには裾引き形状ではなく断面形状がほぼ垂直に加工できるレジスト材を用いるとよい。実際、本実施例ではほぼ９０度の垂直な断面形状を有するレジストを用いた。またこのＥＢレジストは転写時の露光光に対して遮光体の役目も担うため、露光光を強く吸収する材料とする必要がある。
【００５３】
このＥＢレジスト膜７０７を構成する材料と前記した図７Ａ（ｂ）の工程で用いた位相シフタパターン形成用のＥＢレジスト膜７０３とは同じレジスト材を使用することも可能ではあるが、少なくともＥＢレジスト膜７０７の方はそれが現像されて転写時の遮光パターンとして使用されるので前述したようにエッチング耐性は不問で、その端部がシャープに、ほぼ垂直に、加工されやすい性質をもったもので転写時の露光光に対して遮光性をもったものを使用することが必要である。つまり、それぞれの使用される目的に応じてＥＢレジスト７０３と７０７とは違った材料のものを用いるのがベターである。
【００５４】
本発明者等の種々の試作実験結果から、本実施例ではこのＥＢレジスト７０７としてはノボラック樹脂を主体とするフォトレジスト材を用いた。特に、このノボラック樹脂は図８に照射光の波長に対する光吸収特性測定結果を示すように波長１９３ｎｍのＡｒＦ露光光に対する光吸収が強いため、ＡｒＦエキシマレーザで転写露光する際に十分な遮光体として機能することが判った。また、ノボラック樹脂に限らずフェノール樹脂などベンゼン環を有する樹脂は、ＫｒＦ（２４８μｍ）露光光等に対しては光吸収度は小さいが、ＡｒＦ露光光に対しては光吸収度が顕著に大きく、従ってＡｒＦ用の遮光体としては好適である。なお、これらのノボラック樹脂やフェノール樹脂自体は有機体であるとともに誘電体乃至高抵抗体でもある。
【００５５】
また、このようにベンゼン環を含んだＥＢレジストでは波長１００ｎｍから２００ｎｍにかけて光を強く吸収する性質があるため、転写時の露光波長としては１００ｎｍから２００ｎｍが好適である。レジストの吸光度としては、消衰係数（複素屈折率の虚部）で表して０．５以上、出来れば１．０以上が後述の膜厚とＯＤ値との関係から望ましかった。なお本実施例では消衰係数１．０の材料を用いた。この遮光膜の厚さは薄すぎると遮光性能が不十分となり、厚すぎるとレジストパターン側壁の効果によって開口部の透過率が開口寸法によって変わるという問題が生じる。段差エッジ部付近に生じるレジスト膜厚の薄くなるところで露光光に対する透過率をＯＤ値で表現して３以上に下げると十分な遮光体として機能する。ＯＤ値を４以上とすると遮光部を僅かに透過してくる光の位相の影響も問題なくなり、ＯＤ値を５以上とすると透過光の影響は全くなくなった。なおＯＤ値とは、入射光をＩｉｎ、透過光をＩｏｕｔとしたとき、ｌｏｇ10（Ｉｏｕｔ／Ｉｉｎ）で表される値のことである。開口部エッジ部分のレジスト膜厚ｄ'の上限としては最小開口幅ｗの３倍以下、即ち３ｗ以下、とすることが転写パターン精度上望ましかった。またその膜厚の下限は、露光光の波長をλ、位相シフタの露光光に対する屈折率をｎとするとき、λ／｛２（ｎ−１）｝であった。これ以下の膜厚では遮光性が不足した。実際の転写結果から実用的には０．２μｍ以上を確保することが好ましかった。
【００５６】
なお、前記したようにシフタ膜７０６のエッジ部をテーパ加工してあるためレジストの被覆性が良く、膜厚変動も比較的少ないためレジストパターン寸法精度が高かった。直接段差上を横切るパターンはないが、レジスト膜厚変動の影響は広い範囲に及ぶためこのテーパ加工の効果は大きい。ここではテーパ角θを６０度としたが、これより値を小さくしてよりなだらかにすると膜厚変動が減る。一方で位置合わせ余裕を持たせたうえでそのテーパ部を覆うように遮光体であるレジストパターンを形成しておく必要があることから、最小の遮光体パターン幅が制限される。最適なテーパ角は、パターン最小ルール及びシフタとこのレジストパターンとの位置合わせ精度の見合いから決まる。種々の実験結果から４５度以上のテーパ角とすればよいことが確認できた。
【００５７】
その後、図７Ｂ(ｇ)に示すように現像を行なって遮光体レジストパターン７０９を形成した。さらに加熱あるいはＤＵＶ（deep ＵＶ）光を照射あるいはその双方の処理を行った。この処理を施すことによりレジスト遮光体７０９の転写時における露光光に対する照射耐性が高まった。
【００５８】
本実施例による位相シフトマスクは位相誤差０．５度以内という極めて位相制御性が高いものであり、その寸法依存性もないことから、パターン転写を行なったときの寸法精度及び解像度が高かった。またレジスト遮光体７０９はブランクス７０１及び位相シフタ７０６と大きな面積で接触しておりパターン剥がれ等の欠陥も発生しなかった。さらに製造工程も少ないためマスク製造歩留まりも高く、またＴＡＴも短かった。さらに遮光体７０９の表面での露光光の反射率は大気側で６％、ブランクス側で１％となり、図１６で説明した酸化Ｃｒを表面に被着して反射防止処理を行ったＣｒの反射率を大きく下回ることができ、この反射光がもとで起こるレンズ内フレアによる転写解像性能低下を防止することが出来た。なお、反射防止処理を行ったＣｒの反射率は大気側で１３％であった。この差はさらに基板段差にともない生じる傾斜部分で大きくなった。
【００５９】
なお、本実施例ではブランクス７０１の平坦な表面上に形成したシフタ層７０２を加工することにより位相が互いに１８０度反転する０相とπ相を形成したが、このシフタパターンに加え、ブランクスを一部エッチングして位相差を調整することも有効である。このとき露光光の波長をλ、ブランクスの露光波長に対する屈折率をｎ0、シフタ層の露光波長に対する屈折率をｎ1、及びシフタ層の膜厚をｄ1とすると、ブランクスをλ／｛２（ｎ0−１）｝−（ｎ1−１）ｄ1／（ｎ0−１）の深さだけエッチングすると位相反転条件となり、そのマスクを用いて転写すると最も高い解像度が得られた。この方法はシフタ形成後に位相を調整することができるのでマスク製造の歩留まりを更に向上させるのに効果があった。
【００６０】
（実施例２） マスクの製造工程を示す図９Ａ(ａ)から(ｅ)及び図９Ｂ（ｆ）から（ｇ）を用いて本発明の第２の実施例を説明する。
【００６１】
まず、図９Ａ(ａ)に示すように石英ガラス基体（ブランクス）８０１の平坦な主表面上に干渉制御層８０２を形成し、その後その干渉制御層８０２上にシフタ膜８０３を形成した。干渉制御層８０２は露光光を透過する透明膜で、その膜の露光光に対する屈折率ｎ'は石英ガラス基体の屈折率より大きくシフタ膜８０３の屈折率ｎと同じかそれよりも小さいものである。その干渉制御層８０２の膜厚ｄ'は露光光の波長をλとすると、sin(2πn’（d’＋λ/2(n-1))/λ)=sin(2πn’d’/λ）を満足することが望ましい。この条件にするとブランクス８０１とシフタ層８０３との間で生じる露光光の多重干渉が０相とπ相で差がなくなり、寸法精度が向上するためである。シフタ層８０３と同じ材料を用いることもできるが、より望ましくはシフタ層８０３の加工の時にエッチングストッパとなるようなエッチング選択比を有し、かつ屈折率がほぼ等しいものが最適である。さらに導電性も持つと次に示すレジストＥＢ描画の際に電荷のチャージアップの影響を受けることがないため好適である。ここでは干渉制御層８０２としてＴｉＯｘを、シフタ層８０３としてもＴｉＯｘを用いたが、例えば干渉制御層８０２としてＳｎＯｘを、シフタ層８０３としてＴｉＯｘのように違う材料を用い、加工精度を高めるのも効果があった。
【００６２】
シフタ層８０３の膜厚ｄは、露光光の波長をλ、シフタ膜８０３の露光波長に対する屈折率をｎとしたときにλ／｛２（ｎ−１）｝となるように設定した。シフタ層８０３にＴｉＯｘという屈折率の高い膜を用いたため膜厚ｄを薄くでき、その後のレジスト遮光体パターン形成が容易になった。また耐久性を向上させるために干渉制御層８０２およびシフタ膜８０３を被着した後で加熱処理を施したが、膜厚ｄの設定はこの熱処理後の膜厚である。ここでは熱処理として２００℃、３０分のベークを行なったがこれに限るものではない。また、シフタ層８０３の膜厚は位相角を決定する重要なものなので熱処理を含めた膜形成後測定し、基準値以内に収まっていない場合は除去及び再形成した。この膜厚ばらつきの許容値は寸法及び必要寸法精度によって左右されるが１％程度である。前記実施例１と同様に、透明板の平坦表面上にシフタ層８０３を被着することから膜厚均一性がとれやすく、またエッチング時のマイクロ ローディング効果による寸法毎に位相角（膜厚）が変わるという問題も生じないことから高い解像度と寸法精度を容易に得ることが出来た。ここではシフタ膜８０３の形成法としてスパッタを用いたが、ＣＶＤ技術や塗布形成法も用いることが出来る。
【００６３】
次に、図９Ａ(ｂ)に示すようにシフタ層８０３の上にＥＢレジスト膜８０４を塗布形成し、所望のシフタ描画パターンでＥＢ描画（８０５）した。シフタ層８０３が導電性でない場合はこのレジスト８０４の上に水溶性導電膜を形成し、ＥＢ描画時のチャージアップ対策を施した。このような対策を施さないとチャージアップにより描画パターンの位置ずれを起こす。本実施例では導電膜を形成しておいたためチャージアップによる描画位置ずれは起こらなかった。
【００６４】
次に、図９Ａ(ｃ)に示すように現像を行なってレジストパターン８０６を形成し、その後図９Ａ(ｄ)に示すようにこのレジストパターン８０６をマスクにしてエッチングによってシフタ膜８０３を加工した。前記したように干渉制御層８０２としてＳｎＯｘを、シフタ層８０３としてＴｉＯｘを用いた場合には、例えばＣＦ系ガスを使用してエッチングすることにより干渉制御層８０２がエッチング進行のストッパーとして働き、シフタ膜８０３を精度良く加工できると共にブランクス８０１の表面がエッチングされたり加工歪み等の影響が生じないことことが判った。
【００６５】
さらに、図９Ａ(ｅ)に示すようにレジスト８０６を除去してシフタパターン８０７を干渉制御層８０２上に形成した。ここでエッジ検出法で位相シフタ欠け欠陥や残り欠陥を検査した。遮光体がこのシフタパターンの回りを取り囲んでいないためエッジ検出法でシフタ欠陥を検査出来るため簡便でかつ検出精度の高い位相欠陥検査を行なうことが出来た。
【００６６】
その後、図９Ｂ(ｆ)に示すようにＥＢレジスト膜８０８を塗布し、所望の遮光パターンでもってＥＢ描画（８０９）した。この露光の際もシフタパターンの描画の際と同様チャージアップ防止のための導電膜形成が有効である。本実施例においてはシート抵抗４０ＭΩ／ｃｍ2の導電膜（図示せず）をレジスト膜８０８上に被着した。
【００６７】
この後に下地をエッチングする必要がないため、このＥＢレジスト８０８のエッチング耐性は要求されない。その分段差被覆性に優れ、段差基板上で寸法精度の出るレジストを選択するとこのマスクの寸法精度を高めることが出来る。段差上で寸法精度を出すためには断面形状が垂直で、裾引き形状でないレジストを用いるとよい。またこのＥＢレジスト８０８は転写時の露光光の遮光体の役目も担うため、転写時の露光光を強く吸収する材料とする必要がある。本実施例ではノボラック樹脂に波長が２４８ｎｍの光に対する吸光剤を混合したレジスト（これ自体は誘電体、高抵抗体でもあり、また有機体でもある）を用いた。吸光剤の影響で転写時の波長２４８ｎｍのＫｒＦ露光光に対する十分な遮光体として機能した。一般に強い吸光剤を添加するとレジストの解像性能が極端に低下するが、このレジストはＥＢレジストであり、添加する吸光剤は波長２４８ｎｍに対するものであることからマスク作製には十分な解像度を得ることができた。レジストの吸光度としては、消衰係数で表して０．５以上、出来れば１．０以上が後述の膜厚とＯＤ値との関係から望ましかった。なお本実施例では消衰係数０．６の材料を用いた。膜厚は薄すぎると遮光性能が不十分となり、厚すぎるとレジストパターン側壁の効果によって開口部の透過率が開口寸法によって変わるという問題が生じる。段差エッジ部付近に生じるレジスト膜厚の薄くなるところで露光光に対する透過率をＯＤ値で表現して３以上に下げると十分な遮光体として機能する。ＯＤ値を４以上とすると遮光部を僅かに透過してくる光の位相の影響も問題なくなり、ＯＤ値を５以上とすると透過光の影響は全くなくなった。シフタ層８０７として屈折率の高いＴｉＯｘを用いたためシフタパターンによる段差が少なく、被覆するレジストのカバレージも向上するため、このような吸光剤を添加したレジストでも十分な解像性能を得ることができた。
【００６８】
その後、図９Ｂ(ｇ)に示すように現像を行なって遮光体レジストパターン８１０を形成した。さらに加熱あるいはＤＵＶ照射あるいはその双方の処理を行った。この処理を施すことによりレジスト遮光体８１０の転写時の露光光に対する照射耐性が高まった。
【００６９】
本実施例による位相シフトマスクは位相誤差０．５度以内という極めて位相制御性が高いものであり、その寸法依存性もないことから、ＫｒＦ露光光でパターン転写を行なったときの寸法精度及び解像度が高かった。ブランクスより屈折率の高いシフタ層を用いたが、シフタ層とブランクスの間で生じる多重干渉の悪影響もなく互いに位相が１８０度反転した０相とπ相間の寸法ばらつきもなかった。またレジスト遮光体８１０は干渉制御層８０２及び位相シフタ８０７と大きな面積で接触しておりパターン剥がれ等の欠陥も発生しなかった。特に干渉制御層８０２として導入したＴｉＯｘではそれらの間の密着性が良かった。さらに位相シフトマスクの製造工程も実施例１と同様に少ないため製造歩留まりも高く、またＴＡＴも短かった。さらに遮光体８１０の表面での露光光の反射率は大気側で６％、ブランクス側で１％となり、酸化Ｃｒを表面に被着して反射防止処理を行ったＣｒの反射率（大気側で１５％）を大きく下回ることができ、この反射光がもとで起こるレンズ内フレアによる転写解像性能低下を防止することが出来た。なお、シフタ７０６のエッジ部の断面をテーパ上に形成しておけば実施例１と同様に効果的である。
【００７０】
（実施例３） マスクの製造工程を示す図１０(ａ)から(ｅ)を用いて本発明の第３の実施例を説明する。
【００７１】
まず、図１０(ａ) に示すように石英ガラス基体（ブランクス）９０１の平坦な主表面上に感光性シフタ膜９０２を形成した。この感光性シフタの材料としては有機ＳＯＧに酸発生剤を添加したものを用いた。酸発生剤としてはＴＰＳ（トリフェニルスルフォニウムトリフレート）を用いたがこれに限るものではない。感光性シフタも有機ＳＯＧに限るものではなく、露光光に対し透明で照射耐性があり、かつマスク描画の際に感光性を有するものであればよい。ここで用いた感光性シフタ膜９０２の露光光（波長１９３ｎｍ)に対する屈折率は１．５８と石英ガラスの屈折率１．５６と大きな差がなかったため直接ブランクス９０１の平坦な主表面上に感光性シフタ９０２を形成したが、屈折率に差がある場合は実施例２と同様に干渉制御膜を形成するとシフタ層内に生じる多重干渉を低減できて寸法精度上効果がある。またブランクス９０１上に導電膜を形成しておくことも実施例２と同様に、続く感光性シフタ膜の描画の際にチャージアップ防止効果があった。ここでは塗布により感光性シフタ膜９０２を形成したが、光ＣＶＤ法など他の方法を用いてもよい。但し、塗布形成法は簡便で欠陥発生も少ないという特長がある。他の塗布形成膜としてはメチルシラザンに酸発生剤を添加したものなどがある。シフタ膜を塗布した後１２０℃の熱処理を行なった。膜形成後欠陥検査を行ないピンホール欠陥や異物欠陥がないことを確認した。これらの欠陥がある場合はシフタ膜を除去し、再形成した。
【００７２】
シフタ層９０２の膜厚ｄは後で述べるデンシファイベークの後にλ／｛２（ｎ−１）｝となるように補正を加えた値にした。ここで、露光光の波長をλ,デンシファイベークの後のシフタ膜９０２の露光波長に対する屈折率をｎとした。
【００７３】
次に図１０(ｂ)に示すように感光性シフタ層９０２を所定のパターンで直接ＥＢ描画（９０３）した。感光性シフタ層９０２の上には水溶性導電膜を形成し（図示なし）、ＥＢ描画時の電荷のチャージアップ対策を施した。このような対策を施さないとチャージアップにより描画パターンの位置ずれを起こす。本実施例では導電膜を形成しておいたためチャージアップによる描画位置ずれは起きなかった。
【００７４】
次に、図１０(ｃ)に示すように現像を行なってシフタパターン９０４を形成した。その後、露光光照射耐性向上及び風化防止のためにシフタパターン９０４を加熱処理した。ここでは熱処理として２５０℃、３０分のベークを行なったがこれに限るものではない。高温にするほど耐性が向上する。また、シフタ層９０４の膜厚は位相角を決定する重要なものなので熱処理後測定し、基準値以内に収まっていない場合は除去及び再形成した。この膜厚ばらつきの許容値は寸法及び必要寸法精度によって左右されるが１％程度である。平坦表面上にシフタ層を被着することから膜厚均一性がとれやすく、またエッチング時のマイクロ ローディング効果による寸法毎に位相角（膜厚）が変わるという問題も生じないことから高い解像度と寸法精度を容易に得ることが出来た。
【００７５】
その後エッジ検出法で位相シフタ欠け欠陥や残り欠陥を検査した。遮光体がこのシフタパターンの回りを取り囲んでいないためエッジ検出法でシフタ欠陥を検査でき、簡便でかつ検出精度の高い位相欠陥検査を行なうことが出来た。このようにして無欠陥で位相制御性の優れた位相シフタパターンをエッチング工程なしに塗布、ベーク、露光及び現像工程のみで形成することができた。
【００７６】
その後、図１０(ｄ)に示すようにレジスト９０５を塗布し、所望の遮光パターンでもってＥＢ描画（９０６）した。この露光の際もシフタパターン９０４の描画の際と同様チャージアップ防止のための導電膜形成が有効である。本実施例においてはシート抵抗４０ＭΩ／ｃｍ2の導電膜（図示せず）をレジスト膜９０５上に被着した。この後に下地をエッチングする必要がないため、このＥＢレジスト膜９０５のエッチング耐性の厳密性は必要でなく、その分段差被覆性に優れ、段差基板上で寸法精度の出るレジスト材を選択するとこのマスクの寸法精度を高めることが出来る。
【００７７】
このＥＢレジスト膜９０５は転写時の露光光の遮光体の役目も担うため、転写時の露光光を強く吸収する材料とする必要がある。本実施例ではフェノール樹脂を主体とするフォトレジストを用いたがこの材料は露光光(波長１９３ｎｍ)に対する消衰係数が０．９でありＡｒＦ露光光を用いる転写時に十分な遮光体として機能した。レジストの吸光度としては、消衰係数で表して０．５以上、出来れば１．０以上が後述の膜厚とＯＤ値との関係から望ましかった。膜厚は薄すぎると遮光性能が不十分となり、厚すぎるとレジストパターン側壁の効果（導波管効果）によって開口部の透過率が開口寸法によって変わるという問題が生じる。段差エッジ部付近に生じるレジスト膜厚の薄くなるところで露光光に対する透過率をＯＤ値で表現して３以上に下げると十分な遮光体として機能する。ＯＤ値を４以上とすると遮光部を僅かに透過してくる光の位相の影響も問題なくなり、ＯＤ値を５以上とすると透過光の影響は全くなくなった。
【００７８】
なお、本実施例ではＥＢレジストを用いたがＫｒＦやｉ線等の光露光用レジストとし、描画にレーザなどを用いることも出来る。レーザ描画はＥＢ描画に比べれば解像度は若干落ちるものの、電荷のチャージアップの問題が無くなり、露光時の発生熱の影響も少なくなるという特長がある。
【００７９】
その後、図１０(ｅ)に示すように現像を行なって遮光体フォトレジストパターン９０７を形成した。さらに加熱あるいはＤＵＶ照射あるいはその双方の処理を行った。この処理を施すことによりレジスト遮光体９０７の転写時の露光光に対する照射耐性が高まった。
【００８０】
本実施例による位相シフトマスクは位相誤差０．５度以内という極めて位相制御性が高いものであり、その寸法依存性もないことから、ＡｒＦ露光光でパターン転写を行なったときの寸法精度及び解像度が高かった。
【００８１】
レジスト遮光体９０７は位相シフタ９０４や基板９０１と大きな面積で接触しておりパターン剥がれ等の欠陥も発生しなかった。マスクの製造工程数は前記実施例に比べ大幅に少なく、しかも欠陥発生の少ない塗布、ベーク、露光、現像、検査工程のみからなっているためマスク製造の歩留まりも高く、またＴＡＴも短かった。
【００８２】
さらに遮光体表面での露光光の反射率は大気側で６％、ブランクス側で１％と酸化Ｃｒを表面に被着して反射防止処理を行ったＣｒの反射率（大気側で１８％）を大きく下回ることができ、この反射光がもとで起こるレンズ内フレアによる転写解像性能低下を防止することができた。この差はさらに基板段差にともない生じる斜めの部分で大きくなった。
【００８３】
（実施例４） マスクの製造工程を示す図１１Ａ(ａ)から(ｅ)及び図１１Ｂ（ｆ）から（ｊ）を用いて本発明の第４の実施例を説明する。
【００８４】
まず、図１１Ａ(ａ)に示すようにブランクス１００１上にレジスト膜１００２を通常の方法で塗布し、所望のシフタパターンをＥＢ描画し(１００３)、現像を行なって図１１Ａ(ｂ)に示すようにレジストパターン１００４を形成した。
【００８５】
その後、図１１Ａ(ｃ)に示すように透明板（ブランクス）１００１の露出した表面を所定の深さに部分的にエッチして凹部即ち、溝又は窪みを形成した。
【００８６】
次に、図１１Ａ(ｄ)に示すようにレジスト膜１００４を通常の方法で除去し、ブランクス１００１の主表面に凹部及び又は凸部で構成される段差を露出せしめた。この段差、すなわち図中の凸部１００５と凹部１００６との間の段差を段差計あるいはＡＦＭ(Atomic Force Microscope)で計測し位相差に換算、あるいは干渉計測によって位相差を直接測定した。その露光波長に対する位相差が１８０度に対し、所望の範囲に収まっておれば図１１Ｂ(ｉ)に示す工程へ進む。ここではその範囲を±１．５度とした。その値は必要寸法精度にリンクして変わり、高い寸法精度が必要なほどその範囲は狭くなる。所望の範囲外の時は以下の工程へ進む。
【００８７】
本実施例では位相差が１６５度であったため、図１１Ａ(ｅ)に示すように再度レジスト膜１００７を塗布し、シフタパターン露光（１００８）を行ない、現像を行なって図１１Ｂ（ｆ）のようにレジストパターン１００９を形成した。
【００８８】
その後、図１１Ｂ(ｇ)に示すようにブランクス１００１を再度エッチングした。レジスト膜１００９を除去して図１１Ｂ（ｈ）に示すように位相シフトパターン１０１０及び１０１１を持つブランクスを形成した。
【００８９】
同図中の二つの表面１０１０及び１０１１の露光光に対する位相差を測定し、位相差が１８０度に対し所望の範囲に収まっていることを確認した。その後エッジ検出モードで位相欠陥検査を行なった。欠陥は検出されなかったので次の工程に進んだが、欠陥が検出された場合はＦＩＢ方法等を用いて欠陥修正を行うか、欠陥修正が困難なときは再作製を行なう。この方法では比較的初期の工程で位相欠陥検査がしかもエッジ検出法という検査精度の高い方法で行えるという特長がある。その後洗浄を行なった。
【００９０】
次に図１１Ｂ(ｉ)に示すようにＥＢレジスト膜１０１２を塗布し、遮光すべき部分を形成するためのパターン露光（１０１３）を行なった。その後現像を行なって図１１Ｂ(ｊ)に示すようにこのレジストからなる遮光体パターン１０１４を形成した。
【００９１】
なお、述べてこなかったが実施例１から３と同様、ＥＢレジスト膜の上には水溶性導電膜を形成し、ＥＢ描画時の電荷のチャージアップ対策を施した。チャージアップ防止法としてはこの他にＩＴＯ等の導電性膜をレジストの下側に形成しておく方法も有効である。導電膜が残る場合はＳＥＭ等を使っての寸法測定の際、チャージアップの影響を受けないため高精度なＱＣが行なえて有効である。
【００９２】
またレジスト膜１０１４は転写時の露光光の遮光体の役目も担うため、転写時の露光光を強く吸収する材料とする必要がある。本実施例ではノボラック樹脂を主体とするフォトレジストを用いた。ノボラック樹脂は波長１９３ｎｍのＡｒＦ露光光に対する光吸収が強いためＡｒＦ露光光での転写時に十分な遮光体として機能した。この他の材料としてはポリアニリン樹脂などがある。ポリアニリン樹脂はそれ自体に導電性があるためＥＢ描画時にチャージアップしにくく、この意味でも有効である。ポリアニリン樹脂を用いた場合は上述の水溶性導電膜の塗布を省くことができた。
【００９３】
本実施例ではＣｒ被着とＣｒエッチングがない分マスクの製造工程数が少なく、また高品位なＣｒ被着が不要な分製造コストを下げることが出来た。さらに遮光体表面での露光光の反射率は大気側で６％、ブランクス側で１％と酸化Ｃｒを表面に被着して反射防止処理を行ったＣｒの反射率を大きく下回ることができ、この反射光がもとで起こるレンズ内フレアによる転写解像性能低下を防止することができた。
【００９４】
なお、本実施例ではブランクス基板のπ相側のみをエッチングすることにより０相とπ相との間に１８０度の位相差を持たせたが、この他にπ相に加え０相もエッチングする両掘りとし、両者の間に１８０度の位相差を持たせてもよい。
【００９５】
（実施例５） 前述した実施例１から４においては、シフタ膜であろうとブランクスの凹凸であろうと、いずれもこれらのシフタパターンの位置を基に正確に位置決めを行なって遮光体パターンを描画する必要がある。しかしながらシフタパターンはブランクスと材料系が近寄っている又は同じであるので、シフタパターン特にそれらの段差部（境界部、凹凸部）をＥＢで観察して位置決めを行なうと位置決め精度が低下する。そこで第３の層を金属膜で形成し、そこに合わせ用マークを予め形成しておき、そのマークを検出してシフタパターン描画やレジスト遮光体パターン描画を行なった。実施例３に則して、その工程図を図１２(ａ)から(ｅ)をもとに実施例５として説明する。
【００９６】
まず、図１２(ａ)に示すようにブランクス１１０１の平坦表面上にＥＢ描画の際の合わせ基準マーク１１０３が形成されたメタル層１１０２を形成した。なおこのメタル層領域はパターン転写フィールドの外側に形成した。ブランクスの中央部分には誘電体、高抵抗体又は有機体の膜（例えば、フォトレジスト膜）を配置し、その外側にメタル層を配置した。ここではメタルとしてＣｒを用いたが、その他Ｗ、Ｔｉ、Ｍｏ、ＭｏＳｉ、Ｔａ、又はＷＮｘ等を用いることも出来る。加工が容易でブランクス上でＥＢの反射コントラストが取れる材料が望ましい。
【００９７】
次に、図１２(ｂ)に示すようにその上に感光性シフタ層１１０４及び水溶性導電膜１１０５を形成し、シフタパターンのＥＢ露光、現像を行なって図１２(ｃ)に示すようにシフタパターン１１０６を形成した。このシフタパターン１１０６を露光する際、基準マーク１１０３をＥＢで検出し、その位置を参照して描画を行なった。位置合わせマークがメタルパターンで出来ているため精度良く検出することが出来た。
【００９８】
その後、図１２(ｄ)に示すようにＥＢレジスト１１０７を塗布し、その上に水溶性導電膜１１０８を形成した。
【００９９】
その後、遮光体パターンをＥＢ露光し、図１２(ｅ)に示すようにレジストパターン１１０９を形成した。この遮光体パターンをＥＢ露光する際、基準マーク１１０３をＥＢで検出し、その位置を参照してＥＢ描画を行なった。マークがメタルパターンで出来ているため精度良く検出することが出来た。シフタパターン１１０６とレジスト遮光体パターン１１０９の相対的位置合わせはメタルマーク１１０３を介して行なった、いわゆる３層間合わせになるが、合わせ基準マーク検出コントラストが高いため、５０ｎｍの合わせ精度が得られた。一方、シフタパターンを合わせ基準マークに用いてレジスト遮光体パターンを描画したときはマーク検出の際の信号コントラストが十分取れず、合わせ精度は２００ｎｍになり、さらにマークの誤検出を起こし、描画ができない場合があった。
【０１００】
本工程は実施例３の場合について示したが、他の実施例でも同様にメタル基準マークを用いて合わせ描画を行なった。その結果、十分な合わせ精度を得ることができた。なお、シフタ層が十分な導電性をもつ場合はメタル基準マークでなく、シフタパターンマークを用いても必要な位置合わせ精度を得ることが出来た。
【０１０１】
図１３(ａ)は製造されたマスクを上面から見たときの概要を示す。パターン転写フィールド領域１１１０の外側にメタルからなる外枠１１０１が形成されており、その外枠領域の中にシフタパターンおよびレジスト遮光体パターン合わせ基準マーク１１１１、及びマスクの置かれた位置を露光装置側に認識させ、アライメントを行なうためのレチクルマーク１１０３が形成されている。さらに外枠上のメタル層にレチクル（マスク）を識別するための識別マーク１１１２を形成した。
【０１０２】
レチクルマーク１１０３がメタルで形成されていると、ほとんどの波長の光でその位置をモニタしても高い精度でマーク検出を行なうことが出来る。レチクルマーク１１０３は、遮光体外枠１１０１の金属膜の一部が除去され、その下層の透明なマスク基板が露出されることによって形成されている。したがって、マスクの位置検出に通常のハロゲンランプ等を用いているような露光装置を用いた場合においても、レチクルマーク１１０３を透過した光のコントラストが充分にとれるので、レチクルマーク認識能力を向上させることができる。このため、マスクと露光装置との相対的な位置合わせを容易に、しかも高い精度で行うことが可能となる。本発明者等の検討結果によれば、通常のフォトマスクと同等の精度で位置合わせが可能となった。
【０１０３】
このことを露光装置の構成を参照しながら説明する。図１７は種々の実施例で用いた縮小投影露光装置の一例を示したものであり、縮小投影露光装置の光源１５０１から発する露光光はフライアイレンズ１５０２、照明形状調整アパーチャ１５０３、コンデンサレンズ１５０４,１５０５およびミラー１５０６を介してマスク１５０７を照射する。このマスク１５０７は、遮光パターンが形成された主面（第１の主面）を下方（半導体ウエハ１５０９側）に向けた状態で載置されている。したがって、上記露光光は、マスク１５０７の裏面（第２の主面）側から照射される。
【０１０４】
これにより、マスク１５０７上に描かれたマスクパターンは、投影レンズ１５０８を介して試料基板である半導体ウエハ１５０９上に投影される。マスク１５０７の第１の主面には、異物付着によるパターン転写不良を防止するためのペリクル１５１０が必要に応じて設けられている。
【０１０５】
なお、マスク１５０７はマスク位置制御手段１５１１で制御されたマスクステージ１５１２上に真空吸着され、位置検出手段１５１３により位置合わせされ、その中心と投影レンズの光軸との位置合わせが正確になされている。半導体ウエハ１５０９は，試料台１５１４上に真空吸着されている。試料台１５１４は、投影レンズ１５０８の光軸方向、すなわちＺ軸方向に移動可能なＺステージ１５１５上に載置され、さらにＸＹステージ１５１６上に搭載されている。Ｚステージ１５１５およびＸＹステージ１５１６は、主制御系１５１７からの制御命令に応じてそれぞれの駆動手段１５１８、１５１９によって駆動されるので、所望の露光位置に移動可能である。その位置はＺステージ１５１５に固定されたミラー１５２０の位置として、レーザ測長器１５２１で正確にモニタされている。
【０１０６】
さらに、位置検出手段１５１３には、例えばハロゲンランプが用いられている。すなわち、特別な光源を位置検出手段１５１３に用いる必要がなく（新しい技術や難しい技術を新たに導入する必要性がなく）、通常の縮小投影露光装置を用いることができる。
【０１０７】
一方、レジスト遮光体でレチクルマークを形成するとレチクルアライメントを行なうことが困難となる。これは遮光率の関係から一般に露光光より長い光を十分なコントラストで遮光することが出来ないためである。
【０１０８】
露光装置のステージや搬送装置に接触する部分にはレジスト膜等の遮光膜や感光性シフタ層、あるいは塗布形成シフタ膜を残さず、製造工程の途中でその部分の膜を除去しておいた。なお、残さざるを得ない時はＣｒ等の金属膜でその表面を露出しないように被覆しておいてもよい。このことにより搬送によって生じる異物の発生を防止することができた。このような処置を施さない場合には異物が発生し、転写欠陥を引き起こすことがある。
【０１０９】
図１３(ｂ)はマスクを上面から見たときの別の例を示す。パターン転写フィールド領域１２０２の外側にシフタパターンおよびレジスト遮光体パターン合わせ基準マーク１２０１、及びレチクル（マスク）を識別するための識別マーク領域１２０３が形成されている。合わせ基準マーク１２０１、及び識別マーク領域１２０３はメタルで形成されている。合わせ基準マークは描画歪みを補正する目的から少なくともマスク四隅には配置されていることが望ましい。
【０１１０】
すなわち、四隅の位置をモニタし、歪み補正を行ないながら描画する。マスク識別マーク１２０４はメタル領域１２０３上にレジストで描かれる。ブランクス上のレジストマークでは肉眼での識別が困難であったが、メタル上ではレジストが薄膜であるためレジスト膜内で光干渉を起こし、反射率が変わって識別が可能となった。ただしこの識別マークは露光装置等のステージや搬送機構に接触しない場所に形成しておく必要がある。有機の脆い膜のため接触すると異物の発生源となるためであり、本発明に係わるマスクを取り扱う際には極めて重要である。
【０１１１】
上記例ではメタル上にレジストで識別マークを形成する例を示したが、ここではブランクス（石英ガラス）上に直接識別マークを設ける方法を図１４（ａ）及び（ｂ）をもとに説明する。
【０１１２】
図１４（ａ）は図１３（ｂ）でのメタル領域１２０３上にフォトレジストで描かれた「ＲＥＴ」という文字２２０１によるマスク識別マークであり、図１４（ｂ）は文字ではなく所謂バーコード２２０３で描かれたマスク識別マークであり、いずれも複数のスリット状のフォトレジスト膜が０．５μｍ乃至２．０μｍピッチの間隔（２２０２、２２０４）をもって並列配置され或いは一つのフォトレジスト膜に上記ピッチで多数のスリットが刻まれて形成されている。実際には１．０μｍのピッチで描かれたが、一種の回折格子効果により反射率が増大し識別することができる。特に、（ｂ）のように表示しておくとコード体系の設定の仕方を任意に決めることができるので製造上の木目細かい管理情報に利用でき、また製造上の種々の情報の漏洩乃至秘密保持にも有効である。
【０１１３】
（実施例６） 本実施例６においては、マスクのパターン形成面（第１の主面）に異物が付着しないように作用する透明薄膜ペリクルをマスクの主面上に配置した例を説明する。これ以外は、前記実施例１から５と同様である。なお、ここでは、例えば前記実施例５で説明したマスクと同じようにマスク基板の外周部に金属膜からなる遮光パターンを設けたマスクを用いて説明する。
【０１１４】
本実施例６のマスクの具体例を図１５に示す。なお、図１５（ａ）はマスク１３０１の平面図を、（ｂ）はマスク１３０１を所定の装置に装着した時の様子を示した要部断面図を（ｃ）はその応用例の要部断面図をそれぞれ示している。
【０１１５】
本実施例６においては、マスク１３０１の主面（第１の主面）側に、ペリクル１３０２がペリクル貼り付けフレーム１３０３を介して接合されて固定されている。ペリクル１３０２は、マスク１３０１のパターン形成主表面に異物が付着することを避けるために、マスク基板の主面あるいは主面および裏面から一定の距離までに設けた透明な保護膜を持つ構成体である。この一定の距離は、保護膜表面上の付着異物と異物の半導体ウエハ等の被加工物体表面への転写性を考慮して設計されている。
【０１１６】
ペリクル１３０２は、マスク１３０１のペリクルカバー領域に配置されている。すなわち、ペリクル１３０２は、マスク１３０１の集積回路パターン形成領域の全体１３０４および上記周辺内部領域に形成されたメタル遮光パターン１３０５の一部を覆うように平面的に配置されている。
【０１１７】
本実施例においては、ペリクル張り付けフレーム１３０３の基部が、マスク１３０１の前記周辺内部領域におけるメタル遮光パターン１３０５に直接接触した状態で接合固定されている。これにより、ペリクル張り付けフレーム１３０３の剥離を防止できる。一方、ペリクル張り付けフレーム１３０３の取り付け位置にレジスト膜が形成されていると、ペリクル１３０２の取り付けや取り外しの際に、このレジスト膜が剥離し異物発生の原因となる。本実施例においては、ペリクル張り付けフレーム１３０３を遮光パターン１３０５に直接接触させた状態で接合するので、そのような異物発生を防止できる。このような効果は、ペリクル張り付けフレーム１３０３をマスク基板１３０１に直接接触させた状態で接合固定しても得られる。
【０１１８】
また、前記実施例５と同様に、図１５（ｂ）に示すように、マスク１３０１と投影露光装置の真空吸引装着部１３０６とが接触する部分にはレジスト膜等の有機膜が存在しないようにした。同図ではメタル膜１３０５が存在している。これにより、前記実施例５と同様にレジスト膜の剥離や削れ等による異物の発生を防止できる。
【０１１９】
また、本実施例においては、メタル遮光パターン１３０５内に位置校正用のマークパターン１３０７が形成されている。この位置校正用のマークパターン１３０７は、電子線描画装置を用いてマスク上に所定のパターンを描画する際に、マスク自体から直接マスクの位置情報を検出するためのパターンである。すなわち、本実施例においては、マスク基板の集積回路パターン形成領域に、所定の集積回路パターンを電子線描画装置を用いてパターン形成する際に、そのマスク基板におけるマークパターン１３０７を何秒かに１回の割合で読みとることにより、パターン描画工程中にパターンを描画するための電子線の照射位置を補正（調整）しながらパターン描画を行うようにされている。これにより、電子線描画装置によるパターン描画位置精度をさらに向上させることが可能である。このようなマークパターン１３０７を設けたのは、例えば次の理由からである。
【０１２０】
通常の電子線描画装置においてはマスクへの描画処理は減圧された真空中で行う。真空中におけるマスクの保持は、電子線描画装置の移動ステージ上のマスク保持部の３点ピンにマスク基板またはマスク基板の装着されたカセットを押し付け、押し付けピンで機械的に固定している。ここで、通常の電子線描画装置においては、描画中の電子線の位置ドリフトによるパターン描画位置ずれを防止する目的で、マスク保持部に取り付けられた位置検出用のマークパターンを描画中に複数回検出して位置ずれを補正している。
【０１２１】
マスク保持部（ステージ）のマスク基板は上述のように機械的に固定されているのでマスク保持部のマークパターンとマスク基板との相対的な位置関係は一定となっているはずであるが、実際には高速で移動するステージの衝撃により、マークパターンとマスク基板との間にわずかな位置ずれが生じる場合がある。このため、電子線描画工程中にマスク基板の位置をマークパターンから読みとっているにもかかわらず、描画パターンに位置ずれが生じてしまう。
【０１２２】
そこで、本実施例においては、マスク（マスク基板）自体に位置補正用のマークパターン１３０７を配置し、マスク基板自体からその位置を直接検出するようにした。これにより、上記マスク基板の保持のずれも含めて補正することができるので、パターンの配列誤差を低減することができる。このようなマークパターン１３０７は、例えば当該パターン位置が光透過領域になっているか、遮光領域になっているかによって構成され、そこに照射された位置検出ビームまたは検出光の反射状態によって情報の検出がなされるようになっている。位置検出手段は、電子線描画装置の電子線を使用するもの、レーザライタによるレーザ光を使用するものまたは他の方式を用いることができる。特に位置精度の高い装置の適用が望ましい。なお、図１５中の１３０８は回路パターンを、１３０９は露光装置にマスクの位置を示すレチクルマークを示している。
【０１２３】
また、図１５（ｃ）では、マスク基板１３０１上の金属膜１３０５に接着剤等を介して取り付けられたペリクル１３０２の枠１３０３の側壁面に、内蔵されているマスクの識別マーク「ＲＥＴＩＣＬＥ−Ａ」が描かれている。このようにすることによってペリクルの上部表面の面積を前述した種々の検査、測定や観察のために有効に活用することができる。なお、この例においても前述したようにペリクルはフォトレジスト膜が設けられていないマスク基板表面上に取り付けられている。
【０１２４】
このような実施例６によれば、前記種々の実施例で得られる効果の他に次の効果を得ることができる。（１）マスクにペリクルを設けたことにより、マスクに異物が付着するのを防止し、その異物付着に起因する転写パターンの劣化を抑制または防止できる。（２）ペリクル張り付けフレームを遮光パターンまたはマスク基板に直接接触させた状態で接合したことにより、ペリクルの取り付けや取り外しに際して、遮光パターン形成用のレジスト膜が剥離したり削れたりするのを防止できる。このため、そのレジスト膜の剥離や削れ等に起因する異物の発生を防止できる。（３）マスク自体に電子線描画装置での電子線の描画位置補正用のマークパターンを設けたことにより、電子線描画装置でのパターン描画位置精度を向上させることが可能となる。
【０１２５】
（実施例７） 第７の実施例をマスクパターンの平面図である図１８を用いて説明する。
【０１２６】
図１８の１６０１はレジスト遮光体面、１６０２は０相の開口部、１６０３及び１６０４はπ相の開口部である。１６０２および１６０３はパターン転写が可能な寸法を持つ本体パターンであり、１６０４はその像が直接は転写されず近傍にあるパターンの解像性能を向上させるためのいわゆる補助パターンである。ここでは本体パターン１６０３及び１６０４の最小寸法は０．２μｍ（ウエハ上での寸法であり、レンズの縮小率が４×なのでマスク上での寸法は０．８μｍ)以下とし、図示はしていないがウエハ上で０．１μｍから０．２μｍまで各寸法のパターンを入れた。補助パターン１６０４の線幅はウエハ上で０．０４μｍ（マスク上は０．３２μｍ)とした。
【０１２７】
このマスクは実施例１にしたがって作製したが、露光波長にともなうレジスト遮光体の材料選択の問題を除いて他の実施例にしたがって作製したものでも構わない。本マスクをレンズの開口数ＮＡが０．６のＡｒＦエキシマレーザスキャナに装着し、ＡｒＦネガレジストに転写した。
【０１２８】
その結果、レジスト遮光体１６０１は十分な遮光効果を示し、フィールド領域にレジストが残ることはなかった。またレベンソン位相シフトにより本体パターン１６０２及び１６０３を５％という高い寸法精度で形成することができた。また、これらの補助パターンに挟まれた本体パターンの解像度はＣｒを用いた従来の位相シフトマスクを用いた場合よりも高かった。それは、遮光体がレジストという高抵抗体、誘電体であるためガイドウエーブ効果（即ち、導波管効果）が小さく、さらに反射の少ない材料を使用したためである。また、レベンソン位相シフト部でも０／π差現象は起こらず、この意味でも高い寸法精度が得られた。但し、この効果は転写寸法にしてパターン幅では０．１６μｍ以下、パターンピッチでは０．３２μｍ以下から現われ、それより大きい寸法では従来法による位相シフトマスクを用いた場合と変わらなかった。レンズの開口率ＮＡを変えて検討を行ったところ、パターンピッチがλ／ＮＡ以下であるときには従来法に比べて特に転写精度が高かった。
【０１２９】
（実施例８） 本発明のマスク及びパターン形成方法を使って半導体集積回路装置を作製した。図１９(ａ)はその代表的なパターンレイアウトを示す平面図である。
【０１３０】
同図中の１７０１は不純物拡散層等の半導体領域、１７０２は半導体領域とのコンタクト、１７０３、１７０４、１７０６、１７０７はゲート配線、１７０５は配線層とのビアホール（Ｖｉａ、接続孔）を示す。回路の動作速度を上げ、またパッキングデンシティを向上させるためには、拡散層等の半導体領域の上に形成されているアクティブなゲート配線の寸法が細く、かつその寸法精度が高いこと、およびゲート配線のピッチを決定するゲート配線間隙１７０８が狭いことが要求される。
【０１３１】
図１９(ｂ)は図１９(ａ)のゲート配線を形成するために用いた位相シフトマスクの平面図である。ここでは実施例１に沿って作製したマスクを用いた。但し、他の実施例に添って作製したマスク、例えば実施例３に沿って形成したマスクも用いることもできる。図中の１７０９がレジスト遮光体で、レベンソン配置になるようにシフタ層（π相）が開口部に交互に配置されている。このマスクを用い、ＮＡが０．６のＡｒＦスキャナを使ってパターン転写を行ったところ、０．１μｍという極めて狭いパターン間隙１７０８を得、しかも１７０４や１７０６で示されるπ相における寸法と１７０３や１７０７で示される０相における寸法が一致し、いわゆる０／π差のないパターン転写が実現できた。
【０１３２】
さらにパターンエッジ部が比較的密に配置された１７０３や１７０４といった場所と疎な１７０６や１７０７の場所での寸法差も小さく、その差はレンズの特性に基づく補正の範囲に収まるものであった。これらは遮光体が高抵抗体、誘電体であることによるウェーブガイド効果（導波管効果）の低減、表面反射の低減に基づくものである。
【０１３３】
Ｃｒ遮光体を有する位相シフトマスクを用いた場合には本実施例のマスクを用いた場合に比べ２０％程転写寸法精度が低いことを確認できた。このゲートパターン形成方法により動作周波数が高く、かつパッキングデンシティが高くチップの小さな半導体集積回路装置を作製することができた。チップが小さくなるとウエハ１枚あたりから取得できるチップ数が高まるだけでなくチップの製造歩留まりも向上するため、作製コストを大幅に低減できる。
【０１３４】
（実施例９） 本実施例のシフタエッジ位相マスクを用いて微細ゲートパターンを形成した。その時用いた位相マスクを図２０(ａ)に、バイナリーマスクを図２０(ｂ)に、そして転写して形成したレジストパターンを図２０(ｃ)に示す。
【０１３５】
同図中の１８０１は形成すべきパターンの輪郭、１８０２はゲート配線の細線を形成するための線幅の狭いレジスト遮光体パターン部、１８０３はレジスト遮光体、１８０４は０相の開口部、１８０５はπ相のシフタ層が形成された開口部、１８０６は透明ガラス部、１８０７は遮光体パターン、１８０８、１８０９は転写形成されたゲートパターンである。図２０(ｂ)のマスクとしては１８０８がＣｒからなるＣｒバイナリーマスクを用いることもできるが、ここでは１８０７がレジスト遮光体からなるレジストマスク遮光体バイナリーマスクを用いた。
【０１３６】
図２０(ａ)の第１のマスクを露光装置に装着してポジレジスト上に露光を行った後、図２０(ｂ)の第２のマスクを露光装置に装着して上記レジストに重ね露光を行ない、レジストを通常の熱処理及び現像を行ってレジストパターンを形成した。
【０１３７】
本実施例ではＮＡが０．６３のＡｒＦスキャナを用い、幅６０ｎｍの極めて細いゲート配線１８０８を再現性よく得ることができた。通常のシフタエッジ位相シフトマスクでは細線遮光体部１８０２で機械的強度の問題が生じるのでマスク良品歩留りが低いが、本実施例のマスクではそのような問題はなくマスク歩留りが高い。
【０１３８】
さらに、Ｃｒ先形成のブランクス掘り込み型シフタエッジ位相シフトマスクでは、前述したように、シフタ部１８０２のブランクスを掘り込む際側壁反射による解像性能の低下を防止するためサイドエッチを行うが、遮光体細線１８０２が細いためこのサイドエッチ量を十分に確保することができず転写性能に影響を与え、転写されたレジストパターンの寸法ばらつきは１０％程度となるのに対し、本実施例では転写されたレジストパターンの寸法ばらつきは５％と小さくすることができた。
【０１３９】
（実施例１０） 本発明のマスク及びパターン形成方法を使って複数の半導体メモリ素子からなる電子回路装置を１枚の半導体ウエーハに作製した。図２１（ａ）から（ｄ）はこのメモリ素子の製造の主な工程を示す断面図である。
【０１４０】
図２１(ａ)に示すように、Ｐ型のＳｉ半導体７１を基板に用い、その表面に素子分離技術を用いてＳｉＯ2からなる素子分離領域７２を形成する。次に、素子分離領域７２が設けられていない半導体表面に厚さ２００ｎｍ以下のＳｉＯ2等のゲート絶縁膜を介して、例えば厚さ１５０ｎｍの多結晶Ｓｉからなるワード線（ゲート電極）７３を形成し、さらにその上に化学気相成長法を用いて例えば１５０ｎｍのＳｉＯ2膜を被着し、異方的に加工してワード線７３の側壁にＳｉＯ2のサイドスペーサ７４を形成する。次に、通常の方法でＮ型拡散層（ソース又はドレイン領域）７５を形成する。
【０１４１】
次に図２１(ｂ)に示すように、通常の工程を経て多結晶Ｓｉまたは高融点金属金属シリサイド、あるいはこれらの積層膜からなるデータ線７６を形成し、その上部をＳｉＯ2等の絶縁膜で被覆する。次に図２１(ｃ)に示すように、通常の工程を経て半導体領域に接続されて絶縁膜上に延在した多結晶Ｓｉからなるキャパシター電極（蓄積電極）７８を形成する。その後、Ｔａ2Ｏ5、Ｓｉ3Ｎ4、ＳｉＯ2、ＢＳＴ、ＰＺＴ、強誘電体、あるいはこれらの複合膜などを被着してキャパシタ用絶縁膜７９を形成する。引き続き多結晶Ｓｉ、高融点金属、高融点金属シリサイド、あるいはＡｌ、Ｃｕ等の低抵抗の導体を被着しプレート電極８０を形成する。
【０１４２】
次に図２１(ｄ)に示すように、通常の工程を経て配線８１を形成する。次に通常の配線形成工程やパッシベーション工程を経て複数のメモリ素子からなる電子回路装置を作製した。
【０１４３】
なお、ここでは、代表的な製造工程のみを説明したが、これ以外は通常の製造工程を用いた。また、各工程の順番が前後しても本発明は適用できる。上記素子製造工程におけるリソグラフィ工程で本発明を適用可能である。例えば、微細パターンを形成する必要のない工程あるいは高い寸法精度が要求されない工程には本発明は必ずしも適用する必要はない。パッシベーション工程での導通孔形成工程や、パターンが大きなイオン打ち込みマスク形成用のパタン形成工程には本発明は適用しなかった。本発明のパターン形成方法が特に有効な工程は素子分離領域、ワード線、キャパシター電極、及び配線の形成工程である。
【０１４４】
次に、リソグラフィで形成したパターンについて説明する。図２２(ａ)は製造したメモリ素子を構成する代表的なパターンのメモリ部のパターン配置を示す。８２がワード線、８３がデータ線、８４がアクティブ領域、８５がキャパシター電極、８６が電極取り出し孔のパターンである。図２２(b)は別のメモリ素子を構成する代表的なパターンのメモリ部のパターン配置を示す。８７がワード線、８８がデータ線、８９がアクティブ領域、９０が蓄積電極、９１が電極取り出し孔のパターンである。ワード線とデータ線のパターン形成に本発明を用いた。また図２２(ｂ)においては蓄積電極のパターン形成にも本発明を用いた。ここに示したパターン形成以外でも最小設計ルールを用いる工程では本発明を用いた。
【０１４５】
本発明を用いて作製した素子の特性は、従来法を用いて作製した素子の特性と比較すると特性が良好であった。具体的にはワード線の線幅バラツキが小さい事から、データの読み出しスピードが速く特性が安定しており、蓄積電極の面積バラツキが小さい事からデータの保持特性が安定している等の特性の改善が実現できた。また、素子の良品取得歩留まりでも改善効果が得られた。
【０１４６】
（実施例１１） 次に、所謂ツインウエル方式のＣＭＩＳ（Complementary MIS）回路を有する集積回路装置の製造に適用した例を工程毎の要部断面を示した図２３（ａ）から（ｄ）をもとに説明する。
【０１４７】
図２３（ａ）のように、半導体ウエーハの主要部を構成するＮ型Ｓｉの半導体基板１０１の上表面部にＮ型ウエル１０２及びＰ型ウエル１０３が形成され、両ウエルにまたがるようにＳｉＯ2からなる素子分離用のフィールド絶縁膜１０５が選択酸化技術によって形成され、この絶縁膜１０５によって囲まれた各ウエルの半導体活性領域にはＰチャンネル型ＭＩＳＦＥＴ（Ｑp）及びＮチャンネル型ＭＩＳＦＥＴ（Ｑｎ）が形成されている。なお、１１１、１１２はソース、ドレイン領域を構成するＰ型半導体領域であり、１１３、１１４ソース、ドレイン領域を構成するＮ型半導体領域であり、１０６、１０７はＳｉＯ2等からなるゲート絶縁膜であり、１１５、１１６はゲート絶縁膜上に設けられたゲート電極である。これらゲート電極１１５、１１６は、例えば低抵抗ポリシリコン膜をＣＶＤ法によって堆積した後、その膜をＫｒＦエキシマレーザを使った縮小投影露光装置及び前述した本発明の種々の実施例で作成されたフォトマスクを用いたフォトリソグラフィ技術と通常のエッチング技術とによって形成されている。ゲート電極長は例えば０．２μｍ程度である。上記１１１〜１１４の半導体領域はそれぞれゲート電極に対して自己整合的に形成されている。
【０１４８】
次に、図２３（ｂ）に示すように、ＳｉＯ2からなる層間絶縁膜１１８をＣＶＤ法等によって堆積した後、その上部にポリシリコン膜を堆積し、それをＫｒＦエキシマレーザを使った縮小投影露光装置及び前述した本発明の種々の実施例で作成されたフォトマスクを用いたフォトリソグラフィ技術と通常のエッチング技術とによってパターニングし、そこに不純物を部分的に導入することにより配線１１９及び抵抗１２０が形成される。
【０１４９】
次に、図２３（ｃ）に示すように、ＳｉＯ2からなるＳＯＧ膜１２２を堆積した後、層間絶縁膜１１８及びＳＯＧ膜１２２に半導体領域及び配線１１９の一部が露出する複数の接続孔１２４がＫｒＦエキシマレーザを使った縮小投影露光装置及び前述した本発明の種々の実施例で作成されたフォトマスクを用いたフォトリソグラフィ技術と通常のエッチング技術とによって形成される。
【０１５０】
次いで、図２３（ｄ）に示すように、アルミニューム（Ａｌ）又はＡｌ合金からなる金属膜をスパッタリング技術によって堆積した後、その金属膜をＫｒＦエキシマレーザを使った縮小投影露光装置及び前述した本発明の種々の実施例で作成されたフォトマスクを用いたフォトリソグラフィ技術と通常のエッチング技術とによってパターニングすることによって、第１層配線１２６から１２７が形成される。
【０１５１】
これ以降は、第１層配線の上部に第１層配線の形成と同様な方法で第２層配線や第３層配線（図示せず）が形成され、大規模なロジックタイプの半導体集積回路装置（ＬＳＩ）が製造される。
【０１５２】
カスタムＬＳＩでは、その回路システムを設計する際に特に第１層配線を中心にマスクデバッグが行われることが多い。かかるＬＳＩのＴＡＴを小さくするためには、この第１層配線に対応するマスクを供給するタイミングや速さが極めて重要であり、また必要となるマスク枚数も多くなるのでこの工程に本発明を適用するのは極めてその効果が大きい。また、第２層配線での最小パターン寸法は０．３５μｍと露光波長（０．２４８μｍ）に比べて十分太いものであったが、そこにも本発明のフォトマスクを適用した。通常のＣｒマスクよりもコストを低くし、またＴＡＴを短くすることができた。
【０１５３】
以上の説明から理解されるように、本発明はＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ）等のようなメモリ素子を有する半導体集積回路装置、マイクロプロセッサ等のような論理回路を有する半導体集積回路装置あるいは上記メモリ回路と論理回路とを同一半導体基板に設けて構成される混載型の半導体集積回路装置にも適用できる。特に、論理回路を有するロジックやメモリとロジックを混載するシステムＬＳＩでは、ユーザニーズに合わせてパターン設計から製造に至るまでの工間を短くし、すばやくユーザに供給することに付加価値があるため、マスク製作時間の短い本発明は特に有効であった。
【０１５４】
なお、本発明の技術思想は、半導体集積回路装置の製造方法に適用されることに限定されるものではなく、例えば液晶基板や超電導装置、磁気ヘッド、マイクロマシーン等のような他の電子回路装置等の製造方法にも適用できる。
【０１５５】
（実施例１２） 図２４にこの実施例１２で用いた１枚のマスクの平面図を示す。図中の２１０１はメタル遮光体、２１０２はレジスト遮光体、２１０３は露光装置用アライメントマーク部である。露光装置としてはスキャナを用いた。実施例４に沿って位相シフトマスクを作製した。転写すべきパターンは２１０４部と２１０５部に示されているように同じものが露光装置のスキャン方向に上下に配置されている。但し、そのパターンの位相配置は互いに反転させてある。すなわち、本体パターン２１０６、２１０７、２１０８にはそれぞれπ、０、０相を配置をしたが、対応する２１０６'、２１０７'、２１０８'にはそれぞれ０、π、π相を配置した。また補助パターン２１０９にはπ相が配置されているが、２１０９’には０相が配置されている。このマスクをスキャナに装着してスキャン露光した。その際の２１０４部を１チップと見なし、２１０５部が２１０４部と重なって即ち多重露光されるようにチップ送りを行った。このように多重に露光することにより転写パターンの寸法の０／π差は全く生じなくなった。なお、本方法は特にスキャナでその効果を発揮する。これはスキャナではスリット状のレンズの一部を使って露光するからである。これに対し、ステッパのようにレンズの全体を使って露光される方法ではレンズ収差が２１０４部と２１０５部とで異なり、収差の足し合わさった像が転写されてしまうため転写精度が低下してしまう。
【０１５６】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、次の通りである。（１）微細パターン形成用のマスクパターンを製作するにあたり位相シフトマスクの製造工程数が減り、かつスパッタＣｒ膜の製膜、Ｃｒ膜のエッチングのような異物の発生しやすい工程を用いることがないのでマスク製造歩留りも向上する。製造工程数の削減はマスク作製ＴＡＴの面でも大きな効果がある。（２）位相角の制御精度が向上する。特に実施例１から３に示したブランクス上にシフタ膜を形成する方法でこの効果が大きい。エッチングによるマイクロ ローディング効果がほとんどでないため各種寸法で位相角を揃えることができ、転写パターンの寸法制御性が高い。（３）位相角変化部、すなわちシフタのエッジを誘電体、高抵抗体、又は有機体からなる遮光膜（例えば、フォトレジスト膜）が被覆するため、転写時に遮光膜の側壁からの反射やガイドウェーブ効果を小さくすることができ、細線化によるマスクパターン強度不足の問題もおこらず転写パターンの微細化が容易に行える。表面反射も小さく転写パターンの寸法精度が高い。また、レベンソンタイプの位相シフトの寸法０／π差が小さい。（４）光学マスクのマスク基板の外周にメタル遮光領域を設け、その一部を除去することで光学マスクの情報を検出するためのマークパターンを形成したことにより、光学マスクの情報検出能力を向上させることが可能となる。またマスクを露光装置に装着したときの異物の発生がない。（５）メタルプレート上にマスク識別記号を入れることにより、容易にマスクを識別することが可能となる。（６）上記（１）〜（５）により、本発明の光学マスクを用いて製造された半導体集積回路装置等の電子回路装置の性能、信頼性、開発ＴＡＴおよび製造歩留まりを向上させることが可能となる。
【図面の簡単な説明】
【図１】 （ａ）は本発明の代表例を示す位相シフトマスクの断面図であり、（ｂ）はそれを用いた投影露光方法を示す図である。
【図２Ａ】 （ａ）〜（ｅ）はマスクの製造工程を示す工程別断面図。
【図２Ｂ】 （ｆ）〜（ｊ）はマスクの製造工程を示す工程別断面図。
【図２Ｃ】 （ｋ）〜（ｍ）はマスクの製造工程を示す工程別断面図。
【図３Ａ】 （ａ）〜（ｅ）は他のマスクの製造工程を示す工程別断面図。
【図３Ｂ】 （ｆ）〜（ｉ）は他のマスクの製造工程を示す工程別断面図。
【図４】 位相シフトマスクの適用例を示すためのマスク要部断面図。
【図５】 位相シフトマスクの他の適用例を示すためのマスク要部断面図。
【図６】 （ａ）〜（ｃ）は位相シフトマスクでの課題を説明するためのマスクの要部断面図。
【図７Ａ】 （ａ）〜（ｅ）は本発明の実施例１に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図７Ｂ】 （ｆ）及び（ｇ）は実施例１に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図８】 フォトレジスト材の光吸収特性を示す特性図。
【図９Ａ】 （ａ）〜（ｅ）は本発明の実施例２に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図９Ｂ】 （ｆ）及び（ｇ）は実施例２に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図１０】 （ａ）〜（ｅ）は本発明の実施例３に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図１１Ａ】 （ａ）〜（ｅ）は本発明の実施例４に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図１１Ｂ】 （ｆ）〜（ｊ）は実施例４に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図１２】 （ａ）〜（ｅ）は本発明の実施例５に係わる位相シフトマスクの製造工程を示す工程別要部断面図。
【図１３】 （ａ）及び（ｂ）は本発明に係わる位相シフトマスクの要部平面図。
【図１４】 （ａ）及び（ｂ）は本発明に係わる位相シフトマスクに設けられた文字、記号、マーク等のパターンの平面図。
【図１５】 （ａ）は本発明の実施例６に係わる位相シフトマスクの要部平面図であり、（ｂ）はそのマスクが装置に装着された状態を示す要部断面図であり、（ｃ）はマスクの側面図である。
【図１６】 位相シフトマスクでの課題を説明するためのマスクの要部断面図。
【図１７】 本発明で用いた露光装置の概要を示した装置概念図。
【図１８】 本発明の実施例７に係わるマスクパターンレイアウトを示す要部平面図。
【図１９】 （ａ）は本発明の実施例８に係わる電子回路パターンのレイアウトを示す要部平面図であり、（ｂ）はそのための位相シフトマスクの平面図である。
【図２０】 （ａ）は本発明の実施例９に係わる位相シフトマスクの平面図であり、（ｂ）はバイナリーマスクの平面図であり、（ｃ）は転写して形成したパターンの平面図である。
【図２１】 （ａ）〜（ｄ）は本発明の実施例１０に係わる半導体メモリ回路装置の製造工程を示す工程別の素子要部断面図である。
【図２２】 （ａ）及び（ｂ）は半導体メモリでの回路レイアウトパターンを説明する要部平面図である。
【図２３】 （ａ）〜（ｄ）は本発明の実施例１１に係わる半導体論理回路装置の製造工程を示す工程別の素子要部断面図である。
【図２４】 本発明の実施例１２に係わる位相シフトマスクの要部平面図である。
【符号の説明】
１、２０１、３０１、６０１、７０１、８０１、９０１、１００１、１１０１、１３０１、１４０１…透明板（ブランクス）、２、３０７、４０２、５０２、７０２、７０６、８０３、８０７、９０２、９０４、１１０６、１４０２、…位相シフタ膜、３、２０６、３０６、４０１、５０１、６０４、７０９、８１０、９０７、１０１４、１１０９、１４０３、…遮光体パターン、８０２…透明膜（干渉制御層）、１００５…透明板表面の凸部、１００６…透明板表面の凹部、１３０２…ペリクル
Claims (6)
- 転写時の露光光に対して位相を反転させる位相シフト手段が透明板の表面に部分的に形成され、
上記露光光に対するその表面での反射率が６%以下の遮光体からなる遮光バターンが上記位相シフト手段の端部を覆って設けられたマスクを用いて、被加工物体の表面に設けられた感光性膜に投影露光し、
上記露光された感光性膜を現像する工程を備え、
上記透明板は、透明基板とその表面上に設けられた第１透明膜とからなり、上記位相シフト手段が上記第１透明膜の表面上に形成された第２透明膜で構成され、上記露光光に対する上記第１透明膜の屈折率が上記透明基板のそれよりも大きく上記第２透明膜のそれ以下であることを特徴とする電子装置の製造方法。 - 上記遮光体が誘電体、もしくは高抵抗体であることを特徴とする請求項１記載の電子装置の製造方法。
- 上記遮光体がレジストであることを特徴とする請求項１記載の電子装置の製造方法。
- 上記位相シフト手段が上記透明板の表面に形成された凹部または凸部で構成されていることを特徴とする請求項１記載の電子装置の製造方法。
- 上記位相シフト手段は、平坦な透明板の表面上に透明な薄膜が部分的に形成されてなることを特徴とする請求項１記載の電子装置の製造方法。
- 上記位相シフト手段は、その配置間隔に疎密があることを特徴とする請求項１記載の電子装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000128944A JP3749083B2 (ja) | 2000-04-25 | 2000-04-25 | 電子装置の製造方法 |
| KR1020010013227A KR100749077B1 (ko) | 2000-04-25 | 2001-03-14 | 전자장치의 제조방법, 패턴형성방법 및 이들을 이용한포토마스크 |
| TW090105984A TW498424B (en) | 2000-04-25 | 2001-03-14 | An electron device manufacturing method, a pattern forming method, and a photomask used for those methods |
| US09/810,194 US6653052B2 (en) | 2000-04-25 | 2001-03-19 | Electron device manufacturing method, a pattern forming method, and a photomask used for those methods |
| US10/671,666 US6750000B2 (en) | 2000-04-25 | 2003-09-29 | Electron device manufacturing method, a pattern forming method, and a photomask used for those methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000128944A JP3749083B2 (ja) | 2000-04-25 | 2000-04-25 | 電子装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001305714A JP2001305714A (ja) | 2001-11-02 |
| JP2001305714A5 JP2001305714A5 (ja) | 2004-12-16 |
| JP3749083B2 true JP3749083B2 (ja) | 2006-02-22 |
Family
ID=18638298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000128944A Expired - Fee Related JP3749083B2 (ja) | 2000-04-25 | 2000-04-25 | 電子装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6653052B2 (ja) |
| JP (1) | JP3749083B2 (ja) |
| KR (1) | KR100749077B1 (ja) |
| TW (1) | TW498424B (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6547139B1 (en) * | 1998-07-10 | 2003-04-15 | Welch Allyn Data Collection, Inc. | Method and apparatus for extending operating range of bar code scanner |
| TW541605B (en) * | 2000-07-07 | 2003-07-11 | Hitachi Ltd | Fabrication method of semiconductor integrated circuit device |
| US20030014146A1 (en) * | 2001-07-12 | 2003-01-16 | Kabushiki Kaisha Toshiba | Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method |
| JP3929307B2 (ja) * | 2001-12-28 | 2007-06-13 | 株式会社ルネサステクノロジ | 水性アルカリ可溶性樹脂および感光性樹脂組成物 |
| DE60306438T2 (de) * | 2002-03-25 | 2007-01-04 | Asml Masktools B.V. | Verfahren und Vorrichtung zur Zerlegung von Halbleiter-Bauelementmustern in Phasen- und Chromregionen für chromfreie Phasenlithographie |
| JP3988873B2 (ja) * | 2002-08-22 | 2007-10-10 | 富士通株式会社 | 半導体装置の製造方法 |
| TWI286663B (en) * | 2003-06-30 | 2007-09-11 | Hoya Corp | Method for manufacturing gray tone mask, and gray tone mask |
| JP2005203579A (ja) * | 2004-01-16 | 2005-07-28 | Chi Mei Electronics Corp | 配線抵抗を低減したアレイ基板およびその製造方法 |
| JP2005257962A (ja) * | 2004-03-11 | 2005-09-22 | Semiconductor Leading Edge Technologies Inc | 位相シフトマスク及び位相シフトマスクの製造方法 |
| US7449284B2 (en) * | 2004-05-11 | 2008-11-11 | Miradia Inc. | Method and structure for fabricating mechanical mirror structures using backside alignment techniques |
| JP2005352180A (ja) * | 2004-06-10 | 2005-12-22 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4758427B2 (ja) * | 2004-07-21 | 2011-08-31 | ケーエルエー−テンカー コーポレイション | シミュレーション・プログラムのための入力生成、あるいは、レチクルのシミュレート画像生成のためのコンピュータに実装された方法 |
| JP4587806B2 (ja) * | 2004-12-27 | 2010-11-24 | Ｈｏｙａ株式会社 | ハーフトーン型位相シフトマスクブランク及びハーフトーン型位相シフトマスク |
| JP2006201538A (ja) * | 2005-01-21 | 2006-08-03 | Seiko Epson Corp | マスク、マスクの製造方法、パターン形成方法、配線パターン形成方法 |
| JP2006229147A (ja) * | 2005-02-21 | 2006-08-31 | Toshiba Corp | 半導体装置のレイアウト最適化方法、フォトマスクの製造方法、半導体装置の製造方法およびプログラム |
| TW200641517A (en) * | 2005-05-19 | 2006-12-01 | Promos Technologies Inc | Levenson phase shifting mask and method for preparing the same and method for preparing a semiconductor device using the same |
| DE102005030122A1 (de) * | 2005-06-28 | 2007-01-04 | Infineon Technologies Ag | Photolithographische Maske und Verfahren zum Bilden eines Musters auf der Maske |
| KR101333012B1 (ko) * | 2005-08-12 | 2013-12-02 | 캄브리오스 테크놀로지즈 코포레이션 | 나노와이어 기반의 투명 도전체 |
| TWI269937B (en) * | 2005-10-13 | 2007-01-01 | Promos Technologies Inc | Phase shifting mask and method for preparing the same and method for preparing a semiconductor device using the same |
| JP2007286427A (ja) | 2006-04-18 | 2007-11-01 | Sony Corp | マスクパターン生成方法 |
| JP2007298856A (ja) * | 2006-05-02 | 2007-11-15 | Sii Nanotechnology Inc | 半導体マスク修正装置及び半導体マスク修正方法 |
| EP1978408B1 (en) * | 2007-03-29 | 2011-10-12 | FUJIFILM Corporation | Negative resist composition and pattern forming method using the same |
| US8318536B2 (en) * | 2007-12-31 | 2012-11-27 | Intel Corporation | Utilizing aperture with phase shift feature in forming microvias |
| US8243878B2 (en) | 2010-01-07 | 2012-08-14 | Jordan Valley Semiconductors Ltd. | High-resolution X-ray diffraction measurement with enhanced sensitivity |
| US8687766B2 (en) * | 2010-07-13 | 2014-04-01 | Jordan Valley Semiconductors Ltd. | Enhancing accuracy of fast high-resolution X-ray diffractometry |
| JP5365651B2 (ja) * | 2011-02-28 | 2013-12-11 | 信越化学工業株式会社 | 化学増幅ネガ型レジスト組成物及びパターン形成方法 |
| TWI478210B (zh) * | 2011-07-01 | 2015-03-21 | Univ Nat Cheng Kung | 光罩 |
| TWI477893B (zh) * | 2011-07-06 | 2015-03-21 | Univ Nat Cheng Kung | 光罩之製造方法 |
| JP2014124757A (ja) * | 2012-12-27 | 2014-07-07 | Mitsuboshi Diamond Industrial Co Ltd | 加工装置 |
| KR102211544B1 (ko) * | 2013-01-15 | 2021-02-02 | 호야 가부시키가이샤 | 마스크 블랭크, 위상 시프트 마스크 및 반도체 디바이스의 제조 방법 |
| US9589880B2 (en) * | 2013-10-09 | 2017-03-07 | Infineon Technologies Ag | Method for processing a wafer and wafer structure |
| TWI674484B (zh) * | 2014-04-01 | 2019-10-11 | 日商尼康股份有限公司 | 基板處理方法 |
| JP6848433B2 (ja) * | 2015-07-17 | 2021-03-24 | 凸版印刷株式会社 | メタルマスク基材、メタルマスク基材の管理方法、メタルマスク、および、メタルマスクの製造方法 |
| JP6271780B2 (ja) * | 2017-02-01 | 2018-01-31 | Hoya株式会社 | マスクブランク、位相シフトマスクおよび半導体デバイスの製造方法 |
| JP6991739B2 (ja) * | 2017-05-12 | 2022-01-13 | キヤノン株式会社 | 半導体装置の製造方法 |
| KR102337235B1 (ko) * | 2019-08-05 | 2021-12-09 | 주식회사 포트로닉스 천안 | 하프톤 위상반전마스크 및 그 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3374452D1 (en) | 1982-04-05 | 1987-12-17 | Ibm | Method of increasing the image resolution of a transmitting mask and improved masks for performing the method |
| KR100249726B1 (ko) * | 1992-04-08 | 2000-03-15 | 기타지마 요시토시 | 위상쉬프트포토마스크 |
| JPH05289307A (ja) | 1992-04-13 | 1993-11-05 | Matsushita Electric Ind Co Ltd | レチクルおよびレチクル製造方法 |
| KR0131192B1 (en) * | 1992-04-22 | 1998-04-14 | Toshiba Corp | Exposed mask, fabrication method of exposed mask substrate and patterning method based on exposed mask |
| US5631109A (en) * | 1992-07-17 | 1997-05-20 | Kabushiki Kaisha Toshiba | Exposure mask comprising transparent and translucent phase shift patterns |
| US5348826A (en) * | 1992-08-21 | 1994-09-20 | Intel Corporation | Reticle with structurally identical inverted phase-shifted features |
| US5472814A (en) * | 1994-11-17 | 1995-12-05 | International Business Machines Corporation | Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement |
| JPH09211837A (ja) | 1996-01-30 | 1997-08-15 | Sanyo Electric Co Ltd | 位相シフトマスク及びその製造方法 |
| KR100189741B1 (ko) * | 1996-07-19 | 1999-06-01 | 구본준 | 위상반전마스크 및 그의 제조방법 |
| JPH1064788A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体装置の製造方法と露光用マスク |
-
2000
- 2000-04-25 JP JP2000128944A patent/JP3749083B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-14 TW TW090105984A patent/TW498424B/zh not_active IP Right Cessation
- 2001-03-14 KR KR1020010013227A patent/KR100749077B1/ko not_active IP Right Cessation
- 2001-03-19 US US09/810,194 patent/US6653052B2/en not_active Expired - Lifetime
-
2003
- 2003-09-29 US US10/671,666 patent/US6750000B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010033995A1 (en) | 2001-10-25 |
| KR20010098405A (ko) | 2001-11-08 |
| US6653052B2 (en) | 2003-11-25 |
| US6750000B2 (en) | 2004-06-15 |
| JP2001305714A (ja) | 2001-11-02 |
| KR100749077B1 (ko) | 2007-08-13 |
| US20040043307A1 (en) | 2004-03-04 |
| TW498424B (en) | 2002-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3749083B2 (ja) | 電子装置の製造方法 | |
| JP3914386B2 (ja) | フォトマスク、その製造方法、パターン形成方法および半導体装置の製造方法 | |
| KR100833029B1 (ko) | 포토마스크의 제조 방법 및 포토마스크 | |
| US5362591A (en) | Mask having a phase shifter and method of manufacturing same | |
| US6958292B2 (en) | Method of manufacturing integrated circuit | |
| JP4896671B2 (ja) | ハーフトーンマスク及びこれを用いたパターン基板の製造方法 | |
| KR100738288B1 (ko) | 반도체 집적 회로 장치의 제조 방법, 이에 이용하는 광학마스크와 그 제조 방법, 및 그에 이용하는 마스크 블랭크스 | |
| US6841399B2 (en) | Method of manufacturing mask and method of manufacturing semiconductor integrated circuit device | |
| US11249384B2 (en) | Mask for EUV lithography and method of manufacturing the same | |
| KR20050031952A (ko) | 포토마스크, 포토마스크의 제조 방법, 및 그 포토마스크를이용한 반도체 장치의 제조 방법 | |
| KR20020033040A (ko) | 반도체장치의 제조방법 | |
| TWI286795B (en) | Manufacturing method for semiconductor integrated circuit device | |
| JP2002131884A (ja) | フォトマスクの製造方法、フォトマスクおよび半導体集積回路装置の製造方法 | |
| US20030091911A1 (en) | Photolithography mask and method of fabricating a photolithography mask | |
| KR101080008B1 (ko) | 하드마스크용 원판 및 이를 이용한 하드마스크 제조방법 | |
| JP2005352180A (ja) | 半導体装置の製造方法 | |
| JP3739263B2 (ja) | ハーフトーン位相シフトマスク | |
| JP2005024962A (ja) | フォトマスク、半導体装置及びその製造方法 | |
| JPH11271955A (ja) | フォトマスク、その製造方法、露光方法および半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040114 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050805 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051104 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |