JP3746673B2

JP3746673B2 - Piezoelectric transformer control circuit

Info

Publication number: JP3746673B2
Application number: JP2000340771A
Authority: JP
Inventors: 健藤村; 正明外山
Original assignee: Taiheiyo Cement Corp
Current assignee: Taiheiyo Cement Corp
Priority date: 2000-11-08
Filing date: 2000-11-08
Publication date: 2006-02-15
Anticipated expiration: 2020-11-08
Also published as: JP2002151292A

Description

【０００１】
【発明の属する技術分野】
本発明は、圧電トランスの制御回路に関し、例えば、冷陰極管の駆動装置に使用して好適な圧電トランスの制御回路に関する。
【０００２】
【従来の技術】
近年、持ち運びの容易なノート型パーソナルコンピュータ等には、その表示装置として液晶表示器が広く用いられている。この液晶表示装置の内部には、液晶表示パネルを背照すべく、所謂バックライトとして冷陰極管が備えられており、その冷陰極管を点灯させる昇圧インバータには、昇圧用トランスとして、圧電トランスが普及しつつある。
【０００３】
圧電トランスは、出力負荷（負荷抵抗）の大きさによって昇圧比が大きく変化するという一般には好ましくない特性を有しているが、一方でこの負荷抵抗への依存性が冷陰極管のインバータ電源の特性に適しており、液晶表示器の薄型化、高効率化の要求に応える小型高電圧電源として注目されている。このような圧電トランスの制御回路の一例を図８を参照して説明する。
【０００４】
図８は、従来例としての圧電トランスの制御回路のブロック構成図である。
【０００５】
図中、１０１は圧電トランス、１０２は圧電トランス１０１の出力側に接続された冷陰極管等の負荷、１０３は負荷に流れる電流を検出するための検出用抵抗Ｒdet、１０４は検出用抵抗１０３に生じた負荷電流の大きさを表わす交流電圧を直流電圧に変換する整流回路、１０５は整流回路１０４にて整流後の電圧Ｖriと基準電圧Ｖrefとを比較し、その比較結果である差を増幅する誤差増幅回路、１１８は誤差増幅回路１０５の出力電圧を充電すると共に、充電した電圧を外部に出力する積分コンデンサ、１０６は積分コンデンサ１１８の充電電圧（制御電圧Ｖctr）に応じて発振信号を出力する電圧制御発振回路、そして１０７は電圧制御発振回路１０６の発振信号に応じて圧電トランス１０１を駆動する駆動回路である。次に、上記の構成を備える制御回路の動作について図９乃至図１２を参照して説明する。
【０００６】
図９及び図１０は、図８に示す制御回路の動作特性と駆動効率とを説明する図であり、図９は当該制御回路の正常動作時の動作特性を示し、図１０は正常に駆動できなかった場合を示す。何れの図においても、横軸は電圧制御発振回路１０６の発振周波数ｆoscを表し、左側の縦軸は負荷電流を負荷電流検出電圧Ｖri、そして右側の縦軸は圧電トランス１０１の変動効率ηを表わす。
【０００７】
また、図１１及び図１２は、図８に示す制御回路の駆動開始からの発振周波数ｆosc、制御電圧Ｖctr、並びに負荷電流の変化を例示する図であり、図１１は当該制御回路の正常動作時の動作特性を示し、図１２は正常に駆動できなかった場合を示す。
【０００８】
図８に示す制御回路は、駆動されていない初期状態において、積分コンデンサ１１８には充電されておらず、且つ誤差増幅回路１０５の出力は零である。電圧制御発振回路１０６は、制御電圧Ｖctrが小さいときには高い周波数の信号（発振周波数ｆosc）を出力し、制御電圧Ｖctrが大きくなるのに応じて、低い周波数の信号を出力する。
【０００９】
このような回路系において、当該制御回路の駆動を開始した時点においては、積分コンデンサ１１８には全く充電がなされていない。このため、制御電圧Ｖctrはある低い初期電圧を示すので、電圧制御発振回路１０６は、その初期電圧に応じて、図９及び図１０に示すように、電圧制御発振回路１０６の周波数制御範囲における上限周波数（初期周波数ｆ0）から発振を開始する。
【００１０】
また、この発信開始の時点においては、電圧トランス１０１から流れ出る出力電流（負荷電流）は基準電圧Ｖref（図９及び図１０に示す基準値に相当）より小さいため、誤差増幅回路１０５の出力電圧（＝制御電圧Ｖctr）は徐々に大きくなり、出力電圧の上昇に伴って、電圧制御発振回路１０６から出力される発振周波数ｆoscの値は低下する。そして、発振周波数ｆoscが低くなるのに応じて、圧電トランス１０１の出力電流（電流検出電圧Ｖri）が増加し、図９に示す正常動作時においては、電流検出電圧Ｖriと基準電圧Ｖrefとが一致したところで、電圧制御発振回路１０６による発振周波数の制御が収束し、これにより、温度変化や経時変化によって圧電トランス１０１の共振周波数が変化しても、それに応じて発振周波数ｆoscが調整されるので、出力電流（負荷電流）は略一定に保たれる（図１１参照）。
【００１１】
これに対して、何等かの要因によって出力電流が基準値（基準電圧Ｖref）に達しない場合には、図１０に示すように、発振周波数ｆoscが初期周波数ｆ0から下がり続け、結果として、電圧制御発振回路１０６による発振周波数の制御状態は発振周波数ｆoscが下限周波数ｆbにて留まることになる（図１２参照）。一般に、圧電トランス１０１の変動効率ηは、図９及び図１０に例示するように、所定の共振周波数より低い周波数領域では低いため、前記の如く発振周波数ｆoscが下限周波数ｆbにて留まった状態においては、圧電トランス１０１に発熱が生じ、そのトランスの素子に好ましくない負担がかかるという問題が起きる。
【００１２】
また、本願出願人は、先行する特開平１０−３２７５８７号において、このような圧電トランスの制御回路において負荷を冷陰極管とし、負荷である冷陰極管の管電流（負荷電流）を略一定に保つ機能と、間欠発振による広範囲な輝度調整機能との両立が可能であって、特に輝度調整による消灯・再点灯が可能な圧電トランスの制御回路を提案している。ここで、その制御回路について概説する。
【００１３】
図１３は、冷陰極管の調光機能を備える従来例としての圧電トランスの制御回路のブロック構成図であり、上述した図８の制御回路の構成に加えて、大別して、冷陰極管（負荷１０２）の輝度を変化させるためのパルス電源回路１０８と、負荷電流の制御機能と調光機能とを両立させるためのサンプルホールド回路１１２とを更に備える。
【００１４】
この制御回路において、パルス電源回路１０８は、冷陰極管の輝度を変化させるべく駆動回路１０７に供給するパルス状の電源電圧を入力電圧Ｖｉより生成し、且つそのパルス状の電源電圧におけるパルス幅及び間隔を制御する。また、サンプルホールド回路１１２は、誤差増幅回路１０５の出力電圧をパルス電源回路１０８からの信号に応じて保持する。このサンプルホールド回路１１２は、バッファ１１２ａ、充電用のコンデンサ１１２ｂ、スイッチング素子１１２ｃで構成される。
【００１５】
上記のような構成を備える圧電トランスの制御回路によれば、冷陰極管を調光すべく間欠的に圧電トランス１０１を駆動した場合において、パルス電源回路１０８の発振期間における管電流に相当する制御電圧Ｖctrは、サンプルホールド回路１１２の制御により保持できるため、パルス電源回路１０８の休止期間であっても該発振期間における駆動状態を保持可能となり、且つパルス電源回路１０８が出力するパルス信号の発振期間もしくは休止期間の長さを変えることによって平均管電流を調整できるため、冷陰極管の輝度の調整も可能となる。
【００１６】
しかしながら、図１３に示す従来の制御回路においては、圧電トランス１０１の出力容量が主な要因となって、冷陰極管の調光が行えない場合があることが判った。
【００１７】
具体的には、パルス電源回路１０８から出力されるパルス信号のデューティ比を調整することにより、冷陰極管の調光状態を１００％の状態から０％（消灯）の状態に調整した場合（即ち、当該パルス信号のＨｉｇｈ期間を１００％→０％にした場合）には、サンプルホールド回路１１２の機能により、電圧制御発振回路１０６に供給される制御電圧Ｖctrの大きさは、当該調整をする以前に出力電圧を略一定にしていたときの値のまま保持される。そして、この状態から調光状態を再点灯側に僅かに調整した場合（即ち、当該パルス信号のＨｉｇｈ期間を０％→数％にした場合）には、発振期間は生じるものの圧電トランスの出力の立ち上がり時の遅れにより、基準値（基準電圧Ｖref）より小さな負荷電流しか流れていない。
【００１８】
このため、誤差増幅回路１０５の動作によって制御電圧Ｖctrは大きくなっていき、依然として負荷電流が基準値に達しない場合（基準電圧Ｖref＞電流検出電圧Ｖri）には、図１０及び図１２を参照して上述したように、発信周波数が共振点を過ぎて下限周波数まで掃引され、下限周波数ｆbにおいて電圧制御発振回路１０６による発振周波数の制御状態が停滞してしまい、圧電トランス１０１に発熱が生じ、そのトランスの素子に好ましくない負担がかかると共に、その後、パルス電源回路１０８から出力されるパルス信号のデューティ比を大きく（発振期間を長く）調整しても、調光を行うことが不可能となる。
【００１９】
この問題の要因となっている上記の出力立ち上がり時の遅れは、素子（マス）の大きさが大きくなり、駆動開始時に素子全体が所定の機械的振動状態に安定するまでに時間を要する大出力の圧電トランス素子であるほど顕著に現れる。
【００２０】
【発明が解決しようとする課題】
上述した問題を含む図１３の制御回路において、圧電トランス素子の出力容量に関らずに、調光機能を確実に実現するためには、電圧制御発振回路１０６による発振周波数ｆoscの制御状態が下限周波数ｆbにおいて停滞してしまったときに、初期周波数ｆ0にリセットすれば良い。そこで本願出願人は、同出願において、図１３の回路を基本として、電圧制御発振回路１０６にストロ−ブ端子を設けると共に、制御電圧Ｖctrの大きさを検出する比較回路を設け、その比較回路によって係る制御状態を検出したときには、当該ストロ−ブ端子を介して電圧制御発振回路１０６をリセットさせることにより、発振周波数ｆoscを初期周波数ｆ0まで掃引する方法をも開示している。
【００２１】
また、圧電トランスを制御する電圧制御発振回路の発振周波数が下限周波数となったときに上限周波数に掃引するという考え方は、特許公報第２７５１８４２号にも提案されており、この公報においては、図１４に示すように、上限周波数への掃引時に圧電トランス素子に発生する不要な振動を防止すべく、下限周波数から上限周波数への掃引する期間にわたって駆動回路から圧電トランスへの出力を停止する旨が記載されているが、具体的な制御方法は提案されていない。また、出力の停止・発振の繰り返しはノイズを発生させる場合があり、更に駆動回路の出力停止時間は、制御回路全体の安定性という観点からはできるだけ短時間であることが望ましい。
【００２２】
ところで、制御回路の設計思想によっては、何等かの原因によって発振周波数ｆoscが下限周波数ｆbとなってしまったときに、上記の如く発振周波数ｆoscを初期周波数ｆ0まで掃引して制御動作を継続するよりは、係る制御状態に陥ってしまった場合には制御動作を速やかに中止し、その後の動作を、当該制御回路を含む電子機器のユーザの判断（例えば主電源のオフ・オン操作やリセット操作等）や、外部の他の制御回路に委ねるという考え方もある。この場合には、発振周波数ｆoscが下限周波数ｆbに留まることによる圧電トランス素子の発熱等による悪影響を最小限とすべく、何等かの方法により、発振周波数ｆoscが下限周波数ｆbとなるように制御している制御電圧Ｖctrの値を、小さな値に迅速に変更することが望まれる。
【００２３】
そこで本発明は、駆動に際して負荷電流の制御が良好に行われないために、発振周波数が所定の制御範囲の下限周波数にまで低減したときに、圧電トランスを迅速に保護する圧電トランスの制御回路の提供を第１の目的とする。
【００２４】
また、駆動に際して負荷電流の制御が良好に行われないために、発振周波数が所定の制御範囲の下限周波数にまで低減したときに、圧電トランスを迅速に保護すると共に、上限周波数からの制御を継続する圧電トランスの制御回路の提供を第２の目的とする。
【００２５】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係る圧電トランスの制御回路は以下の構成を特徴とする。
【００２６】
即ち、入力される制御電圧に応じて発振信号を生成する発振手段と、その発振手段からの発振信号に応じて発生させた交流電圧により圧電トランスを駆動する駆動手段と、前記圧電トランスの出力側に接続された負荷の負荷電流を検出すると共に、その負荷電流を所定の基準値とすべく前記制御電圧を調整することによって前記発振手段の発振周波数を制御する制御手段とを備える圧電トランスの制御回路であって、
前記制御手段は、
前記負荷電流に対応する電圧を前記所定の基準値と比較し、その比較結果を増幅した電圧を出力する誤差増幅回路と、
前記誤差増幅回路の出力電圧と前記制御回路のグランド電位との電位差によって充電され、充電電圧を前記制御電圧として前記発振手段に印加する積分コンデンサと、
前記制御電圧を、前記発振周波数の所定の下限周波数に対応する第１基準電圧と比較し、その比較結果を出力する第１コンパレータと、
前記第１コンパレータの出力が一方の端子に設定されるセット・リセットラッチ回路と、
前記セット・リセットラッチ回路の出力状態に応じて、前記積分コンデンサの端子間を短絡・開放させるスイッチング素子と、
前記制御電圧を、前記発振周波数の所定の上限周波数に対応する第２基準電圧と比較し、その比較結果を、前記セット・リセットラッチ回路の他方の端子に出力する第２コンパレータを備え、
前記制御電圧が前記第１基準電圧より大きくなったことが前記第１コンパレータによって検出されることによって、前記発振周波数が前記下限周波数にまで低下したことが判明するのに応じて、前記セット・リセットラッチ回路が、それまでの出力を反転状態にラッチすると共に前記スイッチング素子を開放状態から短絡状態にすることにより、前記積分コンデンサの端子間電圧に等しい状態の前記制御電圧が前記発振周波数の１周期以内に、前記第２基準電圧より小さい電圧にまで強制的に調整され、
前記積分コンデンサの端子間電圧に等しい状態の前記制御電圧が、前記第２基準電圧より小さい電圧まで強制的に調整されたときに、前記制御電圧が前記第２基準電圧より小さくなったことが前記第２コンパレータによって検出されることよって、前記発振周波数が前記上限周波数にまで上昇したことが判明するのに応じて、前記セット・リセットラッチ回路が、それまでの出力を反転状態にラッチすると共に前記スイッチング素子を短絡状態から開放状態にすることにより、前記負荷電流に対応する電圧と前記基準値との比較結果を増幅した結果に基づいて、前記発振手段による発振周波数の掃引が開始されることを特徴とする。
【００３１】
尚、上記の回路構成において、前記上限周波数は、例えば、前記圧電トランスが複数有する共振特性のうち、前記制御手段が使用している共振特性における出力電圧が極小値を示す周波数である。
【００３２】
また、上記の下限周波数から上限周波数に迅速に掃引する制御回路に、特開平１０−３２７５８７号に開示されている冷陰極管等の調光機構を採用することにより、圧電トランス素子の出力容量に関らずに、冷陰極管の調光を確実に行うことができる。
【００３３】
【発明の実施の形態】
以下、本発明に係る圧電トランスの制御回路の実施形態を、図面を参照して詳細に説明する。
【００３４】
［第１の実施形態］
図１は、第１の実施形態における圧電トランスの制御回路のブロック構成図である。
【００３５】
図中、１は圧電トランスであり、２は圧電トランス１の出力側に接続された冷陰極管等の負荷である。３は負荷に流れる電流を検出するための検出用抵抗Ｒdetであり、４は検出用抵抗３に生じた負荷電流の大きさを表わす交流電圧を直流電圧に変換する整流回路である。
【００３６】
５は整流回路４にて整流後の電圧Ｖriと基準電圧Ｖrefとを比較し、その比較結果である差を増幅する誤差増幅回路であり、１８は誤差増幅回路５の出力電圧を充電すると共に、充電した電圧を外部に出力する積分コンデンサである。
【００３７】
９はラッチ回路１５の指示に応じて積分コンデンサ１８の端子間電圧を短絡・解放させるスイッチング素子である。６は積分コンデンサ１８の充電電圧（制御電圧Ｖctr）に応じて発振信号を出力する電圧制御発振回路であり、７は電圧制御発振回路６の発振信号ｆoscに応じて圧電トランス１を駆動する駆動回路である。
【００３８】
そして、１４は、制御電圧Ｖctrと基準電圧Ｖ１とを比較した結果を出力するコンパレータである。１５は、一般的なＳＲラッチデバイスからなるラッチ回路であり、本実施形態ではセットＳ端子に入力されるコンパレータ１４の出力電圧に応じて、スイッチング素子９のオン・オフ動作を行う。
【００３９】
上述した制御回路は、図８を参照して説明した制御回路を基本としており、圧電トランス１の基本的な駆動方法については同様であるため、重複する説明は省略するが、図８に示す回路構成に加えて、上記の如くスイッチング素子９、コンパレータ１４、並びにラッチ回路１５を備えることを特徴としている。このため、以下の説明においては、これらのデバイスによって達成される制御動作を中心として説明する。
【００４０】
本実施形態において、コンパレータ１４は、
制御電圧Ｖctr ＞基準電圧Ｖ１のときに出力電圧がＬｏｗ，
制御電圧Ｖctr ＜基準電圧Ｖ１のときに出力電圧がＨｉｇｈ，
となる動作を行う。
【００４１】
また、基準電圧Ｖ１は、図９と同様な電圧制御発振回路６の発振周波数ｆoscの制御範囲のうち、下限周波数ｆbに対応する所定のしきい値である。
【００４２】
また、ラッチ回路１５の動作は、表１に示す通りであり（Ｓはセット、Ｒはリセットを示す）、初期状態におけるラッチ回路１５の出力はＬ（Ｌｏｗ）と仮定する。また、初期状態において、積分コンデンサ１８の充電状態は空である。
【００４３】
【表１】

【００４４】
そして、スイッチング素子９は、ラッチ回路１５の出力がＬのときにＯＰＥＮ（開放）、当該出力がＨ（Ｈｉｇｈ）のときにＣＬＯＳＥ（短絡）となる。
【００４５】
上記のような回路構成を備える図１の制御回路が起動すると、図８の場合と同様に、積分コンデンサ１８には全く充電がなされていため、制御電圧Ｖctrはある低い初期電圧を示すので、電圧制御発振回路６は、その初期電圧に応じて上限周波数（初期周波数ｆ0）から発振を開始するとともに、積分コンデンサ１８には、電荷の蓄積が開始される。本実施形態において、上限周波数は、一例として、圧電トランス１が複数有する共振特性のうち、当該制御回路が使用している共振特性における出力電圧が極小値を示す周波数である。
【００４６】
そして、制御電圧Ｖctrが誤差増幅回路５の機能によって大きくなるのに応じて、発振周波数ｆoscが次第に低周波数側にシフトしていき、正常動作時には、電流検出電圧Ｖriと基準電圧Ｖrefとが一致したところで、電圧制御発振回路６による発振周波数の制御が収束し、図１１に例示する如く、出力電流（負荷電流）は略一定に保たれる。この間、コンパレータ１４の出力はＨであるため、ラッチ回路１５の出力は、初期状態と同様にＬである。従って、スイッチング素子９は、ＯＰＥＮ状態のままであるため、積分コンデンサ１８は充電の状態を保持する。
【００４７】
これに対して、何等かの原因によって電流検出電圧Ｖriが基準電圧Ｖrefに達しない場合の動作を、図２及び図３を参照して説明する。
【００４８】
図２に示すように、何等かの原因によって電流検出電圧Ｖriが基準電圧Ｖrefに達しないときには、発振周波数ｆoscが更に低周波数側にシフトしていくので、それに応じて制御電圧Ｖctrが更に大きな値となり、制御電圧Ｖctrが基準電圧Ｖ１を越えたとき（即ち、発振周波数ｆoscが下限周波数ｆbとなったとき：図２のｔｄのタイミングに相当）には、コンパレータ１４の出力がＬとなるため、ラッチ回路１５の出力はＨとなる。従って、スイッチング素子９はＣＬＯＳＥ状態となるため、積分コンデンサ１８の端子間電圧は当該制御回路のグランド電位に放電される。これにより、圧電トランス１に発熱等の好ましくない負担を加える程度に大きくなっていた制御電圧Ｖctrは、急激に減少する。
【００４９】
そして、制御電圧Ｖctrは、減少に転じた後すぐに基準電圧Ｖ１より小さくなるが、このときコンパレータ１４の出力は再びＨとなるので、ラッチ回路１５の出力はＨままであり、スイッチング素子９はＣＬＯＳＥ状態を維持する。このため、制御電圧Ｖctrは、当該制御回路のグランド電位にまで更に減少を続ける。
【００５０】
本実施形態では、上記のタイミングｔｄにおいて制御電圧Ｖctrの減少動作が開始されると、その減少に応じて、電圧制御発振回路６から出力される発振周波数ｆoscが下限周波数ｆbから高周波数側に変更されるため、圧電トランス１における発熱等の問題から確実に保護することができる。
【００５１】
更に、本実施形態では、積分コンデンサ１８の容量及び放電容量を、スイッチング素子９の開閉動作によって調整するのに応じて、電圧制御発振回路６から駆動回路７に出力されるパルス信号が、図３に示すように、当該タイミングｔｄを基準として次のオン期間に遷移するまでの間（即ち、発振周波数ｆoscの１周期以内の１０μ秒程度の短い時間）で変化することにより、発振周波数ｆoscは、下限周波数ｆbから共振点を飛び越えて上限周波数付近にまで変更される。これにより、駆動回路７による圧電トランス１の駆動を完全停止しなくても、圧電トランス素子に発生する不要な振動を防止することができる。
【００５２】
尚、上述した図１に示す制御回路においては、何等かの原因によって電流検出電圧Ｖriが基準電圧Ｖrefに達しない場合には２次的な不具合の発生を未然に防止すべく、圧電トランス素子を保護することを主な目的とした。このため、発振周波数ｆoscを高周波数側にシフトした後で、どのような動作をすべきかまでは考慮していないが、係る場合の動作を、外部（上位）の制御回路に委ねるという設計思想に基づく場合には、例えば、制御電圧Ｖctr＝基準電圧Ｖ１となった時点で図１に示す制御回路から外部に所定の信号を出力する方法等が考えられる。また、本実施形態では、駆動に際して負荷電流の制御が良好に行われないことが原因となって発振周波数ｆoscが下限周波数ｆbにまで低減したときに、圧電トランス１を迅速に保護することを主な目的とした。このため、発振周波数ｆoscを１周期以内の短時間で調整したが、制御回路の仕様によっては、採用する積分コンデンサ１８の容量を予め考慮することによって制御電圧Ｖctrの低下の度合を調整することにより、発振周波数ｆoscの変化に要する時間を、その制御回路に最適な少々長めの時間に調整しても良い。
【００５３】
また、本実施形態では、タイミングｔｄにおいて発振周波数ｆoscを高周波数側に強制的に調整するに際して、どのような周波数に調整するかを規定しなかったが、初期周波数ｆ0に調整することにより、圧電トランス１の制御動作を継続するように構成しても良く、この具体的な方法については、第２の実施形態にて詳述する。
【００５４】
［第２の実施形態］
次に、上述した第１の実施形態に係る圧電トランスの制御回路を基本とする第２の実施形態を説明する。以下の説明においては、第１の実施形態と同様な構成については重複する説明を省略し、本実施形態における特徴的な部分を中心に説明する。
【００５５】
図４は、第２の実施形態における圧電トランスの制御回路のブロック構成図であり、第１の実施形態における制御回路（図１）と同様な回路構成に加えて、コンパレータ１６を更に備える。
【００５６】
コンパレータ１６は、制御電圧Ｖctrと基準電圧Ｖ２（＜Ｖ２）とを比較した結果を、ラッチ回路１５のリセット端子に対して出力する。基準電圧Ｖ２は、図９と同様な電圧制御発振回路６の発振周波数ｆoscの制御範囲のうち、上限周波数（初期周波数）ｆ0に対応する所定のしきい値である。
【００５７】
そして、本実施形態において、コンパレータ１６は、
制御電圧Ｖctr ＞基準電圧Ｖ２のときに出力電圧がＨｉｇｈ，
制御電圧Ｖctr ＜基準電圧Ｖ２のときに出力電圧がＬｏｗ，
となる動作を行う。
【００５８】
上記のような回路構成を備える図２の制御回路が起動すると、第１の実施形態の場合と同様に、制御電圧Ｖctrが誤差増幅回路５の機能によって大きくなるのに応じて、発振周波数ｆoscが次第に低周波数側にシフトしていき、正常動作時には、電流検出電圧Ｖriと基準電圧Ｖrefとが一致したところで、電圧制御発振回路６による発振周波数の制御が収束し、図１１に例示する如く、出力電流（負荷電流）は略一定に保たれる。この間、コンパレータ１４及びコンパレータ１６の出力は共にＨであるため、ラッチ回路１５の出力は、初期状態と同様にＬである。従って、スイッチング素子９は、ＯＰＥＮ状態のままであるため、積分コンデンサ１８は充電の状態を保持する。
【００５９】
これに対して、何等かの原因によって電流検出電圧Ｖriが基準電圧Ｖrefに達しない場合の動作を、図５を参照して説明する。
【００６０】
図５に示すように、何等かの原因によって電流検出電圧Ｖriが基準電圧Ｖrefに達しないときには、発振周波数ｆoscが更に低周波数側にシフトしていくので、それに応じて制御電圧Ｖctrが更に大きな値となり、制御電圧Ｖctrが基準電圧Ｖ１を越えたとき（即ち、発振周波数ｆoscが下限周波数ｆbとなったとき：図５のｔｄのタイミングに相当）には、コンパレータ１４の出力がＬとなるため、ラッチ回路１５の出力はＨとなる。従って、第１の実施形態の場合と同様に、スイッチング素子９はＣＬＯＳＥ状態となるため、積分コンデンサ１８の端子間電圧はアースされる。これにより、圧電トランス１に発熱等の好ましくない負担を加える程度に大きくなっていた制御電圧Ｖctrは、急激に減少する。
【００６１】
そして、制御電圧Ｖctrは、減少に転じた後すぐに基準電圧Ｖ１より小さくなるが、このときコンパレータ１４及びコンパレータ１６の出力は再びＨとなるので、ラッチ回路１５はno changeの状態なので出力はＨままであり、スイッチング素子９はＣＬＯＳＥ状態を維持する。このため、制御電圧Ｖctrは、更に減少を続ける。
【００６２】
更に制御電圧Ｖctrが減少して、基準電圧Ｖ２より小さくなると、コンパレータ１６の出力がＬとなるため、ラッチ回路１５の出力はＬとなる。従って、スイッチング素子９はＯＰＥＮ状態となり、制御電圧Ｖctrはある低い初期電圧（＜基準電圧Ｖ２）を示すので、電圧制御発振回路６は、その初期電圧に応じて上限周波数（初期周波数ｆ0）から再び発振を開始するとともに、積分コンデンサ１８には、電荷の蓄積が開始されるので、それ以降、上述した一連の制御動作を繰り返すことができる。即ち、本実施形態の制御回路によれば、何等かの原因によって電流検出電圧Ｖriが基準電圧Ｖrefに達しない場合には、上述した初期周波数ｆ0から低周波数側への掃引動作を複数回繰り返す（リトライする）ことができる。
【００６３】
また、発振周波数ｆoscを下限周波数ｆbから初期周波数ｆ0に強制的に調整するのに要する時間は、本実施形態においても第１の実施形態と同様に、図３に示すタイミングｔｄを基準として、発振周波数ｆoscの１周期以内の短い時間で変更される。このため、駆動回路７による圧電トランス１の駆動を完全停止しなくても、圧電トランス素子に発生する不要な振動を防止することができる。
【００６４】
［第３の実施形態］
次に、上述した第２の実施形態に係る圧電トランスの制御回路を基本とする第３の実施形態を説明する。以下の説明においては、第２の実施形態と同様な構成については重複する説明を省略し、本実施形態における特徴的な部分を中心に説明する。
【００６５】
図６は、第３の実施形態における圧電トランスの制御回路のブロック構成図であり、本実施形態では、第２の実施形態において説明した制御回路（図４）に、更に負荷２である冷陰極管の調光機能を付加した制御回路について説明する。
【００６６】
本実施形態に係る制御回路は、第２の実施形態における制御回路と同様な回路構成に加え、大別して、冷陰極管（負荷２）の輝度を変化させるためのパルス電源回路８と、負荷電流の制御機能と調光機能とを両立させるためのサンプルホールド回路１２とを更に備える。
【００６７】
この制御回路において上記２つの機能を両立させる方法は、本願出願人が先行する特開平１０−３２７５８７号において開示している方法であり、本実施形態における詳細な説明は省略するが、パルス電源回路８は、冷陰極管の輝度を変化させるべく駆動回路７に供給するパルス状の電源電圧を入力電圧Ｖｉより生成し、且つそのパルス状の電源電圧におけるパルス幅及び間隔を制御する。また、サンプルホールド回路１２は、バッファ１２ａ、充電用のコンデンサ１２ｂ、スイッチング素子１２ｃで構成されており、誤差増幅回路５の出力電圧をパルス電源回路８からの信号に応じて保持する。ここで、本実施形態では、第２の実施形態における積分コンデンサ１８の機能を、充電コンデンサ１２ｂによって共用しているが、個別に設けてもよい。
【００６８】
上記のような構成を備える圧電トランスの制御回路によれば、当該制御回路を起動すると、第２の実施形態と同様な機能により、正常動作時には、電流検出電圧Ｖriと基準電圧Ｖrefとが一致したところで、電圧制御発振回路６による発振周波数の制御が収束し、図１１に例示する如く、出力電流（負荷電流）は略一定に保たれる。また、パルス電源回路８の発振期間における管電流に相当する制御電圧Ｖctrは、サンプルホールド回路１２の制御により保持できるため、パルス電源回路８の休止期間であっても該発振期間における駆動状態を保持可能となり、且つパルス電源回路８が出力するパルス信号の発振期間もしくは休止期間の長さを変えることによって平均管電流を調整できるため、パルス電源回路８から出力されるパルス信号のデューティ比を不図示の調整手段によって調整することにより、冷陰極管の輝度の調整が可能となる。
【００６９】
これに対して、何等かの原因によって電流検出電圧Ｖriが基準電圧Ｖrefに達しない場合、図６に示す制御回路は、発振周波数ｆoscが下限周波数ｆbとなった時点で、第２の実施形態と同様な機能により、発振周波数ｆoscを初期周波数ｆ0まで瞬時に変更する。これにより、第２の実施形態に係る制御回路による効果に加え、図１３を参照して「従来の技術」にて説明した圧電トランスの出力の立ち上がり時の遅れ等が原因となる調光不能の問題を解決することができ、調光状態を１００％から消灯状態（０％）にした後で再点灯側に僅かに（数％程度）に調整した場合であっても冷陰極管を確実に調光することができる。
【００７０】
［第４の実施形態］
次に、上述した第３の実施形態に係る圧電トランスの制御回路を基本とする第４の実施形態を説明する。以下の説明においては、第３の実施形態と同様な構成については重複する説明を省略し、本実施形態における特徴的な部分を中心に説明する。
【００７１】
図７は、第４の実施形態における圧電トランスの制御回路のブロック構成図であり、第３の実施形態における制御回路（図６）において、トランジスタにより構成された所謂ハーフブリッジ型の駆動回路を、駆動回路７として採用した場合の回路構成を示す。
【００７２】
前述の図６の場合は、パルス電源回路８により駆動回路７自体を間欠駆動させて圧電トランス１を間欠駆動させた。一方、実施形態では、Ｐ型トランジスタ（ＦＥＴ：電界効果トランジスタ）７ａとＮ型トランジスタ（ＦＥＴ）７ｂとで構成されたハーフブリッジ型の回路を駆動回路７に採用し、パルス発振回路１３及びアンド（ＡＮＤ）回路１７を使用して、圧電トランス１の間欠駆動を実現させる。
【００７３】
図７において、パルス発振回路１３は、不図示の調整手段を備えており、出力するパルス信号のデューティー比の調整が可能である。アンド回路１７は、パルス発振回路１３が出力するパルス信号と電圧制御発振回路６の出力する発振信号との論理積信号を出力する。
【００７４】
本実施形態において、駆動回路７には、ハイ側にアンド回路１５からの論理積信号が入力され、ロー側に電圧制御発振回路６の出力する発振信号が入力されることにより、２つのトランジスタ７ａ，７ｂが交互にスイッチングを行う。従って、駆動回路７には入力電圧Ｖｉが入力されるが、２つのトランジスタ７ａ，７ｂによるスイッチング動作により、圧電トランス１には入力電圧Ｖｉを振幅とする駆動電圧（交流電圧）が間欠的に印加される。また、パルス発振回路１３が出力するパルス信号は、サンプルホールド回路１２のスイッチング素子１２ｃへ出力されており、そのパルス信号に同期してスイッチング素子１２ｃの切り換えを図６に示す制御回路と同様に制御する。
【００７５】
上記の構成以外は、第３の実施形態における制御回路の動作と同様なため、同一の参照番号を付して詳細な説明は省略する。このような回路構成によっても、上述した図６の制御回路と同様の効果が得られる。
【００７６】
尚、駆動回路７は、ハーフブリッジ型に限られるものではなく、フルブリッジ型の回路としてもよいことは言うまでもない。
【００７７】
【発明の効果】
以上説明した本発明によれば、駆動に際して負荷電流の制御が良好に行われないために、発振周波数が所定の制御範囲の下限周波数にまで低減したときに、圧電トランスを迅速に保護する圧電トランスの制御回路の提供が実現する。
【図面の簡単な説明】
【図１】第１の実施形態における圧電トランスの制御回路のブロック構成図である。
【図２】図１に示す制御回路の動作開始後に、電流検出電圧Ｖriが基準電圧Ｖrefに達しなかった場合の動作を説明する図である。
【図３】電圧制御発振回路６から出力されるパルス信号の発振周波数ｆoscがタイミングｔｄにおいて変化する様子を示すタイミングチャートである。
【図４】第２の実施形態における圧電トランスの制御回路のブロック構成図である。
【図５】図４に示す制御回路の動作開始後に、電流検出電圧Ｖriが基準電圧Ｖrefに達しなかった場合の動作を説明する図である。
【図６】第３の実施形態における圧電トランスの制御回路のブロック構成図である。
【図７】第４の実施形態における圧電トランスの制御回路のブロック構成図である。
【図８】従来例としての圧電トランスの制御回路のブロック構成図である。
【図９】図８に示す制御回路の正常動作時の動作特性と駆動効率とを説明する図である。
【図１０】図８に示す制御回路の異常動作時の動作特性と駆動効率とを説明する図である。
【図１１】図８に示す制御回路の駆動開始からの発振周波数ｆosc、制御電圧Ｖctr、並びに負荷電流の変化を例示する図である（正常動作時）。
【図１２】図８に示す制御回路の駆動開始からの発振周波数ｆosc、制御電圧Ｖctr、並びに負荷電流の変化を例示する図である（異常動作時）。
【図１３】冷陰極管の調光機能を備える従来例としての圧電トランスの制御回路のブロック構成図である。
【図１４】特許公報第２７５１８４２号における掃引動作を説明する図である。
【符号の説明】
１，１０１：圧電トランス，
２，１０２：負荷，
３：検出用抵抗，
４，１０４：整流回路，
５，１０５：誤差増幅回路，
９，９Ａ，１２ｃ，１１２ｃ：スイッチング素子，
７，１０７：駆動回路，
７ａ，７ｂ：トランジスタ，
１３：パルス発振回路，
８，１０８：パルス電源回路，
１０９：発振回路，
１２，１１２：サンプルホールド回路，
１２ａ，１１２ａ：バッファ，
１２ｂ，１１２ｂ：充電コンデンサ，
１４，１６：コンパレータ，
１５：ラッチ回路，
１７：ＡＮＤ回路，
１８，１１８：積分コンデンサ，[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a piezoelectric transformer control circuit, for example, a piezoelectric transformer control circuit suitable for use in a cold cathode tube driving device.
[0002]
[Prior art]
In recent years, liquid crystal displays have been widely used as display devices in notebook personal computers that are easy to carry. Inside the liquid crystal display device, a cold cathode tube is provided as a so-called backlight to back up the liquid crystal display panel, and a piezoelectric transformer is used as a boosting transformer in a booster inverter that lights the cold cathode tube. Is spreading.
[0003]
Piezoelectric transformers have a generally undesirable characteristic that the step-up ratio varies greatly depending on the size of the output load (load resistance). On the other hand, the dependence on the load resistance is not the same as that of an inverter power supply for a cold cathode tube. It is suitable for characteristics and attracts attention as a compact high-voltage power supply that meets the demand for thin and high-efficiency liquid crystal displays. An example of such a piezoelectric transformer control circuit will be described with reference to FIG.
[0004]
FIG. 8 is a block diagram of a conventional control circuit for a piezoelectric transformer.
[0005]
In the figure, 101 is a piezoelectric transformer, 102 is a load such as a cold cathode tube connected to the output side of the

piezoelectric transformer

101, 103 is a detection resistor Rdet for detecting a current flowing through the load, and 104 is a detection resistor 103. A rectifier circuit 105 that converts an AC voltage representing the magnitude of the generated load current into a DC voltage, 105 compares the voltage Vri after rectification by the rectifier circuit 104 with the reference voltage Vref, and amplifies the difference that is the comparison result. An error amplifier circuit 118 charges an output voltage of the error amplifier circuit 105 and an integration capacitor that outputs the charged voltage to the outside, and 106 outputs an oscillation signal according to a charge voltage (control voltage Vctr) of the integration capacitor 118. A voltage controlled oscillation circuit 107 is a drive circuit for driving the piezoelectric transformer 101 in accordance with an oscillation signal from the voltage controlled oscillation circuit 106. Next, the operation of the control circuit having the above configuration will be described with reference to FIGS.
[0006]
9 and 10 are diagrams for explaining the operation characteristics and drive efficiency of the control circuit shown in FIG. 8. FIG. 9 shows the operation characteristics during normal operation of the control circuit, and FIG. The case where it did not exist is shown. In each figure, the horizontal axis represents the oscillation frequency fosc of the voltage controlled oscillation circuit 106, the left vertical axis represents the load current, the load current detection voltage Vri, and the right vertical axis represents the fluctuation efficiency η of the piezoelectric transformer 101. .
[0007]
11 and 12 are diagrams exemplifying changes in the oscillation frequency fosc, the control voltage Vctr, and the load current from the start of driving of the control circuit shown in FIG. 8, and FIG. FIG. 12 shows a case in which the operation could not be performed normally.
[0008]
In the initial state where the control circuit shown in FIG. 8 is not driven, the integrating capacitor 118 is not charged, and the output of the error amplifying circuit 105 is zero. The voltage-controlled oscillation circuit 106 outputs a high-frequency signal (oscillation frequency fosc) when the control voltage Vctr is low, and outputs a low-frequency signal as the control voltage Vctr increases.
[0009]
In such a circuit system, the integration capacitor 118 is not charged at all when driving of the control circuit is started. For this reason, since the control voltage Vctr shows a certain low initial voltage, the voltage controlled oscillation circuit 106 has an upper limit in the frequency control range of the voltage controlled oscillation circuit 106 as shown in FIG. 9 and FIG. Oscillation is started from the frequency (initial frequency f0).
[0010]
Since the output current (load current) flowing out from the voltage transformer 101 is smaller than the reference voltage Vref (corresponding to the reference values shown in FIGS. 9 and 10) at the time of starting the transmission, the output voltage ( = Control voltage Vctr) gradually increases, and the value of the oscillation frequency fosc output from the voltage controlled oscillation circuit 106 decreases as the output voltage increases. As the oscillation frequency fosc becomes lower, the output current (current detection voltage Vri) of the piezoelectric transformer 101 increases, and the current detection voltage Vri and the reference voltage Vref coincide with each other during normal operation shown in FIG. As a result, the control of the oscillation frequency by the voltage controlled oscillation circuit 106 converges. As a result, even if the resonance frequency of the piezoelectric transformer 101 changes due to a temperature change or a change with time, the oscillation frequency fosc is adjusted accordingly. The output current (load current) is kept substantially constant (see FIG. 11).
[0011]
On the other hand, when the output current does not reach the reference value (reference voltage Vref) due to some factor, the oscillation frequency fosc continues to decrease from the initial frequency f0 as shown in FIG. In the control state of the oscillation frequency by the oscillation circuit 106, the oscillation frequency fosc remains at the lower limit frequency fb (see FIG. 12). In general, the fluctuation efficiency η of the piezoelectric transformer 101 is low in a frequency region lower than a predetermined resonance frequency as illustrated in FIGS. 9 and 10, so that the oscillation frequency fosc stays at the lower limit frequency fb as described above. Causes a problem that heat is generated in the piezoelectric transformer 101 and an undesirable load is applied to the elements of the transformer.
[0012]
In addition, in the prior Japanese Patent Application Laid-Open No. 10-327587, the applicant of the present application uses a load as a cold cathode tube in such a piezoelectric transformer control circuit, and makes the tube current (load current) of the cold cathode tube as a load substantially constant. A control circuit for a piezoelectric transformer is proposed in which both the function of maintaining and the wide range of brightness adjustment functions by intermittent oscillation are possible, and in particular, it can be turned off / on again by brightness adjustment. Here, the control circuit will be outlined.
[0013]
FIG. 13 is a block diagram of a control circuit of a piezoelectric transformer as a conventional example having a dimming function of a cold cathode tube. In addition to the configuration of the control circuit of FIG. 102) and a sample and hold circuit 112 for making the load current control function and the dimming function compatible with each other.
[0014]
In this control circuit, the pulse power supply circuit 108 generates a pulsed power supply voltage to be supplied to the drive circuit 107 to change the luminance of the cold cathode tube from the input voltage Vi, and the pulse width and Control the interval. The sample hold circuit 112 holds the output voltage of the error amplifier circuit 105 according to the signal from the pulse power supply circuit 108. The sample hold circuit 112 includes a buffer 112a, a charging capacitor 112b, and a switching element 112c.
[0015]
According to the piezoelectric transformer control circuit having the above configuration, when the piezoelectric transformer 101 is intermittently driven to dim the cold cathode tube, the control corresponding to the tube current during the oscillation period of the pulse power supply circuit 108 is performed. Since the voltage Vctr can be held by the control of the sample hold circuit 112, the driving state in the oscillation period can be held even during the pause period of the pulse power supply circuit 108, and the oscillation period of the pulse signal output from the pulse power supply circuit 108 Alternatively, since the average tube current can be adjusted by changing the length of the pause period, the luminance of the cold cathode tube can be adjusted.
[0016]
However, in the conventional control circuit shown in FIG. 13, it has been found that dimming of the cold cathode tube may not be performed mainly due to the output capacity of the piezoelectric transformer 101.
[0017]
Specifically, by adjusting the duty ratio of the pulse signal output from the pulse power supply circuit 108, the dimming state of the cold cathode tube is adjusted from 100% to 0% (lights off) (ie When the high period of the pulse signal is changed from 100% to 0%), the function of the sample and hold circuit 112 determines the magnitude of the control voltage Vctr supplied to the voltage controlled oscillation circuit 106 before the adjustment. The value when the output voltage is made substantially constant is held as it is. When the dimming state is slightly adjusted from this state to the relighting side (that is, when the High period of the pulse signal is changed from 0% to several%), the output of the piezoelectric transformer is generated although the oscillation period occurs. Due to the delay at the time of rising, only a load current smaller than the reference value (reference voltage Vref) flows.
[0018]
For this reason, the control voltage Vctr is increased by the operation of the error amplifier circuit 105, and when the load current still does not reach the reference value (reference voltage Vref> current detection voltage Vri), refer to FIG. 10 and FIG. As described above, the oscillation frequency is swept to the lower limit frequency past the resonance point, the control state of the oscillation frequency by the voltage controlled oscillation circuit 106 is stagnated at the lower limit frequency fb, and heat is generated in the piezoelectric transformer 101. In addition to undesirably burdening the transformer elements, even if the duty ratio of the pulse signal output from the pulse power supply circuit 108 is adjusted to be large (the oscillation period is long), it becomes impossible to perform dimming.
[0019]
The delay at the time of output rise described above that causes this problem is a large output that requires time for the entire element to stabilize to a predetermined mechanical vibration state at the start of driving, as the size of the element (mass) increases. This appears more prominently with piezoelectric transformer elements.
[0020]
[Problems to be solved by the invention]
In the control circuit of FIG. 13 including the above-described problem, the control state of the oscillation frequency fosc by the voltage-controlled oscillation circuit 106 is the lower limit in order to reliably realize the dimming function regardless of the output capacitance of the piezoelectric transformer element. What is necessary is just to reset to the initial frequency f0 when it stagnates in the frequency fb. Therefore, the applicant of the present application provides a strobe terminal in the voltage controlled oscillation circuit 106 based on the circuit of FIG. 13 and a comparison circuit for detecting the magnitude of the control voltage Vctr. Also disclosed is a method of sweeping the oscillation frequency fosc to the initial frequency f0 by resetting the voltage controlled oscillation circuit 106 via the strobe terminal when such a control state is detected.
[0021]
Further, the idea of sweeping to the upper limit frequency when the oscillation frequency of the voltage controlled oscillation circuit that controls the piezoelectric transformer becomes the lower limit frequency is also proposed in Japanese Patent Publication No. 2751842, and in this publication, FIG. In order to prevent unnecessary vibration generated in the piezoelectric transformer element during the sweep to the upper limit frequency, the output from the drive circuit to the piezoelectric transformer is stopped during the period from the lower limit frequency to the upper limit frequency. However, no specific control method has been proposed. Further, repetition of output stop / oscillation may generate noise, and the output stop time of the drive circuit is preferably as short as possible from the viewpoint of the stability of the entire control circuit.
[0022]
By the way, depending on the design concept of the control circuit, when the oscillation frequency fosc becomes the lower limit frequency fb for some reason, the control operation is continued by sweeping the oscillation frequency fosc to the initial frequency f0 as described above. If it falls into such a control state, the control operation is promptly stopped, and the subsequent operation is determined by the user of the electronic device including the control circuit (for example, main power off / on operation, reset operation, etc. There is also the idea of entrusting it to other external control circuits. In this case, the oscillation frequency fosc is controlled to be the lower limit frequency fb by any method in order to minimize the adverse effect due to heat generation of the piezoelectric transformer element due to the oscillation frequency fosc remaining at the lower limit frequency fb. It is desired to quickly change the value of the control voltage Vctr being reduced to a small value.
[0023]
Therefore, the present invention provides a piezoelectric transformer control circuit that quickly protects a piezoelectric transformer when the oscillation frequency is reduced to the lower limit frequency of a predetermined control range because the load current is not well controlled during driving. Provision is the first purpose.
[0024]
In addition, since the load current is not controlled well during driving, the piezoelectric transformer is quickly protected and the control from the upper limit frequency is continued when the oscillation frequency is reduced to the lower limit frequency of the predetermined control range. A second object is to provide a piezoelectric transformer control circuit.
[0025]
[Means for Solving the Problems]
  Above purposeIn order to achieve the above, the piezoelectric transformer control circuit according to the present invention is characterized by the following configuration.
[0026]
  That is, an oscillating means for generating an oscillation signal according to an input control voltage, a driving means for driving a piezoelectric transformer with an alternating voltage generated according to an oscillation signal from the oscillating means, and an output side of the piezoelectric transformer And a control means for controlling the oscillation frequency of the oscillating means by adjusting the control voltage to detect the load current of the load connected to the control circuit and to make the load current a predetermined reference value. A circuit,
  The control means includes
  An error amplification circuit that compares the voltage corresponding to the load current with the predetermined reference value and outputs a voltage obtained by amplifying the comparison result;
  An integration capacitor that is charged by a potential difference between an output voltage of the error amplifier circuit and a ground potential of the control circuit, and that applies a charging voltage to the oscillating means as the control voltage;
  A first comparator that compares the control voltage with a first reference voltage corresponding to a predetermined lower limit frequency of the oscillation frequency and outputs the comparison result;
  A set / reset latch circuit in which the output of the first comparator is set to one terminal;
  In accordance with the output state of the set / reset latch circuit, a switching element that short-circuits / opens the terminals of the integration capacitor;
A second comparator that compares the control voltage with a second reference voltage corresponding to a predetermined upper limit frequency of the oscillation frequency and outputs the comparison result to the other terminal of the set / reset latch circuit;
  In response to the fact that the first comparator detects that the control voltage has become larger than the first reference voltage, it is found that the oscillation frequency has decreased to the lower limit frequency. The latch circuit latches the output so far in the inverted state and changes the switching element from the open state to the short-circuit state, so that the control voltage in a state equal to the voltage across the terminals of the integration capacitor is obtained.Within one cycle of the oscillation frequency, to a voltage smaller than the second reference voltageForcibly adjusted,
When the control voltage in a state equal to the voltage across the terminals of the integration capacitor is forcibly adjusted to a voltage smaller than the second reference voltage, the control voltage is less than the second reference voltage. The set / reset latch circuit latches the output so far in an inverted state in response to the fact that the oscillation frequency has risen to the upper limit frequency as detected by the second comparator. By switching the switching element from the short circuit state to the open state, the oscillation means starts to sweep the oscillation frequency based on the result of amplifying the comparison result between the voltage corresponding to the load current and the reference value.It is characterized by that.
[0031]
In the above circuit configuration, the upper limit frequency is, for example, a frequency at which the output voltage in the resonance characteristic used by the control means has a minimum value among a plurality of resonance characteristics of the piezoelectric transformer.
[0032]
Further, by adopting a dimming mechanism such as a cold cathode tube disclosed in Japanese Patent Laid-Open No. 10-327587 in the control circuit that quickly sweeps from the lower limit frequency to the upper limit frequency, the output capacity of the piezoelectric transformer element can be increased. Regardless, light control of the cold cathode tube can be reliably performed.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of a control circuit for a piezoelectric transformer according to the present invention will be described in detail with reference to the drawings.
[0034]
[First Embodiment]
FIG. 1 is a block configuration diagram of a control circuit for a piezoelectric transformer in the first embodiment.
[0035]
In the figure, 1 is a piezoelectric transformer, and 2 is a load such as a cold cathode tube connected to the output side of the piezoelectric transformer 1. Reference numeral 3 denotes a detection resistor Rdet for detecting a current flowing through the load, and reference numeral 4 denotes a rectifier circuit that converts an AC voltage representing the magnitude of the load current generated in the detection resistor 3 into a DC voltage.
[0036]
Reference numeral 5 denotes an error amplifying circuit that compares the voltage Vri rectified by the rectifying circuit 4 with the reference voltage Vref and amplifies the difference as a result of the comparison, and 18 charges the output voltage of the error amplifying circuit 5. It is an integration capacitor that outputs the charged voltage to the outside.
[0037]
Reference numeral 9 denotes a switching element for short-circuiting / releasing the voltage between the terminals of the integrating capacitor 18 in accordance with an instruction from the latch circuit 15. Reference numeral 6 denotes a voltage-controlled oscillation circuit that outputs an oscillation signal in accordance with the charging voltage (control voltage Vctr) of the integration capacitor 18, and reference numeral 7 denotes a drive circuit that drives the piezoelectric transformer 1 in accordance with the oscillation signal fosc of the voltage-controlled oscillation circuit 6. It is.
[0038]
Reference numeral 14 denotes a comparator that outputs a result of comparing the control voltage Vctr and the reference voltage V1. Reference numeral 15 denotes a latch circuit composed of a general SR latch device. In this embodiment, the switching element 9 is turned on / off according to the output voltage of the comparator 14 input to the set S terminal.
[0039]
The above-described control circuit is based on the control circuit described with reference to FIG. 8, and the basic driving method of the piezoelectric transformer 1 is the same, and therefore, a duplicate description is omitted, but the circuit shown in FIG. In addition to the configuration, the switching element 9, the comparator 14, and the latch circuit 15 are provided as described above. For this reason, in the following description, it demonstrates centering around the control operation achieved by these devices.
[0040]
In this embodiment, the comparator 14 is
When the control voltage Vctr> the reference voltage V1, the output voltage is Low,
When the control voltage Vctr <the reference voltage V1, the output voltage is High,
Perform the following operations.
[0041]
The reference voltage V1 is a predetermined threshold value corresponding to the lower limit frequency fb in the control range of the oscillation frequency fosc of the voltage controlled oscillation circuit 6 similar to that in FIG.
[0042]
The operation of the latch circuit 15 is as shown in Table 1 (S is set, R is reset), and the output of the latch circuit 15 in the initial state is assumed to be L (Low). In the initial state, the charging state of the integrating capacitor 18 is empty.
[0043]
[Table 1]

[0044]
The switching element 9 is OPEN (open) when the output of the latch circuit 15 is L, and is CLOSE (short circuit) when the output is H (High).
[0045]
When the control circuit of FIG. 1 having the circuit configuration as described above is activated, as in the case of FIG. 8, since the integration capacitor 18 is completely charged, the control voltage Vctr shows a certain low initial voltage. The control oscillation circuit 6 starts oscillating from the upper limit frequency (initial frequency f0) according to the initial voltage, and charge accumulation in the integrating capacitor 18 is started. In the present embodiment, for example, the upper limit frequency is a frequency at which the output voltage in the resonance characteristic used by the control circuit has a minimum value among the resonance characteristics of the piezoelectric transformer 1.
[0046]
As the control voltage Vctr increases due to the function of the error amplifier circuit 5, the oscillation frequency fosc gradually shifts to the low frequency side, and the current detection voltage Vri and the reference voltage Vref coincide with each other during normal operation. By the way, the control of the oscillation frequency by the voltage controlled oscillation circuit 6 converges, and the output current (load current) is kept substantially constant as illustrated in FIG. During this time, since the output of the comparator 14 is H, the output of the latch circuit 15 is L as in the initial state. Therefore, since the switching element 9 remains in the OPEN state, the integration capacitor 18 maintains the charged state.
[0047]
On the other hand, an operation in the case where the current detection voltage Vri does not reach the reference voltage Vref due to some cause will be described with reference to FIGS.
[0048]
As shown in FIG. 2, when the current detection voltage Vri does not reach the reference voltage Vref due to some cause, the oscillation frequency fosc further shifts to the lower frequency side, and accordingly, the control voltage Vctr has a larger value. When the control voltage Vctr exceeds the reference voltage V1 (that is, when the oscillation frequency fosc reaches the lower limit frequency fb: corresponding to the timing td in FIG. 2), the output of the comparator 14 becomes L. The output of the latch circuit 15 is H. Accordingly, since the switching element 9 is in the CLOSE state, the voltage across the integration capacitor 18 is discharged to the ground potential of the control circuit. As a result, the control voltage Vctr that has been increased to an extent that an undesirable burden such as heat generation is applied to the piezoelectric transformer 1 is rapidly reduced.
[0049]
The control voltage Vctr becomes smaller than the reference voltage V1 immediately after starting to decrease. At this time, since the output of the comparator 14 becomes H again, the output of the latch circuit 15 remains H, and the switching element 9 is Maintain the CLOSE state. For this reason, the control voltage Vctr continues to decrease further to the ground potential of the control circuit.
[0050]
In the present embodiment, when the decrease operation of the control voltage Vctr is started at the timing td, the oscillation frequency fosc output from the voltage controlled oscillation circuit 6 is changed from the lower limit frequency fb to the high frequency side in accordance with the decrease. Therefore, it is possible to reliably protect against problems such as heat generation in the piezoelectric transformer 1.
[0051]
Further, in the present embodiment, the pulse signal output from the voltage controlled oscillation circuit 6 to the drive circuit 7 in accordance with the adjustment of the capacity and discharge capacity of the integrating capacitor 18 by the switching operation of the switching element 9 is shown in FIG. As shown in FIG. 4, the oscillation frequency fosc is changed by changing until the transition to the next ON period with the timing td as a reference (that is, a short time of about 10 μsec within one cycle of the oscillation frequency fosc). It is changed from the lower limit frequency fb to the vicinity of the upper limit frequency by jumping over the resonance point. Thereby, even if the drive of the piezoelectric transformer 1 by the drive circuit 7 is not stopped completely, the unnecessary vibration which generate | occur | produces in a piezoelectric transformer element can be prevented.
[0052]
In the control circuit shown in FIG. 1 described above, when the current detection voltage Vri does not reach the reference voltage Vref due to any cause, the piezoelectric transformer element is used to prevent the occurrence of secondary problems. The main purpose was to protect. For this reason, no consideration is given to what operation should be performed after the oscillation frequency fosc is shifted to the high frequency side, but the design philosophy is to leave the operation in such a case to an external (upper) control circuit. For example, a method of outputting a predetermined signal to the outside from the control circuit shown in FIG. 1 when the control voltage Vctr = the reference voltage V1 is considered. Further, in the present embodiment, when the oscillation frequency fosc is reduced to the lower limit frequency fb due to poor control of the load current during driving, the piezoelectric transformer 1 is mainly protected quickly. The purpose was. For this reason, the oscillation frequency fosc is adjusted within a short time within one cycle. However, depending on the specifications of the control circuit, the degree of decrease in the control voltage Vctr can be adjusted by considering the capacitance of the integrating capacitor 18 to be adopted in advance. The time required for changing the oscillation frequency fosc may be adjusted to a slightly longer time that is optimal for the control circuit.
[0053]
Further, in the present embodiment, when the oscillation frequency fosc is forcibly adjusted to the high frequency side at the timing td, the frequency to be adjusted is not defined. However, by adjusting the oscillation frequency fosc to the initial frequency f0, the piezoelectric frequency is adjusted. The control operation of the transformer 1 may be continued, and this specific method will be described in detail in the second embodiment.
[0054]
[Second Embodiment]
Next, a second embodiment based on the piezoelectric transformer control circuit according to the first embodiment described above will be described. In the following description, the description similar to that of the first embodiment will be omitted, and the description will focus on the characteristic part of the present embodiment.
[0055]
FIG. 4 is a block configuration diagram of the control circuit of the piezoelectric transformer in the second embodiment, and further includes a comparator 16 in addition to the circuit configuration similar to the control circuit (FIG. 1) in the first embodiment.
[0056]
The comparator 16 outputs the result of comparing the control voltage Vctr and the reference voltage V2 (<V2) to the reset terminal of the latch circuit 15. The reference voltage V2 is a predetermined threshold value corresponding to the upper limit frequency (initial frequency) f0 in the control range of the oscillation frequency fosc of the voltage controlled oscillation circuit 6 similar to FIG.
[0057]
In this embodiment, the comparator 16 is
When the control voltage Vctr> the reference voltage V2, the output voltage is High,
When the control voltage Vctr <the reference voltage V2, the output voltage is Low,
Perform the following operations.
[0058]
When the control circuit of FIG. 2 having the circuit configuration as described above is activated, the oscillation frequency fosc is increased as the control voltage Vctr is increased by the function of the error amplifier circuit 5 as in the case of the first embodiment. The frequency gradually shifts to the low frequency side, and in normal operation, when the current detection voltage Vri and the reference voltage Vref coincide with each other, the control of the oscillation frequency by the voltage controlled oscillation circuit 6 converges, and as shown in FIG. The current (load current) is kept substantially constant. During this time, since the outputs of the comparator 14 and the comparator 16 are both H, the output of the latch circuit 15 is L as in the initial state. Therefore, since the switching element 9 remains in the OPEN state, the integration capacitor 18 maintains the charged state.
[0059]
On the other hand, the operation when the current detection voltage Vri does not reach the reference voltage Vref due to some cause will be described with reference to FIG.
[0060]
As shown in FIG. 5, when the current detection voltage Vri does not reach the reference voltage Vref due to some cause, the oscillation frequency fosc further shifts to the lower frequency side, so that the control voltage Vctr has a larger value accordingly. When the control voltage Vctr exceeds the reference voltage V1 (that is, when the oscillation frequency fosc becomes the lower limit frequency fb: corresponding to the timing td in FIG. 5), the output of the comparator 14 becomes L. The output of the latch circuit 15 is H. Accordingly, since the switching element 9 is in the CLOSE state as in the case of the first embodiment, the voltage between the terminals of the integrating capacitor 18 is grounded. As a result, the control voltage Vctr that has been increased to an extent that an undesirable burden such as heat generation is applied to the piezoelectric transformer 1 is rapidly reduced.
[0061]
Then, the control voltage Vctr becomes smaller than the reference voltage V1 immediately after starting to decrease, but at this time, the outputs of the comparator 14 and the comparator 16 become H again, so that the output is H because the latch circuit 15 is in the no change state. The switching element 9 remains in the CLOSE state. For this reason, the control voltage Vctr continues to decrease further.
[0062]
When the control voltage Vctr further decreases and becomes lower than the reference voltage V2, the output of the comparator 16 becomes L, and the output of the latch circuit 15 becomes L. Accordingly, the switching element 9 is in the OPEN state, and the control voltage Vctr exhibits a certain low initial voltage (<reference voltage V2). Therefore, the voltage controlled oscillation circuit 6 starts again from the upper limit frequency (initial frequency f0) according to the initial voltage. At the same time as the oscillation starts, the integration capacitor 18 starts to accumulate electric charges, and thereafter, the series of control operations described above can be repeated. That is, according to the control circuit of this embodiment, when the current detection voltage Vri does not reach the reference voltage Vref due to some cause, the above-described sweep operation from the initial frequency f0 to the low frequency side is repeated a plurality of times ( Can be retried).
[0063]
In addition, the time required for forcibly adjusting the oscillation frequency fosc from the lower limit frequency fb to the initial frequency f0 is oscillated with reference to the timing td shown in FIG. 3 as in the first embodiment. It is changed in a short time within one cycle of the frequency fosc. For this reason, even if the driving of the piezoelectric transformer 1 by the driving circuit 7 is not completely stopped, unnecessary vibrations generated in the piezoelectric transformer element can be prevented.
[0064]
[Third Embodiment]
Next, a third embodiment based on the piezoelectric transformer control circuit according to the second embodiment described above will be described. In the following description, the description of the same configuration as that of the second embodiment will be omitted, and description will be made focusing on the characteristic part of the present embodiment.
[0065]
FIG. 6 is a block configuration diagram of a control circuit for a piezoelectric transformer in the third embodiment. In this embodiment, a cold cathode as a load 2 is further added to the control circuit (FIG. 4) described in the second embodiment. A control circuit to which a tube dimming function is added will be described.
[0066]
The control circuit according to the present embodiment is broadly divided into a circuit configuration similar to that of the control circuit according to the second embodiment, and is roughly divided into a pulse power supply circuit 8 for changing the luminance of the cold cathode tube (load 2), and a load current. And a sample hold circuit 12 for making the control function and the dimming function compatible with each other.
[0067]
A method of making the above two functions compatible in this control circuit is a method disclosed in Japanese Patent Application Laid-Open No. 10-327487 preceded by the applicant of the present application, and a detailed description in this embodiment is omitted. 8 generates a pulsed power supply voltage to be supplied to the drive circuit 7 to change the luminance of the cold cathode tube from the input voltage Vi, and controls the pulse width and interval in the pulsed power supply voltage. The sample hold circuit 12 includes a buffer 12a, a charging capacitor 12b, and a switching element 12c. The sample hold circuit 12 holds the output voltage of the error amplifier circuit 5 according to a signal from the pulse power supply circuit 8. Here, in this embodiment, the function of the integrating capacitor 18 in the second embodiment is shared by the charging capacitor 12b, but may be provided individually.
[0068]
According to the piezoelectric transformer control circuit having the above-described configuration, when the control circuit is activated, the current detection voltage Vri and the reference voltage Vref coincide with each other during normal operation by the same function as in the second embodiment. By the way, the control of the oscillation frequency by the voltage controlled oscillation circuit 6 converges, and the output current (load current) is kept substantially constant as illustrated in FIG. Further, since the control voltage Vctr corresponding to the tube current in the oscillation period of the pulse power supply circuit 8 can be held by the control of the sample hold circuit 12, the drive state in the oscillation period is held even during the pause period of the pulse power supply circuit 8. Since the average tube current can be adjusted by changing the length of the oscillation period or pause period of the pulse signal output from the pulse power supply circuit 8, the duty ratio of the pulse signal output from the pulse power supply circuit 8 is not shown. By adjusting with this adjusting means, it is possible to adjust the luminance of the cold-cathode tube.
[0069]
On the other hand, when the current detection voltage Vri does not reach the reference voltage Vref due to some cause, the control circuit shown in FIG. 6 is different from the second embodiment when the oscillation frequency fosc becomes the lower limit frequency fb. With the same function, the oscillation frequency fosc is instantaneously changed to the initial frequency f0. As a result, in addition to the effect of the control circuit according to the second embodiment, the dimming is impossible due to the delay at the rise of the output of the piezoelectric transformer described in “Prior Art” with reference to FIG. The problem can be solved, and even if the dimming state is changed from 100% to off state (0%) and then adjusted slightly to the relighting side (about several percent), the cold cathode tube is surely Can be dimmed.
[0070]
[Fourth Embodiment]
Next, a fourth embodiment based on the piezoelectric transformer control circuit according to the third embodiment described above will be described. In the following description, the description of the same configuration as that of the third embodiment will be omitted, and the description will focus on the characteristic part of the present embodiment.
[0071]
FIG. 7 is a block configuration diagram of a piezoelectric transformer control circuit according to the fourth embodiment. In the control circuit (FIG. 6) according to the third embodiment, a so-called half-bridge type drive circuit including transistors is provided. A circuit configuration when employed as the drive circuit 7 is shown.
[0072]
In the case of FIG. 6 described above, the drive circuit 7 itself is intermittently driven by the pulse power supply circuit 8 to drive the piezoelectric transformer 1 intermittently. On the other hand, in the embodiment, a half-bridge circuit composed of a P-type transistor (FET: field effect transistor) 7a and an N-type transistor (FET) 7b is adopted as the drive circuit 7, and the pulse oscillation circuit 13 and the AND ( AND) circuit 17 is used to realize intermittent driving of piezoelectric transformer 1.
[0073]
In FIG. 7, the pulse oscillation circuit 13 includes adjustment means (not shown) and can adjust the duty ratio of the output pulse signal. The AND circuit 17 outputs a logical product signal of the pulse signal output from the pulse oscillation circuit 13 and the oscillation signal output from the voltage controlled oscillation circuit 6.
[0074]
In this embodiment, the drive circuit 7 receives the logical product signal from the AND circuit 15 on the high side and the oscillation signal output from the voltage controlled oscillation circuit 6 on the low side, whereby the two transistors 7a. , 7b perform switching alternately. Accordingly, the input voltage Vi is input to the drive circuit 7, but the drive voltage (AC voltage) having the amplitude of the input voltage Vi is intermittently applied to the piezoelectric transformer 1 by the switching operation by the two transistors 7a and 7b. Is done. The pulse signal output from the pulse oscillation circuit 13 is output to the switching element 12c of the sample hold circuit 12, and the switching of the switching element 12c is controlled in the same manner as the control circuit shown in FIG. 6 in synchronization with the pulse signal. To do.
[0075]
Since the operation other than the above configuration is the same as the operation of the control circuit in the third embodiment, the same reference numerals are assigned and detailed description is omitted. Even with such a circuit configuration, the same effect as the control circuit of FIG. 6 described above can be obtained.
[0076]
Needless to say, the drive circuit 7 is not limited to the half-bridge type, and may be a full-bridge type circuit.
[0077]
【The invention's effect】
According to the present invention described above, since the load current is not well controlled during driving, the piezoelectric transformer that quickly protects the piezoelectric transformer when the oscillation frequency is reduced to the lower limit frequency of the predetermined control range. The provision of the control circuit is realized.
[Brief description of the drawings]
FIG. 1 is a block configuration diagram of a control circuit of a piezoelectric transformer according to a first embodiment.
FIG. 2 is a diagram illustrating an operation when a current detection voltage Vri does not reach a reference voltage Vref after the operation of the control circuit shown in FIG. 1 is started.
FIG. 3 is a timing chart showing how the oscillation frequency fosc of a pulse signal output from the voltage controlled oscillation circuit 6 changes at timing td.
FIG. 4 is a block configuration diagram of a piezoelectric transformer control circuit according to a second embodiment.
FIG. 5 is a diagram for explaining an operation in the case where the current detection voltage Vri does not reach the reference voltage Vref after the operation of the control circuit shown in FIG. 4 is started.
FIG. 6 is a block diagram of a piezoelectric transformer control circuit according to a third embodiment.
FIG. 7 is a block diagram of a piezoelectric transformer control circuit according to a fourth embodiment.
FIG. 8 is a block configuration diagram of a control circuit of a piezoelectric transformer as a conventional example.
FIG. 9 is a diagram for explaining operation characteristics and drive efficiency during normal operation of the control circuit shown in FIG. 8;
FIG. 10 is a diagram for explaining operation characteristics and drive efficiency during abnormal operation of the control circuit shown in FIG. 8;
11 is a diagram illustrating changes in oscillation frequency fosc, control voltage Vctr, and load current from the start of driving of the control circuit shown in FIG. 8 (during normal operation).
12 is a diagram illustrating changes in oscillation frequency fosc, control voltage Vctr, and load current from the start of driving of the control circuit shown in FIG. 8 (during abnormal operation).
FIG. 13 is a block configuration diagram of a control circuit of a piezoelectric transformer as a conventional example having a light control function of a cold cathode tube.
FIG. 14 is a diagram for explaining a sweep operation in Japanese Patent Publication No. 2751842.
[Explanation of symbols]
1, 101: Piezoelectric transformer,
2,102: Load,
3: Resistance for detection,
4, 104: Rectifier circuit,
5, 105: error amplification circuit,
9, 9A, 12c, 112c: switching elements,
7, 107: drive circuit,
7a, 7b: transistors,
13: Pulse oscillation circuit,
8, 108: pulse power supply circuit,
109: Oscillator circuit,
12, 112: Sample hold circuit,
12a, 112a: buffer,
12b, 112b: charging capacitors,
14, 16: Comparator,
15: Latch circuit,
17: AND circuit,
18, 118: integrating capacitor,

Claims

An oscillating means for generating an oscillation signal according to an input control voltage, a driving means for driving a piezoelectric transformer by an alternating voltage generated according to an oscillation signal from the oscillating means, and an output side of the piezoelectric transformer A piezoelectric transformer control circuit comprising: a control means for detecting a load current of the generated load and controlling the oscillation frequency of the oscillating means by adjusting the control voltage so that the load current becomes a predetermined reference value. There,
The control means includes
An error amplification circuit that compares the voltage corresponding to the load current with the predetermined reference value and outputs a voltage obtained by amplifying the comparison result;
An integration capacitor that is charged by a potential difference between an output voltage of the error amplifier circuit and a ground potential of the control circuit, and that applies a charging voltage to the oscillating means as the control voltage;
A first comparator that compares the control voltage with a first reference voltage corresponding to a predetermined lower limit frequency of the oscillation frequency and outputs the comparison result;
A set / reset latch circuit in which the output of the first comparator is set to one terminal;
In accordance with the output state of the set / reset latch circuit, a switching element that short-circuits / opens the terminals of the integration capacitor;
A second comparator that compares the control voltage with a second reference voltage corresponding to a predetermined upper limit frequency of the oscillation frequency and outputs the comparison result to the other terminal of the set / reset latch circuit;
In response to the fact that the first comparator detects that the control voltage has become larger than the first reference voltage, it is found that the oscillation frequency has decreased to the lower limit frequency. The latch circuit latches the output so far in the inverted state and switches the switching element from the open state to the short circuit state, so that the control voltage in a state equal to the voltage across the terminals of the integration capacitor is one cycle of the oscillation frequency. Is forcibly adjusted to a voltage smaller than the second reference voltage ,
When the control voltage in a state equal to the voltage across the terminals of the integration capacitor is forcibly adjusted to a voltage smaller than the second reference voltage, the control voltage is less than the second reference voltage. The set / reset latch circuit latches the output so far in an inverted state in response to the fact that the oscillation frequency has risen to the upper limit frequency as detected by the second comparator. By switching the switching element from the short-circuit state to the open state, the oscillation means starts to sweep the oscillation frequency based on the result of amplifying the comparison result between the voltage corresponding to the load current and the reference value. A piezoelectric transformer control circuit.

The upper limit frequency, the out of the resonance characteristics of the piezoelectric transformer has a plurality of said control means is the output voltage in the resonance characteristic that is claimed in claim 1, wherein the piezoelectric transformer, which is a frequency showing the minimum value is used Control circuit.

In order to intermittently drive the piezoelectric transformer, a pulse signal is generated from a DC voltage that is the basis of the AC voltage, the pulse signal is supplied to the driving means, and the duty ratio of the pulse signal can be adjusted. An oscillation circuit;
A sample-and-hold circuit that charges the integration capacitor with the output of the error amplifier circuit during the oscillation period of the pulse signal and outputs a voltage between the terminals of the integration capacitor as the control voltage during the idle period of the pulse signal;
Piezoelectric transformer control circuit according to claim 1, further comprising a.

In the case where the driving means is a bridge circuit in which a transistor is configured in a half-bridge type,
A pulse oscillation means capable of generating a pulse signal and adjusting a duty ratio of the pulse signal;
Logical product calculating means for calculating a logical product based on the pulse signal from the pulse oscillating means and the oscillation signal from the oscillating means;
Each of the transistors is driven by an oscillation signal from the oscillation means or an output signal from the logical product calculation means to drive the piezoelectric transformer intermittently,
Sample hold for charging the integration capacitor with the output of the error amplifier circuit during the oscillation period of the pulse signal from the pulse oscillating means and outputting the voltage across the integration capacitor as the control voltage during the pause period of the pulse signal Circuit,
Piezoelectric transformer control circuit according to claim 1, further comprising a.