JP3738311B2

JP3738311B2 - Liquid crystal display drive device

Info

Publication number: JP3738311B2
Application number: JP00993999A
Authority: JP
Inventors: 雅視井川
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1999-01-18
Filing date: 1999-01-18
Publication date: 2006-01-25
Anticipated expiration: 2019-01-18
Also published as: JP2000206940A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示パネルを駆動する液晶表示駆動装置に関する。
【０００２】
【従来の技術】
従来、ＮＴＳＣインターレス画像信号を液晶パネルに表示すると、１フィールドでは、１ラインおきの表示となるため、解像度が低い。そこで、表示解像度を上げるために、走査線２本を同時に選択して駆動し、同時に走査駆動する走査線の組み合わせを奇数フィールドと偶数フィールドで異ならせる、いわゆるペアライン駆動方式や、補間データを生成して全走査線を順次駆動するフルライン駆動方式など、いくつかの方式が用いられている。
【０００３】
液晶表示パネルは、マトリクス状に形成された複数の走査ラインおよび複数の信号ライン、該複数の走査ラインおよび複数の信号ラインの各交点近傍に形成された、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子と該スイッチング素子によりオン／オフされる液晶画素電極から構成されている。上記走査ラインには、走査ドライバにより、垂直制御信号に従って、順次ゲートパルスを印加される。また、上記信号ラインには、信号ドライバによって、水平制御信号に従った表示信号が供給される。
【０００４】
ここで、図７は、従来のフルライン駆動方式を適用した液晶表示駆動装置における信号ドライバの出力回路の一部構成を示す回路図である。図において、出力回路は、液晶パネルの信号ライン（ドレインライン）Ｙｉ（ｉ＝１〜ｎ）毎に設けられており、各出力回路は、サンプリングスイッチＳＷ１，ＳＷ２、サンプリングコンデンサＣ１，Ｃ２、アンプ１，２、アウトイネーブルスイッチＳＷ３，ＳＷ４、およびプリチャージスイッチＳＷ５から構成されている。なお、図示の例では、信号ライン（ドレインライン）Ｙ１およびＹ２の出力回路のみを示している。
【０００５】
サンプリングスイッチＳＷ１，ＳＷ２は、交互にオン／オフし、入力映像信号を対応するサンプリングコンデンサＣ１，Ｃ２に供給する。サンプリングコンデンサＣ１，Ｃ２は、入力映像信号を交互にサンプリングする。アンプ１，２は、ゲインＡ＝１のバッファとして動作し、対応するサンプリングコンデンサＣ１，Ｃ２にサンプリングされた入力映像信号を、対応するアウトイネーブルスイッチＳＷ３，ＳＷ４を介して液晶パネルの信号ライン（ドレインライン）Ｙｉ（ｉ＝１〜ｎ）に供給する。上記アウトイネーブルスイッチＳＷ３，ＳＷ４は、交互にオン／オフする。また、プリチャージスイッチＳＷ５は、水平走査期間毎に信号ラインを予め所定量だけ充電するためのものである。
【０００６】
次に、図８は、従来の信号ドライバの出力回路の動作を説明するためのタイミングチャートである。図示しない、液晶パネルの走査ライン（ゲートライン）Ｘｊ（ｊ＝１〜ｍ）には、各々、図８に示すように、１フィールド中、ゲートパルスＧ１〜Ｇｍが順次供給される。すなわちフルライン駆動方式である。入力映像信号は、交互にオン／オフするサンプリングスイッチＳＷ１またはＳＷ２を介してサンプリングコンデンサＣ１またはＣ２に交互にサンプリングされる。サンプリングコンデンサＣ１またはＣ２にサンプリングされた入力映像信号は、対応するアンプ１，２を介して、交互にオン／オフするアウトイネーブルスイッチＳＷ３またはＳＷ４を介して信号ラインに出力される。サンプリングスイッチＳＷ１がオンのときは、アウトイネーブルスイッチＳＷ３がオンとなり、サンプリングスイッチＳＷ２がオンのときは、アウトイネーブルスイッチＳＷ４がオンとなる。
【０００７】
すなわち、入力映像信号がサンプリングスイッチＳＷ１を介してサンプリングコンデンサＣ１にサンプリングされているとき、サンプリングコンデンサＣ２にサンプリングされた入力映像信号がアンプ２、アウトイネーブルスイッチＳＷ４を介して信号ラインＹｉ（ｉ＝１〜ｎ）に出力される。一方、入力映像信号がサンプリングスイッチＳＷ２を介してサンプリングコンデンサＣ２にサンプリングされているとき、サンプリングコンデンサＣ１にサンプリングされた入力映像信号がアンプ１、アウトイネーブルスイッチＳＷ３を介して信号ラインＹｉ（ｉ＝１〜ｎ）に出力される。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来技術では、隣り合う走査ラインＸｊ，Ｘｊ＋１（ｊ＝１，３，５，……）に対応した信号ライン印加される入力映像信号は、元の入力映像信号と同じか、補間によって生成された入力映像信号であるため、液晶パネルの画素電極には同じ極性の電圧が印加されることになり、ライン反転とならない。このため、共通電極電位Ｖｃｏｍの最適値が合わなくなり、フリッカが発生したり、ライン増し部分が縞模様となって現れるという問題があった。
【０００９】
そこで本発明は、インターレス画像信号をライン増し駆動によって高解像度で表示する際に、ライン反転駆動することにより、フリッカを低減して表示画質を向上させることができ、さらに、画素反転駆動することにより、より表示画質を向上させることができる液晶表示駆動装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的達成のため、請求項１記載の発明による液晶表示駆動装置は、液晶表示装置を構成する複数の信号ラインの各々に対し、アナログ信号からなる入力映像をサンプリングするサンプリング手段と該サンプリング手段がサンプリングした入力映像信号を出力する出力アンプとが並列に２組配置され、前記サンプリング手段がサンプリングした前記入力映像信号を前記出力アンプのいずれかから対応する信号ラインへ送出する出力回路を備える液晶表示駆動装置において、前記出力アンプの一方を非反転アンプとし、他方を反転アンプとし、走査ライン毎に前記各信号ラインへ極性反転した表示信号を送出すべく、前記各信号ラインに対応した前記非反転アンプまたは前記反転アンプへの前記サンプリング手段がサンプリングした入力映像信号の供給を切り換える第１の切換手段と、を具備したことを特徴とする。
【００１２】
また、好ましい態様として、請求項１記載の液晶表示駆動装置において、例えば請求項２記載のように、前記信号ラインおよび前記走査ラインに対して、共通の電極となる共通電極に印加する共通電極電位を、走査ライン毎に極性を反転するようにしてもよい。
【００１３】
また、上記目的達成のため、請求項３記載の発明による液晶表示駆動装置は、液晶表示装置を構成する複数の信号ラインの各々に対し、アナログ信号からなる入力映像をサンプリングするサンプリング手段と該サンプリング手段がサンプリングした前記入力映像信号を出力する出力アンプとが並列に２組配置され、前記サンプリング手段がサンプリングした前記入力映像信号を前記出力アンプのいずれかから対応する信号ラインへ送出する出力回路を備える液晶表示駆動装置において、前記出力アンプの一方を非反転アンプとし、他方を反転アンプとし、走査ライン毎且つ前記信号ライン毎に極性反転した表示信号を送出すべく、１走査期間毎及び１走査期間内に、前記信号ライン毎に対応した前記非反転アンプまたは前記反転アンプへの前記サンプリング手段がサンプリングした入力映像信号の供給を切り換える第２の切換手段を具備するようにしてもよい。
【００１５】
また、好ましい態様として、請求項３記載の液晶表示駆動装置において、例えば請求項４記載のように、前記信号ラインおよび前記走査ラインに対して、共通の電極となる共通電極に印加する共通電極電位を、所定の電位に固定するようにしてもよい。
【００１６】
また、好ましい態様として、請求項１ないし４のいずれかに記載の液晶表示駆動装置において、例えば請求項７記載のように、前記入力映像信号は、連続した複数の走査ラインで同一極性であってもよい。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
Ａ．第１実施形態
Ａ−１．第１実施形態の構成
図１は、本発明の第１実施形態による液晶表示駆動装置における信号ドライバの出力回路の一部構成を示す回路図である。なお、図７に対応する部分には同一の符号を付けて説明を省略する。図において、第１実施形態による出力回路は、液晶パネルの信号ライン（ドレインライン）Ｙｉ（ｉ＝１〜ｎ）毎に設けられており、各出力回路は、サンプリングスイッチＳＷ１，ＳＷ２、サンプリングコンデンサＣ１，Ｃ２、出力切換スイッチＳＷ６，ＳＷ７，ＳＷ８，ＳＷ９、非反転アンプ１０，反転アンプ１１、アウトイネーブルスイッチＳＷ３，ＳＷ４、およびプリチャージスイッチＳＷ５から構成されている。なお、図示の例では、信号ライン（ドレインライン）Ｙ１およびＹ２の出力回路のみを示している。
【００１８】
出力切換スイッチＳＷ６は、サンプリングコンデンサＣ１と非反転アンプ１０との間に設けられており、オン状態で、サンプリングコンデンサＣ１にサンプリングされた入力映像信号を非反転アンプ１０に供給する。出力切換スイッチＳＷ７は、サンプリングコンデンサＣ１と反転アンプ１１との間に設けられており、オン状態で、サンプリングコンデンサＣ１にサンプリングされた入力映像信号を反転アンプ１１に供給する。
【００１９】
また、出力切換スイッチＳＷ８は、サンプリングコンデンサＣ２と非反転アンプ１０との間に設けられており、オン状態で、サンプリングコンデンサＣ２にサンプリングされた入力映像信号を非反転アンプ１０に供給する。出力切換スイッチＳＷ９は、サンプリングコンデンサＣ２と反転アンプ１１との間に設けられており、オン状態で、サンプリングコンデンサＣ２にサンプリングされた入力映像信号を反転アンプ１１に供給する。
【００２０】
サンプリングコンデンサＣ１でサンプリングされた入力映像信号は、出力切換スイッチＳＷ６またはＳＷ７を介して非反転アンプ１０または反転アンプ１１に供給される。また、サンプリングコンデンサＣ２でサンプリングされた入力映像信号は、出力切換スイッチＳＷ８またはＳＷ９を介して非反転アンプ１０または反転アンプ１１に供給される。上記非反転アンプ１０は、供給される入力映像信号をそのままアウトイネーブルスイッチＳＷ３を介して信号ラインへ供給し、反転アンプ１１は、供給される入力映像信号を反転してアウトイネーブルスイッチＳＷ４を介して信号ラインへ供給する。
【００２１】
Ａ−２．第１実施形態の動作
次に、上述した第１実施形態の動作について説明する。ここで、図２は、本第１実施形態による液晶表示駆動装置の動作を説明するためのタイミングチャートである。また、図３は、本第１実施形態による液晶表示駆動装置の動作を説明するための概念図である。なお、図３に示す出力回路は、信号ラインＹ１に対する回路のみを示している。図示しない、液晶パネルの走査ライン（ゲートライン）Ｘｊ（ｊ＝１〜ｍ）には、各々、図２に示すように、１フィールド中、ゲートパルスＧ１〜Ｇｍが順次供給される。また、共通電極電位Ｖｃｏｍは、図２または図３に示すように、１走査ライン毎に反転される。
【００２２】
まず、最初のクロック、すなわち走査ラインＸ１にゲートパルスＧ１が供給されるタイミングでは、サンプリングスイッチＳＷ１がオフで、サンプリングスイッチＳＷ２がオンとなる。したがって、入力映像信号は、サンプリングコンデンサＣ２にサンプリングされる。また、アウトイネーブルスイッチＳＷ３および出力切換スイッチＳＷ６がオンとなることにより、前回、サンプリングコンデンサＣ１でサンプリングされた入力映像信号が、非反転アンプ１０を介してそのまま信号ラインＹ１に供給される。この場合、サンプリングされた入力映像信号がプラスで、共通電極電位Ｖcomがマイナスであるので、液晶画素への印加電圧の極性はマイナスとなる。
【００２３】
次に、走査ラインＸ２にゲートパルスＧ２が供給されるタイミングでは、サンプリングスイッチＳＷ１がオンで、サンプリングスイッチＳＷ２がオフとなる。したがって、入力映像信号は、サンプリングコンデンサＣ１にサンプリングされる。また、アウトイネーブルスイッチＳＷ４および出力切換スイッチＳＷ９がオンとなることにより、前回、サンプリングコンデンサＣ２でサンプリングされた入力映像信号が、反転アンプ１１を介して反転されて信号ラインＹ１に供給される。この場合、サンプリングされた入力映像信号がプラスで、共通電極電位Ｖcomがプラスであるので、液晶画素への印加電圧の極性はプラスとなる。
【００２４】
次に、走査ラインＸ３にゲートパルスＧ３が供給されるタイミングでは、サンプリングスイッチＳＷ１がオフで、サンプリングスイッチＳＷ２がオンとなる。したがって、入力映像信号は、サンプリングコンデンサＣ２にサンプリングされる。また、アウトイネーブルスイッチＳＷ４および出力切換スイッチＳＷ７がオンとなることにより、前回、サンプリングコンデンサＣ１でサンプリングされた入力映像信号は、出力切換スイッチＳＷ７を介して反転アンプ１１へ供給され、反転された後、アウトイネーブルスイッチＳＷ４を介して信号ラインＹ１に供給される。この場合、サンプリングされた入力映像信号がマイナスで、共通電極電位Ｖcomがマイナスであるので、液晶画素への印加電圧の極性はマイナスとなる。
【００２５】
次に、走査ラインＸ４にゲートパルスＧ４が供給されるタイミングでは、図１に示すサンプリングスイッチＳＷ１がオンで、サンプリングスイッチＳＷ２がオフとなる。したがって、入力映像信号は、サンプリングコンデンサＣ１にサンプリングされる。また、アウトイネーブルスイッチＳＷ３および出力切換スイッチＳＷ８がオンとなることにより、前回、サンプリングコンデンサＣ２でサンプリングされた入力映像信号は、出力切換スイッチＳＷ８を介して非反転アンプ１０へ供給され、そのままアウトイネーブルスイッチＳＷ３を介して信号ラインＹ１に供給される。この場合、サンプリングされた入力映像信号がマイナスで、共通電極電位Ｖcomがプラスであるので、液晶画素への印加電圧の極性はプラスとなる。
【００２６】
同様に、走査ラインＸ５にゲートパルスＧ５が供給されるタイミングでは、サンプリングスイッチＳＷ１がオフで、サンプリングスイッチＳＷ２がオンとなる。したがって、入力映像信号は、サンプリングコンデンサＣ２にサンプリングされる。また、アウトイネーブルスイッチＳＷ３および出力切換スイッチＳＷ６がオンとなることにより、前回、サンプリングコンデンサＣ１でサンプリングされた入力映像信号が、非反転アンプ１０を介してそのまま信号ラインＹ１に供給される。この場合、サンプリングされた入力映像信号がプラスで、共通電極電位Ｖcomがマイナスであるので、液晶画素への印加電圧の極性はマイナスとなる。
【００２７】
そして、走査ラインＸ６にゲートパルスＧ６が供給されるタイミングでは、サンプリングスイッチＳＷ１がオンで、サンプリングスイッチＳＷ２がオフとなる。したがって、入力映像信号は、サンプリングコンデンサＣ１にサンプリングされる。また、アウトイネーブルスイッチＳＷ４および出力切換スイッチＳＷ９がオンとなることにより、前回、サンプリングコンデンサＣ２でサンプリングされた入力映像信号が、反転アンプ１１を介して反転されて信号ラインＹ１に供給される。この場合、サンプリングされた入力映像信号がプラスで、共通電極電位Ｖcomがプラスであるので、液晶画素への印加電圧の極性はプラスとなる。
【００２８】
以下、他の走査ラインＸ７〜Ｘｍならびに他の信号ライン（ドレインライン）Ｙ２〜Ｙｎについても同様に、走査ライン毎に、入力映像信号が反転されて画素電極に印加される。すなわち、走査ライン毎に、異なる極性の印加電圧が液晶画素に印加されることになる。
【００２９】
このように、上述した第１実施形態によれば、液晶パネルの液晶画素には、信号ライン毎に、異なる極性の印加電圧が交互に印加されることになる。したがって、インターレス画像信号をライン増し駆動によって高解像度で表示される際に、ライン反転駆動とすることができ、フリッカを低減して表示画質を向上させることができる。
【００３０】
Ｂ．第２実施形態
次に、本発明の第２実施形態について説明する。
Ｂ―１．第２実施形態の構成
図４は、本発明の第２実施形態による液晶表示駆動装置における信号ドライバの出力回路の一部構成を示す回路図である。なお、図１に対応する部分には同一の符号を付けて説明を省略する。図において、本第２実施形態では、図１に示す出力切換スイッチＳＷ７，ＳＷ８を除く一方、入力映像信号が供給される供給ラインとの間に映像信号入力イネーブルスイッチＳＷ１０を設けるとともに、アウトイネーブルスイッチＳＷ３，ＳＷ４のオン／オフ制御するフリップフロップＦＦ、ならびに信号ラインへの出力を制御する映像信号出力イネーブルスイッチＳＷ１１を、アウトイネーブルスイッチＳＷ３，ＳＷ４の出力段に設けている。
【００３１】
上記フリップフロップＦＦは、サンプリングパルス（スタートパルスあるいはライン毎のタイミングで入力されるパルス）が２回供給される度に、２出力端の出力を交互にハイレベルとする。該２出力端の一方（Ｑ）は、サンプリングスイッチＳＷ２、出力切換スイッチＳＷ６およびアウトイネーブルスイッチＳＷ３のオン／オフを制御し、他方（否Ｑ：図中上部にバーを添付）は、サンプリングスイッチＳＷ１、出力切換スイッチＳＷ９およびアウトイネーブルスイッチＳＷ４のオン／オフを制御する。具体的には、フリップフロップＦＦの一方の出力端（Ｑ）がハイレベルの場合には、サンプリングスイッチＳＷ２、出力切換スイッチＳＷ６およびアウトイネーブルスイッチＳＷ３をオンとし、他方の出力端（否Ｑ）がハイレベルの場合には、サンプリングスイッチＳＷ１、出力切換スイッチＳＷ９およびアウトイネーブルスイッチＳＷ４をオンとするように構成されている。
【００３２】
また、本第２実施形態では、上記フリップフロップＦＦは、隣接する信号ラインに対応する出力回路において、一方のフリップフロップＦＦにおける一方の出力端（Ｑ）がハイレベルで、他方の出力端（否Ｑ）がローレベルのとき、他方のフリップフロップＦＦにおける一方の出力端（Ｑ）がローレベルで、他方の出力端（否Ｑ）がハイレベルとなるように構成されている。言い換えると、一方の出力回路において、サンプリングされた入力映像信号が非反転アンプ１０を介して信号ラインに送出されるとき、他方の出力回路においては、サンプリングされた入力映像信号は、反転アンプ１１を介して信号ラインに送出される。すなわち、信号ライン毎に表示信号の極性を反転させるようになっている。
【００３３】
また、前記フリップフロップＦＦを２段のフリップフロップにより構成し、初期状態として１段目のフリップフロップＦＦの出力端（Ｑ）がハイレベルとなるようにすることにより、走査ライン（ゲートライン）毎にサンプリングパルスを供給し、走査ライン２本目以降は走査ライン２本毎にフリップフロップＦＦの出力が切り換わるように、言い換えると、走査ラインＸ１で、一方の出力端（Ｑ）がハイレベルで、他方の反転出力端（否Ｑ）がローレベルであれば、走査ラインＸ２で、次のサンプリングパルスが供給されると、一方の出力端（Ｑ）がローレベルとなり、他方の反転出力端（否Ｑ）がハイレベルとなり、走査ラインＸ３で次のサンプリングパルスが供給されたときは出力端のレベルは変化せず、走査ラインＸ４で次のサンプリングパルスが供給されたとき、一方の出力端（Ｑ）がハイレベルとなり、他方の反転出力端（否Ｑ）がローレベルとなるように構成されている。これにより、走査ライン（ゲートライン）２本毎に、各信号ライン（ドレインライン）の出力極性を反転させるようにして、隣り合う走査ライン間で同極性となっている入力映像信号を走査ライン毎に反転する構成となっている。
【００３４】
また、本第２実施形態では、走査ライン（ゲートライン）Ｘｉ（ｉ＝１〜ｍ）にゲートパルスＧｉ（ｉ＝１〜ｍ）を供給している間に、信号ライン毎のタイミングで、各スイッチＳＷ１〜ＳＷ９を切り換えるようにしており、共通電極電位Ｖｃｏｍを信号ライン毎に反転させることは困難である。したがって、共通電極電位Ｖｃｏｍは、所定の電位に固定される。
【００３５】
Ｂ―２．第２実施形態の動作
次に、上述した第２実施形態の動作について説明する。ここで、図５は、本第２実施形態による液晶表示駆動装置の動作を説明するためのタイミングチャートである。また、図６は、本第２実施形態による液晶表示駆動装置の動作を説明するための概念図である。
【００３６】
まず、液晶パネルの走査ライン（ゲートライン）Ｘ１に、図５に示すように、ゲートパルスＧ１を供給するとともに、サンプリングパルスを供給する。該ゲートパルスＧ１を供給している間、映像信号入力イネーブルスイッチＳＷ１０および映像信号出力イネーブルスイッチＳＷ１１をオンとする。そして、信号ライン（ドレインライン）Ｙ１のタイミングにおいては、フリップフロップＦＦにより、サンプリングスイッチＳＷ２、出力切換スイッチＳＷ６およびアウトイネーブルスイッチＳＷ３がオンとなる（図６の破線および太線を参照）。したがって、入力映像信号は、サンプリングコンデンサＣ２にサンプリングされる。また、出力切換スイッチＳＷ６およびアウトイネーブルスイッチＳＷ３がオンとなることにより、前回のタイミングで、サンプリングコンデンサＣ１でサンプリングされた入力映像信号が、非反転アンプ１０、アウトイネーブルスイッチＳＷ３を介して信号ライン（ドレインライン）Ｙ１に供給される。この場合、入力映像信号は反転されることなく、画素電極に印加される。
【００３７】
次に、信号ライン（ドレインライン）Ｙ２のタイミングにおいては、フリップフロップＦＦにより、サンプリングスイッチＳＷ１、出力切換スイッチＳＷ９およびアウトイネーブルスイッチＳＷ４がオンとなる（図６の破線および太線を参照）。したがって、入力映像信号は、サンプリングコンデンサＣ１にサンプリングされる。また、出力切換スイッチＳＷ９およびアウトイネーブルスイッチＳＷ４がオンとなることにより、前回のタイミングで、サンプリングコンデンサＣ２でサンプリングされた入力映像信号が、反転アンプ１１、アウトイネーブルスイッチＳＷ４を介して信号ライン（ドレインライン）Ｙ２に供給される。この場合、入力映像信号は反転されて、画素電極に印加される。
【００３８】
次に、信号ライン（ドレインライン）Ｙ３のタイミングにおいては、フリップフロップＦＦにより、サンプリングスイッチＳＷ２、出力切換スイッチＳＷ６およびアウトイネーブルスイッチＳＷ３がオンとなる（図６の破線および太線を参照）。したがって、入力映像信号は、サンプリングコンデンサＣ２にサンプリングされる。また、出力切換スイッチＳＷ６およびアウトイネーブルスイッチＳＷ３がオンとなることにより、前回のタイミングで、サンプリングコンデンサＣ１でサンプリングされた入力映像信号が、非反転アンプ１０、アウトイネーブルスイッチＳＷ３を介して信号ライン（ドレインライン）Ｙ３に供給される。この場合、入力映像信号は反転されることなく、画素電極に印加される。
【００３９】
次に、信号ライン（ドレインライン）Ｙ４のタイミングにおいて、フリップフロップＦＦにより、サンプリングスイッチＳＷ１、出力切換スイッチＳＷ９およびアウトイネーブルスイッチＳＷ４がオンとなる（図６の破線および太線を参照）。したがって、入力映像信号は、サンプリングコンデンサＣ１にサンプリングされる。また、出力切換スイッチＳＷ９およびアウトイネーブルスイッチＳＷ４がオンとなることにより、前回のタイミングで、サンプリングコンデンサＣ２でサンプリングされた入力映像信号が、反転アンプ１１、アウトイネーブルスイッチＳＷ４を介して信号ライン（ドレインライン）Ｙ４に供給される。この場合、入力映像信号は反転されて、画素電極に印加される。
【００４０】
以下、他の信号ライン（ドレインライン）Ｙ５〜Ｙｎについても同様に、信号ライン毎に、入力映像信号が反転されて画素電極に印加される。
【００４１】
走査ライン（ゲートライン）Ｘ１への入力映像信号の印加が終了すると、次に、液晶パネルの走査ライン（ゲートライン）Ｘ２に、図５に示すように、ゲートパルスＧ２を供給するとともに、サンプリングパルスを供給する。該ゲートパルスＧ１を供給している間、上述したように、映像信号入力イネーブルスイッチＳＷ１０および映像信号出力イネーブルスイッチＳＷ１１をオンとする。この場合、走査ライン（ゲートライン）Ｘ２における各信号ライン（ドレインライン）Ｙ１〜Ｙｎには、上述した走査ライン（ゲートライン）Ｘ１の場合に対して、反転された極性の入力映像信号が画素電極に印加される。
【００４２】
すなわち、信号ライン（ドレインライン）Ｙ１に対しては、フリップフロップＦＦにより、サンプリングスイッチＳＷ１、出力切換スイッチＳＷ９およびアウトイネーブルスイッチＳＷ４がオンとなることで（図６の破線および太線を参照）、入力映像信号が、サンプリングコンデンサＣ１にサンプリングされるとともに、サンプリングコンデンサＣ２でサンプリングされた入力映像信号が、反転アンプ１１、アウトイネーブルスイッチＳＷ４を介して信号ライン（ドレインライン）Ｙ１に供給される。これにより、反転された入力映像信号が、信号ライン（ドレインライン）Ｙ１の画素電極に印加される。
【００４３】
また、信号ライン（ドレインライン）Ｙ２に対しては、フリップフロップＦＦにより、サンプリングスイッチＳＷ２、出力切換スイッチＳＷ６およびアウトイネーブルスイッチＳＷ３がオンとなることで（図６の破線および太線を参照）、入力映像信号が、サンプリングコンデンサＣ２にサンプリングされるとともに、サンプリングコンデンサＣ１でサンプリングされた入力映像信号が、非反転アンプ１０、アウトイネーブルスイッチＳＷ３を介して信号ライン（ドレインライン）Ｙ２に供給される。これにより、反転されないそのままの入力映像信号が、信号ライン（ドレインライン）Ｙ２の画素電極に印加される。
【００４４】
以下、他の走査ライン（ゲートライン）Ｘ３〜Ｘｍに対しても同様に、サンプリングされた入力映像信号が、信号ライン毎に反転されるとともに、走査ライン毎に反転されて画素電極に印加される。
【００４５】
このように、上述した第２実施形態によれば、液晶パネルの液晶画素には、信号ライン毎に、異なる極性の印加電圧が交互に印加されるとともに、走査ライン毎に、異なる極性の印加電圧が交互に印加されることになる。したがって、インターレス画像信号をライン増し駆動によって高解像度で表示される際に、ライン反転駆動することが可能になり、フリッカを低減して表示画質を向上させることができるとともに、画素反転駆動とすることが可能となり、さらに表示画質を向上させることができる。
【００４６】
なお、前記第２実施形態においては、隣接する信号ラインに対応する出力回路における一方の前記フリップフロップＦＦの２出力端の出力レベルと、他方のフリップフロップＦＦの２出力端の出力レベルが逆になる構成としたが、各フリップフロップＦＦの２出力端の出力レベルは同じで、上記他方のフリップフロップＦＦの各出力端にインバータを設けて出力レベルを反転するようにしてもよい。また、同じくフリップフロップＦＦの２出力端の出力レベルは同じで、各出力端子と各スイッチ群との接続を信号ライン毎に逆にするようにしてもよい。
【００４７】
【発明の効果】
請求項１記載の発明によれば、前記出力アンプの一方を非反転アンプとし、他方を反転アンプとし、前記入力映像信号を信号ラインへ送出する際に、第１の切換手段により、走査ライン毎に前記各信号ラインへ極性反転した表示信号を送出すべく、１走査期間毎に、前記各信号ラインに対応した前記反転アンプまたは前記非反転アンプのいずれか一方へ前記サンプリング手段がサンプリングした入力映像信号を切り換えながら供給することで、インターレス入力映像信号をライン増し駆動によって高解像度で表示する際に、ライン反転駆動することができ、フリッカを低減して表示画質を向上させることができるという利点が得られる。
【００４９】
また、請求項２記載の発明によれば、前記信号ラインおよび前記走査ラインに対して、共通の電極となる共通電極に印加する共通電極電位を、走査ライン毎に極性を反転するようにしたので、インターレス入力映像信号をライン増し駆動によって高解像度で表示する際に、ライン反転駆動することができ、フリッカを低減して表示画質を向上させることができるという利点が得られる。
【００５０】
また、請求項３記載の発明によれば、前記出力アンプの一方を非反転アンプとし、他方を反転アンプとし、前記入力映像信号を信号ラインへ送出する際に、第２の切換手段により、走査ライン毎且つ前記信号ライン毎に極性反転した表示信号を送出すべく、１走査期間毎及び１走査期間内に、前記非反転アンプまたは前記反転アンプへの前記サンプリング手段がサンプリングした入力映像信号の供給を切り換えるようにしたので、画素反転駆動とすることができ、さらに、より表示画質を向上させることができるという利点が得られる。
【００５２】
また、請求項４記載の発明によれば、前記信号ラインおよび前記走査ラインに対して、共通の電極となる共通電極に印加する共通電極電位を、所定の電位に固定するようにしたので、画素反転駆動することができ、さらに、より表示画質を向上させることができるという利点が得られる。
【００５３】
また、請求項５記載の発明によれば、連続した複数の走査ラインで同一極性とした前記入力映像信号に対して請求項１ないし４に記載の構成を用いることにより、インターレス画像信号をライン増し駆動によって高解像度で表示する際に、ライン反転駆動とすることができ、フリッカを低減して表示画質を向上させることができるとともに、画素反転駆動とすることができ、さらに、より表示画質を向上させることができるという利点が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による液晶表示駆動装置における信号ドライバの出力回路の一部構成を示す回路図である。
【図２】本第１実施形態による液晶表示駆動装置の動作を説明するためのタイミングチャートである。
【図３】本第１実施形態による液晶表示駆動装置の動作を説明するための概念図である。
【図４】本発明の第２実施形態による液晶表示駆動装置における信号ドライバの出力回路の一部構成を示す回路図である。
【図５】本第２実施形態による液晶表示駆動装置の動作を説明するためのタイミングチャートである。
【図６】本第２実施形態による液晶表示駆動装置の動作を説明するための概念図である。
【図７】従来のフルライン駆動方式を適用した液晶表示駆動装置における信号ドライバの出力回路の一部構成を示す回路図である。
【図８】従来の信号ドライバの出力回路の動作を説明するためのタイミングチャートである。
【符号の説明】
１０非反転アンプ
１１反転アンプ
ＳＷ１，ＳＷ２サンプリングスイッチ
Ｃ１，Ｃ２サンプリングコンデンサ
ＳＷ３，ＳＷ４アウトイネーブルスイッチ
ＳＷ５プリチャージスイッチ
ＳＷ６出力切換スイッチ（第１の切換手段、第２の切換手段）
ＳＷ７出力切換スイッチ（第１の切換手段）
ＳＷ８出力切換スイッチ（第１の切換手段）
ＳＷ９出力切換スイッチ（第１の切換手段、第２の切換手段）
ＦＦフリップフロップ（第２の切換手段）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display driving device for driving a liquid crystal display panel.
[0002]
[Prior art]
Conventionally, when an NTSC interlaced image signal is displayed on a liquid crystal panel, since every other line is displayed in one field, the resolution is low. Therefore, in order to increase the display resolution, two scanning lines are selected and driven at the same time, and the so-called pair line driving method or interpolation data is generated in which the combination of the scanning lines to be simultaneously scanned is different between the odd field and the even field. Several methods are used, such as a full line driving method for sequentially driving all scanning lines.
[0003]
A liquid crystal display panel includes a plurality of scanning lines and a plurality of signal lines formed in a matrix, switching elements such as thin film transistors (TFTs) formed near intersections of the plurality of scanning lines and the plurality of signal lines, and the switching elements The liquid crystal pixel electrode is turned on / off by a switching element. A gate pulse is sequentially applied to the scan lines by a scan driver according to a vertical control signal. The signal line is supplied with a display signal in accordance with a horizontal control signal by a signal driver.
[0004]
Here, FIG. 7 is a circuit diagram showing a partial configuration of an output circuit of a signal driver in a liquid crystal display driving device to which a conventional full line driving method is applied. In the figure, an output circuit is provided for each signal line (drain line) Yi (i = 1 to n) of the liquid crystal panel, and each output circuit includes sampling switches SW1 and SW2, sampling capacitors C1 and C2, and an amplifier 1. , 2, out enable switches SW3 and SW4, and a precharge switch SW5. In the illustrated example, only the output circuits of the signal lines (drain lines) Y1 and Y2 are shown.
[0005]
Sampling switches SW1 and SW2 are alternately turned on / off to supply input video signals to corresponding sampling capacitors C1 and C2. Sampling capacitors C1 and C2 sample input video signals alternately. The amplifiers 1 and 2 operate as a buffer having a gain A = 1, and input video signals sampled by the corresponding sampling capacitors C1 and C2 are supplied to the signal lines (drains) of the liquid crystal panel via the corresponding out enable switches SW3 and SW4. Line) Yi (i = 1 to n). The out enable switches SW3 and SW4 are alternately turned on / off. The precharge switch SW5 is for charging a signal line by a predetermined amount in advance for each horizontal scanning period.
[0006]
Next, FIG. 8 is a timing chart for explaining the operation of the output circuit of the conventional signal driver. As shown in FIG. 8, gate pulses G1 to Gm are sequentially supplied to scanning lines (gate lines) Xj (j = 1 to m) of the liquid crystal panel, not shown, as shown in FIG. That is, it is a full line drive system. The input video signal is alternately sampled by the sampling capacitor C1 or C2 via the sampling switch SW1 or SW2 that is alternately turned on / off. The input video signal sampled by the sampling capacitor C1 or C2 is output to the signal line via the corresponding amplifiers 1 and 2 and the out enable switch SW3 or SW4 that is alternately turned on / off. When the sampling switch SW1 is on, the out enable switch SW3 is on, and when the sampling switch SW2 is on, the out enable switch SW4 is on.
[0007]
That is, when the input video signal is sampled by the sampling capacitor C1 via the sampling switch SW1, the input video signal sampled by the sampling capacitor C2 is signal line Yi (i = 1) via the amplifier 2 and the out enable switch SW4. To n). On the other hand, when the input video signal is sampled by the sampling capacitor C2 via the sampling switch SW2, the input video signal sampled by the sampling capacitor C1 is sent to the signal line Yi (i = 1) via the amplifier 1 and the out enable switch SW3. To n).
[0008]
[Problems to be solved by the invention]
However, in the prior art, the input video signal applied to the signal lines corresponding to the adjacent scanning lines Xj, Xj + 1 (j = 1, 3, 5,...) Is the same as the original input video signal or generated by interpolation. Since the input video signal is the same, a voltage of the same polarity is applied to the pixel electrode of the liquid crystal panel, and line inversion does not occur. For this reason, there is a problem that the optimum value of the common electrode potential Vcom does not match, flickering occurs, and the line-added portion appears as a striped pattern.
[0009]
Therefore, according to the present invention, when an interlaced image signal is displayed at a high resolution by line-increasing driving, line inversion driving can reduce flicker and improve display image quality, and further pixel inversion driving. Accordingly, an object of the present invention is to provide a liquid crystal display driving device capable of further improving the display image quality.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a liquid crystal display driving device according to claim 1 is provided for each of a plurality of signal lines constituting the liquid crystal display device. Sampling means for sampling an input video composed of analog signals and an output amplifier for outputting an input video signal sampled by the sampling means In parallel 2 sets Arranged, Said Sampling means sampled Said Input video signal From any of the output amplifiers In a liquid crystal display driving device including an output circuit for sending to a corresponding signal line, one of the output amplifiers is a non-inverting amplifier and the other is an inverting amplifier. Switching the supply of the input video signal sampled by the sampling means to the non-inverting amplifier or the inverting amplifier corresponding to each signal line in order to send a display signal whose polarity is inverted to each signal line for each scanning line First switching means, It is characterized by that.
[0012]
Further, as a preferable aspect, in the liquid crystal display driving device according to claim 1, for example, 2 As described, the polarity of the common electrode potential applied to the common electrode serving as a common electrode with respect to the signal line and the scan line may be reversed for each scan line.
[0013]
Also, To achieve the above objective, Claim 3 Described The liquid crystal display driving device according to the invention is , Two sets of sampling means for sampling an input video composed of analog signals and an output amplifier for outputting the input video signal sampled by the sampling means are arranged in parallel for each of a plurality of signal lines constituting the liquid crystal display device. In the liquid crystal display driving device comprising an output circuit for sending the input video signal sampled by the sampling means from one of the output amplifiers to a corresponding signal line, one of the output amplifiers is a non-inverting amplifier and the other is inverted An amplifier for each scan line and In order to send a display signal with the polarity reversed for each signal line, Corresponding to each signal line for each scanning period and within one scanning period. The non-inverting amplifier or the inverting amplifier Sampling means sampled You may make it comprise the 2nd switching means which switches supply of an input video signal.
[0015]
Moreover, as a preferable aspect, the claim 3 In the liquid crystal display driving device described in, for example, claim 4 As described, the common electrode potential applied to the common electrode serving as the common electrode for the signal line and the scanning line may be fixed to a predetermined potential.
[0016]
As a preferred embodiment, claims 1 to 4 In the liquid crystal display driving device according to any one of the above, the input video signal may have the same polarity in a plurality of continuous scanning lines.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
A. First embodiment
A-1. Configuration of the first embodiment
FIG. 1 is a circuit diagram showing a partial configuration of an output circuit of a signal driver in the liquid crystal display driving device according to the first embodiment of the present invention. It should be noted that portions corresponding to those in FIG. In the figure, the output circuit according to the first embodiment is provided for each signal line (drain line) Yi (i = 1 to n) of the liquid crystal panel, and each output circuit includes sampling switches SW1, SW2 and a sampling capacitor C1. , C2, output changeover switches SW6, SW7, SW8, SW9, non-inverting amplifier 10, inverting amplifier 11, out enable switches SW3, SW4, and precharge switch SW5. In the illustrated example, only the output circuits of the signal lines (drain lines) Y1 and Y2 are shown.
[0018]
The output changeover switch SW6 is provided between the sampling capacitor C1 and the non-inverting amplifier 10, and supplies the input video signal sampled by the sampling capacitor C1 to the non-inverting amplifier 10 in the ON state. The output changeover switch SW7 is provided between the sampling capacitor C1 and the inverting amplifier 11, and supplies the input video signal sampled by the sampling capacitor C1 to the inverting amplifier 11 in the on state.
[0019]
The output changeover switch SW8 is provided between the sampling capacitor C2 and the non-inverting amplifier 10, and supplies the input video signal sampled by the sampling capacitor C2 to the non-inverting amplifier 10 in the ON state. The output changeover switch SW9 is provided between the sampling capacitor C2 and the inverting amplifier 11, and supplies the input video signal sampled by the sampling capacitor C2 to the inverting amplifier 11 in the on state.
[0020]
The input video signal sampled by the sampling capacitor C1 is supplied to the non-inverting amplifier 10 or the inverting amplifier 11 via the output changeover switch SW6 or SW7. The input video signal sampled by the sampling capacitor C2 is supplied to the non-inverting amplifier 10 or the inverting amplifier 11 via the output changeover switch SW8 or SW9. The non-inverting amplifier 10 supplies the supplied input video signal as it is to the signal line via the out enable switch SW3, and the inverting amplifier 11 inverts the supplied input video signal via the out enable switch SW4. Supply to the signal line.
[0021]
A-2. Operation of the first embodiment
Next, the operation of the above-described first embodiment will be described. Here, FIG. 2 is a timing chart for explaining the operation of the liquid crystal display driving apparatus according to the first embodiment. FIG. 3 is a conceptual diagram for explaining the operation of the liquid crystal display driving device according to the first embodiment. Note that the output circuit shown in FIG. 3 shows only the circuit for the signal line Y1. As shown in FIG. 2, gate pulses G1 to Gm are sequentially supplied to scanning lines (gate lines) Xj (j = 1 to m) of the liquid crystal panel (not shown). Further, the common electrode potential Vcom is inverted for each scanning line as shown in FIG. 2 or FIG.
[0022]
First, at the first clock, that is, at the timing when the gate pulse G1 is supplied to the scanning line X1, the sampling switch SW1 is turned off and the sampling switch SW2 is turned on. Therefore, the input video signal is sampled by the sampling capacitor C2. Further, when the out enable switch SW3 and the output changeover switch SW6 are turned on, the input video signal previously sampled by the sampling capacitor C1 is supplied to the signal line Y1 through the non-inverting amplifier 10 as it is. In this case, since the sampled input video signal is positive and the common electrode potential Vcom is negative, the polarity of the voltage applied to the liquid crystal pixel is negative.
[0023]
Next, at the timing when the gate pulse G2 is supplied to the scanning line X2, the sampling switch SW1 is turned on and the sampling switch SW2 is turned off. Therefore, the input video signal is sampled by the sampling capacitor C1. Further, when the out enable switch SW4 and the output changeover switch SW9 are turned on, the input video signal previously sampled by the sampling capacitor C2 is inverted via the inverting amplifier 11 and supplied to the signal line Y1. In this case, since the sampled input video signal is positive and the common electrode potential Vcom is positive, the polarity of the voltage applied to the liquid crystal pixel is positive.
[0024]
Next, at the timing when the gate pulse G3 is supplied to the scanning line X3, the sampling switch SW1 is turned off and the sampling switch SW2 is turned on. Therefore, the input video signal is sampled by the sampling capacitor C2. Further, when the out enable switch SW4 and the output changeover switch SW7 are turned on, the input video signal previously sampled by the sampling capacitor C1 is supplied to the inverting amplifier 11 via the output changeover switch SW7 and is inverted. The signal line Y1 is supplied through the out enable switch SW4. In this case, since the sampled input video signal is negative and the common electrode potential Vcom is negative, the polarity of the voltage applied to the liquid crystal pixel is negative.
[0025]
Next, at the timing when the gate pulse G4 is supplied to the scanning line X4, the sampling switch SW1 shown in FIG. 1 is turned on and the sampling switch SW2 is turned off. Therefore, the input video signal is sampled by the sampling capacitor C1. Further, when the out enable switch SW3 and the output changeover switch SW8 are turned on, the input video signal previously sampled by the sampling capacitor C2 is supplied to the non-inverting amplifier 10 via the output changeover switch SW8, and the out enable is performed as it is. The signal is supplied to the signal line Y1 via the switch SW3. In this case, since the sampled input video signal is negative and the common electrode potential Vcom is positive, the polarity of the voltage applied to the liquid crystal pixel is positive.
[0026]
Similarly, at the timing when the gate pulse G5 is supplied to the scanning line X5, the sampling switch SW1 is turned off and the sampling switch SW2 is turned on. Therefore, the input video signal is sampled by the sampling capacitor C2. Further, when the out enable switch SW3 and the output changeover switch SW6 are turned on, the input video signal previously sampled by the sampling capacitor C1 is supplied to the signal line Y1 through the non-inverting amplifier 10 as it is. In this case, since the sampled input video signal is positive and the common electrode potential Vcom is negative, the polarity of the voltage applied to the liquid crystal pixel is negative.
[0027]
At the timing when the gate pulse G6 is supplied to the scanning line X6, the sampling switch SW1 is turned on and the sampling switch SW2 is turned off. Therefore, the input video signal is sampled by the sampling capacitor C1. Further, when the out enable switch SW4 and the output changeover switch SW9 are turned on, the input video signal previously sampled by the sampling capacitor C2 is inverted via the inverting amplifier 11 and supplied to the signal line Y1. In this case, since the sampled input video signal is positive and the common electrode potential Vcom is positive, the polarity of the voltage applied to the liquid crystal pixel is positive.
[0028]
Hereinafter, the input video signal is inverted and applied to the pixel electrode for each of the scanning lines X7 to Xm and the other signal lines (drain lines) Y2 to Yn. That is, an applied voltage having a different polarity is applied to the liquid crystal pixel for each scanning line.
[0029]
As described above, according to the first embodiment described above, the application voltages having different polarities are alternately applied to the liquid crystal pixels of the liquid crystal panel for each signal line. Therefore, when an interlaced image signal is displayed at a high resolution by line-increasing driving, line inversion driving can be performed, and flicker can be reduced and display image quality can be improved.
[0030]
B. Second embodiment
Next, a second embodiment of the present invention will be described.
B-1. Configuration of the second embodiment
FIG. 4 is a circuit diagram showing a partial configuration of an output circuit of a signal driver in the liquid crystal display driving device according to the second embodiment of the present invention. It should be noted that portions corresponding to those in FIG. In the figure, in the second embodiment, a video signal input enable switch SW10 is provided between a supply line to which an input video signal is supplied, except for the output changeover switches SW7 and SW8 shown in FIG. A flip-flop FF for controlling on / off of SW3 and SW4 and a video signal output enable switch SW11 for controlling output to a signal line are provided at the output stage of the out enable switches SW3 and SW4.
[0031]
The flip-flop FF alternately sets the output of the two output terminals to the high level every time the sampling pulse (start pulse or pulse input at the timing of each line) is supplied twice. One (Q) of the two output terminals controls on / off of the sampling switch SW2, the output changeover switch SW6 and the out enable switch SW3, and the other (No Q: a bar is attached to the upper part in the figure) is the sampling switch SW1. The output changeover switch SW9 and the out enable switch SW4 are turned on / off. Specifically, when one output terminal (Q) of the flip-flop FF is at a high level, the sampling switch SW2, the output selector switch SW6, and the out enable switch SW3 are turned on, and the other output terminal (not Q) is turned on. In the case of the high level, the sampling switch SW1, the output changeover switch SW9, and the out enable switch SW4 are turned on.
[0032]
In the second embodiment, in the output circuit corresponding to the adjacent signal line, the flip-flop FF has one output terminal (Q) in one flip-flop FF at a high level and the other output terminal (not When Q) is at a low level, one output terminal (Q) in the other flip-flop FF is at a low level and the other output terminal (not Q) is at a high level. In other words, in one output circuit, when the sampled input video signal is sent to the signal line via the non-inverting amplifier 10, in the other output circuit, the sampled input video signal passes through the inverting amplifier 11. To the signal line. That is, the polarity of the display signal is inverted for each signal line.
[0033]
Further, the flip-flop FF is constituted by a two-stage flip-flop, and the output terminal (Q) of the first-stage flip-flop FF is set to the high level as an initial state, so that each scanning line (gate line) is set. The sampling pulse is supplied to the flip-flop FF so that the output of the flip-flop FF is switched every two scanning lines after the second scanning line, in other words, at the scanning line X1, one output terminal (Q) is at a high level, If the other inversion output terminal (not Q) is low level, when the next sampling pulse is supplied on the scanning line X2, one output terminal (Q) becomes low level and the other inversion output terminal (NO) When Q) becomes high level and the next sampling pulse is supplied on the scanning line X3, the level of the output terminal does not change, and the next sampling is detected on the scanning line X4. When Nguparusu is supplied, one output terminal (Q) becomes high level, the other inverted output terminal (not Q) is configured to a low level. As a result, the output polarity of each signal line (drain line) is inverted for every two scanning lines (gate lines), and the input video signal having the same polarity between adjacent scanning lines is converted for each scanning line. It is the structure which reverses to.
[0034]
In the second embodiment, the gate pulse Gi (i = 1 to m) is supplied to the scanning line (gate line) Xi (i = 1 to m), and at each signal line timing, The switches SW1 to SW9 are switched, and it is difficult to invert the common electrode potential Vcom for each signal line. Therefore, the common electrode potential Vcom is fixed at a predetermined potential.
[0035]
B-2. Operation of the second embodiment
Next, the operation of the above-described second embodiment will be described. Here, FIG. 5 is a timing chart for explaining the operation of the liquid crystal display driving apparatus according to the second embodiment. FIG. 6 is a conceptual diagram for explaining the operation of the liquid crystal display driving device according to the second embodiment.
[0036]
First, as shown in FIG. 5, a gate pulse G1 and a sampling pulse are supplied to a scanning line (gate line) X1 of the liquid crystal panel. While supplying the gate pulse G1, the video signal input enable switch SW10 and the video signal output enable switch SW11 are turned on. At the timing of the signal line (drain line) Y1, the sampling switch SW2, the output changeover switch SW6, and the out enable switch SW3 are turned on by the flip-flop FF (see the broken line and the thick line in FIG. 6). Therefore, the input video signal is sampled by the sampling capacitor C2. Further, when the output changeover switch SW6 and the out enable switch SW3 are turned on, the input video signal sampled by the sampling capacitor C1 at the previous timing is transmitted through the non-inverting amplifier 10 and the out enable switch SW3 to the signal line ( Drain line) Y1 is supplied. In this case, the input video signal is applied to the pixel electrode without being inverted.
[0037]
Next, at the timing of the signal line (drain line) Y2, the sampling switch SW1, the output changeover switch SW9, and the out enable switch SW4 are turned on by the flip-flop FF (see the broken line and the thick line in FIG. 6). Therefore, the input video signal is sampled by the sampling capacitor C1. Further, when the output changeover switch SW9 and the out enable switch SW4 are turned on, the input video signal sampled by the sampling capacitor C2 at the previous timing is supplied to the signal line (drain) via the inverting amplifier 11 and the out enable switch SW4. Line) Y2. In this case, the input video signal is inverted and applied to the pixel electrode.
[0038]
Next, at the timing of the signal line (drain line) Y3, the sampling switch SW2, the output changeover switch SW6, and the out enable switch SW3 are turned on by the flip-flop FF (see the broken line and the thick line in FIG. 6). Therefore, the input video signal is sampled by the sampling capacitor C2. Further, when the output changeover switch SW6 and the out enable switch SW3 are turned on, the input video signal sampled by the sampling capacitor C1 at the previous timing is transmitted through the non-inverting amplifier 10 and the out enable switch SW3 to the signal line ( Drain line) Y3. In this case, the input video signal is applied to the pixel electrode without being inverted.
[0039]
Next, at the timing of the signal line (drain line) Y4, the sampling switch SW1, the output changeover switch SW9, and the out enable switch SW4 are turned on by the flip-flop FF (see the broken line and the thick line in FIG. 6). Therefore, the input video signal is sampled by the sampling capacitor C1. Further, when the output changeover switch SW9 and the out enable switch SW4 are turned on, the input video signal sampled by the sampling capacitor C2 at the previous timing is supplied to the signal line (drain) via the inverting amplifier 11 and the out enable switch SW4. Line) Y4. In this case, the input video signal is inverted and applied to the pixel electrode.
[0040]
Hereinafter, the input video signal is inverted and applied to the pixel electrode for each of the other signal lines (drain lines) Y5 to Yn.
[0041]
When the application of the input video signal to the scanning line (gate line) X1 is completed, the gate pulse G2 is then supplied to the scanning line (gate line) X2 of the liquid crystal panel as shown in FIG. Supply. While the gate pulse G1 is being supplied, the video signal input enable switch SW10 and the video signal output enable switch SW11 are turned on as described above. In this case, for each signal line (drain line) Y1 to Yn in the scanning line (gate line) X2, an input video signal having an inverted polarity as compared with the case of the scanning line (gate line) X1 is a pixel electrode. To be applied.
[0042]
That is, for the signal line (drain line) Y1, the sampling switch SW1, the output changeover switch SW9, and the out enable switch SW4 are turned on by the flip-flop FF (see the broken line and the thick line in FIG. 6). The video signal is sampled by the sampling capacitor C1, and the input video signal sampled by the sampling capacitor C2 is supplied to the signal line (drain line) Y1 via the inverting amplifier 11 and the out enable switch SW4. As a result, the inverted input video signal is applied to the pixel electrode of the signal line (drain line) Y1.
[0043]
The signal line (drain line) Y2 is turned on by the sampling switch SW2, the output changeover switch SW6 and the out enable switch SW3 being turned on by the flip-flop FF (see the broken line and the thick line in FIG. 6). The video signal is sampled by the sampling capacitor C2, and the input video signal sampled by the sampling capacitor C1 is supplied to the signal line (drain line) Y2 via the non-inverting amplifier 10 and the out enable switch SW3. As a result, the input video signal that is not inverted is applied to the pixel electrode of the signal line (drain line) Y2.
[0044]
Thereafter, similarly to the other scanning lines (gate lines) X3 to Xm, the sampled input video signal is inverted for each signal line and also inverted for each scanning line and applied to the pixel electrode. .
[0045]
As described above, according to the second embodiment described above, applied voltages having different polarities are alternately applied to the liquid crystal pixels of the liquid crystal panel for each signal line, and applied voltages having different polarities for each scanning line. Are applied alternately. Therefore, when an interlaced image signal is displayed at a high resolution by line-increasing driving, line inversion driving can be performed, flicker can be reduced, display image quality can be improved, and pixel inversion driving is performed. And display image quality can be further improved.
[0046]
In the second embodiment, the output level of the two output terminals of one flip-flop FF and the output level of the two output terminals of the other flip-flop FF are reversed in the output circuit corresponding to the adjacent signal line. Although the output levels of the two output terminals of each flip-flop FF are the same, an inverter may be provided at each output terminal of the other flip-flop FF to invert the output level. Similarly, the output levels of the two output terminals of the flip-flop FF may be the same, and the connection between each output terminal and each switch group may be reversed for each signal line.
[0047]
【The invention's effect】
According to the first aspect of the present invention, when one of the output amplifiers is a non-inverting amplifier, the other is an inverting amplifier, and the input video signal is sent to a signal line, Corresponding to each signal line for each scanning period, the first switching means sends a display signal whose polarity is inverted to each signal line for each scanning line. Either the inverting amplifier or the non-inverting amplifier Sampling means sampled By supplying the input video signal while switching, when the interlaced input video signal is displayed at a high resolution by line-increasing driving, line inversion driving can be performed, and flicker can be reduced to improve display image quality. The advantage is obtained.
[0049]
Claims 2 According to the described invention, the common electrode potential applied to the common electrode that is a common electrode with respect to the signal line and the scanning line is inverted for each scanning line. When a signal is displayed at a high resolution by line-increasing driving, line inversion driving can be performed, and there is an advantage that flicker can be reduced and display image quality can be improved.
[0050]
Claims 3 According to the described invention, When one of the output amplifiers is a non-inverting amplifier, the other is an inverting amplifier, and the input video signal is sent to a signal line, By the second switching means, For each scan line and said Polarity was inverted for each signal line Display signal To send Every scan period and within one scan period, The non-inverting amplifier or the inverting amplifier Sampling means sampled Since the supply of the input video signal is switched, the pixel inversion driving can be performed, and further, the display image quality can be further improved.
[0052]
Claims 4 According to the described invention, since the common electrode potential applied to the common electrode serving as a common electrode is fixed to a predetermined potential with respect to the signal line and the scanning line, pixel inversion driving can be performed. In addition, there is an advantage that the display image quality can be further improved.
[0053]
Claims 5 According to the invention described above, the input video signal having the same polarity in a plurality of continuous scanning lines can be used for the input video signal. 4 When the interlaced image signal is displayed at a high resolution by line-increasing driving, the line inversion driving can be performed, the flicker can be reduced, and the display image quality can be improved. Pixel inversion driving can be performed, and further, an advantage that display image quality can be further improved is obtained.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a partial configuration of an output circuit of a signal driver in a liquid crystal display driving device according to a first embodiment of the present invention.
FIG. 2 is a timing chart for explaining the operation of the liquid crystal display driving device according to the first embodiment;
FIG. 3 is a conceptual diagram for explaining the operation of the liquid crystal display driving device according to the first embodiment;
FIG. 4 is a circuit diagram showing a partial configuration of an output circuit of a signal driver in a liquid crystal display driving device according to a second embodiment of the present invention.
FIG. 5 is a timing chart for explaining the operation of the liquid crystal display driving device according to the second embodiment;
FIG. 6 is a conceptual diagram for explaining the operation of the liquid crystal display driving device according to the second embodiment.
FIG. 7 is a circuit diagram showing a partial configuration of an output circuit of a signal driver in a liquid crystal display driving device to which a conventional full line driving method is applied.
FIG. 8 is a timing chart for explaining the operation of an output circuit of a conventional signal driver.
[Explanation of symbols]
10 Non-inverting amplifier
11 Inverting amplifier
SW1, SW2 sampling switch
C1, C2 sampling capacitors
SW3, SW4 Out enable switch
SW5 Precharge switch
SW6 output changeover switch (first changeover means, second changeover means)
SW7 output selector switch (first switching means)
SW8 output selector switch (first switching means)
SW9 output selector switch (first switching means, second switching means)
FF flip-flop (second switching means)

Claims

For each of a plurality of signal lines constituting the liquid crystal display device, two sets of sampling means for sampling an input video composed of an analog signal and an output amplifier for outputting an input video signal sampled by the sampling means are arranged in parallel. in the liquid crystal display driving apparatus comprising an output circuit for sending said input video signal in which the sampling means sampled the corresponding signal line from any of said output amplifier,
One of the output amplifiers is a non-inverting amplifier, the other is an inverting amplifier,
Input video sampled by the sampling means to the non-inverting amplifier or the inverting amplifier corresponding to each signal line for each scanning period in order to send a display signal whose polarity is inverted to each signal line for each scanning line First switching means for switching the supply of signals;
The liquid crystal display driving apparatus is characterized in that comprises a.

The relative signal lines and the scanning lines, a common electrode potential applied to the common electrode as the common electrode, the liquid crystal display driving apparatus according to claim 1, wherein inverting the polarity for each scanning line.

Two sets of sampling means for sampling an input video composed of analog signals and an output amplifier for outputting the input video signal sampled by the sampling means are arranged in parallel for each of a plurality of signal lines constituting the liquid crystal display device. In the liquid crystal display driving device comprising an output circuit for sending the input video signal sampled by the sampling means to a corresponding signal line from any of the output amplifiers,
One of the output amplifiers is a non-inverting amplifier, the other is an inverting amplifier,
The sampling means to the non-inverting amplifier or the inverting amplifier corresponding to each signal line in each scanning period and within one scanning period in order to send a display signal whose polarity is inverted every scanning line and every signal line A liquid crystal display driving device comprising second switching means for switching the supply of the input video signal sampled by .

4. The liquid crystal display driving device according to claim 3 , wherein a common electrode potential applied to a common electrode serving as a common electrode is fixed to a predetermined potential for the signal line and the scanning line.

5. The liquid crystal display driving device according to claim 1, wherein the input video signal has the same polarity in a plurality of continuous scanning lines.