JP3668905B2 - Ｆ２ｆ信号復調方式 - Google Patents
Ｆ２ｆ信号復調方式 Download PDFInfo
- Publication number
- JP3668905B2 JP3668905B2 JP15850995A JP15850995A JP3668905B2 JP 3668905 B2 JP3668905 B2 JP 3668905B2 JP 15850995 A JP15850995 A JP 15850995A JP 15850995 A JP15850995 A JP 15850995A JP 3668905 B2 JP3668905 B2 JP 3668905B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- determined
- logic
- jitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、周波数変復調方式で磁気記録された０及び１信号に対応するＦ及び２Ｆ信号を読み取る方法にかかわり、特に記録媒体の走行速度に変化が生じても、安定した正確な読み取りが行なえるものに関する。
【０００２】
【従来の技術】
Ｆ２Ｆ信号とは、図１上段に示すように、クロック間のセンターにパルスが有れば論理“１”とし、無ければ“０”とする信号である。また、この信号をフリップフロップで処理した図１下段のような信号も、Ｆ２Ｆ信号と呼ばれる。従来、この信号を復調するには、図２に示すように、あるビット（既に０，１判定済み）のビット幅をＴとして、３／４Ｔ（５／７、５／８等が使用される例もある）の間に、次のパルス（図１下段の表示ではビット反転）があれば、そのビットは論理“１”、無ければ論理“０”と判定する方法が一般に行なわれている。
【０００３】
クロック周期が一定であれば、この方法で完全に復調できる筈である。しかし現実には、機構的、電気的、磁気的等々の要因でクロック周期にはバラツキがでる。隣り合った２つのビット幅をＴｆ（前のビット）、Ｔｒ（後ろのビット）とした時、この間のバラツキを示す数値として、（（Ｔｒ−Ｔｆ）／Ｔｆ）×１００、または、（（Ｔｒ−Ｔｆ）／（Ｔｒ＋Ｔｆ））×１００（何れも単位は％）等の数値が使われ、ジッターと呼ばれる。上記従来方式によれば、判定基準として３／４Ｔ、ジッター値として（（Ｔｒ−Ｔｆ）／Ｔｆ）×１００を使用した場合において、論理“１”判定の場合には、プラス５０％未満或いはマイナスならば正しく判定される。また、論理“０”判定の場合には、マイナス２５％未満或いはプラスならば正しく判定される。しかし、この範囲を外れるジッター値の場合には、判定がエラーとなる問題があった。
【０００４】
この点を改良する目的で、特開昭６０−１３６０６３号公報に示される様に、基準ビットとして数ビットの平均値を採る方法が提案されている。しかし、この方法は、隣り合ったビット間の急激なジッター変動に対する効果はあまり期待できないばかりか、隣り合ったビットのみを比較する場合には問題にならない穏やかなジッター変動が問題となる可能性もある。
【０００５】
【発明が解決しようとする課題】
上記従来方式の問題点に鑑み、より大きなジッター変動にも対応できる復調方式を提案する。
【０００６】
【課題を解決するための手段】
本発明は、まず、判定しようとするビット（被判定ビット）を含むその前後数ビットについて、論理の組合せを作る。次いで、各組合せにおいてそれぞれジッター値の列を求め、各組合せにおけるジッター値の絶対値の最大値を求める。そして、最大値の中で最小なものとなる論理の組を選出し、それに基づいて被判定ビットの０，１判定を行なうものである。この理論は、以下の現象に基づいて、本発明者が開発したものである。
【０００７】
図３は、故意にジッター値が大きくなる状態にした時のＦ２Ｆ信号の実測データの一部である。ここで、従来方式の判定基準である５／７Ｔ、ジッターとして（（Ｔｒ−Ｔｆ）／（Ｔｒ＋Ｔｆ））×１００（％）を使用すると、判定済の基準ビットＴｒｅｆ（被判定ビットの１つ前のビット）の５／７は、１９２×５÷７＝１３7.１μＳとなり、Ｔ１より小さくなる。従って、従来方式では、Ｔ１は論理“０”と判定される。しかし、本来、図のように（Ｔ１＋Ｔ２）は論理“１”であり、読み取りエラーとなる。ここで、引続きＴ２、Ｔ３も論理“０”と判定されるが、この場合、Ｔ２、Ｔ３間のジッターは、（（３９４−１６６）／（３９４＋１６６））×１００＝４0.７％となる。一方、前記の最初の読み取りエラーの原因となった部分のジッターは、（（１３８＋１６６）−１９９）／（（１３８＋１６６）＋１９９））×１００＝２2.６％となる。
【０００８】
この例に示されるように、一般に、あるビットの判定を誤った場合、そのビットに続く数ビット内で、本来エラー原因となったジッターよりもかなり大きな（見かけ上の）ジッター変動が起きる傾向がある。このことから、逆に、あるビット（被判定ビット）を判定する場合、そのビットに続く数ビット内での各ジッター値の最大が最小となるような論理を選べば、結果としてそれが正しい論理である可能性が大きいことになる。
【０００９】
尚、被判定ビットの前の各ビットは、それぞれ判定済である。但し、ジッター値を求めるために、その１つ前のビット（１つ前と２つ前のビットの和が基準になることもある）は、基準ビット（Ｔｒｅｆ）として必要である。また、後のビットについては、０ビットの時、原理上、従来方式と同程度の判定能力となる。１ビット以上で、従来方式より高い判定能力となり、後述の例のように、ビット数を増やすほどデータの確度は増すが、逆に処理が複雑になるため、後に例示する４ビット程度までが実用的と思われる。また、判定能力としては、実験上３ビット以上であれば、十分な様である。
【００１０】
【実施例】
以下、上記理論に基づいた処理の例を実施例として示す。前記同様、図３に示すビット列に基づいて、前記した後のビットとして１ビットを使用する場合、２ビットを使用する場合、３ビットを使用する場合、及び４ビットを使用する場合に分けて、被判定ビット（Ｔ１）が論理“１”であるか論理“０”であるかの判定を行なう。
【００１１】
〔実施例 １〕
（例１：１ビットを使用する場合）
図３において、Ｔｒｅｆを判定済の基準ビットとし、Ｔ１を被判定ビットとする。更に、Ｔ２を加えたビット列を考える。Ｔ１、Ｔ２の論理の組合せとしては、▲１▼（０，０）、▲２▼（０，１）、▲３▼（１）の３通りとなる。これに、Ｔｒｅｆを加えた場合の各々のジッターは、以下のようになる。各列の最右欄が、ジッター値の絶対値の最大値である。
▲１▼ −１6.４ ／ 9.２ → １6.４
▲２▼ −１6.４ ／ ４1.３ → ４1.３
▲３▼ ２2.６ ／（ 9.２） → ２2.６
ここで、（ ）内は論理“１”の場合の前半と後半のパルス間のジッターである。また、▲２▼については、Ｔ２×２を論理“１”のビット幅とする。この結果より、▲１▼の論理が最も確からしいことになり、Ｔ１が論理“０”と判定されるが、これは誤判定である。この例のジッター変動に対しては、後の１ビットのみの参照では、能力不足であることが分かる。
【００１２】
（例２：２ビットを使用する場合）
図３において、Ｔｒｅｆを判定済の基準ビットとし、Ｔ１を被判定ビットとする。更に、Ｔ２、Ｔ３までのビット列を考える。Ｔ１〜Ｔ３の論理の組合せとしては、▲１▼（０，０，０）、▲２▼（０，０，１）、▲３▼（０，１）、▲４▼（１，０）、▲５▼（１，１）の５つのパターンがある。これに、Ｔｒｅｆを加えた場合の各々のジッターは、以下のようになる。各列の最右欄が、ジッター値の絶対値の最大値である。
▲１▼ −１6.４ ／ 9.２ ／ ４0.７ → ４0.７
▲２▼ −１6.４ ／ 9.２ ／ ６5.２ → ６5.２
▲３▼ −１6.４ ／ ６0.５ ／ （４0.７） → ６0.５
▲４▼ ２2.６ ／ １2.９ ／ （ 9.２） → ２2.６
▲５▼ ２2.６ ／ ４4.３ ／ （ 9.２） → ４4.３
ここで、（ ）内は論理“１”の場合の前半と後半のパルス間のジッターである。また、▲２▼、▲５▼については、Ｔ３×２を論理“１”のビット幅とする。この結果より、▲４▼の論理が最も確からしいことになり、（Ｔ１＋Ｔ２）が論理“１”と判定される。
【００１３】
次に、Ｔ１＋Ｔ２を基準ビットとして、Ｔ３を判定する。以後、同様の操作を繰り返すことにより、全ビットの判定ができる。
【００１４】
（例３：３ビットを使用する場合）
例１のビット列に加えて、Ｔ４までを考慮する。Ｔ１〜Ｔ４の論理の組合せとしては、▲１▼（０，０，０，０）、▲２▼（０，０，０，１）、▲３▼（０，０，１）、▲４▼（０，１，０）、▲５▼（０，１，１）、▲６▼（１，０，０）、▲７▼（１，０，１）、▲８▼（１，１）の８つのパターンとなる。これに、Ｔｒｅｆを加えた場合の各々のジッターは、以下のようになる。各列の最右欄が、ジッター値の絶対値の最大値である。
▲１▼ −１6.４ ／ 9.２ ／ ４0.７ ／ −３0.０ → ４0.７
▲２▼ −１6.４ ／ 9.２ ／ ４0.７ ／ 3.７ → ４0.７
▲３▼ −１6.４ ／ 9.２ ／ ５7.０ ／（−３0.０） → ５7.０
▲４▼ −１6.４ ／ ６0.５ ／ −４5.１ ／（ ４0.７） → ６0.５
▲５▼ −１6.４ ／ ６0.５ ／ −１3.８ ／（ ４0.７） → ６0.５
▲６▼ ２2.６ ／ １2.９ ／ −３0.０ ／（ 9.２） → ３0.０
▲７▼ ２2.６ ／ １2.９ ／ 3.７ ／（ 9.２） → ２2.６
▲８▼ ２2.６ ／ ３3.２ ／ （ 9.２）／（−３0.０） → ３3.２
ここで、（ ）内は論理“１”の場合の前半と後半のパルス間のジッターである。また、▲２▼、▲５▼、▲７▼については、Ｔ４×２を論理“１”のビット幅とする。この結果より、▲７▼の論理が最も確からしいことになり、（Ｔ１＋Ｔ２）が論理“１”と判定される。次に、Ｔ１＋Ｔ２を基準ビットとして、Ｔ３を判定する。以後、同様の操作を繰り返すことにより、全ビットの判定ができる。
【００１５】
（例４：４ビットを使用する場合）
例１、例２と同様の方法で、Ｔ５までを考慮する。Ｔ１〜Ｔ５の論理の組合せとしては、▲１▼（０，０，０，０，０）、▲２▼（０，０，０，０，１）、▲３▼（０，０，０，１）、▲４▼（０，０，１，０）、▲５▼（０，０，１，１）、▲６▼（０，１，０，０）、▲７▼（０，１，０，１）、▲８▼（０，１，１）、▲９▼（１，０，０，０）、(10)（１，０，０，１）、(11)（１，０，１）、(12)（１，１，０）、(13)（１，１，１）の１３つのパターンとなる。これに、Ｔｒｅｆを加えた場合の各々のジッターは、以下のようになる。各列の最右欄が、ジッター値の絶対値の最大値である。
▲１▼−１6.４ ／ 9.２ ／ ４0.７ ／ −３0.０ ／ −1.９ →４0.７
▲２▼−１6.４ ／ 9.２ ／ ４0.７ ／ −３0.０ ／ ３1.６ →４0.７
▲３▼−１6.４ ／ 9.２ ／ ４0.７ ／ 2.７ ／（ −1.９）→４0.７
▲４▼−１6.４ ／ 9.２ ／ ５7.０ ／ −４9.６ ／（−３0.０）→５7.０
▲５▼−１6.４ ／ 9.２ ／ ５7.０ ／ −１9.５ ／（−３0.０）→５7.０
▲６▼−１6.４ ／６0.５ ／−４5.１ ／ − 1.９ ／（ ４0.７）→６0.５
▲７▼−１6.４ ／６0.５ ／−４5.１ ／ ３1.６ ／（ ４0.７）→６0.５
▲８▼−１6.４ ／６0.５ ／−１4.８ ／（ ４0.７）／（− 1.９）→６0.５
▲９▼ ２2.６ ／１2.９ ／−３0.０ ／ − 1.９ ／（ 9.２）→３0.０
(10)２2.６ ／１2.９ ／−３0.０ ／ ３1.６ ／（ 9.２）→３1.６
(11)２2.６ ／１2.９ ／ 2.７ ／（ 9.２）／（− 1.９）→２2.６
(12)２2.６ ／３3.２ ／−４9.６ ／（ 9.２）／（−３0.０）→４9.６
(13)２2.６ ／３3.２ ／−１9.５ ／（ 9.２）／（−３0.０）→３3.２
ここで、（ ）内は論理“１”の場合の前半と後半のパルス間のジッターである。また、▲２▼、▲５▼、▲７▼、(10)及び(13)については、Ｔ５×２を論理“１”のビット幅とする。この結果より、(11)の論理が最も確からしいことになり、（Ｔ１＋Ｔ２）が論理“１”と判定される。次に、Ｔ１＋Ｔ２を基準ビットとして、Ｔ３を判定する。以後、同様の操作を繰り返すことにより、全ビットの判定ができる。
【００１６】
以下、同様にビット数を増やすことが可能である。但し、ビット数が増える程処理が煩雑になり、あまりビット数が増えることは好ましく無い。本実施例の場合では、２ビット（例２）〜４ビット（例４）が同じ結果になったが、実測データによっては、２ビットではエラーになることもある。
【００１７】
例えば、以下のビット列は、後のビットとして１ビット及び２ビットを使用する場合、正しい判定が出来ない。３ビット以上であれば、正しい判定ができる。尚、（ ）内が、本来の論理“１”である。
Ｔref Ｔ１ （Ｔ２ Ｔ３） Ｔ４ （Ｔ５ Ｔ６）
（被判定ビット）
２４２ １９２ １３８ １６６ ３９４ ２１２ ２０４
【００１８】
〔実施例 ２〕
以下に示すビット列は、従来方式ではエラーとなり、本発明方式では正しく読み出せる他の例である。但し、▲１▼〜▲３▼は前述の１〜４ビットを用いる全ての場合に正しい結果が得られるが、▲４▼に関しては、１ビットの場合はエラーとなり、２ビット以上ならば正しく判定される。尚、各ビット列において、（ ）で括ったものが、本来論理“１”のビットであり、〔 〕内が従来方式でのエラービットである。単位は全てμｓである。
▲１▼(1６８，１５8)，[2２8]，(1１２，１１4)，２４８
▲２▼３３２，(1４８，１３2)，[1８6]，(1０２，１１0)
▲３▼３２６，[2２4]，(1１４，１１4)，(1２８，１５2)
▲４▼(1８２，１５4)，[2３6]，２１８，(1３４，１５2)
【００１９】
上述した本発明方式を具現化するものとしては、様々なソフト的或いはハード的な手段が考えられる。以下、ソフトで具現化するものと、ハードで具現化するものの一例を、説明する。これは単なる一例であり、本発明の精神を逸脱しない範囲で、またデータの信頼性を損なわない範囲で、変更、改良、簡略化等が可能なことは言うまでもない。
【００２０】
図４は、本発明方式をソフトウエアにより実現する例である。ここで、磁気ヘッド１より読み出されたアナログ信号は、波形整形回路２により、前述したＦ２Ｆ信号（図３）に整形される。ＣＰＵ４は、Ｉ／Ｏポート３を介してこの信号を読み込み、個々のパルス幅をカウントし、メモリ５に順次ストアする。このデータに対し、前述した演算及び処理を行い、Ｆ２Ｆ信号のデコードを行なう。
【００２１】
図５は、本方式をハードウエアにより実現する例を示す。磁気ヘッド１より読み出されたアナログ信号は、波形整形回路２により、Ｆ２Ｆ信号に整形される。符号６はカウンタであり、得られたＦ２Ｆ信号の立ち上がり（又は立ち下がり）によりリセットされて、カウントを開始する。符号７〜１１は、レジスタである。Ｆ２Ｆ信号に同期して、レジスタ７にはカウンタ６のカウンタ値、各レジスタ８〜レジスタ１０には、前段のレジスタ値がセットされる。レジスタ１１には、被判定ビットが“０”の場合は「レジスタ１０」のレジスタ値、“１”の場合は演算回路１２より「レジスタ９の値＋レジスタ１０の値」がセットされる。ここで、前述した演算及び処理に従って言えば、レジスタ１１が判定済の基準ビットとなり、レジスタ１０が被判定ビットとなる。
【００２２】
演算回路１２は、加算、減算、乗算、除算、比較演算回路等から構成され、ＳＴＡＲＴ信号がＯＮになってのち、最初の（または、数ビット読み捨てたのち）Ｆ２Ｆ信号の立ち上がり（又は立ち下がり）より、前述の“０”、“１”判定の演算を行い、結果をリードデータ、リードクロックに分離して出力する。その後、被判定ビットが“０”だった場合は、次のＦ２Ｆ信号により次の演算動作に入り、“１”だった場合には、「レジスタ９の値＋レジスタ１０」の値をレジスタ１１にセットし、次の次のＦ２Ｆ信号により、次の演算動作に入る。
【００２３】
選択回路１３は、レジスタ１０とレジスタ１１の間に配置され、レジスタ１１にロードするデータを、前段階のレジスタ１０のデータとするか、或いは演算回路より（レジスタ９＋レジスタ１０）のデータをロードするかを、被判定ビットの論理が“０”か“１”かにより切り換える働きをする。
【００２４】
尚、最初の基準ビットの論理の決定については、本発明の本質とは直接関係しないため詳述は避けるが、例えば、磁気カードにおいては、通常カード端より正規のデータ一位置までの間、プリアンブルと呼ばれる論理“０”のみが、数１０ビット書かれた領域がある。この場合には、プリアンブル部での読み出しビットを自動的に論理“０”とし、最初の基準ビットとすれば良いことになる。
【００２５】
【発明の効果】
以上詳細に説明したように、本発明のＦ２Ｆ信号復調方式は、判定しようとするビットを含むその前後数ビット間のジッター値の絶対値の最大値が最小となるような理論の組合せを選択することにより、そのビットの０，１判定を行なうものである。
【００２６】
従って、従来方式のように前のビットのみを基準として被判定ビットを判定するものでは無いため、急激なジッター変動にも影響を受けず、“１”、“０”判定のエラー率を大幅に下げることができる。また、逆に、従来高い精度を必要としたカード搬送系をラフなものにすることができるため、装置のコストダウンが可能になる。
【００２７】
尚、本発明方式は、単独で用いてもよいし、従来方式と組合せる（例えば、従来方式でエラーした部分を、本方式で再デコードする等）ことも、当然に可能である。
【図面の簡単な説明】
【図１】パルスとＦ２Ｆ信号の関係を示すグラフである。
【図２】従来方式によるデータ識別法を示すグラフである。
【図３】ビット列の一例を示すグラフである。
【図４】本方式をソフトウエアにより実現する装置の一例を示すブロック図である。
【図５】本方式をハードウエアにより実現する装置の一例を示すブロック図である。
【符号の説明】
１ 磁気ヘッド
２ 波形整形回路
３ Ｉ／Ｏポート
４ ＣＰＵ
５ メモリ
６ カウンタ
７〜１１ レジスタ
１２ 演算回路
１３ 選択回路
【産業上の利用分野】
本発明は、周波数変復調方式で磁気記録された０及び１信号に対応するＦ及び２Ｆ信号を読み取る方法にかかわり、特に記録媒体の走行速度に変化が生じても、安定した正確な読み取りが行なえるものに関する。
【０００２】
【従来の技術】
Ｆ２Ｆ信号とは、図１上段に示すように、クロック間のセンターにパルスが有れば論理“１”とし、無ければ“０”とする信号である。また、この信号をフリップフロップで処理した図１下段のような信号も、Ｆ２Ｆ信号と呼ばれる。従来、この信号を復調するには、図２に示すように、あるビット（既に０，１判定済み）のビット幅をＴとして、３／４Ｔ（５／７、５／８等が使用される例もある）の間に、次のパルス（図１下段の表示ではビット反転）があれば、そのビットは論理“１”、無ければ論理“０”と判定する方法が一般に行なわれている。
【０００３】
クロック周期が一定であれば、この方法で完全に復調できる筈である。しかし現実には、機構的、電気的、磁気的等々の要因でクロック周期にはバラツキがでる。隣り合った２つのビット幅をＴｆ（前のビット）、Ｔｒ（後ろのビット）とした時、この間のバラツキを示す数値として、（（Ｔｒ−Ｔｆ）／Ｔｆ）×１００、または、（（Ｔｒ−Ｔｆ）／（Ｔｒ＋Ｔｆ））×１００（何れも単位は％）等の数値が使われ、ジッターと呼ばれる。上記従来方式によれば、判定基準として３／４Ｔ、ジッター値として（（Ｔｒ−Ｔｆ）／Ｔｆ）×１００を使用した場合において、論理“１”判定の場合には、プラス５０％未満或いはマイナスならば正しく判定される。また、論理“０”判定の場合には、マイナス２５％未満或いはプラスならば正しく判定される。しかし、この範囲を外れるジッター値の場合には、判定がエラーとなる問題があった。
【０００４】
この点を改良する目的で、特開昭６０−１３６０６３号公報に示される様に、基準ビットとして数ビットの平均値を採る方法が提案されている。しかし、この方法は、隣り合ったビット間の急激なジッター変動に対する効果はあまり期待できないばかりか、隣り合ったビットのみを比較する場合には問題にならない穏やかなジッター変動が問題となる可能性もある。
【０００５】
【発明が解決しようとする課題】
上記従来方式の問題点に鑑み、より大きなジッター変動にも対応できる復調方式を提案する。
【０００６】
【課題を解決するための手段】
本発明は、まず、判定しようとするビット（被判定ビット）を含むその前後数ビットについて、論理の組合せを作る。次いで、各組合せにおいてそれぞれジッター値の列を求め、各組合せにおけるジッター値の絶対値の最大値を求める。そして、最大値の中で最小なものとなる論理の組を選出し、それに基づいて被判定ビットの０，１判定を行なうものである。この理論は、以下の現象に基づいて、本発明者が開発したものである。
【０００７】
図３は、故意にジッター値が大きくなる状態にした時のＦ２Ｆ信号の実測データの一部である。ここで、従来方式の判定基準である５／７Ｔ、ジッターとして（（Ｔｒ−Ｔｆ）／（Ｔｒ＋Ｔｆ））×１００（％）を使用すると、判定済の基準ビットＴｒｅｆ（被判定ビットの１つ前のビット）の５／７は、１９２×５÷７＝１３7.１μＳとなり、Ｔ１より小さくなる。従って、従来方式では、Ｔ１は論理“０”と判定される。しかし、本来、図のように（Ｔ１＋Ｔ２）は論理“１”であり、読み取りエラーとなる。ここで、引続きＴ２、Ｔ３も論理“０”と判定されるが、この場合、Ｔ２、Ｔ３間のジッターは、（（３９４−１６６）／（３９４＋１６６））×１００＝４0.７％となる。一方、前記の最初の読み取りエラーの原因となった部分のジッターは、（（１３８＋１６６）−１９９）／（（１３８＋１６６）＋１９９））×１００＝２2.６％となる。
【０００８】
この例に示されるように、一般に、あるビットの判定を誤った場合、そのビットに続く数ビット内で、本来エラー原因となったジッターよりもかなり大きな（見かけ上の）ジッター変動が起きる傾向がある。このことから、逆に、あるビット（被判定ビット）を判定する場合、そのビットに続く数ビット内での各ジッター値の最大が最小となるような論理を選べば、結果としてそれが正しい論理である可能性が大きいことになる。
【０００９】
尚、被判定ビットの前の各ビットは、それぞれ判定済である。但し、ジッター値を求めるために、その１つ前のビット（１つ前と２つ前のビットの和が基準になることもある）は、基準ビット（Ｔｒｅｆ）として必要である。また、後のビットについては、０ビットの時、原理上、従来方式と同程度の判定能力となる。１ビット以上で、従来方式より高い判定能力となり、後述の例のように、ビット数を増やすほどデータの確度は増すが、逆に処理が複雑になるため、後に例示する４ビット程度までが実用的と思われる。また、判定能力としては、実験上３ビット以上であれば、十分な様である。
【００１０】
【実施例】
以下、上記理論に基づいた処理の例を実施例として示す。前記同様、図３に示すビット列に基づいて、前記した後のビットとして１ビットを使用する場合、２ビットを使用する場合、３ビットを使用する場合、及び４ビットを使用する場合に分けて、被判定ビット（Ｔ１）が論理“１”であるか論理“０”であるかの判定を行なう。
【００１１】
〔実施例 １〕
（例１：１ビットを使用する場合）
図３において、Ｔｒｅｆを判定済の基準ビットとし、Ｔ１を被判定ビットとする。更に、Ｔ２を加えたビット列を考える。Ｔ１、Ｔ２の論理の組合せとしては、▲１▼（０，０）、▲２▼（０，１）、▲３▼（１）の３通りとなる。これに、Ｔｒｅｆを加えた場合の各々のジッターは、以下のようになる。各列の最右欄が、ジッター値の絶対値の最大値である。
▲１▼ −１6.４ ／ 9.２ → １6.４
▲２▼ −１6.４ ／ ４1.３ → ４1.３
▲３▼ ２2.６ ／（ 9.２） → ２2.６
ここで、（ ）内は論理“１”の場合の前半と後半のパルス間のジッターである。また、▲２▼については、Ｔ２×２を論理“１”のビット幅とする。この結果より、▲１▼の論理が最も確からしいことになり、Ｔ１が論理“０”と判定されるが、これは誤判定である。この例のジッター変動に対しては、後の１ビットのみの参照では、能力不足であることが分かる。
【００１２】
（例２：２ビットを使用する場合）
図３において、Ｔｒｅｆを判定済の基準ビットとし、Ｔ１を被判定ビットとする。更に、Ｔ２、Ｔ３までのビット列を考える。Ｔ１〜Ｔ３の論理の組合せとしては、▲１▼（０，０，０）、▲２▼（０，０，１）、▲３▼（０，１）、▲４▼（１，０）、▲５▼（１，１）の５つのパターンがある。これに、Ｔｒｅｆを加えた場合の各々のジッターは、以下のようになる。各列の最右欄が、ジッター値の絶対値の最大値である。
▲１▼ −１6.４ ／ 9.２ ／ ４0.７ → ４0.７
▲２▼ −１6.４ ／ 9.２ ／ ６5.２ → ６5.２
▲３▼ −１6.４ ／ ６0.５ ／ （４0.７） → ６0.５
▲４▼ ２2.６ ／ １2.９ ／ （ 9.２） → ２2.６
▲５▼ ２2.６ ／ ４4.３ ／ （ 9.２） → ４4.３
ここで、（ ）内は論理“１”の場合の前半と後半のパルス間のジッターである。また、▲２▼、▲５▼については、Ｔ３×２を論理“１”のビット幅とする。この結果より、▲４▼の論理が最も確からしいことになり、（Ｔ１＋Ｔ２）が論理“１”と判定される。
【００１３】
次に、Ｔ１＋Ｔ２を基準ビットとして、Ｔ３を判定する。以後、同様の操作を繰り返すことにより、全ビットの判定ができる。
【００１４】
（例３：３ビットを使用する場合）
例１のビット列に加えて、Ｔ４までを考慮する。Ｔ１〜Ｔ４の論理の組合せとしては、▲１▼（０，０，０，０）、▲２▼（０，０，０，１）、▲３▼（０，０，１）、▲４▼（０，１，０）、▲５▼（０，１，１）、▲６▼（１，０，０）、▲７▼（１，０，１）、▲８▼（１，１）の８つのパターンとなる。これに、Ｔｒｅｆを加えた場合の各々のジッターは、以下のようになる。各列の最右欄が、ジッター値の絶対値の最大値である。
▲１▼ −１6.４ ／ 9.２ ／ ４0.７ ／ −３0.０ → ４0.７
▲２▼ −１6.４ ／ 9.２ ／ ４0.７ ／ 3.７ → ４0.７
▲３▼ −１6.４ ／ 9.２ ／ ５7.０ ／（−３0.０） → ５7.０
▲４▼ −１6.４ ／ ６0.５ ／ −４5.１ ／（ ４0.７） → ６0.５
▲５▼ −１6.４ ／ ６0.５ ／ −１3.８ ／（ ４0.７） → ６0.５
▲６▼ ２2.６ ／ １2.９ ／ −３0.０ ／（ 9.２） → ３0.０
▲７▼ ２2.６ ／ １2.９ ／ 3.７ ／（ 9.２） → ２2.６
▲８▼ ２2.６ ／ ３3.２ ／ （ 9.２）／（−３0.０） → ３3.２
ここで、（ ）内は論理“１”の場合の前半と後半のパルス間のジッターである。また、▲２▼、▲５▼、▲７▼については、Ｔ４×２を論理“１”のビット幅とする。この結果より、▲７▼の論理が最も確からしいことになり、（Ｔ１＋Ｔ２）が論理“１”と判定される。次に、Ｔ１＋Ｔ２を基準ビットとして、Ｔ３を判定する。以後、同様の操作を繰り返すことにより、全ビットの判定ができる。
【００１５】
（例４：４ビットを使用する場合）
例１、例２と同様の方法で、Ｔ５までを考慮する。Ｔ１〜Ｔ５の論理の組合せとしては、▲１▼（０，０，０，０，０）、▲２▼（０，０，０，０，１）、▲３▼（０，０，０，１）、▲４▼（０，０，１，０）、▲５▼（０，０，１，１）、▲６▼（０，１，０，０）、▲７▼（０，１，０，１）、▲８▼（０，１，１）、▲９▼（１，０，０，０）、(10)（１，０，０，１）、(11)（１，０，１）、(12)（１，１，０）、(13)（１，１，１）の１３つのパターンとなる。これに、Ｔｒｅｆを加えた場合の各々のジッターは、以下のようになる。各列の最右欄が、ジッター値の絶対値の最大値である。
▲１▼−１6.４ ／ 9.２ ／ ４0.７ ／ −３0.０ ／ −1.９ →４0.７
▲２▼−１6.４ ／ 9.２ ／ ４0.７ ／ −３0.０ ／ ３1.６ →４0.７
▲３▼−１6.４ ／ 9.２ ／ ４0.７ ／ 2.７ ／（ −1.９）→４0.７
▲４▼−１6.４ ／ 9.２ ／ ５7.０ ／ −４9.６ ／（−３0.０）→５7.０
▲５▼−１6.４ ／ 9.２ ／ ５7.０ ／ −１9.５ ／（−３0.０）→５7.０
▲６▼−１6.４ ／６0.５ ／−４5.１ ／ − 1.９ ／（ ４0.７）→６0.５
▲７▼−１6.４ ／６0.５ ／−４5.１ ／ ３1.６ ／（ ４0.７）→６0.５
▲８▼−１6.４ ／６0.５ ／−１4.８ ／（ ４0.７）／（− 1.９）→６0.５
▲９▼ ２2.６ ／１2.９ ／−３0.０ ／ − 1.９ ／（ 9.２）→３0.０
(10)２2.６ ／１2.９ ／−３0.０ ／ ３1.６ ／（ 9.２）→３1.６
(11)２2.６ ／１2.９ ／ 2.７ ／（ 9.２）／（− 1.９）→２2.６
(12)２2.６ ／３3.２ ／−４9.６ ／（ 9.２）／（−３0.０）→４9.６
(13)２2.６ ／３3.２ ／−１9.５ ／（ 9.２）／（−３0.０）→３3.２
ここで、（ ）内は論理“１”の場合の前半と後半のパルス間のジッターである。また、▲２▼、▲５▼、▲７▼、(10)及び(13)については、Ｔ５×２を論理“１”のビット幅とする。この結果より、(11)の論理が最も確からしいことになり、（Ｔ１＋Ｔ２）が論理“１”と判定される。次に、Ｔ１＋Ｔ２を基準ビットとして、Ｔ３を判定する。以後、同様の操作を繰り返すことにより、全ビットの判定ができる。
【００１６】
以下、同様にビット数を増やすことが可能である。但し、ビット数が増える程処理が煩雑になり、あまりビット数が増えることは好ましく無い。本実施例の場合では、２ビット（例２）〜４ビット（例４）が同じ結果になったが、実測データによっては、２ビットではエラーになることもある。
【００１７】
例えば、以下のビット列は、後のビットとして１ビット及び２ビットを使用する場合、正しい判定が出来ない。３ビット以上であれば、正しい判定ができる。尚、（ ）内が、本来の論理“１”である。
Ｔref Ｔ１ （Ｔ２ Ｔ３） Ｔ４ （Ｔ５ Ｔ６）
（被判定ビット）
２４２ １９２ １３８ １６６ ３９４ ２１２ ２０４
【００１８】
〔実施例 ２〕
以下に示すビット列は、従来方式ではエラーとなり、本発明方式では正しく読み出せる他の例である。但し、▲１▼〜▲３▼は前述の１〜４ビットを用いる全ての場合に正しい結果が得られるが、▲４▼に関しては、１ビットの場合はエラーとなり、２ビット以上ならば正しく判定される。尚、各ビット列において、（ ）で括ったものが、本来論理“１”のビットであり、〔 〕内が従来方式でのエラービットである。単位は全てμｓである。
▲１▼(1６８，１５8)，[2２8]，(1１２，１１4)，２４８
▲２▼３３２，(1４８，１３2)，[1８6]，(1０２，１１0)
▲３▼３２６，[2２4]，(1１４，１１4)，(1２８，１５2)
▲４▼(1８２，１５4)，[2３6]，２１８，(1３４，１５2)
【００１９】
上述した本発明方式を具現化するものとしては、様々なソフト的或いはハード的な手段が考えられる。以下、ソフトで具現化するものと、ハードで具現化するものの一例を、説明する。これは単なる一例であり、本発明の精神を逸脱しない範囲で、またデータの信頼性を損なわない範囲で、変更、改良、簡略化等が可能なことは言うまでもない。
【００２０】
図４は、本発明方式をソフトウエアにより実現する例である。ここで、磁気ヘッド１より読み出されたアナログ信号は、波形整形回路２により、前述したＦ２Ｆ信号（図３）に整形される。ＣＰＵ４は、Ｉ／Ｏポート３を介してこの信号を読み込み、個々のパルス幅をカウントし、メモリ５に順次ストアする。このデータに対し、前述した演算及び処理を行い、Ｆ２Ｆ信号のデコードを行なう。
【００２１】
図５は、本方式をハードウエアにより実現する例を示す。磁気ヘッド１より読み出されたアナログ信号は、波形整形回路２により、Ｆ２Ｆ信号に整形される。符号６はカウンタであり、得られたＦ２Ｆ信号の立ち上がり（又は立ち下がり）によりリセットされて、カウントを開始する。符号７〜１１は、レジスタである。Ｆ２Ｆ信号に同期して、レジスタ７にはカウンタ６のカウンタ値、各レジスタ８〜レジスタ１０には、前段のレジスタ値がセットされる。レジスタ１１には、被判定ビットが“０”の場合は「レジスタ１０」のレジスタ値、“１”の場合は演算回路１２より「レジスタ９の値＋レジスタ１０の値」がセットされる。ここで、前述した演算及び処理に従って言えば、レジスタ１１が判定済の基準ビットとなり、レジスタ１０が被判定ビットとなる。
【００２２】
演算回路１２は、加算、減算、乗算、除算、比較演算回路等から構成され、ＳＴＡＲＴ信号がＯＮになってのち、最初の（または、数ビット読み捨てたのち）Ｆ２Ｆ信号の立ち上がり（又は立ち下がり）より、前述の“０”、“１”判定の演算を行い、結果をリードデータ、リードクロックに分離して出力する。その後、被判定ビットが“０”だった場合は、次のＦ２Ｆ信号により次の演算動作に入り、“１”だった場合には、「レジスタ９の値＋レジスタ１０」の値をレジスタ１１にセットし、次の次のＦ２Ｆ信号により、次の演算動作に入る。
【００２３】
選択回路１３は、レジスタ１０とレジスタ１１の間に配置され、レジスタ１１にロードするデータを、前段階のレジスタ１０のデータとするか、或いは演算回路より（レジスタ９＋レジスタ１０）のデータをロードするかを、被判定ビットの論理が“０”か“１”かにより切り換える働きをする。
【００２４】
尚、最初の基準ビットの論理の決定については、本発明の本質とは直接関係しないため詳述は避けるが、例えば、磁気カードにおいては、通常カード端より正規のデータ一位置までの間、プリアンブルと呼ばれる論理“０”のみが、数１０ビット書かれた領域がある。この場合には、プリアンブル部での読み出しビットを自動的に論理“０”とし、最初の基準ビットとすれば良いことになる。
【００２５】
【発明の効果】
以上詳細に説明したように、本発明のＦ２Ｆ信号復調方式は、判定しようとするビットを含むその前後数ビット間のジッター値の絶対値の最大値が最小となるような理論の組合せを選択することにより、そのビットの０，１判定を行なうものである。
【００２６】
従って、従来方式のように前のビットのみを基準として被判定ビットを判定するものでは無いため、急激なジッター変動にも影響を受けず、“１”、“０”判定のエラー率を大幅に下げることができる。また、逆に、従来高い精度を必要としたカード搬送系をラフなものにすることができるため、装置のコストダウンが可能になる。
【００２７】
尚、本発明方式は、単独で用いてもよいし、従来方式と組合せる（例えば、従来方式でエラーした部分を、本方式で再デコードする等）ことも、当然に可能である。
【図面の簡単な説明】
【図１】パルスとＦ２Ｆ信号の関係を示すグラフである。
【図２】従来方式によるデータ識別法を示すグラフである。
【図３】ビット列の一例を示すグラフである。
【図４】本方式をソフトウエアにより実現する装置の一例を示すブロック図である。
【図５】本方式をハードウエアにより実現する装置の一例を示すブロック図である。
【符号の説明】
１ 磁気ヘッド
２ 波形整形回路
３ Ｉ／Ｏポート
４ ＣＰＵ
５ メモリ
６ カウンタ
７〜１１ レジスタ
１２ 演算回路
１３ 選択回路
Claims (1)
- Ｆ２Ｆ周波数変復調方式により磁気記録媒体に記録された情報を再生する復調方式において、判定しようとするビットを含むその前後数ビット間のジッター値の絶対値の最大値が最小となるような論理の組合せを選択することにより、そのビットの０，１判定を行なうことを特徴とするＦ２Ｆ信号復調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15850995A JP3668905B2 (ja) | 1995-05-31 | 1995-05-31 | Ｆ２ｆ信号復調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15850995A JP3668905B2 (ja) | 1995-05-31 | 1995-05-31 | Ｆ２ｆ信号復調方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08329618A JPH08329618A (ja) | 1996-12-13 |
| JP3668905B2 true JP3668905B2 (ja) | 2005-07-06 |
Family
ID=15673296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15850995A Expired - Fee Related JP3668905B2 (ja) | 1995-05-31 | 1995-05-31 | Ｆ２ｆ信号復調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3668905B2 (ja) |
-
1995
- 1995-05-31 JP JP15850995A patent/JP3668905B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08329618A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0347934B1 (en) | Data recording and/or reproducing method and data recording medium | |
| US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
| US5335215A (en) | Semiconductor integrated circuit for signal processing of optical disk of write-once type and semiconductor device | |
| JP3668905B2 (ja) | Ｆ２ｆ信号復調方式 | |
| JPH07154270A (ja) | 誤り訂正回路 | |
| US4746997A (en) | Method and apparatus for generating/detecting and address mark | |
| US5175655A (en) | Method and apparatus for verifying a signal recorded in an encoded form on a medium | |
| JP2729168B2 (ja) | バーコードおよびバーコード読取装置およびその読取方法 | |
| JPS5930217A (ja) | 誤り検出機能を有する復調器 | |
| JPH0344353B2 (ja) | ||
| JP2798718B2 (ja) | ディジタル信号再生装置 | |
| JP2000173008A (ja) | 磁気記録データの復調方法 | |
| JP3697333B2 (ja) | 光ディスク駆動装置 | |
| JP3428358B2 (ja) | タイムコード信号読み取り装置 | |
| JPH073730B2 (ja) | スキュー補正回路 | |
| JP2882611B2 (ja) | 追記型光学式記録再生装置 | |
| JPH0660557A (ja) | 磁気カードリーダライタ | |
| JP2783830B2 (ja) | 光ディスクプレーヤのデータ復調装置 | |
| JP2785346B2 (ja) | 再生装置 | |
| JPS63122067A (ja) | アドレス再生装置 | |
| JP3401645B2 (ja) | 磁気カードリーダライタ | |
| JP2756114B2 (ja) | ディジタルテープレコーダ | |
| JPH10222810A (ja) | 磁気ストライプ読み取り装置 | |
| JPH01271975A (ja) | 磁気データの読取装置 | |
| JPH0664859B2 (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |