JP3648277B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3648277B2
JP3648277B2 JP351895A JP351895A JP3648277B2 JP 3648277 B2 JP3648277 B2 JP 3648277B2 JP 351895 A JP351895 A JP 351895A JP 351895 A JP351895 A JP 351895A JP 3648277 B2 JP3648277 B2 JP 3648277B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
semiconductor device
bump
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP351895A
Other languages
English (en)
Other versions
JPH08195414A (ja
Inventor
浩 山田
隆 栂嵜
雅之 斉藤
荘一 本間
三樹 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP351895A priority Critical patent/JP3648277B2/ja
Priority to US08/580,978 priority patent/US5864178A/en
Publication of JPH08195414A publication Critical patent/JPH08195414A/ja
Priority to US09/093,728 priority patent/US5959363A/en
Application granted granted Critical
Publication of JP3648277B2 publication Critical patent/JP3648277B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【産業上の利用分野】
本発明は半導体装置に係り、特にバンプ電極部分の接続信頼性を高くするために、半導体素子と回路配線基板の隙間部分に樹脂を封入したフリップチップ構造の半導体装置に関する。
【0002】
【従来の技術】
近年、半導体装置は高集積化に伴って、実装技術も高密度化が求められており、ワイヤボンディング技術、TAB技術などに加えて、図18に示すようなフリップチップ実装技術(米国特許第3,401,126号公報、および米国特許第3,429,040号公報等)が、コンピュータ機器などの分野で広く用いられている。
【0003】
一般的に、半導体チップの熱膨張係数と回路配線基板の熱膨張係数とは異なるので、半導体チップの動作中に発生した熱が、バンプ電極を通して回路配線基板に伝達して熱膨張係数の違いに起因する変位が半導体チップと回路配線基板に発生する。発生した変位は、半導体チップと回路配線基板を接続するバンプ電極に応力歪みを発生させ、この応力歪みは、バンプ電極を破壊させることになり、結果として装置の信頼性寿命を低下させてしまう(Microelectronic Packaging Handbook(Van Nostrand Reinhold,1989”)。
【0004】
なお、信頼性寿命は、
Nf=Cf1/3 γmax ・exp(1428/Tmax)
(Cは定数、fは周波数、Tmaxmax は最大温度である。)
で表されるサイクル寿命の式から、バンプ部分に発生する最大剪断歪みγmax を減少させることにより信頼性寿命が向上することが知られている(IBM J.Res.Develop.,13;251(1969))。
【0005】
ここで、バンプ電極に発生する最大剪断歪みは以下の式で表される。
γmax ={1/(Dmin /2)2/ }(V/πh1+1/ ・d・ΔT・Δα
(Dmin;最小バンプ径,β;材料定数,V;はんだ体積,h;はんだ高さ,Δα;熱膨張係数の差,ΔT;温度差,d;チップ中心からバンプ中心までの距離)
したがって、従来のフリップチップ実装技術においては、以下に挙げるような手段を用いてバンプ電極に発生する応力を低減させてきた。すなわち、(1)半導体チップの中心からバンプ電極の中心までの距離を小さくする、(2)半導体チップの熱膨張係数と回路配線基板の熱膨張係数との差を小さくする、(3)接続部の温度差が大きくならないように装置の放熱性を向上させる、(4)発生する応力歪みを充分に吸収できるように、バンプ電極の構造を改良する等の手段である。
【0006】
さらに、図19に示すように半導体チップ72と回路配線基板71との間隙およびチップの周囲に樹脂78を注入する方法、および、半導体チップをシリコンゲルなどで封止することによって、耐湿性の向上を図るとともに、バンプ電極部分に加わる応力を軽減してサイクル寿命を低下させない構造を得ることが提案されている。
【0007】
しかしながら、半導体チップと回路配線基板の隙間を充填する実装方法(特開昭57−208149号公報、実開昭58−18348号公報)では、樹脂の物性が特定されていないため、接続バンプ部分の破壊が加速されることがあった。また、樹脂の充填をスムーズに行うためにガラス基板に孔を開け、この孔部分から樹脂を充填する方法(実開昭58−18348号公報、特開昭58−103143号公報等)では、熱サイクルストレスに起因して基板に設けられた孔周辺にクラックが発生することは明らかであり、実用上問題があるとともに、バンプ接続部分の信頼性を保証できるものではなかった。
【0008】
このため、図20に示すように、半導体チップ72、回路配線基板71およびバンプ電極73で囲まれた領域81に樹脂を充填しないことによって、バンプ接続部の信頼性向上を図ることが提案された(特開昭58−204546号、特開昭57−208149号、特開昭58−134449号公報等)が、この場合には、間隙部分81に水分が堆積保持されて、バンプ電極73の腐食が発生するという問題があった。
【0009】
さらに、アレイバンプが形成されたはんだ接続点の少なくとも外側の1部分を封止して、中央部分のはんだ接続部分と隣接の上下面を誘電材料で埋め込まずに残すことにより凹凸形状になるアッセンブリ構造体の信頼性を向上させる方法(特開昭61−177738号公報)が提案されたが、熱膨張係数差が極めて大きい有機高分子基板の場合には、応力を十分に緩和することができなかった。
【0010】
また、半導体チップと回路配線基板との間隙に軟質樹脂を充填する方法も開示されている(特開昭58−10841号公報)が、軟質樹脂の熱膨張係数が非常に大きいため、バンプ接続部分の熱サイクル寿命の向上は十分ではない。
【0011】
これらの問題を解決するために、樹脂の物性、組成等を選択してバンプ接続部分の熱サイクル寿命を向上させることが提案されており(特公平4−51057号、特開昭63−316447号公報、特開平4−219944号公報等)、比較的寸法の小さい半導体チップを実装する場合には、効果を発揮していた。
【0012】
なお、半導体チップと回路配線基板との隙間に樹脂を配置する際には、半導体チップの表面または回路配線基板の半導体チップ搭載場所に予め樹脂を塗布し、半導体チップを回路配線基板に接続ボンディングする方法(特開平4−7447号公報、特開平2−234447号公報等)が代表的であり、封止樹脂をバンプ電極を除いた基板上の一部に適量を塗布後、半導体チップをアッセンブリ加圧して隙間全体に樹脂を配置して接続不良を避ける方法(特開昭62−132331号公報等)も提案されている。
【0013】
さらに、半導体チップを回路配線基板にフリップチップ実装後、毛細管現象を利用して半導体チップと回路配線基板との隙間部分に樹脂を封止する方法(特開昭60−147140号公報、特開平3−18435号公報等)も行われており、この場合には、樹脂を硬化温度以下で加熱して樹脂粘度を下げることによって、20μm〜50μm程度の間隙への樹脂封止を可能にしている。
【0014】
しかしながら、前述のように毛細管減少を利用して半導体チップと回路基板との間隙に樹脂を注入する場合には、半導体チップの寸法が大きくなるにつれて、樹脂の封入が困難となる。
【0015】
なお、樹脂の流入速度は、V=1200h/(μL)で表わされる(hは間隙寸法(mm)、μは粘度(ポイズ)、Lは流入距離(mm)である)。すなわち、流入速度は、半導体チップと回路基板との距離(間隙寸法)に比例し、粘度と半導体チップの寸法に反比例するので、半導体チップの寸法が大きくなるにしたがって、樹脂の粘度を低下させる、または間隙寸法を大きくする等の対策をとる必要がある。
【0016】
半導体チップと回路基板との熱膨張係数の差を小さくするためには、樹脂にフィラを混入する必要があるものの、フィラの混入によって樹脂の粘度は増加してしまう。一方、間隙寸法は接続後におけるバンプの高さに等しくなるが、接続時にはバンプが溶融して球状となるので、バンプ高さをバンプ直径以上に高くすることは不可能である。したがって、バンプの高さには限界があり、半導体チップと回路配線基板との距離を大きくして樹脂の封入を容易にすることも困難である。
【0017】
さらに、樹脂の流入速度は、図21に示すように、流入距離が大きくなると急激に低下する。なお、図21に示す曲線は、半導体チップと回路基板との距離(間隙寸法)を0.5mmとし、10〜100ポイズの5種類の粘度の樹脂について得た結果である。
【0018】
また、半導体チップと回路基板との間隙に樹脂を注入する際には、図22(a)〜(c)に示すように、樹脂86は、チップ84と基板83との間隙のみならず、チップ84の周囲をも進行する。樹脂の流れる速度は、チップの中央部と比較してチップの周辺で大きくなるので、最終的に図22(d)に示すように気泡87が発生するおそれがある。
【0019】
さらに、特開昭63−245942では半導体チップ周囲にバンプを露出させたコーティング層を設け、半導体能動素子部分が凹部となる構造が提案されているが、この構造においては、バンプ接続部分での半導体チップと回路配線基板との間隙がバンプ高さ以下と狭くなり、樹脂の封入が困難になるという問題があった。
【0020】
【発明が解決しようとする課題】
半導体チップと回路配線基板とを接続するバンプ電極に発生する応力を緩和するためには、熱膨張係数の小さい樹脂を、半導体チップと回路基板との間隙に配置することが好ましい。したがって、従来は、フィラの含有量を多くすることによって、熱膨張係数を小さくし弾性係数を大きくした樹脂を、半導体チップと回路配線基板との間隙に配置していた。水分遮蔽の目的からも、フィラの含有量は高い方が好ましく、さらに、フィラの粒径は大きい方がより水分遮蔽効果を発揮できる。
【0021】
しかしながら、近年、半導体チップの寸法が大きくなるにつれて、従来の樹脂では対処しきれない問題が発生し、半導体装置の信頼性を十分に確保することが困難になりつつある。すなわち、フィラ含有量が多い樹脂は粘度が高くなるので、半導体チップと回路基板との間隙に注入することが不可能となる。
【0022】
また、粒径の大きなフィラが含有された樹脂では、バンプ電極ピッチの微細化に対応できず、バンプ電極の内側領域に注入することが不可能となる。仮に注入が可能な程度のフィラが含有されている樹脂の場合でも、フィラが半導体チップのパッシベーション膜を通過して、半導体チップを破壊するおそれがある。
【0023】
上述の問題に加えて、半導体チップの寸法が大きくなるにしたがって、半導体チップと回路基板との間隙に樹脂を注入する際に樹脂中に気泡を巻き込みやすくなり、機械的強度の低下、気泡中への結露による配線の腐食等が生じ、信頼性が低下するという問題があった。
【0024】
そこで、本発明は、半導体素子と回路配線基板とのバンプ接続部分に発生する応力歪みを低減し、信頼性寿命を向上させた半導体装置を提供することを目的とする
【0025】
【課題を解決するための手段】
上記課題を解決するために、本発明は、回路配線基板と、この基板上にバンプ電極により実装された半導体素子とを具備し、前記基板と半導体素子との間隙および半導体素子の周囲に、無機充填剤を含有する樹脂が封止された半導体装置であって、前記樹脂は、前記半導体素子の最外周のバンプ電極の中心線をつないだ領域に配置された第1の樹脂と、前記最外周のバンプ電極の中心線をつないだ領域に配置された第2の樹脂とから構成され、前記第1および第2の樹脂は、無機充填剤の含有量、最大粒径および平均粒径の少なくとも1つが異なることを特徴とする半導体装置を提供する。
【0028】
【作用】
発明によれば、最外周バンプ電極で囲まれた領域と囲まれない領域とに、組成の異なる2種類の樹脂を配置している。特に、最外周バンプ電極の内側領域に配置される樹脂のフィラの含有量、最大粒径、および平均粒径の少なくとも1つを、外側領域に配置される樹脂より小さくしているので、それぞれの樹脂の物性に差異を与えることができる。
【0029】
すなわち、最外周バンプ電極の外側領域に配置される樹脂と比較して、内側領域に配置される樹脂は、熱膨張係数が大きくなり、一方、弾性係数は小さくなるので、温度サイクルにより発生する樹脂端部での剪断歪みを小さくすることができる。すなわち、チップ表面と接触している部分である内側領域に配置される樹脂は、チップと樹脂との残留応力をできるだけ緩和させるために、ヤング率を小さくする。一方チップ端面と接触している外側領域の樹脂は、熱応力による応力歪の集中を防ぐために熱膨張係数を小さくする。こうすることにより、チップと内側樹脂との残留応力を小さくできるので、残留応力によるチップの剥離の問題を回避でき、かつ熱膨張係数の差に起因するチップ端面の応力集中によるクラック等の問題をも防ぐことが可能となる。
【0030】
バンプ電極の外側領域に配置される樹脂のフィラ含有量を、バンプの内側領域に配置される樹脂より大きくすることにより、水分の侵入経路を遮断することができる。したがって、マイグレーションなどに起因する不良の発生がなくなり、耐湿性に関する信頼性が向上する。
【0031】
さらに、バンプ電極の内側領域に配置される樹脂のみのフィラの粒径を小さくすることにより、バンプ電極の外側のチップの周辺領域における水分遮蔽効果を維持しつつ、チップの破壊を防止することが可能となった。しかも、バンプ電極のピッチが狭くなった場合でも、電極で囲まれた領域内への樹脂の注入は、容易に行なうことができる。
【0032】
このように、最外周のバンプの内外の領域に配置される樹脂の物性に差を与えることによって、バンプ電極に加わる応力を全体的に均一に緩和することが可能になり、その結果、バンプ電極部分に加わる応力歪みを緩和して半導体装置の信頼性を向上させることができる。
【0033】
さらに、バンプ電極の内側領域に配置される樹脂のフィラ含有量等を小さくすることによって、この樹脂は、硬化後のガラス転移点、誘電正接、および誘電率が、バンプ電極の外側の領域と比較して小さくなる。したがって、実装後の電気特性を向上させることができる。
【0037】
【実施例】
以下、図面を参照して、本発明をより詳細に説明する。
(実施例I)
図1に、第1の発明に係る半導体装置の断面図を示し、図2にこの装置の平面図を示す。
【0038】
図1に示すように、本発明の半導体装置9においては、接続用端子4が形成された回路配線基板2上に、バンプ電極3およびAlボンディングパッド8を介して半導体チップ1が実装されている。さらに、図2に示すように、半導体チップ1と回路配線基板2との間隙、すなわち、最外周バンプ電極で囲まれている領域の内側には、第1の樹脂5が配置されている。一方、この最外周バンプ電極で囲まれていない外側の領域には第2の樹脂6が配置されている。なお、最外周バンプ電極で囲まれている領域とは、具体的には、最外周バンプ電極の中心線7をつないだ領域内をさす。
【0039】
本発明において使用し得る樹脂としては、無機充填材を含有し、無溶剤型の熱硬化性樹脂を使用することができ、例えば、フェノール系エポキシ樹脂のうち、ビスフェノール型エポキシ樹脂と、酸無水物硬化剤とイミダゾール硬化触媒との混合物、または、シリコンゴムとしてのジメチルポリシロキサン、有機過酸化物の混合物、またはポリイミド樹脂、マレイミド樹脂、ポリウレタン樹脂、アクリル樹脂、フェノール系エポキシ樹脂等が挙げられる。また、無機充填材としては、シリカ、石英、および溶融シリカ等を使用することができる。
【0040】
なお、前記第1の樹脂および第2の樹脂に含有されるフィラの含有量および粒径は、それぞれの相対的な関係で決定することができる。すなわち、第1の樹脂においては、第2の樹脂に含有されるフィラの最大粒径および平均粒径より小さい粒径のフィラを、第2の樹脂より少ない割合で混合して使用する。例えば、第1の樹脂におけるフィラ含有量は、45重量%以下とすることが好ましく、40重量%以下がより好ましい。また、フィラの最大粒径および平均粒径は、好ましくは、それぞれ45μm以下および25μm以下であり、より好ましくは、それぞれ40μm以下および20μm以下である。
【0041】
一方、第2の樹脂におけるフィラ含有量は、50重量%以下とすることが好ましく、45重量%以下がより好ましい。また、フィラの最大粒径および平均粒径は、好ましくは、それぞれ60μm以下および40μm以下であり、より好ましくは、それぞれ50μm以下および45μm以下である。
【0042】
さらに、第1の樹脂に含有されるナトリウムイオン量および塩素イオン量の少なくとも一方を、第2の樹脂よりも少なくすることによって、腐食による不良の発生を防止することができる。
【0043】
この場合には、第1の樹脂中のナトリウムイオン量およびは塩素イオン量は、例えば、それぞれ1ppm以下、および5ppm以下であることが好ましく、第2の樹脂のナトリウムイオン量およびは塩素イオン量は、例えば、それぞれ10ppm以下、および10ppm以下であることが好ましい。
【0044】
第1の発明の半導体装置は、例えば、以下のような工程で製造することができる。
図3および4に、製造方法の第1の例を表わす工程図を示す。
【0045】
まず、図3(a)に示すような半導体チップ1と、図3(b)に示すような回路配線基板2とを準備する。
半導体チップ1の裏面のバンプ電極3は、例えば、蒸着法または電気メッキ法を用いて形成することができる。このバンプ電極の材質としては、一般的には、はんだが用いられるが、これに限定されるものではなく、例えば、はんだと比較して剛性を有するAu,Cu等の金属を使用しても良い。
【0046】
なお、半導体チップのサイズ、バンプ電極数、およびバンプピッチは、任意とすることができ、レイアウトもエリア化されたものであってもよく、何等限定されるものではない。
【0047】
本実施例においては、10mm×10mmの半導体チップを使用し、Cu/Tiバリアメタル10を形成した後、Pb/Sn=40/60合金で、直径100μm、高さ75μm±5μmのバンプ3を形成した。なお、バンプは、半導体チップの周囲に添って256個配置した。
【0048】
すなわち、図3(a)に示すように、半導体チップ1表面には、Alボンディングパッド8およびパッシベーション膜11が形成されており、さらに、Alボンディングパッド8表面には、バリアメタル10を介してバンプ電極3が形成されている。
【0049】
また、回路配線基板2の材質および構造は、特に限定されるものではなく、例えば、積層ガラスエポキシ基板等を使用することができる。以下、基板として、ガラスエポキシ基板上に、絶縁層と導体層とをビルドアップさせた方式のプリント基板SLC(Surface Laminar Circuit)基板を用いて説明する。
【0050】
すなわち、図3(b)に示すように、回路配線基板2には、半導体チップのバンプ電極に対する接続用端子部分4に110μmφの開孔が設けられ、端子材料としてのCuが露出しており、基板の端子部分以外にはソルダレジスト12が被覆されている。
【0051】
このような構成の回路配線基板2の上に、図3(c)に示すように、フリップチップボンダーを用いて半導体チップ1を位置合わせし、バンプ電極3と回路配線基板2の接続用端子4とを電気的、機械的に接触させる。このとき、回路配線基板2は、加熱機構を有するステージ13上に保持され、窒素雰囲気中で、Pb/Sn=40/60の融点よりも高い200℃に予備加熱されている。
【0052】
さらに、半導体チップ1と回路配線基板2とが接触された状態に保ち、半導体チップを保持するコレット14を、窒素雰囲気中で、前述のステージ13と同じ温度200℃に加熱する。これによって、はんだを溶融させ、半導体チップ1と回路配線基板2の電極とを電気的および機械的に仮接続させる。最後に、窒素雰囲気で250℃に加熱されたリフロー炉中に、半導体チップ1を搭載した回路配線基板2を通過させ、半導体チップと回路配線基板とを電気的、機械的に接続する。
【0053】
このとき、はんだの表面張力によりセルフアライン効果が発生し、マウント時に発生した多少の位置ずれは修正されるので、正確な位置にボンディングが可能になる。
【0054】
以上の工程により、図3(d)に示すように、半導体チップ1を回路配線基板2にバンプにより実装した構造が得られる。
次いで、図4(a)に示すように、半導体チップ1と回路配線基板2とにより形成される隙間部分に、ディスペンサー15により第1の樹脂をポッティングする。樹脂5は、毛細管現象によりバンプ電極3で囲まれている領域内に注入され、図4(b)に示すように配置される。
【0055】
樹脂としては、ビスフェノール系エポキシ、イミダゾール硬化触媒、酸無水物硬化剤、および球状石英フィラ(最大粒径20μm、平均粒径5μm)を含有するものを用いた。フィラの含有量は30重量%とし、このような組成の樹脂を約4ml配置した。
【0056】
第1の樹脂は、後に配置する第2の樹脂とは組成が異なるので、バンプ電極3で囲まれている領域のゲル化時間が短くなる。したがって、第1の樹脂を注入することにより半導体チップ1が仮固定されるので、信頼性良く半導体チップ1を回路配線基板2にフリップチップ実装することができる。
【0057】
続いて、図4(c)に示すように、半導体チップ1周囲に、第2の樹脂6をポッティングして毛細管現象を利用してバンプ電極で囲まれていない領域に樹脂封止する。
【0058】
第2の樹脂は、最大粒径35μm、平均粒径10μmの球状の石英フィラを、45重量%の割合で混合した以外は、第1の樹脂と同様の組成であり、この第2の樹脂を、約2ml配置した。
【0059】
なお、配置される樹脂の量は、第1および第2の樹脂とも、半導体チップの寸法およびバンプ電極の高さ等によって適宜選択することできる。
さらに、80℃で4時間クリーンオーブン中に保存して、配置された樹脂を硬化させることにより、第1の発明の半導体装置が得られる。
【0060】
なお、第1および第2の樹脂の配置方法は、上述の例に限定されるものではなく、以下のようにして配置してもよい。
図5に、第1の発明の半導体装置の製造方法の第2の例を表わす工程図を示す。なお、ここで用いる半導体チップおよび回路配線基板は、それぞれ前述の図3(a)および図3(b)に示したものと同様の構造であり、第1の例で用いたものと同様の組成の樹脂を同量配置する。
【0061】
まず、図5(a)に示すように、第1の樹脂5を、回路配線基板2上のバンプ電極3で囲まれる領域内に予めポッティングしておく。
次に、図5(b)に示すように、回路配線基板2の上に、フリップチップボンダーを用いて、半導体チップ1を位置合わせし、バンプ電極3と回路配線基板2の接続用端子4とを電気的、機械的に接続する。このとき、回路配線基板2は、加熱機構を有するステージ13上に保持され、窒素雰囲気中200℃で加熱される。
【0062】
予めポッティングされている第1の樹脂5は、図5(c)に示すように半導体チップ1と回路配線基板2との間隙内に完全に封入され、封止された樹脂も200℃の熱により仮硬化の状態にある。
【0063】
さらに、図4(c)と同様にして、第2の樹脂6を半導体チップ周囲にポッティングし、最後に80℃のクリーンオーブン中で4時間完全に硬化させる。
なお、第1の樹脂5は、図6(a)に示すように、半導体チップ1上のバンプ電極3で囲まれる領域に部分に予めポッティングしてもよい。
【0064】
このように第1の樹脂が配置された半導体チップ1を、図6(b)に示すように、フリップチップボンダーを用いて回路配線基板2の上に位置合わせし、バンプ電極3と回路配線基板2の接続用端子4とを電気的、機械的に接触させる。このとき、回路配線基板2は、加熱機構を有するステージ13上に保持され、窒素雰囲気中200℃で加熱される。
【0065】
第1の樹脂5は、図6(c)に示すように半導体チップ1と回路配線基板2との間隙内に完全に封入されており、封止された樹脂も200℃の熱により仮硬化の状態にある。
【0066】
さらに、図4(c)と同様にして、第2の樹脂6を半導体チップ周囲にポッティングし、最後に80℃のクリーンオーブン中で4時間完全に硬化させる。
図7に、第1の発明の半導体装置の製造方法の第3の例を表わす工程図を示す。なお、ここで用いる半導体チップおよび回路配線基板は、それぞれ前述の図3(a)および図3(b)に示したものと同様の構造であり、第1の例で用いたものと同様の組成の樹脂を同量配置する。
【0067】
まず、図7(a)に示すように、第1の樹脂5、および第2の樹脂6を、回路配線基板2上のバンプ電極3で囲まれる領域内、および囲まれない領域にそれぞれポッティングしておく。
【0068】
次に、図7(b)に示すように、回路配線基板2の上に、フリップチップボンダーを用いて、半導体チップ1を位置合わせし、バンプ電極3と回路配線基板2の接続用端子4とを電気的、機械的に接続する。
【0069】
予めポッティングされている樹脂5および6は、図7(c)に示すように、半導体チップ1と回路配線基板2とで作られる間隙、および半導体チップの周囲にそれぞれ配置される。なお、第1および第2の樹脂は、いずれも仮硬化の状態にある。
【0070】
最後に、80℃のクリーンオーブン中で4時間完全に硬化させる。
なお、第1の樹脂5および第2の樹脂6は、図8(a)に示すように、半導体チップ1上のバンプ電極3で囲まれている領域、および囲まれていない領域にそれぞれポッティングしてもよい。
【0071】
このように第1の樹脂5および第2の樹脂6が配置された半導体チップ1を、図7(b)に示すように、フリップチップボンダーを用いて回路配線基板2の上に位置合わせし、バンプ電極3と回路配線基板2の接続用端子4とを電気的、機械的に接触させる。このとき、回路配線基板2は、加熱機構を有するステージ13上に保持され、窒素雰囲気中200℃で加熱される。
【0072】
以上説明したような種々の方法によって、第1の発明の半導体装置を製造することができる。
次に、具体例を示して第1の発明をより詳細に説明する。
【0073】
上述の第1の製造方法を用いて、10mm×10mmの半導体チップ上にPb/Sn=40/60のバンプ電極を256個、径100μmφで形成し、SLC基板上にフリップチップ実装して、実施例(I−1)の半導体装置を得た。
【0074】
この実施例(I−1)においては、バンプで囲まれている領域に配置される樹脂(樹脂1)の弾性係数E1 を900×107 Paとし、バンプで囲まれていない領域に配置される樹脂(樹脂2)の弾性係数E2 を1200×107 Paとした。また、熱膨張係数αは、いずれの樹脂も39×10-6/℃とし、これらの物性は、樹脂に混入するフィラの含有率を主にして、最大粒径および平均粒径、必要に応じて樹脂分子量を変えることにより決定した。なお、第1の樹脂におけるフィラの含有率は25重量%、最大粒径は30μm、平均粒径は7μmとし、第2の樹脂におけるフィラの含有率は40重量%、最大粒径は40μm、平均粒径は15μmとした。
【0075】
得られた半導体装置を、熱サイクル試験に供し、256ピンの1箇所でも接続がオープンになった場合を不良として、温度サイクルと累積不良率との関係を調べ、得られた結果を図9に曲線aで示した。なお、サンプル数は1000個とし、温度サイクルは条件は(−55℃(30分)〜25℃(5分)〜125℃(30分)〜25℃(5分))で行った。
【0076】
曲線aに示すように、バンプ電極で囲まれていない領域に配置される樹脂(樹脂2)の弾性係数E2 を、バンプ電極で囲まれている領域に配置される樹脂(樹脂1)の弾性係数E1 よりも大きくすることによって、2500サイクルまで不良は発生しないことがわかる。
【0077】
また、熱膨張係数の異なる樹脂を用いる以外は、同様にして実施例(I−2)の半導体装置を製造した。この実施例(I−2)においては、バンプで囲まれている領域に配置される樹脂(樹脂1)の熱膨張係数α1 を39×10-6/℃とし、バンプで囲まれていない領域に配置される樹脂(樹脂2)の熱膨張係数α2 を20×10-6/℃とした。また、弾性係数は、いずれの樹脂も900×107 Paとし、これらの物性は、樹脂に混入するフィラの含有率と必要に応じて樹脂の分子量とを変えることにより決定した。なお、第1の樹脂におけるフィラの含有率は30重量%、最大粒径は20μm、平均粒径は5μmとし、第2の樹脂におけるフィラの含有率は45重量%、最大粒径は35μm、平均粒径は10μmとした。
【0078】
得られた半導体装置を、前述と同様の熱サイクル試験に供し、サイクル数と累積不良率との関係を図9中に曲線bで示す。
曲線bに示すように、バンプ電極で囲まれていない半導体チップ周辺領域の樹脂(樹脂2)の熱膨張係数α2 を、バンプ電極で囲まれている領域に配置される樹脂(樹脂1)の熱膨張係数α1 よりも小さくすることによって、3500サイクルまで不良は発生せず、信頼性は極めて向上することがわかる。
【0079】
さらに、弾性係数900×107 Pa、熱膨張係数39×10-6/℃の樹脂をバンプ電極の内外の領域を配置する以外は、同様にして製造した半導体装置を比較例(I−1)とし、樹脂を配置せず製造した半導体装置を比較例(I−2)とした。これらの比較例(I−1)および(I−2)の半導体装置を同様の熱サイクル試験に供し、得られた結果を、それぞれ、曲線cおよびdで示す。
【0080】
曲線cに示すように、均一な物性の樹脂をバンプ電極の内外の領域に配置した場合には、2000サイクルまで不良が発生しないものの、2500サイクルでほぼ100%が不良となり、樹脂を配置しない場合(曲線d)では2サイクルで不良が発生し、10サイクル以上で100%が不良となった。
【0081】
以上の結果から、バンプ電極で囲まれている領域と囲まれていない領域とで、配置される樹脂の物性に差異を持たせることによって、信頼性が著しく向上することがわかる。
【0082】
次に、以下のようにフィラの含有量、平均粒径、および最大粒径を変化させた2種類の樹脂を用いて、前述の第1の製造方法により半導体装置を製造し、実施例(I−3)とした。
【0083】
なお、バンプ電極で囲まれている領域に配置した樹脂(第1の樹脂)、およびバンプ電極で囲まれていない領域に配置した樹脂(第2の樹脂)に混入したフィラの含有量、平均粒径、および最大粒径は以下の通りである。
【0084】
Figure 0003648277
得られた半導体装置100個について、85℃,85%,VDD=5Vの高温高湿バイアス保存試験を行い、バンプ電極が1箇所でもオープンあるいはショートを発生した場合を不良として、保存時間と累積不良率との関係を調べ、図10中に曲線eで示した。
【0085】
曲線eに示すように、バンプ電極で囲まれた領域と囲まれていない領域とでフィラの含有量、平均粒径、および最大粒径に差異を設けることによって、3000サイクルを超えるまで不良を発生しない。これは、チップ周囲の樹脂のフィラ含有量、最大粒径、平均粒径が大きいために、樹脂の水分遮蔽効果が充分に発揮されたことに起因すると考えられる。
【0086】
さらに、平均粒径7μm、最大粒径20μmのフィラを、40重量%の割合で混入した樹脂を、バンプ電極の内外領域に配置して製造した半導体装置を比較例(I−3)とし、樹脂を配置せずに製造した半導体装置を比較例(I−4)とした。これらの比較例(I−3)および比較例(I−4)の半導体装置について、前述の実施例(I−3)と同様の試験を行ない、得られた結果を図10中に、それぞれ曲線fおよび曲線gで示す。
【0087】
曲線fに示すように、均一な樹脂をバンプ電極の内外領域に配置した場合には、2000Hを超えるまで不良の発生を抑えることができたものの、2300Hで不良が発生し、樹脂を配置しない場合(曲線g)には、500Hで不良が発生し、保存時間が1000Hを超えると、100%が不良となった。
【0088】
以上の結果から、本発明の半導体装置は、高温高湿下でも極めて優れた信頼性を有することがわかる。
(実施例II)
以下、図面を参照して、第2の発明の半導体装置を詳細に説明する。
【0089】
図11に、第2の発明の半導体装置の一例を表わす断面図を示す。
図11に示すように、第2の発明に係る半導体装置20は、回路基板21の接続電極22に、シリコン製半導体チップ23の外周に沿って形成された接続電極24が、ハンダバンプ25により接続されている。また、半導体チップ23と回路基板21との間隙および半導体チップ23の周辺部分には樹脂26が配置されている。
【0090】
本実施例に用いられる回路基板21の材質は、特に限定されるものではなく、例えば、ガラスエポキシ製、アラミド−エポキシ製、BTレジン製、PPE、Al23 製等の絶縁性の基板を使用することができる。この回路基板21表面の半導体チップ23の中央部に対応する領域には、凹部27が形成されている。なお、半導体チップ23の中央部とは、チップの外周に沿って形成された接続電極24で囲まれた領域の内側であり、好ましくは、接続電極24の内端から、0.3mmないし2.0mm程度内側の領域である。
【0091】
基板21表面に形成された凹部27の深さ、すなわち段差は、チップ23の寸法、ハンダバンプ25の高さ等によって適宜選択することができるが、10μm以上100μm以下とすることが好ましい。
【0092】
回路基板表面の凹部27は、例えば、回路基板21の表面を研削加工することによって形成することができるが、複数のガラスエポキシシートを積層してガラスエポキシ基板を形成する場合には、基板最上層のシートの所定領域をプレスで打ち抜き加工した後に積層することによって凹部を形成してもよい。さらに、半導体チップの周辺部のみに所定の膜厚でハンダレジストを塗布することによって、中央部に凹部を形成することもできる。
【0093】
なお、接続電極24は、例えば、チタンと銅とを順次積層することによって形成することができ、チタンと銅と金またはパラジウムとを順次積層してもよい。接続電極22は銅、または銅、ニッケル、金を順次積層することにより形成することができる。また、ハンダバンプ25は、SnとPbとの比率が6対4からなり、その高さは40から80μmとすることができる。
【0094】
間隙に配置される樹脂26としては、充填材を混入した任意の熱硬化性樹脂を使用することができるが、室温での粘度が50ポイズ以下のものが好ましい。なお、充填材としては、例えば、球状の石英フィラ、シリカ、粉砕シリカ、および熔融シリカ等を使用することができ、その最大粒径は、凹部27における半導体チップ23と基板21との距離の1/2以下が好ましく、樹脂中におけるフィラの含有量は、20重量%以上70重量%以下とすることが好ましい。
【0095】
この樹脂は、半導体チップ23および回路基板21の表面および、バンプ電極の内側面で囲まれる間隙の体積の1倍以上2倍以下の体積で用いることが好ましい。
【0096】
本実施例の半導体装置は、例えば、以下に示す工程で製造することができる。図12に、製造工程を表わす断面図を示す。
まず、図12(a)に示すように、回路基板21にハンダバンプ25を介して半導体チップ23を接続する。
【0097】
次に、図12(b)は吐出量を制御する機能を有する液体吐出装置30を用いて、半導体チップ23の4辺のうちの1辺の端部に封止樹脂26を塗布する。
続いて、回路基板を40℃から60℃に加熱して樹脂の粘度を低下させることにより、樹脂26は、図12(c)に示すように、毛細管現象によって半導体チップ23と回路基板21との間隙に流入する。
【0098】
最後に、オーブン中で加熱して、図12(d)に示すように樹脂を硬化させる。なお、加熱は、100℃で1時間、続いて120℃で3時間行ない、その雰囲気は、例えば、大気雰囲気、酸素濃度2%以下の窒素雰囲気、または1Pa以下の減圧雰囲気中とすることができる。
【0099】
以上の工程により、第2の発明の半導体装置が得られる。
次に、具体例を示して、第2の発明をより詳細に説明する。
8×8mm、深さ50±10μmの凹部が表面に形成されたガラスエポキシ製回路基板(50×35mm)の接続電極に、ハンダバンプにより半導体チップ(10.2×10.4mm)を接続した。なお、接続後のバンプの高さは70μmであった。
【0100】
半導体チップと回路基板との間隙内に、上述の方法を用いて樹脂を配置した。なお、本実施例においては、ビスフェノール系エポキシ、イミダゾール硬化触媒、酸無水物硬化剤、および球状の石英フィラー(平均粒径7μm、最大粒径20μm)を約40重量%の割合で含有し、室温での粘度が40ポイズのものを使用し、その量は、間隙の体積の3倍とした。
【0101】
この際、樹脂の流入距離と流入速度との関係を測定し、図13(a)中に曲線hで示した。なお、流入距離は、図13(b)に示すようにして測定した。
さらに、比較例として、図14(a)および(b)に示すような従来の構造の半導体装置に、前述と同様の樹脂を注入し、その際の流入距離と流入速度との関係を調べた。なお、図14(a)に示す構造は、基板31の表面が平坦であり、図14(b)に示す構造では、基板表面が平坦であることに加えて、バンプ25の周囲にエポキシコーティング38が施されている。
【0102】
図14(a)および(b)に示す構造体に樹脂を注入する際に得られた結果を、図13中にそれぞれ曲線iおよび曲線jで示した。
図13に示すように、流入が進むにつれて、樹脂の流入速度は低下する傾向にあるが、本発明(曲線h)の場合には、流入速度の低下が小さく十分な速度を維持できる。したがって、容易に含浸を行なえることがわかる。
【0103】
これに対して、曲線iに示されるように、図14(a)に示すような構造において樹脂含浸を行った場合には、間隙での流入速度が小さくなって含浸が不可能となる。なお、このような構造において、含浸を容易にするために低粘度樹脂を用いた場合には、半導体チップの周囲での樹脂の流入速度が大きくなるために、樹脂中に気泡を巻き込み易くなるおそれがある。
【0104】
また、曲線jに示すように、図14(b)に示すような構造においては、ハンダバンプが形成されているチップの周辺部での間隙寸法が小さいために、樹脂の流入速度は、この領域で著しく減少する。したがって、含浸が不可能となることがわかる。
【0105】
次に、チップの寸法を変えて、前述の樹脂を注入し、その際の樹脂含浸の可否、および含浸工程での気泡の巻き込みの有無を調べた。
なお、樹脂の含浸状態の観察を容易にするために、ガラスチップを用い、チップ寸法は5.14×4.8mm、10.2×10.4mm、および12.52×11.96mmの3種類とした。これらのチップを実装するための基板表面の凹部の寸法は、それぞれ3.2×3.0mm、8.0×8.0mm、11.6×11.0mmとし、凹部の深さはいずれも50±10μmとした。
【0106】
さらに、比較例として、前述の図14(a)に示す構造体に同様の樹脂を注入して、その際の樹脂含浸の可否、および含浸工程での気泡の巻き込みの有無を調べた。
得られた結果をそれぞれ下記表1および表2にまとめる。
【0107】
【表1】
Figure 0003648277
【0108】
【表2】
Figure 0003648277
【0109】
表1に示すように、本発明の半導体装置は、基板温度を40℃に設定することで、チップの寸法が大きくなっても含浸は可能であり、気泡の巻き込みも発生しなかった。
【0110】
一方、従来の構造の比較例では、40℃の加熱温度では、樹脂の含浸が困難であったため、基板温度を80℃にして樹脂の粘度を下げた状態での含浸も行った。その結果、基板温度を40℃とした場合には、10.2mm×10.4mmのチップを用いた場合に含浸不可能となる試料が発生し、12.52mm×11.96mmのチップでは、全て不良となった。また、基板温度を80℃とした場合には、5.14mm×4.8mmの最小のチップでも気泡の巻き込みが発生した。
【0111】
以上のことから、本実施例のように基板表面に凹部を形成することによって、樹脂含浸時の流入性が向上するので、大型の半導体チップの樹脂封止が可能であること、さらに樹脂含浸時の気泡の巻き込み防止にも効果があることがわかる。(実施例 III)
図15に、第3の発明の半導体装置の一例を表わす断面図を示す。
【0112】
図15に示すように、半導体装置40は、回路基板41の接続電極42に、シリコン製半導体チップ43の接続電極44が、ハンダバンプ45により接続されている。また、半導体チップ43と回路基板41との間隙および半導体チップ43の周辺部分には樹脂46が配置されている。
【0113】
本実施例に用いられ得る回路基板41の材質は、特に限定されるものではなく、例えば、ガラスエポキシ製、アラミドエポキシ製、BTレジン製、アルミナセラミックス、窒化アルミニウム、ガラス製等の基板を使用することができる。
【0114】
なお、接続電極42は銅、または銅、ニッケル、金を順次積層することにより形成することができる。接続電極44は、チタンとニッケルとを順次積層することにより形成することができ、チタンとニッケルと金またはパラジウムを順次積層することによって形成してもよい。また、ハンダバンプ45は、SnとPbとの比率が6対4の組成物からなり、その高さは50ないし80μmとすることができる。
【0115】
本実施例において、間隙に配置される樹脂46としては、前述の実施例IIで説明したものと同様の任意の熱硬化性樹脂を使用することができるが、室温での粘度が50ポイズ以下のものである。なお、充填材としては、その最大粒径は、半導体チップ表面と基板表面との距離の1/2以下とする以外は、前述と同様の球状の石英フィラ等を使用することができる。なお、樹脂中におけるフィラの含有量は、20重量%以上70重量%以下とする。
【0116】
この樹脂は、半導体チップ23および回路基板21の表面および、バンプ電極の内側面で囲まれる間隙の体積の1倍以上3倍以下の体積で用いる。
本実施例の半導体装置は、例えば、以下に示すような工程で製造することができる。図16に、製造工程を表わす断面図を示す。
【0117】
まず、図16(a)に示すように、回路基板41にハンダバンプ45を介して半導体チップ43を接続する。
次に、図16(b)は吐出量を制御する機能を有する液体吐出装置50を用いて、半導体チップ43の4辺のうちの1辺の端部に封止樹脂46を塗布する。
【0118】
続いて、回路基板を40℃から60℃に加熱して樹脂の粘度を低下させることにより、樹脂46は、図16(c)に示すように、毛細管現象によって半導体チップ43と回路基板41との間隙に流入する。
【0119】
最後に、オーブン中で加熱して、図16(d)に示すように樹脂を硬化させる。なお、加熱は、100℃で1時間、続いて120℃で3時間行ない、その雰囲気は、例えば、大気雰囲気、酸素濃度2%以下の窒素雰囲気、または1Pa以下の減圧雰囲気中とすることができる。
【0120】
以上の工程により、第3の発明の半導体装置が得られる。
次に、具体例を示して、本実施例をより詳細に説明する。
ガラスエポキシ製回路基板(50×35mm)の接続電極に、ハンダバンプにより半導体チップ(10.2×10.4mm)を接続した。なお、接続後のバンプの高さは70μmであり、基板、チップおよびバンプ電極で囲まれた間隙の体積は7.4mm3 であった。
【0121】
さらに、半導体チップと回路基板との間隙内に、上述の方法を用いて樹脂を配置した。なお、本実施例においては、ビスフェノール系エポキシ、イミダゾール硬化触媒、酸無水物硬化剤および球状の石英フィラー(平均粒径5μm、最大粒径12μm)を約40重量%の割合で含有し、室温での粘度が30ポイズのものを使用し、樹脂の体積は、半導体チップ、回路基板およびバンプ電極で囲まれた領域の体積の1.5倍とした。
【0122】
まず、配置する樹脂の体積を変化させ、チップ中央とチップ周辺とにおける樹脂量と流入速度との関係を調べた。得られた結果を図17に示す。
なお、流入速度は、半導体チップの封止樹脂を塗布した辺から5mmの距離までの樹脂の流入速度の平均値を用いた。
【0123】
図17に示すように、半導体チップの周辺を流れる樹脂の速度は、樹脂の塗布量が大きくなるにしたがって急激に増大する。一方、チップ中央での流入速度は、塗布量によらずほぼ一定である。したがって、樹脂の塗布量が少ないほどチップの周辺と中央とでの流入速度との差が小さくなる。
【0124】
次に、樹脂の塗布量を変えて、前述の図16に示す工程で種類の試料を作製してボイドの発生数を調べた。なお、回路基板、半導体チップおよび樹脂は、前述と同様のものを使用した。
得られた結果を下記表3に示す。
【0125】
【表3】
Figure 0003648277
【0126】
表3に示すように、封止樹脂の体積が、半導体チップと回路基板との間隙の体積の5倍以上となると、気泡の巻き込みが発生する。したがって、樹脂の体積は、間隙体積の3倍以下と限定することによって、ボイドの発生を防げることができる。
【0127】
【発明の効果】
以上詳述したように、本発明によれば、最外周バンプ電極の内側領域と外側領域とに、組成の異なる樹脂を配置しているので、樹脂端部に発生する剪断歪みを緩和しつつ、水分の侵入を防止するとともに、チップの破壊を防止することができ、半導体装置の信頼性寿命を著しく向上させることができる。
【0128】
さらに、バンプ電極の内側領域に配置する樹脂は低粘度であるので、容易に注入することができる。
また、本発明によれば、半導体素子の中央部と周辺部とにおける樹脂の流入速度の差を小さくすることによって、樹脂中での気泡の発生を防止し、信頼性を向上させることができる。
かかる半導体装置は、種々の機器に適用可能であり、その工業的価値は絶大である。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る半導体装置を示す断面図。
【図2】本発明の第1の実施例に係る半導体装置を示す平面図。
【図3】第1の発明の半導体装置の製造工程の一例を示す断面図。
【図4】第1の発明の半導体装置の製造工程の一例を示す断面図。
【図5】第1の発明の半導体装置の製造工程の他の例を示す断面図。
【図6】第1の発明の半導体装置の製造工程の他の例を示す断面図。
【図7】第1の発明の半導体装置の製造工程の他の例を示す断面図。
【図8】第1の発明の半導体装置の製造工程の他の例を示す断面図。
【図9】サイクル数と累積不良率との関係を示すグラフ図。
【図10】保持時間と累積不良率との関係を示すグラフ図。
【図11】第2の発明の半導体装置の一例を示す断面図。
【図12】第2の発明に係る半導体装置の製造工程を示す断面図。
【図13】樹脂の流入距離と流入速度との関係を示す図。
【図14】従来の構造の半導体装置を示す断面図。
【図15】第3の発明の半導体装置の一例を示す断面図。
【図16】第3の発明にかかる半導体装置の製造工程の一例を示す断面図。
【図17】樹脂塗布量と流入速度との関係を示すグラフ図。
【図18】従来の半導体装置を示す断面図。
【図19】従来の半導体装置を示す断面図。
【図20】従来の半導体装置を示す断面図。
【図21】樹脂の流入距離と流入速度との関係を示すグラフ図。
【図22】半導体チップと回路基板との間に注入された樹脂の流入状態を示す図。
【符号の説明】
1…半導体チップ,2…回路配線基板,3…バンプ電極,4…接続用端子
5…第1の樹脂,6…第2の樹脂,7…最外周バンプ電極の中心
8…Alボンディングパッド,9…半導体装置,10…バリアメタル
11…パッシベーション膜,12…ソルダーレジスト,13…ステージ
14…コレット,15…ディスペンサー,
20…半導体装置,21…回路基板,22…接続電極,23…半導体チップ
24…接続電極,25…ハンダバンプ,26…樹脂,27…凹部
28…液体吐出装置,30…半導体装置,31…回路基板,32…接続電極
33…半導体チップ,34…接続電極,35…ハンダバンプ,36…樹脂
37…半導体装置,38…エポキシコーティング層,40…半導体装置
41…回路基板,42…接続電極,43…半導体チップ,44…接続電極
45…ハンダバンプ,46…樹脂,48…液体吐出装置,
70…半導体装置,71…回路配線基板,72…半導体チップ
73…バンプ電極,74…接続用端子,75…接続用端子,77…半導体装置
78…従来の樹脂,80…半導体装置,81…間隙部分,83…回路基板
84…半導体チップ,85…バンプ電極,86…樹脂,87…気泡。

Claims (5)

  1. 回路配線基板と、この基板上にバンプ電極により実装された半導体素子とを具備し、前記基板と半導体素子との間隙および半導体素子の周囲に、無機充填剤を含有する樹脂が封止された半導体装置であって、
    前記樹脂は、前記半導体素子の最外周のバンプ電極の中心線をつないだ領域に配置された第1の樹脂と、前記最外周のバンプ電極の中心線をつないだ領域に配置された第2の樹脂とから構成され、前記第1および第2の樹脂は、無機充填剤の含有量、最大粒径および平均粒径の少なくとも1つが異なることを特徴とする半導体装置。
  2. 前記第1の樹脂における無機充填剤の含有量が、前記第2の樹脂における無機充填剤の含有量よりも小さい請求項1に記載の半導体装置。
  3. 前記第1の樹脂中に含有される無機充填剤の最大粒径が、前記第2の樹脂中に含有される無機充填剤の最大粒径よりも小さい請求項1に記載の半導体装置。
  4. 前記第1の樹脂中に含有される無機充填剤の平均粒径が、前記第2の樹脂中に含有される無機充填剤の平均粒径よりも小さい請求項1に記載の半導体装置。
  5. 前記第1の樹脂に含有されるナトリウムイオン量、および塩素イオン量の少なくとも一方が、第2の樹脂に含有されるナトリウムイオン量、および塩素イオン量のそれぞれより小さい請求項1ないし4のいずれか1項に記載の半導体装置。
JP351895A 1995-01-12 1995-01-12 半導体装置 Expired - Lifetime JP3648277B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP351895A JP3648277B2 (ja) 1995-01-12 1995-01-12 半導体装置
US08/580,978 US5864178A (en) 1995-01-12 1996-01-03 Semiconductor device with improved encapsulating resin
US09/093,728 US5959363A (en) 1995-01-12 1998-06-09 Semiconductor device with improved encapsulating resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP351895A JP3648277B2 (ja) 1995-01-12 1995-01-12 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004031161A Division JP3846890B2 (ja) 2004-02-06 2004-02-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH08195414A JPH08195414A (ja) 1996-07-30
JP3648277B2 true JP3648277B2 (ja) 2005-05-18

Family

ID=11559596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP351895A Expired - Lifetime JP3648277B2 (ja) 1995-01-12 1995-01-12 半導体装置

Country Status (1)

Country Link
JP (1) JP3648277B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3343317B2 (ja) * 1995-12-04 2002-11-11 松下電器産業株式会社 半導体ユニット及びその半導体素子の実装方法
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
JPH10173089A (ja) * 1996-12-12 1998-06-26 Nec Corp ワイヤレスチップ実装基板、ワイヤレスチップ実装構造および前記ワイヤレスチップ実装基板の製造方法
TW392315B (en) * 1996-12-03 2000-06-01 Nippon Electric Co Boards mounting with chips, mounting structure of chips, and manufacturing method for boards mounting with chips
JP3629345B2 (ja) * 1996-12-12 2005-03-16 新光電気工業株式会社 フリップチップ実装方法
JPH10289927A (ja) * 1997-02-14 1998-10-27 Hitachi Chem Co Ltd 回路板
JPH118459A (ja) * 1997-06-16 1999-01-12 Pfu Ltd 表面実装部品のプリント配線板への実装構造
JP3538526B2 (ja) * 1997-07-03 2004-06-14 三菱電機株式会社 半導体集積回路装置
JPH11312945A (ja) * 1998-04-27 1999-11-09 Tdk Corp 圧電部品
JP2000223530A (ja) * 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd フリップチップ実装体および実装方法
JP3371894B2 (ja) * 1999-09-17 2003-01-27 ソニーケミカル株式会社 接続材料
JP2001093938A (ja) 1999-09-20 2001-04-06 Nec Kansai Ltd 半導体装置及びその製造方法
JP3598060B2 (ja) * 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3793413B2 (ja) * 2000-11-21 2006-07-05 シャープ株式会社 半導体レーザ装置の製造方法
JP3650748B2 (ja) * 2001-10-17 2005-05-25 新日本無線株式会社 半導体パッケージおよびその製造方法
JP2005108950A (ja) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd セラミックモジュール部品およびその製造方法
JP2006165303A (ja) * 2004-12-08 2006-06-22 Shinko Electric Ind Co Ltd 半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置
JP2006286799A (ja) * 2005-03-31 2006-10-19 Texas Instr Japan Ltd 実装方法
JP4758678B2 (ja) * 2005-05-17 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
JP2007150161A (ja) * 2005-11-30 2007-06-14 Sumitomo Bakelite Co Ltd 半導体装置とその製造方法
JP2007227558A (ja) * 2006-02-22 2007-09-06 Nec Electronics Corp 半導体装置の製造装置及び半導体装置の製造方法
KR20090129478A (ko) * 2007-03-19 2009-12-16 나믹스 가부시끼가이샤 이방성 도전 페이스트
JP5022756B2 (ja) * 2007-04-03 2012-09-12 オンセミコンダクター・トレーディング・リミテッド 半導体チップの実装方法
JP2009049115A (ja) * 2007-08-17 2009-03-05 Seiko Epson Corp 半導体装置及びその製造方法
JP2011009570A (ja) * 2009-06-26 2011-01-13 Fujitsu Ltd 電子部品パッケージおよびその製造方法
JP5250524B2 (ja) 2009-10-14 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
DE112011103465B4 (de) 2010-10-15 2015-07-09 Hitachi Automotive Systems, Ltd. Detektor für physikalische Größe
JP5909318B2 (ja) * 2010-12-07 2016-04-26 ナミックス株式会社 電子部品実装体、および電子部品の実装方法
JP5957814B2 (ja) * 2011-07-07 2016-07-27 富士電機株式会社 パワーモジュールの製造方法
JP2013008977A (ja) * 2012-07-31 2013-01-10 Nikon Corp 半導体装置および半導体装置の製造方法
JP6303427B2 (ja) * 2013-11-18 2018-04-04 ミツミ電機株式会社 電子部品モジュール及びその製造方法
JP6623978B2 (ja) * 2016-08-26 2019-12-25 株式会社村田製作所 電子部品の接合構造および電子部品接合体の製造方法
JP6849907B2 (ja) * 2016-12-01 2021-03-31 富士通株式会社 光モジュール及び光モジュールの製造方法
FR3062515B1 (fr) * 2017-01-30 2019-11-01 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.

Also Published As

Publication number Publication date
JPH08195414A (ja) 1996-07-30

Similar Documents

Publication Publication Date Title
JP3648277B2 (ja) 半導体装置
JP3233535B2 (ja) 半導体装置及びその製造方法
US7816780B2 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
US6387794B2 (en) Electrode structure for semiconductor device, method for forming the same, mounted body including semiconductor device and semiconductor device
US5864178A (en) Semiconductor device with improved encapsulating resin
JP4534062B2 (ja) 半導体装置
US8338287B2 (en) Semiconductor device and method for manufacturing the same
US8513818B2 (en) Semiconductor device and method for fabricating the same
US6373142B1 (en) Method of adding filler into a non-filled underfill system by using a highly filled fillet
JP2003152002A (ja) 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法
US6605491B1 (en) Method for bonding IC chips to substrates with non-conductive adhesive
EP0340492A2 (en) Conformal sealing and interplanar encapsulation of electronic device structures
JP3454977B2 (ja) 半導体装置及びその製造方法
JP3356649B2 (ja) 半導体装置及びその製造方法
JP3846890B2 (ja) 半導体装置
JP5974991B2 (ja) 半導体装置
US6611064B1 (en) Semiconductor device and method for manufacturing the same
TW589724B (en) Semiconductor device
JPH0831870A (ja) 半導体装置
JPH09172110A (ja) 半導体装置
JP3180041B2 (ja) 接続端子及びその形成方法
JP3333355B2 (ja) 半導体装置
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法
JP2002057242A (ja) エリアアレイ型半導体パッケージ
JPH0992654A (ja) 半導体装置の電極構造体及びその形成方法並びに半導体装置の実装体及び半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 9

EXPY Cancellation because of completion of term