JP3645381B2 - Manufacturing method of semiconductor device, information terminal, head mounted display, car navigation, mobile phone, video camera, projection display device - Google Patents

Manufacturing method of semiconductor device, information terminal, head mounted display, car navigation, mobile phone, video camera, projection display device Download PDF

Info

Publication number
JP3645381B2
JP3645381B2 JP32797896A JP32797896A JP3645381B2 JP 3645381 B2 JP3645381 B2 JP 3645381B2 JP 32797896 A JP32797896 A JP 32797896A JP 32797896 A JP32797896 A JP 32797896A JP 3645381 B2 JP3645381 B2 JP 3645381B2
Authority
JP
Japan
Prior art keywords
oxide film
thermal oxide
film
heat treatment
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32797896A
Other languages
Japanese (ja)
Other versions
JPH09312259A (en
Inventor
久 大谷
舜平 山崎
聡 寺本
潤 小山
靖 尾形
昌彦 早川
光明 納
敏次 浜谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP32797896A priority Critical patent/JP3645381B2/en
Publication of JPH09312259A publication Critical patent/JPH09312259A/en
Application granted granted Critical
Publication of JP3645381B2 publication Critical patent/JP3645381B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本明細書で開示する発明は、結晶性を有する薄膜半導体に関する。また、その薄膜半導体の作製方法に関する。またその薄膜半導体を利用した半導体装置に関する。またその半導体装置の作製方法に関する。
【0002】
【従来の技術】
ガラス基板や石英基板上に結晶性を有する珪素膜を成膜し、その珪素膜でもって薄膜トランジスタ(以下TFTと称する)を作製する技術が知られている。
【0003】
この薄膜トランジスタは、高温ポリシリコンTFTや低温ポリシリコンTFTと称されている。
【0004】
高温ポリシリコンTFTは、結晶性珪素膜の作製手段として、800℃や900℃以上というような比較的高温の加熱処理を利用する技術である。この技術は、単結晶シリコンウエハーの利用したICの作製プロセスの派生技術といえる。
【0005】
当然、高温ポリシリコンTFTが作製される基板としては、上記加熱温度に耐える石英基板が利用される。
【0006】
他方、低温ポリシリコンTFTは、基板として安価なガラス基板(当然耐熱性は石英基板に対して劣るものとなる)を利用したものである。
【0007】
低温ポリシリコンTFTの構成する結晶性珪素膜の作製には、ガラス基板の耐える600℃以下の加熱や、ガラス基板に対しての熱ダメージはほとんど無いレーザーアニール技術が利用される。
【0008】
高温ポリシリコンTFTは、特性のそろったTFTを基板上に集積化できるという特徴がある。
【0009】
他方、低温ポリシリコンTFTは、基板として安価で大面積化が容易なガラス基板を利用できるという特徴がある。
【0010】
なお、現状の技術においては、高温ポリシリコンTFTも低温ポリシリコンTFTもその特性に大きな違いはない。
【0011】
即ち、移動度でいえば50〜100(cm2/Vs)程度、S値が200〜400(mV/dec)(VD =1V)程度のものが、両者において得られている。
【0012】
この特性は、単結晶シリコンウエハーを利用したMOS型トランジスタの特性に比較して大きく見劣りするものである。一般的に、単結晶シリコンウエハーを利用したMOS型トランジスタのS値は60〜70(mV/dec)程度である。
【0013】
なお、現状においては、基板上に数百×数百という数でもって多数のTFTを作製した場合におけるTFT特性の均一性や再現性の高さの点で高温ポリシリコンTFTの方が優れている。また、高温ポリシリコンTFTは、従来のICプロセスにおける各種プロセス条件や作製装置を流用できるという点において優位にある。
【0014】
【発明が解決しよとする課題】
現状においてTFTは、アクティブマトリクス型の液晶表示装置のアクティブマトリクス回路と周辺駆動回路とを同一基板上に集積化するために利用されている。即ち、アクティブマトリクス回路と周辺駆動回路とを同一の基板上にTFTでもって作り込むことが行われておる。
【0015】
このような構成において、周辺駆動回路のソースドライバー回路は、十数MHz以上の動作が要求される。しかし、現状における高温ポリシリコンTFT及び低温ポリシリコンTFTで構成した回路は、その動作速度のマージンが数MHz程度までしかとれない。
【0016】
従って、動作を分割する(分割駆動と呼ばれる)などして、液晶表示を構成しているのが現状である。しかし、この方法は、分割のタイミングの微妙なズレ等に起因して、画面に縞模様が現れてしまう等の問題がある。
【0017】
また、今後の技術として、周辺駆動回路(シフトレジスタ回路やバッファー回路で構成される)以外に発振回路やD/AコンバータやA/Dコンバータ、さらに各種画像処理を行うデジタル回路を、さらに同一基板上に集積化することが考えられている。
【0018】
しかし、上記発振回路やD/AコンバータやA/Dコンバータ、さらに各種画像処理を行うデジタル回路は、周辺駆動回路よりもさらに高い周波数で動作することが必要とされる。
【0019】
従って、現状の技術で得られている高温ポリシリコンTFTや低温ポリシリコンTFTでもってそれらの回路を構成することは困難である。
【0020】
なお、単結晶シリコンウエハーを利用したMOSトランジスタでもって構成した集積回路は、100MHz以上の動作を行わせることができるものが実用化されている。
【0021】
本明細書で開示する発明は、上記のような高速動作(一般に数十MHz以上の動作速度)が要求される回路を構成しうる薄膜トランジスタを得ることを課題とする。
【0022】
また、単結晶シリコンウエハーを利用して作製したMOS型トランジスタに匹敵するような特性が得られる薄膜トランジスタを提供することを課題とする。またその作製手段を提供することを課題とする。さらに、そのような高い特性を有する薄膜トランジスタでもって必要とする機能を有する半導体装置を提供することを課題とする。
【0023】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
絶縁表面を有する基板上に形成された結晶性珪素膜を活性層とした薄膜トランジスタを利用した半導体装置であって、
該結晶性珪素膜は、所定の方向に連続性を有する結晶構造を有し、かつ前記所定の方向に延在した結晶粒界を有し、
前記薄膜トランジスタにおいて、ソース領域とドレイン領域とを結ぶ方向と前記所定の方向とは、所定の角度を有してなり、
前記結晶性珪素膜上には、該結晶性珪素膜よりも膜厚の厚い熱酸化膜が形成されていることを特徴とする。
【0024】
上記ような結晶状態を有する結晶性珪素膜の例を図6及び図7に示す。図7に示すのは、図6の一部をさらに拡大したものである。図6及び図7に示すのは、厚さ250Åの結晶性珪素膜の表面を透過型電子顕微鏡(TEM)により観察した写真である。
【0025】
図6及び図7に示すような結晶性珪素膜を得るには実施例1に示すような作製工程を採ることによって実現される。
【0026】
図6及び図7には、図の左下から右上に向かって連続性を有する結晶構造が延在している状態が示されている。またこの結晶構造の連続性が延在している方向にほぼ平行に多数の結晶粒界が形成されている状態も示されている。
【0027】
即ち、結晶構造の連続性が存在している方向に対して直角または概略直角な方向(図6または図7の右下から右上に向かう方向)には、明確な結晶粒界が多数、間隔をおいて存在しており、その方向へは結晶構造は不連続なものとなっている。即ち、この方向には結晶構造の連続性が損なわれたものとなっている。
【0028】
この結晶構造の連続性が延在している方向は、格子構造の連続性がほぼ保たれており、キャリアの移動に際しての散乱やトラップが他の方向に比較して非常に少ないものとなっている。
【0029】
即ち、上記結晶構造が連続している方向は、キャリアにとっては、結晶粒界からの散乱を受けない、または受けにくい実質的な単結晶状態になっていると見ることができる。
【0030】
上記の構成を得るには、ゲイト絶縁膜を構成する熱酸化膜の膜厚を活性層を構成する結晶性珪素膜の膜厚よりも厚くすることが重要となる。
【0031】
ゲイト絶縁膜を構成する熱酸化膜の形成工程は、上記のような結晶構造を得、さらに後述するような高い特性を有するTFTを得るために重要な要件である。これは、熱酸化膜の形成時において、結晶性珪素膜中に存在する格子間珪素原子や不安定な結合状態を有する珪素原子が熱酸化膜の形成に利用され、そのことにより、結晶性の向上、結晶性珪素膜中における欠陥の減少といった作用が得られるからである。
【0032】
特に熱酸化膜の形成に従い、上述するような特異な結晶構造が顕著な状態で得ることができる。(熱酸化膜の形成を行わないと、線欠陥が多数存在した結晶の連続性が損なわれた膜質となる)
【0033】
また、上記発明の構成は、この結晶構造の連続している方向と薄膜トランジスタのソース領域とドレイン領域とを結ぶ方向との関係を規定したものである。高速動作を狙うのであれば、上記の結晶構造の連続している方向とソース領域とドレイン領域とを結ぶ方向とを一致または概略一致させることが好ましい。こうすることで、MOS型の薄膜トランジスタの動作において、キャリアが最も移動し易い構造とすることができる。
【0034】
また、上記2つの方向のなす角度を所定のものに設定することで、得られる薄膜トランジスタの特性を制御することができる。例えば、同一の基板上に多数の薄膜トランジスタ群を作製する際に、上記2つの角度のなす角度を異ならせた群を複数形成することにより、このトランジスタ群の特性を異ならせることができる。
【0035】
また、N字型やコの字型、さらにはM字型等の形状を有する活性層が折れ曲がっているような薄膜トランジスタの場合は以下のようにすればよい。即ち、ソース領域とドレイン領域とを結ぶ線が直線でなく、屈曲したものとなるような薄膜トランジスタの場合は、以下のようにすればよい。
【0036】
この場合、チャネル領域におけるキャリアの移動方向(全体として見た場合のキャリアに移動方向)に合わせて、前述した結晶構造の連続性の方向を設定すればよい。
【0037】
この場合もキャリアの移動方向と結晶構造の連続性の方向とのなす角度を0°とした場合に最も高速動作を期待できる。勿論、必要に合わせてこの角度を設定することができる。
【0038】
他の発明の構成は、
絶縁表面を有する基板上に形成された結晶性珪素膜を活性層とした薄膜トランジスタを利用した半導体装置であって、
該結晶性珪素膜は、結晶粒界の延在方向に異方性を有しており、
前記薄膜トランジスタにおいて、ソース領域とドレイン領域とを結ぶ方向と前記延在方向とは、所定の角度を有してなり、
前記結晶性珪素膜上には、該結晶性珪素膜よりも膜厚の厚い熱酸化膜が形成されていることを特徴とする。
【0039】
他の発明の構成は、
絶縁表面を有する基板上に形成された結晶性珪素膜を活性層とした薄膜トランジスタを利用した半導体装置であって、
該結晶性珪素膜は、結晶粒界の延在方向に異方性を有しており、
前記薄膜トランジスタにおいて、チャネル領域におけるキャリアの移動する方向と前記延在方向とは、所定の角度を有してなり、
前記結晶性珪素膜上には、該結晶性珪素膜よりも膜厚の厚い熱酸化膜が形成されていることを特徴とする。
【0040】
本明細書で開示する発明における結晶性珪素膜は、以下の工程によって得られる。
【0041】
(1)非晶質珪素膜に対してニッケルに代表される珪素の結晶化を助長する金属元素を導入し、さらに加熱処理を施し結晶化させる。
【0042】
(2)ハロゲン元素を含んだ雰囲気中での加熱処理により熱酸化膜を形成する。
【0043】
(3)上記(2)の熱酸化膜を除去する。
【0044】
(4)ゲイト絶縁膜として機能する熱酸化膜を再度成膜する。
【0045】
上記金属元素としては、ニッケルが再現性や効果の点で極めて好ましい。一般にこの金属元素としては、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種類のものを利用することができる。
【0046】
ニッケル元素を利用した場合、最終的に珪素膜中に残留するニッケルの濃度は、1×1014原子個/cm3 〜5×1018原子個/cm3 程度となる。
【0047】
ゲッタリングを行うための熱酸化膜の成膜条件や金属元素の導入条件を詰めることにより、この濃度の上限は5×1017原子個/cm3 程度にまで低減することができる。この濃度の計測は、SIMS(2次イオン分析方法)を利用して計測できる。
【0048】
一般的には、上記ニッケル濃度の下限は、1×1016原子個/cm3 程度となる。これは、コストとの兼ね合いを考えた場合、基板や装置に付着するニッケル元素の影響を排除することが通常は困難であり、上記程度のニッケル元素の残留が生じてしまうからである。
【0049】
勿論、全体的な作製プロセスの見直し、洗浄工程の徹底、装置の洗浄度の徹底、といったことを行うことにより、上記結晶性珪素膜中に残留するニッケル元素濃度をさらに低減することは可能である。
【0050】
よって、一般的な作製工程に従った場合、残留するニッケル元素の濃度は、1×1016原子個/cm3 〜5×1017原子個/cm3 となる。
【0051】
また、熱酸化膜の作製工程において、当該金属元素が熱酸化膜中に移動する関係から、得られた結晶性珪素膜の厚さ方向におけるニッケル元素の濃度分布に勾配または分布が発生する。
【0052】
一般に、熱酸化膜が形成される界面に向かって当該金属元素の濃度が高くなる傾向が観察される。また、条件によっては、基板または下地膜に向かって、即ち裏面側の界面に向かって当該金属元素の濃度が高くなる傾向も観察される。(この違いは、出発膜となる非晶質珪素膜の膜質に大きく左右される)
【0053】
また、熱酸化膜の形成時に雰囲気中にハロゲン元素を含有させた場合、このハロゲン元素も上記金属元素と同様な濃度分布を示すものとなる。即ち、結晶性珪素膜の表面および/または裏面に向かって含有濃度が高くなる濃度分布を示すものとなる。(濃度分布の違いは、やはり出発膜の膜質によって左右される)
【0054】
本明細書で開示する発明における結晶性珪素膜は、その最終的な膜厚を好ましくは100Å〜750Å、より好ましくは150Å〜450Åとする。このような膜厚とすることにより、図6や図7に示すような一方向に結晶性が連続した特異な結晶構造をより顕著な形で再現性良く得ることができる。
【0055】
この最終的な結晶性珪素膜の膜厚は、熱酸化膜の成膜により膜厚を目減りすることを考慮して決定する必要がある。
【0056】
他の発明の構成は、
絶縁表面を有する基板上に非晶質珪素膜を成膜する工程と、
前記非晶質珪素膜に一部に珪素の結晶化を助長する金属元素を選択的に導入する工程と、
加熱処理を施し前記金属元素が選択的に導入された領域から他の領域に向かって基板に平行な方向に結晶成長を行わせる工程と、
ハロゲン元素を含有させた酸化性雰囲気中での加熱処理により第1の熱酸化膜を形成する工程と、
前記第1の熱酸化膜を除去する工程と、
ハロゲン元素を含有させた酸化性雰囲気中での第2の熱酸化膜を形成する工程と、
を有し、
最終的に得られる珪素膜の膜厚は、前記第2の熱酸化膜の膜厚より薄いことを特徴とする。
【0057】
上記ような構成を採ることにより、ハロゲン元素を含有させた酸化性雰囲気中での熱酸化膜の形成の作用を大きく得ることができる。
【0058】
また、他の発明の構成は、
絶縁表面を有する基板上に非晶質珪素膜を成膜する工程と、
前記非晶質珪素膜に一部に珪素の結晶化を助長する金属元素を選択的に導入する工程と、
加熱処理を施し前記金属元素が選択的に導入された領域から他の領域に向かって基板に平行な方向に結晶成長を行わせる工程と、
ハロゲン元素を含有させた酸化性雰囲気中での800℃〜1100℃での加熱処理により第1の熱酸化膜を形成する工程と、
前記第1の熱酸化膜を除去する工程と、
ハロゲン元素を含有させた酸化性雰囲気中での800℃〜1100℃での加熱処理により第2の熱酸化膜を形成する工程と、
を有し、
最終的に得られる珪素膜の膜厚は、前記第2の熱酸化膜の膜厚より薄いことを特徴とする。
【0059】
ハロゲン元素を含有させた酸化性雰囲気中での第2の熱酸化膜の成膜の効果をより高い得るのであれば、上記構成のように加熱処理温度を800℃〜1100℃とすることが好ましい。この温度が低い場合、その効果は大きく低下するので注意が必要である。
【0060】
他の発明の構成は、
絶縁表面を有する基板上に非晶質珪素膜を成膜する工程と、
前記非晶質珪素膜に一部に珪素の結晶化を助長する金属元素を選択的に導入する工程と、
加熱処理を施し前記金属元素が選択的に導入された領域から他の領域に向かって基板に平行な方向に結晶成長を行わせる工程と、
ハロゲン元素を含有させた酸化性雰囲気中での加熱処理により第1の熱酸化膜を形成する工程と、
前記第1の熱酸化膜を除去する工程と、
ハロゲン元素を含有させた酸化性雰囲気中での第2の熱酸化膜を形成する工程と、
を有し、
最終的に得られる珪素膜の膜厚は、前記第1の熱酸化膜と前記第2の熱酸化膜の膜厚の合計より薄いことを特徴とする。
【0061】
上記構成のように、2つの熱酸化膜の合計が、最終的に得られる結晶性珪素膜の膜厚よりも厚くなるようにすることで、熱酸化膜の形成の作用を顕著に得ることができる。
【0062】
具体的には、図6及び図7に示すような特異な結晶構造を有した結晶性珪素膜を得ることができ、その結晶性珪素膜を用いて活性層を構成することで、S値が100mV/dec以下で、移動度が200(cm2/Vs)以上といような特に優れた特性を有するTFTを得ることができる。
【0063】
他の発明の構成は、
絶縁表面を有する基板上に非晶質珪素膜を成膜する工程と、
前記非晶質珪素膜に一部に珪素の結晶化を助長する金属元素を選択的に導入する工程と、
加熱処理を施し前記金属元素が選択的に導入された領域から他の領域に向かって基板に平行な方向に結晶成長を行わせる工程と、
ハロゲン元素を含有させた酸化性雰囲気中での800℃〜1100℃での加熱処理により第1の熱酸化膜を形成する工程と、
前記第1の熱酸化膜を除去する工程と、
ハロゲン元素を含有させた酸化性雰囲気中での800℃〜1100℃での加熱処理により第2の熱酸化膜を形成する工程と、
を有し、
最終的に得られる珪素膜の膜厚は、前記第1の熱酸化膜と前記第2の熱酸化膜の合計の膜厚よりも小さいことを特徴とする。
【0064】
熱酸化膜を形成することの効果を最大限に得るのは、上記構成のように、加熱の温度を800℃〜1100℃というような高い温度にすることが非常に重要となる。
【0065】
上記のような工程を採用することにより、本明細書で開示する結晶性珪素膜を得ることができ、さらにその結晶構造の特異性を利用したMOS型薄膜トランジスタを得ることができる。
【0066】
金属元素の導入方法としては、当該金属元素を含んだ溶液を塗布する方法、CVD法による方法、スパッタ法や蒸着法による方法、当該金属を含んだ電極を利用したプラズマ処理による方法、ガス吸着法による方法を挙げることができる。
【0067】
ハロゲン元素を導入する方法としては、HCl、HF、HBr、Cl2 、F2 、Br2 、CF4 等を酸化性雰囲気(例えば酸素雰囲気)中に含有させる手段を利用することができる。
【0068】
また、熱酸化膜の形成時における雰囲気中に水素ガスや水分(水蒸気)の導入を合わせて行い、ウエット酸化の作用を利用することも有効である。これは、より短時間で平滑性の高い熱酸化膜を形成することに効果がある。
【0069】
熱酸化膜の形成するための温度は極めて重要なものとなる。後述するような素子単体で数十MHz以上の動作を行わせることが可能で、S値が100(mV/dec)以下というようなTFTを得るのであれば、熱酸化膜の形成時における加熱温度を好ましくは800℃以上、より好ましくは900°以上とすることが必要である。
【0070】
なおこの加熱温度の上限は、石英基板の耐熱温度の上限である1100℃程度とすることが適当である。
【0071】
【発明の実施の形態】
非晶質珪素膜を加熱により結晶化させ結晶性珪素膜を得る技術において、非晶質珪素膜の表面の一部の領域にニッケル元素を接して保持させた状態で加熱処理を施すことにより、前記一部の領域から他の領域へと基板に平行な方向への結晶成長を行わせる。
【0072】
そして、前記結晶成長を行わした珪素膜の表面に第1の熱酸化膜を形成する。この熱酸化膜は、ハロゲン元素を含んだ酸化性雰囲気化で800℃〜1100℃の加熱処理を施すことにより形成する。
【0073】
そしてこの熱酸化膜を除去する。こうして得られた結晶性珪素膜は、図6及び図7に示すような特定の方向に結晶粒界が延在し、その方向に結晶構造が連続した構造を有するものとなる。
【0074】
この熱酸化膜の形成の作用は、以下のように説明される。即ち、熱酸化膜の形成に従って、珪素膜中に存在する格子間珪素原子や不安定な結合状態を有する珪素原子が熱酸化膜の形成に利用される。そしてこのことにより、得られる結晶性珪素膜の結晶構造がより明確なものとなり、さらに膜中に存在する欠陥が大きく減少する。
【0075】
上記第1の熱酸化膜は、珪素膜中から結晶化に寄与した金属元素を除去(ゲッタリング)するという役割もある。即ち、熱酸化膜の形成中に珪素膜中から熱酸化膜中に移動した当該金属元素を、この熱酸化膜を除去することにより、外部に除去してしまうという作用もある。
【0076】
本明細書で開示する発明においては、第1の熱酸化膜を除去した後に、第2の熱酸化膜を形成する。
【0077】
この第2の熱酸化膜は、
(1)露呈した結晶性珪素膜の表面に直接形成する。
(2)CVD法による酸化珪素膜(一般に珪化絶縁膜を利用できる)を成膜した後に形成する。
といった大別して2つのタイミングにより形成する。
【0078】
この第2に熱酸化膜の形成もハロゲン元素を含有させた酸素雰囲気中で行うことが好ましい。
【0079】
この第2の熱酸化膜の作用も第1の熱酸化膜の作用と基本的に同じである。ただし、金属元素のゲッタリングの作用より、結晶構造に与える作用の方が主なものとなる。
【0080】
【実施例】
〔実施例1〕
本実施例では、非晶質珪素膜に対して、珪素の結晶化を助長する金属元素を選択的に導入することにより、横成長と呼ばれる基板に平行な方向への結晶成長を行わす方法に関する。
【0081】
図1に本実施例の作製工程を示す。まず、石英基板201上に下地膜202として酸化珪素膜を3000Åの厚さに成膜する。なお、石英基板の表面の平滑性が良く、また洗浄を十分にするのであれば、この下地膜202は特に必要ない。
【0082】
なお、基板としては石英基板を利用することが現状においては好ましい選択となるが、加熱処理温度に耐える基板であれば、石英に限定されるものではない。
【0083】
次に結晶性珪素膜の出発膜となる非晶質珪素膜203を減圧熱CVD法でもって、500Åの厚さに成膜する。
【0084】
次に図示しない酸化珪素膜を1500Åの厚さに成膜し、それをパターニングすることにより、204で示されるマスクを形成する。このマスクは205で示される領域に開口が形成されている。この開口205が形成されている領域においては、非晶質珪素膜203が露呈する。
【0085】
開口205は、図面の奥行及び手前方向に長手方向を有する細長い長方形を有している。この開口203の幅は20μm以上とするのが適当である。またその長手方向の長さは必要とする長さでもって形成すればよい。
【0086】
そして重量換算で10ppmのニッケル元素を含んだ酢酸ニッケル溶液を塗布する。そして図示しないスピナーを用いてスピンドライを行い余分な溶液を除去する。ニッケル元素の導入量は、上記溶液中におけるニッケル元素の含有濃度で制御することができる。
【0087】
こうして、ニッケル元素が図1(A)の点線206で示されるような状態で存在した状態が得られる。この状態では、ニッケル元素が開口205の底部において、非晶質珪素膜の一部に選択的に接して保持された状態が得られる。
【0088】
次に水素を3%含有した極力酸素を含まない窒素雰囲気中(また窒素雰囲気中)において、600℃、8時間の加熱処理を行う。すると、図1(B)の207で示されるような基板201に平行な方向への結晶成長が進行する。この結晶成長の状態を上面からみた模式図を図9に示す。
【0089】
この結晶成長は、ニッケル元素が導入された開口205の領域から周囲に向かって進行する。この基板に平行な方向への結晶成長を横成長またはラテラル成長と称する。
【0090】
この結晶成長により得られる横成長した結晶性珪素膜の表面は、従来の低温ポリシリコンや高温ポリシリコンに比較して非常に平滑性の良いものが得られる。これは、結晶粒界の延在する方向が概略そろっていることに起因すると考えられる。
【0091】
一般の多結晶珪素やポリシリコンと呼ばれる珪素膜は、その表面の凹凸は±100Å以上ある。しかし、本実施例で示すような横成長をさせた場合は、その表面の凹凸は±30Å以下であることが観察されている。この凹凸は、ゲイト絶縁膜との間の界面特性を悪化させるものであり、極力小さいものであることが好ましい。
【0092】
上記の結晶化のために加熱処理条件においては、この横成長を100μm以上にわたって行わすことができる。こうして横成長した領域を有する珪素膜208を得る。
【0093】
この結晶成長のための加熱処理は、450℃〜1100℃(上限は基板の耐熱性で規制される)で行うことができる。ある程度の横成長距離を確保するのであれば、加熱処理の温度を600℃以上とすることが好ましい。しかし、それ以上に温度を上げることによる結晶成長距離や結晶性の向上はそれ程大きくない。(従って、経済性や工程の簡略化を考慮した場合、600℃〜650℃程度の加熱処理で十分である)
【0094】
そしてニッケル元素を選択的に導入するための酸化珪素膜でなるマスク204を除去する。
【0095】
この状態においては、ニッケル元素が膜中に偏在している。特に、開口205が形成されていた領域と、207で示される結晶成長の先端部分においては、ニッケル元素が比較的高濃度に存在している。
【0096】
従って、活性層の形成においては、それらの領域を避けることが重要となる。即ち、活性層中に上記ニッケル元素が偏在した領域が存在しないようにすることが重要である。
【0097】
結晶化の後にさらに、レーザー光の照射を行なってもよい。即ち、レーザー光の照射により、さらに結晶化を助長させてもよい。このレーザー光の照射は、膜中に存在するニッケル元素の固まりを分散させ、後にニッケル元素を除去し易くする効果を有している。なお、この段階でレーザー光の照射を行っても、さらに横成長が進行することはない。
【0098】
レーザー光としては、紫外領域の波長を有するエキシマレーザーを利用することができる。例えば、KrFエキシマレーザー(波長248nm)やXeClエキシマレーザー(波長308nm)を利用することができる。
【0099】
次にHClを3体積%含んだ酸素雰囲気中において、950℃の加熱処理を行い、熱酸化膜209を200Åの厚さに成膜する。この熱酸化膜の形成に従い、珪素膜208の膜厚は100Å程度その膜厚が減少する。即ち、珪素膜の膜厚は、400Å程度となる。(図1(C))
【0100】
一般に、珪素膜の表面に形成される熱酸化膜は、表面に盛り上がる厚さと、内部に進行する酸化の距離とがほぼ同じものとなる。従って、例えば100Åの珪素膜の表面に100Åの熱酸化膜を形成すると、珪素膜の厚さは50Å目減りし、50Å厚の珪素膜とその表面に形成された100Å厚の熱酸化膜という構成となる。
【0101】
上記の工程においては、熱酸化膜の形成に従い、膜中の不安定な結合状態を有する珪素元素が熱酸化膜の形成に利用される。そして、膜中の欠陥が減少し、より高い結晶性を得ることができる。
【0102】
また同時に熱酸化膜の形成および塩素の作用により膜中よりニッケル元素のゲッタリングが行われる。
【0103】
当然、熱酸化膜中には、比較的高濃度にニッケル元素が取り込まれることになる。そして相対的に珪素膜208中のニッケル元素は減少する。こうして図1(C)に示す状態を得る。
【0104】
熱酸化膜209を形成したら、この熱酸化膜209を除去する。こうして、ニッケル元素の含有濃度を減少させた結晶性珪素膜208を得る。
【0105】
こうして得られた結晶性珪素膜は、図6または図7に示すように一方向に結晶構造が延在した(この方向は結晶成長方向に一致する)構造を有している。即ち、細長い円柱状の結晶体が複数の一方向に延在した結晶粒界を介して、複数平行に並んでいるような構造を有している。
【0106】
次にパターニングを行うことにより、横成長領域でなるパターン210を形成する。この島状の領域210が後にTFTの活性層となる。
【0107】
ここでは、ソース領域とドレイン領域とを結ぶ方向と結晶成長方向とが一致または概略一致するようにパターンの位置取りを行う。こうすることで、キャリアの移動する方向と結晶格子が連続して延在する方向とを合わせることができ、結果として高い特性のTFTを得ることができる。
【0108】
そして、210でなるパターンを形成後に熱酸化膜211を300Åの厚さに成膜する。この熱酸化膜は、HClを3%含有した酸素雰囲気中において、950℃の加熱処理を行うことによって得る。
【0109】
熱酸化膜211を成膜することにより、パターン(活性層となるパターン)210の膜厚は、250Åとなる。
【0110】
この工程においても熱酸化膜209を成膜する場合と同様の効果を得ることができる。なお、この熱酸化膜209は、TFTのゲイト絶縁膜の一部となる。
【0111】
本実施例においては、最終的に得られる結晶性珪素膜でなる活性層210の膜厚(250Å)は、第2の熱酸化膜211の膜厚(300Å)よりも薄くなる。こうすることで、熱酸化膜の形成に従う図6や図7に示すような特異な結晶構造を得るために効果を得ることができる。
【0112】
この後、熱酸化膜と共にゲイト絶縁膜を構成する酸化珪素膜304を1000Åの厚さにプラズマCVD法により成膜する。(図2(A))
【0113】
次にゲイト電極を形成するためのアルミニウム膜をスパッタ法で4000Åの厚さに成膜する。このアルミニウム膜中には、スカンジウムを0.2 重量%含有させる。
【0114】
アルミニウム膜中にスカンジウムを含有させるのは、後の工程において、ヒロックやウィスカーが発生することを抑制するためである。ヒロックやウィスカーというのは、加熱の際のアルミニウムの異常成長に起因する針状あるいは刺状の突起部のことである。
【0115】
アルミニウム膜を成膜したら、図示しない緻密な陽極酸化膜を形成する。この陽極酸化膜は、3%の酒石酸を含んだエチレングルコール溶液を電解溶液とし、アルミニウム膜を陽極、白金を陰極として行う。この工程においては、アルミニウム膜上に緻密な膜質を有する陽極酸化膜を100Åの厚さに成膜する。
【0116】
この図示しない陽極酸化膜は、後に形成されるレジストマスクとの密着性を向上させる役割を有している。
【0117】
この陽極酸化膜の膜厚は、陽極酸化時の印加電圧によって制御することができる。
【0118】
次にレジストマスク306を形成する。そしてこのレジストマスクを利用して、アルミニウム膜を305で示されるパターンにパターニングする。こうして図2(B)に示す状態を得る。
【0119】
ここで再度の陽極酸化を行う。ここでは、3%のシュウ酸水溶液を電解溶液として用いる。この電解溶液中において、アルミニウムのパターン305を陽極とした陽極酸化を行うことにより、308で示される多孔質状の陽極酸化膜が形成される。
【0120】
この工程においては、上部に密着性の高いレジストマスク306が存在する関係で、アルミニウムパターンの側面に選択的に陽極酸化膜308が形成される。
【0121】
この陽極酸化膜は、その膜厚を数μmまで成長させることができる。ここでは、その膜厚を6000Åとする。なお、その成長距離は、陽極酸化時間によって制御することができる。
【0122】
そしてレジストマスク306を除去する。次に再度の緻密な陽極酸化膜の形成を行う。即ち、前述した3%の酒石酸を含んだエチレングルコール溶液を電解溶液とした陽極酸化を再び行う。
【0123】
この工程においては、多孔質状の陽極酸化膜308中に電解溶液が進入する関係から、309で示されるように緻密な膜質を有する陽極酸化膜が形成される。
【0124】
この緻密な陽極酸化膜309の膜厚は1000Åとする。この膜厚の制御は印加電圧によって行う。
【0125】
ここで、露呈した酸化珪素膜304をエッチングする。また同時に熱酸化膜300をエッチングする。このエッチングはドライエッチングを利用する。そして酢酸と硝酸とリン酸とを混合した混酸を用いて多孔質状の陽極酸化膜308を除去する。こうして図2(D)に示す状態を得る。
【0126】
図2(D)に示す状態を得たら、不純物イオンの注入を行う。ここでは、Nチャネル型の薄膜トランジスタを作製するためにP(リン)イオンの注入をプラズマドーピング法でもって行う。
【0127】
この工程においては、ヘビードープがされる311と315の領域とライトドープがされる312と314の領域が形成される。これは、残存した酸化珪素膜310が半透過なマスクとして機能し、注入されたイオンの一部がそこで遮蔽されるからである。
【0128】
そしてレーザー光(またはランプを用いた強光)の照射を行うことにより、不純物イオンが注入された領域の活性化を行う。こうして、ソース領域311、チャネル形成領域313、ドレイン領域315、低濃度不純物領域312と314が自己整合的に形成される。
【0129】
ここで、314で示されるのが、LDD(ライトドープドレイン)領域と称される領域である。(図2(D))
【0130】
なお、緻密な陽極酸化膜309の膜厚を2000Å以上というように厚くした場合、その膜厚でもってチャネル形成領域313の外側にオフセットゲイト領域を形成することができる。
【0131】
本実施例においてもオフットゲイト領域は形成されているが、その寸法が小さいのでその存在による寄与が小さく、また図面が煩雑になるので図中には記載していない。
【0132】
なお、緻密な膜質を有する陽極酸化膜を2000Å以上というように厚く形成するのには、200V以上の印加電圧が必要とされるので、再現性や安全性に関して、注意が必要である。
【0133】
次に層間絶縁膜316として酸化珪素膜、または窒化珪素膜、またはその積層膜を形成する。層間絶縁膜としては、酸化珪素膜または窒化珪素膜上に樹脂材料でなる層を用いてもよい。
【0134】
そしてコンタクトホールの形成を行い、ソース電極317とドレイン電極318の形成を行う。こうして図3(E)に示す薄膜トランジスタが完成する。
【0135】
本実施例に示すTFTは、その特性として従来には得られなかった極めて高いものを得ることができる。
【0136】
例えば、NTFT(Nチャネル型のTFT)で、移動度が200〜300(cm2/Vs)、S値が75〜90(mV/dec)(VD =1V)という高性能なものが得られる。PTFT(Pチャネル型のTFT)で120〜180(cm2/Vs)、S値が75〜100(mV/dec)(VD =1V)という高性能なものを得ることができる。
【0137】
特にS値は、従来の高温ポリシリコンTFT及び低温ポリシリコンTFTの値に比較して、1/2以下という驚異的に良い値である。
【0138】
〔実施例2〕
本実施例は、実施例1に示す構成において、ゲイト絶縁膜の形成方法を工夫した例に関する。
【0139】
図3に本実施例の作製工程を示す。まず図1(A)及び(B)に示す工程に従い横成長領域を有する結晶性珪素膜208を得る。なおここでは、出発膜の非晶質珪素膜を500Åとする。
【0140】
結晶性珪素膜を得たら、HClを3%含有させた酸素雰囲気中において950℃の加熱処理を行うことにより、熱酸化膜209を200Åの厚さに成膜する。(図3(A))
【0141】
次に熱酸化膜209を除去する。そして、パターニングを施すことにより、後に薄膜トランジスタの活性層となるパターン210を形成する。(図3(B))
【0142】
次にプラズマCVD法により、ゲイト絶縁膜304を1000Åの厚さに成膜する。(図3(C))
【0143】
次にHClを3%含有させた酸素雰囲気中において950℃の加熱処理を行うことにより、熱酸化膜211を300Åの厚さに成膜する。(図3(D))
【0144】
この際、熱酸化膜は、CVD酸化膜304の内側において成長し、図3(D)に示すような状態で成膜される。
【0145】
本実施例に示す作製工程を採用した場合、ゲイト絶縁膜は熱酸化膜211とCVD酸化膜304との積層膜でもって構成されることになる。
【0146】
本実施例に示す作製工程を採用した場合、ゲイト絶縁膜と活性層との界面における界面準位密度を低いものとすることができる。
【0147】
〔実施例3〕
本実施例は、アクティブマトリクス型の液晶表示装置のアクティブマトリクス回路部分の作製工程を示す。
【0148】
図4に本実施例の作製工程の概略を示す。まず、図1及び図2に示す工程に従って、図2(D)に示す状態を得る。(図4(A)に示す状態)
【0149】
次に第1の層間絶縁間膜として、窒化珪素膜401を2000Åの厚さにプラズマCVD法で成膜する。さらにポリイミド樹脂膜402をスピンコート法で成膜する。こうして、図4(B)に示す状態を得る。なお、樹脂材料としては、ポリイミド以外にポリアミドやポリイミドアミドを利用することができる。
【0150】
次にソース領域311とドレイン領域315に達するコンタクトホールの形成を行い、ソース電極403とドレイン電極403を形成する。これらの電極は、チタン膜とアルミニウム膜とチタン膜との積層膜でもって形成する。なお、ソース電極403は、ソース線から延在したものとして形成される。(図4(C))
【0151】
ドレイン電極403は、その一部が補助容量を形成するための電極として利用される。
【0152】
ソース及びドレイン電極を形成したら、第2の層間絶縁膜としてポリイミド樹脂膜404を成膜する。こうして図4(C)に示す状態を得る。
【0153】
次に樹脂層間絶縁膜404に開口を形成し、さらにチタン膜とアルミニウム膜との積層膜でもってなるブラックマトリクス(BM)405を形成する。このブラックマトリクス405は、本来の遮光膜としての機能以外に補助容量を形成するための電極として機能する。
【0154】
ブラックマトリクス405を形成したら、第3の層間絶縁膜として、ポリイミド樹脂膜406を成膜する。そして、ドレイン電極403へのコンタクトホールを形成し、ITOでなる画素電極407を形成する。
【0155】
こうして、補助容量として機能するブラックマトリクス405のパターンと画素電極407のパターンとの間にポリイミド樹脂膜406が挟まれた構造が得られる。
【0156】
〔実施例4〕
本実施例は、実施例1に示す構成において、ゲイト電極またはゲイト電極から延在したゲイト配線に対するコンタクトの形成の採り方を工夫した例である。
【0157】
実施例1(図2参照)または実施例3((または実施例3)に示す構成においては、ゲイト電極の側面及び上面が緻密な膜質を有する陽極酸化膜によって被覆された状態となっている。
【0158】
このような構造は、アルミニウムを材料とした電極を形成する場合には、ヒロックの抑制、配線間ショートの抑制という点において大きな効果を有している。
【0159】
しかしながら、その強固な膜質故にコンタクトの形成が比較的困難であるという問題がある。
【0160】
本実施例は、この問題を解決する構成に関する。図5に本実施例の作製工程を示す。他の実施例と同じ符号箇所の詳細な作製条件等は、他の実施例と同じである。
【0161】
まず図5(A)に示すように、結晶性珪素膜でなる活性層パターン210を得る。そして、熱酸化膜211とCVD酸化膜304とが積層された状態を得る。
【0162】
ここでは、まずCVD酸化膜を成膜し、その後に熱酸化膜を成膜する工程を採用する。
【0163】
図5(A)に示す状態を得たら、アルミニウム膜を成膜し、さらに窒化珪素膜を500Åの厚さに成膜する。そして、レジストマスク306を用いてパターニングを施し、305で示されるアルミニウムパターンとその上の窒化珪素膜501が形成された状態を得る。(図5(B))
【0164】
図5(B)に示す状態を得たら、レジストマスク306を配置した状態で多孔質状の陽極酸化膜308を形成し、さらに緻密な膜質を有する陽極酸化膜309を形成する。
【0165】
これらの陽極酸化膜は、ゲイト電極となるアルミニウムパターン307の側面のみにおいて選択的に形成される。これは、アルミニウムパターンの上面に窒化珪素膜501が存在しているからである。
【0166】
陽極酸化膜の形成が終了したら、レジストマスク306を除去する。そしてさらに露呈した酸化珪素膜304を除去し、さらに熱酸化膜211の一部も除去する。
【0167】
こうして図5(C)に示す状態を得る。図5(C)に示す状態を得たら、レジストマスク306を除去し、さらに多孔質状の陽極酸化膜308を除去する。
【0168】
そして、さらに窒化珪素膜501を除去する。こうして図5(D)に示す状態を得る。この状態で導電型を付与する不純物のドーピングをプラズマドーピング法でもって行う。
【0169】
この結果、ソース領域311、低濃度不純物領域312と314、チャネル領域313、ドレイン領域315が自己整合的に形成される。
【0170】
不純物のドーピング終了後、レーザー光の照射を行うことにより、ドーピング時に生じた損傷のアニールと、ドーピングされた不純物の活性化とを行う。
【0171】
こうして図5(D)に示す状態を得る。次に層間絶縁膜502を形成する。そしてコンタクトホールの形成を行い、ソース電極317、ゲイト取り出し電極503、ドレイン電極318を形成し、図5(E)に示す状態を得る。
【0172】
この工程において、ゲイト電極307へのコンタクトホールの形成が、ゲイト電極の上面に陽極酸化膜が存在しない関係で比較的容易に行うことができる。
【0173】
なお図には、同じ断面上にソース/ドレイン電極とゲイト電極とが形成されているように記載されているが、実際には、ゲイト取り出し電極はゲイト電極307から延在した部分に形成される。
【0174】
〔実施例5〕
本実施例は、実施例1に示す構成において、基板としてガラス基板を利用した場合の例である。
【0175】
本実施例では、基板として歪点が667℃のコーニング1737ガラス基板を利用する。そして結晶化のための加熱処理を600℃、4時間の条件で行い。
【0176】
熱酸化膜の形成のための加熱処理をHClを3体積%含有した酸素雰囲気中での640℃の条件で行う。この場合、形成される熱酸化膜の膜厚は処理時間2時間で30Å程度となる。この場合は、実施例1に示すような950℃の加熱処理を加えた場合に比較してその効果は小さなものとなる。
【0177】
〔実施例6〕
本実施例は、実施例1に示す構成において、熱酸化膜の形成時における雰囲気中にHClを含有させない場合の例である。この場合、HClを雰囲気中に含有させた場合に比較して、ニッケルのゲッタリング効果は小さなものとなる。
【0178】
〔実施例7〕
本実施例は、実施例1に示す構成において、熱酸化膜の形成後にレーザー光の照射をする場合の例である。このようにすると、さらに結晶化を助長することができる。
〔実施例8〕
本実施例は、TFTを利用した半導体装置の例を示すものである。図8に各種半導体装置の例を示す。
【0179】
図8(A)に示すのは、携帯情報端末と呼ばれるもので、本体2001に備えられたアクティブマトリクス型の液晶表示装置2005に必要とする情報を内部の記憶装置から呼び出して表示したり、電話回線を利用してアクセスした情報を表示することができる。
【0180】
表示装置の形態としては、アクティブマトリクス型のEL表示装置を利用することも考えられる。表示装置を構成するアクティブマトリクス回路と同一の基板上には、各種情報処理回路や記憶回路が集積化回路2006としてTFTを利用して集積化されている。
【0181】
また、本体2001には、カメラ部2002が備えられており、操作スイッチ2004を操作することにより、必要とする画像情報を取り込むことができる。カメラ部2002により取り込む画像は、受像部2003から装置内に取り込まれる。
【0182】
図8(B)に示すのは、ヘッドマウントディスプレイと呼ばれる表示装置である。この装置は、本体2101を頭部に装着し、2つのアクティブマトリクス型の液晶ディスプレイ2102によって、目の前数cmの場所に画像を表示する機能を有している。この装置では、疑似体験的に画像を見ることができる。
【0183】
図8(C)に示すのは、カーナビゲーションシステムであり。この装置は、アンテナ2204で受けた人工衛星からの信号を用いて、位置を計測する機能を有している。そして、アクティブマトリクス型の液晶表示装置2202に計測した位置が表示される。また表示する情報の選択は、操作スイッチ2203によって行われる。
【0184】
なお、液晶表示装置の代わりにアクティブマトリクス型のEL表示装置を利用することもできる。
【0185】
図8(D)に示すのは、携帯電話の例である。この装置は、本体2301にアンテナ2306が備えられ、音声入力部2303と音声入力部2302とを備えている。
【0186】
電話を掛ける場合は、操作スイッチ2305を操作することによって行う。また表示装置2304には、各種画像情報が表示される。表示装置の携帯としては、アクティブマトリクス型の液晶表示装置やアクティブマトリクス型のEL表示装置が利用される。
【0187】
図8(E)に示すのは、携帯型のビデオカメラである。この装置は、受像部2406から取り込んだ画像を本体2401内に収納した磁気テープに記憶する機能を備えている。
【0188】
画像には、各種デジタル処理が集積化回路2407において施される。この集積化回路2407は、従来から利用されているICチップを組み合わせたもので構成してもよいし、本明細書で開示するようなTFTを用いて構成してもよい。またそれらの組み合わせでもって構成してもよい。
【0189】
受像部2406で受像した画像や内部の磁気テープに記憶された画像は、アクティブマトリクス型の液晶表示装置2402に表示される。装置の操作は、操作スイッチ2404によって行われる。また、装置の電力はバッテリー2405によって賄われる。
【0190】
図8(F)に示すのは、投射型の表示装置である。この装置は、本体2501から投影される画像をスクリーン上に表示する機能を有している。
【0191】
本体2501には、光源2502とこの光源からの光を光学変調し画像を形成するアクティブマトリクス型の液晶表示装置2503、画像を投影するための光学系2504が備えられている。
【0192】
なお、液晶表示装置の形式としては、(B)に示す装置を除いて透過型または反射型の形式のどちらでも利用することができる。
【0193】
【発明の効果】
本明細書で開示する発明を利用して得られたPTFTとNTFTとを組み合わせて、9段のリングオシレータを構成した場合、400MHz以上の発振を行わせることができた。
【0194】
一般的にリングオシレータの発振周波数の10%程度でもって実際の回路の設計を行うことを考慮すると、上記のTFTでもって40MHz程度の周波数で動作する回路を構成できることになる。
【0195】
このように本明細書に開示する発明を利用することにより、高速動作(一般数十MHz以上の動作速度)が要求される回路を構成しうる薄膜トランジスタを得ることができる。
【0196】
特にS値に関しては、100(mV/dec)以下という単結晶シリコンウエハーを利用して作製したMOS型トランジスタに匹敵する特性を得ることができる。
【0197】
本明細書で開示する発明を利用することにより、各種高速動作が要求される回路を同一基板上にTFTでもって集積化した構成を提供することができる。またその作製方法を提供することができる。
【図面の簡単な説明】
【図1】 薄膜トランジスタの作製工程を示す図。
【図2】 薄膜トランジスタの作製工程を示す図。
【図3】 薄膜トランジスタの作製工程を示す図。
【図4】 薄膜トランジスタの作製工程を示す図。
【図5】 薄膜トランジスタの作製工程を示す図。
【図6】 珪素薄膜を写した電子顕微鏡写真。
【図7】 珪素薄膜を写した電子顕微鏡写真。
【図8】 TFTを利用した各種半導体装置の概要を示した図。
【図9】 結晶成長の状態を示す模式図。
【符号の説明】
201 石英基板
202 下地膜(酸化珪素膜)
203 非晶質珪素膜
204 酸化珪素膜でなるマスク
205 マスクに形成された開口(ニッケル元素導入領域)
206 基体に接して保持されたニッケル元素
207 結晶成長方向
208 結晶性珪素膜
209 熱酸化膜
210 活性層を構成する珪素膜のパターン
211 熱酸化膜
304 CVD法で成膜された酸化珪素膜(CVD酸化膜)
305 アルミニウム膜でなるパターン
306 レジストマスク
307 ゲイト電極
308 多孔質状の陽極酸化膜
309 緻密な膜質を有する陽極酸化膜
310 残存した酸化珪素膜
311 ソース領域
312 低濃度不純物領域
313 チャネル領域
314 低濃度不純物領域
315 ドレイン領域
316 層間絶縁膜
317 ソース電極
318 ドレイン電極
[0001]
BACKGROUND OF THE INVENTION
The invention disclosed in this specification relates to a thin film semiconductor having crystallinity. Further, the present invention relates to a method for manufacturing the thin film semiconductor. The present invention also relates to a semiconductor device using the thin film semiconductor. Further, the present invention relates to a method for manufacturing the semiconductor device.
[0002]
[Prior art]
A technique is known in which a silicon film having crystallinity is formed on a glass substrate or a quartz substrate, and a thin film transistor (hereinafter referred to as TFT) is manufactured using the silicon film.
[0003]
This thin film transistor is called a high temperature polysilicon TFT or a low temperature polysilicon TFT.
[0004]
The high-temperature polysilicon TFT is a technique that uses a relatively high-temperature heat treatment such as 800 ° C. or 900 ° C. or more as a means for producing a crystalline silicon film. This technology can be said to be a derivative technology of the IC manufacturing process using a single crystal silicon wafer.
[0005]
Naturally, as a substrate on which the high-temperature polysilicon TFT is manufactured, a quartz substrate that can withstand the heating temperature is used.
[0006]
On the other hand, the low-temperature polysilicon TFT uses an inexpensive glass substrate (which is naturally inferior in heat resistance to a quartz substrate) as a substrate.
[0007]
For the production of the crystalline silicon film constituting the low-temperature polysilicon TFT, a laser annealing technique is used in which the glass substrate is heated to 600 ° C. or less and the glass substrate is hardly damaged by heat.
[0008]
The high-temperature polysilicon TFT has a feature that TFTs with uniform characteristics can be integrated on a substrate.
[0009]
On the other hand, the low-temperature polysilicon TFT is characterized in that it can use a glass substrate that is inexpensive and easy to increase in area.
[0010]
In the current technology, there is no significant difference in characteristics between the high-temperature polysilicon TFT and the low-temperature polysilicon TFT.
[0011]
That is, in terms of mobility, those having about 50 to 100 (cm 2 / Vs) and S values of about 200 to 400 (mV / dec) (V D = 1V) are obtained in both cases.
[0012]
This characteristic is greatly inferior to that of a MOS transistor using a single crystal silicon wafer. Generally, the S value of a MOS transistor using a single crystal silicon wafer is about 60 to 70 (mV / dec).
[0013]
At present, high-temperature polysilicon TFTs are superior in terms of uniformity of TFT characteristics and high reproducibility when a large number of TFTs are manufactured on the substrate with a number of hundreds × several hundreds. . Further, the high-temperature polysilicon TFT is advantageous in that various process conditions and manufacturing apparatuses in the conventional IC process can be used.
[0014]
[Problems to be solved by the invention]
Currently, TFTs are used to integrate an active matrix circuit and a peripheral drive circuit of an active matrix type liquid crystal display device on the same substrate. In other words, the active matrix circuit and the peripheral drive circuit are formed with TFTs on the same substrate.
[0015]
In such a configuration, the source driver circuit of the peripheral drive circuit is required to operate at more than a dozen MHz. However, the current circuit composed of high-temperature polysilicon TFTs and low-temperature polysilicon TFTs has a margin of operating speed of only several MHz.
[0016]
Therefore, at present, the liquid crystal display is configured by dividing the operation (referred to as division driving). However, this method has a problem that a striped pattern appears on the screen due to a subtle shift in division timing.
[0017]
As future technology, in addition to the peripheral drive circuit (consisting of a shift register circuit and a buffer circuit), an oscillation circuit, a D / A converter, an A / D converter, and a digital circuit for performing various image processing are further provided on the same substrate. It is considered to be integrated on top.
[0018]
However, the oscillation circuit, the D / A converter, the A / D converter, and the digital circuit that performs various types of image processing are required to operate at a higher frequency than the peripheral drive circuit.
[0019]
Therefore, it is difficult to construct these circuits with high-temperature polysilicon TFTs and low-temperature polysilicon TFTs obtained by the current technology.
[0020]
Note that an integrated circuit constituted by a MOS transistor using a single crystal silicon wafer has been put into practical use that can operate at 100 MHz or higher.
[0021]
An object of the invention disclosed in this specification is to obtain a thin film transistor that can constitute a circuit that requires the above-described high-speed operation (generally, an operation speed of several tens of MHz or more).
[0022]
It is another object of the present invention to provide a thin film transistor capable of obtaining characteristics comparable to a MOS transistor manufactured using a single crystal silicon wafer. It is another object to provide a manufacturing means thereof. It is another object of the present invention to provide a semiconductor device having a function required by a thin film transistor having such high characteristics.
[0023]
[Means for Solving the Problems]
One of the inventions disclosed in this specification is:
A semiconductor device using a thin film transistor having a crystalline silicon film formed on a substrate having an insulating surface as an active layer,
The crystalline silicon film has a crystal structure having continuity in a predetermined direction, and has a crystal grain boundary extending in the predetermined direction,
In the thin film transistor, the direction connecting the source region and the drain region and the predetermined direction have a predetermined angle,
A thermal oxide film having a thickness larger than that of the crystalline silicon film is formed on the crystalline silicon film.
[0024]
Examples of the crystalline silicon film having the above crystal state are shown in FIGS. FIG. 7 shows a further enlargement of a part of FIG. 6 and 7 are photographs obtained by observing the surface of a crystalline silicon film having a thickness of 250 mm with a transmission electron microscope (TEM).
[0025]
The crystalline silicon film as shown in FIGS. 6 and 7 can be obtained by employing the manufacturing process as shown in the first embodiment.
[0026]
6 and 7 show a state in which a continuous crystal structure extends from the lower left to the upper right of the drawing. Also shown is a state in which a large number of crystal grain boundaries are formed substantially parallel to the direction in which the continuity of the crystal structure extends.
[0027]
That is, in the direction perpendicular to or substantially perpendicular to the direction in which the continuity of the crystal structure exists (the direction from the lower right to the upper right in FIG. 6 or FIG. 7), there are a large number of clear crystal grain boundaries. The crystal structure is discontinuous in that direction. That is, the continuity of the crystal structure is impaired in this direction.
[0028]
In the direction in which the continuity of this crystal structure extends, the continuity of the lattice structure is almost maintained, and the scattering and trapping during the movement of carriers is very small compared to other directions. Yes.
[0029]
That is, it can be considered that the direction in which the crystal structures are continuous is a substantially single crystal state that is not or hardly affected by scattering from the crystal grain boundary.
[0030]
In order to obtain the above configuration, it is important to make the thickness of the thermal oxide film constituting the gate insulating film larger than the thickness of the crystalline silicon film constituting the active layer.
[0031]
The formation process of the thermal oxide film constituting the gate insulating film is an important requirement for obtaining the above crystal structure and obtaining a TFT having high characteristics as described later. This is because during the formation of the thermal oxide film, interstitial silicon atoms existing in the crystalline silicon film and silicon atoms having an unstable bonding state are used for the formation of the thermal oxide film. This is because the effects of improvement and reduction of defects in the crystalline silicon film can be obtained.
[0032]
In particular, according to the formation of the thermal oxide film, the above-described unique crystal structure can be obtained in a remarkable state. (If a thermal oxide film is not formed, the continuity of crystals with many line defects will be impaired.)
[0033]
Further, the configuration of the invention defines the relationship between the direction in which the crystal structure is continuous and the direction connecting the source region and the drain region of the thin film transistor. If high-speed operation is aimed, it is preferable that the direction in which the crystal structure is continuous and the direction connecting the source region and the drain region match or approximately match. Thus, a structure in which carriers can move most easily in the operation of the MOS thin film transistor can be obtained.
[0034]
In addition, the characteristics of the obtained thin film transistor can be controlled by setting the angle formed by the two directions to a predetermined value. For example, when a large number of thin film transistor groups are formed on the same substrate, the characteristics of the transistor groups can be made different by forming a plurality of groups having different angles formed by the two angles.
[0035]
Further, in the case of a thin film transistor in which an active layer having an N-shaped, U-shaped, or M-shaped shape is bent, the following may be performed. That is, in the case of a thin film transistor in which the line connecting the source region and the drain region is not a straight line but is bent, the following may be performed.
[0036]
In this case, the direction of continuity of the above-described crystal structure may be set in accordance with the movement direction of carriers in the channel region (the movement direction of carriers as a whole).
[0037]
In this case as well, the highest speed operation can be expected when the angle formed by the carrier movement direction and the crystal structure continuity direction is 0 °. Of course, this angle can be set as required.
[0038]
Other aspects of the invention are:
A semiconductor device using a thin film transistor having a crystalline silicon film formed on a substrate having an insulating surface as an active layer,
The crystalline silicon film has anisotropy in the extending direction of the crystal grain boundary,
In the thin film transistor, the direction connecting the source region and the drain region and the extending direction have a predetermined angle,
A thermal oxide film having a thickness larger than that of the crystalline silicon film is formed on the crystalline silicon film.
[0039]
Other aspects of the invention are:
A semiconductor device using a thin film transistor having a crystalline silicon film formed on a substrate having an insulating surface as an active layer,
The crystalline silicon film has anisotropy in the extending direction of the crystal grain boundary,
In the thin film transistor, a direction in which carriers move in the channel region and the extending direction have a predetermined angle,
A thermal oxide film having a thickness larger than that of the crystalline silicon film is formed on the crystalline silicon film.
[0040]
The crystalline silicon film in the invention disclosed in this specification is obtained by the following steps.
[0041]
(1) A metal element that promotes crystallization of silicon typified by nickel is introduced into the amorphous silicon film, and further subjected to heat treatment for crystallization.
[0042]
(2) A thermal oxide film is formed by heat treatment in an atmosphere containing a halogen element.
[0043]
(3) The thermal oxide film of (2) is removed.
[0044]
(4) A thermal oxide film functioning as a gate insulating film is formed again.
[0045]
As the metal element, nickel is extremely preferable in terms of reproducibility and effects. In general, as the metal element, one or a plurality of elements selected from Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au can be used.
[0046]
When nickel element is used, the concentration of nickel finally remaining in the silicon film is approximately 1 × 10 14 atoms / cm 3 to 5 × 10 18 atoms / cm 3 .
[0047]
The upper limit of the concentration can be reduced to about 5 × 10 17 atoms / cm 3 by narrowing down the conditions for forming the thermal oxide film for performing gettering and the conditions for introducing the metal element. This concentration can be measured using SIMS (secondary ion analysis method).
[0048]
Generally, the lower limit of the nickel concentration is about 1 × 10 16 atoms / cm 3 . This is because it is usually difficult to eliminate the influence of the nickel element adhering to the substrate and the device in view of the balance with the cost, and the above-mentioned nickel element remains.
[0049]
Of course, it is possible to further reduce the concentration of nickel element remaining in the crystalline silicon film by reviewing the overall manufacturing process, thoroughly cleaning steps, and thoroughly cleaning the apparatus. .
[0050]
Therefore, when a general manufacturing process is followed, the concentration of the remaining nickel element is 1 × 10 16 atoms / cm 3 to 5 × 10 17 atoms / cm 3 .
[0051]
In addition, in the thermal oxide film manufacturing process, a gradient or distribution is generated in the nickel element concentration distribution in the thickness direction of the obtained crystalline silicon film due to the movement of the metal element into the thermal oxide film.
[0052]
Generally, a tendency that the concentration of the metal element increases toward the interface where the thermal oxide film is formed is observed. Further, depending on the conditions, a tendency that the concentration of the metal element increases toward the substrate or the base film, that is, toward the interface on the back surface side is also observed. (This difference greatly depends on the quality of the amorphous silicon film used as the starting film)
[0053]
Further, when a halogen element is included in the atmosphere when forming the thermal oxide film, the halogen element also exhibits a concentration distribution similar to that of the metal element. That is, the concentration distribution becomes higher toward the front surface and / or back surface of the crystalline silicon film. (The difference in concentration distribution depends on the quality of the starting film)
[0054]
The crystalline silicon film in the invention disclosed in this specification preferably has a final film thickness of 100 to 750 mm, more preferably 150 to 450 mm. With such a film thickness, a unique crystal structure in which crystallinity continues in one direction as shown in FIGS. 6 and 7 can be obtained in a more remarkable form with good reproducibility.
[0055]
The final thickness of the crystalline silicon film needs to be determined in consideration of reducing the thickness by forming the thermal oxide film.
[0056]
Other aspects of the invention are:
Forming an amorphous silicon film over a substrate having an insulating surface;
Selectively introducing into the amorphous silicon film a metal element that promotes crystallization of silicon;
A step of performing crystal growth in a direction parallel to the substrate from the region where the metal element is selectively introduced to the other region by performing heat treatment;
Forming a first thermal oxide film by heat treatment in an oxidizing atmosphere containing a halogen element;
Removing the first thermal oxide film;
Forming a second thermal oxide film in an oxidizing atmosphere containing a halogen element;
Have
The finally obtained silicon film has a thickness smaller than that of the second thermal oxide film.
[0057]
By adopting the above configuration, the effect of forming a thermal oxide film in an oxidizing atmosphere containing a halogen element can be greatly obtained.
[0058]
In addition, the configuration of other inventions is as follows:
Forming an amorphous silicon film over a substrate having an insulating surface;
Selectively introducing into the amorphous silicon film a metal element that promotes crystallization of silicon;
A step of performing crystal growth in a direction parallel to the substrate from the region where the metal element is selectively introduced to the other region by performing heat treatment;
Forming a first thermal oxide film by heat treatment at 800 ° C. to 1100 ° C. in an oxidizing atmosphere containing a halogen element;
Removing the first thermal oxide film;
Forming a second thermal oxide film by heat treatment at 800 ° C. to 1100 ° C. in an oxidizing atmosphere containing a halogen element;
Have
The finally obtained silicon film has a thickness smaller than that of the second thermal oxide film.
[0059]
If the effect of forming the second thermal oxide film in an oxidizing atmosphere containing a halogen element is to be enhanced, the heat treatment temperature is preferably set to 800 ° C. to 1100 ° C. as in the above configuration. . If this temperature is low, the effect is greatly reduced, so care must be taken.
[0060]
Other aspects of the invention are:
Forming an amorphous silicon film over a substrate having an insulating surface;
Selectively introducing into the amorphous silicon film a metal element that promotes crystallization of silicon;
A step of performing crystal growth in a direction parallel to the substrate from the region where the metal element is selectively introduced to the other region by performing heat treatment;
Forming a first thermal oxide film by heat treatment in an oxidizing atmosphere containing a halogen element;
Removing the first thermal oxide film;
Forming a second thermal oxide film in an oxidizing atmosphere containing a halogen element;
Have
The thickness of the finally obtained silicon film is smaller than the total thickness of the first thermal oxide film and the second thermal oxide film.
[0061]
As described above, the effect of forming the thermal oxide film can be significantly obtained by making the total of the two thermal oxide films larger than the film thickness of the finally obtained crystalline silicon film. it can.
[0062]
Specifically, a crystalline silicon film having a unique crystal structure as shown in FIGS. 6 and 7 can be obtained, and by forming an active layer using the crystalline silicon film, the S value is reduced. A TFT having particularly excellent characteristics such as mobility of 200 (cm 2 / Vs) or more at 100 mV / dec or less can be obtained.
[0063]
Other aspects of the invention are:
Forming an amorphous silicon film over a substrate having an insulating surface;
Selectively introducing into the amorphous silicon film a metal element that promotes crystallization of silicon;
A step of performing crystal growth in a direction parallel to the substrate from the region where the metal element is selectively introduced to the other region by performing heat treatment;
Forming a first thermal oxide film by heat treatment at 800 ° C. to 1100 ° C. in an oxidizing atmosphere containing a halogen element;
Removing the first thermal oxide film;
Forming a second thermal oxide film by heat treatment at 800 ° C. to 1100 ° C. in an oxidizing atmosphere containing a halogen element;
Have
The film thickness of the finally obtained silicon film is smaller than the total film thickness of the first thermal oxide film and the second thermal oxide film.
[0064]
In order to obtain the maximum effect of forming the thermal oxide film, it is very important to set the heating temperature as high as 800 ° C. to 1100 ° C. as in the above configuration.
[0065]
By adopting the steps as described above, the crystalline silicon film disclosed in this specification can be obtained, and further, a MOS thin film transistor utilizing the peculiarity of the crystal structure can be obtained.
[0066]
As a method for introducing a metal element, a method of applying a solution containing the metal element, a method by a CVD method, a method by a sputtering method or a vapor deposition method, a method by a plasma treatment using the electrode containing the metal, a gas adsorption method The method by can be mentioned.
[0067]
As a method for introducing a halogen element, a means for containing HCl, HF, HBr, Cl 2 , F 2 , Br 2 , CF 4 or the like in an oxidizing atmosphere (for example, an oxygen atmosphere) can be used.
[0068]
It is also effective to utilize the action of wet oxidation by introducing hydrogen gas and moisture (water vapor) together in the atmosphere during the formation of the thermal oxide film. This is effective in forming a highly smooth thermal oxide film in a shorter time.
[0069]
The temperature for forming the thermal oxide film is extremely important. If a TFT having a S value of 100 (mV / dec) or less can be obtained with a single element as described below, and an S value of 100 (mV / dec) or less is obtained, the heating temperature during the formation of the thermal oxide film Is preferably 800 ° C. or higher, more preferably 900 ° C. or higher.
[0070]
The upper limit of the heating temperature is suitably about 1100 ° C., which is the upper limit of the heat resistant temperature of the quartz substrate.
[0071]
DETAILED DESCRIPTION OF THE INVENTION
In the technique of obtaining a crystalline silicon film by crystallizing an amorphous silicon film by heating, by performing a heat treatment in a state where nickel element is held in contact with a part of the surface of the amorphous silicon film, Crystal growth is performed in a direction parallel to the substrate from the partial region to another region.
[0072]
Then, a first thermal oxide film is formed on the surface of the silicon film subjected to the crystal growth. This thermal oxide film is formed by performing a heat treatment at 800 ° C. to 1100 ° C. in an oxidizing atmosphere containing a halogen element.
[0073]
Then, the thermal oxide film is removed. The crystalline silicon film thus obtained has a structure in which crystal grain boundaries extend in a specific direction as shown in FIGS. 6 and 7 and the crystal structure is continuous in that direction.
[0074]
The action of forming the thermal oxide film will be described as follows. That is, according to the formation of the thermal oxide film, interstitial silicon atoms existing in the silicon film and silicon atoms having an unstable bonding state are used for forming the thermal oxide film. As a result, the crystal structure of the obtained crystalline silicon film becomes clearer, and the defects present in the film are greatly reduced.
[0075]
The first thermal oxide film also serves to remove (getter) metal elements that contribute to crystallization from the silicon film. In other words, the metal element that has moved from the silicon film to the thermal oxide film during the formation of the thermal oxide film is removed to the outside by removing the thermal oxide film.
[0076]
In the invention disclosed in this specification, the second thermal oxide film is formed after removing the first thermal oxide film.
[0077]
This second thermal oxide film is
(1) Directly formed on the surface of the exposed crystalline silicon film.
(2) A silicon oxide film formed by CVD (generally a silicide insulating film can be used) is formed and then formed.
These are roughly divided into two timings.
[0078]
Secondly, the thermal oxide film is preferably formed in an oxygen atmosphere containing a halogen element.
[0079]
The action of the second thermal oxide film is basically the same as that of the first thermal oxide film. However, the effect on the crystal structure is more important than the effect of gettering the metal element.
[0080]
【Example】
[Example 1]
This embodiment relates to a method of performing crystal growth in a direction parallel to a substrate, called lateral growth, by selectively introducing a metal element that promotes crystallization of silicon into an amorphous silicon film. .
[0081]
FIG. 1 shows a manufacturing process of this embodiment. First, a silicon oxide film having a thickness of 3000 mm is formed on the quartz substrate 201 as the base film 202. Note that the base film 202 is not particularly necessary if the surface of the quartz substrate has good smoothness and sufficient cleaning.
[0082]
In addition, the use of a quartz substrate as a substrate is a preferable choice at present, but the substrate is not limited to quartz as long as the substrate can withstand the heat treatment temperature.
[0083]
Next, an amorphous silicon film 203 serving as a starting film for the crystalline silicon film is formed to a thickness of 500 mm by low pressure thermal CVD.
[0084]
Next, a silicon oxide film (not shown) is formed to a thickness of 1500 mm and patterned to form a mask indicated by 204. This mask has an opening formed in a region indicated by 205. In the region where the opening 205 is formed, the amorphous silicon film 203 is exposed.
[0085]
The opening 205 has an elongated rectangle having a longitudinal direction in the depth direction and the front direction of the drawing. The width of the opening 203 is suitably 20 μm or more. Further, the length in the longitudinal direction may be formed with a required length.
[0086]
Then, a nickel acetate solution containing 10 ppm of nickel element in terms of weight is applied. Then, spin drying is performed using a spinner (not shown) to remove excess solution. The amount of nickel element introduced can be controlled by the concentration of nickel element contained in the solution.
[0087]
In this way, a state in which the nickel element is present in a state as indicated by a dotted line 206 in FIG. In this state, a state is obtained in which the nickel element is selectively held in contact with a part of the amorphous silicon film at the bottom of the opening 205.
[0088]
Next, heat treatment is performed at 600 ° C. for 8 hours in a nitrogen atmosphere containing 3% of hydrogen and containing as little oxygen as possible (also in a nitrogen atmosphere). Then, crystal growth proceeds in a direction parallel to the substrate 201 as indicated by 207 in FIG. FIG. 9 shows a schematic view of this crystal growth state as viewed from above.
[0089]
This crystal growth proceeds from the region of the opening 205 into which nickel element is introduced toward the periphery. This crystal growth in a direction parallel to the substrate is referred to as lateral growth or lateral growth.
[0090]
The surface of the laterally grown crystalline silicon film obtained by this crystal growth has a very smooth surface compared to conventional low-temperature polysilicon and high-temperature polysilicon. This is considered due to the fact that the extending directions of the crystal grain boundaries are roughly aligned.
[0091]
A general silicon film called polycrystalline silicon or polysilicon has a surface roughness of ± 100 mm or more. However, when lateral growth as shown in this example is performed, it has been observed that the unevenness of the surface is ± 30 mm or less. This unevenness deteriorates the interface characteristics with the gate insulating film, and is preferably as small as possible.
[0092]
In the heat treatment conditions for the above crystallization, this lateral growth can be performed over 100 μm or more. Thus, a silicon film 208 having a laterally grown region is obtained.
[0093]
The heat treatment for crystal growth can be performed at 450 ° C. to 1100 ° C. (the upper limit is regulated by the heat resistance of the substrate). If a certain amount of lateral growth distance is ensured, the temperature of the heat treatment is preferably set to 600 ° C. or higher. However, the crystal growth distance and crystallinity improvement by raising the temperature beyond that is not so great. (Therefore, heat treatment at about 600 ° C. to 650 ° C. is sufficient when considering economic efficiency and process simplification)
[0094]
Then, the mask 204 made of a silicon oxide film for selectively introducing nickel element is removed.
[0095]
In this state, nickel element is unevenly distributed in the film. In particular, the nickel element is present at a relatively high concentration in the region where the opening 205 is formed and the tip portion of the crystal growth indicated by 207.
[0096]
Therefore, it is important to avoid these regions in forming the active layer. That is, it is important that there is no region in which the nickel element is unevenly distributed in the active layer.
[0097]
Laser irradiation may be further performed after crystallization. That is, crystallization may be further promoted by laser light irradiation. This laser light irradiation has the effect of dispersing the mass of nickel elements present in the film and facilitating removal of the nickel elements later. Note that even if laser light irradiation is performed at this stage, the lateral growth does not proceed further.
[0098]
As the laser light, an excimer laser having a wavelength in the ultraviolet region can be used. For example, a KrF excimer laser (wavelength 248 nm) or a XeCl excimer laser (wavelength 308 nm) can be used.
[0099]
Next, heat treatment is performed at 950 ° C. in an oxygen atmosphere containing 3% by volume of HCl, and a thermal oxide film 209 is formed to a thickness of 200 mm. As the thermal oxide film is formed, the film thickness of the silicon film 208 decreases by about 100 mm. That is, the film thickness of the silicon film is about 400 mm. (Figure 1 (C))
[0100]
In general, a thermal oxide film formed on the surface of a silicon film has substantially the same thickness rising on the surface and the distance of oxidation proceeding inside. Therefore, for example, when a 100 熱 thermal oxide film is formed on the surface of a 100 珪 素 silicon film, the thickness of the silicon film is reduced by 50 、, and a 50 Å thick silicon film and a 100 Å thick thermal oxide film formed on the surface are formed. Become.
[0101]
In the above process, silicon elements having an unstable bonding state in the film are used for forming the thermal oxide film in accordance with the formation of the thermal oxide film. And the defect in a film | membrane reduces and higher crystallinity can be obtained.
[0102]
At the same time, nickel elements are gettered from the film by the formation of a thermal oxide film and the action of chlorine.
[0103]
Naturally, nickel element is taken into the thermal oxide film at a relatively high concentration. And the nickel element in the silicon film 208 is relatively reduced. In this way, the state shown in FIG.
[0104]
When the thermal oxide film 209 is formed, the thermal oxide film 209 is removed. In this way, a crystalline silicon film 208 with a reduced nickel element concentration is obtained.
[0105]
The crystalline silicon film thus obtained has a structure in which the crystal structure extends in one direction (this direction coincides with the crystal growth direction) as shown in FIG. 6 or FIG. That is, it has a structure in which a plurality of elongated cylindrical crystals are arranged in parallel through a plurality of crystal grain boundaries extending in one direction.
[0106]
Next, by patterning, a pattern 210 composed of a lateral growth region is formed. This island-like region 210 will later become the active layer of the TFT.
[0107]
Here, the pattern is positioned so that the direction connecting the source region and the drain region and the crystal growth direction match or approximately match. By doing so, the direction in which the carriers move and the direction in which the crystal lattice continuously extends can be matched, and as a result, a TFT with high characteristics can be obtained.
[0108]
Then, after the pattern 210 is formed, a thermal oxide film 211 is formed to a thickness of 300 mm. This thermal oxide film is obtained by performing a heat treatment at 950 ° C. in an oxygen atmosphere containing 3% HCl.
[0109]
By forming the thermal oxide film 211, the film thickness of the pattern (pattern to be an active layer) 210 is 250 mm.
[0110]
In this step, the same effect as that in the case where the thermal oxide film 209 is formed can be obtained. The thermal oxide film 209 becomes a part of the gate insulating film of the TFT.
[0111]
In this embodiment, the film thickness (250Å) of the active layer 210 made of a crystalline silicon film finally obtained is thinner than the film thickness (300Å) of the second thermal oxide film 211. By doing so, an effect can be obtained in order to obtain a unique crystal structure as shown in FIGS. 6 and 7 according to the formation of the thermal oxide film.
[0112]
Thereafter, a silicon oxide film 304 constituting a gate insulating film together with the thermal oxide film is formed to a thickness of 1000 mm by plasma CVD. (Fig. 2 (A))
[0113]
Next, an aluminum film for forming a gate electrode is formed to a thickness of 4000 mm by sputtering. This aluminum film contains 0.2% by weight of scandium.
[0114]
The reason why scandium is contained in the aluminum film is to suppress generation of hillocks and whiskers in the subsequent process. Hillocks and whiskers are needle-like or stab-like protrusions resulting from abnormal growth of aluminum during heating.
[0115]
When the aluminum film is formed, a dense anodic oxide film (not shown) is formed. The anodic oxide film is formed using an ethylene glycol solution containing 3% tartaric acid as an electrolytic solution, an aluminum film as an anode, and platinum as a cathode. In this step, an anodic oxide film having a dense film quality is formed on the aluminum film to a thickness of 100 mm.
[0116]
This anodic oxide film (not shown) has a role of improving adhesion with a resist mask to be formed later.
[0117]
The film thickness of this anodic oxide film can be controlled by the applied voltage during anodic oxidation.
[0118]
Next, a resist mask 306 is formed. Then, using this resist mask, the aluminum film is patterned into a pattern indicated by 305. In this way, the state shown in FIG.
[0119]
Here, anodic oxidation is performed again. Here, a 3% oxalic acid aqueous solution is used as the electrolytic solution. In this electrolytic solution, a porous anodic oxide film 308 is formed by anodizing with the aluminum pattern 305 as the anode.
[0120]
In this step, the anodic oxide film 308 is selectively formed on the side surface of the aluminum pattern because the resist mask 306 having high adhesion exists on the upper portion.
[0121]
This anodic oxide film can be grown to a thickness of several μm. Here, the film thickness is 6000 mm. The growth distance can be controlled by the anodic oxidation time.
[0122]
Then, the resist mask 306 is removed. Next, a dense anodic oxide film is formed again. That is, the anodic oxidation using the above-described ethylene glycol solution containing 3% tartaric acid as an electrolytic solution is performed again.
[0123]
In this step, an anodic oxide film having a dense film quality is formed as indicated by reference numeral 309 because the electrolytic solution enters the porous anodic oxide film 308.
[0124]
The dense anodic oxide film 309 has a thickness of 1000 mm. This film thickness is controlled by the applied voltage.
[0125]
Here, the exposed silicon oxide film 304 is etched. At the same time, the thermal oxide film 300 is etched. This etching uses dry etching. Then, the porous anodic oxide film 308 is removed using a mixed acid obtained by mixing acetic acid, nitric acid and phosphoric acid. In this way, the state shown in FIG.
[0126]
After obtaining the state shown in FIG. 2D, impurity ions are implanted. Here, in order to manufacture an N-channel thin film transistor, P (phosphorus) ions are implanted by a plasma doping method.
[0127]
In this step, regions 311 and 315 that are heavily doped and regions 312 and 314 that are lightly doped are formed. This is because the remaining silicon oxide film 310 functions as a semi-transmissive mask, and some of the implanted ions are shielded there.
[0128]
Then, the region into which the impurity ions are implanted is activated by irradiation with laser light (or strong light using a lamp). Thus, the source region 311, the channel formation region 313, the drain region 315, and the low concentration impurity regions 312 and 314 are formed in a self-aligned manner.
[0129]
Here, a region 314 is referred to as an LDD (lightly doped drain) region. (Fig. 2 (D))
[0130]
Note that when the thickness of the dense anodic oxide film 309 is increased to 2000 mm or more, an offset gate region can be formed outside the channel formation region 313 with the film thickness.
[0131]
The off-gate region is also formed in this embodiment, but since the size thereof is small, the contribution due to its existence is small, and the drawing becomes complicated, so it is not shown in the drawing.
[0132]
In order to form an anodic oxide film having a dense film quality as thick as 2000 mm or more, an applied voltage of 200 V or more is required, so care must be taken regarding reproducibility and safety.
[0133]
Next, a silicon oxide film, a silicon nitride film, or a stacked film thereof is formed as the interlayer insulating film 316. As the interlayer insulating film, a layer made of a resin material may be used on the silicon oxide film or the silicon nitride film.
[0134]
Then, contact holes are formed, and a source electrode 317 and a drain electrode 318 are formed. Thus, the thin film transistor shown in FIG. 3E is completed.
[0135]
The TFT shown in this embodiment can have a very high characteristic that has not been obtained in the past.
[0136]
For example, a high-performance NTFT (N-channel TFT) having a mobility of 200 to 300 (cm 2 / Vs) and an S value of 75 to 90 (mV / dec) (V D = 1V) can be obtained. . A high-performance PTFT (P-channel TFT) having 120 to 180 (cm 2 / Vs) and an S value of 75 to 100 (mV / dec) (V D = 1V) can be obtained.
[0137]
In particular, the S value is a surprisingly good value of 1/2 or less compared to the values of the conventional high-temperature polysilicon TFT and low-temperature polysilicon TFT.
[0138]
[Example 2]
The present embodiment relates to an example in which the gate insulating film forming method is devised in the configuration shown in the first embodiment.
[0139]
FIG. 3 shows a manufacturing process of this example. First, a crystalline silicon film 208 having a lateral growth region is obtained according to the steps shown in FIGS. In this case, the amorphous silicon film as the starting film is 500 mm.
[0140]
After obtaining the crystalline silicon film, a thermal oxide film 209 is formed to a thickness of 200 mm by performing a heat treatment at 950 ° C. in an oxygen atmosphere containing 3% HCl. (Fig. 3 (A))
[0141]
Next, the thermal oxide film 209 is removed. Then, by patterning, a pattern 210 that will later become an active layer of the thin film transistor is formed. (Fig. 3 (B))
[0142]
Next, a gate insulating film 304 is formed to a thickness of 1000 mm by plasma CVD. (Figure 3 (C))
[0143]
Next, heat treatment is performed at 950 ° C. in an oxygen atmosphere containing 3% HCl to form a thermal oxide film 211 with a thickness of 300 mm. (Fig. 3 (D))
[0144]
At this time, the thermal oxide film grows inside the CVD oxide film 304 and is formed in a state as shown in FIG.
[0145]
When the manufacturing process shown in this embodiment is adopted, the gate insulating film is constituted by a laminated film of the thermal oxide film 211 and the CVD oxide film 304.
[0146]
When the manufacturing process shown in this embodiment is employed, the interface state density at the interface between the gate insulating film and the active layer can be lowered.
[0147]
Example 3
This embodiment shows a manufacturing process of an active matrix circuit portion of an active matrix liquid crystal display device.
[0148]
FIG. 4 shows an outline of the manufacturing process of this example. First, according to the steps shown in FIGS. 1 and 2, the state shown in FIG. 2D is obtained. (State shown in FIG. 4A)
[0149]
Next, as a first interlayer insulating film, a silicon nitride film 401 is formed to a thickness of 2000 mm by plasma CVD. Further, a polyimide resin film 402 is formed by spin coating. In this way, the state shown in FIG. As the resin material, polyamide or polyimide amide can be used in addition to polyimide.
[0150]
Next, contact holes reaching the source region 311 and the drain region 315 are formed, so that the source electrode 403 and the drain electrode 403 are formed. These electrodes are formed by a laminated film of a titanium film, an aluminum film, and a titanium film. Note that the source electrode 403 is formed to extend from the source line. (Fig. 4 (C))
[0151]
A part of the drain electrode 403 is used as an electrode for forming an auxiliary capacitance.
[0152]
After the source and drain electrodes are formed, a polyimide resin film 404 is formed as a second interlayer insulating film. In this way, the state shown in FIG.
[0153]
Next, an opening is formed in the resin interlayer insulating film 404, and a black matrix (BM) 405 made of a laminated film of a titanium film and an aluminum film is formed. The black matrix 405 functions as an electrode for forming an auxiliary capacitor in addition to the function as an original light shielding film.
[0154]
After the black matrix 405 is formed, a polyimide resin film 406 is formed as a third interlayer insulating film. Then, a contact hole to the drain electrode 403 is formed, and a pixel electrode 407 made of ITO is formed.
[0155]
Thus, a structure in which the polyimide resin film 406 is sandwiched between the pattern of the black matrix 405 functioning as an auxiliary capacitor and the pattern of the pixel electrode 407 is obtained.
[0156]
Example 4
The present embodiment is an example in which, in the configuration shown in the first embodiment, a method of forming a contact for a gate electrode or a gate wiring extending from the gate electrode is devised.
[0157]
In the configuration shown in Example 1 (see FIG. 2) or Example 3 (or Example 3), the side surface and the upper surface of the gate electrode are covered with an anodized film having a dense film quality.
[0158]
Such a structure has a great effect in terms of suppressing hillocks and wiring shorts when forming an electrode made of aluminum.
[0159]
However, there is a problem that it is relatively difficult to form a contact due to its strong film quality.
[0160]
The present embodiment relates to a configuration that solves this problem. FIG. 5 shows a manufacturing process of this example. The detailed production conditions and the like of the same reference numerals as in the other examples are the same as those in the other examples.
[0161]
First, as shown in FIG. 5A, an active layer pattern 210 made of a crystalline silicon film is obtained. Then, a state in which the thermal oxide film 211 and the CVD oxide film 304 are stacked is obtained.
[0162]
Here, a process of forming a CVD oxide film first and then forming a thermal oxide film is employed.
[0163]
When the state shown in FIG. 5A is obtained, an aluminum film is formed, and a silicon nitride film is further formed to a thickness of 500 mm. Then, patterning is performed using the resist mask 306 to obtain a state in which the aluminum pattern indicated by 305 and the silicon nitride film 501 formed thereon are formed. (Fig. 5 (B))
[0164]
When the state shown in FIG. 5B is obtained, a porous anodic oxide film 308 is formed with the resist mask 306 disposed, and an anodic oxide film 309 having a dense film quality is formed.
[0165]
These anodic oxide films are selectively formed only on the side surfaces of the aluminum pattern 307 to be gate electrodes. This is because the silicon nitride film 501 exists on the upper surface of the aluminum pattern.
[0166]
When the formation of the anodic oxide film is completed, the resist mask 306 is removed. Further, the exposed silicon oxide film 304 is removed, and a part of the thermal oxide film 211 is also removed.
[0167]
In this way, the state shown in FIG. After obtaining the state shown in FIG. 5C, the resist mask 306 is removed, and the porous anodic oxide film 308 is further removed.
[0168]
Further, the silicon nitride film 501 is removed. In this way, the state shown in FIG. In this state, doping of an impurity imparting a conductivity type is performed by a plasma doping method.
[0169]
As a result, the source region 311, the low concentration impurity regions 312 and 314, the channel region 313, and the drain region 315 are formed in a self-aligned manner.
[0170]
After the impurity doping is completed, laser light irradiation is performed to anneal the damage caused during the doping and activate the doped impurities.
[0171]
In this way, the state shown in FIG. Next, an interlayer insulating film 502 is formed. Then, contact holes are formed to form a source electrode 317, a gate extraction electrode 503, and a drain electrode 318, and the state shown in FIG.
[0172]
In this step, the contact hole to the gate electrode 307 can be formed relatively easily because no anodized film is present on the upper surface of the gate electrode.
[0173]
Although the drawing shows that the source / drain electrode and the gate electrode are formed on the same cross section, the gate extraction electrode is actually formed in a portion extending from the gate electrode 307. .
[0174]
Example 5
The present embodiment is an example in which a glass substrate is used as the substrate in the configuration shown in the first embodiment.
[0175]
In this embodiment, a Corning 1737 glass substrate having a strain point of 667 ° C. is used as the substrate. Then, heat treatment for crystallization is performed at 600 ° C. for 4 hours.
[0176]
The heat treatment for forming the thermal oxide film is performed at 640 ° C. in an oxygen atmosphere containing 3% by volume of HCl. In this case, the thickness of the formed thermal oxide film is about 30 mm after a processing time of 2 hours. In this case, the effect is small as compared with the case where heat treatment at 950 ° C. as shown in Example 1 is applied.
[0177]
Example 6
The present embodiment is an example in which HCl is not contained in the atmosphere in forming the thermal oxide film in the configuration shown in the first embodiment. In this case, the gettering effect of nickel is small as compared with the case where HCl is contained in the atmosphere.
[0178]
Example 7
The present embodiment is an example in the case where the laser light is irradiated after the thermal oxide film is formed in the configuration shown in the first embodiment. In this way, crystallization can be further promoted.
Example 8
This embodiment shows an example of a semiconductor device using a TFT. FIG. 8 shows examples of various semiconductor devices.
[0179]
FIG. 8A shows what is called a portable information terminal, which calls and displays information necessary for an active matrix liquid crystal display device 2005 provided in the main body 2001 from an internal storage device, Information accessed via the line can be displayed.
[0180]
As a form of the display device, an active matrix EL display device may be used. Various information processing circuits and memory circuits are integrated as integrated circuits 2006 using TFTs on the same substrate as the active matrix circuit constituting the display device.
[0181]
Further, the main body 2001 is provided with a camera unit 2002, and necessary image information can be captured by operating the operation switch 2004. An image captured by the camera unit 2002 is captured from the image receiving unit 2003 into the apparatus.
[0182]
FIG. 8B shows a display device called a head mounted display. This apparatus has a function of displaying an image at a location several cm in front of the eyes with two active matrix liquid crystal displays 2102 attached to a main body 2101 on the head. With this device, images can be seen in a pseudo-experienced manner.
[0183]
FIG. 8C shows a car navigation system. This device has a function of measuring a position using a signal from an artificial satellite received by an antenna 2204. Then, the measured position is displayed on the active matrix type liquid crystal display device 2202. Selection of information to be displayed is performed by the operation switch 2203.
[0184]
Note that an active matrix EL display device can be used instead of the liquid crystal display device.
[0185]
FIG. 8D illustrates an example of a mobile phone. In this apparatus, an antenna 2306 is provided in a main body 2301, and an audio input unit 2303 and an audio input unit 2302 are provided.
[0186]
When making a call, the operation switch 2305 is operated. Various kinds of image information are displayed on the display device 2304. As a portable display device, an active matrix liquid crystal display device or an active matrix EL display device is used.
[0187]
FIG. 8E illustrates a portable video camera. This apparatus has a function of storing an image captured from the image receiving unit 2406 on a magnetic tape stored in the main body 2401.
[0188]
Various digital processes are performed on the image in the integrated circuit 2407. This integrated circuit 2407 may be configured by combining conventional IC chips, or may be configured by using a TFT as disclosed in this specification. Moreover, you may comprise by those combination.
[0189]
An image received by the image receiving unit 2406 and an image stored on an internal magnetic tape are displayed on an active matrix liquid crystal display device 2402. The operation of the apparatus is performed by an operation switch 2404. In addition, the power of the apparatus is provided by the battery 2405.
[0190]
FIG. 8F illustrates a projection display device. This apparatus has a function of displaying an image projected from the main body 2501 on a screen.
[0191]
The main body 2501 includes a light source 2502, an active matrix liquid crystal display device 2503 that optically modulates light from the light source and forms an image, and an optical system 2504 for projecting an image.
[0192]
The liquid crystal display device can be used in either a transmission type or a reflection type except for the device shown in FIG.
[0193]
【The invention's effect】
When a nine-stage ring oscillator was configured by combining PTFT and NTFT obtained by utilizing the invention disclosed in this specification, it was possible to oscillate at 400 MHz or higher.
[0194]
In general, in consideration of designing an actual circuit with about 10% of the oscillation frequency of the ring oscillator, a circuit that operates at a frequency of about 40 MHz can be configured with the TFT.
[0195]
In this manner, by using the invention disclosed in this specification, a thin film transistor that can form a circuit that requires high-speed operation (generally operating speed of several tens of MHz or more) can be obtained.
[0196]
In particular, with respect to the S value, a characteristic comparable to that of a MOS transistor manufactured using a single crystal silicon wafer of 100 (mV / dec) or less can be obtained.
[0197]
By utilizing the invention disclosed in this specification, a structure in which circuits requiring various high-speed operations are integrated with TFTs over the same substrate can be provided. In addition, a manufacturing method thereof can be provided.
[Brief description of the drawings]
FIGS. 1A to 1C illustrate a manufacturing process of a thin film transistor. FIGS.
FIGS. 2A and 2B illustrate a manufacturing process of a thin film transistor. FIGS.
FIG. 3 illustrates a manufacturing process of a thin film transistor.
4A and 4B illustrate a manufacturing process of a thin film transistor.
FIGS. 5A and 5B illustrate a manufacturing process of a thin film transistor. FIGS.
FIG. 6 is an electron micrograph showing a silicon thin film.
FIG. 7 is an electron micrograph showing a silicon thin film.
FIG. 8 is a diagram showing an outline of various semiconductor devices using TFTs.
FIG. 9 is a schematic diagram showing a state of crystal growth.
[Explanation of symbols]
201 Quartz substrate 202 Base film (silicon oxide film)
203 Amorphous silicon film 204 Mask made of silicon oxide film 205 Openings formed in the mask (nickel element introduction region)
206 Nickel element 207 held in contact with the substrate 207 Crystal growth direction 208 Crystalline silicon film 209 Thermal oxide film 210 Silicon film pattern 211 constituting the active layer Thermal oxide film 304 Silicon oxide film (CVD) Oxide film)
305 Pattern made of aluminum film 306 Resist mask 307 Gate electrode 308 Porous anodic oxide film 309 Anodized film 310 having a dense film quality Residual silicon oxide film 311 Source region 312 Low concentration impurity region 313 Channel region 314 Low concentration impurity Region 315 Drain region 316 Interlayer insulating film 317 Source electrode 318 Drain electrode

Claims (12)

絶縁表面を有する基板上に非晶質珪素膜を成膜し、
前記非晶質珪素膜の一部に珪素の結晶化を助長する金属元素を選択的に導入し、
加熱処理を施し前記金属元素が選択的に導入された領域から他の領域に向かって基板に平行な方向に結晶成長をさせ、
ハロゲン元素を含有させた酸化性雰囲気中での加熱処理により第1の熱酸化膜を形成し、
前記第1の熱酸化膜を除去し、
ハロゲン元素を含有させた酸化性雰囲気中での加熱処理により第2の熱酸化膜を形成し、
最終的に得られる珪素膜の膜厚は、前記第2の熱酸化膜の膜厚より薄いことを特徴とする半導体装置の作製方法。
Forming an amorphous silicon film over a substrate having an insulating surface;
Selectively introducing a metal element for promoting crystallization of silicon into a part of the amorphous silicon film;
Heat treatment is performed to cause crystal growth in a direction parallel to the substrate from the region where the metal element is selectively introduced toward another region,
Forming a first thermal oxide film by heat treatment in an oxidizing atmosphere containing a halogen element;
Removing the first thermal oxide film;
Forming a second thermal oxide film by heat treatment in an oxidizing atmosphere containing a halogen element;
A method for manufacturing a semiconductor device, wherein the finally obtained silicon film is thinner than the second thermal oxide film.
絶縁表面を有する基板上に非晶質珪素膜を成膜し、
前記非晶質珪素膜の一部に珪素の結晶化を助長する金属元素を選択的に導入し、
加熱処理を施し前記金属元素が選択的に導入された領域から他の領域に向かって基板に平行な方向に結晶成長をさせ、
ハロゲン元素を含有させた酸化性雰囲気中での800℃〜1100℃での加熱処理により第1の熱酸化膜を形成し、
前記第1の熱酸化膜を除去し、
ハロゲン元素を含有させた酸化性雰囲気中での800℃〜1100℃での加熱処理により第2の熱酸化膜を形成し、
最終的に得られる珪素膜の膜厚は、前記第2の熱酸化膜の膜厚より薄いことを特徴とする半導体装置の作製方法。
Forming an amorphous silicon film over a substrate having an insulating surface;
Selectively introducing a metal element for promoting crystallization of silicon into a part of the amorphous silicon film;
Heat treatment is performed to cause crystal growth in a direction parallel to the substrate from the region where the metal element is selectively introduced toward another region,
Forming a first thermal oxide film by heat treatment at 800 ° C. to 1100 ° C. in an oxidizing atmosphere containing a halogen element;
Removing the first thermal oxide film;
A second thermal oxide film is formed by heat treatment at 800 ° C. to 1100 ° C. in an oxidizing atmosphere containing a halogen element;
A method for manufacturing a semiconductor device, wherein the finally obtained silicon film is thinner than the second thermal oxide film.
絶縁表面を有する基板上に非晶質珪素膜を成膜し、
前記非晶質珪素膜の一部に珪素の結晶化を助長する金属元素を選択的に導入し、
加熱処理を施し前記金属元素が選択的に導入された領域から他の領域に向かって
基板に平行な方向に結晶成長をさせ、
ハロゲン元素を含有させた酸化性雰囲気中での加熱処理により第1の熱酸化膜を形成し、
前記第1の熱酸化膜を除去し、
ハロゲン元素を含有させた酸化性雰囲気中での加熱処理により第2の熱酸化膜を形成し、
最終的に得られる珪素膜の膜厚は、前記第1の熱酸化膜と前記第2の熱酸化膜の膜厚の合計より薄いことを特徴とする半導体装置の作製方法。
Forming an amorphous silicon film over a substrate having an insulating surface;
Selectively introducing a metal element for promoting crystallization of silicon into a part of the amorphous silicon film;
Heat treatment is performed to cause crystal growth in a direction parallel to the substrate from the region where the metal element is selectively introduced toward another region,
Forming a first thermal oxide film by heat treatment in an oxidizing atmosphere containing a halogen element;
Removing the first thermal oxide film;
Forming a second thermal oxide film by heat treatment in an oxidizing atmosphere containing a halogen element;
A method for manufacturing a semiconductor device, wherein the finally obtained silicon film has a thickness less than a total thickness of the first thermal oxide film and the second thermal oxide film.
絶縁表面を有する基板上に非晶質珪素膜を成膜し、
前記非晶質珪素膜の一部に珪素の結晶化を助長する金属元素を選択的に導入し、
加熱処理を施し前記金属元素が選択的に導入された領域から他の領域に向かって基板に平行な方向に結晶成長をさせ、
ハロゲン元素を含有させた酸化性雰囲気中での800℃〜1100℃での加熱処理により第1の熱酸化膜を形成し、
前記第1の熱酸化膜を除去し、
ハロゲン元素を含有させた酸化性雰囲気中での800℃〜1100℃での加熱処理により第2の熱酸化膜を形成し、
最終的に得られる珪素膜の膜厚は、前記第1の熱酸化膜と前記第2の熱酸化膜の膜厚の合計より薄いことを特徴とする半導体装置の作製方法。
Forming an amorphous silicon film over a substrate having an insulating surface;
Selectively introducing a metal element for promoting crystallization of silicon into a part of the amorphous silicon film;
Heat treatment is performed to cause crystal growth in a direction parallel to the substrate from the region where the metal element is selectively introduced toward another region,
Forming a first thermal oxide film by heat treatment at 800 ° C. to 1100 ° C. in an oxidizing atmosphere containing a halogen element;
Removing the first thermal oxide film;
A second thermal oxide film is formed by heat treatment at 800 ° C. to 1100 ° C. in an oxidizing atmosphere containing a halogen element;
A method for manufacturing a semiconductor device, wherein the finally obtained silicon film has a thickness less than a total thickness of the first thermal oxide film and the second thermal oxide film.
請求項乃至請求項のいずれか一項において、
珪素の結晶化を助長する金属元素として、ニッケル(Ni)を利用することを特徴とする半導体装置の作製方法。
In any one of Claims 1 thru | or 4 ,
A method for manufacturing a semiconductor device, wherein nickel (Ni) is used as a metal element that promotes crystallization of silicon.
請求項乃至請求項のいずれか一項において、
珪素の結晶化を助長する金属元素として、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種類のものを利用することを特徴とする半導体装置の作製方法。
In any one of Claims 1 thru | or 4 ,
One or more kinds of elements selected from Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au are used as a metal element that promotes crystallization of silicon. A method for manufacturing a semiconductor device.
請求項1乃至請求項6のいずれか一項に記載の方法により作製され、アクティブマトリクス型液晶表示装置又はアクティブマトリクス型EL表示装置を表示部に有することを特徴する情報端末。An information terminal manufactured by the method according to claim 1 and having an active matrix liquid crystal display device or an active matrix EL display device in a display portion. 請求項1乃至請求項6のいずれか一項に記載の方法により作製され、アクティブマトリクス型液晶表示装置を表示部に有することを特徴するヘッドマウントディスプレイ。A head-mounted display manufactured by the method according to claim 1 and having an active matrix liquid crystal display device in a display portion. 請求項1乃至請求項6のいずれか一項に記載の方法により作製され、アクティブマトリクス型液晶表示装置又はアクティブマトリクス型EL表示装置を表示部に有することを特徴するカーナビゲーション。A car navigation device manufactured by the method according to claim 1 and having an active matrix liquid crystal display device or an active matrix EL display device in a display portion. 請求項1乃至請求項6のいずれか一項に記載の方法により作製され、アクティブマトリクス型液晶表示装置又はアクティブマトリクス型EL表示装置を表示部に有することを特徴する携帯電話。A cellular phone manufactured by the method according to claim 1 and having an active matrix liquid crystal display device or an active matrix EL display device in a display portion. 請求項1乃至請求項6のいずれか一項に記載の方法により作製され、アクティブマトリクス型液晶表示装置を表示部に有することを特徴するビデオカメラ。A video camera manufactured by the method according to claim 1 and having an active matrix liquid crystal display device in a display portion. 請求項1乃至請求項6のいずれか一項に記載の方法により作製され、アクティブマトリクス型液晶表示装置を表示部に有することを特徴する投写型表示装置。A projection display device manufactured by the method according to claim 1 and having an active matrix liquid crystal display device in a display portion.
JP32797896A 1996-01-19 1996-11-22 Manufacturing method of semiconductor device, information terminal, head mounted display, car navigation, mobile phone, video camera, projection display device Expired - Fee Related JP3645381B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32797896A JP3645381B2 (en) 1996-01-19 1996-11-22 Manufacturing method of semiconductor device, information terminal, head mounted display, car navigation, mobile phone, video camera, projection display device

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP2621096 1996-01-19
JP8-26210 1996-01-19
JP8-26037 1996-01-20
JP2603796 1996-01-20
JP3287496 1996-01-26
JP8-32875 1996-01-26
JP3287596 1996-01-26
JP8-32874 1996-01-26
JP3298196 1996-01-27
JP8-32981 1996-01-27
JP5833496 1996-02-20
JP8-58334 1996-02-20
JP8-88759 1996-03-17
JP8875996 1996-03-17
JP32797896A JP3645381B2 (en) 1996-01-19 1996-11-22 Manufacturing method of semiconductor device, information terminal, head mounted display, car navigation, mobile phone, video camera, projection display device

Publications (2)

Publication Number Publication Date
JPH09312259A JPH09312259A (en) 1997-12-02
JP3645381B2 true JP3645381B2 (en) 2005-05-11

Family

ID=27572022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32797896A Expired - Fee Related JP3645381B2 (en) 1996-01-19 1996-11-22 Manufacturing method of semiconductor device, information terminal, head mounted display, car navigation, mobile phone, video camera, projection display device

Country Status (1)

Country Link
JP (1) JP3645381B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4646343B2 (en) * 1998-11-27 2011-03-09 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2002124678A (en) * 2000-10-13 2002-04-26 Sony Corp Thin film transistor manufacturing method
KR100623229B1 (en) * 2003-11-29 2006-09-18 삼성에스디아이 주식회사 Organic Electro Luminescence Display and method of fabricating the same

Also Published As

Publication number Publication date
JPH09312259A (en) 1997-12-02

Similar Documents

Publication Publication Date Title
JP3645378B2 (en) Method for manufacturing semiconductor device
JP3645379B2 (en) Method for manufacturing semiconductor device
JP3645380B2 (en) Manufacturing method of semiconductor device, information terminal, head mounted display, navigation system, mobile phone, video camera, projection display device
JP3844552B2 (en) Method for manufacturing semiconductor device
JP3830623B2 (en) Method for manufacturing crystalline semiconductor film
CN100444406C (en) Semiconductor device and its manufacturing method
KR100505309B1 (en) Semiconductor Thin Films and Semiconductor Devices
US6478263B1 (en) Semiconductor device and its manufacturing method
US20030138996A1 (en) Semiconductor device and method of fabricating the same
JP3983334B2 (en) Method for manufacturing semiconductor device
JP4242461B2 (en) Method for manufacturing semiconductor device
JP3645381B2 (en) Manufacturing method of semiconductor device, information terminal, head mounted display, car navigation, mobile phone, video camera, projection display device
JP4409529B2 (en) Method for manufacturing semiconductor device
JP4055831B2 (en) Method for manufacturing semiconductor device
JP4027449B2 (en) Method for manufacturing semiconductor thin film and semiconductor device
JP3734582B2 (en) Method for manufacturing analog switch circuit
JP2005244249A (en) Method for manufacturing crystalline silicon film
JP2001338875A (en) Manufacturing method of thin-film transistor
JPH11307781A (en) Thin film transistor and its manufacture
JP2001332495A (en) Method of manufacturing crystalline semiconductor film
JP2005092230A (en) Semiconductor device
JPH1168111A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees