JP3636196B2

JP3636196B2 - Video processing device

Info

Publication number: JP3636196B2
Application number: JP2003433326A
Authority: JP
Inventors: 啓佐敏竹内
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2005-04-06
Anticipated expiration: 2020-04-06
Also published as: JP2004180328A

Description

本発明は、映像信号を動画としてデジタル圧縮した後、映像デ−タをＣＰＵまたは記憶媒体に送り、また、ＣＰＵあるいは記憶媒体からの圧縮された映像デ−タをデジタル伸長させ、同時にモニタ−画面の任意位置および任意サイズで拡大、縮小させた動画表示を実現させる映像処理装置に関する。 The present invention digitally compresses a video signal as a moving image, then sends the video data to a CPU or a storage medium, and also digitally decompresses the compressed video data from the CPU or the storage medium, and at the same time a monitor screen The present invention relates to a video processing apparatus that realizes moving image display enlarged and reduced at an arbitrary position and an arbitrary size.

図２を用いて映像処理装置の構成と動作を説明する。映像信号２０を映像デコ−ダ部２１に送り、カラ−信号・輝度信号・同期信号に分離する。カラ−信号・輝度信号はＡＤコンバ−タ２２（以降、ＡＤＣと略称）によりデジタル化し、映像符合圧縮回路部２７で符合圧縮された映像デ−タはＣＰＵ１６とバスライン２９によりＣＰＵ１６または記憶媒体１５に送られる。ＣＰＵ１６または記憶媒体１５から圧縮された映像デ−タはＣＰＵバスライン２９を通じ、映像符合伸長回路部２８に送られてデ−タ伸長される。伸長されたデ−タは映像メモリ２３に書き込まれ、ＤＡコンバ−タ２４（以降、ＤＡＣと略称）でアナログ信号化させ、ビデオスイッチ２５に送られ、ビデオスイッチ２５によりＤＡＣ２４からの信号とコンピュ−タ映像信号２６を切り替える。そこからの映像信号をモニタ−部３１に送られて表示される。そこで、映像信号２０をモニタ−部３１に出力させながらＣＰＵバスライン２９に映像信号を符合圧縮させ、ＣＰＵ１６または記憶媒体１５に送ろうとした場合、映像信号２０を映像デコ−ダ２１、ＡＤＣ２２からデジタル化された映像デ−タを映像符合圧縮回路部２７により符合圧縮させ、ＣＰＵバスライン２９を経由し、ＣＰＵまたは記憶媒体に送られる。映像デコ−ダ部２１の信号を受けて圧縮伸長制御回路部３０は映像符合圧縮回路部２７と映像符合伸長回路部２８を制御している。 The configuration and operation of the video processing apparatus will be described with reference to FIG. The video signal 20 is sent to the video decoder unit 21 and separated into a color signal, a luminance signal, and a synchronization signal. The color signal / luminance signal is digitized by an AD converter 22 (hereinafter abbreviated as ADC), and the video data code-compressed by the video code compression circuit unit 27 is sent to the CPU 16 or the storage medium 15 by the CPU 16 and the bus line 29. Sent to. The video data compressed from the CPU 16 or the storage medium 15 is sent to the video code decompression circuit unit 28 through the CPU bus line 29 and is decompressed. The decompressed data is written into the video memory 23, converted into an analog signal by a DA converter 24 (hereinafter abbreviated as DAC), sent to the video switch 25, and the video switch 25 uses the signal from the DAC 24 and the computer. The video signal 26 is switched. The video signal from there is sent to the monitor 31 for display. Therefore, when the video signal 20 is output to the monitor unit 31 and the video signal is code-compressed to the CPU bus line 29 and sent to the CPU 16 or the storage medium 15, the video signal 20 is digitally transmitted from the video decoder 21 and ADC 22. The converted video data is code-compressed by the video code compression circuit unit 27 and sent to the CPU or storage medium via the CPU bus line 29. Upon receiving a signal from the video decoder unit 21, the compression / decompression control circuit unit 30 controls the video code compression circuit unit 27 and the video code expansion circuit unit 28.

次に、先に書き込まれた映像デ−タをＣＰＵまたは記憶媒体からＣＰＵバスライン２９を通じ映像符合伸長回路部２８により符合伸長させ、映像メモリ２３を更新させ、モニタ−部３１に動画として表示される。 Next, the previously written video data is sign-expanded from the CPU or storage medium through the CPU bus line 29 by the video sign-expanding circuit unit 28 to update the video memory 23 and displayed on the monitor unit 31 as a moving image. The

しかし、従来は、圧縮された映像を表示するための技術にはあまり工夫がなされていないのが実情であった。 However, in the past, the actual situation is that there has been little ingenuity in the technology for displaying compressed video.

本発明の映像処理装置は、映像メモリと、記憶媒体に圧縮され保存されている動画映像データを伸長するとともに前記映像メモリに書き込む映像伸長部と、前記映像メモリから読み出した映像をモニタ部に表示させる表示制御部と、を備える。この表示制御部は、前記映像メモリから読み出した映像を拡大または縮小して前記モニタ部に表示させる拡大縮小部を備えている。また、前記拡大縮小部は、前記映像伸長部による動画映像データの伸長及び前記映像メモリへの書き込みと並行して前記映像メモリ部から映像を読み出して任意の表示サイズおよび表示位置で前記モニタに表示する制御を行う。
The video processing apparatus of the present invention includes a video memory, a video decompression unit that decompresses moving image video data compressed and stored in a storage medium and writes the video data to the video memory, and displays a video read from the video memory on a monitor unit A display control unit. The display control unit enlarges or reduces the read video from the video memory that have a scaling unit to be displayed on the monitor unit. The enlargement / reduction unit reads the video from the video memory unit in parallel with the expansion of the moving image data and the writing to the video memory by the video expansion unit, and displays the video on the monitor at an arbitrary display size and display position. It intends line control to.

この映像処理装置によれば、記憶媒体に保存されている所望の映像を伸長しながらモニタ−部に表示することができる。また、拡大縮小部を用いて、任意の表示サイズや任意の表示位置で映像を表示することができる。 According to this video processing apparatus, a desired video stored in the storage medium can be displayed on the monitor unit while being expanded. In addition, an image can be displayed at an arbitrary display size and an arbitrary display position by using the enlargement / reduction unit.

図１は、本発明の全体回路ブロック図であり、かかる処理回路については、同一出願人による特開平０２−２９８１７６号公報に詳述され、特に、表示拡大縮小回路部についてはこの公報の第１４図に示されている。 FIG. 1 is an overall circuit block diagram of the present invention. This processing circuit is described in detail in Japanese Patent Laid-Open No. 02-298176 filed by the same applicant, and in particular, the display enlargement / reduction circuit section is the 14th of this publication. It is shown in the figure.

図１において、映像信号１を映像デコ−ダ部２により色成分｛Ｒ色・Ｇ色・Ｂ色またはＹ（輝度）・Ｕ／Ｖ（色相）｝と、水平同期信号・垂直同期信号を得る。得られた色成分はＡＤコンバ−タ３へ送られデジタル信号化される。映像デコ−ダ部２の信号を受けて圧縮伸長制御回路部１９は映像符合圧縮回路部１０と映像符合伸長回路部１１を制御している。デジタル化された映像信号は、短絡状態（ＯＮ）となった絶縁回路部４を介して映像メモリ部５と映像符合圧縮回路部１０の双方に送られており、これらのＡＤコンバ−タ３と映像メモリ部５と映像符合圧縮回路部１０はバスライン１８を介して互いに連結されている。その際、バスライン１８を介して連結されている映像メモリ部と映像符合伸長回路部１１間は、絶縁回路部１２により絶縁状態（ＯＦＦ）となる。そこで、映像メモリ部５とＤＡコンバ−タ６とビデオスイッチ７は表示拡大縮小回路部１４により制御され、モニタ−部８内に任意の表示サイズの表示位置で表示され、コンピュ−タ映像信号９とス−パ−インポ−ズされる。それと同時に、映像符合圧縮回路部１０は絶縁回路部４からの映像信号を符合圧縮し、ＣＰＵバスライン１７を通じてＣＰＵ１６または記憶媒体１５に書き込まれる。その結果、ＣＰＵ１６は専らデータの取り込みに専念できるという大きな特徴をもつことになる。 In FIG. 1, a video decoder 1 obtains a color component {R color / G color / B color or Y (luminance) / U / V (hue)} and a horizontal synchronizing signal / vertical synchronizing signal from a video decoder unit 2. . The obtained color component is sent to the AD converter 3 and converted into a digital signal. Upon receiving the signal from the video decoder unit 2, the compression / decompression control circuit unit 19 controls the video code compression circuit unit 10 and the video code expansion circuit unit 11. The digitized video signal is sent to both the video memory unit 5 and the video code compression circuit unit 10 via the insulating circuit unit 4 which is in a short-circuited state (ON), and these AD converters 3 and The video memory unit 5 and the video code compression circuit unit 10 are connected to each other via a bus line 18. At this time, the insulating circuit unit 12 is in an insulated state (OFF) between the video memory unit and the video code expansion circuit unit 11 connected via the bus line 18. Therefore, the video memory unit 5, the DA converter 6 and the video switch 7 are controlled by the display enlargement / reduction circuit unit 14 and are displayed in the monitor unit 8 at a display position of an arbitrary display size. And superimposed. At the same time, the video code compression circuit unit 10 code-compresses the video signal from the insulating circuit unit 4 and writes it to the CPU 16 or the storage medium 15 through the CPU bus line 17. As a result, the CPU 16 has a great feature that it can concentrate exclusively on taking in data.

再生時においては、通信回線などＣＰＵ１６を介した信号または記憶媒体１５からの圧縮符合化された映像デ−タを、映像符合伸長回路部１１により映像信号の符合伸長して、短絡状態（ＯＮ）となった絶縁回路部１２を通り、映像メモリ部５へ送られる。そこで、映像が送られた映像メモリ部５から表示拡大縮小回路部１４で制御された映像メモリ部５，ＤＡコンバ−タ６，ビデオスイッチ７を通り、任意の表示サイズおよび表示位置でモニタ−部８に表示される。その際、ＡＤコンバ−タ３の経路は絶縁回路部４により絶縁状態（ＯＦＦ）となる。この再生時に他のＣＰＵをさらに付加して再生専用に動作させることもできるが、本発明は絶縁回路部４と１２の存在によりそのような必要がない。 At the time of reproduction, a signal via the CPU 16 such as a communication line or video data compressed and encoded from the storage medium 15 is subjected to code expansion of the video signal by the video code expansion circuit unit 11 and is short-circuited (ON). It passes through the insulating circuit section 12 and is sent to the video memory section 5. Accordingly, the video memory unit 5 to which the video is sent passes through the video memory unit 5, the DA converter 6, and the video switch 7 controlled by the display enlargement / reduction circuit unit 14, and the monitor unit at an arbitrary display size and display position. 8 is displayed. At this time, the path of the AD converter 3 is in an insulated state (OFF) by the insulating circuit unit 4. Although another CPU can be added at the time of reproduction and the operation can be performed exclusively for reproduction, the present invention does not need such because of the presence of the insulating circuit portions 4 and 12.

本発明により、映像デ−タをモニタ−部８に任意の表示サイズと表示位置で表示させたまま、同時に映像デ−タを圧縮しＣＰＵまたは記憶媒体に書き込むことができる。そのため映像符合圧縮回路部１０とＣＰＵ１６は圧縮制御に専念できるため、映像デ−タのフィ−ルドまたはフレ−ム単位で途切れることなく、確実に書き込めるという効果が有り、さらに、映像符合化させる映像デ−タの解像度も上げられるという効果が得られる。 According to the present invention, the video data can be simultaneously compressed and written to the CPU or storage medium while the video data is displayed on the monitor unit 8 at an arbitrary display size and display position. Therefore, since the video code compression circuit unit 10 and the CPU 16 can concentrate on compression control, there is an effect that the video data can be reliably written without interruption in the field or frame unit of the video data, and the video to be encoded. There is an effect that the resolution of data can be increased.

また、ＣＰＵまたは記憶媒体から読みだされたデータは、指定サイズの映像デ−タを表示拡大縮小回路部１４により、指定サイズに拘らず任意の表示サイズおよび表示位置でモニタ−部８に表示させられ、今後、マルチメディアに対応した映像処理分野ではなくてはならない効果が得られる発明である。 Also, the data read from the CPU or storage medium is displayed on the monitor unit 8 by the display enlargement / reduction circuit unit 14 at any display size and display position regardless of the specified size. In the future, the present invention will provide an effect that must be in the field of video processing corresponding to multimedia.

本発明の回路ブロック図。The circuit block diagram of this invention. 映像処理装置の回路ブロック図。The circuit block diagram of a video processing apparatus.

Explanation of symbols

１…映像信号
２…映像デコ−ダ部
３…ＡＤコンバ−タ部
４…絶縁回路部
５…映像メモリ部
６…ＤＡコンバ−タ部
７…ビデオスイッチ部
８…モニタ−部
９…コンピュ−タ映像信号
１０…映像符合圧縮回路部
１１…映像符合伸長回路部
１２…絶縁回路部
１３…デジタイズ制御回路部
１４…表示拡大縮小回路部
１５…記憶媒体
１６…ＣＰＵ
１７…ＣＰＵバスライン
２０…映像信号
２１…映像デコ−ダ部
２２…ＡＤコンバ−タ
２３…映像メモリ部
２４…ＤＡコンバ−タ
２５…ビデオスイッチ部
２６…コンピュ−タ映像信号
２７…映像符合圧縮回路部
２８…映像符合伸長回路部
２９…ＣＰＵバスライン
３０…圧縮伸長制御回路部
３１…モニタ−部 DESCRIPTION OF SYMBOLS 1 ... Video signal 2 ... Video decoder part 3 ... AD converter part 4 ... Insulation circuit part 5 ... Video memory part 6 ... DA converter part 7 ... Video switch part 8 ... Monitor part 9 ... Computer Video signal 10 ... Video code compression circuit unit 11 ... Video code expansion circuit unit 12 ... Insulation circuit unit 13 ... Digitization control circuit unit 14 ... Display enlargement / reduction circuit unit 15 ... Storage medium 16 ... CPU
17 ... CPU bus line 20 ... video signal 21 ... video decoder unit 22 ... AD converter 23 ... video memory unit 24 ... DA converter 25 ... video switch unit 26 ... computer video signal 27 ... video code compression Circuit unit 28 ... Video code decompression circuit unit 29 ... CPU bus line 30 ... Compression / decompression control circuit unit 31 ... Monitor unit

Claims

Video memory,
A video decompression unit that decompresses moving image video data compressed and stored in a storage medium and writes the data to the video memory;
A display control unit for displaying a video read from the video memory on a monitor unit;
Equipped with a,
The display control unit includes an enlargement / reduction unit that enlarges or reduces an image read from the image memory and displays the image on the monitor unit,
The enlargement / reduction unit reads the video from the video memory unit in parallel with the expansion of the moving image data and the writing to the video memory by the video expansion unit, and displays the video on the monitor unit at an arbitrary display size and display position. A video processing device that performs control .