JP3632327B2

JP3632327B2 - Data slicer

Info

Publication number: JP3632327B2
Application number: JP28953696A
Authority: JP
Inventors: 太平尾
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1996-10-31
Filing date: 1996-10-31
Publication date: 2005-03-23
Anticipated expiration: 2016-10-31
Also published as: JPH10136030A

Description

【０００１】
【発明の属する技術分野】
本発明は、電波状況に応じてスライスレベルを可変して制御し最適なベースバンド信号を取り出すデータスライサに関するものである。
【０００２】
【従来の技術】
図１３は、従来のデータスライサのブロック図、図１４は同データスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図、図１５は同データスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図、図１６は同データスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図である。
【０００３】
図１３に於いて、１は基準電圧と入力電圧との電圧レベルを比較し、その結果を出力するコンパレータ、２は抵抗、３はコンデンサ、４はスイッチ、５はコンパレータ１から出力されるベースバンド信号、６は無線復調信号、７はスイッチ４のＯＮ／ＯＦＦを制御する制御信号であり、抵抗２とコンデンサ３で時定数回路（積分回路）を構成している。８はスライスレベル（コンパレータ１の基準電圧）であり、コンパレータ１はスライスレベル８と無線復調信号６との電圧レベルを比較して結果をベースバンド信号５として出力する。前記の様に構成されたデータスライサについて以下解説を行う。
【０００４】
図１４、図１５、図１６は無線復調信号６、ベースバンド信号５、制御信号７と抵抗２、コンデンサ３で構成される時定数回路の関係を示したものであり、図１４は時定数が小の場合、図１５は時定数が中の場合、図１６は時定数が大の場合である。
【０００５】
図１３に於いて、無線復調信号６はコンパレータ１の（＋）側入力とスイッチ４に接続されている。制御信号７がイネーブルの場合にのみスイッチ４はＯＮ状態となり、ディセーブルの場合はスイッチ４はＯＦＦとなる。スイッチ４がＯＮ状態の時に抵抗２及びコンデンサ３で充電され、抵抗２及びコンデンサ３の出力がコンパレータ１の（−）側入力に接続されている。スイッチ４がＯＦＦ状態となるとスライスレベル８が固定され、この固定されたスライスレベル８より（＋）側入力（無線復調信号６）の電圧レベルが高いか低いかが判定され、その結果がベースバンド信号５として出力される。
【０００６】
抵抗２及びコンデンサ３の時定数が小となる様な値を取った場合は、図１４の様になる。時定数が小であるのでスイッチ４がＯＮされてから無線復調信号６の振幅の中点にすぐに到達するが、無線復調信号６の波形に追従しすぎる。その為、任意の点でスイッチ４をＯＦＦとすると、無線復調信号６の振幅の中点からずれた所にスライスレベル８が固定されてしまい、結果として出力されるベースバンド信号５のデューティ比が５０％ではなくなってしまう。デューティ比が５０％でないと、クロックの再生やデータの認識にエラーを生じ、結果として通話品質等が劣下する。
【０００７】
抵抗２及びコンデンサ３の時定数が大となる様な値を取った場合は、図１６の様になる。時定数が大であるのでスイッチ４がＯＮされてから無線復調信号６の振幅の中点にすぐに到達しないが、無線復調信号６の波形に殆ど追従しない。その為、任意の場所でスイッチ４をＯＦＦしても、無線復調信号６の振幅のほぼ中点の所にスライスレベル８が固定され、結果として出力されるベースバンド信号５のデューティ比がほぼ５０％となる。しかし、この場合は、無線復調信号６の振幅の中点に到達するのに十分な時間が必要であり、この時間以前にスイッチをＯＦＦすると、無線復調信号６の振幅の中点より低いレベルがスライスレベル８となるので、このときのベースバンド信号５のディーティ比は５０％とならない。抵抗２及びコンデンサ３の時定数が中となる様な値を取った場合は、図１５の様になる。時定数が中であるのでスイッチ４がＯＮされてから無線復調信号６の振幅の中点には、時定数小の場合より遅く時定数大の場合より早く到達し、無線復調信号６の波形には、時定数小の場合より追従せず時定数大の場合より追従する。通常は、ある程度の時間で無線復調信号６の振幅の中点に到達し、無線復調信号６の波形に追従し任意の点でスイッチ４をＯＦＦしてもスライスレベル８が中点に近いレベルとなる様に抵抗２及びコンデンサ３の値（時定数中）を決定している。
【０００８】
【発明が解決しようとする課題】
前記従来のデータスライサでは、電波状況により同期ワード、制御データ、通話データをエラーしたり、０１の連続信号（プリアンブル）が欠けてしまうと無線復調信号６の振幅の中点に到達せず、無線復調信号６の波形にある程度追従している為、ベースバンド信号５はディーティ比５０％とならずに通話品質等が劣化する事になる。
【０００９】
従って、本発明は係る問題点を解消し、電波状況に応じてスライスレベル（時定数）を可変して制御し、最適なベースバンド信号を取り出せるデータスライサを提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１記載の発明は、無線復調信号の入力電圧と基準電圧との電圧レベルを比較しその結果を出力するコンパレータと、複数の抵抗及びコンデンサから構成され様々な時定数を実現する時定数回路部と、前記時定数回路部の出力を複数の入力から１つを選択して出力するセレクタ部と、プリアンブルを所定期間前記時定数回路部に印加してコンデンサを充電し、ある抵抗及びコンデンサの出力を前記セレクタ部で選択して基準電圧として前記コンパレータに加え、プリアンブルに続く同期ワードでエラーを検出した場合は同期ワードをエラーしない時定数回路部の抵抗及びコンデンサの出力を前記セレクタ部で選択して前記コンパレータに加える様に制御する制御部とを有する。
【００１１】
請求項２記載の発明は、前記制御部に於いて、制御データのエラーを検出した場合は制御データをエラーしない前記時定数回路部の抵抗及びコンデンサの出力を前記セレクタで選択し前記コンパレータに入力する様に制御する。
【００１２】
請求項３記載の発明は、前記制御部に於いて、通話データのエラーを検出した場合は通話データをエラーしない前記時定数回路部の抵抗及びコンデンサの出力を前記セレクタで選択し前記コンパレータに入力する様に制御する。
【００１３】
請求項４記載の発明は、基準電圧と入力電圧との電圧レベルを比較しその結果を出力するコンパレータと、複数の抵抗及びコンデンサから構成され様々な時定数を実現する時定数回路部と、入力電圧を選択的に前記抵抗及びコンデンサに印加させる前段スイッチ部と、前記時定数回路部の複数の出力を選択的に前記コンパレータの一方の入力に印加させる後段スイッチ部と、「０，１」の信号が連続するプリアンブルの期間のみ前記前段スイッチ部をＯＮにしておき、前記時定数回路部の抵抗及びコンデンサの出力が無線復調信号の振幅の中点に達するのに必要な「０，１」の信号の回数が最小のものに対応するスイッチのみ前記後段スイッチ部をＯＮにして該スイッチを介して出力される電圧を前記コンパレータに加え、「０，１」の信号がその必要回数を超えた場合は「０，１」の信号の回数に応じた前記時定数回路部の抵抗及びコンデンサの出力に対応するスイッチのみ前記後段スイッチ部をＯＮして前記コンパレータに接続する様に制御する制御部とを有する。
【００１４】
請求項５記載の発明は、０１の信号の期間のみ前記前段スイッチ部をＯＮしておき、０１の信号の期間が終了すると、前記後段スイッチ部をＯＮして、前記時定数回路部の全ての抵抗及びコンデンサの出力の平均値を前記コンパレータのもう一方の入力に接続する様に制御する。
【００１５】
請求項６記載の発明は、送信側の制御部との通信で送信する０１の信号の回数を予め取り決めておき、送信されてくる０１の信号の回数に応じた前記時定数回路部の抵抗及びコンデンサを前記コンパレータのもう一方の入力に接続する様に制御する。
【００１６】
【発明の実施の形態】
請求項１に記載の発明は、時定数回路部、セレクタ部、制御部を有する事を特徴とするものであり、制御部に於いて同期ワードのエラーを検出した場合は同期ワードをエラーしない時定数回路部の抵抗及びコンデンサの出力をセレクタ部で選択しコンパレータに入力するので同期ワードの状況に応じてスライスレベルを可変して制御し、最適なベースバンド信号を取り出せる。
【００１７】
請求項２に記載の発明は、時定数回路部、セレクタ部、制御部を有する事を特徴とするものであり、制御部に於いて制御データのエラーを検出した場合は制御データをエラーしない時定数回路部の抵抗及びコンデンサの出力をセレクタ部で選択しコンパレータに入力するので制御データの状況に応じてスライスレベルを可変して制御し、最適なベースバンド信号を取り出せる。
【００１８】
請求項３に記載の発明は、時定数回路部、セレクタ部、制御部を有する事を特徴とするものであり、制御部に於いて通話データのエラーを検出した場合は通話データをエラーしない時定数回路部の抵抗及びコンデンサの出力をセレクタ部で選択しコンパレータに入力するので通話データの状況に応じてスライスレベルを可変して制御し、最適なベースバンド信号を取り出せる。
【００１９】
請求項４に記載の発明は、前段スイッチ部、時定数回路部、後段スイッチ部、制御部を有する事を特徴とするものであり、０１のデータが連続するプリアンブルの期間のみ前段スイッチ部をＯＮしておき、時定数回路部の抵抗及びコンデンサの出力が無線復調信号の振幅の中点に達するのに必要なプリアンブルのビット数が最小のものに対応するスイッチのみ後段スイッチ部をＯＮにしてコンパレータに接続し、プリアンブルがその必要ビット数を超えた場合は、プリアンブルのビット数に応じた時定数回路部の抵抗及びコンデンサの出力に対応するスイッチのみ後段スイッチ部をＯＮしてコンパレータに入力するのでプリアンブルのビット数に応じてスライスレベル（時定数）を可変して制御し、最適なベースバンド信号を取り出せる。
【００２０】
請求項５に記載の発明は、前段スイッチ部、時定数回路部、後段スイッチ部、制御部を有する事を特徴とするものであり、プリアンブルの期間のみ前段スイッチ部をＯＮしておき、プリアンブルの期間が終了すると、前段スイッチ部をＯＦＦし後段スイッチ部をＯＮして、時定数回路部の全ての抵抗及びコンデンサの出力の平均値（ほぼ無線復調信号の振幅の中点）をコンパレータのもう一方の入力に接続するのでプリアンブルのビット数に応じてスライスレベル（時定数）を可変して制御し、最適なベースバンド信号を取り出せる。
【００２１】
請求項６に記載の発明は、送信側の制御部との通信で送信するプリアンブルのビット数を予め取り決めておき、送信されてくるプリアンブルのビット数に応じた時定数回路部の抵抗及びコンデンサをコンパレータのもう一方の入力に接続する様に制御するプリアンブルのビット数に応じてスライスレベル（時定数）を可変して制御し、最適なベースバンド信号を取り出せる。
【００２２】
（実施の形態１）
図１は、本発明の実施の形態１のデータスライサのブロック図、図２〜図１１は同データスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図である。
【００２３】
図１に於いて、１０１は基準電圧と入力電圧との電圧レベルを比較し、その結果を出力するコンパレータ、１０９，１１０，１１１は抵抗、１０６，１０７，１０８はコンデンサ、１０３は抵抗１０９，１１０，１１１及びコンデンサ１０６，１０７，１０８からなる時定数回路部、１０４はスイッチ、１０５はベースバンド１１２を判定しスイッチ１０４を制御する制御部、１１２はコンパレータ１０１から出力されるベースバンド、１１３は無線復調信号、１１５はスイッチ１０４のＯＮ／ＯＦＦを制御する為の制御信号、１１６，１１７，１１８はそれぞれ抵抗１０９及びコンデンサ１０６、抵抗１１０及びコンデンサ１０７、抵抗１１１及びコンデンサ１０８で構成される時定数回路からの出力であるスライスレベル、１０２はスライスレベル１１６，１１７，１１８からコンパレータ１０１の（−）側（コンパレータ１０１の基準電圧）に接続する信号を選択するセレクタ部、１１４はスライスレベル１１６，１１７，１１８のどの信号を選択するかを制御する為の制御信号である。
【００２４】
図２〜図１１は無線復調信号１１３、ベースバンド１１２、制御信号１１５、スライスレベル１１６，１１７，１１８と時定数の関係を示したものである。
【００２５】
前記の様に構成されたデータスライサについて、以下動作を説明する。まず、図２、図３、図４の説明を行う。１５１は無線復調信号１１３の振幅の中点の電圧レベルである。スイッチ１０４がＯＮ状態で無線復調信号１１３のかわりに電圧レベル１５１の電圧が抵抗１０９及びコンデンサ１０６に印加されるとスライスレベル１１６は曲線１５２の様なカーブを描いて電圧レベル１５１に到達する。ここで便宜上、０１データ（プリアンブル）の４回分の期間だけスイッチ１０４がＯＮされているとスライスレベル１１６が電圧レベル１５１に到達する様に抵抗１０９及びコンデンサ１０６の値（時定数小）が決められているとする。
【００２６】
同様に図５、図６、図７では、１５１は無線復調信号１１３の振幅の中点の電圧レベルである。スイッチ１０４がＯＮ状態で無線復調信号１１３のかわりに電圧レベル１５１の電圧が抵抗１１０及びコンデンサ１０７に印加されるとスライスレベル１１７は曲線１５２の様なカーブを描いて電圧レベル１５１に到達する。ここで便宜上、０１データ（プリアンブル）の６回分の期間だけスイッチ１０４がＯＮされているとスライスレベル１１７が電圧レベル１５１に到達する様に抵抗１１０及びコンデンサ１０７の値（時定数中）が決められているとする。
【００２７】
同様に図８、図９、図１０では、１５１は無線復調信号１１３の振幅の中点の電圧レベルである。スイッチ１０４がＯＮ状態で無線復調信号１１３のかわりに電圧レベル１５１の電圧が抵抗１１１及びコンデンサ１０８に印加されるとスライスレベル１１８は曲線１５２の様なカーブを描いて電圧レベル１５１に到達する。ここで便宜上、０１データ（プリアンブル）の８回分の期間だけスイッチ１０４がＯＮされているとスライスレベル１１８が電圧レベル１５１に到達する様に抵抗１１１及びコンデンサ１０８の値（時定数大）が決められているとする。
【００２８】
図２、図５、図８の様に、スイッチ１０４がＯＮされている期間の０１データ（プリアンブル）の０と１の比率が等しい場合はスライスレベル１１６，１１７，１１８は無線復調信号１１３の振幅の中点（電圧レベル１５１）となり、ベースバンド１１２は５０％デューティとなる。しかし、実際にはスイッチ１０４がＯＮされている期間の０１データ（プリアンブル）の０と１の比率は等しくないので図３、図６、図９の様にスライスレベル１１６，１１７，１１８は無線復調信号１１３の振幅の中点（電圧レベル１５１）からはずれたレベルに固定されてしまう。時定数が小さいほど無線復調信号１１３の波形に追従しやすい為、電圧レベル１５１と固定されたスライスレベル１１６，１１７，１１８との差は大きくなる（スライスレベル１１６の差が最大）。
【００２９】
図４の様にスイッチ１０４をＯＮしている期間を短くするとスライスレベル１１６は無線復調信号１１３の振幅の中点（電圧レベル１５１）よりも低いレベルに固定されてしまう。同様に、図７、図１０の場合も、スライスレベル１１７，１１８は無線復調信号１１３の振幅の中点（電圧レベル１５１）よりも低いレベルに固定されてしまう。
【００３０】
この様にスイッチ１０４をＯＮしている十分に期間が長く、その間０１のデータ（プリアンブル）が入力されている場合には、スライスレベル１１８（時定数大）をセレクタ部１０２で選択しコンパレータ１０１の（−）側入力に接続してやればよい。しかし、図１０の様にスイッチ１０４をＯＮする期間が０１のデータ（プリアンブル）の３回分の様に８回分より短い場合や図１１の様にスイッチ１０４をＯＮしている時間が十分に長くても０１のデータ（プリアンブル）が５回分しか入力されない場合は、スライスレベル１１８は無線復調信号１１３の振幅の中点（電圧レベル１５１）よりも低いレベルに固定されてしまう。従って、この様な場合は、０１のデータ（プリアンブル）の４回分で電圧レベル１５１に到達するスライスレベル１１６や６回分で到達するスライスレベル１１７をセレクタ部１０２で選択しコンパレータ１０１（−）側入力に接続してやらなければならない。
【００３１】
制御方法を説明すると、制御部１０５は、０１のデータ（プリアンブル）の８回分の入力で電圧レベル１５１に到達するスライスレベル１１８を選択する様にセレクタ部１０２を制御信号１１４で制御する。制御部１０５は、ベースバンド１１２から、０１のデータ（プリアンブル）に続く同期ワードのエラーを検出した場合には、０１のデータの回数が８回以下であると判断しスライスレベル１１７をセレクタ部１０２で選択する様に制御信号１１４で制御する。制御部１０５は、更に同期ワードのエラーを検出した場合には、０１のデータの回数が６回以下であると判断しスライスレベル１１６をセレクタ部１０２で選択する様に制御信号１１４で制御する。そして、ある一定の期間、同期ワードのエラーを検出しない場合は、スライスレベル１１６を選択している場合はスライスレベル１１７を、スライスレベル１１７を選択している場合はスライスレベル１１８を選択する様に、セレクタ部１０２を制御信号１１４で制御する事もできる。
【００３２】
ここではスライスレベルが３通りの場合を説明したが、スライスレベルを何通りにも細分化しその中からデータの０１の回数に応じた最適なスライスレベルを選択する事もできる。以下の実施の形態に於いても同様である。
【００３３】
（実施の形態２）
実施の形態１に於いて、制御部１０５は、０１のデータ（プリアンブル）の８回分の入力で電圧レベル１５１に到達するスライスレベル１１８を選択する様にセレクタ部１０２を制御信号１１４で制御する。制御部１０５は、ベースバンド１１２から、０１のデータ（プリアンブル）に続く制御データのエラーを検出した場合には、０１のデータの回数が８回以下であると判断しスライスレベル１１７をセレクタ部１０２で選択する様に制御信号１１４で制御する。制御部１０５は、更に制御データのエラーを検出した場合には、０１のデータの回数が６回以下であると判断しスライスレベル１１６をセレクタ部１０２で選択する様に制御信号１１４で制御する。そして、ある一定の期間、制御データのエラーを検出しない場合は、スライスレベル１１６を選択している場合はスライスレベル１１７を、スライスレベル１１７を選択している場合はスライスレベル１１８を選択する様に、セレクタ部１０２を制御信号１１４で制御する事もできる。
【００３４】
（実施の形態３）
実施の形態１または２に於いて、制御部１０５は、０１のデータ（プリアンブル）の８回分の入力で電圧レベル１５１に到達するスライスレベル１１８を選択する様にセレクタ部１０２を制御信号１１４で制御する。制御部１０５は、ベースバンド１１２から、０１のデータ（プリアンブル）に続く通話データのエラーを検出した場合には、０１のデータの回数が８回以下であると判断しスライスレベル１１７をセレクタ部１０２で選択する様に制御信号１１４で制御する。制御部１０５は、更に通話データのエラーを検出した場合には、０１のデータの回数が６回以下であると判断しスライスレベル１１６をセレクタ部１０２で選択する様に制御信号１１４で制御する。そして、ある一定の期間、通話データのエラーを検出しない場合は、スライスレベル１１６を選択している場合はスライスレベル１１７を、スライスレベル１１７を選択している場合はスライスレベル１１８を選択する様に、セレクタ部１０２を制御信号１１４で制御する事もできる。
【００３５】
（実施の形態４）
図１２は、本発明の実施の形態４のデータスライサのブロック図である。図１２に於いて、１０１は基準電圧と入力電圧との電圧レベルを比較し、その結果を出力するコンパレータ、１０９，１１０，１１１は抵抗、１０６，１０７，１０８はコンデンサ、１０３は抵抗１０９，１１０，１１１及びコンデンサ１０６，１０７，１０８からなる時定数回路部、２０３，２０４，２０５，２０６，２０７，２０８はスイッチ、２０１はスイッチ２０３，２０４，２０５からなる後段スイッチ部、２０２はスイッチ２０６，２０７，２０８からなる前段スイッチ部、１０５はベースバンド１１２を判定し後段スイッチ２０１及び前段スイッチ部２０２を制御する制御部、１１２はコンパレータ１０１から出力されるベースバンド、１１３は無線復調信号、１１４はスイッチ２０３，２０４，２０５のＯＮ／ＯＦＦを制御する為の制御信号、１１５はスイッチ２０６，２０７，２０８のＯＮ／ＯＦＦを制御する為の制御信号、１１６，１１７，１１８はそれぞれ抵抗１０９及びコンデンサ１０６、抵抗１１０及びコンデンサ１０７、抵抗１１１及びコンデンサ１０８で構成される時定数回路からの出力であるスライスレベルである。図２〜図１１及びその説明は、実施の形態１と同様である。
【００３６】
前記の様に構成されたデータスライサについて、以下動作を説明する。制御部１０５は、０１のデータ（プリアンブル）が入力されている期間のみ前段スイッチ部２０２を制御信号１１５で制御し、スイッチ２０６，２０７，２０８をＯＮする。そして、０１のデータ（プリアンブル）４回分の入力で電圧レベル１５１に到達するスライスレベル１１６をコンパレータ１０１の（−）側入力に接続する様に制御信号１１４で制御し、スイッチ２０３のみＯＮする。次に、制御部１０５は０１のデータ（プリアンブル）が６回連続して続くと、スライスレベル１１７をコンパレータ１０１の（−）側入力に接続する様に制御信号１１４で制御し、スイッチ２０４のみＯＮする。更に、制御部１０５は０１のデータ（プリアンブル）が８回以上連続して続くと、スライスレベル１１８をコンパレータ１０１の（−）側入力に接続する様に制御信号１１４で制御し、スイッチ２０５のみＯＮする。従って、コンパレータ１０１の（−）側入力は、ほぼ無線復調信号１１３の振幅の中点になっているので、ベースバンド１１２のデューティ比はほぼ５０％となる。
【００３７】
（実施の形態５）
実施の形態４に於いて、図２〜図１１及びその説明は、実施の形態１と同様である。便宜上、０１データ（プリアンブル）の５．５回分の期間だけスイッチ２０６がＯＮされているとスライスレベル１１６が電圧レベル１５１に到達する様に抵抗１０９及びコンデンサ１０６の値（時定数小）が、６回分の期間だけスイッチ２０７がＯＮされているとスライスレベル１１７が電圧レベル１５１に到達する様に抵抗１１０及びコンデンサ１０７の値（時定数中）が、６．５回分の期間だけスイッチ２０８がＯＮされているとスライスレベル１１８が電圧レベル１５１に到達する様に抵抗１１１及びコンデンサ１０８の値（時定数大）がそれぞれ決められているとする。
【００３８】
前記の様に構成されたデータスライサについて、以下動作を説明する。制御部１０５は、０１のデータ（プリアンブル）が入力されている期間のみ前段スイッチ部２０２を制御信号１１５で制御し、スイッチ２０６，２０７，２０８をＯＮする。同時にスイッチ２０４のみＯＮにする様に後段スイッチ部２０５を制御信号１１４で制御する。プリアンブルの期間が終了すると、スイッチ２０６，２０７，２０８をＯＦＦする様に前段スイッチ部２０２を制御信号１１５で制御する。そして、スイッチ２０６，２０７，２０８をＯＦＦするのと同時にスイッチ２０３，２０４，２０５を全てＯＮするように後段スイッチ部２０１を制御信号１１４で制御する。スイッチ２０３，２０４，２０５を全てＯＮする事により、スライスレベル１１６、スライスレベル１１７、スライスレベル１１８の電圧平均値をコンパレータ１０１の（−）側入力に接続する事ができ、これらの電圧の平均値はほぼ無線復調信号１１３の振幅の中点となり、ベースバンド１１２のデューティ比はほぼ５０％となる。
【００３９】
（実施の形態６）
実施の形態１〜５に於いて、図１〜図１２及びその説明は、実施の形態１〜５と同様である。便宜上、図１に於ける０１データ（プリアンブル）の４回分の期間だけスイッチ１０４がＯＮされているとスライスレベル１１６が電圧レベル１５１に到達する様に抵抗１０９及びコンデンサ１０６の値（時定数小）が、６回分の期間だけスイッチ１０４がＯＮされているとスライスレベル１１７が電圧レベル１５１に到達する様に抵抗１１０及びコンデンサ１０７の値（時定数中）が、８回分の期間だけスイッチ２０８がＯＮされているとスライスレベル１１８が電圧レベル１５１に到達する様に抵抗１１１及びコンデンサ１０８の値（時定数大）がそれぞれ決められているとする。また同様に、図３に於ける０１データ（プリアンブル）の４回分の期間だけスイッチ２０６がＯＮされているとスライスレベル１１６が電圧レベル１５１に到達する様に抵抗１０９及びコンデンサ１０６の値（時定数小）が、６回分の期間だけスイッチ２０７がＯＮされているとスライスレベル１１７が電圧レベル１５１に到達する様に抵抗１１０及びコンデンサ１０７の値（時定数中）が、８回分の期間だけスイッチ２０８がＯＮされているとスライスレベル１１８が電圧レベル１５１に到達する様に抵抗１１１及びコンデンサ１０８の値（時定数大）がそれぞれ決められているとする。
【００４０】
前記の様に構成されたデータスライサについて、以下動作を説明する。送信側の制御部（図示せず）との通信で送信する０１のデータ（プリアンブル）の回数を予め取り決めておき、送信されてくる０１のデータ（プリアンブル）の回数に応じたスライスレベルをコンパレータ１０１の（−）側入力に接続する。送信する０１のデータ（プリアンブル）の回数を６回とすると、スライスレベル１１７をコンパレータ１０１の（−）側入力に接続する様にセレクタ部１０２又は後段スイッチ部２０１を制御信号１１４で制御する。従って、０１のデータの回数に応じた最適な時定数の組み合わせを選択する事ができる。
【００４１】
【発明の効果】
以上の様に本発明によれば、従来の構成の他に様々な時定数を実現する時定数回路部、セレクタ部、前段スイッチ部、後段スイッチ部、制御部を設けた事により、電波状況に応じてスライスレベルを可変して制御し、最適なベースバンド信号を取り出す事ができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のデータスライサのブロック図
【図２】本発明の実施の形態１のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図３】本発明の実施の形態１のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図４】本発明の実施の形態１のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図５】本発明の実施の形態１のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図６】本発明の実施の形態１のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図７】本発明の実施の形態１のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図８】本発明の実施の形態１のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図９】本発明の実施の形態１のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図１０】本発明の実施の形態１のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図１１】本発明の実施の形態１のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図１２】本発明の実施の形態４のデータスライサのブロック図
【図１３】従来のデータスライサのブロック図
【図１４】従来のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図１５】従来のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【図１６】従来のデータスライサの無線復調信号、スライスレベル、ベースバンド信号、時定数との関係図
【符号の説明】
１０１コンパレータ
１０２セレクタ部
１０３時定数回路部
１０４スイッチ
１０５制御部
１０６〜１０８コンデンサ
１０９〜１１１抵抗
１１２ベースバンド
１１３無線復調信号
１１４，１１５制御信号
１１６〜１１８スライスレベル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a data slicer that extracts and controls an optimum baseband signal by varying a slice level according to a radio wave condition.
[0002]
[Prior art]
FIG. 13 is a block diagram of a conventional data slicer, FIG. 14 is a relationship diagram of a radio demodulated signal, slice level, baseband signal, and time constant of the data slicer, and FIG. 15 is a radio demodulated signal and slice level of the data slicer. FIG. 16 is a relationship diagram between the radio demodulated signal, slice level, baseband signal, and time constant of the data slicer.
[0003]
In FIG. 13, 1 is a comparator that compares the voltage levels of the reference voltage and the input voltage and outputs the result, 2 is a resistor, 3 is a capacitor, 4 is a switch, and 5 is a baseband output from the comparator 1. A signal, 6 is a radio demodulated signal, 7 is a control signal for controlling ON / OFF of the switch 4, and a resistor 2 and a capacitor 3 constitute a time constant circuit (integrator circuit). Reference numeral 8 denotes a slice level (reference voltage of the comparator 1). The comparator 1 compares the voltage level of the slice level 8 and the radio demodulated signal 6 and outputs the result as a baseband signal 5. The data slicer configured as described above will be described below.
[0004]
14, 15, and 16 show the relationship of the time constant circuit including the radio demodulated signal 6, the baseband signal 5, the control signal 7, the resistor 2, and the capacitor 3, and FIG. 14 shows the time constant. When the time constant is small, FIG. 15 shows the case where the time constant is medium, and FIG. 16 shows the case where the time constant is large.
[0005]
In FIG. 13, the radio demodulated signal 6 is connected to the (+) side input of the comparator 1 and the switch 4. The switch 4 is turned on only when the control signal 7 is enabled, and the switch 4 is turned off when disabled. When the switch 4 is in the ON state, the resistor 2 and the capacitor 3 are charged, and the outputs of the resistor 2 and the capacitor 3 are connected to the (−) side input of the comparator 1. When the switch 4 is turned off, the slice level 8 is fixed, and it is determined whether the voltage level of the (+) side input (wireless demodulated signal 6) is higher or lower than the fixed slice level 8, and the result is the baseband signal. Is output as 5.
[0006]
FIG. 14 shows the values when the time constants of the resistor 2 and the capacitor 3 are small. Since the time constant is small, it immediately reaches the midpoint of the amplitude of the radio demodulated signal 6 after the switch 4 is turned on, but it follows the waveform of the radio demodulated signal 6 too much. Therefore, if the switch 4 is turned OFF at an arbitrary point, the slice level 8 is fixed at a position deviated from the midpoint of the amplitude of the radio demodulated signal 6, and the duty ratio of the baseband signal 5 output as a result is It ’s not 50%. If the duty ratio is not 50%, an error occurs in clock reproduction and data recognition, resulting in inferior call quality.
[0007]
FIG. 16 shows a case where the time constants of the resistor 2 and the capacitor 3 are large. Since the time constant is large, it does not immediately reach the midpoint of the amplitude of the radio demodulated signal 6 after the switch 4 is turned on, but hardly follows the waveform of the radio demodulated signal 6. For this reason, even if the switch 4 is turned OFF at an arbitrary place, the slice level 8 is fixed at a substantially midpoint of the amplitude of the radio demodulated signal 6, and the duty ratio of the baseband signal 5 outputted as a result is almost 50. %. However, in this case, a sufficient time is required to reach the midpoint of the amplitude of the radio demodulated signal 6. If the switch is turned off before this time, a level lower than the midpoint of the amplitude of the radio demodulated signal 6 is obtained. Since the slice level is 8, the duty ratio of the baseband signal 5 at this time does not become 50%. When taking values such that the time constants of the resistor 2 and the capacitor 3 are medium, the result is as shown in FIG. Since the time constant is medium, the midpoint of the amplitude of the radio demodulated signal 6 after the switch 4 is turned on arrives earlier than when the time constant is small and earlier than when the time constant is large. Follows less than when the time constant is small and follows more than when the time constant is large. Normally, even if the midpoint of the amplitude of the radio demodulated signal 6 is reached in a certain time and the switch 4 is turned off at any point following the waveform of the radio demodulated signal 6, the slice level 8 is close to the midpoint. Thus, the values of the resistor 2 and the capacitor 3 (in the time constant) are determined.
[0008]
[Problems to be solved by the invention]
The conventional data slicer does not reach the midpoint of the amplitude of the radio demodulated signal 6 when an error occurs in the synchronization word, control data, or call data due to radio wave conditions, or when the 01 continuous signal (preamble) is lost. Since the waveform of the demodulated signal 6 is followed to some extent, the baseband signal 5 does not have a duty ratio of 50%, and the speech quality and the like deteriorate.
[0009]
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a data slicer that can solve the problems and control the slice level (time constant) in accordance with the radio wave condition to extract an optimum baseband signal.
[0010]
[Means for Solving the Problems]
The invention according to claim 1 is a radio demodulated signal. Input voltage and reference voltage Comparator that compares the voltage levels of the two and outputs the result When, Time constant circuit part that consists of multiple resistors and capacitors to realize various time constants When, A selector unit for selecting one of a plurality of inputs and outputting the output of the time constant circuit unit And applying a preamble to the time constant circuit for a predetermined period, Charge and select the output of a certain resistor and capacitor with the selector section As a reference voltage In addition to the comparator, In the sync word following the preamble When an error is detected, select the output of the resistor and capacitor of the time constant circuit section that does not error the synchronization word with the selector section And a control unit that controls to be added to the comparator. .
[0011]
According to a second aspect of the present invention, when the control unit detects an error in the control data, the selector selects the output of the resistor and capacitor of the time constant circuit unit that does not cause an error in the control data, and inputs it to the comparator Control as you do.
[0012]
According to a third aspect of the present invention, when an error in call data is detected in the control section, the output of the resistor and capacitor of the time constant circuit section that does not cause an error in call data is selected by the selector and input to the comparator. Control as you do.
[0013]
The invention according to claim 4 A comparator that compares the voltage level of the reference voltage and the input voltage and outputs the result, a time constant circuit unit that is configured by a plurality of resistors and capacitors to realize various time constants, and selectively inputs and outputs the resistors and Apply to capacitor The front switch, A plurality of outputs of the time constant circuit section are selectively applied to one input of the comparator Rear switch part And "0, 1" The pre-stage switch unit is turned on only during the preamble period in which the signal is continuous, and it is necessary for the outputs of the resistors and capacitors of the time constant circuit unit to reach the midpoint of the amplitude of the radio demodulated signal. “0, 1” Only the switch corresponding to the signal with the smallest number of The voltage output through the switch The comparator In addition to “0, 1” If the number of signals exceeds the required number of times “0, 1” Only the switch corresponding to the output of the resistor and capacitor of the time constant circuit unit according to the number of times of the signal is controlled to turn on the subsequent switch unit and connect to the comparator. And having a control unit .
[0014]
According to the fifth aspect of the present invention, the pre-stage switch unit is turned on only during the period of the signal 01, and when the period of the signal of 01 is completed, the post-stage switch unit is turned on, and all the time constant circuit units are turned on. The average value of the output of the resistor and the capacitor is controlled to be connected to the other input of the comparator.
[0015]
In the invention according to claim 6, the number of 01 signals transmitted in communication with the control unit on the transmission side is determined in advance, and the resistance of the time constant circuit unit according to the number of transmitted 01 signals and Control to connect a capacitor to the other input of the comparator.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
The invention according to claim 1 is characterized in that it has a time constant circuit section, a selector section, and a control section. When the control section detects an error in the synchronization word, no error occurs in the synchronization word. Since the output of the resistor and capacitor of the constant circuit unit is selected by the selector unit and input to the comparator, the optimum baseband signal can be extracted by controlling the slice level according to the status of the synchronization word.
[0017]
The invention according to claim 2 is characterized in that it has a time constant circuit section, a selector section, and a control section, and when the control section detects an error in the control data, no error occurs in the control data. Since the output of the resistor and the capacitor of the constant circuit unit is selected by the selector unit and input to the comparator, the slice level can be varied and controlled according to the status of the control data, and the optimum baseband signal can be extracted.
[0018]
The invention described in claim 3 is characterized in that it has a time constant circuit section, a selector section, and a control section. When the control section detects an error in the call data, the call data is not in error. Since the output of the resistor and capacitor of the constant circuit unit is selected by the selector unit and input to the comparator, the optimum baseband signal can be extracted by controlling the slice level according to the state of the call data.
[0019]
The invention described in claim 4 is characterized by having a front-stage switch section, a time constant circuit section, a rear-stage switch section, and a control section. The front-stage switch section is turned on only during the preamble period in which 01 data continues. In addition, only the switch corresponding to the one having the smallest number of preamble bits required for the output of the resistor and capacitor of the time constant circuit unit to reach the midpoint of the amplitude of the radio demodulated signal turns on the subsequent switch unit and makes a comparator. When the preamble exceeds the required number of bits, only the switch corresponding to the resistor of the time constant circuit and the output of the capacitor according to the number of bits of the preamble is turned on and input to the comparator. By controlling the slice level (time constant) according to the number of bits of the preamble, an optimum baseband signal can be extracted.
[0020]
The invention according to claim 5 is characterized by having a front-stage switch section, a time constant circuit section, a rear-stage switch section, and a control section. The front-stage switch section is turned on only during the preamble period, At the end of the period, turn off the pre-stage switch and turn on the post-stage switch, and calculate the average value of all the resistors and capacitors in the time constant circuit (approximately the midpoint of the amplitude of the radio demodulated signal) Therefore, an optimum baseband signal can be extracted by controlling the slice level (time constant) in accordance with the number of bits of the preamble.
[0021]
According to the sixth aspect of the present invention, the number of bits of the preamble to be transmitted in communication with the control unit on the transmission side is determined in advance, and the resistance and capacitor of the time constant circuit unit according to the number of bits of the transmitted preamble are set. By controlling the slice level (time constant) in accordance with the number of preamble bits controlled so as to be connected to the other input of the comparator, an optimum baseband signal can be extracted.
[0022]
(Embodiment 1)
FIG. 1 is a block diagram of the data slicer according to the first embodiment of the present invention, and FIGS. 2 to 11 are relationship diagrams among the radio demodulated signal, slice level, baseband signal, and time constant of the data slicer.
[0023]
In FIG. 1, 101 is a comparator that compares the voltage levels of the reference voltage and the input voltage and outputs the result, 109, 110, 111 are resistors, 106, 107, 108 are capacitors, 103 is resistors 109, 110 , 111 and capacitors 106, 107, and 108, 104 is a switch, 105 is a control unit that determines the baseband 112 and controls the switch 104, 112 is a baseband output from the comparator 101, and 113 is wireless Demodulated signal, 115 is a control signal for controlling ON / OFF of the switch 104, 116, 117, 118 are time constant circuits composed of a resistor 109 and a capacitor 106, a resistor 110 and a capacitor 107, a resistor 111 and a capacitor 108, respectively. Is the slice level that is output from A selector section 114 for selecting a signal to be connected to the (−) side of the comparator 101 (reference voltage of the comparator 101) from the level 116, 117, 118, and 114 controls which signal at the slice level 116, 117, 118 is selected. Control signal.
[0024]
2 to 11 show the relationship between the radio demodulated signal 113, the baseband 112, the control signal 115, the slice levels 116, 117, 118 and the time constant.
[0025]
The operation of the data slicer configured as described above will be described below. First, FIG. 2, FIG. 3 and FIG. 4 will be described. Reference numeral 151 denotes a voltage level at the midpoint of the amplitude of the radio demodulated signal 113. When the voltage of the voltage level 151 is applied to the resistor 109 and the capacitor 106 instead of the radio demodulated signal 113 in the ON state of the switch 104, the slice level 116 reaches a voltage level 151 while drawing a curve like a curve 152. Here, for the sake of convenience, the values of the resistor 109 and the capacitor 106 (small time constant) are determined so that the slice level 116 reaches the voltage level 151 when the switch 104 is turned on only for four periods of 01 data (preamble). Suppose that
[0026]
Similarly, in FIGS. 5, 6, and 7, 151 is the voltage level at the midpoint of the amplitude of the radio demodulated signal 113. When the voltage of the voltage level 151 is applied to the resistor 110 and the capacitor 107 instead of the radio demodulated signal 113 in the ON state of the switch 104, the slice level 117 reaches the voltage level 151 while drawing a curve like a curve 152. Here, for convenience, the values of the resistor 110 and the capacitor 107 (in the time constant) are determined so that the slice level 117 reaches the voltage level 151 when the switch 104 is turned on only for six periods of 01 data (preamble). Suppose that
[0027]
Similarly, in FIGS. 8, 9, and 10, 151 is a voltage level at the midpoint of the amplitude of the radio demodulated signal 113. When the voltage of the voltage level 151 is applied to the resistor 111 and the capacitor 108 instead of the radio demodulated signal 113 in the ON state of the switch 104, the slice level 118 reaches a voltage level 151 while drawing a curve like a curve 152. Here, for convenience, the values of the resistor 111 and the capacitor 108 (large time constant) are determined so that the slice level 118 reaches the voltage level 151 when the switch 104 is turned on only for eight periods of 01 data (preamble). Suppose that
[0028]
As shown in FIGS. 2, 5, and 8, when the ratio of 0 and 1 of the 01 data (preamble) during the period when the switch 104 is ON is equal, the slice levels 116, 117, and 118 indicate the amplitude of the radio demodulated signal 113. And the baseband 112 has a 50% duty. However, since the ratio of 0 and 1 of 01 data (preamble) during the period when the switch 104 is ON is not equal, slice levels 116, 117, and 118 are wirelessly demodulated as shown in FIGS. The signal 113 is fixed at a level deviating from the midpoint (voltage level 151) of the amplitude of the signal 113. Since the smaller the time constant, the easier it is to follow the waveform of the radio demodulated signal 113, the difference between the voltage level 151 and the fixed slice levels 116, 117, 118 becomes larger (the difference between the slice levels 116 is the largest).
[0029]
If the period during which the switch 104 is ON is shortened as shown in FIG. 4, the slice level 116 is fixed to a level lower than the midpoint (voltage level 151) of the amplitude of the radio demodulated signal 113. Similarly, also in FIGS. 7 and 10, the slice levels 117 and 118 are fixed to a level lower than the midpoint (voltage level 151) of the amplitude of the radio demodulated signal 113.
[0030]
In this way, when the switch 104 is ON for a sufficiently long period and 01 data (preamble) is input during that period, the slice level 118 (large time constant) is selected by the selector unit 102 and the comparator 101 Connect to the (-) side input. However, when the switch 104 is turned on as shown in FIG. 10 is shorter than 8 times such as 3 times of 01 data (preamble) or when the switch 104 is turned on as shown in FIG. If the data of 01 (preamble) is input only five times, the slice level 118 is fixed at a level lower than the midpoint (voltage level 151) of the amplitude of the radio demodulated signal 113. Therefore, in this case, the selector unit 102 selects the slice level 116 that reaches the voltage level 151 in four times of 01 data (preamble) and the slice level 117 that reaches in six times, and inputs the comparator 101 (−) side. You have to connect to.
[0031]
Explaining the control method, the control unit 105 controls the selector unit 102 with the control signal 114 so as to select the slice level 118 that reaches the voltage level 151 by inputting data of 01 (preamble) eight times. When the control unit 105 detects an error in the synchronization word following the 01 data (preamble) from the baseband 112, the control unit 105 determines that the number of 01 data is 8 or less, and sets the slice level 117 to the selector unit 102. Control is performed by the control signal 114 so as to be selected by. When the control unit 105 further detects an error in the synchronization word, the control unit 114 determines that the number of data of 01 is 6 or less and controls the slice level 116 with the control unit 114 so that the selector unit 102 selects the slice level 116. If no synchronization word error is detected for a certain period, slice level 117 is selected when slice level 116 is selected, and slice level 118 is selected when slice level 117 is selected. The selector unit 102 can also be controlled by the control signal 114.
[0032]
Here, the case where there are three slice levels has been described, but it is also possible to subdivide the slice level into any number of ways and select an optimum slice level according to the number of times of data 01 from among them. The same applies to the following embodiments.
[0033]
(Embodiment 2)
In the first embodiment, the control unit 105 controls the selector unit 102 with the control signal 114 so as to select the slice level 118 that reaches the voltage level 151 by inputting the 01 data (preamble) eight times. When the control unit 105 detects an error in the control data following the 01 data (preamble) from the baseband 112, the control unit 105 determines that the number of 01 data is 8 or less, and sets the slice level 117 to the selector unit 102. Control is performed by the control signal 114 so as to be selected by. When the control unit 105 further detects an error in the control data, the control unit 114 determines that the number of 01 data is 6 or less, and controls the control unit 114 so that the slice level 116 is selected by the selector unit 102. If no control data error is detected for a certain period, the slice level 117 is selected when the slice level 116 is selected, and the slice level 118 is selected when the slice level 117 is selected. The selector unit 102 can also be controlled by the control signal 114.
[0034]
(Embodiment 3)
In the first or second embodiment, the control unit 105 controls the selector unit 102 with the control signal 114 so as to select the slice level 118 that reaches the voltage level 151 by inputting eight times of 01 data (preamble). To do. When detecting an error in the call data following the 01 data (preamble) from the baseband 112, the control unit 105 determines that the number of 01 data is 8 or less, and sets the slice level 117 to the selector unit 102. Control is performed by the control signal 114 so as to be selected by. When the error of the call data is further detected, the control unit 105 determines that the number of 01 data is 6 or less, and controls the control signal 114 so that the selector unit 102 selects the slice level 116. Then, when no call data error is detected for a certain period, slice level 117 is selected when slice level 116 is selected, and slice level 118 is selected when slice level 117 is selected. The selector unit 102 can also be controlled by the control signal 114.
[0035]
(Embodiment 4)
FIG. 12 is a block diagram of a data slicer according to the fourth embodiment of the present invention. In FIG. 12, 101 is a comparator that compares the voltage levels of the reference voltage and the input voltage and outputs the result, 109, 110, 111 are resistors, 106, 107, 108 are capacitors, 103 is resistors 109, 110 , 111 and capacitors 106, 107, 108, time constant circuit sections 203, 204, 205, 206, 207, 208 are switches, 201 is a subsequent switch section composed of switches 203, 204, 205, 202 is switches 206, 207 , 208, a control unit that determines the baseband 112 and controls the post-switch 201 and the pre-switch unit 202, 112 is a baseband output from the comparator 101, 113 is a radio demodulated signal, and 114 is a switch Controls ON / OFF of 203, 204, 205 115, control signals for controlling ON / OFF of the switches 206, 207, and 208, 116, 117, and 118, resistors 109 and 106, resistors 110 and 107, resistors 111 and 108, respectively. Is a slice level that is an output from a time constant circuit. 2 to 11 and the description thereof are the same as those in the first embodiment.
[0036]
The operation of the data slicer configured as described above will be described below. The control unit 105 controls the pre-stage switch unit 202 with the control signal 115 only during a period in which 01 data (preamble) is input, and turns on the switches 206, 207, and 208. Then, the slice level 116 that reaches the voltage level 151 with four inputs of 01 data (preamble) is controlled by the control signal 114 so as to be connected to the (−) side input of the comparator 101, and only the switch 203 is turned ON. Next, the control unit 105 controls the slice level 117 with the control signal 114 so that the slice level 117 is connected to the (−) side input of the comparator 101 when the 01 data (preamble) continues six times, and only the switch 204 is turned on. To do. Further, when the data of 01 (preamble) continues continuously eight times or more, the control unit 105 controls the slice level 118 with the control signal 114 so as to connect to the (−) side input of the comparator 101, and only the switch 205 is turned on. To do. Accordingly, since the (−) side input of the comparator 101 is substantially the midpoint of the amplitude of the radio demodulated signal 113, the duty ratio of the baseband 112 is approximately 50%.
[0037]
(Embodiment 5)
In the fourth embodiment, FIGS. 2 to 11 and the description thereof are the same as those of the first embodiment. For convenience, when the switch 206 is turned ON for a period of 5.5 times of 01 data (preamble), the values of the resistor 109 and the capacitor 106 (small time constant) are set so that the slice level 116 reaches the voltage level 151. When the switch 207 is turned on only for the period of time, the value of the resistor 110 and the capacitor 107 (in the time constant) is turned on for the period of 6.5 times so that the slice level 117 reaches the voltage level 151. Assume that the values of the resistor 111 and the capacitor 108 (large time constant) are determined so that the slice level 118 reaches the voltage level 151.
[0038]
The operation of the data slicer configured as described above will be described below. The control unit 105 controls the pre-stage switch unit 202 with the control signal 115 only during a period in which 01 data (preamble) is input, and turns on the switches 206, 207, and 208. At the same time, the latter-stage switch unit 205 is controlled by the control signal 114 so that only the switch 204 is turned ON. When the preamble period ends, the pre-stage switch unit 202 is controlled by the control signal 115 so that the switches 206, 207, and 208 are turned off. Then, the rear stage switch unit 201 is controlled by the control signal 114 so that the switches 203, 204, and 205 are all turned on simultaneously with turning off the switches 206, 207, and 208. By turning on all of the switches 203, 204, and 205, the average voltage values of the slice level 116, the slice level 117, and the slice level 118 can be connected to the (−) side input of the comparator 101. Is approximately the midpoint of the amplitude of the radio demodulated signal 113, and the duty ratio of the baseband 112 is approximately 50%.
[0039]
(Embodiment 6)
In the first to fifth embodiments, FIGS. 1 to 12 and the description thereof are the same as those of the first to fifth embodiments. For the sake of convenience, the values of the resistor 109 and the capacitor 106 (small time constant) are set so that the slice level 116 reaches the voltage level 151 when the switch 104 is turned on only for four periods of 01 data (preamble) in FIG. However, if the switch 104 is turned on only for 6 periods, the value of the resistor 110 and the capacitor 107 (in the time constant) is set so that the slice level 117 reaches the voltage level 151, and the switch 208 is turned on only for 8 periods. Assume that the values of the resistor 111 and the capacitor 108 (large time constant) are determined so that the slice level 118 reaches the voltage level 151. Similarly, the values (time constants) of the resistor 109 and the capacitor 106 are set so that the slice level 116 reaches the voltage level 151 when the switch 206 is turned on only for four periods of 01 data (preamble) in FIG. Small), however, when the switch 207 is turned ON only for the period of 6 times, the values of the resistor 110 and the capacitor 107 (in the time constant) are changed to the switch 208 for the period of 8 times so that the slice level 117 reaches the voltage level 151. Assume that the values of the resistor 111 and the capacitor 108 (large time constant) are determined so that the slice level 118 reaches the voltage level 151 when is turned on.
[0040]
The operation of the data slicer configured as described above will be described below. The number of 01 data (preamble) to be transmitted in communication with a control unit (not shown) on the transmission side is determined in advance, and the slice level corresponding to the number of 01 data (preamble) transmitted is set to the comparator 101. Connect to the (-) side input. When the number of 01 data (preamble) to be transmitted is 6, the selector unit 102 or the subsequent switch unit 201 is controlled by the control signal 114 so that the slice level 117 is connected to the (−) side input of the comparator 101. Therefore, it is possible to select an optimal combination of time constants according to the number of 01 data.
[0041]
【The invention's effect】
As described above, according to the present invention, in addition to the conventional configuration, a time constant circuit unit, a selector unit, a front switch unit, a rear switch unit, and a control unit that realize various time constants are provided. Accordingly, it is possible to take out an optimum baseband signal by controlling the slice level to be variable.
[Brief description of the drawings]
FIG. 1 is a block diagram of a data slicer according to a first embodiment of the present invention.
FIG. 2 is a relationship diagram of a radio demodulated signal, a slice level, a baseband signal, and a time constant of the data slicer according to the first embodiment of the present invention.
FIG. 3 is a relationship diagram of a radio demodulated signal, a slice level, a baseband signal, and a time constant of the data slicer according to the first embodiment of the present invention.
FIG. 4 is a relationship diagram of a radio demodulated signal, a slice level, a baseband signal, and a time constant of the data slicer according to the first embodiment of the present invention.
FIG. 5 is a relationship diagram of a radio demodulated signal, a slice level, a baseband signal, and a time constant of the data slicer according to the first embodiment of the present invention.
FIG. 6 is a relationship diagram of a radio demodulated signal, a slice level, a baseband signal, and a time constant of the data slicer according to the first embodiment of the present invention.
FIG. 7 is a relationship diagram of a radio demodulated signal, a slice level, a baseband signal, and a time constant of the data slicer according to the first embodiment of the present invention.
FIG. 8 is a relationship diagram of a radio demodulated signal, a slice level, a baseband signal, and a time constant of the data slicer according to the first embodiment of the present invention.
FIG. 9 is a relationship diagram between a radio demodulated signal, a slice level, a baseband signal, and a time constant of the data slicer according to the first embodiment of the present invention.
FIG. 10 is a relationship diagram of a radio demodulated signal, a slice level, a baseband signal, and a time constant of the data slicer according to the first embodiment of the present invention.
FIG. 11 is a relationship diagram between a radio demodulated signal, a slice level, a baseband signal, and a time constant of the data slicer according to the first embodiment of the present invention.
FIG. 12 is a block diagram of a data slicer according to the fourth embodiment of the present invention.
FIG. 13 is a block diagram of a conventional data slicer.
FIG. 14 is a relationship diagram of a radio demodulated signal, a slice level, a baseband signal, and a time constant of a conventional data slicer.
FIG. 15 is a relationship diagram of a radio demodulated signal, a slice level, a baseband signal, and a time constant of a conventional data slicer.
FIG. 16 is a relationship diagram of a radio demodulated signal, a slice level, a baseband signal, and a time constant of a conventional data slicer.
[Explanation of symbols]
101 Comparator
102 Selector part
103 Time constant circuit
104 switch
105 Control unit
106-108 capacitors
109-111 resistance
112 baseband
113 Radio demodulated signal
114, 115 Control signal
116-118 slice level

Claims

A comparator that compares the input voltage of the radio demodulated signal with the reference voltage and outputs the result ;
A time constant circuit section configured by a plurality of resistors and capacitors to realize various time constants ;
A selector unit for selecting and outputting one of a plurality of inputs from the output of the time constant circuit unit ;
A preamble is applied to the time constant circuit unit for a predetermined period to charge the capacitor, an output of a certain resistor and capacitor is selected by the selector unit, added to the comparator as a reference voltage, and an error is detected in a synchronization word following the preamble In this case, the control unit controls the output of the resistor and capacitor of the time constant circuit unit that does not error the synchronization word to be selected by the selector unit and added to the comparator
Data slicer, characterized in that it comprises and.

When the control unit detects an error in the control data, control is performed so that the output of the resistor and the capacitor of the time constant circuit unit that does not cause an error in the control data is selected by the selector and input to the comparator. The data slicer according to claim 1.

In the control unit, when an error in the call data is detected, control is performed so that the output of the resistor and the capacitor of the time constant circuit unit that does not cause an error in the call data is selected by the selector and input to the comparator. The data slicer according to claim 1 or 2.

A comparator that compares the voltage level of the reference voltage and the input voltage and outputs the result;
A time constant circuit part configured by a plurality of resistors and capacitors to realize various time constants;
A pre-stage switch unit for selectively applying an input voltage to the resistor and the capacitor ;
A post-stage switch unit that selectively applies a plurality of outputs of the time constant circuit unit to one input of the comparator ;
The pre-stage switch unit is turned on only during the preamble period in which the “0, 1” signal is continuous, and is necessary for the outputs of the resistors and capacitors of the time constant circuit unit to reach the midpoint of the amplitude of the radio demodulated signal. Only the switch corresponding to the one with the smallest number of “0, 1” signals turns on the subsequent-stage switch section and applies the voltage output through the switch to the comparator , and the “0, 1” signal When the required number of times is exceeded, only the switch corresponding to the resistance and capacitor output of the time constant circuit unit corresponding to the number of times of the signal “0, 1” is turned on and connected to the comparator. Control unit to control
Data slicer, characterized in that it comprises and.

The previous stage switch unit is turned on only during the period of the signal “0, 1” , and when the period of the signal “0 , 1” is completed, the rear stage switch unit is turned on and all the time constant circuit units are turned on. 5. The data slicer according to claim 4, wherein an average value of the output of the resistor and the capacitor is controlled to be connected to the other input of the comparator.

The number of “0, 1” signals transmitted in communication with the control unit on the transmitting side is determined in advance, and the resistance of the time constant circuit unit according to the number of “0, 1” signals transmitted and 6. The data slicer according to claim 1, wherein a capacitor is controlled to be connected to the other input of the comparator.

It compares the voltage level of the reference voltage and the input voltage is applied to radio demodulated signal to one input of a comparator for outputting a result,
A radio demodulated signal is applied to the input of a time constant circuit unit configured with a plurality of resistors and capacitors to realize various time constants,
The selector unit selects one of the outputs from the time constant circuit unit and applies it to one input of the comparator,
When the preamble is continuous, the time constant circuit unit is charged, the output of a certain resistor and capacitor is selected by the selector unit, added to the comparator as a reference voltage, and synchronized when an error is detected in the synchronization word following the preamble data slice and wherein the Rukoto added to the comparator selects the output of the resistor and the capacitor of the time constant circuit unit without error word in the selector section.

8. The data slicing method according to claim 7, wherein, when an error in the control data is detected, the outputs of the resistors and capacitors of the time constant circuit unit that do not cause an error in the control data are selected by the selector and input to the comparator.

9. The data slice according to claim 7, wherein when a call data error is detected, an output of a resistor and a capacitor of the time constant circuit unit that does not cause a call data error is selected by the selector and input to the comparator. Way .

Apply the radio demodulated signal to one input of the comparator,
A time constant circuit unit configured by a plurality of resistors and capacitors to realize various time constants is selectively connected to the input voltage by a pre-stage switch unit configured by a plurality of switches corresponding to the plurality of resistors and capacitors, respectively. Applied to
Selectively it is applied to one input of the comparator a plurality of output of the time constant circuit unit by secondary switch unit including a plurality of switches corresponding to a plurality of resistors and capacitors, based on the output of the comparator, " leave the primary switch unit only during preamble signal is consecutive 0 "to oN, necessary for the output of the resistor and the capacitor of the time constant circuit reaches the midpoint of the amplitude of the radio demodulated signal" Only the switch corresponding to the one having the smallest number of signals of “0, 1” turns on the post-stage switch section and applies the voltage output through the switch to the comparator, and the signal of “0, 1” is necessary. When the number of times is exceeded, only the switch corresponding to the output of the resistor and capacitor of the time constant circuit unit corresponding to the number of times of the signal “0, 1” is set to O Data slice and wherein the Rukoto applied to one input of said comparator and N.

The previous stage switch unit is turned on only during the period of the “0, 1” signal. When the period of the “0 , 1” signal ends, the rear stage switch unit is turned on, and all the resistors of the time constant circuit unit are turned on. The data slicing method according to claim 10, further comprising controlling the average value of the output of the capacitor and the other input of the comparator.

The number of “0, 1” signals transmitted in communication with the control unit on the transmitting side is determined in advance, and the resistance of the time constant circuit unit according to the number of “0, 1” signals transmitted and The data slicing method according to any one of claims 7 to 11, wherein a capacitor is controlled to be connected to the other input of the comparator.