JP3614334B2

JP3614334B2 - Video signal processing device

Info

Publication number: JP3614334B2
Application number: JP36513099A
Authority: JP
Inventors: 高宏水口; 孝明的野; 武坂井; 亮長谷川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-12-22
Filing date: 1999-12-22
Publication date: 2005-01-26
Anticipated expiration: 2019-12-22
Also published as: JP2001184038A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置やプラズマ表示装置などのドットマトリクス方式の映像表示装置の映像信号処理装置に関する。
【０００２】
【従来の技術】
ドットマトリクス方式による映像表示装置では、その表示パネルを構成する全画素のアスペクト比よりも水平，垂直のいずれか一方でも大きいアスペクト比の映像信号が入力された場合、この入力映像信号をデータ圧縮しなければ、正常な表示することができない。例えば、かかる表示パネルが６４０（水平）×４８０（垂直）画素のマトリクス構成である場合、入力映像信号が８００（水平）×６００（垂直）画素の構成であると、そのままでは正常に映像表示をすることができない。かかる映像信号に対して正常な映像表示を可能とするためには、水平方向の画素データ数の差（上記の場合、８００−６４０＝１６０画素）については、水平動作クロック周波数を制御にすることにより、１水平ライン毎にこの差分の画素データを間引きし、データ量の制御が容易に行なえるが、垂直方向のライン数の差（上記の場合、６００−４８０＝１２０ライン）については、入力映像信号を垂直方向にデータ圧縮することにより、表示可能な垂直ライン数に合わせなければならない。
【０００３】
このような垂直方向のデータ圧縮方法としては、１フィールドまたは１フレームの期間毎に、画素データを間引いてその期間での水平ライン数を低減するものであるが、従来、１フィールドまたは１フレームを構成する水平ラインを垂直方向に連続して配置される複数の水平ラインからなる１以上の水平ライン群に区分し、各水平ライン群について、１フィールドまたは１フレームの期間毎に、常に同じ位置の画素データを間引く方法（以下、これを第１の間引き処理方法という）と、これら水平ライン群について、１フィールドまたは１フレームの期間毎に、異なる位置の画素データを間引く方法（以下、これを第２の間引く処理方法という）とが考えられる。これらの１つの具体例としては、水平ラインを間引くものであるが、第１の間引き処理方法は、水平ライン群毎に、決まった位置の水平ラインを間引くものであり、また、第２の間引き処理方法は、１つおきの１フィールドまたは１フレームの期間と他の１つおきの１フィールドまたは１フレームの期間とで、間引く水平ラインを異ならせるものである。
【０００４】
【発明が解決しようとする課題】
ところで、上記第１の間引き処理方法の場合には、常に同じ位置の画素データが間引かれるのであるから、表示される映像にフリッカが発生しないという利点があるが、常に同じ位置の画素データが欠落するという問題がある。このため、例えば、上記水平ライン群が２水平ラインからなってこの２ラインのうちの一方を間引きして垂直方向のデータ圧縮を行なう場合、１つおきの水平ラインが明るい部分を、他の１つおきの水平ラインが暗い部分を夫々表わすような映像信号が入力されたとすると、明るい部分を表わす全ての水平ライン、または、暗い部分を表わす全ての水平ラインが間引かれてしまうため、表示される映像としては、全体が暗い部分のみからなるもの、または、全体が明るい部分のみからなるものとなり、この入力映像信号に対する映像を忠実に表示することができなくなる。このような画面全体でなくとも、１水平ラインが明るい部分を表わし、その上下の水平ラインが暗い部分を表わすような１水平ラインの幅の横線の映像を持つ入力映像信号についても、この横線が全く表示されないようになる場合もある。
【０００５】
問題を明確にするために、極端な例を示したが、要するに、同じ位置の画素データが全く失われるので、入力映像信号の映像を忠実に再現することができないことになる。
【０００６】
これに対し、第２の間引き処理方法の場合には、各水平ライン群では、１フィールドまたは１フレーム期間毎に間引かれる画素データの位置が異なるため、同じ位置の画素データが全く失われてしまうようなことはない。しかしながら、例えば、上記の例のように、水平ライン群が２水平ラインからなり、１フィールドまたは１フレーム期間毎に間引く水平ラインを異ならせて垂直方向のデータ圧縮を行なう場合、１つおきの水平ラインが明るい部分を、他の１つおきの水平ラインが暗い部分を夫々表わすような映像信号が入力されたときには、表示パネルでのある特定の画素に着目してみると、この画素では、１フィールドまたは１フレーム期間毎に、…明−暗−明−暗…と明るさが繰り返し変化することになり、表示される映像のフリッカが顕著になってしまうという問題があった。
【０００７】
一般的には、フリッカが発生する再生映像は非常に見づらいため、映像情報の欠落があっても、常に同じ位置を間引いてフリッカが発生しない上記第１の間引き処理方法を採用することが多い。
【０００８】
本発明の目的は、かかる問題を解消し、フリッカの発生や映像情報の欠落を抑制した映像信号の垂直方向のデータ圧縮を可能とし、忠実な再生映像を良好な画質で得ることができるようにした映像信号処理装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、映像信号のリフレッシュレートを検出し、該リフレッシュレートが予め設定された値を越えているか否かを判定するリフレッシュレート検出手段と、該映像信号の水平ライン数を検出し、該ライン数が該ドットマトリクス方式の映像表示装置の表示ライン数を超えているか否かを判定する水平ライン数検出手段と、該映像信号の水平ライン数が該ドットマトリクス方式の映像表示装置の表示ライン数を超えていると該水平ライン数検出手段が判定した場合に、該映像信号を垂直方向に間引き処理し、該映像信号を垂直方向にデータ圧縮するデータ圧縮手段とを備え、該リフレッシュ検出手段によって該リフレッシュレートが該設定値を越えないと判定されたとき、該データ圧縮手段は、該映像信号の複数の水平ラインから、一定の期間毎に、固定位置の画素データを間引いて水平ライン数を低減する第１の間引き処理を実行し、該リフレッシュ検出手段によって該リフレッシュレートが該設定値を越えると判定されたとき、該データ圧縮手段は、該映像信号の複数の水平ラインから、一定の期間毎に、異なる位置の画素データを間引いて水平ライン数を低減する第２の間引き処理を実行する構成としたものである。
【００１０】
映像信号のリフレッシユレートが低い場合には、…明−暗−明−暗…の明るさの変化の繰り返しがあると、フリッカが顕著に現われて再生映像が非常に見づらいものとなる。しかし、映像信号のリフレッシユレートが高い場合には、上記のような明るさの変化の繰り返しがあっても、その繰り返しが速いため、フリッカは目立ちにくいものとなる。本発明は、このことに着目したものであって、映像信号のリフレッシユレートが低い場合には、上記第１の間引き処理方法を用いて映像信号の垂直方向のデータ圧縮を行なうことにより、フリッカの抑圧を重視して見易い再生映像とし、また、映像信号のリフレッシユレートが高い場合には、フリッカについては問題とせずに、上記第２の間引き処理方法を用いて映像信号のデータ圧縮を行なうことにより、再生映像をより忠実にかつ高画質で得られるようにするものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は本発明による映像信号処理装置の一実施形態を示すブロック図であって、１，１Ｒ，１Ｇ，１Ｂは入力端子、２，２Ｒ，２Ｇ，２ＢはＡ／Ｄ（アナログ／ディジタル）コンバータ、３，３Ｒ，３Ｇ，３ＢはＶＲＡＭ（ビデオ・ランダムアクセスメモリ）、４はＶＲＡＭコントローラ、５は水平ライン数検出手段、６はリフレッシュレート検出手段、７はＬＶＤＳ・Ｉ／Ｆ（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ・インターフェース）、８はドットマトリクス方式画像表示パネル（以下、表示パネルという）である。
【００１２】
同図において、入力映像信号が赤，緑，青の原色信号Ｒ，Ｇ，Ｂとして夫々入力端子１Ｒ，１Ｇ，１Ｂから入力され、Ａ／Ｄコンバータ２でディジタル信号に変換された後、ＶＲＡＭ３Ｒ，３Ｇ，３Ｂに入力されるとともに、ライン数検出手段５とリフレッシュレート検出手段６にも供給される。水平ライン数検出手段５とリフレッシュレート検出手段６での検出結果はＶＲＡＭコントローラ４に供給され、ＶＲＡＭコントローラ４は、これらの検出結果をもとに、入力映像信号のフレームまたはフィールド期間毎にフレームメモリもしくはフィールドメモリであるＶＲＡＭ３Ｒ，３Ｇ，３Ｂへのディジタル原色信号Ｒ，Ｇ，Ｂの書込みを制御する。ＶＲＡＭコントローラ４は、また、ＶＲＡＭ３Ｒ，３Ｇ，３Ｂに書き込まれたディジタル原色信号Ｒ，Ｇ，Ｂを読み出す。読み出されたこれらディジタル原色信号Ｒ，Ｇ，Ｂは、通常液晶表示装置やプラズマ表示装置などで用いられるＩ／Ｆの一種であるＬＶＤＳ・Ｉ／Ｆを介して、液晶表示装置やプラズマ表示装置の表示パネル８に供給され、カラー映像の表示がなされる。
【００１３】
ここで、ＶＲＡＭ３Ｒは、表示パネル８での赤色の映像を表示する表示画面の画素数以上のデータ量の容量を有し、同様に、ＶＲＡＭ３Ｇ，３Ｂも夫々、表示パネル８での緑色，青色の映像を表示する表示画面の画素数以上のデータ量の容量を有している。但し、これら表示画面の画素数は互いに等しいので、ＶＲＡＭ３Ｒ，３Ｇ，３Ｂの容量も等しいことはいうまでもない。
【００１４】
また、水平ライン数検出手段５は、表示パネル８の赤，緑，青の表示画面夫々の水平ライン数に等しい値が水平ライン数の基準値ＳＬとして設定されており、Ａ／Ｄコンバータ２Ｒ，２Ｇ，２Ｂ（以下、これらをまとめてＡ／Ｄコンバータ２という）から供給されるディジタル原色信号Ｒ，Ｇ，Ｂを用いて１フレームまたは１フィールド期間毎の水平ライン数Ｌを検出し、これら水平ライン数Ｌ毎に上記の水平ライン数基準値ＳＬを越えているか否か判定し、それらの判定結果をＶＲＡＭコントローラ４に送る。
【００１５】
なお、ここでは、原色信号Ｒ，Ｇ，Ｂのいずれかに水平，垂直同期信号が付加されているものとし、水平ライン数検出手段５はこれらのいずれかから水平，垂直同期信号を分離して１フレームまたは１フィールド期間での水平ライン数Ｌを検出するものとする。これにより、原色信号Ｒ，Ｇ，Ｂのいずれに水平，垂直同期信号が付加されているか不明であっても、必ず水平，垂直同期信号を検出することができ、従って、１フィールドまたは１フレーム当たりの水平ライン数Ｌを検出することができる。また、これら原色信号Ｒ，Ｇ，Ｂに同期した水平，垂直同期信号から１フィールドまたは１フレーム当たりの水平ライン数Ｌを検出するようにしてもよい。
【００１６】
また、リフレッシュレート検出手段６は、原色信号Ｒ，Ｇ，Ｂ毎に予め基準となるリフレッシュレートの値が基準値ＳＲとして設定されており、Ａ／Ｄコンバータ２から供給されるディジタル原色信号Ｒ，Ｇ，Ｂのいずれかから垂直同期信号の周波数（周期）をリフレッシュレートＲとして検出し、これらリフレッシュレートＲが上記のリフリッシュレート基準値ＳＲを越えているか否か判定し、それらの判定結果をＶＲＡＭコントローラ４に送る。このリフレッシュレート基準値ＳＲとしては、例えば、７０〜９０Ｈｚの範囲の値とする。
【００１７】
なお、この場合も、原色信号Ｒ，Ｇ，Ｂのいずれかに付加されている垂直同期信号を分離してその周波数をリフレッシュレートとして検出しているが、これら原色信号Ｒ，Ｇ，Ｂに同期した垂直同期信号を別途入力し、これからリフレッシュレートを検出するようにしてもよい。
【００１８】
ＶＲＡＭコントローラ４は、これら水平ライン検出手段５とリフレッシュレート検出手段６の判定結果に基づいて、ＶＲＡＭ３Ｒ，３Ｇ，３Ｂ（以下、これらをまとめてＶＲＡＭ３という）への原色信号Ｒ，Ｇ，Ｂの書込みを制御する。
【００１９】
即ち、ＶＲＡＭコントローラ４は、検出された水平ライン数Ｌが上記の水平ライン数基準値ＳＬを越えていないとの水平ライン数検出手段５の判定結果が得られたときには、Ａ／Ｄコンバータ２から供給されるディジタル原色信号Ｒ，Ｇ，Ｂをそのまま供給される画素データ順にＶＲＡＭ３に書き込み、その書込み順に読み出すが、検出した水平ライン数Ｌが水平ライン数基準値ＳＬを越えているとの水平ライン数検出手段５の判定結果が得られたときには、Ａ／Ｄコンバータ２から供給されるディジタル原色信号Ｒ，Ｇ，Ｂを、その画素データを所定の方法で間引きながら、ＶＲＡＭ３に書き込むようにする。この間引き処理により、これらの水平ライン数Ｌが夫々、水平ライン数基準値ＳＬ、即ち、表示パネル８での青，緑，青の表示画面の水平ライン数に等しくなるように、ディジタル原色信号Ｒ，Ｇ，Ｂが夫々垂直方向のデータ圧縮処理されてＶＲＡＭ３に書き込まれることになる。この場合も、ＶＲＡＭコントローラ４は、ＶＲＡＭ３から夫々の画素データをその書込み順に読み出す。
【００２０】
このようにディジタル原色信号Ｒ，Ｇ，Ｂを夫々垂直方向にデータ圧縮処理するに際し、ＶＲＡＭコントローラ４は、リフレッシュレート検出手段６からの判定結果に応じて、異なるデータ圧縮方法（即ち、画素データの間引き処理方法）を用いる。
【００２１】
即ち、検出されたリフレッシュレートＲが上記のリフリッシュレート基準値ＳＲを越えていないとのリフレッシュレート検出手段６の判定結果が得られたときには、ＶＲＡＭコントローラ４は、各フィールドまたはフレーム毎に、水平ライン数検出手段５で検出される水平ライン数Ｌと上記水平ライン数基準値ＳＬとの関係（差分）に応じて、ディジタル原色信号Ｒ，Ｇ，Ｂを夫々垂直方向に連続した複数の水平ラインからなる１以上のライン群に区分し、これらライン群で固定された特定の位置の画素データを間引くことにより、これらディジタル原色信号Ｒ，Ｇ，Ｂの水平ライン数を低減して、表示パネル８での青，緑，青の表示画面の水平ライン数に等しくなるようにする（以下、この方法を第１の間引き処理方法という）。
【００２２】
また、検出されたリフレッシュレートＲが上記のリフリッシュレート基準値ＳＲを越えているとのリフレッシュレート検出手段６の判定結果が得られたときには、ＶＲＡＭコントローラ４は、上記と同様、各フィールドまたはフレーム毎に、水平ライン数検出手段５で検出される水平ライン数Ｌと上記水平ライン数基準値ＳＬとの関係（差分）に応じて、ディジタル原色信号Ｒ，Ｇ，Ｂを夫々垂直方向に連続した複数の水平ラインからなる１以上のライン群に区分し、これらライン群で画素データを間引いてこれらディジタル原色信号Ｒ，Ｇ，Ｂの水平ライン数を表示パネル８での青，緑，青の表示画面の水平ライン数に等しくなるようにするものであるが、その間引き位置を各フィールドまたはフレーム毎に異ならせるものである（以下、この方法を第２の間引き処理方法という）。
【００２３】
垂直方向のデータ圧縮を行なうに際し、ディジタル原色信号Ｒ，Ｇ，ＢのリフレッシュレートＲが上記のリフリッシュレート基準値ＳＲよりも低い場合には、フリッカを発生するような間引き処理方法を用いると、そのフリッカが顕著となって表示パネル８での再生映像が非常に見づらいものとなる。このため、この実施形態では、上記の第１の間引き処理方法を用いるものであって、この方法では、上記各水平ライン群での画素データが間引かれる位置を同じとするため、画素データの欠落はあるものの、間引きによるフリッカは生ずることがない。これに対し、ディジタル原色信号Ｒ，Ｇ，ＢのリフレッシュレートＲが上記のリフリッシュレート基準値ＳＲよりも高い場合には、フリッカが発生しても、それが高速であるため、目立つことがない。このことから、この実施形態では、画像データの欠落を重視し、上記各水平ライン群での画素データが間引かれる位置を一定の期間（１フィールドまたは１フレーム）毎に異ならせ、画像データの欠落を抑えた上記第２の間引き処理方法を用いるものである。このようにして、この実施形態は、フリッカによる影響を抑圧し、良好な画質の再生映像を表示パネル８で得ることができることになる。
【００２４】
図２はこの実施形態での間引き処理方法の一具体例を示す図であって、同図（ａ）はディジタル原色信号Ｒ，Ｇ，Ｂ（以下、これらをまとめて入力映像信号Ｖという）のリフレッシュレートＲが上記のリフリッシュレート基準値ＳＲよりも低い場合の方法を、また、同図（ｂ）は入力映像信号ＶのリフレッシュレートＲが基準値ＳＲよりも高い場合の方法を夫々示している。ここでは、説明を簡略化するために、入力映像信号の１フィールドまたは１フレーム（以下では、１フィールドとする）の水平ライン数をＬ１，Ｌ２，……，Ｌ１０の１０個とし、また、表示パネル８での赤，緑，青の表示画面の水平ライン数をＬ１’，Ｌ２’，……，Ｌ８’の８個とする。
【００２５】
１フィールドの水平ライン数が１０個の入力映像信号の映像を水平ライン数が８個の表示パネル８に表示する場合には、１フィールド毎に２水平ラインずつ間引くことが必要である。この場合には、入力映像信号について、１フィールドの水平ラインを５水平ラインずつの２つの水平ライン群に区分し、各水平ライン群で１水平ラインずつ間引くようにする。なお、実際上、例えば、表示パネル８の表示画面が６４０（水平）×４８０（垂直）の画素からなり、入力映像信号が１フィールドまたは１フレーム当たり８００（水平）×６００（垂直）の画素データからなる場合には、その垂直方向について、６００−４８０＝１２０個の水平ラインの間引きが必要となるが、このために、入力映像信号に対しては、６００÷１２０＝５水平ラインを１水平ライン群とし、各水平ライン群毎に１水平ラインずつ間引くような間引き処理が必要となる。
【００２６】
図２（ａ）は入力映像信号ＶのリフレッシュレートＲが基準値ＳＲよりも低い場合を示しているが、入力映像信号Ｖのライン配列Ｖについて、水平ラインＬ１〜Ｌ１０を水平ラインＬ１〜Ｌ５の水平ライン群と水平ラインＬ６〜Ｌ１０の水平ライン群とに区分し、夫々の水平ライン群で１つずつ水平ラインを間引く。この具体例では、画素データを〇印で表わす水平ラインＬ３，Ｌ８を間引くようにしている。これにより、表示パネル８での表示画面では、ライン配列Ｖでの水平ラインＬ３，Ｌ８が間引きされ、フィールド毎に、
Ｌ１→Ｌ１’ Ｌ２→Ｌ２’ Ｌ４→Ｌ３’ Ｌ５→Ｌ４’
Ｌ６→Ｌ５’ Ｌ７→Ｌ６’ Ｌ９→Ｌ７’ Ｌ１０→Ｌ８’
の再生映像が表示されることになる。このように、１フィールド毎に間引かれる水平ラインを固定位置とし、従って、間引かれる画素データもその位置が固定された特定のものであり、このため、かかる間引き処理を行なっても、間引きによるフリッカは生じない。
【００２７】
図２（ｂ）は入力映像信号ＶのリフレッシュレートＲが基準値ＳＲよりも高い場合を示しているが、この場合も、入力映像信号Ｖのライン配列Ｖについて、水平ラインＬ１〜Ｌ１０を水平ラインＬ１〜Ｌ５の水平ライン群と水平ラインＬ６〜Ｌ１０の水平ライン群とに区分し、夫々の水平ライン群で１つずつ水平ラインを間引く。しかし、この場合には、１つおきのフィールド（以下、ｎフィールドという。但し、ｎは整数）と他の１つおきのフィールド（以下、（ｎ±１）フィールドという）とでは、間引きする水平ラインの位置を異ならせる。即ち、ｎフィールドでは、水平ラインＬ１〜Ｌ５の水平ライン群と水平ラインＬ６〜Ｌ１０の水平ライン群とから夫々×印で画素データを表わす水平ラインＬ４，Ｌ９を間引いて、表示パネル８での表示画面で
Ｌ１→Ｌ１’ Ｌ２→Ｌ２’ Ｌ３→Ｌ３’ Ｌ５→Ｌ４’
Ｌ６→Ｌ５’ Ｌ７→Ｌ６’ Ｌ８→Ｌ７’ Ｌ１０→Ｌ８’
とする再生映像を表示させ、（ｎ±１）フィールドでは、水平ラインＬ１〜Ｌ５の水平ライン群と水平ラインＬ６〜Ｌ１０の水平ライン群とから夫々〇印で画素データを表わす水平ラインＬ３，Ｌ８を間引いて、表示パネル８での表示画面で
Ｌ１→Ｌ１’ Ｌ２→Ｌ２’ Ｌ４→Ｌ３’ Ｌ５→Ｌ４’
Ｌ６→Ｌ５’ Ｌ７→Ｌ６’ Ｌ９→Ｌ７’ Ｌ１０→Ｌ８’
とする再生映像を表示させるものである。
【００２８】
このように、水平ラインＬ３，Ｌ４、水平ラインＬ８，Ｌ９が間引かれるが、これらは１フィールド毎に交互に表示されるものであるから、全く欠落するということはない。また、表示パネル８での表示画面の水平ラインＬ３’では、入力映像信号Ｖの水平ラインＬ３，Ｌ４が１フィールド毎に交互に表示され、水平ラインＬ７’では、入力映像信号Ｖの水平ラインＬ８，Ｌ９が１フィールド毎に交互に表示され、例えば、水平ラインＬ３’でのある特定の画素についてみると、そこでは〇印の画素データと×印の画素データとの異なる水平ラインの画像データがフィールド毎に交互に繰り返し表示されるから、これら水平ラインＬ３’，Ｌ７’でフリッカが発生するが、この場合には、上記のように、リフレッシュレート、即ち、フィールド周波数（ｎフィールドと（ｎ±１）フィールドとの切り換わり周波数）が高いため、このフリッカは目立たない。
【００２９】
図３はこの実施形態での間引き処理方法の他の具体例を示す図であって、同図（ａ）は入力映像信号ＶのリフレッシュレートＲが上記のリフリッシュレート基準値ＳＲよりも低い場合の方法を、また、同図（ｂ）は入力映像信号ＶのリフレッシュレートＲが基準値ＳＲよりも高い場合の方法を夫々示している。ここでも、説明を簡略化するために、入力映像信号の１フィールドまたは１フレーム（以下では、１フィールドとする）の水平ライン数をＬ１，Ｌ２，……，Ｌ１０の１０個とし、また、表示パネル８での赤，緑，青の表示画面の水平ライン数をＬ１’，Ｌ２’，……，Ｌ８’の８個とする。従って、この場合も、入力映像信号では、１フィールド毎に２水平ラインずつ間引くことが必要である。この場合には、入力映像信号について、１フィールドの水平ラインを５水平ラインずつの２つの水平ライン群に区分し、各水平ライン群で１水平ラインずつ間引くようにする。
【００３０】
図３（ａ）は入力映像信号ＶのリフレッシュレートＲが基準値ＳＲよりも低い場合を示しているが、水平ラインＬ１〜Ｌ５の水平ライン群では、〇印で画素データを表わす水平ラインＬ３と×印で画素データを表わす水平ラインＬ４とから１水平ラインの画像データを形成して表示パネル８での表示画面の水平ラインＬ３’の画素データとし、また、水平ラインＬ６〜Ｌ１０の水平ライン群では、〇印で画素データを表わす水平ラインＬ８と×印で画素データを表わす水平ラインＬ９とから１水平ラインの画像データを形成して表示パネル８での表示画面の水平ラインＬ７’の画素データとする。従って、入力映像信号Ｖの水平ラインと表示パネル８での表示画面の水平ラインとの関係は、フィールド毎に、
Ｌ１→Ｌ１’ Ｌ２→Ｌ２’ （Ｌ３＋Ｌ４）→Ｌ３’ Ｌ５→Ｌ４’
Ｌ６→Ｌ５’ Ｌ７→Ｌ６’ （Ｌ８＋Ｌ９）→Ｌ７’ Ｌ１０→Ｌ８’
となる。但し、（Ｌ３＋Ｌ４），（Ｌ８＋Ｌ９）は夫々、水平ラインＬ３，Ｌ４から、水平ラインＬ８，Ｌ９から夫々１水平ラインを作成することを意味している。
【００３１】
このように、入力映像信号ＶのリフレッシュレートＲが基準値ＳＲよりも低い場合には、この具体例においても、１フィールド毎に間引かれる画素データはその位置が固定された特定のものであり、このため、かかる間引き処理を行なっても、間引きによるフリッカは生じない。また、図２（ａ）に示した第１の間引き処理方法に比べ、水平ラインＬ４，Ｌ９の半分の画素データが欠落されることになるが、図２（ａ）では全ての画素データが欠落された水平ラインＬ３，Ｌ８の半分の画素データが表示されるようになる。従って、例えば、入力映像信号Ｖの水平ラインＬ３が明るく、その上下の水平ラインＬ１，Ｌ２，Ｌ４，Ｌ５などが暗く、この水平ライン３で細い横線の画像を表わしている場合、図２（ａ）の場合には、上記従来の映像表示装置と同様、再生映像でかかる横線の画像は失われるが、図３（ａ）の場合には、失われることがない。
【００３２】
図３（ｂ）は入力映像信号ＶのリフレッシュレートＲが基準値ＳＲよりも高い場合を示しているが、この場合、ｎフィールドでは、入力映像信号のライン配列Ｖでの水平ラインＬ１〜Ｌ５の水平ライン群で水平ラインＬ３と水平ラインＬ４との画素データを所定個数ずつ交互に選択して、例えば、１個ずつ選択するものとして、〇，×，〇，×，……の順に画素データが配列されてなる１つ水平ラインを作成し、これを表示パネル８の表示画面Ｄ１の水平ラインＬ３’の画素データとし、入力映像信号のライン配列Ｖでの水平ラインＬ６〜Ｌ１０の水平ライン群で水平ラインＬ８と水平ラインＬ９との画素データを所定個数ずつ交互に選択して、例えば、１個ずつ選択するものとして、上記と同様、〇，×，〇，×，……の順に画素データが配列されてなる１つ水平ラインを作成し、これを表示パネル８の表示画面Ｄ１の水平ラインＬ７’の画素データとする。また、（ｎ±１）フィールドでも、同様にして、表示パネル８の表示画面Ｄ１の水平ラインＬ３’の画素データは水平ラインＬ３と水平ラインＬ４との画素データを所定個数ずつ交互に選択したものとなるが、その選択の順序が上記のｎフィールドの場合とは逆となり、×，〇，×，〇，……の順に画素データが配列されたものとなる。水平ラインＬ７’の画素データについても同様であり、水平ラインＬ８と水平ラインＬ９との画素データを所定個数ずつ交互に選択した×，〇，×，〇，……の順に画素データが配列されたものとなる。
【００３３】
かかる第２の具体例においても、上記第１の具体例と同様、間引き処理の対象となる水平ラインＬ３，Ｌ４，Ｌ８，Ｌ９の全ての画素データが欠落するということはない。また、表示パネル８の表示画面での水平ラインＬ３’，Ｌ７’の各画素では、〇，×，〇，×，……と１フィールド毎に交互に異なる水平ラインの画素データが供給されるため、フリッカが生ずるが、リフレッシュレート、即ち、フィールド周波数（ｎフィールドと（ｎ±１）フィールドとの切り換わり周波数）が高いため、このフリッカは目立たない。
【００３４】
なお、図３に示すように間引き処理をする場合には、例えば、各ＶＲＡＭ３の前段に１水平ライン期間分の遅延手段を設け、この遅延手段でＡ／Ｄコンバータ２からのディジタル原色信号Ｒ，Ｇ，Ｂを遅延させるとともに、例えば、図３（ａ）に示す間引き処理の場合、Ａ／Ｄコンバータ２から水平ラインＬ４またはＬ９のディジタル原色信号が出力されるとき、この原色信号と遅延手段からの１つ前の水平ラインＬ３またはＬ８の原色信号とを画素単位で交互に切り換え選択し、ＶＲＡＭ３に書き込むようにする。図３（ｂ）に示す間引き処理の場合も、同様であるが、フィールド毎にＡ／Ｄコンバータ２からのディジタル原色信号と遅延手段から原色信号との選択順序を反転する。
【００３５】
また、上記実施形態では、ＶＲＡＭ３への書込みに際し、間引きする画素データの書き込みを行なわないディジタル原色信号の間引き処理を行なっており、このため、これらＶＲＡＭ３の容量を表示パネルでの赤，緑，青の表示画面の画素数に応じたものとすることができる。しかし、本発明は、これのみに限定されるものではなく、ＶＲＡＭ３の読み出しに際し、間引きする画素データの読み出しを行なわないようにしてディジタル原色信号の間引き処理を行なうようにしてもよい。この場合には、ＶＲＡＭ３の容量としては、映像信号処理装置で取り扱う１フィールドまたは１フレーム当たりの画素データ量が最大のディジタル原色信号を記憶できるように設定されることはいうまでもない。
【００３６】
さらに、上記実施形態では、説明及び図示を省略したが、入力原色信号Ｒ，Ｇ，Ｂの水平方向の画素データ数（即ち、１水平ライン当たりの画素データ数）が表示パネル８の表示画面での１水平ライン当たりの画素数を越えるときには、上記従来の映像信号処理装置と同様、ＶＲＡＭ３への書き込みに際し、この原色信号の１水平ライン毎にこれらの差（例えば、入力原色信号Ｒ，Ｇ，Ｂの１水平ライン当たりの画素データ数を８００個、上記表示画面での１水平ライン当たりの画素数を６４０とすると、８００−６４０＝１６０個）に等しい個数の画素データを間引くようにする。図２及び図３に示した垂直方向のデータ圧縮は、このように水平方向に間引きする画素データを除いた画素データについて行なうものである。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、間引き処理に伴ってフリッカが目立つような入力映像信号に対しては、かかるフリッカの影響を抑圧する間引き処理を行ない、かかるフリッカが目立たない入力映像信号に対しては、間引き処理に伴う画像データの欠落を防止する間引き処理を行なうことができ、間引き処理を行なっても、見易くて画質が改善された再生映像を得ることができる。
【図面の簡単な説明】
【図１】本発明による映像信号処理装置の一実施形態を示すブロック図である。
【図２】図１に示した実施形態での垂直方向のデータ圧縮方法の一具体例を示す図である。
【図３】図１に示した実施形態での垂直方向のデータ圧縮方法の他の具体例を示す図である。
【符号の説明】
１，１Ｒ，１Ｇ，１Ｂ入力端子
２，２Ｒ，２Ｇ，２ＢＡ／Ｄコンバータ
３，３Ｒ，３Ｇ，３ＢＶＲＡＭ
４ＶＲＡＭコントローラ
５水平ライン数検出手段
６リフレッシュレート検出手段
７ＬＶＤＳ・Ｉ／Ｆ
８ドットマトリクス方式の映像表示パネル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal processing device of a dot matrix type video display device such as a liquid crystal display device or a plasma display device.
[0002]
[Prior art]
In a dot matrix video display device, when a video signal with an aspect ratio larger than either the horizontal or vertical aspect ratio of all the pixels constituting the display panel is input, the input video signal is compressed. Without it, normal display cannot be made. For example, when such a display panel has a matrix configuration of 640 (horizontal) × 480 (vertical) pixels, if the input video signal has a configuration of 800 (horizontal) × 600 (vertical) pixels, the video display is normally performed as it is. Can not do it. In order to enable normal video display for such a video signal, the horizontal operation clock frequency is controlled for the difference in the number of pixel data in the horizontal direction (in the above case, 800-640 = 160 pixels). Thus, the pixel data of this difference is thinned out for each horizontal line and the data amount can be easily controlled. However, the difference in the number of lines in the vertical direction (in the above case, 600-480 = 120 lines) is input. The video signal must be compressed in the vertical direction to match the number of vertical lines that can be displayed.
[0003]
As such a data compression method in the vertical direction, pixel data is thinned out for each period of one field or one frame to reduce the number of horizontal lines in that period. Conventionally, one field or one frame is reduced. The constituting horizontal lines are divided into one or more horizontal line groups composed of a plurality of horizontal lines continuously arranged in the vertical direction, and each horizontal line group is always in the same position every field or one frame period. A method of thinning out pixel data (hereinafter referred to as a first thinning-out method) and a method of thinning out pixel data at different positions for each horizontal line group for each horizontal line group (hereinafter referred to as a first thinning-out method). 2 is called a thinning-out processing method). One specific example of these is thinning out horizontal lines. However, the first thinning-out processing method thins out horizontal lines at a fixed position for each horizontal line group, and the second thinning-out process is performed. The processing method is such that the horizontal lines to be thinned out are different between every other one field or frame period and every other every other field or frame period.
[0004]
[Problems to be solved by the invention]
By the way, in the case of the first thinning processing method, since pixel data at the same position is always thinned out, there is an advantage that flicker does not occur in the displayed image. There is a problem of missing. For this reason, for example, when the horizontal line group consists of two horizontal lines and one of the two lines is thinned out to perform vertical data compression, every other horizontal line has a bright portion and the other one. If a video signal is input in which every other horizontal line represents a dark part, all horizontal lines representing bright parts or all horizontal lines representing dark parts will be thinned out and displayed. As a video image, the entire video image is composed of only a dark portion, or the entire video image is composed of only a bright portion, and the video image corresponding to the input video signal cannot be displayed faithfully. Even for an input video signal having a horizontal line width of one horizontal line such that one horizontal line represents a bright portion and the upper and lower horizontal lines represent a dark portion, this horizontal line is not the entire screen. In some cases, it may not be displayed at all.
[0005]
In order to clarify the problem, an extreme example has been shown, but in short, pixel data at the same position is completely lost, so that the video of the input video signal cannot be faithfully reproduced.
[0006]
On the other hand, in the case of the second thinning processing method, since the positions of the pixel data to be thinned out for each field or frame period differ in each horizontal line group, the pixel data at the same position is completely lost. There is no such thing. However, for example, when the horizontal line group is composed of two horizontal lines and the horizontal lines to be thinned out for each field or one frame period are different in the vertical direction as in the above example, every other horizontal line is compressed. When a video signal is input in which a bright line represents a bright part and every other horizontal line represents a dark part, when focusing on a specific pixel on the display panel, There is a problem that the brightness is repeatedly changed as bright-dark-light-dark ... for each field or one frame period, and the flicker of the displayed video becomes remarkable.
[0007]
In general, a reproduced video in which flicker occurs is very difficult to see, and thus the first thinning processing method in which the same position is always thinned out and flicker does not occur is often employed even if video information is missing.
[0008]
An object of the present invention is to solve such problems, to enable vertical data compression of a video signal in which occurrence of flicker and loss of video information is suppressed, and to obtain a faithfully reproduced video with good image quality. Another object of the present invention is to provide a video signal processing apparatus.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the present invention detects a refresh rate of a video signal and determines whether or not the refresh rate exceeds a preset value, and a horizontal level of the video signal. Horizontal line number detecting means for detecting the number of lines and determining whether or not the number of lines exceeds the number of display lines of the dot matrix type video display device; and the number of horizontal lines of the video signal is the dot matrix type The number of display lines of the video display device is exceeded When Means for detecting the number of horizontal lines If Data compression means for thinning the video signal in the vertical direction and compressing the video signal in the vertical direction; When the refresh detection means determines that the refresh rate does not exceed the set value, the data compression means thins out pixel data at a fixed position from the plurality of horizontal lines of the video signal at regular intervals. When the refresh detection unit determines that the refresh rate exceeds the set value, the data compression unit is configured to perform a plurality of horizontal lines of the video signal. Then, a second thinning process is executed to reduce the number of horizontal lines by thinning out pixel data at different positions at regular intervals. It is a configuration.
[0010]
When the refresh rate of the video signal is low, flicker will appear remarkably and the reproduced video will be very difficult to see if there are repeated changes in the brightness of light-dark-light-dark. However, when the refresh rate of the video signal is high, even if the brightness change is repeated as described above, since the repetition is fast, the flicker becomes inconspicuous. The present invention pays attention to this. When the refresh rate of the video signal is low, the flicker is performed by compressing the video signal in the vertical direction by using the first decimation processing method. When the reproduced video is easy to view with emphasis on suppression of the video and the refresh rate of the video signal is high, the video signal data is compressed using the second thinning processing method without causing any problem with flicker. Thus, the reproduced video can be obtained with higher fidelity and higher image quality.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing an embodiment of a video signal processing apparatus according to the present invention, wherein 1, 1R, 1G, and 1B are input terminals, and 2, 2R, 2G, and 2B are A / D (analog / digital) converters. 3, 3R, 3G, and 3B are VRAM (video random access memory), 4 is a VRAM controller, 5 is a horizontal line number detecting means, 6 is a refresh rate detecting means, and 7 is an LVDS I / F (Low Voltage Differential Signaling). Interface 8) is a dot matrix image display panel (hereinafter referred to as a display panel).
[0012]
In the figure, input video signals are input from input terminals 1R, 1G, and 1B as primary color signals R, G, and B of red, green, and blue, respectively, converted into digital signals by an A / D converter 2, and then VRAM 3R, While being input to 3G and 3B, it is also supplied to the line number detection means 5 and the refresh rate detection means 6. The detection results of the horizontal line number detection means 5 and the refresh rate detection means 6 are supplied to the VRAM controller 4, and the VRAM controller 4 performs frame memory for each frame or field period of the input video signal based on these detection results. Alternatively, the writing of the digital primary color signals R, G, B to the field memories VRAM 3R, 3G, 3B is controlled. The VRAM controller 4 also reads out the digital primary color signals R, G, B written in the VRAMs 3R, 3G, 3B. These read out digital primary color signals R, G, B are supplied to a liquid crystal display device or a plasma display device via an LVDS / I / F which is a kind of I / F usually used in a liquid crystal display device or a plasma display device. Is supplied to the display panel 8 and a color image is displayed.
[0013]
Here, the VRAM 3R has a capacity of a data amount equal to or larger than the number of pixels of the display screen for displaying the red video on the display panel 8, and similarly, the VRAMs 3G and 3B have green and blue colors on the display panel 8, respectively. It has a capacity with a data amount equal to or greater than the number of pixels of a display screen for displaying video. However, since the display screens have the same number of pixels, it is needless to say that the VRAMs 3R, 3G, and 3B have the same capacity.
[0014]
The horizontal line number detection means 5 has a value equal to the horizontal line number of each of the red, green and blue display screens of the display panel 8 set as a reference value SL for the number of horizontal lines, and the A / D converter 2R, 2G and 2B (hereinafter collectively referred to as A / D converter 2) are used to detect the number of horizontal lines L for one frame or one field period using digital primary color signals R, G and B, and these horizontal It is determined whether or not the horizontal line number reference value SL is exceeded for each line number L, and the determination result is sent to the VRAM controller 4.
[0015]
Here, it is assumed that a horizontal and vertical synchronizing signal is added to one of the primary color signals R, G and B, and the horizontal line number detecting means 5 separates the horizontal and vertical synchronizing signals from any of these. It is assumed that the number L of horizontal lines in one frame or one field period is detected. As a result, even if it is unknown which of the primary color signals R, G, and B is added with the horizontal and vertical synchronizing signals, the horizontal and vertical synchronizing signals can always be detected. The number of horizontal lines L can be detected. Alternatively, the number L of horizontal lines per field or frame may be detected from the horizontal and vertical synchronizing signals synchronized with these primary color signals R, G and B.
[0016]
Further, the refresh rate detection means 6 has a reference refresh rate value set in advance as a reference value SR for each of the primary color signals R, G and B, and the digital primary color signals R and G supplied from the A / D converter 2 are set. The frequency (cycle) of the vertical synchronization signal is detected as the refresh rate R from either G or B, it is determined whether or not the refresh rate R exceeds the above refresh rate reference value SR, and the determination results are The data is sent to the VRAM controller 4. The refresh rate reference value SR is set to a value in the range of 70 to 90 Hz, for example.
[0017]
In this case as well, the vertical synchronization signal added to one of the primary color signals R, G, B is separated and its frequency is detected as the refresh rate, but it is synchronized with these primary color signals R, G, B. Alternatively, the vertical synchronization signal may be separately input, and the refresh rate may be detected from this.
[0018]
The VRAM controller 4 writes the primary color signals R, G, B to the VRAMs 3R, 3G, 3B (hereinafter collectively referred to as VRAM 3) based on the determination results of the horizontal line detection means 5 and the refresh rate detection means 6. To control.
[0019]
That is, when the determination result of the horizontal line number detecting means 5 that the detected horizontal line number L does not exceed the horizontal line number reference value SL is obtained from the A / D converter 2, the VRAM controller 4 The supplied digital primary color signals R, G, B are written in the VRAM 3 in the order of the supplied pixel data, and read out in the writing order, but the detected horizontal line number L exceeds the horizontal line number reference value SL. When the determination result of the number detecting means 5 is obtained, the digital primary color signals R, G, B supplied from the A / D converter 2 are written into the VRAM 3 while thinning out the pixel data by a predetermined method. By this thinning-out process, the digital primary color signal R is set so that the number of horizontal lines L is equal to the horizontal line number reference value SL, that is, the number of horizontal lines of the blue, green and blue display screens on the display panel 8. , G, and B are each subjected to data compression processing in the vertical direction and written to the VRAM 3. Also in this case, the VRAM controller 4 reads each pixel data from the VRAM 3 in the order of writing.
[0020]
In this way, when the digital primary color signals R, G, B are subjected to data compression processing in the vertical direction, the VRAM controller 4 uses different data compression methods (that is, pixel data) according to the determination result from the refresh rate detection means 6. The thinning method is used.
[0021]
That is, when the refresh rate detection means 6 determines that the detected refresh rate R does not exceed the above-described refresh rate reference value SR, the VRAM controller 4 determines the horizontal level for each field or frame. In accordance with the relationship (difference) between the horizontal line number L detected by the line number detection means 5 and the horizontal line number reference value SL, a plurality of horizontal lines in which the digital primary color signals R, G, and B are respectively continuous in the vertical direction. And the number of horizontal lines of these digital primary color signals R, G, B is reduced by thinning out pixel data at specific positions fixed in these line groups. The number of horizontal lines on the blue, green, and blue display screens is set to be equal to (this method is hereinafter referred to as a first thinning processing method).
[0022]
When the refresh rate detection means 6 determines that the detected refresh rate R exceeds the refresh rate reference value SR, the VRAM controller 4 determines each field or frame in the same manner as described above. Each time the digital primary color signals R, G, and B are continued in the vertical direction according to the relationship (difference) between the horizontal line number L detected by the horizontal line number detection means 5 and the horizontal line number reference value SL. Dividing into one or more line groups consisting of a plurality of horizontal lines, pixel data is thinned out by these line groups, and the number of horizontal lines of these digital primary color signals R, G, B is displayed on the display panel 8 in blue, green, blue It is intended to be equal to the number of horizontal lines on the screen, but the thinning position is made different for each field or frame (hereinafter, The method of the second thinning processing method).
[0023]
When performing data compression in the vertical direction, if the refresh rate R of the digital primary color signals R, G, B is lower than the above-described refrigeration rate reference value SR, a thinning processing method that generates flicker is used. The flicker becomes prominent and the reproduced video on the display panel 8 becomes very difficult to see. For this reason, in this embodiment, the above-described first thinning-out processing method is used, and in this method, the pixel data in each horizontal line group is set at the same position. Although there are omissions, flicker due to thinning does not occur. On the other hand, when the refresh rate R of the digital primary color signals R, G, B is higher than the refrigerating rate reference value SR, even if flicker occurs, it is not noticeable because it is fast. . For this reason, in this embodiment, emphasis is placed on the lack of image data, and the positions at which the pixel data in each horizontal line group are thinned out differ for each fixed period (one field or one frame). The second thinning processing method that suppresses the omission is used. In this way, in this embodiment, the influence of flicker is suppressed, and a reproduced image with good image quality can be obtained on the display panel 8.
[0024]
FIG. 2 is a diagram showing a specific example of the thinning processing method in this embodiment. FIG. 2A shows digital primary color signals R, G, and B (hereinafter collectively referred to as input video signal V). The method in the case where the refresh rate R is lower than the above-described refresh rate reference value SR, and FIG. 5B shows the method in the case where the refresh rate R of the input video signal V is higher than the reference value SR. Yes. Here, in order to simplify the explanation, the number of horizontal lines in one field or one frame (hereinafter referred to as one field) of the input video signal is set to 10 of L1, L2,. The number of horizontal lines of the red, green, and blue display screen on the panel 8 is eight, L1 ′, L2 ′,.
[0025]
When an image of an input video signal having 10 horizontal lines in one field is displayed on the display panel 8 having 8 horizontal lines, it is necessary to thin out 2 horizontal lines for each field. In this case, the horizontal line of one field is divided into two horizontal line groups of 5 horizontal lines for the input video signal, and one horizontal line is thinned out in each horizontal line group. In practice, for example, the display screen of the display panel 8 is composed of 640 (horizontal) × 480 (vertical) pixels, and the input video signal is pixel data of 800 (horizontal) × 600 (vertical) per field or frame. , It is necessary to thin out 600-480 = 120 horizontal lines in the vertical direction. For this reason, 600 ÷ 120 = 5 horizontal lines are set to one horizontal for the input video signal. It is necessary to perform a thinning process that thins out one horizontal line for each horizontal line group.
[0026]
FIG. 2A shows a case where the refresh rate R of the input video signal V is lower than the reference value SR. For the line array V of the input video signal V, the horizontal lines L1 to L10 are replaced with the horizontal lines L1 to L5. The horizontal line group is divided into the horizontal line group of the horizontal lines L6 to L10, and the horizontal lines are thinned one by one in each horizontal line group. In this specific example, horizontal lines L3 and L8 representing pixel data with ◯ marks are thinned out. Thereby, on the display screen of the display panel 8, the horizontal lines L3 and L8 in the line array V are thinned out, and for each field,
L1 → L1 ′ L2 → L2 ′ L4 → L3 ′ L5 → L4 ′
L6 → L5 ′ L7 → L6 ′ L9 → L7 ′ L10 → L8 ′
Will be displayed. As described above, the horizontal line thinned out for each field is set as a fixed position. Therefore, the pixel data to be thinned out is also a specific one whose position is fixed. Therefore, even if such thinning processing is performed, thinning out is performed. Flicker due to is not generated.
[0027]
FIG. 2B shows a case where the refresh rate R of the input video signal V is higher than the reference value SR. In this case as well, the horizontal lines L1 to L10 with respect to the line array V of the input video signal V are represented as horizontal lines. The horizontal line group of L1 to L5 and the horizontal line group of horizontal lines L6 to L10 are divided, and the horizontal lines are thinned out one by one in each horizontal line group. In this case, however, every other field (hereinafter referred to as n field, where n is an integer) and every other field (hereinafter referred to as (n ± 1) field) are thinned horizontally. Different line positions. That is, in the n field, horizontal lines L4 and L9 representing pixel data are thinned out from the horizontal line group of horizontal lines L1 to L5 and the horizontal line group of horizontal lines L6 to L10, respectively, and displayed on the display panel 8. On the screen
L1 → L1 ′ L2 → L2 ′ L3 → L3 ′ L5 → L4 ′
L6 → L5 ′ L7 → L6 ′ L8 → L7 ′ L10 → L8 ′
In the (n ± 1) field, horizontal lines L3 and L8 representing pixel data from the horizontal line group of horizontal lines L1 to L5 and the horizontal line group of horizontal lines L6 to L10, respectively, are displayed. On the display screen on the display panel 8
L1 → L1 ′ L2 → L2 ′ L4 → L3 ′ L5 → L4 ′
L6 → L5 ′ L7 → L6 ′ L9 → L7 ′ L10 → L8 ′
Is displayed.
[0028]
As described above, the horizontal lines L3 and L4 and the horizontal lines L8 and L9 are thinned out. However, since these are alternately displayed for each field, they are never lost. Further, on the horizontal line L3 ′ of the display screen on the display panel 8, the horizontal lines L3 and L4 of the input video signal V are alternately displayed for each field, and on the horizontal line L7 ′, the horizontal line L8 of the input video signal V is displayed. , L9 are alternately displayed for each field. For example, when a specific pixel on the horizontal line L3 ′ is viewed, the image data of the horizontal line different from the pixel data of the mark “O” and the pixel data of the mark “X” is displayed. Flickering occurs in these horizontal lines L3 ′ and L7 ′ because they are alternately displayed for each field. In this case, as described above, the refresh rate, that is, the field frequency (n field and (n ±) 1) Since the frequency of switching to the field is high, this flicker is inconspicuous.
[0029]
FIG. 3 is a diagram showing another specific example of the thinning processing method according to this embodiment. FIG. 3A shows a case where the refresh rate R of the input video signal V is lower than the above-described refresh rate reference value SR. FIG. 4B shows the method when the refresh rate R of the input video signal V is higher than the reference value SR. Here, in order to simplify the description, the number of horizontal lines in one field or one frame (hereinafter referred to as one field) of the input video signal is set to 10 of L1, L2,. The number of horizontal lines of the red, green, and blue display screen on the panel 8 is eight, L1 ′, L2 ′,. Therefore, also in this case, it is necessary to thin out two horizontal lines for each field in the input video signal. In this case, the horizontal line of one field is divided into two horizontal line groups of 5 horizontal lines for the input video signal, and one horizontal line is thinned out in each horizontal line group.
[0030]
FIG. 3A shows a case where the refresh rate R of the input video signal V is lower than the reference value SR. In the horizontal line group of the horizontal lines L1 to L5, the horizontal line L3 representing pixel data with a circle is shown. An image data of one horizontal line is formed from the horizontal line L4 representing the pixel data by the x mark to obtain the pixel data of the horizontal line L3 ′ of the display screen on the display panel 8, and the horizontal line group of the horizontal lines L6 to L10 Then, image data of one horizontal line is formed from a horizontal line L8 representing pixel data with a circle and a horizontal line L9 representing pixel data with a cross, and the pixel data of the horizontal line L7 ′ of the display screen on the display panel 8 is formed. And Accordingly, the relationship between the horizontal line of the input video signal V and the horizontal line of the display screen on the display panel 8 is as follows:
L1 → L1 ′ L2 → L2 ′ (L3 + L4) → L3 ′ L5 → L4 ′
L6 → L5 ′ L7 → L6 ′ (L8 + L9) → L7 ′ L10 → L8 ′
It becomes. However, (L3 + L4) and (L8 + L9) mean that one horizontal line is created from the horizontal lines L3 and L4, respectively, and from the horizontal lines L8 and L9.
[0031]
As described above, when the refresh rate R of the input video signal V is lower than the reference value SR, also in this specific example, the pixel data thinned out for each field is a specific one whose position is fixed. For this reason, even if such thinning processing is performed, flicker due to thinning does not occur. Also, compared to the first thinning-out processing method shown in FIG. 2A, half of the pixel data of the horizontal lines L4 and L9 are lost, but in FIG. 2A, all the pixel data are lost. Pixel data of half of the horizontal lines L3 and L8 thus displayed is displayed. Therefore, for example, when the horizontal line L3 of the input video signal V is bright and the upper and lower horizontal lines L1, L2, L4, L5, etc. are dark and the horizontal line 3 represents a thin horizontal line image, FIG. In the case of FIG. 3A, the horizontal line image is lost in the reproduced video as in the conventional video display device, but in the case of FIG. 3A, it is not lost.
[0032]
FIG. 3B shows a case where the refresh rate R of the input video signal V is higher than the reference value SR. In this case, in the n field, the horizontal lines L1 to L5 in the line array V of the input video signal are displayed. In the horizontal line group, the pixel data of the horizontal line L3 and the horizontal line L4 are alternately selected by a predetermined number. For example, pixel data is selected in order of O, X, O, X,. One arranged horizontal line is created, and this is used as the pixel data of the horizontal line L3 ′ of the display screen D1 of the display panel 8. The horizontal line group of the horizontal lines L6 to L10 in the line array V of the input video signal. Assuming that pixel data of the horizontal line L8 and the horizontal line L9 are alternately selected by a predetermined number, for example, one by one, the pixel data is in the order of O, X, O, X,. Array Is to create a single horizontal line becomes, the pixel data of the horizontal line L7 'of the display screen D1 of the display panel 8 this. Similarly, in the (n ± 1) field, the pixel data of the horizontal line L3 ′ of the display screen D1 of the display panel 8 is obtained by alternately selecting a predetermined number of pixel data of the horizontal line L3 and the horizontal line L4. However, the selection order is opposite to that in the case of the n field, and pixel data is arranged in the order of x, o, x, o,. The same applies to the pixel data of the horizontal line L7 ′, and the pixel data are arranged in the order of ×, ○, ×, ○,... Alternately selected pixel data of the horizontal line L8 and the horizontal line L9. It will be a thing.
[0033]
In the second specific example, as in the first specific example, all the pixel data of the horizontal lines L3, L4, L8, and L9 to be thinned out are not lost. In addition, in each pixel of the horizontal lines L3 ′ and L7 ′ on the display screen of the display panel 8, pixel data of different horizontal lines are supplied alternately for each field as “O”, “X”, “O”, “X”,. Flicker occurs, but the refresh rate, that is, the field frequency (the switching frequency between the n field and the (n ± 1) field) is high, so this flicker is not noticeable.
[0034]
When thinning processing is performed as shown in FIG. 3, for example, a delay means for one horizontal line period is provided in the preceding stage of each VRAM 3, and the digital primary color signals R, For example, in the case of the thinning process shown in FIG. 3A, when the digital primary color signal of the horizontal line L4 or L9 is output from the A / D converter 2, the G and B are delayed. The primary color signal of the previous horizontal line L3 or L8 is alternately switched and selected in units of pixels, and is written in the VRAM 3. The same applies to the thinning-out process shown in FIG. 3B, but the selection order of the digital primary color signal from the A / D converter 2 and the primary color signal from the delay means is reversed for each field.
[0035]
Further, in the above embodiment, when writing into the VRAM 3, thinning processing of digital primary color signals is performed without writing pixel data to be thinned out. For this reason, the capacity of these VRAMs 3 is set to red, green, blue on the display panel. The number of pixels on the display screen can be set according to the number of pixels. However, the present invention is not limited to this, and the digital primary color signal thinning process may be performed without reading the pixel data to be thinned out when reading from the VRAM 3. In this case, it is needless to say that the capacity of the VRAM 3 is set so that the digital primary color signal having the maximum pixel data amount per field or frame handled by the video signal processing apparatus can be stored.
[0036]
Furthermore, although the description and illustration are omitted in the above embodiment, the number of pixel data in the horizontal direction (that is, the number of pixel data per horizontal line) of the input primary color signals R, G, B is the display screen of the display panel 8. When the number of pixels per horizontal line is exceeded, the difference between these primary color signals for each horizontal line (for example, input primary color signals R, G,. If the number of pixel data per horizontal line of B is 800 and the number of pixels per horizontal line on the display screen is 640, the number of pixel data equal to 800−640 = 160) is thinned out. The vertical data compression shown in FIGS. 2 and 3 is performed on the pixel data excluding the pixel data thinned out in the horizontal direction in this way.
[0037]
【The invention's effect】
As described above, according to the present invention, for an input video signal in which flicker is conspicuous as a result of the thinning process, the thinning process is performed to suppress the influence of the flicker, and the input video signal in which such flicker is not noticeable. On the other hand, it is possible to perform a thinning process that prevents image data from being lost due to the thinning process, and even if the thinning process is performed, it is possible to obtain a playback image that is easy to view and has improved image quality.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a video signal processing apparatus according to the present invention.
FIG. 2 is a diagram showing a specific example of a vertical data compression method in the embodiment shown in FIG. 1;
FIG. 3 is a diagram showing another specific example of the data compression method in the vertical direction in the embodiment shown in FIG. 1;
[Explanation of symbols]
1,1R, 1G, 1B input terminal
2,2R, 2G, 2B A / D converter
3,3R, 3G, 3B VRAM
4 VRAM controller
5 Horizontal line number detection means
6 Refresh rate detection means
7 LVDS / I / F
8 dot matrix video display panel

Claims

In a video signal processing device for a dot matrix video display device,
Refresh rate detection means for detecting a refresh rate of the video signal and determining whether the refresh rate exceeds a preset value;
Horizontal line number detection means for detecting the number of horizontal lines of the video signal and determining whether the number of lines exceeds the number of display lines of the dot matrix type video display device;
If the該映number of horizontal lines of the image signal is judged the dot-matrix when system exceeds the number of display lines of the image display device of the horizontal line number detection means and decimation process the video signal in the vertical direction, the video Data compression means for compressing the signal in the vertical direction,
When the refresh detection means determines that the refresh rate does not exceed the set value, the data compression means thins out pixel data at a fixed position from the plurality of horizontal lines of the video signal at regular intervals. To execute the first thinning process to reduce the number of horizontal lines,
When the refresh detection means determines that the refresh rate exceeds the set value, the data compression means thins out pixel data at different positions from a plurality of horizontal lines of the video signal at regular intervals. A video signal processing apparatus, wherein a second thinning process for reducing the number of horizontal lines is executed .

In claim 1,
The first thinning-out process is a process of thinning out a specific horizontal line at a fixed position from the plurality of horizontal lines at each predetermined period,
The video signal processing apparatus according to claim 2, wherein the second thinning-out process is a process of thinning out horizontal lines at different positions from the plurality of horizontal lines at every predetermined period .