JP3572634B2 - 高能率符号化装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、例えばテレビ会議システム等に用いられるコーデック（コーダ及びデコーダ、或いはコンプレッサ及びデ・コンプレッサ）に適用して好適な高能率符号化装置に関する。
【０００２】
【従来の技術】
従来、例えばテレビ会議システム等においてはコーデック（ビデオコーデックともいう）と称される装置が提案されている。このコーデックは、画像データを伝送または記録する際に符号化して圧縮するためのものであり、この画像データの符号化は、１９９０年１２月に国際電気通信連合（ＩＴＵ）の傘下である国際電信電話諮問委員会（ＣＣＩＴＴ）によって成立に至った映像ＣＯＤＥＣ（コーダ、デコーダ）勧告Ｈ．２６１により標準化されている。
【０００３】
動画像符号化が適用されるのは、信号源として標準テレビジョンやハイディフィニッション（ＨＤ）テレビジョンを用い、遠隔地への信号伝送を伴う用途として例えば放送、通信等、また、ローカルな信号処理の用途として蓄積等の分野にわたっている。
【０００４】
この勧告Ｈ．２６１による映像フォーマットとして、地域（全世界）によるテレビジョン方式の違いを解決し、ＣＯＤＥＣ間で通信を行うことのできる共通の中間フォーマット（ＣＩＦ：Ｃｏｍｍｏｎ Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｏｒｍａｔ）があげられる。このＣＩＦによる画像の解像度は、横３５２、縦２８８ドットである。
【０００５】
さて、一般にコーデックの符号化部は、入力ビデオデータを符号器で符号化し、これを多重化符号化し、更にこのデータを送信バッファに一旦蓄えた後、伝送符号器で符号化し、符号化したビット列として送信し、復号化部は伝送された符号化されたビット列のビデオデータを伝送復号器で復号し、これを一旦受信バッファに蓄えた後、多重化復号化し、更にこのデータを復号して元のビデオ信号を得る。
【０００６】
このように膨大な画像データを伝送する場合においては、伝送時に符号化して圧縮し、受信時に符号化されて圧縮された画像データを復号するようにしている。従って、コーデックは画像の伝送のみならず、例えばＶＴＲにおいて画像データを記録するときにも用いることができる。
【０００７】
特に、近年急速に進歩したハイディフィニッションテレビジョンの方式の画像データは標準のテレビジョン方式のそれとは異なり、膨大なデータ量となるので、当然記録時に符号化して圧縮し、再生時に復号化して元の画像データを得るようにすることは記録コストを大幅にダウンさせるためにも必須の課題となっている。
【０００８】
動画像コーデックの場合は、上述した勧告Ｈ．２６１で標準化されている部分の符号化部の前段にビデオプリプロセッサと称する回路を接続している。
【０００９】
このビデオプリプロセッサは、一般にライン補間回路並びにテンポラルフィルタ及び動き適応型空間フィルタからなるフィルタ装置で構成され、ライン補間回路は２４０ラインの画像データ（ＮＴＳＣ方式）を２８８ラインの画像データ（ＣＩＦ）にするために５ライン毎に１ライン分の画像データをリピートし、テンポラルフィルタは画像圧縮の際の事前処理としての圧縮効率向上のための１時巡回型フィルタとして動作し、動き適応型空間フィルタは伝送後の画像を例えばテレビジョンモニタ等に映出したときに、滑らかな動きとなるようにフィルタリングするものである。
【００１０】
ところで、テレビ会議システムにおいて一般的な送出素材としては、ビデオカメラで撮像して得た会議出席者等の動画像の他、同様にビデオカメラでグラフや表等の会議資料を撮像して得た静止画像がある。尚、コンピュータやＶＴＲ等で直接動画像や静止画像を送出する場合もあり得る。
【００１１】
このように動画像と静止画像を混在させて相手先に送出するため、従来では、例えば２台のビデオカメラで動画像と、静止画像を得、これらを時分割的に切り換えるようにしていた。例えば静止画像を送出する場合、上述した符号化部の前に（或いは、ビデオデータ処理部と符号化部との間に）バッファメモリを設け、バッファメモリに送出すべき静止画像のデータを蓄積した後に符号化部に転送するようにしていた。
【００１２】
つまり、静止画像を送出しているときには、静止画像を撮像しているビデオカメラを用い、動画像を送出するときには、動画像を撮像しているビデオカメラに切り換えるようにしていた。従って、受信側では動画像と静止画像が交互に送出されることになる。
【００１３】
【発明が解決しようとする課題】
上述したように、従来のテレビ会議システム等のコーデックを用いた各種システムにおいては、静止画像と動画像を同時に送出することができないので、送出先に静止画像と動画像を同時に送出したり、或いは伝送している動画像の一部を静止画像にして送出し、例えばテレビジョンモニタの管面上で静止画像及び動画像を同時に見る等、受信側で静止画像及び動画像を同時に見ることができるシステムが望まれていた。
【００１４】
本発明はこのような点を考慮してなされたもので、静止画像と動画像を同時に送出することのできる高能率符号化装置を提案しようとするものである。
【００１５】
【課題を解決するための手段】
請求項１に係る本発明は、入力ビデオ信号を圧縮して伝送する高能率符号化装置において、入力ビデオ信号の内、奇数フィールドのビデオ信号を記憶する第１のメモリ２と、入力ビデオ信号の内、偶数フィールドのビデオ信号を記憶する第２のメモリ８とで構成する入力ビデオ信号の圧縮前処理に用いられるメモリと、このメモリの所望の領域を指定する指定手段２８と、このメモリにアドレスを与えるアドレス発生手段２５、２６と、このアドレス発生手段２５、２６からのアドレスと指定手段２８からの指定領域情報とを比較する比較手段２７と、この比較手段２７の比較結果に基いて、このメモリのこの指定領域に対する入力ビデオ信号の書き込みを禁止するとともにこのメモリのこの指定領域以外の領域に対する入力ビデオ信号の書き込みを許可する制御情報を出力する書き込み制御手段２５〜２９と、書き込み制御手段２５〜２９からの制御情報に基づいてこのメモリのこの指定領域に対する入力ビデオ信号の書き込みを禁止する禁止手段４及び７と、係数を発生する係数発生手段１０と、係数発生手段１０からの係数を反転させる反転手段１２と、第１のメモリ２から読み出された奇数フィールドのビデオ信号と係数発生手段１０からの係数を乗算する第１の乗算手段９と、第２のメモリ８から読み出された偶数フィールドのビデオ信号と反転手段１２からの反転された係数を乗算する第２の乗算手段１３と、第１の乗算手段９及び第２の乗算手段１３の出力を混合する混合手段１１とを有するものである。
【００１８】
請求項２に係る本発明は、入力ビデオ信号を圧縮して伝送する高能率符号化装置において、入力ビデオ信号の少なくとも１フレーム分記憶できる容量を有し、入力ビデオ信号の圧縮前処理に用いられるメモリ２３と、このメモリ２３の所望の領域を指定する指定手段２８と、メモリ２３にアドレスを与えるアドレス発生手段２５、２６と、このアドレス発生手段２５、２６からのアドレスと指定手段２８からの指定領域情報とを比較する比較手段２７と、この比較手段２７の比較結果に基いて、メモリ２３のこの指定領域に対する入力ビデオ信号の書き込みを禁止するとともにメモリ２３のこの指定領域以外の領域に対する入力ビデオ信号の書き込みを許可する制御情報を出力する書き込み制御手段２５〜２９と、書き込み制御手段２５〜２９からの制御情報が書き込みを禁止しているとき“０”となり、書き込み制御手段２５〜２９からの制御情報が書き込みを許可しているとき“０”以外になる係数を発生する係数発生手段１９と、入力ビデオ信号と係数発生手段からの係数を乗算する第１の乗算手段１６と、係数発生手段１９からの係数を反転させる反転手段２０と、この反転手段２０からの反転された係数とメモリ２３から読み出されたビデオ信号とを乗算する第２の乗算手段２１と、第１及び第２の乗算手段１６及び２１からの出力を混合する混合手段２２とを設け、混合手段２２の出力がメモリ２３に書き込まれるとともに外部に出力されるようにしたものである。
【００１９】
更に本発明は例えば図６に示すように、上述において、係数発生手段１９をメモリで構成すると共に、上記書き込み制御手段２５〜２９からの制御情報を記憶した係数をアクセスするためのアドレスの一部に割り当てるようにしたものである。
【００２０】
【作用】
請求項１に係る本発明の構成によれば、入力ビデオ信号の内、奇数フィールドのビデオ信号を記憶する第１のメモリ２と、入力ビデオ信号の内、偶数フィールドのビデオ信号を記憶する第２のメモリ８とで構成する入力ビデオ信号の圧縮前処理に用いられるメモリの所望の領域を指定手段２８で指定し、アドレス発生手段２５、２６によってメモリにアドレスを与え、このアドレス発生手段２５、２６からのアドレスと指定手段２８からの指定領域情報とを比較手段２７で比較、この比較手段２７の比較結果に基いて、このメモリのこの指定領域に対する入力ビデオ信号の書き込みを禁止するとともにこのメモリのこの指定領域以外の領域に対する入力ビデオ信号の書き込みを許可する制御情報を、書き込み制御手段２５〜２９から出力する。そして、書き込み制御手段２５〜２９からの制御情報に基づいてこのメモリのこの指定領域に対する入力ビデオ信号の書き込みを禁止手段４及び７で禁止する。そして、係数発生手段１０で係数を発生し、第１のメモリ２から読み出された奇数フィールドのビデオ信号と係数発生手段１０からの係数を第１の乗算手段９で乗算し、第２のメモリ８から読み出された偶数フィールドのビデオ信号と係数発生手段１０からの係数を第２の乗算手段１３で乗算し、第１の乗算手段９及び第２の乗算手段１３の出力を混合手段１１で混合する。
【００２３】
請求項２に係る本発明の構成によれば、入力ビデオ信号の少なくとも１フレーム分記憶できる容量を有し、入力ビデオ信号の圧縮前処理に用いられるメモリ２３の所望の領域を指定手段２８で指定し、アドレス発生手段２５、２６によってメモリ２３にアドレスを与え、このアドレス発生手段２５、２６からのアドレスと指定手段２８からの指定領域情報とを比較手段２７で比較し、この比較手段２７の比較結果に基いて、このメモリのこの指定領域に対する入力ビデオ信号の書き込みを禁止するとともにこのメモリのこの指定領域以外の領域に対する入力ビデオ信号の書き込みを許可する制御情報を、書き込み制御手段２５〜２９から出力する。そして、書き込み制御手段２５〜２９からの制御情報が書き込みを禁止しているとき“０”となり、書き込み制御手段２５〜２９からの制御情報が書き込みを許可しているとき“０”以外になる係数を係数発生手段１９で発生し、入力ビデオ信号と係数発生手段１９からの係数を第１の乗算手段１６で乗算し、係数発生手段１９からの係数を反転手段２０で反転し、この反転手段２０からの反転された係数とメモリ２３から読み出されたビデオ信号とを第２の乗算手段２１で乗算し、第１及び第２の乗算手段１６及び２１からの出力を混合手段２２で混合し、混合手段２２の出力をメモリ２３に書き込むとともに外部に出力する。
【００２４】
更に上述において本発明の構成によれば、メモリで構成した係数発生手段１９の係数をアクセスするためのアドレスの一部に書き込み制御手段２５〜２９からの制御情報を割り当て、そのアドレスに対応した係数を読み出すようにする。
【００２５】
【実施例】
以下に、図１を参照して本発明高能率符号化装置の一実施例について詳細に説明する。
【００２６】
図１において、１は例えば図示しない信号源（ビデオカメラやＶＴＲ、或いはコンピュータ等）から出力され、Ａ−Ｄコンバータによって変換されたディジタルの画像データが供給される入力端子、３は入力されてくる画像データが奇数フィールドか偶数フィールドかを示すフィールド識別データ（例えば信号源から）が供給される入力端子、５は後述するライトコントロールパルス発生源からのライトコントロールパルスが供給される入力端子である。
【００２７】
入力端子３をアンド回路４の一方の入力端及びインバータ６の入力端に夫々接続し、入力端子５をアンド回路７の一方の入力端及びアンド回路４の他方の入力端に夫々接続し、更にインバータ６の出力端をアンド回路７の他方の入力端に接続する。アンド回路４の出力端を奇数フィールド用のフィールドメモリ２のライトコントロール端子に接続し、アンド回路７の出力端を偶数フィールド用のフィールドメモリ８のライトコントロール端子に接続する。
【００２８】
入力端子３には上述したように画像データが奇数フィールドか偶数フィールドかを示すフィールド識別データが供給され、入力端子５には後述するライトコントロールパルス発生源からのライトコントロールパルスが供給される。ここでフィールド識別データが“１”のときに画像データは奇数フィールドのデータ、“０”のときに画像データは偶数フィールドのデータとし、ライトコントロールパルスが“１”のときにフィールドメモリ２または８への画像データの書き込みが許可され、“０”のときにフィールドメモリ２または８への画像データの書き込みが禁止されるものとする。
【００２９】
１０は係数発生ＲＯＭであり、図示しないアドレス発生回路等からの読み出しアドレス信号によって係数データを出力する。この係数発生ＲＯＭ１０のデータ出力端を乗算回路９の一方の入力端に接続すると共に、インバータ１２を介して乗算回路１３の一方の入力端に接続し、また、これら乗算回路９及び１３の各他方の入力端にはフィールドメモリ２及び８の各データ出力端子を接続する。そして各乗算回路９及び１３の出力端を加算回路１１の一方及び他方の入力端に夫々接続し、この加算回路１１の出力端を出力端子１４に接続する。
【００３０】
以上の構成は、後述するコーデックのビデオプリプロセッサ４２のライン補間回路４３となる。
【００３１】
次に、図１に示したライン補間回路４３の動作について説明する。従来では、静止画像と、動画像を交互に処理せざるを得なかったが、本例においては、これらを例えば受信側において１つの画面でリアルタイムで見ることができるようにする。本例においては、受信側で静止画像と動画像を１つの画面上でリアルタイムで見ることができるようにするために、送信側のオペレータ（或いはテレビ会議システムにおける送信側の会議出席者や専門のオペレータ等）が１つの画面内における静止画表示用領域と、動画像表示領域を指定するようにする。従って、図２を参照して後述するが、ライトコントロールパルスはその指定に基いて生成されるものである。
【００３２】
先ず、入力端子３に供給されるフィールド識別データが“１”、入力端子５に供給されるライトコントロールパルスが“０”の場合には、インバータ６の出力は“０”となるので、アンド回路７の出力は“０”、アンド回路４の出力は“０”となり、この場合、入力端子１を介して供給される画像データはフィールドメモリ２及び８の何れにも記憶されない。従ってこのとき出力端子１４から何も出力されない。
【００３３】
次に、入力端子３に供給されるフィールド識別データが“０”、入力端子５に供給されるライトコントロールパルスが“０”の場合には、インバータ６の出力は“１”となるが、アンド回路７の出力は“０”、アンド回路４の出力は“０”となり、この場合、入力端子１を介して供給される画像データはフィールドメモリ２及び８の何れにも記憶されない。従ってこのとき出力端子１４から何も出力されない。
【００３４】
次に、入力端子３に供給されるフィールド識別データが“１”、入力端子５に供給されるライトコントロールパルスが“１”の場合には、インバータ６の出力は“０”となるので、アンド回路７の出力は“０”であるが、アンド回路４の出力は“１”となり、この場合、入力端子１を介して供給される画像データは図示しないアドレス発生回路、或いは図２を参照して後述する水平及び垂直アドレス発生回路２５及び２６からのアドレスデータでアドレッシングされてフィールドメモリ２に記憶される。
【００３５】
フィールドメモリ２に記憶された画像データは図示しないアドレス発生回路等からの読み出しアドレスデータによって読み出され、乗算回路９に供給される。一方、係数発生ＲＯＭ１０からの係数データ（ａとする）が乗算回路９に供給されるので、乗算回路９においては奇数フィールドの画像データと係数データが乗算される。係数データａが“１”であればフィールドメモリ２から読み出された画像データがそのまま出力され、“０”であればフィールドメモリ２から読み出された画像データは出力されない。
【００３６】
ここで偶数フィールド用のフィールドメモリ８に画像データが記憶されている場合は、このフィールドメモリ８からの画像データは乗算回路１３に供給される。一方、係数発生ＲＯＭ１０からの係数データａはインバータ１２で反転されて１−ａとなって乗算回路１３に供給される。従って、乗算回路１３においては偶数フィールドの画像データと係数データ１−ａが乗算される。係数データａが“１”であればフィールドメモリ８から読み出された偶数フィールドの画像データに“０”を乗じることになるので、このときはフィールドメモリ８から読み出された画像データは出力されず、係数データａが“０”の場合はフィールドメモリ８から読み出された画像データに“１”を乗じることになるので、このときはフィールドメモリ８から読み出された画像データは出力される。
【００３７】
加算回路１１においては、各乗算回路９及び１３からの出力が加算されると共に、上述したように５ライン毎に１ライン分の画像データがリピートされるので、標準方式の２４０ラインから２８８ラインへの変換が可能となる。
【００３８】
次に、入力端子３に供給されるフィールド識別データが“０”、入力端子５に供給されるライトコントロールパルスが“１”の場合には、インバータ６の出力は“１”となるので、アンド回路７の出力は“１”となり、アンド回路４の出力は“０”となり、この場合、入力端子１を介して供給される画像データはフィールドメモリ８に記憶される。
【００３９】
フィールドメモリ８に記憶された画像データは図示しないアドレス発生回路等からの読み出しアドレスデータによって読み出され、乗算回路１３に供給される。一方、係数発生ＲＯＭ１０からの係数データ（ａとする）がインバータ１２を介して乗算回路１３に供給されるので、乗算回路１３においては偶数フィールドの画像データと係数データ１−ａが乗算される。係数データａが“１”であればフィールドメモリ８から読み出された画像データがそのまま出力され、“０”であればフィールドメモリ８から読み出された画像データは出力されない。
【００４０】
ここで奇数フィールド用のフィールドメモリ２に画像データが記憶されている場合は、このフィールドメモリ２からの画像データは乗算回路９に供給される。一方、係数発生ＲＯＭ１０からの係数データａは乗算回路９に供給される。従って、乗算回路９においては奇数フィールドの画像データと係数データａが乗算される。係数データａが“１”であればフィールドメモリ２から読み出された奇数フィールドの画像データに“１”を乗じることになるので、このときはフィールドメモリ２から読み出された画像データは出力され、係数データａが“０”の場合はフィールドメモリ２から読み出された画像データに“０”を乗じることになるので、このときはフィールドメモリ２から読み出された画像データは出力されない。
【００４１】
加算回路１１においては、各乗算回路９及び１３からの出力が加算されると共に、上述したように５ライン毎に１ライン分の画像データがリピートされるので、標準方式の２４０ラインから２８８ラインへの変換が可能となる。
【００４２】
ここで、図２を参照して図１に示したライン補間回路に対するライトコントロールを行うライトコントロールパルスの発生源の構成例を示し、図について説明する。
【００４３】
図２において２５は水平方向のアドレスデータを発生する水平アドレス発生回路、２６は垂直方向のアドレスデータを発生する垂直アドレス発生回路、２７は入力部（キーボード、マウス、トラックボール、入力キー等）からの入力アドレスデータと水平アドレス発生回路２５からの水平アドレスデータ及び垂直アドレス発生回路２６からの垂直アドレスデータを比較するコンパレータ、３０は図１に示したフィールドメモリ２や８に対して書き込み、読み出しを行う図示しないコントローラ等からのライトイネーブルパルスが供給される入力端子、２９はコンパレータ２７の比較結果と入力端子３０を介して供給されるライトイネーブルパルスとの論理積演算を行うアンド回路、３１は図１に示した入力端子５に接続する出力端子である。
【００４４】
ここで、入力部２８によってどのようにして受信側において１つの画面上に表示する静止画像及び動画像の領域を指定するかについて説明する。例えば送信側においてテレビジョンモニタと、オペレータがテレビジョンモニタ上において送信すべき静止画像や動画像の領域をポインティングデバイス等で指定したときに指定領域のアドレスを発生するソフトウエア（或いはハードウエア）を用意すれば良い。
【００４５】
一つのイメージとして、テレビジョンモニタの管面上に２つのフィールドメモリ（２及び８）相当分の領域が表示されている状態でオペレータがポインティングデバイスで領域の指定を行うことが考えられる。例えば１つの領域を四角形とするならば、四角形の左上角と、右下角を指定したり、或いはマウスで１回クリックし、ボタンを押圧したままで所望の大きさの四角形となるまでマウスを移動させたりすること等が一般的であろう。
【００４６】
次に、図２に示したライトコントロールパルス発生源の動作を説明する前に、図４を参照してオペレータによって指定される１つの領域、例えば静止画像用の領域や動画像用の領域を定義しておく。
【００４７】
図４に示すように、オペレータが領域を指定した場合に得られる領域の左上角の水平方向のアドレスをＨａ、左上角の垂直方向のアドレスをＶａ、右上角の水平アドレスをＨｂ、左下角の垂直アドレスをＶｂとし、この領域の水平方向の画素数をＶＬ、垂直方向の画素数をＨＬとする。
【００４８】
当然のことになるが、本例においては静止画像用の領域に対応するフィールドメモリ２や８の記憶領域は書き込み禁止領域とし、動画像用の領域に対応するフィールドメモリ２や８の記憶領域は書き込み領域とする。
【００４９】
オペレータが上述したような操作で例えば静止画画像を表示する領域を入力部２８を介して指定すると、図４を参照して説明したように水平方向の最初のアドレスＨａと最終のアドレスＨｂ、垂直方向の最初のアドレスＶａと最終のアドレスＶｂがコンパレータ２７にセットされ、或いは、水平方向の最初のアドレスＨａから最終のアドレスＨｂまで、垂直方向の最初のアドレスＶａから最終のアドレスＶｂまでがコンパレータ２７に順次供給される。
【００５０】
コンパレータ２７においては水平アドレス発生回路２５からの水平アドレスデータがセットされた水平アドレスデータＨａ及びＨｂの範囲内にあり、且つ、垂直アドレス発生回路２６からの垂直アドレスデータがセットされた垂直アドレスデータＶａ及びＶｂの範囲内にあるときには比較結果としてローレベル“０”を出力する。
【００５１】
また、水平方向の最初のアドレスＨａから最終のアドレスＨｂまで、垂直方向の最初のアドレスＶａから最終のアドレスＶｂまでがコンパレータ２７に順次供給されるようにした場合は、コンパレータ２７は、順次水平アドレス発生回路２５から供給される水平アドレスデータと順次入力部２８から供給される水平アドレスデータが一致し、且つ、順次垂直アドレス発生回路２６から供給される垂直アドレスデータと順次入力部２８から供給される垂直アドレスデータが一致しているときには比較結果としてローレベル“０”を出力する。
【００５２】
このコンパレータ２７の出力はアンド回路２９に供給される。従って、アンド回路２９に入力端子３０を介して供給されるライトイネーブルパルスがハイレベル“１”（或いは“０”）、コンパレータ２７からの比較結果がローレベル“０”のときだけ書き込みを禁止するローレベル“０”のライトコントロールパルスが出力端子３１から出力される。尚、ライトイネーブルパルスがハイレベル“１”、コンパレータ２７からの比較結果がハイレベル“１”のときは書き込みを許可するハイレベル“１”のライトコントロールパルスが出力される。
【００５３】
従って、オペレータが静止画像用のエリアとして指定したエリアには一旦静止画像を取り込んだ後には次にオペレータからの指示がない限りは画像データの更新は行われず、静止画像用の領域以外の領域（例えば動画像用の領域）だけ画像データの更新が行われることになる。
【００５４】
次に、図５を参照して一つの例としての図１に示したフィールドメモリ２や８のイメージ（画面イメージ）について説明する。例えばフィールドメモリ２や８の全記憶容量、即ち、受信側のテレビジョンモニタに表示される全領域を水平及び垂直方向、夫々“５１２”（セル或いはドットに対して１ずつアドレスを与えたものと考える）とした場合、図においてＡ３はオペレータが入力部２８を用いて指定した書き込み禁止領域、Ａ２は書き込み領域、Ａ１は余りの領域となる。書き込み禁止領域Ａ３はこの例においては水平方向の最初のアドレスが“３２”、最終のアドレスが“３２０”、垂直方向の最初のアドレスが“３２”、垂直方向の最終のアドレスが“１２８”となっている。また、書き込み領域Ａ２はこの例においては水平方向の最初のアドレスが“０”、最終のアドレスが“３５２”、垂直方向の最初のアドレスが“０”、最終のアドレスが“２８８”となっている。
【００５５】
尚、この例においてはＡ３を書き込み禁止領域、Ａ２を書き込み領域としているが、この反対もあり得る。更に、夫々の領域を１つずつとしているが当然複数としても良く、また、領域の形状も四角のみならず、三角形、円、楕円、星型等あらゆる形状とできることはいうまでもない。
【００５６】
また、図５の下部に示すＷＥｐは上述したライトイネーブルパルス、ＷＣｐはライトコントロールパルスである。つまり、水平ブランキング期間が経過すると、ライトイネーブルパルスは例えば水平方向のアドレスが“３５２”になるまでハイレベル“１”、つまり、書き込み許可となるが、書き込みが許可となるのは、この例においては垂直方向のアドレスが“０”〜“３１”までと、“１２９”〜“２８８”までであり、垂直方向のアドレスが“３２”〜“１２８”までの間は書き込み許可とならない。
【００５７】
一方、ライトコントロールパルスＷＣｐは、この例においては水平ブランキング期間が経過すると、ハイレベル“１”となるが、水平方向のアドレスが“３２”〜“３２０”までの間はローレベル“０”となり、水平方向のアドレスが“３２１”〜“３５２”までの間はハイレベル“１”となる。この例においては、書き込みが禁止となるのは、垂直方向のアドレスが“３２”〜“１２８”の間で、これ以外においては書き込み禁止とはならない。
【００５８】
このように、図１に示したフィールドメモリ２及び８においては、上述したように静止画像用の領域と動画像用の領域が１画面分の領域内で混在することになり、従って、静止画像用の領域と動画像用の領域が混在した画像データが伝送されることになる。この結果、例えば図６に示すように、受信側においては、テレビジョンモニタの管面上において書き込み禁止領域Ａ３の静止画像と書き込み領域Ａ２の動画像をリアルタイムで見ることができる。
【００５９】
次に、図３を参照して図１、図２、図４〜図６を参照して説明した本例高能率符号化装置をコーデック（ビデオコーデック）に適用した場合について説明する。
【００６０】
図３において４０は例えば各種信号源からのアナログ映像信号（動画像や静止画像）が図示しないＹ／Ｃ分離回路でＹ／Ｃ分離された後に供給される入力端子で、この入力端子２０を介して供給されるアナログ映像信号は、Ａ−Ｄコンバータ４１でディジタルデータとしての画像データに変換され、ビデオプリプロセッサ４２に供給される。
【００６１】
このビデオプリプロセッサ４２は、標準方式の２４０ライン（ＮＴＳＣの有効ライン数である）の画像データを２８８ラインの画像データに変換するためのライン補間回路４３、動画像圧縮効率向上とノイズリデューサのためのフィルタリングを行うテンポラルフィルタ４４及び画像の動きを効果的にぼかすための２次元フィルタとしての動き適応型空間フィルタ４５で構成する。ここでライン補間回路４３は図１に示した構成となり、従って、この図３に示すコーデックは静止画像と動画像を１つの画像データとして送受信できる。
【００６２】
４６はフレーム・バッファ・メモリであり、回路構成によては必要ない場合もあるが、本例においては、ビデオプリプロセッサ４２と画像圧縮部４７との間で円滑なインターフェースが行えるようにするために使用する。
【００６３】
画像圧縮部４７は図示せずも、送信系と受信系を有し、送信系は情報源を符号化する情報源符号器、ビデオ信号多重化符号器、これらを制御する符号化制御回路、ビデオ信号多重化符号器の出力を一旦蓄えるための送信バッファ、この送信バッファの出力を伝送するために符号化する伝送符号器で構成し、受信系は伝送されてきたデータを復号する伝送復号器、この伝送復号器の出力を一旦蓄える受信バッファ、多重化されている受信バッファの出力を復号化するビデオ信号多重化復号器及び情報源を復号化する情報源復号器で構成する。
【００６４】
この画像圧縮部４７の出力は多重化回路４８に供給されて多重化された後に回路インターフェース４９及び入出力端子５０を介して伝送される。
【００６５】
一方、送信側から入出力端子５０を介して送信（伝送）された画像データは分離回路で分離処理され、更に画像圧縮部４７において各種処理が施された後に、例えばライン間引き回路５２に供給され、ここでライン間引き処理が施されて例えば２４０ラインの画像データにされた後にＤ−Ａコンバータ５３に供給されてアナログ映像信号にされ、出力端子５４を介して出力される。
【００６６】
そして図示しないテレビジョンモニタに供給され、例えば図６に示すように、送信側で設定した書き込み禁止領域Ａ３には静止画像が、書き込み領域Ａ２には動画像が夫々表示され、書き込み領域Ａ２に表示される動画像は順次画像データが更新され、書き込み禁止領域Ａ３に表示される静止画像は送信側のオペレータが画像データを更新しないかぎりは画像データが更新されることがない。つまり、図６に示す例においては、書き込み禁止領域Ａ３に“Ａ Ｂ Ｃ Ｄ Ｅ”の画像データがずっと表示され続け、書き込み領域Ａ２には人がボールで遊んでいる動きが随時画像データの更新が行われることによって動画表示が行われる。
【００６７】
もちろん、動画を人物、静止画をグラフや表等のドキュメントとしても良いし、動画を伝送しているときに、所望の時点、且つ、フィールドメモリ２及び８の所望の領域を書き込み禁止領域Ａ３とすることで、用途、或いは、ケースに応じた使い方ができるわけである。
【００６８】
この図３に示すコーデックを構成した場合は、画像データの送信時には、ライン補間回路４３によって、例えば標準方式の２４０ラインの画像データをライン補間処理によって２８８ラインの画像データに変換し、通常ライン補間補正処理を施して画像の再現性が良好となるようにし、２８８ラインの画像データの受信時においては、ライン間引き回路５１によって、例えば２４０ラインの画像データを得るようにしているので、極めて画像の再現性の高い動画像の送受信を行うことができると共に、送信または受信において、テレビジョン方式や伝送方式が異なっても互換性を保つことができる。また、ＣＣＩＴＴ−Ｐ６４標準以外の方式によるコーデックにおいて、例えばＮＴＳＣ方式からＰＡＬ方式、ＰＡＬ方式からＮＴＳＣ方式等、テレビジョン信号方式変換にそのまま応用できる。
【００６９】
このように、本例においては、入力部２８でライン補間回路のフィールドメモリ２及び８の記憶領域内に書き込み禁止領域Ａ３を指定できるようにしたので、１つのフィールドに静止画像と動画像の領域を設定することができ、これによって送信側のテレビジョンモニタ等に静止画像と動画像をリアルタイムで表示することができる。また、ライン補間回路４３で実現できるようにしたことにより、回路構成やフォーマットを最も簡単なものとでき、更に、エンコーダ（送信側）及びデコーダ（受信側）共通常の動画として扱うことができるので、静止画のための特別なハンドリングを必要とすることがない。
【００７０】
次に、本発明高能率符号化装置の一実施例の他の例について図７及び図８を参照して説明する。図７に示す回路は、図３においてはテンポラルフィルタ４４に相当する。つまり、この例では、テンポラルフィルタ４４を用いて静止画像及び動画像をリアルタイムで伝送し、受信側で１つの画面上において静止画像及び動画像をリアルタイムで見ることができるようにしようとするものである。
【００７１】
図７において、１５は例えば図３に示したライン補間回路からのライン補間後の出力、つまり２８８ラインの画像データが供給される入力端子、１７及び１８は例えば図２に示した入力部２８で上述と同様に静止画像用の書き込み禁止領域Ａ３を指定した場合に得られるアドレスデータＡＤ１及びＡＤ２が夫々供給される入力端子である。ここで、アドレスデータＡＤ１は図２を参照して説明したライトコントロールパルスであり、アドレスデータＡＤ２は係数発生ＲＯＭ１９から係数を発生させるための、図示しないアドレス発生回路等から供給されるアドレスデータである。
【００７２】
ここで、係数発生ＲＯＭ１９に記憶するデータの構成例を図８を参照して説明する。図８に示すように、ライトコントロールとしてのアドレスデータＡＤ１（図１におけるライトコントロールパルスと同じものである）、アドレスデータＡＤ２が、夫々“０”のときに係数は“０”、アドレスデータＡＤ１が“０”でアドレスデータＡＤ２は“１”のときに係数は“０”、アドレスデータＡＤ１が“１”でアドレスデータＡＤ２が“０”のときに係数は“０．５”、アドレスデータＡＤ１が“１”でアドレスデータＡＤ２が“１”のときに係数は“０．７”となるような記憶配列となる。
【００７３】
さて、このような記憶形態となっている係数発生ＲＯＭ１９からの係数データ（ａとする）は、乗算回路１６の一方の入力端及びインバータ２０を介して乗算回路２１の一方の入力端に夫々供給される。乗算回路１６の他方の入力端には入力端子１５を接続し、乗算回路１６の出力端を加算回路２２の一方の入力端に接続し、乗算回路２１の出力端を加算回路２２の他方の入力端に接続し、加算回路２２の出力端を出力端子２４に接続し、更に加算回路２２の出力端をフレームメモリ２３の入力端に接続し、このフレームメモリ２３の出力端を乗算回路２１の他方の入力端に接続する。
【００７４】
次に、この図７に示すテンポラルフィルタの動作について説明する。入力端子１５を介して図３に示したライン補間回路４３からの画像データ（ライン数は２８８）が乗算回路１６に供給される。このとき乗算回路１６には係数発生ＲＯＭ１９からの係数データａが供給される。
【００７５】
さて、係数発生ＲＯＭ１９の記憶内容が図８に示すような記憶内容だった場合について説明する。先ずアドレスデータＡＤ１がローレベル“０”、アドレスデータＡＤ２がローレベル“０”だった場合は、係数発生ＲＯＭ１９から出力される係数データａはローレベル“０”となる。
【００７６】
この場合、乗算回路１６においては入力端子１５を介して図３に示したライン補間回路４３から画像データが供給されるが、このとき乗算回路１６に供給される係数データがローレベル“０”なので、乗算回路１６からは画像データは出力されない。一方、インバータ２０において係数データａは反転されて１−ａとなり、ａはローレベル“０”であるから、乗算回路２１に供給される係数データは１−０、つまり、ハイレベル“１”となる。このとき、フレームメモリ２３からは前に記憶された画像データが読み出され、乗算回路２１に供給される。従って、乗算回路２１の出力はフレームメモリ２３から読み出された画像データとなる。この画像データは加算回路２２に供給されて乗算回路１６からの出力と加算されるが、このとき乗算回路１６の出力はないので、出力端子２４からはフレームメモリ２３から読み出された画像データが出力される。
【００７７】
次に、アドレスデータＡＤ１が“０”、アドレスデータＡＤ２が“１”の場合は、係数発生ＲＯＭ１９から出力される係数データａはローレベル“０”となる。
【００７８】
この場合、乗算回路１６においては入力端子１５を介して図３に示したライン補間回路４３から画像データが供給されるが、このとき乗算回路１６に供給される係数データがローレベル“０”なので、乗算回路１６からは画像データは出力されない。一方、インバータ２０において係数データａは反転されて１−ａとなり、ａはローレベル“０”であるから、乗算回路２１に供給される係数データは１−０、つまり、ハイレベル“１”となる。このとき、フレームメモリ２３からは前に記憶された画像データが読み出され、乗算回路２１に供給される。従って、乗算回路２１の出力はフレームメモリ２３から読み出された画像データとなる。この画像データは加算回路２２に供給されて乗算回路１６からの出力と加算されるが、このとき乗算回路１６の出力はないので、出力端子２４からはフレームメモリ２３から読み出された画像データが出力される。
【００７９】
次に、アドレスデータＡＤ１が“１”、アドレスデータＡＤ２が“０”の場合は、係数発生ＲＯＭ１９から出力される係数データａは“０．５”となる。この係数データａは乗算回路１６に供給される。乗算回路１６においては画像データと係数データａが乗算される。一方、インバータ２０に供給された係数データａは反転されて１−ａとなり、このときａは“０．５”であるから、１−０．５即ち、０．５となる。
【００８０】
従って、乗算回路２１においてはフレームメモリ２３から読み出された画像データと“０．５”が乗算される。そして加算回路２２においては入力された画像データに係数データ“０．５”を乗じたものと、フレームメモリ２３から読み出された画像データに係数データ“０．５”を乗じたものが加算され、これがテンポラルフィルタ出力として出力端子２４を介して出力されると共に、このテンポラルフィルタ出力がフレームメモリ２３に記憶される。
【００８１】
次に、アドレスデータＡＤ１が“１”、アドレスデータＡＤ２が“１”の場合は、係数発生ＲＯＭ１９から出力される係数データａは“０．７”となる。この係数データａは乗算回路１６に供給される。乗算回路１６においては画像データと係数データａが乗算される。一方、インバータ２０に供給された係数データａは反転されて１−ａとなり、このときａは“０．７”であるから、１−０．７即ち、０．３となる。
【００８２】
従って、乗算回路２１においてはフレームメモリ２３から読み出された画像データと“０．３”が乗算される。そして加算回路２２においては入力された画像データに係数データ“０．７”を乗じたものと、フレームメモリ２３から読み出された画像データに係数データ“０．３”を乗じたものが加算され、これがテンポラルフィルタ出力として出力端子２４を介して出力されると共に、このテンポラルフィルタ出力がフレームメモリ２３に記憶される。
【００８３】
ここで図５を例にとって考えると、ライトコントロールパルスＷＣｐがローレベル“０”のときに入力画像データは乗算回路１６から出力されず、フレームメモリ２３から読み出された画像データが出力され、ライトコントロールパルスＷＣｐがハイレベル“１”のときに入力画像データは乗算回路１６から出力され、フレームメモリ２３から静止画像に対応する画像データが出力される。
【００８４】
つまり、この図５でいえば、図２に示した水平アドレス発生回路２５及び垂直アドレス発生回路２６が示すアドレスが書き込み禁止領域Ａ３に対応するアドレスのとき、即ち、水平方向のアドレスが“３２”〜“３２０”、且つ、垂直方向のアドレスが“３２”〜“１２８”に対応する期間においては、フレームメモリ２３の対応アドレスの領域の画像データが出力され、書き込み領域Ａ２に対応するアドレス、即ち、水平方向のアドレスが“０”〜“３５２”で垂直方向のアドレスが“０”〜“３１”、水平方向のアドレスが“０”〜“３１”で垂直方向のアドレスが“３２”〜“１２８”、水平方向のアドレスが“３２１”〜“３５２”で垂直方向のアドレスが“３２”〜“１２８”、水平方向のアドレスが“０”〜“３５２”で垂直方向のアドレスが“１２９”〜“２８８”に対応する期間においては入力画像データの対応アドレスの領域のデータとフレームメモリ２３の対応アドレスの領域のデータが係数発生ＲＯＭ１９が発生する係数データａに基いて加算されて出力される。
【００８５】
従って、受信側においては、例えば図６に示すように送信側で設定した書き込み禁止領域Ａ３に対応するテレビジョンモニタの対応領域に静止画像が表示され、送信側で設定した書き込み領域Ａ２に対応するテレビジョンモニタの対応領域に動画像が表示されることになる。
【００８６】
このように、本例においては、図２に示したコントロールパルス発生源からのコントロールパルスを係数発生ＲＯＭ１９のアドレスの一部としたので、オペレータが入力部２８を用いて指定した書き込み禁止領域Ａ３に対応するフレームメモリ２３の領域に新たな画像データを書き込まないようにできると共に、これ以外の領域、即ち、書き込み領域Ａ２に対応するフレームメモリ２３の領域に新たな画像データを書き込むようにすることで、１つの画像データとして静止画像及び動画像を伝送することができるので、受信側のテレビジョンモニタ上において静止画像と動画像をリアルタイムで見ることができる。
【００８７】
尚、テレビ会議システム等に図１及び図７に示す回路を搭載させた場合、信号発生源（例えばビデオカメラ、パーソナルコンピュータ、ワークステーション、ＶＴＲ、ディスク再生装置、電子スチルカメラ等）を静止画像用と動画像用とで夫々１台ずつ用意し、一方の信号発生源で動画像を、他方の信号発生源で静止画像を得、このときに上述した入力部２８による書き込み禁止領域Ａ３の指定時に、自動的に１つの画像データとして合成した後にコーデックに供給するようにしたり、また、１つの信号源で得た動画像に対して上述したように書き込み禁止領域Ａ３を指定したときに、その指定領域だけを静止画像の領域とするようにしても良い。また、上述の例においてはオペレータが指定する領域は書き込み禁止領域Ａ３としたが、逆に書き込み領域Ａ２を指定するようにし、これ以外の領域が自動的に書き込み禁止領域Ａ３とするようにしても良い。
【００８８】
また、上述の実施例は本発明の一例であり、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得ることは勿論である。
【００８９】
【発明の効果】
請求項１に係る本発明によれば、入力ビデオ信号の内、奇数フィールドのビデオ信号を記憶する第１のメモリと、入力ビデオ信号の内、偶数フィールドのビデオ信号を記憶する第２のメモリとで構成する入力ビデオ信号の圧縮前処理に用いられるメモリの所望の領域を指定手段で指定し、アドレス発生手段によってメモリにアドレスを与え、このアドレス発生手段からのアドレスと指定手段からの指定領域情報とを比較手段で比較し、この比較手段の比較結果に基いてこのメモリのこの指定領域に対する入力ビデオ信号の書き込みを禁止する制御情報を書き込み制御手段から出力するようにしたので、１つの画像の領域内に静止画像と動画像を混在させて処理、伝送することができ、これによって簡単な構成、且つ、新たな回路を追加することなく、受信側において１つの画面上で静止画像及び動画像を見ることができ、例えばテレビ会議システム等に適用した場合は静止画像と動画像を切り換えて伝送しなくても済み、更に、伝送中の動画像の一部を静止画像としたりすることができ、結果的に受信側で静止画像と動画像をリアルタイムで見ることができるので、そばにいない相手と行う会議をよりスムーズに行うことができる。更に、奇数フィールドのビデオ信号を第１のメモリに記憶し、偶数フィールドのビデオ信号を第２のメモリに記憶し、係数発生手段で係数を発生し、係数発生手段からの係数を反転手段で反転し、第１のメモリから読み出された奇数フィールドのビデオ信号と係数発生手段からの係数を第１の乗算手段で乗算し、第２のメモリから読み出された偶数フィールドのビデオ信号と反転手段からの反転された係数を第２の乗算手段で乗算し、第１及び第２の乗算手段の出力を混合手段で混合し、書き込み制御手段からの制御情報に基づいて、入力ビデオ信号の第１及び第２のメモリへの書き込みを禁止手段によって禁止するようにしたので、上述の効果に加え、簡単な構成、且つ、簡単な処理、しかも、元々存在する機能を生かしながら１つの画像の領域内に静止画像と動画像を混在させて処理、伝送を行うことができる。
【００９２】
請求項２に係る本発明の構成によれば、入力ビデオ信号の少なくとも１フレーム分記憶できる容量を有し、入力ビデオ信号の圧縮前処理に用いられるメモリの所望の領域を指定手段で指定し、アドレス発生手段によってメモリにアドレスを与え、このアドレス発生手段からのアドレスと指定手段からの指定領域情報とを比較手段で比較し、この比較手段の比較結果に基いてこのメモリのこの指定領域に対する入力ビデオ信号の書き込みを禁止する制御情報を書き込み制御手段から出力するようにしたので、１つの画像の領域内に静止画像と動画像を混在させて処理、伝送することができ、これによって簡単な構成、且つ、新たな回路を追加することなく、受信側において１つの画面上で静止画像及び動画像を見ることができ、例えばテレビ会議システム等に適用した場合は静止画像と動画像を切り換えて伝送しなくても済み、更に、伝送中の動画像の一部を静止画像としたりすることができ、結果的に受信側で静止画像と動画像をリアルタイムで見ることができるので、そばにいない相手と行う会議をよりスムーズに行うことができる。更に、書き込み制御手段からの制御情報に基いて係数発生手段で係数を発生し、入力ビデオ信号と係数発生手段からの係数を第１の乗算手段で乗算し、係数発生手段からの係数を反転手段で反転し、この反転手段からの反転された係数とメモリから読み出されたビデオ信号とを第２の乗算手段で乗算し、第１及び第２の乗算手段からの出力を混合手段で混合し、混合手段の出力をメモリに書き込むとともに外部に出力するようにしたので、上述の効果に加え、簡単な構成、且つ、簡単な処理、しかも、元々存在する機能を生かしながら１つの画像の領域内に静止画像と動画像を混在させて処理、伝送を行うことができる。
【００９３】
更に上述において本発明によれば、メモリで構成した係数発生手段の係数をアクセスするためのアドレスの一部に書き込み制御手段からの制御情報を割り当て、そのアドレスに対応した係数を読み出すようにしたので、上述の効果に加え、係数発生手段で行う処理を生かすと共に、より簡単な構成で１つの画像領域に静止画像及び動画像領域を混在させて処理、伝送を行うことができる。
【図面の簡単な説明】
【図１】本発明高能率符号化装置の一実施例の要部を示す構成図である。
【図２】本発明高能率符号化装置の一実施例の要部の構成例を示す構成図である。
【図３】本発明高能率符号化装置の一実施例を適用するコーデックの例を示す構成図である。
【図４】本発明高能率符号化装置の一実施例の説明に供する水平及び垂直方向のアドレスと指定領域のアドレスの関係を説明するための説明図である。
【図５】本発明高能率符号化装置の一実施例の説明に供するメモリの記憶領域における書き込み禁止及び書き込み領域、余りの領域の生成とそのための信号を説明するための説明図である。
【図６】本発明高能率符号化装置の一実施例の説明に供する図５で示すような処理を行った結果としての画面の一例を示す説明図である。
【図７】本発明高能率符号化装置の一実施例の他の例の要部を示す構成図である。
【図８】本発明高能率符号化装置の一実施例の他の例の要部の説明に供する係数発生ＲＯＭの記憶状態の一例を示す説明図である。
【符号の説明】
２、８ フィールドメモリ
９、１３、１６、２１ 乗算回路
１２、２０ インバータ
１１、２２ 加算回路
１０、１９ 係数発生ＲＯＭ
２３ フレームメモリ
２５ 水平アドレス発生回路
２６ 垂直アドレス発生回路
２７ コンパレータ
２８ 入力部
２９ アンド回路

Claims (3)

1. 入力ビデオ信号を圧縮して伝送する高能率符号化装置において、
   上記入力ビデオ信号の内、奇数フィールドのビデオ信号を記憶する第１のメモリと、
   上記入力ビデオ信号の内、偶数フィールドのビデオ信号を記憶する第２のメモリとで構成する上記入力ビデオ信号の圧縮前処理に用いられるメモリと、
   上記メモリの所望の領域を指定する指定手段と、
   上記メモリにアドレスを与えるアドレス発生手段と、
   このアドレス発生手段からのアドレスと上記指定手段からの指定領域情報とを比較する比較手段と、
   この比較手段の比較結果に基いて、上記メモリの上記指定領域に対する上記入力ビデオ信号の書き込みを禁止するとともに上記メモリの上記指定領域以外の領域に対する上記入力ビデオ信号の書き込みを許可する制御情報を出力する書き込み制御手段と、
   上記書き込み制御手段からの制御情報に基づいて上記メモリの上記指定領域に対する上記入力ビデオ信号の書き込みを禁止する禁止手段と、
   係数を発生する係数発生手段と、
   上記係数発生手段からの係数を反転させる反転手段と、
   上記第１のメモリから読み出された奇数フィールドのビデオ信号と上記係数発生手段からの係数を乗算する第１の乗算手段と、
   上記第２のメモリから読み出された偶数フィールドのビデオ信号と上記反転手段からの反転された係数を乗算する第２の乗算手段と、
   上記第１の乗算手段及び上記第２の乗算手段の出力を混合する混合手段とを有することを特徴とする高能率符号化装置。
2. 入力ビデオ信号を圧縮して伝送する高能率符号化装置において、
   上記入力ビデオ信号の少なくとも１フレーム分記憶できる容量を有し、上記入力ビデオ信号の圧縮前処理に用いられるメモリと、
   上記メモリの所望の領域を指定する指定手段と、
   上記メモリにアドレスを与えるアドレス発生手段と、
   このアドレス発生手段からのアドレス及び上記指定手段からの指定領域情報とを比較する比較手段と、
   この比較手段の比較結果に基いて、上記メモリの上記指定領域に対する上記入力ビデオ信号の書き込みを禁止するとともに上記メモリの上記指定領域以外の領域に対する上記入力ビデオ信号の書き込みを許可する制御情報を出力する書き込み制御手段と、
   上記書き込み制御手段からの制御情報が書き込みを禁止しているとき“０”となり、上記書き込み制御手段からの制御情報が書き込みを許可しているとき“０”以外になる係数を発生する係数発生手段と、
   上記入力ビデオ信号と上記係数発生手段からの係数を乗算する第１の乗算手段と、
   上記係数発生手段からの係数を反転させる反転手段と、
   この反転手段からの反転された係数と上記メモリから読み出されたビデオ信号とを乗算する第２の乗算手段と、
   上記第１及び第２の乗算手段からの出力を混合する混合手段とを設け、
   上記混合手段の出力が上記メモリに書き込まれるとともに外部に出力されるようにしたことを特徴とする高能率符号化装置。
3. 上記係数発生手段をメモリで構成すると共に、
   記憶した係数をアクセスするためのアドレスの一部に上記書き込み制御手段からの制御情報を割り当てるようにしたことを特徴とする請求項２記載の高能率符号化装置。

Images