JP3571197B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3571197B2
JP3571197B2 JP31439297A JP31439297A JP3571197B2 JP 3571197 B2 JP3571197 B2 JP 3571197B2 JP 31439297 A JP31439297 A JP 31439297A JP 31439297 A JP31439297 A JP 31439297A JP 3571197 B2 JP3571197 B2 JP 3571197B2
Authority
JP
Japan
Prior art keywords
substrate
resin layer
thin film
film transistor
provided above
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31439297A
Other languages
Japanese (ja)
Other versions
JPH10144930A (en
Inventor
舜平 山崎
康行 荒井
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP31439297A priority Critical patent/JP3571197B2/en
Publication of JPH10144930A publication Critical patent/JPH10144930A/en
Application granted granted Critical
Publication of JP3571197B2 publication Critical patent/JP3571197B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本明細書で開示する発明は、樹脂基板(工業用プラスチク基板を含む)等の可撓性(フレキシブルな機械的な性質)を有する基板上に形成された薄膜トランジスタの構成およびその作製方法に関する。また、この薄膜トランジスタを用いて構成されたアクティブマトリクス型の液晶表示装置に関する。
【0002】
【従来の技術】
ガラス基板や石英基板上に形成された薄膜トランジスタが知られている。このガラス基板上に形成される薄膜トランジスタは、アクティブマトリクス型の液晶表示装置に主に利用されている。アクティブマトリクス型の液晶表示装置は、高速動画や微細な表示を行うことができるので、単純マトリクス型の液晶表示装置に代わるものと期待されている。
【0003】
アクティブマトリクス型の液晶表示装置というのは、各画素のそれぞれに1つ以上の薄膜トランジスタをスイッチング素子として配置し、画素電極に出入りする電荷をこの薄膜トランジスタで制御するものである。基板としてガラス基板や石英基板が用いられるのは、液晶表示装置を可視光が透過する必要があるからである。
【0004】
一方、液晶表示装置は極めて応用範囲の広い表示手段として期待されている。例えば、カード型の計算機や携帯型のコンピュータ、さらには各種通信機器等の携帯型の電子機器に用いられる表示手段として期待されている。そしてこれら携帯型の電子機器に利用される表示手段においては、取り扱う情報の高度化に従って、より高度な情報の表示が求められている。例えば、数字や記号のみではなく、より微細な画像情報や動画を表示する機能が求められれている。
【0005】
液晶表示装置により微細な画像情報や動画を表示する機能を求める場合、アクティブマトリクス型の液晶表示装置を利用する必要がある。しかし、基板としてガラス基板や石英基板を用いた場合、
・液晶表示装置自体の厚さを薄くすることに限界がある。
・重量が大きくなる。
・軽量化しようとして基板の厚さを薄くすると、基板が割れる。
・基板に柔軟性がない。
といった問題を有している。
【0006】
特にカード型の電子機器は、その取扱において、多少の応力が働いても破損しない柔軟性が要求されるので、その電子機器に組み込まれる液晶表示装置にも同様な柔軟性(フレキシビリティー)が要求される。
【0007】
【発明が解決しようとする課題】
本明細書で開示する発明は、柔軟性を有するアクティブマトリクス型の液晶表示装置を提供することを課題とする。
【0008】
【課題を解決するための手段】
液晶表示装置に柔軟性を与える方法としては、基板として透光性を有するプラスチック基板や樹脂基板を用いる方法がある。しかし、樹脂基板はその耐熱性の問題からその上に薄膜トランジスタを形成することは技術的に困難であるという問題がある。
【0009】
そこで、本明細書で開示する発明は、以下に示すような構成を採用することにより、上記の困難性を解決することを特徴とする。本明細書で開示する発明に係る半導体装置の一つは、可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層、該樹脂層の上方に設けられた薄膜トランジスタを有し、前記可撓性を有する基板は、樹脂基板であることを特徴とする。
【0010】
上記構成の具体的な例を図1に示す。図1に示す構成においては、フィルム状の樹脂基板であるPETフィルム(厚さ100μm)に接して、樹脂層102が形成されており、さらにその上にInverted staggered型の薄膜トランジスタが形成されている。
【0011】
フィルム状の樹脂基板としては、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PES(ポリエチレンサルファイト)、ポリイミドから選ばれたものを用いることができる。ここで必要とされる条件は、可撓性を有すること、それに透光性を有すること、である。またなるべく高い温度に耐えることができることが望ましい。一般的にこれら樹脂基板は、加熱温度を200℃程度以上に上げていくと、表面にオリゴマー(直径1μm程度の重合体)が析出したり、ガスを発生したりし、その上に半導体層を形成することは著しく困難になる。従って、その耐熱温度がなるべく高いものである必要がある。
【0012】
上記構成において樹脂層は、樹脂基板の表面を平坦化するための機能を有している。この平坦化という意味には、半導体層の形成等の加熱が伴う工程において、樹脂基板の表面にオリゴマーが発生することを防ぐ機能も含まれる。
【0013】
この樹脂層としては、アクリル酸メチルエステル、アクリル酸エチルエステル、アクリル酸ブチルエステル、アクリル酸2─エチルヘキシルエステルから選ばれたアクリル樹脂を用いることができる。この樹脂層を形成することで、樹脂基板を用いた場合でも、上述した薄膜トランジスタを作製する場合の不都合を抑制することができる。
【0014】
以下に、上記構成を有する本発明の半導体装置を作製する方法を示す。作製方法の一つは、フィルム状の樹脂基板上に樹脂層を形成する工程と、前記樹脂層上に半導体層をプラズマCVD法で形成する工程と、前記半導体層を用いて薄膜トランジスタを形成する工程と、を有する。
【0015】
他の作製方法の一つは、フィルム状の樹脂基板を所定の温度で加熱処理し樹脂基板からの脱ガス化を計る工程と、フィルム状の樹脂基板上に樹脂層を形成する工程と、前記樹脂層上に半導体層をプラズマCVD法で形成する工程と、前記半導体層を用いて薄膜トランジスタを形成する工程と、を有する。
【0016】
上記作製方法において、加熱処理を施し樹脂基板からの脱ガス化を計るのは、後の加熱を従うプロセスにおいて、樹脂基板から脱ガス化現象が起こることを防ぐためである。例えば、樹脂基板上に半導体薄膜を形成している最中に樹脂基板からの脱ガス化が起こると、半導体薄膜に大きなピンホールが形成されることになり、その電気特性は大きく損なわれたものとなってしまう。従って、予め後のプロセス中において加えられる加熱温度よりも高い温度で加熱処理を行い、樹脂基板中からの脱ガス化を行っておくことによって、後の工程における樹脂基板からの脱ガス現象を抑制することができる。
【0017】
他の作製方法の一つは、フィルム状の樹脂基板を所定の温度で加熱処理する工程と、フィルム状の樹脂基板上に樹脂層を形成する工程と、前記樹脂層上に半導体層をプラズマCVD法で形成する工程と、前記半導体層を用いて薄膜トランジスタを形成する工程と、を有し、前記プラズマCVD法での半導体層の形成に際して、前記所定の温度以下の温度で加熱を行う。
【0018】
他の作製方法の一つは、フィルム状の樹脂基板を所定の温度で加熱処理する工程と、フィルム状の樹脂基板上に樹脂層を形成する工程と、前記樹脂層上に半導体層をプラズマCVD法で形成する工程と、前記半導体層を用いて薄膜トランジスタを形成する工程と、を有し、前記所定の温度は、他の工程における加熱温度より高い温度である。
【0019】
また、他の発明に係る半導体装置の構成は、可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層、該樹脂層の上方に設けられた薄膜トランジスタ、該薄膜トランジスタの上方に設けられた層間絶縁層及び該層間絶縁層の上方に設けられるとともに前記薄膜トランジスタに電気的に接続された画素電極を有し、前記可撓性を有する基板は、樹脂基板であることを特徴とする。
【0020】
上記構成の具体的な例を図に示す。図に示す構成には、樹脂基板101、画素電極111、画素電極111に接続された薄膜トランジスタ、薄膜トランジスタの上方に設けられた層間絶縁層110、樹脂基板101の表面を平坦化するための樹脂層102が示されている。
【0021】
【実施例】
〔実施例1〕
本実施例は、Inverted staggered型の薄膜トランジスタを有機樹脂基板であるPET(ポリエチレンテレフタレート)基板上に形成する例を示す。
【0022】
まず図1(A)に示すように厚さ100μmのPETフィルム101を用意し、脱ガス化のための加熱処理を加える。この加熱処理は、後のプロセスにおいて加わる最も高い温度以上の温度である必要がある。本実施例で示すプロセスでは、プラズマCVD法による非晶質珪素膜の成膜時における160℃の温度が最高加熱温度であるので、このPETフィルムからの脱ガス化を計るための加熱処理は180℃で行う。
【0023】
このPETフィルム上にアクリル樹脂の層102を形成する。アクリル樹脂としては例えばアクリル酸メチルエステルを用いることができる。このアクリル樹脂の層102は、後の熱が加わるプロセスにおいて、PETフィルムの表面にオリゴマーが発生することを防ぐためのものである。また、このアクリル樹脂の層102は、PETフィルム表面の凹凸を平坦にする機能を有している。一般にPETフィルムの表面は普通数百Å〜1μmオーダーの凹凸を有している。このような凹凸は、厚さが数百Åである半導体層に対して電気的に大きな影響を与えるこになる。従って、半導体層が形成される下地を平坦化することは極めて重要なこととなる。
【0024】
次にアルミニウムでなるゲイト電極103を形成する。このゲイト電極の形成は、スパッタ法によってアルミニウム膜2000〜5000Å(ここでは3000Å)の厚さに成膜し、さらにフォトリソグラフィー工程による公知のパターニングを行うことにより行われる。またパターンの側面はテーパー状になるようにエッチングを行う。(図1(A))
【0025】
次にゲイト絶縁膜として機能する酸化珪素膜104をスパッタ法で1000Åの厚さに成膜する。ゲイト絶縁膜としては、酸化珪素膜ではなく窒化珪素膜を用いてもよい。
【0026】
次にプラズマCVD法を用いて実質的に真性(I型)の非晶質珪素膜105を500Åの厚さに成膜する。以下に成膜条件を示す。
【0027】
成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 20mW/cm
反応ガス SiH
ここでは平行平板型のプラズマCVD装置を用いて成膜を行う。また加熱は、樹脂基板が置かれる基板ステージ内に配置されたヒーターによる基板の加熱温度である。このようにして図1(B)に示す状態を得る。
【0028】
さらに後の工程において、エッチングストッパーして機能する酸化珪素膜をスパッタ法で成膜し、パターニングを施すことによりエッチングストッパー106を形成する。
【0029】
次にN型の非晶質珪素膜107を平行平板型のプラズマCVD法で300Åの厚さに成膜する。以下に成膜条件を示す。
成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 20mW/cm
反応ガス B /SiH =1/100
【0030】
こうして図1(C)に示す状態を得る。その後、N型の非晶質珪素膜107と実質的に真性(I型)の非晶質珪素膜105とに対してドライエッチングによるパターニングを行う。そしてアルミニウム膜を3000Åの厚さにスバッタ法で成膜する。さらにこのアルミニウム膜とその下のN型の非晶質珪素膜とをエッチングすることにより、ソース電極108とドレイン電極109を形成する。このエッチング工程において、エッチングストッパー106の作用によって、ソース/ドレインの分離が確実に行われる。(図1(D))
【0031】
そして、酸化珪素膜またはポリイミド等の樹脂材料を用いて層間絶縁層110を6000Åの厚さに形成する。酸化珪素膜を形成する場合には、酸化珪素被膜形成用の塗布液を用いればよい。最後にコンタクトホールの形成を行い、ITOを用いて画素電極111を形成する。以上のようにして、透光性を有する樹脂基板を用いて、アクティブマトリクス型の液晶表示装置の各画素電極に配置される薄膜トランジスタを得ることができる。(図1(E))
【0032】
〔実施例2〕
本実施例は、実施例1に示した薄膜トランジスタを利用して、アクティブマトリクス型の液晶表示装置を構成する場合の例を示す。図3に本実施例に示す液晶電気光学装置の断面を示す。
【0033】
図3において、301と302とが一対の基板を構成する厚さ100μmのPETフィルムである。303で示されるのが平坦化層として機能するアクリル樹脂層である。306が画素電極である。図3には、2画素分の構成が示されている。
【0034】
304は対向電極である。そして307と308が液晶309を配向させる配向膜である。液晶309は、TN型液晶やSTN型液晶、さらには強誘電性液晶等を用いることができる。一般的にTN液晶が利用される。また液晶層の厚さとしては、数μm〜10μm程度が利用される。
【0035】
画素電極306には、薄膜トランジスタ305が接続されており、この画素電極306に出入りする電荷は、薄膜トランジスタ305によって制御される。ここでは、1つの画素電極306における構成を代表的に示すが、他に必要とする数で同様な構成が形成される。
【0036】
図3に示すような構成においては、基板301と302とが、可撓性を有しているので、液晶パネル全体をフレキシブルなものとすることができる。
【0037】
〔実施例3〕
本実施例は、アクティブマトリクス型の液晶表示装置に利用されるCoplanar型の薄膜トランジスタを作製する場合の例を示す。図2に本実施例に示す薄膜トランジスタの作製工程を示す。まずフィルム状の有機樹脂基板として、厚さ100μmのPETフィルム201を用意する。そして180℃の加熱処理を加えて、PETフィルム中からの脱ガス化を促進させる。そしてその表面にアクリル樹脂からなる層202を形成する。ここでは、アクリル樹脂としてアクリル酸エチルエステルを用いる。
【0038】
次にチャネル形成領域が形成される実質的に真性(I型)な半導体層203をプラズマCVD法で成膜する。以下に成膜条件を示す。
成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 20mW/cm2
反応ガス SiH4
ここでは平行平板型のプラズマCVD装置を用いて成膜を行う。
【0039】
さらにN型の非晶質珪素膜を平行平板型のプラズマCVD法で300Åの厚さに成膜する。以下に成膜条件を示す。
成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 20mW/cm
反応ガス B /SiH =1/100
【0040】
そしてN型の非晶質珪素膜をパターニングして、ソース領域205とドレイン領域204を形成する。(図2(A))
【0041】
そしてゲイト絶縁膜として機能する酸化珪素膜または窒化珪素膜をスパッタ法で成膜し、パターニングを施すことにより、ゲイト絶縁膜206を形成する。さらにアルミニウムによりゲイト電極207を形成する。(図2(B))
【0042】
次に層間絶縁膜としてポリイミドの層208を5000Åの厚さに成膜する。さらにコンタクトホールの形成を行い、画素電極となるITO電極209をスパッタ法で形成し、薄膜トランジスタを完成させる。(図2(C))
【0043】
〔実施例4〕
本実施例では、実施例1または実施例2に示した構成において、半導体層を微結晶半導体膜で構成する場合の例を示す。まず実質的に真性な半導体層を微結晶(マイクロクリスタル)半導体層とする場合の成膜条件を示す。
成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 150mW/cm2
反応ガス SiH4/H2=1/30
ここでは平行平板型のプラズマCVD装置を用いて成膜を行う。
【0044】
次にN型の微晶質珪素膜を成膜する場合の成膜条件を示す。この場合も平行平板型のプラズマCVD装置を用いて成膜を行う場合の例である。
成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 150mW/cm
反応ガス B /SiH =1/100
【0045】
一般的に投入パワーを100〜200mW/cm とすることによって、微結晶珪素膜を得ることができる。またI型の半導体層の場合には、パワーを高くするのに加えて、シランを水素で10〜50倍程度希釈すると効果的である。しかしながら水素希釈を行うと、成膜速度が低下する。
【0046】
〔実施例5〕
本実施例は、他の実施例で示すようなプラズマCVD法で形成れた珪素膜に対して、フィルム状の基体(基板)を加熱しない程度のパワーでレーザー光を照射する構成に関する。
【0047】
ガラス基板上に形成された非晶質珪素膜に対してレーザー光(例えばKrFエキシマレーザー光)を照射して、結晶性珪素膜に変成する技術が知られている。また珪素膜に対して、一導電型を付与する不純物イオンを注入した後に、レーザー光を照射することによって、結晶化(イオンの注入により珪素膜は非晶質化する)と不純物イオンの活性化を行う技術が知られている。
【0048】
本実施例に示す構成は、上記のようなレーザー光の照射プロセスを利用したものであって、図1の非晶質珪素膜105や図2の非晶質珪素膜203や204に対して極弱いレーザー光を照射し、非晶質珪素膜を結晶化させることを特徴とする。また予め成膜される膜が微結晶珪素膜である場合には、その結晶性を向上させることができる。
【0049】
レーザー光としては、KrFエキシマレーザーやXeClエキシマレーザーを用いればよい。またその照射エネルギーは、10〜50mJ/cm とし、樹脂基板101または201に対して熱的なダメージを与えないようにすることが重要である。
【0050】
【発明の効果】
本明細書に開示する発明を採用することにより、アクティブマトリクス型の液晶表示装置において、
・装置自体の厚さを薄くすることができる。
・重量を軽くすることができる。
・外力によって基板が割れたりしないものを得ることができる。
・柔軟性を有するものを得ることができる。
このような液晶表示装置は、広い用途に利用することができ、極めて有用なものである。
【図面の簡単な説明】
【図1】実施例の薄膜トランジスタの作製工程を示す図。
【図2】実施例の薄膜トランジスタの作製工程を示す図。
【図3】液晶パネルの断面の概略を示す図。
【符号の説明】
101、201 PETフィルム基板(ポリエチレンテレフタレート)
301、302
102、202 アクリル樹脂層
303
103、207 ゲイト電極
104、206 ゲイト絶縁膜
105、203 実質的に真性な非晶質珪素膜
106 エッチングストッパー層
107 N型の非晶質珪素膜
108 ソース電極
109 ドレイン電極
110 層間絶縁膜
111、209 画素電極
205 ソース領域
204 ドレイン領域
304 対向電極
305 薄膜トランジスタ
306 画素電極
307、308 配向膜
309 液晶材料
[0001]
TECHNICAL FIELD OF THE INVENTION
The invention disclosed in this specification relates to a structure of a thin film transistor formed over a substrate having flexibility (flexible mechanical properties) such as a resin substrate (including an industrial plastic substrate) and a manufacturing method thereof. In addition, the present invention relates to an active matrix liquid crystal display device including the thin film transistor.
[0002]
[Prior art]
Thin film transistors formed on a glass substrate or a quartz substrate are known. The thin film transistor formed on this glass substrate is mainly used for an active matrix type liquid crystal display device. An active matrix liquid crystal display device can perform high-speed moving images and fine display, and is expected to replace a simple matrix liquid crystal display device.
[0003]
An active matrix type liquid crystal display device is one in which one or more thin film transistors are arranged as switching elements in each pixel, and electric charges that enter and exit pixel electrodes are controlled by the thin film transistors. A glass substrate or a quartz substrate is used as the substrate because visible light needs to be transmitted through the liquid crystal display device.
[0004]
On the other hand, liquid crystal display devices are expected as display means having a very wide range of applications. For example, it is expected to be used as a display unit used in card-type computers, portable computers, and portable electronic devices such as various communication devices. In the display means used in these portable electronic devices, more advanced information is required to be displayed in accordance with the sophistication of information to be handled. For example, there is a demand for a function of displaying not only numbers and symbols but also finer image information and moving images.
[0005]
When a function of displaying fine image information or a moving image is required by a liquid crystal display device, it is necessary to use an active matrix type liquid crystal display device. However, when a glass substrate or a quartz substrate is used as the substrate,
-There is a limit to reducing the thickness of the liquid crystal display device itself.
・ Weight increases.
-If the thickness of the substrate is reduced to reduce the weight, the substrate will crack.
-The substrate is not flexible.
There is a problem.
[0006]
In particular, card-type electronic devices are required to have the flexibility not to be damaged even when a small amount of stress is applied in handling them. Therefore, the liquid crystal display device incorporated in the electronic devices has the same flexibility (flexibility). Required.
[0007]
[Problems to be solved by the invention]
An object of the invention disclosed in this specification is to provide an active matrix liquid crystal display device having flexibility.
[0008]
[Means for Solving the Problems]
As a method for giving flexibility to a liquid crystal display device, there is a method using a plastic substrate or a resin substrate having a light-transmitting property as a substrate. However, the resin substrate has a problem that it is technically difficult to form a thin film transistor on the resin substrate due to its heat resistance.
[0009]
Therefore, the invention disclosed in this specification is characterized by solving the above-mentioned difficulties by employing the following configuration. One of the semiconductor devices according to the invention disclosed in this specification includes a flexible substrate, a resin layer provided over the flexible substrate, and a thin film transistor provided over the resin layer. And the flexible substrate is a resin substrate .
[0010]
FIG. 1 shows a specific example of the above configuration. In the configuration shown in FIG. 1, a resin layer 102 is formed in contact with a PET film (thickness: 100 μm) which is a film-shaped resin substrate, and an inverted staged thin film transistor is formed thereon.
[0011]
As the film-shaped resin substrate, a material selected from PET (polyethylene terephthalate), PEN (polyethylene naphthalate), PES (polyethylene sulfite), and polyimide can be used. The conditions required here are to have flexibility and to have translucency. In addition, it is desirable to be able to withstand as high a temperature as possible. In general, when the heating temperature of these resin substrates is increased to about 200 ° C. or higher, oligomers (polymer having a diameter of about 1 μm) precipitate on the surface or generate gas, and a semiconductor layer is formed thereon. It becomes extremely difficult to form. Therefore, it is necessary that the heat-resistant temperature be as high as possible.
[0012]
In the above structure, the resin layer has a function of flattening the surface of the resin substrate. The meaning of the flattening includes a function of preventing oligomers from being generated on the surface of the resin substrate in a step involving heating such as formation of a semiconductor layer.
[0013]
For this resin layer, an acrylic resin selected from methyl acrylate, ethyl acrylate, butyl acrylate, and 2-ethylhexyl acrylate can be used. By forming this resin layer, even when a resin substrate is used, inconvenience in manufacturing the above-described thin film transistor can be suppressed.
[0014]
Hereinafter, a method for manufacturing the semiconductor device of the present invention having the above structure will be described. One of the manufacturing methods includes a step of forming a resin layer on a film-like resin substrate, a step of forming a semiconductor layer on the resin layer by a plasma CVD method, and a step of forming a thin film transistor using the semiconductor layer and, that have a.
[0015]
One of the other manufacturing methods is a step of heating the film-shaped resin substrate at a predetermined temperature to measure degassing from the resin substrate, a step of forming a resin layer on the film-shaped resin substrate, forming a semiconductor layer by plasma CVD method on the resin layer, that having a, forming a thin film transistor using the semiconductor layer.
[0016]
In the above manufacturing method , the reason why the heat treatment is performed and the degassing from the resin substrate is measured is to prevent the degassing phenomenon from occurring from the resin substrate in a process following the heating. For example, if degassing from the resin substrate occurs during the formation of the semiconductor thin film on the resin substrate, large pinholes will be formed in the semiconductor thin film, and the electrical characteristics will be greatly impaired. Will be. Therefore, by performing the heat treatment at a temperature higher than the heating temperature applied in the subsequent process in advance and degassing from the resin substrate, the degassing phenomenon from the resin substrate in the later process is suppressed. can do.
[0017]
One of the other manufacturing methods is a step of heating a film-shaped resin substrate at a predetermined temperature, a step of forming a resin layer on the film-shaped resin substrate, and a step of forming a semiconductor layer on the resin layer by plasma CVD. forming by law, has a step of forming a thin film transistor, the using the semiconductor layer, the formation of the semiconductor layer in the plasma CVD method, intends row heated at the predetermined temperature or lower.
[0018]
One of the other manufacturing methods is a step of heating a film-shaped resin substrate at a predetermined temperature, a step of forming a resin layer on the film-shaped resin substrate, and a step of forming a semiconductor layer on the resin layer by plasma CVD. forming by law, and a step of forming a thin film transistor using the semiconductor layer, wherein the predetermined temperature, Ru higher temperatures der than the heating temperature in the other steps.
[0019]
Further, a semiconductor device according to another invention includes a flexible substrate, a resin layer provided over the flexible substrate, a thin film transistor provided over the resin layer, The substrate having an interlayer insulating layer provided above and a pixel electrode provided above the interlayer insulating layer and electrically connected to the thin film transistor, wherein the flexible substrate is a resin substrate. And
[0020]
FIG. 1 shows a specific example of the above configuration. The configuration shown in FIG. 1 includes a resin substrate 101 , a pixel electrode 111 , a thin film transistor connected to the pixel electrode 111 , an interlayer insulating layer 110 provided above the thin film transistor, and a resin layer for planarizing the surface of the resin substrate 101. 102 is shown.
[0021]
【Example】
[Example 1]
This embodiment shows an example in which an inverted staged thin film transistor is formed on a PET (polyethylene terephthalate) substrate which is an organic resin substrate.
[0022]
First, as shown in FIG. 1A, a PET film 101 having a thickness of 100 μm is prepared and subjected to a heat treatment for degassing. This heat treatment needs to be performed at a temperature equal to or higher than the highest temperature applied in a later process. In the process shown in this embodiment, the temperature of 160 ° C. at the time of forming the amorphous silicon film by the plasma CVD method is the maximum heating temperature. Therefore, the heat treatment for degassing from the PET film is 180 °. Perform at ° C.
[0023]
An acrylic resin layer 102 is formed on the PET film. For example, methyl acrylate can be used as the acrylic resin. The acrylic resin layer 102 is for preventing oligomers from being generated on the surface of the PET film in a later process in which heat is applied. In addition, the acrylic resin layer 102 has a function of flattening irregularities on the surface of the PET film. Generally, the surface of a PET film usually has irregularities on the order of several hundreds of .mu.m to 1 .mu.m. Such irregularities have a large electrical effect on the semiconductor layer having a thickness of several hundreds of square meters. Therefore, it is extremely important to flatten the base on which the semiconductor layer is formed.
[0024]
Next, a gate electrode 103 made of aluminum is formed. The formation of the gate electrode is performed by forming an aluminum film to a thickness of 2000 to 5000 (here, 3000) by a sputtering method and performing a known patterning by a photolithography process. Etching is performed so that the side surface of the pattern is tapered. (Fig. 1 (A))
[0025]
Next, a silicon oxide film 104 functioning as a gate insulating film is formed to a thickness of 1000 ° by a sputtering method. Instead of a silicon oxide film, a silicon nitride film may be used as the gate insulating film.
[0026]
Next, a substantially intrinsic (I-type) amorphous silicon film 105 is formed to a thickness of 500 ° by plasma CVD. The film forming conditions are shown below.
[0027]
Film formation temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 20 mW / cm 2
Reaction gas SiH 4
Here, film formation is performed using a parallel plate type plasma CVD apparatus. The heating is a heating temperature of the substrate by a heater arranged in a substrate stage on which the resin substrate is placed. Thus, the state shown in FIG. 1B is obtained.
[0028]
In a later step, a silicon oxide film functioning as an etching stopper is formed by a sputtering method, and the etching stopper 106 is formed by patterning.
[0029]
Next, an N-type amorphous silicon film 107 is formed to a thickness of 300 ° by a parallel plate type plasma CVD method. The film forming conditions are shown below.
Film formation temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 20 mW / cm 2
Reaction gas B 2 H 6 / SiH 4 = 1/100
[0030]
Thus, the state shown in FIG. 1C is obtained. Thereafter, patterning is performed by Dora Lee etching on the amorphous silicon film 105 of an amorphous silicon film 107 and the substantially intrinsic N-type (I type). Then, an aluminum film is formed to a thickness of 3000 ° by the sputtering method. Further, by etching this aluminum film and the N-type amorphous silicon film thereunder, a source electrode 108 and a drain electrode 109 are formed. In this etching step, the source / drain is reliably separated by the action of the etching stopper 106. (Fig. 1 (D))
[0031]
Then, an interlayer insulating layer 110 is formed to a thickness of 6000 ° using a resin material such as a silicon oxide film or polyimide. In the case of forming a silicon oxide film, a coating solution for forming a silicon oxide film may be used. Finally, a contact hole is formed, and the pixel electrode 111 is formed using ITO. As described above, a thin film transistor arranged on each pixel electrode of an active matrix liquid crystal display device can be obtained using a light-transmitting resin substrate. (FIG. 1 (E))
[0032]
[Example 2]
In this embodiment, an example in which an active matrix liquid crystal display device is formed using the thin film transistor described in Embodiment 1 will be described. FIG. 3 shows a cross section of the liquid crystal electro-optical device shown in this embodiment.
[0033]
In FIG. 3, reference numerals 301 and 302 denote PET films each having a thickness of 100 μm and constituting a pair of substrates. An acrylic resin layer 303 functions as a flattening layer. 306 is a pixel electrode. FIG. 3 shows a configuration for two pixels.
[0034]
304 is a counter electrode. 307 and 308 are alignment films for aligning the liquid crystal 309. As the liquid crystal 309, a TN liquid crystal, an STN liquid crystal, a ferroelectric liquid crystal, or the like can be used. Generally, a TN liquid crystal is used. Further, as the thickness of the liquid crystal layer, about several μm to 10 μm is used.
[0035]
A thin film transistor 305 is connected to the pixel electrode 306, and charges entering and exiting the pixel electrode 306 are controlled by the thin film transistor 305. Here, the configuration of one pixel electrode 306 is shown as a representative, but similar configurations are formed in other required numbers.
[0036]
In the configuration shown in FIG. 3, since the substrates 301 and 302 have flexibility, the entire liquid crystal panel can be made flexible.
[0037]
[Example 3]
This embodiment shows an example in which a Coplanar thin film transistor used for an active matrix liquid crystal display device is manufactured. FIG. 2 illustrates a manufacturing process of the thin film transistor described in this embodiment. First, a PET film 201 having a thickness of 100 μm is prepared as a film-shaped organic resin substrate. Then, heat treatment at 180 ° C. is added to promote degasification from the PET film. Then, a layer 202 made of an acrylic resin is formed on the surface. Here, ethyl acrylate is used as the acrylic resin.
[0038]
Next, a substantially intrinsic (I-type) semiconductor layer 203 in which a channel formation region is formed is formed by a plasma CVD method. The film forming conditions are shown below.
Film formation temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 20 mW / cm 2
Reaction gas SiH 4
Here, film formation is performed using a parallel plate type plasma CVD apparatus.
[0039]
Further, an N-type amorphous silicon film is formed to a thickness of 300 ° by a parallel plate type plasma CVD method. The film forming conditions are shown below.
Film formation temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 20 mW / cm 2
Reaction gas B 2 H 6 / SiH 4 = 1/100
[0040]
Then, the source region 205 and the drain region 204 are formed by patterning the N-type amorphous silicon film. (Fig. 2 (A))
[0041]
Then, a gate insulating film 206 is formed by forming a silicon oxide film or a silicon nitride film serving as a gate insulating film by a sputtering method and performing patterning. Further, a gate electrode 207 is formed of aluminum. (FIG. 2 (B))
[0042]
Next, a polyimide layer 208 is formed to a thickness of 5000 ° as an interlayer insulating film. Further, a contact hole is formed, and an ITO electrode 209 serving as a pixel electrode is formed by a sputtering method, thereby completing a thin film transistor. (Fig. 2 (C))
[0043]
[Example 4]
In this embodiment, an example in which a semiconductor layer is formed using a microcrystalline semiconductor film in the structure described in Embodiment 1 or Embodiment 2 will be described. First, film forming conditions when a substantially intrinsic semiconductor layer is a microcrystalline semiconductor layer will be described.
Film formation temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 150 mW / cm 2
Reaction gas SiH 4 / H 2 = 1/30
Here, film formation is performed using a parallel plate type plasma CVD apparatus.
[0044]
Next, conditions for forming an N-type microcrystalline silicon film will be described. This is also an example in which a film is formed using a parallel plate type plasma CVD apparatus.
Film formation temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 150 mW / cm 2
Reaction gas B 2 H 6 / SiH 4 = 1/100
[0045]
Generally, by setting the input power to 100 to 200 mW / cm 2 , a microcrystalline silicon film can be obtained. In the case of an I-type semiconductor layer, in addition to increasing the power, it is effective to dilute silane about 10 to 50 times with hydrogen. However, when hydrogen is diluted, the film formation rate is reduced.
[0046]
[Example 5]
This embodiment relates to a configuration in which a silicon film formed by a plasma CVD method as shown in another embodiment is irradiated with laser light at a power that does not heat a film-like base (substrate).
[0047]
A technique is known in which an amorphous silicon film formed on a glass substrate is irradiated with laser light (for example, KrF excimer laser light) to transform the amorphous silicon film into a crystalline silicon film. The semiconductor film is irradiated with laser light after implanting impurity ions imparting one conductivity type to the silicon film, so that the silicon film is crystallized (the silicon film becomes amorphous by ion implantation) and the impurity ions are activated. Techniques for performing are known.
[0048]
The configuration shown in this embodiment utilizes the above-described laser beam irradiation process, and is extremely different from the amorphous silicon film 105 in FIG. 1 and the amorphous silicon films 203 and 204 in FIG. It is characterized by irradiating a weak laser beam to crystallize an amorphous silicon film. In the case where the film formed in advance is a microcrystalline silicon film, its crystallinity can be improved.
[0049]
As a laser beam, a KrF excimer laser or a XeCl excimer laser may be used. It is important that the irradiation energy is 10 to 50 mJ / cm 2 so that the resin substrate 101 or 201 is not thermally damaged.
[0050]
【The invention's effect】
By employing the invention disclosed in this specification, in an active matrix liquid crystal display device,
-The thickness of the device itself can be reduced.
・ The weight can be reduced.
-A substrate that does not break the substrate due to external force can be obtained.
-A product having flexibility can be obtained.
Such a liquid crystal display device can be used for a wide range of applications and is extremely useful.
[Brief description of the drawings]
FIG. 1 is a diagram showing a manufacturing process of a thin film transistor of an example.
FIG. 2 is a diagram showing a manufacturing process of a thin film transistor of an example.
FIG. 3 is a diagram schematically illustrating a cross section of a liquid crystal panel.
[Explanation of symbols]
101, 201 PET film substrate (polyethylene terephthalate)
301, 302
102, 202 Acrylic resin layer 303
103, 207 Gate electrodes 104, 206 Gate insulating films 105, 203 Substantially intrinsic amorphous silicon film 106 Etching stopper layer 107 N-type amorphous silicon film 108 Source electrode 109 Drain electrode 110 Interlayer insulating films 111, 209 Pixel electrode 205 Source region 204 Drain region 304 Counter electrode 305 Thin film transistor 306 Pixel electrode 307, 308 Alignment film 309 Liquid crystal material

Claims (17)

可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層及び該樹脂層の上方に設けられた薄膜トランジスタを有し、
前記可撓性を有する基板は、樹脂基板であることを特徴とする半導体装置。
A substrate having flexibility, a resin layer provided over the substrate having flexibility, and a thin film transistor provided over the resin layer;
The semiconductor device, wherein the flexible substrate is a resin substrate.
可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層及び該樹脂層の上方に設けられた薄膜トランジスタを有し、
前記可撓性を有する基板は、プラスチック基板であることを特徴とする半導体装置。
A substrate having flexibility, a resin layer provided over the substrate having flexibility, and a thin film transistor provided over the resin layer;
The semiconductor device, wherein the flexible substrate is a plastic substrate.
可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層及び該樹脂層の上方に設けられた薄膜トランジスタを有し、
前記可撓性を有する基板は、ポリエチレンテレフタレート基板、ポリエチレンナフタレート基板、ポリエチレンサルファイト基板またはポリイミド基板であることを特徴とする半導体装置。
A substrate having flexibility, a resin layer provided over the substrate having flexibility, and a thin film transistor provided over the resin layer;
A semiconductor device, wherein the flexible substrate is a polyethylene terephthalate substrate, a polyethylene naphthalate substrate, a polyethylene sulphite substrate or a polyimide substrate.
可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層及び該樹脂層の上方に設けられた逆スタガ型の薄膜トランジスタを有し、
前記可撓性を有する基板は、樹脂基板であることを特徴とする半導体装置。
A flexible substrate, a resin layer provided above the flexible substrate, and an inverted staggered thin film transistor provided above the resin layer,
The semiconductor device, wherein the flexible substrate is a resin substrate.
可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層及び該樹脂層の上方に設けられた逆スタガ型の薄膜トランジスタを有し、
前記可撓性を有する基板は、プラスチック基板であることを特徴とする半導体装置。
A flexible substrate, a resin layer provided above the flexible substrate, and an inverted staggered thin film transistor provided above the resin layer,
The semiconductor device, wherein the flexible substrate is a plastic substrate.
可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層及び該樹脂層の上方に設けられた逆スタガ型の薄膜トランジスタを有し、
前記可撓性を有する基板は、ポリエチレンテレフタレート基板、ポリエチレンナフタレート基板、ポリエチレンサルファイト基板またはポリイミド基板であることを特徴とする半導体装置。
A flexible substrate, a resin layer provided above the flexible substrate, and an inverted staggered thin film transistor provided above the resin layer,
A semiconductor device, wherein the flexible substrate is a polyethylene terephthalate substrate, a polyethylene naphthalate substrate, a polyethylene sulphite substrate or a polyimide substrate.
可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層、該樹脂層の上方に設けられた薄膜トランジスタ、該薄膜トランジスタの上方に設けられた層間絶縁層及び該層間絶縁層の上方に設けられるとともに前記薄膜トランジスタに電気的に接続された画素電極を有し、
前記可撓性を有する基板は、樹脂基板であることを特徴とする半導体装置。
A flexible substrate, a resin layer provided over a substrate having the flexible, thin film transistor provided above the resin layer, an interlayer insulating layer disposed above the thin film transistor and the interlayer insulating layer Having a pixel electrode provided above and electrically connected to the thin film transistor,
The semiconductor device, wherein the flexible substrate is a resin substrate.
可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層、該樹脂層の上方に設けられた薄膜トランジスタ、該薄膜トランジスタの上方に設けられた層間絶縁層及び該層間絶縁層の上方に設けられるとともに前記薄膜トランジスタに電気的に接続された画素電極を有し、
前記可撓性を有する基板は、プラスチック基板であることを特徴とする半導体装置。
A flexible substrate, a resin layer provided over a substrate having the flexible, thin film transistor provided above the resin layer, an interlayer insulating layer disposed above the thin film transistor and the interlayer insulating layer Having a pixel electrode provided above and electrically connected to the thin film transistor,
The semiconductor device, wherein the flexible substrate is a plastic substrate.
可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層、該樹脂層の上方に設けられた薄膜トランジスタ、該薄膜トランジスタの上方に設けられた層間絶縁層及び該層間絶縁層の上方に設けられるとともに前記薄膜トランジスタに電気的に接続された画素電極を有し、
前記可撓性を有する基板は、ポリエチレンテレフタレート基板、ポリエチレンナフタレート基板、ポリエチレンサルファイト基板またはポリイミド基板であることを特徴とする半導体装置。
A flexible substrate, a resin layer provided over a substrate having the flexible, thin film transistor provided above the resin layer, an interlayer insulating layer disposed above the thin film transistor and the interlayer insulating layer Having a pixel electrode provided above and electrically connected to the thin film transistor,
A semiconductor device, wherein the flexible substrate is a polyethylene terephthalate substrate, a polyethylene naphthalate substrate, a polyethylene sulphite substrate or a polyimide substrate.
可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層、該樹脂層の上方に設けられた逆スタガ型の薄膜トランジスタ、該薄膜トランジスタの上方に設けられた層間絶縁層及び該層間絶縁層の上方に設けられるとともに前記薄膜トランジスタに電気的に接続された画素電極を有し、
前記可撓性を有する基板は、樹脂基板であることを特徴とする半導体装置。
A flexible substrate, a resin layer provided above the flexible substrate, an inverted staggered thin film transistor provided above the resin layer, an interlayer insulating layer provided above the thin film transistor, and have electrically connected to the pixel electrode on the TFT with provided above the interlayer insulating layer,
The semiconductor device, wherein the flexible substrate is a resin substrate.
可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層、該樹脂層の上方に設けられた逆スタガ型の薄膜トランジスタ、該薄膜トランジスタの上方に設けられた層間絶縁層及び該層間絶縁層の上方に設けられるとともに前記薄膜トランジスタに電気的に接続された画素電極を有し、
前記可撓性を有する基板は、プラスチック基板であることを特徴とする半導体装置。
A flexible substrate, a resin layer provided above the flexible substrate, an inverted staggered thin film transistor provided above the resin layer, an interlayer insulating layer provided above the thin film transistor, and have electrically connected to the pixel electrode on the TFT with provided above the interlayer insulating layer,
The semiconductor device, wherein the flexible substrate is a plastic substrate.
可撓性を有する基板、該可撓性を有する基板の上方に設けられた樹脂層、該樹脂層の上方に設けられた逆スタガ型の薄膜トランジスタ、該薄膜トランジスタの上方に設けられた層間絶縁層及び該層間絶縁層の上方に設けられるとともに前記薄膜トランジスタに電気的に接続された画素電極を有し、
前記可撓性を有する基板は、ポリエチレンテレフタレート基板、ポリエチレンナフタレート基板、ポリエチレンサルファイト基板またはポリイミド基板であることを特徴とする半導体装置。
A flexible substrate, a resin layer provided above the flexible substrate, an inverted staggered thin film transistor provided above the resin layer, an interlayer insulating layer provided above the thin film transistor, and have electrically connected to the pixel electrode on the TFT with provided above the interlayer insulating layer,
A semiconductor device, wherein the flexible substrate is a polyethylene terephthalate substrate, a polyethylene naphthalate substrate, a polyethylene sulphite substrate or a polyimide substrate.
請求項1乃至請求項12のいずれか一項において、前記可撓性基板は、凹凸を有することを特徴とする半導体装置。13. The semiconductor device according to claim 1, wherein the flexible substrate has irregularities. 請求項1乃至請求項13のいずれか一項において、前記薄膜トランジスタのゲイト絶縁膜は、窒化珪素膜を含むことを特徴とする半導体装置。 14. The semiconductor device according to claim 1, wherein the gate insulating film of the thin film transistor includes a silicon nitride film. 請求項1乃至請求項14のいずれか一項において、前記樹脂層は、アクリル樹脂層であることを特徴とする半導体装置。15. The semiconductor device according to claim 1, wherein the resin layer is an acrylic resin layer. 請求項1乃至請求項14のいずれか一項において、前記樹脂層は、アクリル酸メチルエステル樹脂層、アクリル酸エチルエステル樹脂層、アクリル酸ブチルエステル樹脂層またはアクリル酸2−エチルヘキシルエステル樹脂層であることを特徴とする半導体装置。15. The resin layer according to claim 1, wherein the resin layer is a methyl acrylate resin layer, an ethyl acrylate resin layer, a butyl acrylate resin layer, or a 2-ethylhexyl acrylate resin layer. A semiconductor device characterized by the above-mentioned. 請求項1乃至請求項16のいずれか一項において、前記樹脂層の表面は、平坦であることを特徴とする半導体装置。17. The semiconductor device according to claim 1, wherein a surface of the resin layer is flat.
JP31439297A 1997-10-30 1997-10-30 Semiconductor device Expired - Lifetime JP3571197B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31439297A JP3571197B2 (en) 1997-10-30 1997-10-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31439297A JP3571197B2 (en) 1997-10-30 1997-10-30 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP33916294A Division JP2900229B2 (en) 1994-12-27 1994-12-27 Semiconductor device, manufacturing method thereof, and electro-optical device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2001340759A Division JP3535132B2 (en) 2001-11-06 2001-11-06 Portable electronic devices
JP2004139863A Division JP4060287B2 (en) 2004-05-10 2004-05-10 Card type electronic equipment

Publications (2)

Publication Number Publication Date
JPH10144930A JPH10144930A (en) 1998-05-29
JP3571197B2 true JP3571197B2 (en) 2004-09-29

Family

ID=18052801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31439297A Expired - Lifetime JP3571197B2 (en) 1997-10-30 1997-10-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3571197B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849292B2 (en) * 1999-11-22 2012-01-11 ソニー株式会社 Functional device and manufacturing method thereof
JP2002368224A (en) * 2001-06-04 2002-12-20 Sony Corp Functional device and manufacturing method therefor

Also Published As

Publication number Publication date
JPH10144930A (en) 1998-05-29

Similar Documents

Publication Publication Date Title
JP2900229B2 (en) Semiconductor device, manufacturing method thereof, and electro-optical device
US6362866B1 (en) Liquid crystal electrooptical device
US10068933B2 (en) Array substrate manufacturing method and array substrate
KR20010029895A (en) Semiconductor device and method of fabricating the same
KR101217662B1 (en) The thin film transistor using organic semiconductor material and method of fabricating the array substrate for LCD with the same
JP3571198B2 (en) Method for manufacturing display device
JP3571197B2 (en) Semiconductor device
JP3535132B2 (en) Portable electronic devices
JP4060289B2 (en) Portable computer
JP4060287B2 (en) Card type electronic equipment
JP4060290B2 (en) Semiconductor device
JP3866249B2 (en) Display device
JP4153020B2 (en) Semiconductor device and manufacturing method thereof
CN102446975A (en) Thin film transistor and flat panel display device including the same
KR100832885B1 (en) Thin film transistor and method of manufacturing thereof in Liquid Crystal Display Device
KR100492728B1 (en) A liquid crystal display device having partially removed activation layer in drain region and method of fabricating thereof
JP3724710B2 (en) Electrode substrate manufacturing method
JP2002026334A (en) Thin film transistor, liquid crystal display device, and electroluminescence display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040623

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term