JP3570338B2 - Power supply reverse connection protection circuit - Google Patents

Power supply reverse connection protection circuit Download PDF

Info

Publication number
JP3570338B2
JP3570338B2 JP2000130310A JP2000130310A JP3570338B2 JP 3570338 B2 JP3570338 B2 JP 3570338B2 JP 2000130310 A JP2000130310 A JP 2000130310A JP 2000130310 A JP2000130310 A JP 2000130310A JP 3570338 B2 JP3570338 B2 JP 3570338B2
Authority
JP
Japan
Prior art keywords
power supply
circuit
transistor
voltage
reverse connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000130310A
Other languages
Japanese (ja)
Other versions
JP2001314032A (en
Inventor
祖父江  聡
淳一 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000130310A priority Critical patent/JP3570338B2/en
Publication of JP2001314032A publication Critical patent/JP2001314032A/en
Application granted granted Critical
Publication of JP3570338B2 publication Critical patent/JP3570338B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、電気回路に電源が逆接続された場合に当該電気回路を保護する電源逆接続保護回路に関する。
【0002】
【発明が解決しようとする課題】
図9には、この種の電源逆接続保護回路をIC(集積回路)に適用した一例が示されている。この図9において、正側の電源端子1と負側の電源端子2との間には、ダイオード3と保護対象となる電気回路4とが直列に接続されている。この電気回路4は、定電流回路5と、カレントミラー回路6と、カレントミラー回路6の負荷回路である機能回路7、8とから構成されており、ICとして極めて一般的に用いられる回路構成となっている。
【0003】
そして、電源(図示せず)が電源端子1、2に正常に接続(順接続)されて、電源端子1、2間に正規の極性の電源電圧が印加されると、ダイオード3を介して電源から電気回路4に対し電流が供給される。一方、電源が逆接続されて電源端子2の電位が電源端子1の電位よりも高い場合には、ダイオード3により電流が阻止される。従って、たとえ電気回路4が電源端子2側からダイオード3のカソード側に電流を流し得る回路構成となっていても、電気回路4に電流が流れることがなくなり、電源逆接続に対し電気回路4が保護される。
【0004】
しかしながら、上記電源逆接続保護回路を構成するダイオード3は、電源が順接続された正常動作状態において電気回路4に対しその全動作電流を流さなければならないため、大きな電流容量を必要とする。このため、例えばIC化された回路の場合、チップ面積が増大してコスト高となってしまう。また、電源が順接続されてダイオード3がオン状態となっても、ダイオード3のアノード・カソード間には順方向電圧(例えば400mV〜800mV)が残存するので、電源電圧が低下した場合において電気回路4が動作を維持できる最低電源電圧(低電圧動作限界)を引き上げてしまうことになる。
【0005】
これに対し、低電圧動作限界を改善した電源逆接続保護回路が特開平5−260652号公報に開示されている。図10には、この電源逆接続保護回路の適用例が示されている。この図10において、電源端子1と電気回路4との間には、前記ダイオード3に替えてPNPトランジスタ9のエミッタ・コレクタ間が接続されており、そのトランジスタ9のベースと電源端子2との間には抵抗10が接続されている。
【0006】
この構成において、電源が順接続されると、抵抗10を介してトランジスタ9にベース電流が流れ、トランジスタ9はオン状態となって電気回路4に電流が供給される。一方、電源が逆接続されると、トランジスタ9のベースに抵抗10を介して電源端子2の電位が印加されるので、そのベース・エミッタ間が逆バイアスとなる。その結果、トランジスタ9はオフ状態となり、電気回路4が保護される。
【0007】
しかしながら、この回路構成においてもトランジスタ9は大きな電流容量が必要なので、チップ面積が増大しコスト高になるという問題は残る。さらに、電源順接続時において、トランジスタ9のエミッタ・コレクタ間には少なくとも飽和電圧(例えば50mV〜200mV)が残存する。従って、図9に示した構成に対し低電圧動作限界はやや改善されるものの、依然として低電圧動作限界が引き上げられてしまう。
【0008】
本発明は、上記事情に鑑みてなされたもので、その目的は、カレントミラー回路とその負荷回路とからなる電気回路に対して、電源が逆接続された場合に当該電気回路を保護するとともに、簡単且つ低コストに構成できしかも低電圧動作限界を引き上げることのない電源逆接続保護回路を提供することにある。
【0009】
【課題を解決するための手段】
請求項1に記載した手段によれば、電源が逆接続されて第1および第2の電源線に逆極性の電圧が印加された場合、共通接続線と第2の電源線との間に接続された一方向性通電回路が通電状態となり、この一方向性通電回路を介して第1の電源線と共通接続線との間に接続されたバイアス回路に電流が流れる。これにより、バイアス回路の両端に電圧が発生し、共通接続線の電位つまりカレントミラー回路を構成する各トランジスタの制御端子の電位が、第2の電源線の電位に近付く。その結果、負荷回路に接続されるトランジスタの主端子(例えば、コレクタやドレイン)とトランジスタの制御端子(例えば、ベースやゲート)との電位差が小さくなり、トランジスタはオフ状態となる。
【0010】
つまり、電源が逆接続された場合、カレントミラー回路を構成する各トランジスタ自体がオフ状態となって、逆方向に流れる電流を遮断して電気回路が保護される。従って、従来構成とは異なり、電源逆接続時にその逆電圧を阻止するための新たな素子を付加する必要がなく、構成が簡単になり低コスト化が図られる。また、IC化する場合にあっても、チップ面積の増加が少ない。
【0011】
一方、第1および第2の電源線に電源から所定極性の電圧が印加された場合、一方向性通電回路は非通電状態となる。また、第1の電源線と共通接続線との間に接続されたバイアス回路は、カレントミラー回路の動作に悪影響を与えない。これにより、第1の電源線からカレントミラー回路を介して負荷回路に動作電流が供給される。
【0012】
電源逆接続保護回路は、第1および第2の電源線に介在されるのではなく、第1の電源線と第2の電源線との間に設けられている。従って、電源が正常に接続された場合において、一方向性通電回路に動作電流が流れず、そこでの損失が発生しない。また、当該電源逆接続保護回路を付加しても電気回路に印加される電源電圧が低下することがないので、電源電圧に対する電気回路の低電圧動作限界が引き上げられることもない。
【0013】
請求項2に記載した手段によれば、一方向性通電回路をダイオードにより構成したので、回路構成が簡単となる。
請求項3に記載した手段によれば、一方向性通電回路を順方向電圧がより小さいショットキーバリアダイオードにより構成したので、電源逆接続時に、カレントミラー回路を構成する各トランジスタの制御端子の電位が第2の電源線の電位に一層近付く。これにより、各トランジスタはより確実にオフ状態になるとともに、負荷回路への逆電圧印加を防止できる。
【0014】
請求項4に記載した手段によれば、一方向性通電回路を、等価的にダイオードを構成するように接続されたバイポーラトランジスタにより構成したので、回路構成が簡単となる。
【0015】
請求項5に記載した手段によれば、一方向性通電回路はトランジスタであって、その制御端子は直接または抵抗等を介して第1の電源線に接続されているので、電源逆接続時において、当該トランジスタの制御端子と(第2の電源線に接続された)主端子との間に電圧が印加され当該トランジスタがオン状態となる。このオン状態において当該トランジスタの主端子間電圧(例えばコレクタ・エミッタ間電圧、ドレイン・ソース間電圧:一方向性通電回路の両端電圧に相当)は非常に小さくなるので、カレントミラー回路を構成する各トランジスタの制御端子の電位が第2の電源線の電位に一層近付く。これにより、各トランジスタはより確実にオフ状態になるとともに、負荷回路への逆電圧印加を防止できる。
【0016】
請求項6に記載した手段によれば、FETのゲートと(第2の電源線に接続された)ソースとの間の電圧が0であるため、電源が正常に接続された場合FETは非通電状態となる。一方、電源が逆接続された場合には、FETのソースとドレインとの関係が入れ替わるため、FETは通電状態となる。
【0017】
請求項7に記載した手段によれば、バイアス回路は抵抗であるので、回路構成が簡単となる。
請求項8に記載した手段によれば、電源逆接続保護回路は絶縁分離構造を有する集積回路として構成されているので、接合分離構造を有するものとは異なり、寄生トランジスタが形成されず、電源逆接続時において貫通電流が流れることを防止できる。
【0018】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の電源逆接続保護回路をIC(集積回路)として構成した第1の実施形態について図1ないし図4を参照しながら説明する。
図1は、IC内部の電気的構成を概略的に示している。この図1において、IC11の正側電源端子12および負側電源端子13には、それぞれ、IC11の外部に設けられた電源(図示せず)の正側端子および負側端子が接続され(順接続)、IC11はその電源から電源電圧VBの供給を受けて動作するようになっている。
【0019】
正側電源端子12および負側電源端子13には、それぞれ、IC11内部の各回路に電源電圧VBを供給するための正側電源線14(第1の電源線に相当)および負側電源線15(第2の電源線に相当)が接続されている。このうち正側電源線14には、PNPトランジスタ16、17、18から構成されるカレントミラー回路19が接続されている。すなわち、トランジスタ16、17、18の各エミッタは正側電源線14に接続され、各ベース(制御端子に相当)は共通のベースライン20(共通接続線に相当)に接続されている。
【0020】
トランジスタ16のコレクタと負側電源線15との間には定電流回路21が接続され、トランジスタ17、18の各コレクタと負側電源線15との間にはそれぞれ機能回路22、23(負荷回路に相当)が接続されている。こうした回路構成は、電気回路においてよく用いられる回路構成であって、特にICにおいては一般的な回路構成である。
【0021】
さらに、本実施形態の特徴として、正側電源線14と負側電源線15との間に、抵抗24(バイアス回路に相当)とダイオード25(一方向性通電回路に相当)とからなる電源逆接続保護回路26が接続されている。ここで、抵抗24は、正側電源線14とベースライン20との間に接続され、ダイオード25は、ベースライン20と負側電源線15との間に負側電源線15側をアノードとして接続されている。
【0022】
図2は、図1における定電流回路21と機能回路22、23を具体的に示した電気的構成図である。定電流回路21は、周知の自己バイアス方式による定電流回路である。トランジスタ16は2つのコレクタを備えており、その一方のコレクタと負側電源線15との間にはNPNトランジスタ27のコレクタ・エミッタ間が接続され、他方のコレクタと負側電源線15との間にはNPNトランジスタ28のコレクタ・エミッタ間と抵抗29とが接続されている。また、ベースライン20と負側電源線15との間には、抵抗30とPNPトランジスタ31のエミッタ・コレクタ間が接続されている。これらトランジスタ27、28、31の各ベースは、それぞれトランジスタ28のエミッタ、トランジスタ27のコレクタ、トランジスタ28のコレクタに接続されている。正側電源線14とトランジスタ27のコレクタとの間には起動用の抵抗32が接続されている。
【0023】
トランジスタ17のコレクタと負側電源線15との間に接続された機能回路22は、コンパレータの比較回路部であって、トランジスタ33、34からなる差動対と、カレントミラー接続されたトランジスタ35、36からなる能動負荷とから構成されている。IC11の非反転入力端子37および反転入力端子38は、それぞれ抵抗39、40を介してトランジスタ33、34のベースに接続されている。
【0024】
機能回路23は、コンパレータの出力回路部であって、トランジスタ18のコレクタと負側電源線15との間には、NPNトランジスタ41のコレクタ・エミッタ間およびNPNトランジスタ42のベース・エミッタ間が接続されている。トランジスタ41のベースには前記差動対の出力ノードつまりトランジスタ34のコレクタが接続され、トランジスタ42のコレクタはIC11の出力端子43に接続されている。
【0025】
さて、上記回路構成を持つIC11は、SOI(Silicon On Insulator)基板上に形成された絶縁分離構造となっている。図3(a)および(b)は、それぞれSOI基板上に形成されたラテラル型PNPトランジスタの平面図およびそのX−X線に沿った縦断面を模式的に示す斜視図である。
【0026】
この図3において、SOI基板44は、シリコン基板45の主表面上に絶縁膜であるシリコン酸化膜46を介して単結晶のシリコン層47を設けた構造となっている。また、シリコン層47には、その表面からシリコン酸化膜46に達するトレンチ48が形成されており、互いに絶縁分離された複数の素子形成用の島状領域が区画形成されている。
【0027】
この島状領域の表層部には、拡散によってP型のエミッタ領域49およびこのエミッタ領域49を取り囲む矩形閉ループ状のP型のコレクタ領域50が形成されている。この場合、シリコン層47がベース領域となり、コレクタ領域50の外部にベースコンタクト領域51が形成されている。
【0028】
次に、本実施形態の作用について説明する。
まず、電源が正側電源端子12および負側電源端子13に順接続された場合の動作について図2を用いて説明する。この場合、正側電源線14から起動用の抵抗32、トランジスタ28、抵抗29を介して起動電流が流れると、定電流回路21は定電流動作を開始する。その定電流値はトランジスタ27のベース・エミッタ間電圧と抵抗29の値によって決定され、その電流が、正側電源線14からトランジスタ16、28およよび抵抗29を介して負側電源線15に流れる。そして、トランジスタ16により、トランジスタ27にもこれと同じ電流が自己バイアス電流として流れる。つまり、トランジスタ27のコレクタ電流は一定となり、またトランジスタ27のコレクタ電位も一定となるので、この定電流回路21は電源電圧VBの変動の影響を受けにくくなっている。なお、トランジスタ31は、ベースライン20からベース電流を流し出すためのものである。
【0029】
この定電流回路21で生成された定電流は、カレントミラー回路19を介して、機能回路22、23に供給される。機能回路22、23はコンパレータを構成し、非反転入力端子37への入力電圧が反転入力端子38への入力電圧よりも高い場合にあっては、トランジスタ41がオン、トランジスタ42がオフとなり、非反転入力端子37への入力電圧が反転入力端子38への入力電圧よりも低い場合にあっては、トランジスタ41がオフ、トランジスタ42がオンとなる。
【0030】
この場合、ベースライン20の電圧は、トランジスタ16、17、18のベース・エミッタ間電圧をVfとしてほぼ(VB−Vf)となり、ダイオード25には逆方向電圧が印加されている。従って、ダイオード25はオフ状態(非通電状態)となっており、コンパレータの動作に影響を及ぼすことはない。また、抵抗24も、カレントミラー回路19の動作に悪影響を及ぼすことはない。
【0031】
続いて、IC11の正側電源端子12および負側電源端子13に、それぞれ電源の負側端子および正側端子が接続され(逆接続)、電源からIC11に逆極性の電源電圧(−VB)が印加された場合について以下に説明する。こうした逆接続は、例えば当該IC11を搭載した車載装置(図示せず)とバッテリー(電源)との結線を誤った場合などに発生する。
【0032】
この場合、負側電源線15が正側電源線14よりも高電位となるため、ダイオード25には抵抗24を介して順方向電圧が印加される。その結果、ダイオード25はオン状態(通電状態)となり、ベースライン20の電圧は、正側電源線14の電位を0Vとして負側電源線15の電圧VBよりもVfだけ低い電圧(VB−Vf)となる。
【0033】
カレントミラー回路19を構成するトランジスタ16、17、18はPNP型であって、逆電圧印加時においてこれらのコレクタ(P型)・ベース(N型)間が順方向となる。しかし、コレクタ・ベース間が通電状態となるには上述した電圧Vfにほぼ等しい電圧が必要となるため、ダイオード25がオンした状態では定電流回路21や機能回路22、23には殆ど電圧が印加されない。
【0034】
しかも、一般に定電流回路21や機能回路22、23が逆方向(つまり、負側電源線15からトランジスタ16、17、18のコレクタの向き)に電流を流すためには、回路構成に応じた電圧が必要となる。この電圧は、定電流回路21の場合、トランジスタ31のコレクタ・ベース間電圧Vfとなる。従って、ダイオード25がオンして負側電源線15とベースライン20との電位差がVfとなった下では、定電流回路21や機能回路22、23に電流が流れることはない。なお、本実施形態における機能回路22、23は、負側電源線15に接続されるトランジスタ35、36、41、42が全てNPN型であるため、印加される逆電圧の如何にかかわらず電流は流れない。
【0035】
結局、電源逆接続により電源線14、15間に印加された逆極性の電圧VBは、その殆どをトランジスタ16、17、18のベース(N型)・エミッタ(P型)間が阻止する。このベース・エミッタ間は、電源電圧VB(例えば12V〜16V)よりも十分に高い耐圧(例えば30V)を有している。
【0036】
ところで、ICの主な構造として、逆バイアスされたPN接合により各素子を電気的に分離する接合分離構造と、絶縁膜等により各素子を分離する絶縁分離構造とがある。
【0037】
接合分離構造のPNPトランジスタは模式的に図4に示す構造となっている。すなわち、P型のシリコン基板52の上に埋込層53を挟んでN型のエピタキシャル層54が形成され、そのエピタキシャル層54の表層部にP型のエミッタ領域55、P型のコレクタ領域56およびベースコンタクト領域57が形成されている。各素子間にはアイソレーション分離のためのP型の分離領域58が形成されている。シリコン基板52および分離領域58には、当該ICで用いられる最低電位が与えられるようになっている。
【0038】
しかし、この接合分離構造では、エミッタ領域55、コレクタ領域56、エピタキシャル層54(ベース領域)からなる本来のトランジスタに加え、シリコン基板52をエミッタ、エピタキシャル層54をベース、エミッタ領域55をコレクタとする寄生トランジスタ(図4において破線で示す)が存在している。従って、図1に示す回路構成に接合分離構造を用いると、電源が逆接続された場合に負側電源線15から正側電源線14に対し寄生トランジスタを介した貫通電流が流れる。
【0039】
そこで、本実施形態のIC11は、上述し且つ図3に示したように後者の絶縁分離構造を用いている。絶縁分離構造では寄生トランジスタは形成されないため、電源逆接続時に寄生トランジスタによる貫通電流が流れることはない。
【0040】
以上述べたように、本実施形態のIC11は、正側電源線14にカレントミラー回路19が接続され、そのカレントミラー回路19と負側電源線15との間に定電流回路21および機能回路22、23(ここではコンパレータ)が接続された回路形態を備えている。この回路形態は、特に特性の揃ったトランジスタを作り込み易いICにおいて多用される一般的なものである。そして、IC11の特徴として、正側電源線14と負側電源線15との間に、抵抗24とダイオード25とからなる電源逆接続保護回路26が接続されている。
【0041】
この構成において、IC11の正側電源端子12、負側電源端子13に対して電源が逆接続された場合、ダイオード25がオンしてベースライン20の電位が負側電源端子13の電位近くにまで引き上げられる。これにより、定電流回路21および機能回路22、23には殆ど電圧が印加されることがなくなり、印加された逆電圧はカレントミラー回路19を構成するトランジスタ16〜18のベース・エミッタ間により阻止される。これにより、IC11は、電源逆接続による逆電圧印加から保護される。
【0042】
この電源逆接続保護回路26によれば、カレントミラー回路19自体が逆電圧を阻止するため、その逆電圧を阻止するための新たな素子を付加する必要がない。また、抵抗24およびダイオード25は、電源逆接続時にベースライン20の電位を固定できれば良いため、大きな電流容量を必要としない。このため、電源逆接続保護回路26は、その構成が簡単となり、チップ面積の増加も殆どなく、低コストでの構成が可能となる。
【0043】
また、電源逆接続保護回路26は、IC11に電源が順接続された通常動作の場合、ダイオード25がオフとなるため、IC11の本来的な動作に影響を及ぼすことがない。しかも、電源逆接続保護回路26は、正側電源線14や負側電源線15に介在していないため、順接続時において動作電流による電圧低下が発生しない。このため、電源電圧に対するIC11の低電圧動作限界が引き上げられることがなく、損失の発生もない。
【0044】
(第2の実施形態)
図5には、本発明の第2の実施形態が示されており、以下これについて前記第1の実施形態と異なる部分について説明する。
すなわち、この実施形態に示すIC59は、前述したIC11における電源逆接続保護回路26に替えて電源逆接続保護回路60を備えた構成となっている。この電源逆接続保護回路60は、ベースライン20と負側電源線15との間に前記ダイオード25に替えてNPNトランジスタ61のコレクタ・エミッタ間が接続されている。一方向性通電回路に相当するトランジスタ61は、ベースとエミッタとが接続されており(本発明でいうダイオード接続に相当)、等価的に負側電源線15側をアノードとするダイオードとして機能するようになっている。
【0045】
この電源逆接続保護回路60を備えたIC59に電源が逆接続された場合、トランジスタ61がエミッタからコレクタの向きに通電状態となり、ベースライン20の電圧が負側電源線15の電圧VBよりもVfだけ低い電圧にまで引き上げられる。従って、本実施形態のIC59によっても、第1の実施形態におけるIC11と同様の作用および効果を得ることができる。
【0046】
(第3の実施形態)
図6には、本発明の第3の実施形態が示されており、以下これについて前記第1の実施形態と異なる部分について説明する。
すなわち、この実施形態に示すIC62は、前述したIC11における電源逆接続保護回路26に替えて電源逆接続保護回路63を備えた構成となっている。この電源逆接続保護回路63は、ベースライン20と負側電源線15との間に前記ダイオード25に替えてPNPトランジスタ64のコレクタ・エミッタ間が接続されている。そして、このトランジスタ64のベースは抵抗65を介して正側電源線14に接続されている。
【0047】
IC62に電源が順接続された場合、トランジスタ64のベースには抵抗65を介して電源電圧VBが印加される。しかし、この電源電圧VBは、トランジスタ64のベース・エミッタ間にと対して逆方向電圧となるため、トランジスタ64はオフとなる。
【0048】
これに対し、IC62に電源が逆接続されると、抵抗65を介してトランジスタ64のベース・エミッタ間に順方向電圧が印加されるので、トランジスタ64はオンとなる。この場合、ベースライン20の電圧は、正側電源線14の電位を0Vとして負側電源線15の電圧VBよりもトランジスタ64の飽和電圧Vsat だけ低い電圧となる。
【0049】
従って、本実施形態によればトランジスタ64が一方向性通電回路として動作するので、第1の実施形態と同様の作用および効果を得ることができる。また、上記電源逆接続保護回路63によれば、電源逆接続時においてベースライン20と負側電源線15との電位差が飽和電圧Vsat (<Vf)となるので、定電流回路21および機能回路22、23への電圧印加をほぼ完全に防止することができ、より確実な電源逆接続保護が可能となる。
【0050】
(第4の実施形態)
図7には、本発明の第4の実施形態が示されており、以下これについて前記第1の実施形態と異なる部分について説明する。
すなわち、この実施形態に示すIC66は、前述したIC11における電源逆接続保護回路26に替えて電源逆接続保護回路67を備えた構成となっている。この電源逆接続保護回路67は、ベースライン20と負側電源線15との間に前記ダイオード25に替えてエンハンスメント型のNチャネルMOSFET68のドレイン・ソース間が接続されている。このMOSFET68のゲートは負側電源線15に接続されている。
【0051】
IC66に電源が順接続された場合、MOSFET68のドレインには抵抗24を介してベースライン20の電圧(VB−Vf)が印加される。しかし、MOSFET68は、そのゲート・ソース間が短絡されているためにオフとなる。
【0052】
これに対し、IC66に電源が逆接続されると、ドレインに対してソースとゲートが高電位になる。MOSFET68は、ドレインとソースについて対称構造となっているため、この電圧印加状態でソースからドレインに対して電流が流れ、ベースライン20の電圧が負側電源線15の電圧VBよりも電圧VTH(MOSFET68のしきい値電圧)だけ低い電圧にまで引き上げられる。
【0053】
このように、本実施形態によれば、MOSFET68が一方向性通電回路として動作するので、しきい値電圧VTHを低く設定することにより、第1の実施形態と同様の作用および効果を得ることができる。
【0054】
(第5の実施形態)
図8には、本発明の第5の実施形態が示されており、以下これについて前記第1の実施形態と異なる部分について説明する。
IC69内部の回路構成は、前述したIC11内部の回路構成において正側電源線14と負側電源線15との接続形態を逆にしたものとなっている。すなわち、負側電源線15(第1の電源線に相当)にはNPNトランジスタ70、71、72からなるカレントミラー回路73が接続され、正側電源線14(第2の電源線に相当)とこれらトランジスタ70、71、72の各コレクタとの間には、それぞれ定電流回路74、機能回路75、76(負荷回路に相当)が接続されている。さらに、負側電源線15とベースライン77(共通接続線に相当)との間、ベースライン77と正側電源線14との間には、それぞれ電源逆接続保護回路78を構成する抵抗79(バイアス回路に相当)、ダイオード80(一方向性通電回路に相当)が接続されている。
【0055】
この構成によれば、IC69に対し電源が順接続された場合にはダイオード80がオフとなり、電源が逆接続された場合にはダイオード80がオンとなってベースライン77の電位を正側電源線14の電位近くにまで引き上げる。従って、本実施形態によっても、第1の実施形態と同様にして、IC69は電源逆接続による逆電圧印加から保護される。
【0056】
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
一方向性通電回路は、ダイオード、トランジスタ、FETなどの素子に限定されず、要は一方向に対してのみ電流を流す回路であれば良く、特には通電状態において端子間電圧が低いものが好ましい。また、バイアス回路は、抵抗24、79に限定されず、電源逆接続時において一方向性通電回路を通電状態にバイアスすることができる回路構成を備えていれば良い。
【0057】
各実施形態において、定電流回路21、74に替えて可変電流回路やその他の電流源を用いても良い。また、機能回路22、23は、コンパレータに限られない。カレントミラー回路19、73を構成するトランジスタの数は3に限定されない。さらに、カレントミラー回路はFETにより構成されていても良い。
【0058】
第1、第5の実施形態において、ダイオード25、80としてショットキーバリアダイオードを採用すると良い。これにより、電源逆接続時におけるベースライン20と負側電源線15との電位差、ベースライン77と正側電源線14との電位差が一層小さくなり、より確実な電源逆接続保護が可能となる。
【0059】
第2の実施形態において、一方向性通電回路としてダイオード接続されたトランジスタを用いる場合、そのダイオード接続の形態は他の接続形態としても良い。例えば、ベースライン20と負側電源線15との間にNPNトランジスタのエミッタ・コレクタ間を接続し、そのベースとコレクタとを接続しても良い。また、NPN型のトランジスタに替えてPNP型のトランジスタを用いても良い。
【0060】
第4の実施形態において、ベースライン20と負側電源線15との間にPチャネルMOSFETのソース・ドレイン間を接続し、そのゲートを正側電源線14またはベースライン20に接続した回路構成としても良い。
第5の実施形態においても、第2ないし第4の実施形態と同様の構成が可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示すIC内部の概略的な電気的構成図
【図2】IC内部の具体的な電気的構成図
【図3】絶縁分離構造を模式的に示す図
【図4】接合分離構造を模式的に示す図
【図5】本発明の第2の実施形態を示す図1相当図
【図6】本発明の第3の実施形態を示す図1相当図
【図7】本発明の第4の実施形態を示す図1相当図
【図8】本発明の第5の実施形態を示す図1相当図
【図9】従来技術を示す図1相当図
【図10】他の従来技術を示す図1相当図
【符号の説明】
11、59、62、66、69はIC(集積回路)、14は正側電源線(第1の電源線/第2の電源線)、15は負側電源線(第2の電源線/第1の電源線)、16、17、18、70、71、72はトランジスタ、19、73はカレントミラー回路、20、77はベースライン(共通接続線)、22、23、75、76は機能回路(負荷回路)、24、79は抵抗(バイアス回路)、25、80はダイオード(一方向性通電回路)、26、60、63、67、78は電源逆接続保護回路、61、64はトランジスタ(一方向性通電回路)、68はMOSFET(一方向性通電回路)である。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power supply reverse connection protection circuit that protects an electric circuit when a power supply is reversely connected.
[0002]
[Problems to be solved by the invention]
FIG. 9 shows an example in which this kind of power supply reverse connection protection circuit is applied to an IC (integrated circuit). In FIG. 9, a diode 3 and an electric circuit 4 to be protected are connected in series between a positive power supply terminal 1 and a negative power supply terminal 2. The electric circuit 4 includes a constant current circuit 5, a current mirror circuit 6, and functional circuits 7 and 8, which are load circuits of the current mirror circuit 6, and has a circuit configuration very generally used as an IC. Has become.
[0003]
When a power supply (not shown) is normally connected (sequentially connected) to the power supply terminals 1 and 2 and a power supply voltage of a normal polarity is applied between the power supply terminals 1 and 2, the power supply Supplies a current to the electric circuit 4. On the other hand, when the power supply is reversely connected and the potential of the power supply terminal 2 is higher than the potential of the power supply terminal 1, the current is blocked by the diode 3. Therefore, even if the electric circuit 4 has a circuit configuration capable of flowing a current from the power supply terminal 2 side to the cathode side of the diode 3, no current flows in the electric circuit 4, and the electric circuit 4 is protected against power supply reverse connection. Protected.
[0004]
However, the diode 3 constituting the power supply reverse connection protection circuit needs a large current capacity because the entire operation current must flow to the electric circuit 4 in a normal operation state in which the power supply is sequentially connected. Therefore, for example, in the case of a circuit formed into an IC, the chip area increases and the cost increases. Further, even if the power supply is connected in the forward direction and the diode 3 is turned on, a forward voltage (for example, 400 mV to 800 mV) remains between the anode and the cathode of the diode 3. 4 raises the minimum power supply voltage (low-voltage operation limit) at which operation can be maintained.
[0005]
On the other hand, a power supply reverse connection protection circuit with an improved low voltage operation limit is disclosed in Japanese Patent Application Laid-Open No. 5-260652. FIG. 10 shows an application example of the power supply reverse connection protection circuit. In FIG. 10, between the power supply terminal 1 and the electric circuit 4, an emitter-collector connection of a PNP transistor 9 is connected instead of the diode 3, and a connection between the base of the transistor 9 and the power supply terminal 2 is provided. Is connected to a resistor 10.
[0006]
In this configuration, when the power supply is connected in sequence, a base current flows through the transistor 9 via the resistor 10, the transistor 9 is turned on, and the current is supplied to the electric circuit 4. On the other hand, when the power supply is reversely connected, the potential of the power supply terminal 2 is applied to the base of the transistor 9 via the resistor 10, so that a reverse bias is applied between the base and the emitter. As a result, the transistor 9 is turned off, and the electric circuit 4 is protected.
[0007]
However, even in this circuit configuration, since the transistor 9 requires a large current capacity, the problem that the chip area increases and the cost increases remains. Further, at the time of power supply forward connection, at least a saturation voltage (for example, 50 mV to 200 mV) remains between the emitter and the collector of the transistor 9. Therefore, although the low-voltage operation limit is slightly improved with respect to the configuration shown in FIG. 9, the low-voltage operation limit is still raised.
[0008]
The present invention has been made in view of the above circumstances, and an object thereof is to protect an electric circuit including a current mirror circuit and a load circuit thereof when a power supply is reversely connected, and to protect the electric circuit. An object of the present invention is to provide a power supply reverse connection protection circuit which can be configured simply and at low cost and does not raise the low voltage operation limit.
[0009]
[Means for Solving the Problems]
According to the means described in claim 1, when the power supply is reversely connected and a voltage of opposite polarity is applied to the first and second power supply lines, the connection is made between the common connection line and the second power supply line. The supplied one-way energizing circuit is energized, and a current flows through the one-way energizing circuit to a bias circuit connected between the first power supply line and the common connection line. As a result, a voltage is generated at both ends of the bias circuit, and the potential of the common connection line, that is, the potential of the control terminal of each transistor constituting the current mirror circuit approaches the potential of the second power supply line. As a result, the potential difference between the main terminal (for example, collector or drain) of the transistor connected to the load circuit and the control terminal (for example, base or gate) of the transistor becomes small, and the transistor is turned off.
[0010]
That is, when the power supply is reversely connected, each transistor constituting the current mirror circuit is turned off, and the current flowing in the reverse direction is cut off to protect the electric circuit. Therefore, unlike the conventional configuration, it is not necessary to add a new element for preventing the reverse voltage when the power supply is reversely connected, and the configuration is simplified and the cost is reduced. In addition, even when an IC is used, an increase in the chip area is small.
[0011]
On the other hand, when a voltage of a predetermined polarity is applied to the first and second power supply lines from the power supply, the one-way current supply circuit is turned off. Further, the bias circuit connected between the first power supply line and the common connection line does not adversely affect the operation of the current mirror circuit. Thus, an operating current is supplied from the first power supply line to the load circuit via the current mirror circuit.
[0012]
The power supply reverse connection protection circuit is provided not between the first and second power supply lines but between the first and second power supply lines. Therefore, when the power supply is normally connected, no operating current flows through the one-way energizing circuit, and no loss occurs there. In addition, since the power supply voltage applied to the electric circuit does not decrease even if the power supply reverse connection protection circuit is added, the low voltage operation limit of the electric circuit with respect to the power supply voltage is not raised.
[0013]
According to the means described in claim 2, the one-way energizing circuit is constituted by the diode, so that the circuit configuration is simplified.
According to the third aspect of the present invention, since the one-way energizing circuit is constituted by the Schottky barrier diode having a smaller forward voltage, the potential of the control terminal of each transistor constituting the current mirror circuit when the power supply is reversely connected. Are closer to the potential of the second power supply line. Thereby, each transistor is more reliably turned off, and application of a reverse voltage to the load circuit can be prevented.
[0014]
According to the fourth aspect, the one-way energizing circuit is constituted by the bipolar transistors connected so as to equivalently constitute a diode, so that the circuit configuration is simplified.
[0015]
According to the means described in claim 5, the one-way energizing circuit is a transistor, and its control terminal is connected to the first power supply line directly or via a resistor or the like. Then, a voltage is applied between the control terminal of the transistor and the main terminal (connected to the second power supply line), and the transistor is turned on. In this ON state, the voltage between the main terminals of the transistor (for example, the voltage between the collector and the emitter, the voltage between the drain and the source: corresponding to the voltage between both ends of the one-way conduction circuit) becomes very small, and thus each of the components constituting the current mirror circuit The potential of the control terminal of the transistor becomes closer to the potential of the second power supply line. Thereby, each transistor is more reliably turned off, and application of a reverse voltage to the load circuit can be prevented.
[0016]
According to the measure described in claim 6, since the voltage between the gate of the FET and the source (connected to the second power supply line) is 0, the FET is not energized when the power supply is normally connected. State. On the other hand, when the power supply is reversely connected, the relationship between the source and the drain of the FET is switched, so that the FET is energized.
[0017]
According to the means described in claim 7, since the bias circuit is a resistor, the circuit configuration is simplified.
According to the means described in claim 8, since the power supply reverse connection protection circuit is configured as an integrated circuit having an insulation separation structure, unlike a circuit having a junction separation structure, no parasitic transistor is formed and the power supply reverse connection protection circuit is not formed. At the time of connection, a through current can be prevented from flowing.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
Hereinafter, a first embodiment in which the power supply reverse connection protection circuit of the present invention is configured as an IC (integrated circuit) will be described with reference to FIGS.
FIG. 1 schematically shows an electrical configuration inside the IC. In FIG. 1, a positive terminal and a negative terminal of a power supply (not shown) provided outside the IC 11 are connected to a positive power terminal 12 and a negative power terminal 13 of the IC 11, respectively (sequential connection). ), The IC 11 operates by receiving the supply of the power supply voltage VB from the power supply.
[0019]
A positive power supply line 14 (corresponding to a first power supply line) and a negative power supply line 15 for supplying a power supply voltage VB to each circuit inside the IC 11 are respectively connected to the positive power supply terminal 12 and the negative power supply terminal 13. (Corresponding to a second power supply line). The positive power supply line 14 is connected to a current mirror circuit 19 including PNP transistors 16, 17, and 18. That is, the emitters of the transistors 16, 17, and 18 are connected to the positive power supply line 14, and their bases (corresponding to control terminals) are connected to a common base line 20 (corresponding to a common connection line).
[0020]
A constant current circuit 21 is connected between the collector of the transistor 16 and the negative power supply line 15, and functional circuits 22 and 23 (load circuit) are connected between the collectors of the transistors 17 and 18 and the negative power supply line 15, respectively. Is connected). Such a circuit configuration is a circuit configuration often used in an electric circuit, and particularly a general circuit configuration in an IC.
[0021]
Further, as a feature of the present embodiment, a power supply reverse including a resistor 24 (corresponding to a bias circuit) and a diode 25 (corresponding to a one-way energizing circuit) is provided between the positive power supply line 14 and the negative power supply line 15. The connection protection circuit 26 is connected. Here, the resistor 24 is connected between the positive power supply line 14 and the base line 20, and the diode 25 is connected between the base line 20 and the negative power supply line 15 with the negative power supply line 15 side as an anode. Have been.
[0022]
FIG. 2 is an electrical configuration diagram specifically showing the constant current circuit 21 and the functional circuits 22 and 23 in FIG. The constant current circuit 21 is a constant current circuit using a well-known self-bias method. The transistor 16 has two collectors. The collector and the emitter of the NPN transistor 27 are connected between one collector and the negative power supply line 15, and between the other collector and the negative power supply line 15. Is connected between the collector and the emitter of the NPN transistor 28 and the resistor 29. The resistor 30 and the emitter and collector of the PNP transistor 31 are connected between the base line 20 and the negative power supply line 15. The bases of the transistors 27, 28, 31 are connected to the emitter of the transistor 28, the collector of the transistor 27, and the collector of the transistor 28, respectively. A starting resistor 32 is connected between the positive power supply line 14 and the collector of the transistor 27.
[0023]
The functional circuit 22 connected between the collector of the transistor 17 and the negative power supply line 15 is a comparison circuit section of the comparator, and includes a differential pair including transistors 33 and 34 and a current mirror-connected transistor 35. 36 active loads. The non-inverting input terminal 37 and the inverting input terminal 38 of the IC 11 are connected to the bases of the transistors 33 and 34 via resistors 39 and 40, respectively.
[0024]
The functional circuit 23 is an output circuit section of the comparator, and is connected between the collector and the emitter of the NPN transistor 41 and between the base and the emitter of the NPN transistor 42 between the collector of the transistor 18 and the negative power supply line 15. ing. The output node of the differential pair, that is, the collector of the transistor 34 is connected to the base of the transistor 41, and the collector of the transistor 42 is connected to the output terminal 43 of the IC 11.
[0025]
The IC 11 having the above-described circuit configuration has an insulating isolation structure formed on an SOI (Silicon On Insulator) substrate. FIGS. 3A and 3B are a plan view of a lateral PNP transistor formed on an SOI substrate and a perspective view schematically showing a vertical cross section thereof along line XX.
[0026]
In FIG. 3, the SOI substrate 44 has a structure in which a single crystal silicon layer 47 is provided on a main surface of a silicon substrate 45 via a silicon oxide film 46 as an insulating film. In the silicon layer 47, a trench 48 reaching the silicon oxide film 46 from the surface is formed, and a plurality of element-forming island regions insulated and separated from each other are formed.
[0027]
A P-type emitter region 49 and a rectangular closed-loop P-type collector region 50 surrounding the emitter region 49 are formed in the surface layer of the island region by diffusion. In this case, the silicon layer 47 serves as a base region, and the base contact region 51 is formed outside the collector region 50.
[0028]
Next, the operation of the present embodiment will be described.
First, the operation when the power supply is connected to the positive power supply terminal 12 and the negative power supply terminal 13 in order will be described with reference to FIG. In this case, when a starting current flows from the positive power supply line 14 via the starting resistor 32, the transistor 28, and the resistor 29, the constant current circuit 21 starts a constant current operation. The constant current value is determined by the base-emitter voltage of the transistor 27 and the value of the resistor 29. The current is supplied from the positive power supply line 14 to the negative power supply line 15 through the transistors 16, 28 and the resistor 29. Flows. The transistor 16 causes the same current to flow through the transistor 27 as a self-bias current. That is, since the collector current of the transistor 27 is constant and the collector potential of the transistor 27 is also constant, the constant current circuit 21 is hardly affected by the fluctuation of the power supply voltage VB. Note that the transistor 31 is for flowing a base current from the base line 20.
[0029]
The constant current generated by the constant current circuit 21 is supplied to the functional circuits 22 and 23 via the current mirror circuit 19. The functional circuits 22 and 23 constitute a comparator. When the input voltage to the non-inverting input terminal 37 is higher than the input voltage to the inverting input terminal 38, the transistor 41 is turned on and the transistor 42 is turned off. When the input voltage to the inverting input terminal 37 is lower than the input voltage to the inverting input terminal 38, the transistor 41 is turned off and the transistor 42 is turned on.
[0030]
In this case, the voltage of the base line 20 is substantially (VB−Vf), where Vf is the base-emitter voltage of the transistors 16, 17, and 18, and a reverse voltage is applied to the diode 25. Therefore, the diode 25 is in the off state (non-energized state) and does not affect the operation of the comparator. Also, the resistor 24 does not adversely affect the operation of the current mirror circuit 19.
[0031]
Subsequently, the negative terminal and the positive terminal of the power supply are connected to the positive power supply terminal 12 and the negative power supply terminal 13 of the IC 11 (reverse connection), respectively, and the power supply voltage (−VB) of the opposite polarity is applied to the IC 11 from the power supply. The case where the voltage is applied will be described below. Such a reverse connection occurs, for example, when the connection between a vehicle-mounted device (not shown) equipped with the IC 11 and a battery (power supply) is incorrect.
[0032]
In this case, since the negative power supply line 15 has a higher potential than the positive power supply line 14, a forward voltage is applied to the diode 25 via the resistor 24. As a result, the diode 25 is turned on (energized state), and the voltage of the base line 20 is lower than the voltage VB of the negative power supply line 15 by Vf (VB-Vf) with the potential of the positive power supply line 14 being 0 V. It becomes.
[0033]
The transistors 16, 17, and 18 constituting the current mirror circuit 19 are of PNP type, and when a reverse voltage is applied, their collector (P-type) and base (N-type) become forward. However, a voltage substantially equal to the above-described voltage Vf is required to make a current flow between the collector and the base. Therefore, when the diode 25 is on, almost no voltage is applied to the constant current circuit 21 and the functional circuits 22 and 23.
[0034]
In addition, generally, in order for the constant current circuit 21 and the functional circuits 22 and 23 to pass a current in the opposite direction (that is, the direction from the negative power supply line 15 to the collectors of the transistors 16, 17 and 18), a voltage corresponding to the circuit configuration is required. Is required. This voltage is the collector-base voltage Vf of the transistor 31 in the case of the constant current circuit 21. Therefore, when the diode 25 is turned on and the potential difference between the negative power supply line 15 and the base line 20 becomes Vf, no current flows through the constant current circuit 21 or the functional circuits 22 and 23. In the functional circuits 22 and 23 according to the present embodiment, since all the transistors 35, 36, 41 and 42 connected to the negative power supply line 15 are of the NPN type, the current is independent of the applied reverse voltage. Not flowing.
[0035]
As a result, most of the reverse-polarity voltage VB applied between the power supply lines 14 and 15 due to the power supply reverse connection is blocked between the base (N-type) and the emitter (P-type) of the transistors 16, 17 and 18. A voltage between the base and the emitter is sufficiently higher than the power supply voltage VB (for example, 12 V to 16 V) (for example, 30 V).
[0036]
By the way, as a main structure of an IC, there are a junction separation structure in which each element is electrically separated by a reverse-biased PN junction, and an insulation separation structure in which each element is separated by an insulating film or the like.
[0037]
A PNP transistor having a junction isolation structure is schematically shown in FIG. That is, an N-type epitaxial layer 54 is formed on a P-type silicon substrate 52 with a buried layer 53 interposed therebetween, and a P-type emitter region 55, a P-type collector region 56, A base contact region 57 is formed. A P-type isolation region 58 for isolation isolation is formed between each element. The lowest potential used in the IC is applied to the silicon substrate 52 and the isolation region 58.
[0038]
However, in this junction isolation structure, in addition to the original transistor including the emitter region 55, the collector region 56, and the epitaxial layer 54 (base region), the silicon substrate 52 is used as an emitter, the epitaxial layer 54 is used as a base, and the emitter region 55 is used as a collector. There is a parasitic transistor (shown in broken lines in FIG. 4). Therefore, when the junction isolation structure is used in the circuit configuration shown in FIG. 1, a through current flows from the negative power supply line 15 to the positive power supply line 14 via the parasitic transistor when the power supply is reversely connected.
[0039]
Therefore, the IC 11 of the present embodiment uses the latter insulation separation structure as described above and shown in FIG. Since no parasitic transistor is formed in the isolation structure, a through current does not flow due to the parasitic transistor when the power supply is reversely connected.
[0040]
As described above, in the IC 11 of the present embodiment, the current mirror circuit 19 is connected to the positive power supply line 14, and the constant current circuit 21 and the functional circuit 22 are connected between the current mirror circuit 19 and the negative power supply line 15. , 23 (here, comparators) are connected. This circuit form is a general one that is frequently used in ICs, in particular, in which transistors with uniform characteristics can be easily manufactured. As a characteristic of the IC 11, a power supply reverse connection protection circuit 26 including a resistor 24 and a diode 25 is connected between the positive power supply line 14 and the negative power supply line 15.
[0041]
In this configuration, when the power supply is reversely connected to the positive power supply terminal 12 and the negative power supply terminal 13 of the IC 11, the diode 25 is turned on and the potential of the baseline 20 becomes close to the potential of the negative power supply terminal 13. Will be raised. As a result, almost no voltage is applied to the constant current circuit 21 and the function circuits 22 and 23, and the applied reverse voltage is blocked between the base and the emitter of the transistors 16 to 18 constituting the current mirror circuit 19. You. Thus, the IC 11 is protected from the application of the reverse voltage due to the power supply reverse connection.
[0042]
According to the power supply reverse connection protection circuit 26, since the current mirror circuit 19 itself blocks the reverse voltage, it is not necessary to add a new element for blocking the reverse voltage. Further, since the resistor 24 and the diode 25 only need to fix the potential of the baseline 20 at the time of reverse connection of the power supply, a large current capacity is not required. Therefore, the configuration of the power supply reverse connection protection circuit 26 is simplified, and the configuration of the power supply reverse connection protection circuit 26 can be implemented at low cost with almost no increase in chip area.
[0043]
In the normal operation in which the power supply is connected to the IC 11 in the normal operation, the power supply reverse connection protection circuit 26 does not affect the original operation of the IC 11 because the diode 25 is turned off. In addition, since the power supply reverse connection protection circuit 26 is not interposed between the positive power supply line 14 and the negative power supply line 15, a voltage drop due to an operation current does not occur at the time of forward connection. Therefore, the low voltage operation limit of the IC 11 with respect to the power supply voltage is not raised, and no loss occurs.
[0044]
(Second embodiment)
FIG. 5 shows a second embodiment of the present invention. Hereinafter, portions different from the first embodiment will be described.
That is, the IC 59 shown in this embodiment has a configuration in which a power supply reverse connection protection circuit 60 is provided instead of the power supply reverse connection protection circuit 26 in the IC 11 described above. In the power supply reverse connection protection circuit 60, the collector and the emitter of the NPN transistor 61 are connected between the base line 20 and the negative power supply line 15 instead of the diode 25. The transistor 61 corresponding to the one-way conduction circuit has a base and an emitter connected (corresponding to a diode connection in the present invention), and equivalently functions as a diode having the negative power supply line 15 side as an anode. It has become.
[0045]
When the power supply is reversely connected to the IC 59 provided with the power supply reverse connection protection circuit 60, the transistor 61 is turned on in the direction from the emitter to the collector, and the voltage of the base line 20 is higher than the voltage VB of the negative power supply line 15 by Vf. Only lower voltage. Therefore, the same operation and effect as those of the IC 11 of the first embodiment can be obtained by the IC 59 of the present embodiment.
[0046]
(Third embodiment)
FIG. 6 shows a third embodiment of the present invention. Hereinafter, portions of the third embodiment different from the first embodiment will be described.
That is, the IC 62 shown in this embodiment has a configuration in which a power supply reverse connection protection circuit 63 is provided instead of the power supply reverse connection protection circuit 26 in the IC 11 described above. In the power supply reverse connection protection circuit 63, a collector and an emitter of a PNP transistor 64 are connected between the base line 20 and the negative power supply line 15 instead of the diode 25. The base of the transistor 64 is connected to the positive power supply line 14 via the resistor 65.
[0047]
When the power supply is connected to the IC 62 in order, the power supply voltage VB is applied to the base of the transistor 64 via the resistor 65. However, since the power supply voltage VB is a reverse voltage between the base and the emitter of the transistor 64, the transistor 64 is turned off.
[0048]
On the other hand, when the power supply is reversely connected to the IC 62, a forward voltage is applied between the base and the emitter of the transistor 64 via the resistor 65, so that the transistor 64 is turned on. In this case, the voltage of the base line 20 is lower than the voltage VB of the negative power supply line 15 by the saturation voltage Vsat of the transistor 64, with the potential of the positive power supply line 14 being 0V.
[0049]
Therefore, according to the present embodiment, since the transistor 64 operates as a one-way energizing circuit, the same operation and effect as those of the first embodiment can be obtained. According to the power supply reverse connection protection circuit 63, the potential difference between the base line 20 and the negative power supply line 15 becomes the saturation voltage Vsat (<Vf) at the time of the power supply reverse connection, so that the constant current circuit 21 and the functional circuit 22 , 23 can be almost completely prevented, and more reliable power supply reverse connection protection can be achieved.
[0050]
(Fourth embodiment)
FIG. 7 shows a fourth embodiment of the present invention. Hereinafter, portions of the fourth embodiment different from the first embodiment will be described.
That is, the IC 66 shown in this embodiment has a configuration in which a power supply reverse connection protection circuit 67 is provided instead of the power supply reverse connection protection circuit 26 in the IC 11 described above. In the power supply reverse connection protection circuit 67, the drain and source of an enhancement N-channel MOSFET 68 are connected between the base line 20 and the negative power supply line 15 instead of the diode 25. The gate of the MOSFET 68 is connected to the negative power supply line 15.
[0051]
When the power supply is connected to the IC 66 in order, the voltage (VB−Vf) of the baseline 20 is applied to the drain of the MOSFET 68 via the resistor 24. However, the MOSFET 68 is turned off because its gate and source are short-circuited.
[0052]
On the other hand, when the power supply is reversely connected to the IC 66, the source and the gate have a higher potential than the drain. Since the MOSFET 68 has a symmetric structure with respect to the drain and the source, a current flows from the source to the drain in this voltage applied state, and the voltage of the base line 20 is higher than the voltage VB of the negative power supply line 15 by the voltage VTH (MOSFET 68 Threshold voltage).
[0053]
As described above, according to the present embodiment, since the MOSFET 68 operates as a one-way energizing circuit, the same operation and effect as in the first embodiment can be obtained by setting the threshold voltage VTH low. it can.
[0054]
(Fifth embodiment)
FIG. 8 shows a fifth embodiment of the present invention. Hereinafter, a description will be given of portions different from the first embodiment.
The circuit configuration inside the IC 69 is the same as the above-described circuit configuration inside the IC 11, except that the connection form between the positive power supply line 14 and the negative power supply line 15 is reversed. That is, a current mirror circuit 73 including NPN transistors 70, 71 and 72 is connected to the negative power supply line 15 (corresponding to the first power supply line), and the current mirror circuit 73 is connected to the positive power supply line 14 (corresponding to the second power supply line). A constant current circuit 74 and functional circuits 75 and 76 (corresponding to load circuits) are connected between the collectors of the transistors 70, 71 and 72, respectively. Further, between the negative power supply line 15 and the base line 77 (corresponding to a common connection line) and between the base line 77 and the positive power supply line 14, a resistor 79 (which constitutes a power supply reverse connection protection circuit 78) is provided. And a diode 80 (corresponding to a one-way energizing circuit).
[0055]
According to this configuration, when the power supply is sequentially connected to the IC 69, the diode 80 is turned off, and when the power supply is reversely connected, the diode 80 is turned on to change the potential of the base line 77 to the positive power supply line. The potential is raised to a value close to 14. Therefore, also in the present embodiment, similarly to the first embodiment, the IC 69 is protected from application of a reverse voltage due to reverse connection of the power supply.
[0056]
(Other embodiments)
The present invention is not limited to the embodiments described above and shown in the drawings. For example, the present invention can be modified or expanded as follows.
The one-way energizing circuit is not limited to elements such as a diode, a transistor, and an FET. In short, a circuit that allows current to flow only in one direction may be used. . Further, the bias circuit is not limited to the resistors 24 and 79, and may have any circuit configuration that can bias the one-way energizing circuit to the energized state when the power supply is reversely connected.
[0057]
In each embodiment, a variable current circuit or another current source may be used instead of the constant current circuits 21 and 74. Further, the functional circuits 22 and 23 are not limited to comparators. The number of transistors constituting the current mirror circuits 19 and 73 is not limited to three. Further, the current mirror circuit may be constituted by an FET.
[0058]
In the first and fifth embodiments, Schottky barrier diodes are preferably used as the diodes 25 and 80. Thereby, the potential difference between the base line 20 and the negative power supply line 15 and the potential difference between the base line 77 and the positive power supply line 14 at the time of the power supply reverse connection are further reduced, and more reliable power supply reverse connection protection can be achieved.
[0059]
In the second embodiment, when a diode-connected transistor is used as the one-way current-carrying circuit, the diode connection may be in another connection form. For example, the emitter and collector of the NPN transistor may be connected between the base line 20 and the negative power supply line 15, and the base and the collector may be connected. Further, a PNP transistor may be used instead of the NPN transistor.
[0060]
In the fourth embodiment, a circuit configuration in which the source and the drain of the P-channel MOSFET are connected between the base line 20 and the negative power supply line 15 and the gate thereof is connected to the positive power supply line 14 or the base line 20 Is also good.
In the fifth embodiment, the same configuration as in the second to fourth embodiments is possible.
[Brief description of the drawings]
FIG. 1 is a schematic electrical configuration diagram showing the inside of an IC according to a first embodiment of the present invention;
FIG. 2 is a specific electrical configuration diagram inside the IC.
FIG. 3 is a diagram schematically showing an insulation separation structure.
FIG. 4 is a diagram schematically showing a junction separation structure.
FIG. 5 is a view corresponding to FIG. 1, showing a second embodiment of the present invention;
FIG. 6 is a view corresponding to FIG. 1, showing a third embodiment of the present invention.
FIG. 7 is a view corresponding to FIG. 1, showing a fourth embodiment of the present invention;
FIG. 8 is a view corresponding to FIG. 1, showing a fifth embodiment of the present invention;
FIG. 9 is a diagram corresponding to FIG. 1 showing a conventional technique.
FIG. 10 is a diagram corresponding to FIG. 1 showing another conventional technique.
[Explanation of symbols]
11, 59, 62, 66, and 69 are ICs (integrated circuits), 14 is a positive power supply line (first power supply line / second power supply line), and 15 is a negative power supply line (second power supply line / second power supply line). 1, 17, 18, 18, 70, 71, and 72 are transistors, 19 and 73 are current mirror circuits, 20 and 77 are base lines (common connection lines), 22, 23, 75, and 76 are functional circuits. (Load circuit), 24 and 79 are resistors (bias circuits), 25 and 80 are diodes (unidirectional conducting circuits), 26, 60, 63, 67 and 78 are power supply reverse connection protection circuits, and 61 and 64 are transistors ( Reference numeral 68 denotes a MOSFET (unidirectional energizing circuit).

Claims (8)

電源から所定極性の電圧が印加される第1および第2の電源線と、この第1の電源線に接続された複数のトランジスタからなるカレントミラー回路と、前記各トランジスタと前記第2の電源線との間に接続された負荷回路とから構成される電気回路に対して、前記電源が逆接続された場合に当該電気回路を保護する電源逆接続保護回路において、
前記電源が逆接続された場合に通電状態となるように、前記各トランジスタの制御端子同士の共通接続線と前記第2の電源線との間に接続された一方向性通電回路と、
前記第1の電源線と前記共通接続線との間に接続されたバイアス回路とから構成されていることを特徴とする電源逆接続保護回路。
A first and a second power supply line to which a voltage of a predetermined polarity is applied from a power supply, a current mirror circuit including a plurality of transistors connected to the first power supply line, the transistors and the second power supply line A power supply reverse connection protection circuit that protects the electric circuit when the power supply is reversely connected,
A unidirectional current-carrying circuit connected between a common connection line between control terminals of the transistors and the second power line so as to be energized when the power is reversely connected;
A power supply reverse connection protection circuit, comprising: a bias circuit connected between the first power supply line and the common connection line.
前記一方向性通電回路は、ダイオードであることを特徴とする請求項1記載の電源逆接続保護回路。The power supply reverse connection protection circuit according to claim 1, wherein the one-way energization circuit is a diode. 前記一方向性通電回路は、ショットキーバリアダイオードであることを特徴とする請求項2記載の電源逆接続保護回路。3. The power supply reverse connection protection circuit according to claim 2, wherein the one-way energization circuit is a Schottky barrier diode. 前記一方向性通電回路は、ダイオード接続されたバイポーラトランジスタであることを特徴とする請求項1記載の電源逆接続保護回路。The power supply reverse connection protection circuit according to claim 1, wherein the one-way energization circuit is a diode-connected bipolar transistor. 前記一方向性通電回路はトランジスタであって、その制御端子が前記第1の電源線に接続されていることを特徴とする請求項1記載の電源逆接続保護回路。The power supply reverse connection protection circuit according to claim 1, wherein the one-way energization circuit is a transistor, and a control terminal thereof is connected to the first power supply line. 前記一方向性通電回路はFETであって、そのゲートが前記第2の電源線に接続されていることを特徴とする請求項1記載の電源逆接続保護回路。2. The power supply reverse connection protection circuit according to claim 1, wherein the one-way energization circuit is an FET, and a gate thereof is connected to the second power supply line. 前記バイアス回路は、抵抗であることを特徴とする請求項1ないし6の何れかに記載の電源逆接続保護回路。The power supply reverse connection protection circuit according to any one of claims 1 to 6, wherein the bias circuit is a resistor. 絶縁分離構造を有する集積回路として構成されていることを特徴とする請求項1ないし7の何れかに記載の電源逆接続保護回路。8. The power supply reverse connection protection circuit according to claim 1, wherein the protection circuit is configured as an integrated circuit having an insulation isolation structure.
JP2000130310A 2000-04-28 2000-04-28 Power supply reverse connection protection circuit Expired - Lifetime JP3570338B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000130310A JP3570338B2 (en) 2000-04-28 2000-04-28 Power supply reverse connection protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000130310A JP3570338B2 (en) 2000-04-28 2000-04-28 Power supply reverse connection protection circuit

Publications (2)

Publication Number Publication Date
JP2001314032A JP2001314032A (en) 2001-11-09
JP3570338B2 true JP3570338B2 (en) 2004-09-29

Family

ID=18639440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000130310A Expired - Lifetime JP3570338B2 (en) 2000-04-28 2000-04-28 Power supply reverse connection protection circuit

Country Status (1)

Country Link
JP (1) JP3570338B2 (en)

Also Published As

Publication number Publication date
JP2001314032A (en) 2001-11-09

Similar Documents

Publication Publication Date Title
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
JPH0250482A (en) Bidirectional field effect semiconductor device and circuit
EP0622849B1 (en) A monolithic integrated structure of an electronic device having a predetermined unidirectional conduction threshold
JP7395196B2 (en) Circuits and devices including transistors and diodes
EP0994335A2 (en) Comparing and amplifying detector circuit
US6215135B1 (en) Integrated circuit provided with ESD protection means
JP2000183341A (en) Semiconductor device and semiconductor circuit using the same
JPH0136347B2 (en)
US4812891A (en) Bipolar lateral pass-transistor for CMOS circuits
JPH0758331A (en) Semiconductor device
JPH0654777B2 (en) Circuit with lateral transistor
JP3570338B2 (en) Power supply reverse connection protection circuit
JP4228210B2 (en) Semiconductor device
US6057577A (en) Component of protection of an integrated MOS power transistor against voltage gradients
JPH1079472A (en) Semiconductor integrated circuit
JP4838421B2 (en) Analog switch
JP2873008B2 (en) Latch-up prevention and electrostatic discharge protection device
JP3179630B2 (en) Epitaxial tub bias structure and integrated circuit
JP3199857B2 (en) Conductivity modulation type MOSFET
JPS6135635B2 (en)
JPS59189665A (en) Semiconductor device
JP2606663Y2 (en) Semiconductor integrated circuit device
EP1028468A1 (en) Biasing circuit for isolation region in integrated power circuit
JP4020269B2 (en) Bias circuit and integrated circuit for epitaxial well of semiconductor integrated circuit
JP2690201B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150