JP3557130B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP3557130B2
JP3557130B2 JP20008799A JP20008799A JP3557130B2 JP 3557130 B2 JP3557130 B2 JP 3557130B2 JP 20008799 A JP20008799 A JP 20008799A JP 20008799 A JP20008799 A JP 20008799A JP 3557130 B2 JP3557130 B2 JP 3557130B2
Authority
JP
Japan
Prior art keywords
antenna
semiconductor
semiconductor device
antenna pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20008799A
Other languages
Japanese (ja)
Other versions
JP2001028036A (en
Inventor
朋治 藤井
茂 岡村
努 樋口
雅俊 赤川
愛子 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP20008799A priority Critical patent/JP3557130B2/en
Publication of JP2001028036A publication Critical patent/JP2001028036A/en
Application granted granted Critical
Publication of JP3557130B2 publication Critical patent/JP3557130B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Credit Cards Or The Like (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は非接触式ＩＣカード等に使用する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
非接触式ＩＣカードは図１３に示すように、コイル状に形成したアンテナ１０と、アンテナ１０に接続された信号授受用の半導体素子１２をカード状に形成したフィルム１４で挟み、薄いカード状に形成したものである。
アンテナ１０は、電気的絶縁性を有するフィルムの表面に形成された導体層をエッチングして所定のコイル状に形成される。半導体素子１２とアンテナ１０とはワイヤボンディングによって電気的に接続される。
【０００３】
【発明が解決しようとする課題】
従来の非接触式ＩＣカードでは、図１３に示すように、アンテナ１０をカードの外周近傍に沿って配置している。これは、アンテナ１０の通信特性がアンテナのループが囲む面積とアンテナの巻き線数によって決まることから、アンテナ１０が囲む面積を広く確保できるようにするためである。
カード形のＩＣカードは携帯等の利便性を考慮してその形状が考慮されている。しかし、上記のようにアンテナ１０を配置する広い面積を確保することは、電子機器の小型化を制約し、他用途への応用を制約することになる。
【０００４】
本発明はこのような通信機能を備えた電子部品の特性に鑑み、これら通信機能を備えた電子部品の小型化を容易に図ることができ、種々の電子機器への応用利用が容易に可能な半導体装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、半導体素子が所定配置で形成された半導体ウエハと、電気的絶縁性を有する絶縁基板に前記各半導体素子の配置に合わせて信号授受用のアンテナパターンが形成された大判のアンテナ基板とを、前記各々の半導体素子の電極端子と前記アンテナパターンとを各々電気的に接続して接着し、半導体ウエハとアンテナ基板との接合体を形成した後、該接合体を半導体装置単位に切断して個片の半導体装置を得ることを特徴とする。
【０００６】
また、半導体素子が所定配置で形成された半導体ウエハの電極端子形成面に電気的絶縁層を形成し、該電気的絶縁層に前記電極端子が底面に露出するビア穴を形成し、該ビア穴の内面および前記電気的絶縁層の表面に導体層を形成し、該導体層により前記半導体素子の配置位置に合わせてアンテナパターンを形成するとともに、該アンテナパターンと前記電極端子とを前記ビア穴に形成されたビアを介して電気的に接続し、該アンテナパターンが形成された半導体ウエハを半導体装置単位に切断して半導体装置を得ることを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。
図１〜３は本発明に係る半導体装置を製造する際に使用するアンテナ基板の製造方法を示す。
図１（ａ） は電気的絶縁性を有する絶縁基板２１の片面に金属箔２２が被着された金属箔付き絶縁基板２０の断面図である。実施形態では金属箔付き絶縁基板２０の基材としてポリイミドフィルムを使用している。ポリイミドフィルムの一方の面に銅箔が被着され、他方の面にポリイミドをＢステージ化した接着層２４が形成されている。
【０００９】
図１（ｂ） は金属箔２２をエッチングしてアンテナパターン２６を形成した状態を示す。図２はアンテナパターン２６の平面図である。この実施形態では絶縁基板２１の表面の全領域を利用してコイル状に形成している。絶縁基板２１の表面に形成するアンテナパターン２６の巻き数、パターン幅、パターン配置等は任意に選択することが可能である。
金属箔２２をエッチングしてアンテナパターン２６を形成する方法は、通常のフォトリソグラフィー法によればよい。金属箔２２の表面に感光性レジストを塗布し、露光・現像してアンテナパターン２６として残す部位を被覆したレジストパターンを形成し、レジストパターンから露出している金属箔２２の部位をエッチングして除去することによりアンテナパターン２６が得られる。
【００１０】
本発明に係る半導体装置は半導体素子の素子面と略同サイズにアンテナ基板を形成し、半導体素子の素子面にアンテナ基板を接合して半導体装置とする。このように、半導体素子と略同サイズにアンテナ基板を形成する場合は、アンテナパターン２６をきわめて微細に形成することが求められる。エッチング法によりアンテナパターン２６を形成する方法は、アンテナパターン２６をきわめて微細に形成でき、任意のパターンに容易に形成することができるという利点がある。
【００１１】
図１（ｃ） はアンテナパターン２６を形成した基板にビア３０を形成したアンテナ基板２８を示す。ビア３０は層間でアンテナパターン２６を電気的に接続してアンテナ基板２８を積層するため、また、アンテナ基板２８を半導体素子に接合した際に半導体素子と電気的に接続する際の接続端子として形成する。
ビア３０は、パンチング加工によりアンテナ基板２８を貫通するビア穴を形成し、貫通穴に導体ぺースト等の導体材を充填することによって形成できる。また、アンテナパターン２６を設けた面と反対側の面からレーザ光を照射して底面にアンテナパターン２６が露出するビア穴を形成し、ビア穴に導体材を充填することによってビア３０を形成することができる。
図３にビア３０を形成したアンテナ基板２８の平面図を示す。ビア３０はコイル状に形成したアンテナパターン２６の両端に各々形成されている。
【００１２】
なお、ビア３０を形成する他の方法として、図１（ａ） に示す金属箔２２が被着された金属箔付き絶縁基板２０にパンチング加工あるいはレーザ加工を施してビア３０を形成することも可能である（図１（ｄ））。この場合、ビア３０を形成した後、金属箔２２をエッチングしてアンテナパターン２６を形成する方法と、金属箔付き絶縁基板２０にビア穴を形成し、金属箔２２をエッチングしてアンテナパターン２６を形成した後、ビア穴に導体材を充填してビア３０を形成しアンテナ基板２８を得る方法がある。また、ビア３０を形成する他の方法として、接着層２４および絶縁基板２１にビア穴を形成し、金属箔２２に通電して電解めっきを施すことによりビア穴を導体材で充填する方法もある。
【００１３】
本発明に係る半導体装置は、上記のアンテナパターン２６が形成されたアンテナ基板２８を半導体素子に接合し、アンテナパターン２６と半導体素子とを電気的に接続して得られる。半導体素子としてＩＣカード等の信号授受用の機能を有する素子を使用すれば、半導体装置内にアンテナを備えた非接触式の通信用の半導体装置として得られる。
【００１４】
図４は半導体素子４０にアンテナ基板２８を接合して一体に形成した半導体装置の実施形態の斜視図、図５は断面図を示す。
図５に示すように、アンテナ基板２８の裏面、すなわちアンテナパターン２６を形成した面とは反対面を半導体素子４０の素子面に接着して半導体素子４０とアンテナパターン２６とを電気的に接続する。そのため、半導体素子４０の電極端子４２とアンテナ基板２８のビア３０とを位置合わせし、異方導電性接着フィルム４３を使用してアンテナ基板２８と半導体素子４０とを接着する。異方導電性接着フィルム４３を使用することにより、電極端子４２とビア３０とが電気的に接続されてアンテナ基板２８と半導体素子４０とが一体に接着される。
【００１５】
なお、異方導電性接着フィルム４３を使用するかわりに、バンプを介して電極端子４２とビア３０とを接続し、アンテナ基板２８と半導体素子４０との隙間に接着剤を充填して一体に接着することも可能である。
このように異方導電性接着フィルムあるいは異方導電性接着剤を使用してアンテナ基板２８を半導体素子４０に接着する場合は、図１に示すアンテナ基板２８において接着層２４を形成する必要はない。また、図１に示すアンテナ基板２８において、接着性を有する導電性樹脂（導電性接着剤）を使用してビア３０を形成した場合は、接着層２４を半導体素子４０の能動面に接着し、ビア３０を電極端子４２に接着することにより図４、５に示す半導体装置を形成することができる。
【００１６】
図６は半導体装置の他の製造方法として、アンテナパターン２６を多層化した多層のアンテナ基板３２を半導体素子４０に接合して半導体装置を製造する方法を示す。図６（ａ） は所定のアンテナパターン２６を形成したアンテナ基板２８を複数枚積層する状態を示す。各々のアンテナ基板２８には接着層２４が形成されているから、アンテナ基板２８を位置合わせして加熱・加圧することにより、アンテナパターン２６が多層に形成された多層のアンテナ基板３２が得られる。
各々のアンテナ基板３２は、積層して一体化した際に層間でアンテナパターン２６が電気的に接続されるようアンテナパターン２６およびビア３０が設計されている。
【００１７】
図７にアンテナ基板２８に設けるアンテナパターン２６の例を示す。２６ａ、２６ｂ、２６ｃが各々１層目、２層目、３層目のアンテナ基板２８に設けるアンテナパターン２６である。ビア３０はこれらのアンテナパターン２６ａ、２６ｂ、２６ｃが一筆書き状に接続されるように配置する。そして、アンテナの両端がビア３０を介して半導体素子４０に電気的に接続される。
【００１８】
図６（ｂ） は多層のアンテナ基板３２を半導体素子４０に位置合わせして接合する状態を示す。アンテナ基板３２と半導体素子４０とは、異方導電性接着フィルムあるいはバンプ等を介してビア３０と電極端子４２とを電気的に接続して一体に接合される。多層のアンテナ基板３２を半導体素子４０に接合した形態は図４に示す半導体装置と同様である。半導体素子４０の一方の面に多層のアンテナ基板３２が接合され、チップサイズの半導体装置に形成される。
【００１９】
前述したように、アンテナパターン２６は任意のパターンで、かつきわめて微細なパターンに形成可能であるから、チップサイズの半導体装置に組み込む場合のように、アンテナパターン２６を配置する領域が微小な領域に限られている場合であっても、所要のアンテナ特性を備えた半導体装置として提供することが可能である。また、アンテナ基板２８を積層した多層のアンテナ基板３２の積層数を適宜選択したり、アンテナのパターンを適宜設計したりすることによってさらに製品に応じた特性を備えた半導体装置として提供することが可能となる。
【００２０】
上記実施形態では、単一の半導体素子４０に個片に形成した単層のアンテナ基板２８あるいは多層のアンテナ基板３２を接合して半導体装置とした。このように、単体の半導体素子４０とアンテナ基板２８、３２を取り扱うかわりに、信号授受に使用する半導体素子を形成した半導体ウエハにあらかじめ所定のアンテナパターンを形成した大判のアンテナ基板を接合し、半導体ウエハとアンテナ基板の接合体をスライシングして個片の半導体装置を得ることも可能である。
【００２１】
半導体ウエハに接合する大判のアンテナ基板には半導体ウエハに形成された個々の半導体素子に位置合わせしてアンテナパターンを形成し、半導体ウエハにアンテナ基板を接合した際に個々の半導体素子とアンテナパターンとが電気的に接続して接合されるようにする。大判のアンテナ基板であれば、エッチングによってアンテナパターン２６を形成するといった一連の作業を効率的に行うことができるという利点があり、スライシングによって図４に示したと同様なチップサイズの半導体装置を容易に得ることができる。
【００２２】
このように、半導体素子とアンテナ基板とを組み合わせて半導体素子と略同サイズの半導体装置を形成する方法としては、単一の半導体素子とアンテナ基板とを組み合わせる他に、以下のような方法が可能である。すなわち、上記例のように半導体ウエハに大判のアンテナ基板を組み合わせて製造する方法、半導体ウエハに個片に形成したアンテナ基板を組み合わせて製造する方法、個片の半導体素子に大判のアンテナ基板を組み合わせて製造する方法等である。
【００２３】
図８は半導体装置のさらに他の製造方法を示す。本実施形態では絶縁基板２１の両面にアンテナパターン２６を形成したアンテナ基板２８を積層してアンテナパターン２６を多層化したこと、および半導体素子４０とアンテナパターン２６とをワイヤボンディングによって電気的に接続したことを特徴とする。
図８（ａ） は絶縁基板２１の両面にアンテナパターン２６を形成したアンテナ基板２８を接着剤シート３４により接着して多層のアンテナ基板を形成する方法を示す。アンテナ基板２８は、絶縁基板２１の両面に金属箔を被着した金属箔付き絶縁基板の両面の金属箔をエッチングして絶縁基板２１の両面にアンテナパターン２６を形成し、絶縁基板２１をパンチングしてビア穴を形成し、ビア穴に導体材を充填することによって形成できる。
【００２４】
アンテナ基板２８を接合する接着剤シート３４には隣接するアンテナパターン２６を電気的に接続する部位に貫通孔が設けられ、該貫通孔に導電性接着剤３６が充填されている。接着剤シート３４を介してアンテナ基板２８を接合することにより、隣接層のアンテナパターン２６は接着剤シート３４を形成した部位のみで電気的に接続されてアンテナ基板２８が一体に接合される。
もちろん、接着剤シート３４を使用するかわりに、前述したと同様に異方導電性接着フィルムを利用してアンテナ基板２８、２８を電気的に接続して接合することも可能である。
【００２５】
図８（ｂ） はアンテナ基板２８を積層して多層に形成したアンテナ基板３２に半導体素子４０を搭載し、半導体素子４０とアンテナ基板３２のアンテナパターン２６とを電気的に接続した状態である。半導体素子４０とアンテナパターン２６とはワイヤボンディングによって接続する。４４はボンディングワイヤ、３８はアンテナ基板２８に設けたボンディングパッドである。ワイヤボンディングした後、ボンディングワイヤ４４、ボンディングワイヤ４４とアンテナ基板２８とのボンディング部、半導体素子４０の外面等をポッティング等によって封止する。
【００２６】
図９は図８に示す半導体装置で各層に設けたアンテナパターン２６のパターンと、半導体素子４０とアンテナパターン２６とを電気的に接続する構成を示す。アンテナパターン２６は前述した実施形態と同様に一筆書き状に接続されている。
実施形態では多層のアンテナ基板３２の外形寸法よりも半導体素子４０が小型に形成され、半導体素子４０とアンテナパターン２６に設けられたボンディングパッド３８とをワイヤボンディングしている。ワイヤボンディングした後、ボンディングワイヤ４４を含めて半導体素子４０の外面に樹脂をポッティングして封止することも可能である。
【００２７】
半導体素子４０とアンテナ基板３２とを同一の大きさとした場合には、図６に示す方法と同様に、異方導電性接着剤あるいはバンプ等により半導体素子４０とアンテナパターン２６とを電気的に接続して一体に接合することもできる。また、実施形態ではアンテナ基板３２で半導体素子４０を搭載する面にはボンディングパッド３８のみを設けているが、半導体素子４０を搭載した面にもアンテナパターン２６を引き回し、アンテナパターン２６の端部にボンディングパッド３８を設けるようにしてもよい。その場合は、積層するアンテナ基板２８、２８がともに両面にアンテナパターン２６が形成されたものとなる。
【００２８】
図１０は半導体装置のさらに他の実施形態を示す。本実施形態の半導体装置は、半導体素子４０の電極端子形成面にアンテナパターン２６を形成した面を向けてアンテナ基板２８を接合したことを特徴とする。半導体素子４０とアンテナ基板２８とをたとえば、異方導電性接着フィルムを用いて接合することにより、電極端子４２とアンテナパターン２６の端子２７のみとを電気的に接続して接合することができる。この半導体装置の場合はアンテナ基板２８に電気的接続用のビア３０を形成する必要がないという利点がある。
【００２９】
図１１は本発明に係る半導体装置のさらに他の構成を示す。図１１（ａ） は半導体素子４０の電極端子４２を形成した面に多層のアンテナ基板３２を接合し、第１層目のアンテナ基板２８のアンテナパターン２６と電極端子４２とをワイヤボンディングにより接続した例である。層間のアンテナパターン２６の電気的接続にはビア３０を使用している。図１１（ｂ） はアンテナ基板２８を階段状に積層し、各層ごとにワイヤボンディングしてアンテナパターン２６を層間で電気的に接続した例である。この実施形態でもボンディングワイヤ４４、ボンディングワイヤ４４とアンテナ基板２８とのボンディング部等をポッティング等によって封止するようにする。
【００３０】
以上説明したように、アンテナ基板と半導体素子４０とを接合して半導体装置を得る方法には種々の方法があり、アンテナ基板またアンテナ基板に形成するアンテナパターンも任意の形状に形成することが可能である。そして、これによって、製品の特性に応じた設計が可能になる。また、上記例の半導体装置では半導体装置内に単一の半導体素子４０を搭載しているが、アンテナ基板２８、３２を中間層に挟むことによって一つの半導体装置に複数の半導体素子４０を搭載することも可能である。
【００３１】
上記実施形態の半導体装置は、いずれも半導体素子４０の電極端子形成面に半導体素子４０とは別体に形成したアンテナ基板を接合して信号授受用のアンテナを備えた半導体装置として得たものである。
図１２は信号授受用のアンテナを備えた半導体装置の他の実施形態として、半導体素子の電極端子形成面にアンテナパターン２６を直接作り込むことによって半導体装置を製造する方法を示す。この製造方法では信号授受用の半導体素子を形成した半導体ウエハ５０に所要の加工を施してアンテナパターンを組み込んだ半導体装置を得る。
【００３２】
図１２（ａ）は所定配置で半導体素子が形成された半導体ウエハ５０を示す。５２が各半導体素子でアンテナパターンと電気的に接続される電極端子である。
図１２（ｂ）は電極端子形成面にアンテナパターンを形成するため、まず、電気的絶縁層５４を形成した状態を示す。電気的絶縁層５４は半導体ウエハ５０の電極端子形成面にポリイミド樹脂等の樹脂材をコーティングし、あるいは接着性を有する樹脂フィルムを接着して形成することができる。
【００３３】
図１２（ｃ）は、電気的絶縁層５４に底面に電極端子５２が露出するビア穴５６を形成した状態である。ビア穴５６は電気的絶縁層５４にレーザ光を照射する方法、化学的エッチングを施す方法等によって形成できる。
図１２（ｄ）は、次に、ビア穴５６の内面と電気的絶縁層５４の表面全体に導体層５８を形成した状態である。導体層５８はアンテナパターンの導体部となり、また、ビア穴５６を充填して電極端子５２とアンテナパターンとを電気的に接続するビア６０となる。したがって、これらの導体部として必要な厚さに導体層５８を形成する。
【００３４】
図１２（ｅ）は、導体層５８をエッチングして電気的絶縁層５４の表面にアンテナパターン２６を形成した状態である。アンテナパターン２６は半導体ウエハ５０での半導体素子の配置位置に合わせて所定のパターンに形成する。導体層５８の表面にアンテナパターン２６として残す部位のみを被覆したレジストパターンを形成し、このレジストパターンをマスクとして導体層５８をエッチングすることによってアンテナパターン２６を形成することができる。なお、セミアディティブ法による場合は、めっき給電層として薄い導体層を形成した後、アンテナパターンとして形成する部位を露出させたレジストパターンを形成し、電解めっきにより導体部を盛り上げて形成した後、レジストパターンを除去し、レジストパターンによって被覆されていた薄い導体層をエッチングして除去することにより、所定パターンのアンテナパターン２６を形成することができる。
【００３５】
半導体素子の表面に設けるアンテナパターン２６が１層のみの場合は、図１２（ｅ）の状態、もしくは、図１２（ｆ）に示すように、アンテナパターン２６の表面を保護膜６２によって被覆した後、半導体ウエハ５０を個片にスライシングする。これによって、電極端子形成面にアンテナパターン２６が形成されたチップサイズの半導体装置が得られる。図１２（ｆ）でＡ−Ａ線が半導体ウエハ５０を切断する位置である。
【００３６】
アンテナパターン２６を複数層に積層して形成する場合には、保護膜６２のかわりに、上記電気的絶縁層５４と同様な電気的絶縁層を形成し、第１層のアンテナパターン２６を形成すると同様にして次層のアンテナパターンを形成する。すなわち、第２層目の電気的絶縁層にビア穴を形成し、スパッタリング等により導体層を形成し、導体層をエッチングして第２層目のアンテナパターンを形成する。第１層と第２層のアンテナパターン２６は電気的絶縁層に形成したビアを介して電気的に接続することができる。アンテナパターン２６の形態および層間の電気的接続は図７に示した形態と同様である。
【００３７】
図１２に示すように、半導体ウエハ５０の電極端子形成面に電気的絶縁層５４を介してアンテナパターン２６を作り込む方法は、アンテナパターン２６を微細なパターンに形成すること、アンテナパターン２６を複数層に積層して形成することが容易に可能であること、半導体ウエハ５０を対象として露光・現像といった操作を行うことで効率的に半導体装置を製造することが可能になる等の利点がある。
半導体ウエハ５０をスライスして得られた半導体装置は半導体素子４０の電極端子形成面に、電極端子５２と電気的に接続してアンテナパターン２６が形成されたものとなる。
【００３８】
以上のように、本発明に係る半導体装置は半導体素子４０と略同サイズに形成され、信号授受用のアンテナを備えた半導体装置としてきわめて小型に形成される。したがって、非接触式のＩＣカードとして使用するといった場合でも従来のようなカード形とする必要はなく、切手サイズもしくはさらに小型に形成して使用することが可能になる。また、アンテナを組み込んだＩＣとして形成することにより、ＩＣとＩＣとの間で非接触により信号を授受することが可能となる。これによって、ＩＣとＩＣとを接続する配線が不要になり、ＩＣを実装する実装基板を小型化することが可能になる等の種々の用途に利用可能である。
【００３９】
本発明に係る半導体装置の製造方法によれば、半導体ウエハとアンテナ基板との接合体を形成して個片の半導体装置を得ること、あるいは、アンテナパターンが形成された半導体ウエハを半導体装置単位に切断して半導体装置を得ることによって、通信用のアンテナを備えたきわめて小型の半導体装置を容易にかつ効率的に製造することが可能になる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置に使用するアンテナ基板の製造方法を示す説明図である。
【図２】絶縁基板にアンテナパターンを形成した状態の平面図である。
【図３】アンテナ基板にビアを形成した状態の平面図である。
【図４】本発明に係る半導体装置の実施形態を示す斜視図である。
【図５】図４に示す半導体装置の断面図である。
【図６】多層のアンテナ基板を用いて半導体装置を形成する方法を示す説明図である。
【図７】アンテナパターンのパターン例を示す説明図である。
【図８】本発明に係る半導体装置の他の製造方法を示す説明図である。
【図９】アンテナパターンのパターン例を示す説明図である。
【図１０】本発明に係る半導体装置のさらに他の構成例を示す断面図である。
【図１１】本発明に係る半導体装置のさらに他の構成例を示す断面図である。
【図１２】本発明に係る半導体装置のさらに他の製造方法を示す説明図である。
【図１３】従来のＩＣカードの構成を示す説明図である。
【符号の説明】
１０ アンテナ
１２ 半導体素子
１４ フィルム
２０ 金属箔付き絶縁基板
２１ 絶縁基板
２２ 金属箔
２４ 接着層
２６、２６ａ、２６ｂ、２６ｃ アンテナパターン
２８、３２ アンテナ基板
３０ ビア
３４ 接着剤シート
３６ 導電性接着剤
３８ ボンディングパッド
４０ 半導体素子
４２、５２ 電極端子
４３ 異方導電性接着フィルム
４４ ボンディングワイヤ
５０ 半導体ウエハ
５４ 電気的絶縁層
５６ ビア穴
５８ 導体層
６０ ビア
６２ 保護膜[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a process for producing a semiconductor equipment to be used for non-contact IC card or the like.
[0002]
[Prior art]
As shown in FIG. 13, the non-contact type IC card is formed by sandwiching an antenna 10 formed in a coil shape and a semiconductor element 12 for signal transmission / reception connected to the antenna 10 with a film 14 formed in a card shape to form a thin card shape. It was formed.
The antenna 10 is formed in a predetermined coil shape by etching a conductive layer formed on the surface of an electrically insulating film. The semiconductor element 12 and the antenna 10 are electrically connected by wire bonding.
[0003]
[Problems to be solved by the invention]
In a conventional non-contact IC card, as shown in FIG. 13, the antenna 10 is arranged along the vicinity of the outer periphery of the card. This is because the communication area of the antenna 10 is determined by the area surrounded by the loop of the antenna and the number of windings of the antenna, so that a large area surrounded by the antenna 10 can be ensured.
The shape of the card type IC card is considered in consideration of the convenience of carrying and the like. However, securing a large area for arranging the antenna 10 as described above restricts miniaturization of the electronic device and restricts application to other uses.
[0004]
The present invention, in view of the characteristics of the electronic component having such a communication function, can easily reduce the size of the electronic component having the communication function, and can easily be applied to various electronic devices. and to provide a manufacturing method of a semiconductor equipment.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has the following configuration.
That is, a semiconductor wafer in which semiconductor elements are formed in a predetermined arrangement, and a large-sized antenna substrate in which an antenna pattern for signal transmission and reception is formed on an insulating substrate having electrical insulation in accordance with the arrangement of each semiconductor element, The electrode terminals of each of the semiconductor elements and the antenna pattern are electrically connected and adhered to each other to form a joined body of the semiconductor wafer and the antenna substrate. It is characterized in that one semiconductor device is obtained .
[0006]
Further , an electric insulating layer is formed on the electrode terminal forming surface of the semiconductor wafer on which the semiconductor elements are formed in a predetermined arrangement, and a via hole is formed in the electric insulating layer so that the electrode terminal is exposed on the bottom surface. Forming a conductor layer on the inner surface and the surface of the electrically insulating layer, forming an antenna pattern in accordance with the arrangement position of the semiconductor element by the conductor layer, and connecting the antenna pattern and the electrode terminal to the via hole. The semiconductor device is electrically connected via the formed via, and the semiconductor wafer on which the antenna pattern is formed is cut into semiconductor device units to obtain a semiconductor device .
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
1 to 3 show a method of manufacturing an antenna substrate used when manufacturing a semiconductor device according to the present invention.
FIG. 1A is a cross-sectional view of an insulating substrate 20 with a metal foil in which a metal foil 22 is adhered to one surface of an insulating substrate 21 having electrical insulation. In the embodiment, a polyimide film is used as a base material of the insulating substrate 20 with a metal foil. A copper foil is adhered on one surface of the polyimide film, and an adhesive layer 24 made of B-staged polyimide is formed on the other surface.
[0009]
FIG. 1B shows a state in which the metal foil 22 is etched to form the antenna pattern 26. FIG. 2 is a plan view of the antenna pattern 26. In this embodiment, the entire surface of the insulating substrate 21 is formed in a coil shape. The number of turns, pattern width, pattern arrangement, etc. of the antenna pattern 26 formed on the surface of the insulating substrate 21 can be arbitrarily selected.
The method of forming the antenna pattern 26 by etching the metal foil 22 may be a usual photolithography method. A photosensitive resist is applied to the surface of the metal foil 22, exposed and developed to form a resist pattern covering a portion left as the antenna pattern 26, and a portion of the metal foil 22 exposed from the resist pattern is removed by etching. By doing so, the antenna pattern 26 is obtained.
[0010]
A semiconductor device according to the present invention forms an antenna substrate having substantially the same size as an element surface of a semiconductor element and joins the antenna substrate to the element surface of the semiconductor element to obtain a semiconductor device. As described above, when the antenna substrate is formed to have substantially the same size as the semiconductor element, it is required to form the antenna pattern 26 very finely. The method of forming the antenna pattern 26 by the etching method has an advantage that the antenna pattern 26 can be formed extremely finely and can be easily formed into an arbitrary pattern.
[0011]
FIG. 1C shows an antenna substrate 28 in which a via 30 is formed in the substrate on which the antenna pattern 26 is formed. The via 30 is formed as a connection terminal for electrically connecting the antenna pattern 26 between the layers and stacking the antenna substrate 28, and for connecting electrically to the semiconductor element when the antenna substrate 28 is joined to the semiconductor element. I do.
The via 30 can be formed by forming a via hole penetrating the antenna substrate 28 by punching and filling the through hole with a conductor material such as a conductor paste. Further, a via hole is formed on the bottom surface by irradiating a laser beam from a surface opposite to the surface on which the antenna pattern 26 is provided, and a via hole is formed by filling the via hole with a conductive material. be able to.
FIG. 3 shows a plan view of the antenna substrate 28 in which the via 30 is formed. The vias 30 are formed at both ends of the antenna pattern 26 formed in a coil shape.
[0012]
As another method of forming the via 30, the via 30 can be formed by performing punching or laser processing on the insulating substrate 20 with the metal foil on which the metal foil 22 shown in FIG. (FIG. 1D). In this case, a method of forming the antenna pattern 26 by etching the metal foil 22 after forming the via 30 and a method of forming a via hole in the insulating substrate 20 with a metal foil and etching the metal foil 22 to form the antenna pattern 26 After formation, there is a method in which a conductive material is filled in the via hole to form the via 30 and the antenna substrate 28 is obtained. Further, as another method of forming the via 30, there is a method of forming a via hole in the adhesive layer 24 and the insulating substrate 21, energizing the metal foil 22 and performing electrolytic plating, thereby filling the via hole with a conductive material. .
[0013]
The semiconductor device according to the present invention is obtained by bonding the antenna substrate 28 on which the antenna pattern 26 is formed to a semiconductor element and electrically connecting the antenna pattern 26 and the semiconductor element. When an element having a function of transmitting and receiving signals, such as an IC card, is used as a semiconductor element, a non-contact communication semiconductor device having an antenna in the semiconductor device can be obtained.
[0014]
FIG. 4 is a perspective view of an embodiment of a semiconductor device in which an antenna substrate 28 is integrally formed with a semiconductor element 40 by bonding, and FIG. 5 is a cross-sectional view.
As shown in FIG. 5, the back surface of the antenna substrate 28, that is, the surface opposite to the surface on which the antenna pattern 26 is formed is adhered to the element surface of the semiconductor element 40 to electrically connect the semiconductor element 40 and the antenna pattern 26. . Therefore, the electrode terminals 42 of the semiconductor element 40 are aligned with the vias 30 of the antenna substrate 28, and the antenna substrate 28 and the semiconductor element 40 are bonded using the anisotropic conductive adhesive film 43. By using the anisotropic conductive adhesive film 43, the electrode terminals 42 and the vias 30 are electrically connected, and the antenna substrate 28 and the semiconductor element 40 are integrally bonded.
[0015]
Instead of using the anisotropic conductive adhesive film 43, the electrode terminals 42 and the vias 30 are connected via bumps, and the gap between the antenna substrate 28 and the semiconductor element 40 is filled with an adhesive and bonded together. It is also possible.
When the antenna substrate 28 is bonded to the semiconductor element 40 using the anisotropic conductive adhesive film or the anisotropic conductive adhesive as described above, it is not necessary to form the adhesive layer 24 on the antenna substrate 28 shown in FIG. . When the via 30 is formed using a conductive resin (conductive adhesive) having an adhesive property on the antenna substrate 28 shown in FIG. 1, the adhesive layer 24 is bonded to the active surface of the semiconductor element 40, By bonding the via 30 to the electrode terminal 42, the semiconductor device shown in FIGS.
[0016]
FIG. 6 shows a method of manufacturing a semiconductor device by bonding a multilayer antenna substrate 32 having a multilayer antenna pattern 26 to a semiconductor element 40 as another method of manufacturing a semiconductor device. FIG. 6A shows a state in which a plurality of antenna substrates 28 on which a predetermined antenna pattern 26 is formed are stacked. Since the adhesive layer 24 is formed on each antenna substrate 28, the antenna substrate 28 is positioned and heated / pressed to obtain a multilayer antenna substrate 32 on which the antenna pattern 26 is formed in multiple layers.
The antenna patterns 26 and the vias 30 are designed such that the antenna patterns 26 are electrically connected between the layers when the respective antenna substrates 32 are stacked and integrated.
[0017]
FIG. 7 shows an example of the antenna pattern 26 provided on the antenna substrate 28. Reference numerals 26a, 26b, and 26c denote antenna patterns 26 provided on the first, second, and third antenna substrates 28, respectively. The via 30 is arranged so that these antenna patterns 26a, 26b, 26c are connected in a one-stroke form. Then, both ends of the antenna are electrically connected to the semiconductor element 40 via the vias 30.
[0018]
FIG. 6B shows a state in which the multilayer antenna substrate 32 is positioned and joined to the semiconductor element 40. The antenna substrate 32 and the semiconductor element 40 are joined together by electrically connecting the via 30 and the electrode terminal 42 via an anisotropic conductive adhesive film or a bump or the like. The form in which the multilayer antenna substrate 32 is joined to the semiconductor element 40 is the same as the semiconductor device shown in FIG. The multilayer antenna substrate 32 is joined to one surface of the semiconductor element 40 to form a chip-sized semiconductor device.
[0019]
As described above, since the antenna pattern 26 can be formed in an arbitrary pattern and in an extremely fine pattern, an area where the antenna pattern 26 is arranged is a small area as in the case of being incorporated in a chip-size semiconductor device. Even in a limited case, the semiconductor device can be provided as a semiconductor device having required antenna characteristics. Further, by appropriately selecting the number of layers of the multilayer antenna substrate 32 on which the antenna substrates 28 are stacked, or by appropriately designing the antenna pattern, the semiconductor device can be provided as a semiconductor device having further characteristics according to the product. It becomes.
[0020]
In the above embodiment, the semiconductor device is formed by joining the single-layer antenna substrate 28 or the multilayer antenna substrate 32 formed individually to the single semiconductor element 40. As described above, instead of handling the single semiconductor element 40 and the antenna substrates 28 and 32, a large-sized antenna substrate on which a predetermined antenna pattern is formed in advance is bonded to a semiconductor wafer on which semiconductor elements used for signal transmission and reception are formed. It is also possible to obtain an individual semiconductor device by slicing the joined body of the wafer and the antenna substrate.
[0021]
An antenna pattern is formed on a large-sized antenna substrate to be joined to a semiconductor wafer by aligning the individual semiconductor elements formed on the semiconductor wafer with each other. Are electrically connected and joined. A large-sized antenna substrate has an advantage that a series of operations such as forming the antenna pattern 26 by etching can be efficiently performed, and a semiconductor device having a chip size similar to that shown in FIG. Obtainable.
[0022]
As described above, as a method of forming a semiconductor device having substantially the same size as a semiconductor element by combining a semiconductor element and an antenna substrate, in addition to combining a single semiconductor element and an antenna substrate, the following methods are possible. It is. That is, as in the above example, a method of manufacturing a semiconductor wafer by combining a large-sized antenna substrate, a method of manufacturing a semiconductor wafer by combining an antenna substrate formed in a piece, and a method of combining a large-sized antenna board with a piece of semiconductor element. Manufacturing method.
[0023]
FIG. 8 shows still another method of manufacturing a semiconductor device. In the present embodiment, the antenna substrate 28 having the antenna pattern 26 formed on both surfaces of the insulating substrate 21 is laminated to form a multilayer antenna pattern 26, and the semiconductor element 40 and the antenna pattern 26 are electrically connected by wire bonding. It is characterized by the following.
FIG. 8A shows a method of forming a multilayer antenna substrate by bonding an antenna substrate 28 having an antenna pattern 26 formed on both surfaces of an insulating substrate 21 with an adhesive sheet 34. The antenna substrate 28 forms the antenna pattern 26 on both surfaces of the insulating substrate 21 by etching the metal foil on both surfaces of the insulating substrate with a metal foil in which the metal foil is applied to both surfaces of the insulating substrate 21, and punches the insulating substrate 21. The via hole is formed by filling the via hole with a conductive material.
[0024]
The adhesive sheet 34 for bonding the antenna substrate 28 is provided with a through hole at a portion where the adjacent antenna patterns 26 are electrically connected, and the through hole is filled with a conductive adhesive 36. By bonding the antenna substrate 28 via the adhesive sheet 34, the antenna patterns 26 of the adjacent layers are electrically connected only at the portion where the adhesive sheet 34 is formed, and the antenna substrate 28 is integrally bonded.
Of course, instead of using the adhesive sheet 34, it is also possible to electrically connect and join the antenna substrates 28, 28 using an anisotropic conductive adhesive film as described above.
[0025]
FIG. 8B shows a state in which the semiconductor element 40 is mounted on the antenna substrate 32 formed by laminating the antenna substrates 28 to form a multilayer, and the semiconductor element 40 and the antenna pattern 26 of the antenna substrate 32 are electrically connected. The semiconductor element 40 and the antenna pattern 26 are connected by wire bonding. 44 is a bonding wire, and 38 is a bonding pad provided on the antenna substrate 28. After the wire bonding, the bonding wire 44, the bonding portion between the bonding wire 44 and the antenna substrate 28, the outer surface of the semiconductor element 40, and the like are sealed by potting or the like.
[0026]
FIG. 9 shows a configuration of the semiconductor device shown in FIG. 8 in which the antenna pattern 26 provided in each layer is electrically connected to the semiconductor element 40 and the antenna pattern 26. The antenna pattern 26 is connected in a one-stroke form as in the above-described embodiment.
In the embodiment, the semiconductor element 40 is formed smaller than the outer dimensions of the multilayer antenna substrate 32, and the semiconductor element 40 and the bonding pads 38 provided on the antenna pattern 26 are wire-bonded. After wire bonding, it is also possible to seal the outer surface of the semiconductor element 40 including the bonding wire 44 by potting a resin.
[0027]
When the semiconductor element 40 and the antenna substrate 32 have the same size, similarly to the method shown in FIG. 6, the semiconductor element 40 and the antenna pattern 26 are electrically connected by an anisotropic conductive adhesive or a bump. And can be joined together. In the embodiment, only the bonding pad 38 is provided on the surface of the antenna substrate 32 on which the semiconductor element 40 is mounted. However, the antenna pattern 26 is also routed on the surface on which the semiconductor element 40 is mounted, and A bonding pad 38 may be provided. In this case, the antenna patterns 26 are formed on both sides of the stacked antenna substrates 28 and 28.
[0028]
FIG. 10 shows still another embodiment of the semiconductor device. The semiconductor device according to the present embodiment is characterized in that an antenna substrate 28 is bonded to a surface on which an electrode terminal is formed of a semiconductor element 40 with the surface on which the antenna pattern 26 is formed facing. By joining the semiconductor element 40 and the antenna substrate 28 using, for example, an anisotropic conductive adhesive film, the electrode terminal 42 and only the terminal 27 of the antenna pattern 26 can be electrically connected and joined. In the case of this semiconductor device, there is an advantage that it is not necessary to form a via 30 for electrical connection in the antenna substrate 28.
[0029]
FIG. 11 shows still another configuration of the semiconductor device according to the present invention. In FIG. 11A, a multilayer antenna substrate 32 is bonded to the surface of the semiconductor element 40 on which the electrode terminals 42 are formed, and the antenna pattern 26 of the first-layer antenna substrate 28 and the electrode terminals 42 are connected by wire bonding. It is an example. Vias 30 are used to electrically connect the antenna patterns 26 between the layers. FIG. 11B shows an example in which the antenna substrates 28 are stacked in a stepwise manner, and the antenna pattern 26 is electrically connected between the layers by wire bonding for each layer. Also in this embodiment, the bonding wires 44 and the bonding portions between the bonding wires 44 and the antenna substrate 28 are sealed by potting or the like.
[0030]
As described above, there are various methods for obtaining a semiconductor device by bonding the antenna substrate and the semiconductor element 40, and the antenna substrate and the antenna pattern formed on the antenna substrate can be formed in any shape. It is. This allows a design according to the characteristics of the product. Further, in the semiconductor device of the above example, a single semiconductor element 40 is mounted in the semiconductor device, but a plurality of semiconductor elements 40 are mounted in one semiconductor device by sandwiching the antenna substrates 28 and 32 between intermediate layers. It is also possible.
[0031]
The semiconductor device of the above embodiment is obtained as a semiconductor device having an antenna for transmitting and receiving signals by bonding an antenna substrate formed separately from the semiconductor element 40 to the electrode terminal forming surface of the semiconductor element 40. is there.
FIG. 12 shows a method of manufacturing a semiconductor device by directly forming an antenna pattern 26 on an electrode terminal forming surface of a semiconductor element as another embodiment of a semiconductor device having an antenna for signal transmission / reception. In this manufacturing method, a required processing is performed on the semiconductor wafer 50 on which the semiconductor element for signal transmission / reception is formed to obtain a semiconductor device in which an antenna pattern is incorporated.
[0032]
FIG. 12A shows a semiconductor wafer 50 on which semiconductor elements are formed in a predetermined arrangement. Reference numeral 52 denotes an electrode terminal electrically connected to the antenna pattern in each semiconductor element.
FIG. 12B shows a state in which an electrical insulating layer 54 is first formed to form an antenna pattern on the electrode terminal formation surface. The electrical insulating layer 54 can be formed by coating the electrode terminal forming surface of the semiconductor wafer 50 with a resin material such as a polyimide resin, or by bonding an adhesive resin film.
[0033]
FIG. 12C shows a state in which a via hole 56 for exposing the electrode terminal 52 is formed on the bottom surface of the electrically insulating layer 54. The via hole 56 can be formed by a method of irradiating the electrical insulating layer 54 with laser light, a method of performing chemical etching, or the like.
FIG. 12D shows a state in which the conductor layer 58 is formed on the inner surface of the via hole 56 and the entire surface of the electrical insulating layer 54. The conductor layer 58 becomes a conductor portion of the antenna pattern, and also becomes a via 60 that fills the via hole 56 and electrically connects the electrode terminal 52 to the antenna pattern. Therefore, the conductor layer 58 is formed to have a thickness necessary for these conductor portions.
[0034]
FIG. 12E shows a state in which the conductor pattern 58 is etched to form the antenna pattern 26 on the surface of the electrical insulating layer 54. The antenna pattern 26 is formed in a predetermined pattern in accordance with the arrangement position of the semiconductor element on the semiconductor wafer 50. The antenna pattern 26 can be formed by forming a resist pattern covering only the portion left as the antenna pattern 26 on the surface of the conductor layer 58 and etching the conductor layer 58 using this resist pattern as a mask. In the case of the semi-additive method, after a thin conductor layer is formed as a plating power supply layer, a resist pattern exposing a portion to be formed as an antenna pattern is formed, and the conductor portion is formed by electroplating, and then the resist is formed. The antenna pattern 26 having a predetermined pattern can be formed by removing the pattern and etching and removing the thin conductive layer covered with the resist pattern.
[0035]
When the antenna pattern 26 provided on the surface of the semiconductor element has only one layer, the surface of the antenna pattern 26 is covered with a protective film 62 as shown in FIG. 12E or as shown in FIG. Then, the semiconductor wafer 50 is sliced into individual pieces. Thus, a chip-sized semiconductor device in which the antenna pattern 26 is formed on the electrode terminal forming surface is obtained. In FIG. 12F, the line AA is a position where the semiconductor wafer 50 is cut.
[0036]
When the antenna pattern 26 is formed by laminating a plurality of layers, an electric insulating layer similar to the electric insulating layer 54 is formed instead of the protective film 62, and the antenna pattern 26 of the first layer is formed. Similarly, the antenna pattern of the next layer is formed. That is, a via hole is formed in the second electrically insulating layer, a conductor layer is formed by sputtering or the like, and the conductor layer is etched to form a second antenna pattern. The antenna patterns 26 of the first and second layers can be electrically connected via vias formed in the electrically insulating layer. The form of the antenna pattern 26 and the electrical connection between layers are the same as in the form shown in FIG.
[0037]
As shown in FIG. 12, a method of forming the antenna pattern 26 on the electrode terminal formation surface of the semiconductor wafer 50 via the electrical insulating layer 54 includes forming the antenna pattern 26 into a fine pattern, There are advantages in that the semiconductor device can be easily formed by laminating the layers, and that a semiconductor device can be efficiently manufactured by performing operations such as exposure and development on the semiconductor wafer 50.
The semiconductor device obtained by slicing the semiconductor wafer 50 has the antenna pattern 26 formed on the electrode terminal forming surface of the semiconductor element 40 by being electrically connected to the electrode terminal 52.
[0038]
As described above, the semiconductor device according to the present invention is formed to have substantially the same size as the semiconductor element 40, and is formed extremely small as a semiconductor device having an antenna for transmitting and receiving signals. Therefore, even when used as a non-contact type IC card, it is not necessary to use a conventional card shape, and it is possible to use a stamp size or a smaller size. Further, by forming the IC as an IC with an antenna incorporated therein, signals can be transmitted and received between the ICs in a non-contact manner. This eliminates the need for wiring for connecting the ICs, and can be used for various applications such as miniaturization of the mounting board on which the IC is mounted.
[0039]
According to the method for manufacturing a semiconductor device according to the present invention, a semiconductor device is obtained by forming a joined body of a semiconductor wafer and an antenna substrate, or a semiconductor wafer having an antenna pattern formed on a semiconductor device basis. by obtaining the semiconductor device is cut, it is possible to easily and efficiently produce a very small semiconductor equipment comprising an antenna for communication.
[Brief description of the drawings]
FIG. 1 is an explanatory view showing a method for manufacturing an antenna substrate used for a semiconductor device according to the present invention.
FIG. 2 is a plan view showing a state where an antenna pattern is formed on an insulating substrate.
FIG. 3 is a plan view showing a state where vias are formed in an antenna substrate.
FIG. 4 is a perspective view showing an embodiment of a semiconductor device according to the present invention.
5 is a cross-sectional view of the semiconductor device shown in FIG.
FIG. 6 is an explanatory diagram illustrating a method for forming a semiconductor device using a multilayer antenna substrate.
FIG. 7 is an explanatory diagram showing a pattern example of an antenna pattern.
FIG. 8 is an explanatory view showing another method of manufacturing the semiconductor device according to the present invention.
FIG. 9 is an explanatory diagram showing a pattern example of an antenna pattern.
FIG. 10 is a cross-sectional view showing still another configuration example of the semiconductor device according to the present invention.
FIG. 11 is a cross-sectional view showing still another example of the configuration of the semiconductor device according to the present invention.
FIG. 12 is an explanatory view showing still another method of manufacturing a semiconductor device according to the present invention.
FIG. 13 is an explanatory diagram showing a configuration of a conventional IC card.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Antenna 12 Semiconductor element 14 Film 20 Insulating substrate 21 with metal foil 21 Insulating substrate 22 Metal foil 24 Adhesive layers 26, 26a, 26b, 26c Antenna patterns 28, 32 Antenna substrate 30 Via 34 Adhesive sheet 36 Conductive adhesive 38 Bonding pad Reference Signs List 40 semiconductor element 42, 52 electrode terminal 43 anisotropic conductive adhesive film 44 bonding wire 50 semiconductor wafer 54 electrical insulating layer 56 via hole 58 conductive layer 60 via 62 protective film

Claims (2)

半導体素子が所定配置で形成された半導体ウエハと、
電気的絶縁性を有する絶縁基板に前記各半導体素子の配置に合わせて信号授受用のアンテナパターンが形成された大判のアンテナ基板とを、前記各々の半導体素子の電極端子と前記アンテナパターンとを各々電気的に接続して接着し、半導体ウエハとアンテナ基板との接合体を形成した後、
該接合体を半導体装置単位に切断して個片の半導体装置を得ることを特徴とする半導体装置の製造方法。 A semiconductor wafer on which semiconductor elements are formed in a predetermined arrangement;
A large-sized antenna substrate in which an antenna pattern for signal transmission / reception is formed on an insulating substrate having electrical insulation in accordance with the arrangement of the semiconductor elements, the electrode terminals of the respective semiconductor elements and the antenna pattern After electrically connecting and bonding to form a bonded body between the semiconductor wafer and the antenna substrate,
A method of manufacturing a semiconductor device , wherein the joined body is cut into semiconductor device units to obtain individual semiconductor devices . 半導体素子が所定配置で形成された半導体ウエハの電極端子形成面に電気的絶縁層を形成し、
該電気的絶縁層に前記電極端子が底面に露出するビア穴を形成し、
該ビア穴の内面および前記電気的絶縁層の表面に導体層を形成し、
該導体層により前記半導体素子の配置位置に合わせてアンテナパターンを形成するとともに、該アンテナパターンと前記電極端子とを前記ビア穴に形成されたビアを介して電気的に接続し、
該アンテナパターンが形成された半導体ウエハを半導体装置単位に切断して半導体装置を得ることを特徴とする半導体装置の製造方法。 Forming an electrical insulating layer on the electrode terminal formation surface of the semiconductor wafer on which the semiconductor elements are formed in a predetermined arrangement;
Forming a via hole in the electrical insulating layer where the electrode terminal is exposed on the bottom surface;
Forming a conductor layer on the inner surface of the via hole and the surface of the electrical insulating layer,
An antenna pattern is formed in accordance with the arrangement position of the semiconductor element by the conductor layer, and the antenna pattern and the electrode terminal are electrically connected to each other via a via formed in the via hole.
A method of manufacturing a semiconductor device , comprising: cutting a semiconductor wafer on which the antenna pattern is formed into semiconductor devices to obtain a semiconductor device .
JP20008799A 1999-07-14 1999-07-14 Method for manufacturing semiconductor device Expired - Fee Related JP3557130B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20008799A JP3557130B2 (en) 1999-07-14 1999-07-14 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20008799A JP3557130B2 (en) 1999-07-14 1999-07-14 Method for manufacturing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004079712A Division JP4450652B2 (en) 2004-03-19 2004-03-19 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001028036A JP2001028036A (en) 2001-01-30
JP3557130B2 true JP3557130B2 (en) 2004-08-25

Family

ID=16418648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20008799A Expired - Fee Related JP3557130B2 (en) 1999-07-14 1999-07-14 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3557130B2 (en)

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003006594A (en) * 2001-06-22 2003-01-10 Toppan Forms Co Ltd Formation method for rf-id medium using both-side tape
JP2003044819A (en) * 2001-07-31 2003-02-14 Toppan Forms Co Ltd Recording medium and method for manufacturing the same
JP2006024087A (en) * 2004-07-09 2006-01-26 Nec Corp Radio device, its manufacturing method, its inspecting method and inspecting device, radio apparatus, and its manufacturing method
JP4963538B2 (en) * 2004-08-19 2012-06-27 国立大学法人東北大学 Integrated circuit device
JP4628835B2 (en) * 2005-03-24 2011-02-09 トッパン・フォームズ株式会社 Communication circuit holder
JP4750455B2 (en) * 2005-04-15 2011-08-17 富士通株式会社 RFID tag set, RFID tag, and RFID tag component
US7519328B2 (en) 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
JP4997779B2 (en) * 2006-02-13 2012-08-08 大日本印刷株式会社 Contactless data carrier
CN101416353B (en) 2006-04-10 2013-04-10 株式会社村田制作所 Wireless IC device
WO2007119310A1 (en) 2006-04-14 2007-10-25 Murata Manufacturing Co., Ltd. Antenna
EP2012388B1 (en) 2006-04-26 2011-12-28 Murata Manufacturing Co. Ltd. Article provided with feed circuit board
US9064198B2 (en) 2006-04-26 2015-06-23 Murata Manufacturing Co., Ltd. Electromagnetic-coupling-module-attached article
CN101454992B (en) 2006-05-26 2015-07-15 株式会社村田制作所 Data coupler
WO2007138857A1 (en) 2006-06-01 2007-12-06 Murata Manufacturing Co., Ltd. Radio frequency ic device and composite component for radio frequency ic device
WO2007145053A1 (en) 2006-06-12 2007-12-21 Murata Manufacturing Co., Ltd. Electromagnetically coupled module, wireless ic device inspecting system, electromagnetically coupled module using the wireless ic device inspecting system, and wireless ic device manufacturing method
JP5200338B2 (en) * 2006-06-15 2013-06-05 ソニー株式会社 RFID tags and products
CN101467209B (en) 2006-06-30 2012-03-21 株式会社村田制作所 Optical disc
WO2008007606A1 (en) 2006-07-11 2008-01-17 Murata Manufacturing Co., Ltd. Antenna and radio ic device
JP4310589B2 (en) 2006-08-24 2009-08-12 株式会社村田製作所 Wireless IC device inspection system and wireless IC device manufacturing method using the same
WO2008050535A1 (en) 2006-09-26 2008-05-02 Murata Manufacturing Co., Ltd. Electromagnetically coupled module and article with electromagnetically coupled module
JP4907286B2 (en) * 2006-09-29 2012-03-28 東洋アルミニウム株式会社 Circuit structure and manufacturing method thereof
CN101523750B (en) 2006-10-27 2016-08-31 株式会社村田制作所 The article of charged magnetic coupling module
WO2008090943A1 (en) 2007-01-26 2008-07-31 Murata Manufacturing Co., Ltd. Container with electromagnetically coupling module
JP4888494B2 (en) 2007-02-06 2012-02-29 株式会社村田製作所 Packaging material with electromagnetic coupling module
JP5024372B2 (en) 2007-04-06 2012-09-12 株式会社村田製作所 Wireless IC device
US8009101B2 (en) 2007-04-06 2011-08-30 Murata Manufacturing Co., Ltd. Wireless IC device
JP4697332B2 (en) 2007-04-09 2011-06-08 株式会社村田製作所 Wireless IC device
US7762472B2 (en) 2007-07-04 2010-07-27 Murata Manufacturing Co., Ltd Wireless IC device
US8235299B2 (en) 2007-07-04 2012-08-07 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
JP4930586B2 (en) 2007-04-26 2012-05-16 株式会社村田製作所 Wireless IC device
EP2141769A4 (en) 2007-04-27 2010-08-11 Murata Manufacturing Co Wireless ic device
ATE544129T1 (en) 2007-04-27 2012-02-15 Murata Manufacturing Co WIRELESS IC DEVICE
CN101568934A (en) 2007-05-10 2009-10-28 株式会社村田制作所 Wireless IC device
EP2148449B1 (en) 2007-05-11 2012-12-12 Murata Manufacturing Co., Ltd. Wireless ic device
JP4396785B2 (en) 2007-06-27 2010-01-13 株式会社村田製作所 Wireless IC device
JP4466795B2 (en) 2007-07-09 2010-05-26 株式会社村田製作所 Wireless IC device
EP2166490B1 (en) 2007-07-17 2015-04-01 Murata Manufacturing Co. Ltd. Wireless ic device and electronic apparatus
JP4434311B2 (en) 2007-07-18 2010-03-17 株式会社村田製作所 Wireless IC device and manufacturing method thereof
US7830311B2 (en) 2007-07-18 2010-11-09 Murata Manufacturing Co., Ltd. Wireless IC device and electronic device
US20090021352A1 (en) 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. Radio frequency ic device and electronic apparatus
CN102915462B (en) 2007-07-18 2017-03-01 株式会社村田制作所 Wireless IC device
EP2096709B1 (en) 2007-12-20 2012-04-25 Murata Manufacturing Co., Ltd. Radio ic device
JP4561931B2 (en) 2007-12-26 2010-10-13 株式会社村田製作所 Antenna device and wireless IC device
EP2251934B1 (en) 2008-03-03 2018-05-02 Murata Manufacturing Co. Ltd. Wireless ic device and wireless communication system
EP2251933A4 (en) 2008-03-03 2012-09-12 Murata Manufacturing Co Composite antenna
CN101960665B (en) 2008-03-26 2014-03-26 株式会社村田制作所 Radio IC device
CN101953025A (en) 2008-04-14 2011-01-19 株式会社村田制作所 Radio IC device, electronic device, and method for adjusting resonance frequency of radio IC device
EP2284949B1 (en) 2008-05-21 2016-08-03 Murata Manufacturing Co. Ltd. Wireless ic device
WO2009142068A1 (en) 2008-05-22 2009-11-26 株式会社村田製作所 Wireless ic device and method for manufacturing the same
CN102047271B (en) 2008-05-26 2014-12-17 株式会社村田制作所 Wireless IC device system and method for authenticating wireless IC device
WO2009145218A1 (en) 2008-05-28 2009-12-03 株式会社村田製作所 Wireless ic device and component for a wireless ic device
JP4557186B2 (en) 2008-06-25 2010-10-06 株式会社村田製作所 Wireless IC device and manufacturing method thereof
JP4671001B2 (en) 2008-07-04 2011-04-13 株式会社村田製作所 Wireless IC device
JP5434920B2 (en) 2008-08-19 2014-03-05 株式会社村田製作所 Wireless IC device and manufacturing method thereof
US9675443B2 (en) 2009-09-10 2017-06-13 Johnson & Johnson Vision Care, Inc. Energized ophthalmic lens including stacked integrated components
WO2010047214A1 (en) 2008-10-24 2010-04-29 株式会社村田製作所 Radio ic device
CN102197537B (en) 2008-10-29 2014-06-18 株式会社村田制作所 Wireless IC device
DE112009002384B4 (en) 2008-11-17 2021-05-06 Murata Manufacturing Co., Ltd. Antenna and wireless IC component
JP5041075B2 (en) 2009-01-09 2012-10-03 株式会社村田製作所 Wireless IC device and wireless IC module
CN103594455A (en) 2009-01-16 2014-02-19 株式会社村田制作所 Wireless IC device
EP2385580B1 (en) 2009-01-30 2014-04-09 Murata Manufacturing Co., Ltd. Antenna and wireless ic device
JP5510450B2 (en) 2009-04-14 2014-06-04 株式会社村田製作所 Wireless IC device
EP2568534A3 (en) 2009-04-21 2014-05-14 Murata Manufacturing Co., Ltd. Antenna devie and method of setting resonant frequency of antenna device
CN102449846B (en) 2009-06-03 2015-02-04 株式会社村田制作所 Wireless IC device and production method thereof
WO2010146944A1 (en) 2009-06-19 2010-12-23 株式会社村田製作所 Wireless ic device and method for coupling power supply circuit and radiating plates
CN102474009B (en) 2009-07-03 2015-01-07 株式会社村田制作所 Antenna and antenna module
JP5182431B2 (en) 2009-09-28 2013-04-17 株式会社村田製作所 Wireless IC device and environmental state detection method using the same
CN102577646B (en) 2009-09-30 2015-03-04 株式会社村田制作所 Circuit substrate and method of manufacture thereof
JP5304580B2 (en) 2009-10-02 2013-10-02 株式会社村田製作所 Wireless IC device
JP5522177B2 (en) 2009-10-16 2014-06-18 株式会社村田製作所 Antenna and wireless IC device
WO2011052310A1 (en) 2009-10-27 2011-05-05 株式会社村田製作所 Transmitting/receiving apparatus and wireless tag reader
JP5327334B2 (en) 2009-11-04 2013-10-30 株式会社村田製作所 Communication terminal and information processing system
JP5333601B2 (en) 2009-11-04 2013-11-06 株式会社村田製作所 Communication terminal and information processing system
EP2498207B1 (en) 2009-11-04 2014-12-31 Murata Manufacturing Co., Ltd. Wireless ic tag, reader/writer, and information processing system
CN104617374B (en) 2009-11-20 2018-04-06 株式会社村田制作所 Mobile communication terminal
WO2011077877A1 (en) 2009-12-24 2011-06-30 株式会社村田製作所 Antenna and handheld terminal
CN102792520B (en) 2010-03-03 2017-08-25 株式会社村田制作所 Wireless communication module and Wireless Telecom Equipment
JP5403146B2 (en) 2010-03-03 2014-01-29 株式会社村田製作所 Wireless communication device and wireless communication terminal
CN102576940B (en) 2010-03-12 2016-05-04 株式会社村田制作所 Wireless communication devices and metal article processed
WO2011118379A1 (en) 2010-03-24 2011-09-29 株式会社村田製作所 Rfid system
JP5630499B2 (en) 2010-03-31 2014-11-26 株式会社村田製作所 Antenna apparatus and wireless communication device
JP5170156B2 (en) 2010-05-14 2013-03-27 株式会社村田製作所 Wireless IC device
JP5299351B2 (en) 2010-05-14 2013-09-25 株式会社村田製作所 Wireless IC device
WO2012005278A1 (en) 2010-07-08 2012-01-12 株式会社村田製作所 Antenna and rfid device
WO2012014939A1 (en) 2010-07-28 2012-02-02 株式会社村田製作所 Antenna device and communications terminal device
WO2012020748A1 (en) 2010-08-10 2012-02-16 株式会社村田製作所 Printed wire board and wireless communication system
JP5234071B2 (en) 2010-09-03 2013-07-10 株式会社村田製作所 RFIC module
CN103038939B (en) 2010-09-30 2015-11-25 株式会社村田制作所 Wireless IC device
CN105206919B (en) 2010-10-12 2018-11-02 株式会社村田制作所 Antenna assembly and terminal installation
CN102971909B (en) 2010-10-21 2014-10-15 株式会社村田制作所 Communication terminal device
CN103119785B (en) 2011-01-05 2016-08-03 株式会社村田制作所 Wireless communication devices
CN103299325B (en) 2011-01-14 2016-03-02 株式会社村田制作所 RFID chip package and RFID label tag
CN104899639B (en) 2011-02-28 2018-08-07 株式会社村田制作所 Wireless communication devices
US8950862B2 (en) 2011-02-28 2015-02-10 Johnson & Johnson Vision Care, Inc. Methods and apparatus for an ophthalmic lens with functional insert layers
WO2012121185A1 (en) 2011-03-08 2012-09-13 株式会社村田製作所 Antenna device and communication terminal apparatus
US9698129B2 (en) 2011-03-18 2017-07-04 Johnson & Johnson Vision Care, Inc. Stacked integrated component devices with energization
US10451897B2 (en) 2011-03-18 2019-10-22 Johnson & Johnson Vision Care, Inc. Components with multiple energization elements for biomedical devices
US9233513B2 (en) 2011-03-18 2016-01-12 Johnson & Johnson Vision Care, Inc. Apparatus for manufacturing stacked integrated component media inserts for ophthalmic devices
US9804418B2 (en) 2011-03-21 2017-10-31 Johnson & Johnson Vision Care, Inc. Methods and apparatus for functional insert with power layer
JP5273326B2 (en) 2011-04-05 2013-08-28 株式会社村田製作所 Wireless communication device
JP5482964B2 (en) 2011-04-13 2014-05-07 株式会社村田製作所 Wireless IC device and wireless communication terminal
WO2012157596A1 (en) 2011-05-16 2012-11-22 株式会社村田製作所 Wireless ic device
KR101338173B1 (en) 2011-07-14 2013-12-06 가부시키가이샤 무라타 세이사쿠쇼 Wireless communication device
JP5333707B2 (en) 2011-07-15 2013-11-06 株式会社村田製作所 Wireless communication device
JP5660217B2 (en) 2011-07-19 2015-01-28 株式会社村田製作所 Antenna device, RFID tag, and communication terminal device
CN203553354U (en) 2011-09-09 2014-04-16 株式会社村田制作所 Antenna device and wireless device
JP5344108B1 (en) 2011-12-01 2013-11-20 株式会社村田製作所 Wireless IC device and manufacturing method thereof
US8857983B2 (en) 2012-01-26 2014-10-14 Johnson & Johnson Vision Care, Inc. Ophthalmic lens assembly having an integrated antenna structure
JP5354137B1 (en) 2012-01-30 2013-11-27 株式会社村田製作所 Wireless IC device
WO2013125610A1 (en) 2012-02-24 2013-08-29 株式会社村田製作所 Antenna device and wireless communication device
WO2013153697A1 (en) 2012-04-13 2013-10-17 株式会社村田製作所 Rfid tag inspection method, and inspection device
US9383593B2 (en) 2014-08-21 2016-07-05 Johnson & Johnson Vision Care, Inc. Methods to form biocompatible energization elements for biomedical devices comprising laminates and placed separators
US10361405B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes
US9793536B2 (en) 2014-08-21 2017-10-17 Johnson & Johnson Vision Care, Inc. Pellet form cathode for use in a biocompatible battery
US10381687B2 (en) 2014-08-21 2019-08-13 Johnson & Johnson Vision Care, Inc. Methods of forming biocompatible rechargable energization elements for biomedical devices
US9599842B2 (en) 2014-08-21 2017-03-21 Johnson & Johnson Vision Care, Inc. Device and methods for sealing and encapsulation for biocompatible energization elements
US9715130B2 (en) 2014-08-21 2017-07-25 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form separators for biocompatible energization elements for biomedical devices
US9941547B2 (en) 2014-08-21 2018-04-10 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes and cavity structures
US10627651B2 (en) 2014-08-21 2020-04-21 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers
US10361404B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Anodes for use in biocompatible energization elements
US10345620B2 (en) 2016-02-18 2019-07-09 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices

Also Published As

Publication number Publication date
JP2001028036A (en) 2001-01-30

Similar Documents

Publication Publication Date Title
JP3557130B2 (en) Method for manufacturing semiconductor device
US7514636B2 (en) Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
KR100603799B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US7723838B2 (en) Package structure having semiconductor device embedded within wiring board
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
KR100763345B1 (en) Manufacturing method of imbedded pcb
US20080099911A1 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
KR101143837B1 (en) Electronic chip embedded circuit board and method of manufacturing the same
JP2002158312A (en) Semiconductor package for three-dimensional mounting, its manufacturing method and semiconductor device
KR20110084444A (en) Flexible and stackable semiconductor die packages, systems using the same, and methods of making the same
JPH1056099A (en) Multilayer circuit board and manufacture thereof
JP2001024145A (en) Semiconductor device and its manufacture
US10813209B2 (en) Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate
JP2008288298A (en) Method for manufacturing printed-wiring board with built-in electronic part
JP3356122B2 (en) System semiconductor device and method of manufacturing system semiconductor device
US6998539B2 (en) Standoff/mask structure for electrical interconnect
JP4450652B2 (en) Semiconductor device and manufacturing method thereof
KR100346899B1 (en) A Semiconductor device and a method of making the same
JP2005011883A (en) Wiring board, manufacturing method thereof and semiconductor device
JP2008182039A (en) Multilayer wiring board and its manufacturing method
JP2001015629A (en) Semiconductor device and its manufacture
JP5491991B2 (en) Multilayer wiring board and manufacturing method thereof
JP2004327516A (en) Multilayered substrate effective for optical and electrical utility and its manufacturing method
JP2004146419A (en) Composite multilayer substrate and module using the same
JP3557128B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040406

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040514

R150 Certificate of patent or registration of utility model

Ref document number: 3557130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees