JP3536629B2 - ディジタル信号受信装置 - Google Patents

ディジタル信号受信装置

Info

Publication number
JP3536629B2
JP3536629B2 JP32091097A JP32091097A JP3536629B2 JP 3536629 B2 JP3536629 B2 JP 3536629B2 JP 32091097 A JP32091097 A JP 32091097A JP 32091097 A JP32091097 A JP 32091097A JP 3536629 B2 JP3536629 B2 JP 3536629B2
Authority
JP
Japan
Prior art keywords
converter
circuit
signal
amplitude
intermediate frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32091097A
Other languages
English (en)
Other versions
JPH11154988A (ja
Inventor
浩明 尾関
裕一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP32091097A priority Critical patent/JP3536629B2/ja
Publication of JPH11154988A publication Critical patent/JPH11154988A/ja
Application granted granted Critical
Publication of JP3536629B2 publication Critical patent/JP3536629B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル伝送機
器に使用するディジタル信号受信装置に関するものであ
る。
【0002】
【従来の技術】以下、従来のディジタル信号受信装置に
ついて説明する。従来のディジタル信号受信装置の例と
して、衛星を通じて伝送されてきたQPSK変調信号を
受信するディジタル信号受信装置がある。図6にこのデ
ィジタル信号受信装置のブロック図を、図7に説明図を
示す。以下、図面を参照しながら動作を説明する。
【0003】図6において、パラボラアンテナで12G
Hz帯から1GHz帯に周波数変換された受信信号は、
入力端子1に入力され、周波数変換回路2で例えば、4
79.5MHzを中心とする中間周波数に周波数変換さ
れ、中間周波フィルタ4で帯域制限され、直交検波回路
5で直交するI,Q信号に変換され、ADコンバータ6
でディジタル信号に変換され、AFC7で周波数残留誤
差が吸収され、ロールオフフィルタ8で符号間干渉を起
こさないよう周波数帯域制限が行われ、キャリア再生回
路9でキャリア再生された後、データ検出回路10でデ
ータの検出が行われ、誤り訂正回路11で誤り訂正が行
われた後、出力端子19よりクロック、出力端子20よ
りデータとして出力される。ADコンバータ6、AFC
7、ロールオフフィルタ8、キャリア再生回路9、デー
タ検出回路10、誤り訂正回路11、振幅検出回路1
3、リファレンス回路14、DAコンバータ15、CP
Uインタフェース21は一般にLSIで構成され、図6
中では符号18で表す。今、ADコンバータ6の性能が
最大限よくなるレベルが1Vppで、直交検波回路5が
特性を悪化させないで出力することのできる最大レベル
が1Vpp以上の場合にS/Nが3dBから6dBまで
を受信する必要が有る場合を例に動作を述べる。この場
合のADコンバータ6の入力での信号とノイズの関係を
図7に示す。
【0004】最大レベルが1Vppを越えないために
は、ノイズの多い3dBで信号レベルを決める必要があ
り、その信号レベルは図7(b)の31に示すように
0.59Vppとなる。したがって、振幅検出回路1
3、リファレンス設定回路14、DAコンバータ15、
利得可変回路3により構成される利得制御回路17にお
いて、リファレンス設定回路14には、リファレンス値
0.59Vppが、マイクロプロセッサ16よりCPU
インタフェース21を介して与えられており、ADコン
バータ6への入力信号が0.59Vppより大きい場合
は利得可変回路3の利得を小さくするようDAコンバー
タ15を介して制御を行う。0.59Vppより小さい
場合は利得可変回路3の利得を大きくするようDAコン
バータ15を介して制御を行う。ADコンバータの入力
がノイズ32(0.41Vpp)と信号31を合わせて
33に示すように1Vpp以下になるよう利得制御が行
われる。
【0005】なお、これに類する技術として、例えばテ
レビジョン学会技術報告、ITEJTechnical Report V
ol.16,No52.pp19〜24.CE′92-48,BSC′92-31,BFO′92-2
4(Aug.1992)がある。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、ADコンバータ6に入力される信
号レベルを一定としているため、S/Nの異なる環境で
受信する場合に最適な受信状態が設定できないという問
題点があった。すなわち、上記の例に於いて、S/Nが
3dBの場合は最適な信号レベル31がADコンバータ
6に入力されているが、S/Nが6dBの場合、信号3
1とノイズ35(0.29Vpp)を合わせたレベル3
4は、図7(a)に示したように、0.88Vppと低
くADコンバータ6の性能が十分生かされていない。
【0007】本発明は、このような問題を解決するもの
で上記、SNの異なる受信環境において最適な受信が可
能なディジタル信号受信装置を提供することを目的とし
たものである。
【0008】
【課題を解決するための手段】この目的を達成するため
に、本発明のディジタル信号受信装置の利得制御回路
は、中間周波フィルタの通過帯域幅と伝送レートとS/
N検出回路からのS/N値に基づいてマイクロプロセッ
サが、ADコンバータの入力レベルを制御する構成とし
ものである。
【0009】これにより、S/Nの異なる受信環境にお
いて最適な受信が可能なディジタル信号受信装置を得る
ことができる。
【0010】
【発明の実施の形態】本発明の請求項1に記載の発明
は、ディジタル変調されるとともに、伝送レートの値が
変化する受信信号を中間周波数に周波数変換する周波数
変換回路と、中間周波数に変換された信号の帯域制限を
行う中間周波フィルタと、この中間周波フィルタの出力
を直交検波する直交検波回路と、この直交検波回路の出
力が入力されるADコンバータと、このADコンバータ
に入力される受信信号のレベルを制御する利得制御回路
と、前記利得制御回路を制御するマイクロプロセッサ
と、受信信号とノイズの振幅比を検出するS/N検出回
路とを備え、前記マイクロプロセッサが前記中間周波フ
ィルタの通過帯域幅と伝送レートと前記S/N検出回路
から出力されるS/N値に基づいて前記ADコンバータ
の入力レベルを制御することを特徴とするディジタル信
号受信装置であり、伝送レートの値が変化する受信信号
を受信したとしても、中間周波フィルタの通過帯域幅と
伝送レートとS/N検出回路からのS/N値に基づいて
マイクロプロセッサが、ADコンバータに入力される受
信信号とノイズの振幅値を合わせたレベルを最適に利得
制御するものである。従って、受信信号の伝送レートの
値が異なる受信信号を受信したとしても、最適な受信が
可能となるので誤り率特性が向上する。
【0011】本発明の請求項2に記載の発明は、利得制
御回路が、受信信号とノイズの振幅値の合計が一定に
なることを特徴とした請求項1記載のディジタル信号受
信装置であり、伝送レートの値が変化する受信信号を受
信したとしても、ADコンバータに入力される受信信号
とノイズの振幅値を合わせたレベルが一定となるため良
好な利得制御特性が発揮され誤り率特性が向上する。
【0012】
【0013】
【0014】
【0015】
【0016】以下、本発明の実施の形態について、図1
から図3を用いて説明する。図1は、本発明の一実施の
形態によるディジタル信号受信装置のブロック図であ
る。
【0017】図1において、本実施の形態におけるディ
ジタル信号受信装置は、ディジタル変調した信号が入力
される入力端子1と、この入力端子1に接続された周波
数変換回路2と、この周波数変換回路2の出力に接続さ
れた利得可変回路3と、この利得可変回路3の出力に接
続された中間周波フィルタ4と、この中間周波フィルタ
4の出力に接続された直交検波回路5と、この直交検波
回路5の出力に接続されたADコンバータ6と、このA
Dコンバータ6の出力に接続されたAFC回路7と、こ
のAFC回路7の出力に接続されたロールオフフィルタ
8と、このロールオフフィルタ8の出力に接続されたキ
ャリア再生回路9と、このキャリア再生回路9の出力に
接続されたデータ検出回路10と、このデータ検出回路
10の出力に接続された誤り訂正回路11と、この誤り
訂正回路11の出力に接続されたクロック出力端子19
及びデータ出力端子20と、前記ロールオフフィルタ8
の出力に接続された振幅検出回路13と、この振幅検出
回路13の出力が一方の入力に接続されるとともに他方
の入力にはCPUインタフェース21の出力が接続され
てリファレンス値が設定されるリファレンス設定回路1
4と、このリファレンス設定回路14の出力と前記利得
可変回路3の利得制御端子との間に接続されたDAコン
バータ15と、前記キャリア再生回路9の出力と前記C
PUインタフェース21との間に接続されたS/N検出
回路12と、前記周波数変換回路2に接続されて受信周
波数を選局するとともに前記CPUインタフェース21
に接続されて、前記S/N検出回路12の出力に基づい
てリファレンス設定回路14のリファレンス値を設定す
るマイクロプロセッサ16とで構成されている。
【0018】このように構成されたディジタル信号受信
装置において、キャリア再生回路9の出力がS/N検出
回路12に入力され、信号とノイズの振幅比、即ちS/
Nが検出される。この検出値はCPUインタフェース2
1を介してマイクロプロセッサ16に読み込まれる。V
s(V)をADコンバータ6に入力される信号の振幅
(以下、Vsという)、Vn(V)をADコンバータ6
に入力されるノイズの振幅(以下、Vnという)とする
とS/N(dB)は(数1)で表される。
【0019】
【数1】
【0020】今、ADコンバータ6の性能が最大限よく
なるレベルが1Vppで、直交検波回路5が特性を悪化
させないで出力することのできる最大レベルが1Vpp
以上の場合直交検波回路5とADコンバータ6の特性を
両方悪化させない条件は、(数2)で与えられる。
【0021】
【数2】
【0022】マイクロプロセッサ16は(数1)、(数
2)から(数3)を得る。
【0023】
【数3】
【0024】このようにより最適なVs(V)を計算し
CPUインタフェース21を介してリファレンス設定回
路14に与える。リファレンス設定回路14では、振幅
検出回路13で検出した検出値と結果を比較し、検出値
が最適なVs値より大きい場合は利得可変回路3の利得
を小さくするようDAコンバータ15を介して制御を行
う。検出値が最適なVs値より小さい場合は利得可変回
路3の利得を大きくするようDAコンバータ15を介し
て制御を行い、ADコンバータ6、直交検波回路5の特
性が悪化しないよう利得制御が行われる。この結果、A
Dコンバータ6の入力レベルは図2(a)に示すように
S/Nが6dBの場合ノイズ振幅36が0.33Vp
p、信号振幅37が0.67Vppとなり、ノイズ振幅
36と信号振幅37を合わせた振幅38が1.000V
ppとなる。S/Nが3dBの場合は、図2(b)に示
すようにノイズ振幅39が0.41Vpp、信号振幅4
0が0.59Vppとなり、ノイズ振幅39と信号振幅
40を合わせた振幅41も1.000Vppとなる。
【0025】以上のように、S/Nの値によらずADコ
ンバータ6のノイズ振幅と信号振幅を合わせた値が1V
ppと一定になり、直交検波回路5とADコンバータ6
の特性を両方悪化させない最適条件で利得制御が可能に
なる。その結果、図3の55に示すように、VsとVn
の和が一定であり、図3の54に示すVsが0.59V
である従来の例に比べ、S/Nが大きい場合に、ADコ
ンバータ6に入力される信号を大きく設定でき優れた誤
り率特性を実現できる。
【0026】以上のように、本発明の実施の形態によれ
ば、従来に比べS/Nが大きい場合に誤り率特性を改善
することができる。
【0027】次にロールオフ率をα、伝送レートをTと
すると受信信号の帯域幅Bは(数4)で表される。
【0028】
【数4】
【0029】例えば、ロールオフ率αが0.35、伝送
レートが40Mbpsの場合、帯域Bは、27MHzと
なり、ロールオフ率αが0.35、伝送レートが20M
bpsの場合、帯域Bは13.5Mbpsとなる。今、
ロールオフ率αが0.35で伝送レートが40Mbps
から20Mbpsまで受信信号の伝送レートが変わると
すると、受信信号の帯域幅は27MHzから13.5M
Hzまで変わることになる。従って一つのディジタル信
号受信装置で40Mbpsから20Mbpsまで受信す
る場合、中間周波フィルタ4の通過帯域幅は40Mbp
sの受信信号を通過させるために27MHz以上である
必要がある。
【0030】今、20Mbpsの信号を受信する場合、
S/N(dB)は(数1)と同様に(数5)で表され
る。
【0031】
【数5】
【0032】ADコンバータ6の性能が最大限よくなる
レベルが1Vppで、直交検波回路5が特性を悪化させ
ないで出力することのできる最大レベルが1Vpp以上
の場合直交検波回路5とADコンバータ6の特性を両方
悪化させない条件は、中間周波フィルタ4の通過帯域幅
が受信信号の帯域幅の二倍になるため、(数6)で与え
られる。
【0033】
【数6】
【0034】マイクロプロセッサ16は(数5)、(数
6)を変形して(数7)となる。
【0035】
【数7】
【0036】このようにより最適なVs(V)を計算し
CPUインタフェース21を介してリファレンス設定回
路14に与える。
【0037】リファレンス設定回路14では、振幅検出
回路13で検出した検出値と結果を比較し、検出値が最
適なVs値より大きい場合は利得可変回路3の利得を小
さくするようDAコンバータ15を介して制御を行い、
検出値が最適なVs値より小さい場合は利得可変回路3
の利得を大きくするようDAコンバータ15を介して制
御を行い、ADコンバータ6、直交検波回路5の特性が
悪化しないよう利得制御が行われる。この結果、ADコ
ンバータ6の入力レベルは図4(a)に示すようにS/
Nが6dB、中間周波フィルタの通過帯域幅が受信信号
の帯域幅の二倍の場合、ノイズ振幅42が0.50Vp
p、信号振幅43が0.50Vppとなり、ノイズ振幅
42と信号振幅43を合わせた振幅44が1.000V
ppとなる。また図4(b)に示すようにS/Nが3d
B、中間周波フィルタの通過帯域幅が受信信号の帯域幅
の二倍の場合、ノイズ振幅45が0.59Vpp、信号
振幅46が0.41Vppとなり、ノイズ振幅45と信
号振幅46を合わせた振幅47が1.000Vppとな
る。
【0038】以上のように、中間周波フィルタの受信帯
域幅と受信信号の帯域幅の比やS/Nの値によらずAD
コンバータ6のノイズ振幅と信号振幅を合わせた値が1
Vppと一定になり、直交検波回路5とADコンバータ
6の特性を両方悪化させない最適条件で利得制御が可能
になる。その結果、伝送レートが低く中間周波フィルタ
の通過帯域幅に比べ受信信号の帯域幅が小さくなる場合
もADコンバータ6に入力される信号とノイズ振幅を一
定に設定でき優れた誤り率特性を実現できる。以上のよ
うに、本発明の実施の形態によれば、伝送レートとS/
Nによらず良好な誤り率特性を得ることができる。
【0039】今、中間周波数フィルタ4の帯域内に同じ
レベルの受信信号と非希望信号が存在する場合は、AD
コンバータ6の性能が最大限よくなるレベルが1Vpp
で、直交検波回路5が特性を悪化させないで出力するこ
とのできる最大レベルが1Vpp以上の場合直交検波回
路5とADコンバータ6の特性を両方悪化させない条件
は、(数8)、(数9)で与えられる。
【0040】
【数8】
【0041】
【数9】
【0042】マイクロプロセッサ16は(数8)、(数
9)を変形して(数10)を得る。
【0043】
【数10】
【0044】このようにより最適なVs(V)を計算し
CPUインタフェース21を介してリファレンス設定回
路14に与える。リファレンス設定回路14では、振幅
検出回路13で検出した検出値と結果を比較し、検出値
が最適なVs値より大きい場合は利得可変回路3の利得
を小さくするようDAコンバータ15を介して制御を行
い、検出値が最適なVs値より小さい場合は利得可変回
路3の利得を大きくするようDAコンバータ15を介し
て制御を行い、ADコンバータ6、直交検波回路5の特
性が悪化しないよう利得制御が行われる。この結果、A
Dコンバータ6の入力レベルは図5(a)に示すように
S/Nが6dB、中間周波フィルタの通過帯域幅に同じ
レベルの受信信号と非希望波の2波が存在する場合、ノ
イズ振幅と非希望波振幅の合計48が0.67Vpp、
受信信号振幅49が0.33Vppとなり、ノイズ振幅
と非希望波振幅の合計48と受信信号振幅49を合わせ
た振幅50が1.000Vppとなる。また、図5
(b)に示すようにS/Nが3dB、中間周波フィルタ
の通過帯域幅に同じレベルの受信信号と非希望波の2波
が存在する場合、ノイズ振幅と非希望波振幅の合計51
が、0.71Vpp、受信信号振幅52が0.29Vp
pとなり、ノイズ振幅と非希望波振幅の合計51と受信
信号振幅52を合わせた振幅53が1.000Vppと
なる。
【0045】以上のように、中間周波フィルタ4の通過
帯域幅に同じレベルの受信信号と非希望波の2波が存在
する場合もS/Nの値によらずADコンバータ6のノイ
ズ振幅と信号振幅を合わせた値が1Vppと一定にな
り、直交検波回路5とADコンバータ6の特性を両方悪
化させない最適条件で利得制御が可能になる。その結
果、中間周波フィルタ4の通過帯域幅に同じレベルの受
信信号と非希望波の2波が存在する場合もADコンバー
タ6に入力される信号とノイズ振幅を一定に設定でき優
れた誤り率特性を実現できる。
【0046】以上のように、中間周波フィルタ4の通過
帯域幅に同じレベルの受信信号と非希望波の2波が存在
する場合もS/Nによらず良好な誤り率特性を得ること
ができる。
【0047】なお、ADコンバータ6の性能が最大限よ
くなるレベルよりも直交検波回路5が特性を悪化させな
いで出力することのできる最大レベルが大きい場合につ
いて説明したが、ADコンバータ6の性能が最大限よく
なるレベルよりも直交検波回路5が特性を悪化させない
で出力することのできる最大レベルが小さい場合につい
ては、(数2)、(数5)、(数8)の右辺を直交検波
回路5が特性を悪化させないで出力することのできる最
大レベルとすることで同様に優れた誤り率特性が得られ
る。
【0048】
【発明の効果】以上のように本発明によれば、伝送レー
トの値が変化する受信信号を受信したとしても、中間周
波フィルタの通過帯域幅と伝送レートと前記S/N検出
回路からのS/N値に基づいてマイクロプロセッサが、
ADコンバータに入力される受信信号とノイズの振幅値
を合わせたレベルを最適に利得制御するものである。従
って、受信信号の伝送レートの値が異なる受信信号を受
信したとしても、最適な受信が可能となるので誤り率特
性が向上する。
【0049】
【図面の簡単な説明】
【図1】本発明の一実施の形態によるディジタル信号受
信装置のブロック図
【図2】(a)は同、ディジタル信号受信装置に於いて
S/Nが6dBの信号とノイズの関係図 (b)は同、ディジタル信号受信装置に於いてS/Nが
3dBの信号とノイズの関係図
【図3】同、S/Nに対するビットエラー率の特性図
【図4】(a)は同、中間周波フィルタの通過帯域幅が
受信信号帯域幅の2倍でS/Nが6dBの信号とノイズ
の関係図 (b)は同、中間周波フィルタの通過帯域幅が受信信号
帯域幅の2倍でS/Nが3dBの信号とノイズの関係図
【図5】(a)は同、中間周波フィルタの通過帯域幅に
同じレベルの受信信号と非希望波の2波が存在する場合
で、S/Nが6dBの信号とノイズの関係図 (b)は同、中間周波フィルタの通過帯域幅に同じレベ
ルの受信信号と非希望波の2波が存在する場合で、S/
Nが3dBの信号とノイズの関係図
【図6】従来のディジタル信号受信装置のブロック図
【図7】(a)(b)はそれぞれ従来のディジタル信号
受信装置の信号とノイズの関係図
【符号の説明】
4 中間周波フィルタ 5 直交検波回路 6 ADコンバータ 12 S/N検出回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−236039(JP,A) 特開 平5−48666(JP,A) 特開 昭60−160731(JP,A) 特開 平11−112461(JP,A) 特開 昭62−53526(JP,A) 特開 平4−150232(JP,A) 特開 昭60−160731(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 27/00 - 27/38 H04B 1/16 H04B 1/18 - 1/24

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ディジタル変調されるとともに、伝送レ
    ートの値が変化する受信信号を中間周波数に周波数変換
    する周波数変換回路と、中間周波数に変換された信号の
    帯域制限を行う中間周波フィルタと、この中間周波フィ
    ルタの出力を直交検波する直交検波回路と、この直交検
    波回路の出力が入力されるADコンバータと、このAD
    コンバータに入力される前記受信信号のレベルを制御す
    る利得制御回路と、この利得制御回路を制御するマイク
    ロプロセッサと、前記受信信号とノイズの振幅比を検出
    するS/N検出回路とを備え、前記マイクロプロセッサ
    が前記中間周波フィルタの通過帯域幅と伝送レートと前
    記S/N検出回路から出力されるS/N値に基づいて
    ADコンバータの入力レベルを制御することを特徴と
    するディジタル信号受信装置。
  2. 【請求項2】 利得制御回路は、受信信号とノイズ
    振幅値の合計が一定になることを特徴とした請求項1に
    記載のディジタル信号受信装置。
JP32091097A 1997-11-21 1997-11-21 ディジタル信号受信装置 Expired - Fee Related JP3536629B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32091097A JP3536629B2 (ja) 1997-11-21 1997-11-21 ディジタル信号受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32091097A JP3536629B2 (ja) 1997-11-21 1997-11-21 ディジタル信号受信装置

Publications (2)

Publication Number Publication Date
JPH11154988A JPH11154988A (ja) 1999-06-08
JP3536629B2 true JP3536629B2 (ja) 2004-06-14

Family

ID=18126641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32091097A Expired - Fee Related JP3536629B2 (ja) 1997-11-21 1997-11-21 ディジタル信号受信装置

Country Status (1)

Country Link
JP (1) JP3536629B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043744C1 (de) 2000-09-05 2002-07-11 Infineon Technologies Ag Empfangsschaltung für Mobilfunkempfänger mit automatischer Verstärkungssteuerung
WO2002027926A2 (en) * 2000-09-25 2002-04-04 Thomson Licensing S.A. Method for optimizing the level of rf signals by comparing quality of the rf signals under different operation modes

Also Published As

Publication number Publication date
JPH11154988A (ja) 1999-06-08

Similar Documents

Publication Publication Date Title
JP3241098B2 (ja) 多方式対応の受信装置
US7555274B2 (en) Radio receiver and radio receiving method
US6252914B1 (en) Radio communication system
EP1962431A1 (en) Digital communication system, indoor device, and outdoor device
JP2852408B2 (ja) データ伝送方法
KR100438240B1 (ko) 데이터 전송 장치 및 데이터 전송 방법
US7570933B2 (en) Automatic volume control for amplitude modulated signals
US5153527A (en) Demodulation apparatus having reception state evaluation
JP3536629B2 (ja) ディジタル信号受信装置
JP3304886B2 (ja) 自動利得制御方法、その装置および通信用受信装置
JP2002247003A (ja) 直交周波数分割多重変調方式を用いた伝送装置
JP3622014B2 (ja) デジタル信号処理付き放送受信機
US20120155583A1 (en) Radio communication device having carrier phase noise elimination function, and radio communication method
JP3522725B2 (ja) 直交復調器および直交復調方法
JP3446816B2 (ja) クロック情報を伴う信号伝送方法
US20010016015A1 (en) Transmission apparatus and method of signal-point generation
JP2002512760A (ja) バンド適応型復調のための方法と装置
JPH07143025A (ja) スペクトラム拡散通信装置
JP2861778B2 (ja) 復調装置
JP4236920B2 (ja) 伝送路特性推定装置および伝送路特性推定方法、無線復調装置、コンピュータプログラム
JPH11205204A (ja) 復調器
JP3422484B2 (ja) 復調回路及びそれを有する受信装置
JP2001230647A (ja) エキスパンダ回路
JPH09294146A (ja) 自動利得制御回路
JPH0918399A (ja) 検波後ダイバーシチ受信回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees