JP3528539B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3528539B2
JP3528539B2 JP27862597A JP27862597A JP3528539B2 JP 3528539 B2 JP3528539 B2 JP 3528539B2 JP 27862597 A JP27862597 A JP 27862597A JP 27862597 A JP27862597 A JP 27862597A JP 3528539 B2 JP3528539 B2 JP 3528539B2
Authority
JP
Japan
Prior art keywords
comb
substrate
electrode
movable
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27862597A
Other languages
Japanese (ja)
Other versions
JPH11121767A (en
Inventor
健 三田村
洋之 金子
靖和 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP27862597A priority Critical patent/JP3528539B2/en
Publication of JPH11121767A publication Critical patent/JPH11121767A/en
Application granted granted Critical
Publication of JP3528539B2 publication Critical patent/JP3528539B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体マイクロマ
シニング技術を用いて構成する半導体装置およびその製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device formed by using semiconductor micromachining technology and a method for manufacturing the same.

【0002】[0002]

【従来の技術】半導体表面マイクロマシニング技術を用
いた半導体装置としては、例えば特開平7−24541
6号に記載された加速度検出装置がある。この装置にお
いては、半導体基板内に、加速度の印加によって変位す
る可動部と、それに対向する固定部とを形成し、それぞ
れに櫛歯状の可動電極と固定電極を設け、両電極が微小
間隔を隔てて噛み合うように配列し、加速度の印加によ
って可動部が変位した際の両電極間の静電容量の変化に
基づいて加速度の大きさを検出するように構成されてい
る。なお、上記のように容量検出型で櫛歯電極を用いる
のは、対向面積を大きくして容量を大きくし、感度およ
び精度を向上させるためである。
2. Description of the Related Art A semiconductor device using a semiconductor surface micromachining technique is disclosed in, for example, Japanese Patent Laid-Open No. 7-24541.
There is an acceleration detecting device described in No. 6. In this device, a movable part that is displaced by the application of acceleration and a fixed part that faces the movable part are formed in a semiconductor substrate, and a comb-teeth-shaped movable electrode and a fixed electrode are provided in each, and both electrodes have a minute gap. They are arranged so as to mesh with each other and are configured to detect the magnitude of acceleration based on a change in electrostatic capacitance between both electrodes when the movable portion is displaced by application of acceleration. The reason why the comb-teeth electrode is used in the capacitance detection type as described above is to increase the facing area to increase the capacitance and to improve the sensitivity and accuracy.

【0003】上記のごとき構造においては、櫛歯状に形
成される各固定電極を周囲から絶縁し、かつ、それぞれ
の固定電極を外部に接続するための配線を形成する必要
がある。上記の従来例においては、各固定電極を周囲の
構造から絶縁するため、トレンチ溝を設け、その溝で周
囲の部分と接触しないようにして絶縁していた。そのた
め、各固定電極から外部へ取りだすための配線構造が上
記溝の部分で宙に浮き、固定出来ないので、別基板に配
線構造を形成して、それを前記基板に貼り合わせること
により、各固定電極に配線を接続する構造となってい
る。
In the structure as described above, it is necessary to insulate each fixed electrode formed in a comb shape from the surroundings and to form a wiring for connecting each fixed electrode to the outside. In the above-mentioned conventional example, in order to insulate each fixed electrode from the surrounding structure, a trench groove is provided, and the groove is insulated so as not to contact the surrounding portion. Therefore, the wiring structure for taking out from each fixed electrode to the outside floats in the groove and cannot be fixed.By forming the wiring structure on another substrate and attaching it to the substrate, each fixing It has a structure in which wiring is connected to the electrodes.

【0004】[0004]

【発明が解決しようとする課題】上記のごとく従来の装
置においては、半導体基板にトレンチ溝を設けて構造体
を形成すると共に周囲からの絶縁も行なう構造のため、
基板主面内において構造体を構成する各部から直接に配
線を引き出すことが出来ず、そのため前記のように別基
板に配線構造を形成して貼り合わせるという特殊な構造
を用いる必要があり、構造が複雑で面積が大きくなるの
で微細化が困難であると共に、製造コストが高くなる、
という問題があった。
As described above, in the conventional device, since the structure is formed by providing the trench groove in the semiconductor substrate to form the structure, and is also insulated from the surroundings,
The wiring cannot be directly drawn out from each part constituting the structure within the main surface of the substrate, and thus it is necessary to use a special structure in which a wiring structure is formed on another substrate and bonded as described above. Since it is complicated and the area is large, miniaturization is difficult and the manufacturing cost is high.
There was a problem.

【0005】上記の問題を解決する方法としては、例え
ば上記トレンチ溝を絶縁体(誘電体)で埋め、その上に
電極を形成する方法が考えられる。しかし、この方法で
は次のごとき問題が生じる。以下、図10に基づいて説
明する。
As a method of solving the above problem, for example, a method of filling the trench groove with an insulator (dielectric) and forming an electrode thereon can be considered. However, this method has the following problems. Hereinafter, description will be given with reference to FIG.

【0006】図10は上記方法の概略を示す図であり、
(a)は構造体の要部断面模式図、(b)は要部斜視模
式図である。(a)に示すように、半導体基板100に
溝101を形成して絶縁物で埋める場合に、基板表面か
らエッチングを行なって溝101を形成すると、壁面が
完全に垂直の溝を形成することは困難であり、どうして
もエッチング面がやや斜めになる。すなわち溝の断面形
は逆台形(上底が下底よりも広い形状)になる。この溝
を絶縁体で埋め、各電極102を相互に分離するため
に、(b)に示すように、各電極102の間(104の
部分)をエッチングで除去する処理を行なった場合、上
記逆台形の下端部分は上面から見て陰になるので、その
部分にエッチング残り103が生じやすい。このような
エッチング残りが生じると、(b)に示すように、その
部分で各電極が接触してショートすることがあり、製造
歩留まりが大幅に悪化するという問題が生じる。
FIG. 10 is a diagram showing an outline of the above method,
(A) is a schematic cross-sectional view of a main part of a structure, and (b) is a schematic perspective view of a main part. As shown in (a), when the groove 101 is formed in the semiconductor substrate 100 and filled with an insulator, if the groove 101 is formed by etching from the substrate surface, it is possible to form a groove whose wall surface is completely vertical. It is difficult, and the etched surface is slightly inclined. That is, the cross-sectional shape of the groove is an inverted trapezoid (a shape in which the upper bottom is wider than the lower bottom). In order to fill the groove with an insulator and separate the electrodes 102 from each other, as shown in (b), when a process of removing a portion between the electrodes 102 (portion 104) by etching is performed, the reverse of the above is performed. Since the lower end portion of the trapezoid is shaded when viewed from the upper surface, the etching residue 103 is likely to occur at that portion. When such an etching residue occurs, as shown in (b), the electrodes may come into contact with each other to cause a short circuit, which causes a problem that the manufacturing yield is significantly deteriorated.

【0007】上記のように従来例の構造では、配線構造
が複雑で面積が大きくなるので微細化が困難であると共
に、製造コストが高くなる、という問題があり、また、
その問題を解決するために、単に溝に絶縁体を埋めてそ
の上に配線構造を形成しようとすると、上記のように電
極間短絡が生じて製造歩留まりが悪化するという問題が
あった。
As described above, the structure of the conventional example has a problem that the wiring structure is complicated and the area is large, so that miniaturization is difficult and the manufacturing cost is high.
In order to solve the problem, if an insulator is simply buried in the groove to form a wiring structure on the insulator, there is a problem that the short circuit between electrodes occurs and the manufacturing yield is deteriorated.

【0008】本発明は、上記のごとき従来技術の問題を
解決するためになされたものであり、配線構造が簡単
で、微細化が可能であり、かつ製造歩留まりが高く、コ
ストの安い半導体装置およびその製造方法を提供するこ
とを目的とする。
The present invention has been made to solve the problems of the prior art as described above, and has a simple wiring structure, enables miniaturization, a high manufacturing yield, and a low cost semiconductor device. It is an object to provide a manufacturing method thereof.

【0009】[0009]

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項1に記載の発明にお
いては、内部に第1の誘電体が充填された貫通孔を有す
る活性層基板と支持基板とが前記第1の誘電体と一体に
形成された第2の誘電体を介して接合され、かつ前記貫
通孔は断面形状が上底よりも下底が長い台形であって該
台形の下底が支持基板側になるように配置されたSOI
基板を用い、前記貫通孔とは異なる位置に前記活性層基
の表面から底面まで達するように設けたトレンチ溝と
前記貫通孔とによって周囲から絶縁されるように形成さ
れた少なくとも一つの導電領域の少なくとも一部が前記
第2の誘電体を介して前記支持基板で保持された構造を
有する半導体装置であって、前記導電領域から前記の絶
縁された範囲の外部へ接続する電気的配線を、前記SO
I基板主表面で前記貫通孔に充填された前記第1の誘電
体を横切るように配置したものである。
In order to achieve the above object, the present invention is constructed as described in the claims. That is, in the invention described in claim 1, the active layer substrate having the through hole filled with the first dielectric and the supporting substrate are integrated with the first dielectric.
The through holes are joined together through the formed second dielectric, and the through holes are trapezoidal in which the lower bottom is longer than the upper bottom in cross section, and the lower bottom of the trapezoid is arranged on the side of the supporting substrate. SOI
Using a substrate, at least one conductive region formed so as to be insulated from the surroundings by the trench groove and the through hole provided so as to reach from the surface to the bottom surface of the active layer substrate at a position different from the through hole . At least part of
In a semiconductor device having a structure held by the supporting substrate via a second dielectric, electrical wiring for connecting the conductive region to the outside of the insulated range is connected to the SO
It is arranged so as to cross the first dielectric filled in the through hole on the main surface of the I substrate.

【0010】上記の構造によれば、貫通孔の断面形状が
上底よりも下底が長い台形であり、エッチングする側面
が上に開いた傾斜(エッチングする方向から見て開いた
傾斜)を有するので、活性層基板をトレンチエッチング
して導電領域を形成する際に、エッチングを行なう上面
から見て陰になる部分がなく、貫通孔側面の半導体活性
層領域を完全にエッチング除去することが出来る。した
がって導電領域間で短絡部分を生じることがなく、製造
歩留まりを向上させることが出来る。そして、この構造
では、貫通孔に充填した誘電体上のSOI基板主表面に
電気配線を設けることが出来るので、構造が簡単にな
り、微細化が可能になる。
According to the above structure, the cross-sectional shape of the through hole is
When the active layer substrate is trench-etched to form a conductive region, the trapezoid has a longer bottom than the top and the side to be etched has a slope that is open upward (slope that is open when viewed from the etching direction). In addition, there is no shaded portion when viewed from the upper surface where etching is performed, and the semiconductor active layer region on the side surface of the through hole can be completely etched away. Therefore, a short circuit portion does not occur between the conductive regions, and the manufacturing yield can be improved. Further, in this structure, since the electric wiring can be provided on the main surface of the SOI substrate on the dielectric filled in the through hole, the structure is simplified and miniaturization becomes possible.

【0011】また、請求項2に記載の発明は、請求項1
に記載の構造を、物理量の印加に応じて変位する可動部
と、該可動部に連動する複数の櫛歯可動電極と、該櫛歯
可動電極と長手方向の側面で微小間隔を隔てて対向する
複数の櫛歯固定電極とを有する物理量検出センサ(例え
ば加速度センサ)に適用したものである。前記のよう
に、本発明の構造では、櫛歯固定電極間や櫛歯可動電極
間に短絡を生じるおそれがなく、かつ配線構造が簡単な
ので、各電極間の間隔をより狭くすることが可能とな
る。そのため検出静電容量を大きくすることが出来る。
この検出静電容量は検出精度に影響するので、このよう
に検出静電容量を大きく出来ることにより、感度および
S/Nを向上させることが出来る。また、微細化も可能
になる。なお、この構成は、例えば後記第1の実施の形
態に相当する。
The invention described in claim 2 is the same as claim 1.
In the structure described in (1), a movable part that is displaced according to the application of a physical quantity, a plurality of comb-teeth movable electrodes that interlock with the movable part, and face the comb-teeth movable electrodes with a minute gap on the longitudinal side surface. It is applied to a physical quantity detection sensor (for example, an acceleration sensor) having a plurality of comb-teeth fixed electrodes. As described above, in the structure of the present invention, there is no possibility of causing a short circuit between the comb-teeth fixed electrodes or the comb-teeth movable electrodes, and the wiring structure is simple, so that it is possible to further reduce the distance between the electrodes. Become. Therefore, the detection capacitance can be increased.
Since the detection capacitance affects the detection accuracy, the sensitivity and S / N can be improved by increasing the detection capacitance in this way. Also, miniaturization is possible. This configuration corresponds to, for example, the first embodiment described below.

【0012】また、請求項3に記載の発明は、1本の櫛
歯可動電極に対して、2本以上の独立した櫛歯固定電極
を配置し、可動部および櫛歯可動電極の変位を、櫛歯可
動電極と複数の櫛歯固定電極間の静電容量の差動値とし
て検出するように構成したものである。本発明の構造で
は、各櫛歯固定電極から簡単な構造で配線を引きだすこ
とが出来るので、上記のように構成してそれぞれの櫛歯
固定電極間の静電容量を差動値として検出すれば、感度
を向上させることが出来る。なお、この構成は、例えば
後記第1の実施の形態に相当する。
Further, in the invention according to claim 3, two or more independent comb tooth fixed electrodes are arranged for one comb tooth movable electrode, and the displacement of the movable portion and the comb tooth movable electrode is It is configured to detect as a differential value of the electrostatic capacitance between the comb-teeth movable electrode and the plurality of comb-teeth fixed electrodes. In the structure of the present invention, the wiring can be drawn out from each comb-teeth fixed electrode with a simple structure. Therefore, if the above configuration is adopted and the capacitance between the comb-teeth fixed electrodes is detected as a differential value, , The sensitivity can be improved. This configuration corresponds to, for example, the first embodiment described below.

【0013】また、請求項4に記載の発明は、1本の櫛
歯可動電極に対して、2本以上の独立した櫛歯固定電極
を配置し、少なくとも1本の櫛歯固定電極を制御電極と
して使用するように構成したものである。この制御電極
は、例えばシールド電極、入力加速度を補償する静電引
力発生用の入力加速度補償電極、或いは静電引力による
疑似加速度入力用の疑似加速度入力電極などとして利用
することが出来る。なお、この構成は、例えば後記第2
の実施の形態に相当する。
According to a fourth aspect of the present invention, two or more independent comb tooth fixed electrodes are arranged for one comb tooth movable electrode, and at least one comb tooth fixed electrode is a control electrode. It is configured to be used as. This control electrode can be used as, for example, a shield electrode, an input acceleration compensation electrode for generating an electrostatic attractive force for compensating an input acceleration, or a pseudo acceleration input electrode for inputting a pseudo acceleration by an electrostatic attractive force. Note that this configuration is, for example, the second
Corresponding to the embodiment.

【0014】また、請求項5および請求項6は、前記請
求項1〜請求項4の半導体装置の製造方法を示すもので
あり、請求項5は活性層基板と支持基板とが誘電体を介
して接合されたSOI基板を用いることを前提してそれ
以後の工程を示すものである。また、請求項6は上記の
ごときSOI基板の製造工程も含んだ全体の製造方法を
示すものである。
Further, claim 5 and claim 6 show a method of manufacturing the semiconductor device according to any one of claims 1 to 4, wherein claim 5 is such that the active layer substrate and the support substrate have a dielectric therebetween. The subsequent steps are shown on the premise that an SOI substrate bonded by the above method is used. Further, claim 6 shows the entire manufacturing method including the manufacturing process of the SOI substrate as described above.

【0015】なお、特公平6−44008号公報に記載
されているような多結晶シリコンを用いた加速度センサ
では、化学的気相成長法を用いて多結晶シリコンの電極
を堆積しているが、このような多結晶シリコンは物性を
制御することが困難であり、特に感度に影響をおよぼす
残留内部応力の制御が難しい。そのため個体ごとに特性
がバラツキやすい。また、堆積で形成する電極の厚さは
精々数μm程度なので、櫛歯電極の対向面の面積を増加
させて静電容量を増加させることも困難である。その
点、本発明においては、単結晶シリコンの活性層基板を
用いることが出来るので、残留内部応力等の材料定数の
制御が容易であり、固体ごとのバラツキを抑制できる。
また、櫛歯電極等の構造体は活性層基板にトレンチエッ
チングを施して形成するので、電極厚さは活性層基板の
厚さに応じて適宜設定することが出来る。そのため櫛歯
電極の対向面の面積を増加させて検出静電容量を大きく
し、高感度、高精度を実現することが出来る。
Incidentally, in the acceleration sensor using polycrystalline silicon as described in Japanese Patent Publication No. 6-44008, the electrodes of polycrystalline silicon are deposited by the chemical vapor deposition method. It is difficult to control the physical properties of such polycrystalline silicon, and it is particularly difficult to control the residual internal stress that affects the sensitivity. Therefore, the characteristics tend to vary from individual to individual. Moreover, since the thickness of the electrode formed by deposition is at most about several μm, it is difficult to increase the area of the facing surface of the comb-teeth electrode to increase the capacitance. In this respect, in the present invention, since an active layer substrate made of single crystal silicon can be used, it is easy to control the material constants such as residual internal stress, and it is possible to suppress the variation between solids.
Moreover, since the structure such as the comb-teeth electrode is formed by performing trench etching on the active layer substrate, the electrode thickness can be appropriately set according to the thickness of the active layer substrate. Therefore, the area of the facing surface of the comb-teeth electrode can be increased to increase the detection capacitance, and high sensitivity and high accuracy can be realized.

【0016】[0016]

【発明の効果】本発明においては、基板主面内における
配線引き出しを可能にしたため、通常の半導体技術によ
ってマイクロ構造体各部に電気的配線を実現できる。そ
のため、従来例のように配線形成した絶縁体基板との接
合や埋込配線等の特殊技術が不要になり、製造コストを
抑制できるという効果が得られる。
According to the present invention, since the wiring can be drawn out within the main surface of the substrate, the electric wiring can be realized in each part of the microstructure by the usual semiconductor technology. Therefore, unlike the conventional example, it is not necessary to use a special technique such as joining with an insulating substrate on which wiring is formed or embedded wiring, and an effect that the manufacturing cost can be suppressed can be obtained.

【0017】また、静電容量変化によってマイクロ構造
体の変位を検出するセンサ等に適用した場合には、変位
検出電極の配置密度を向上することが可能であり、検出
静電容量を大きくすることができる。そのため、センサ
の検出S/N比向上が可能である。また、より小面積で
同一の検出静電容量を確保できると共に構造が簡略なの
で、製造コストを抑制できると共に微細が可能である。
さらに、同一の検出静電容量であれば、より大きな検出
静電容量変化を得ることが出来るので、センサの高精度
化が可能である、等の効果が得られる。
Further, when it is applied to a sensor or the like for detecting the displacement of a microstructure by a change in capacitance, it is possible to improve the disposition density of displacement detection electrodes and increase the detection capacitance. You can Therefore, the detection S / N ratio of the sensor can be improved. Further, since the same detection capacitance can be secured in a smaller area and the structure is simple, the manufacturing cost can be suppressed and the size can be reduced.
Furthermore, if the same detection capacitance is used, a larger change in the detection capacitance can be obtained, so that it is possible to obtain the effect that the accuracy of the sensor can be improved.

【0018】[0018]

【発明の実施の形態】DETAILED DESCRIPTION OF THE INVENTION

(第1の実施の形態)図1は本発明の第1の実施の形態
を示す平面模式図、図2は図1における静電容量部の拡
大平面模式図、図3は図1のA−A’断面模式図、図4
は図1のB−B’断面模式図である。先ず構成を説明す
る。本実施の形態はSOI基板で実現した加速度センサ
の例である。この実施の形態で用いるSOI基板は、半
導体活性層基板(例えば単結晶シリコン基板)48と半
導体支持基板47とを誘電体46を介して接合したもの
である。そして上記の半導体活性層基板48は貫通孔4
9に酸化膜43と誘電体46が埋め込まれた構造を有
し、貫通孔49の断面形状は台形(半導体活性層基板4
8を上にして横から見た場合に上底が下底よりも狭い台
形)となっている(図3参照)。
(First Embodiment) FIG. 1 is a schematic plan view showing a first embodiment of the present invention, FIG. 2 is an enlarged schematic plan view of an electrostatic capacitance portion in FIG. 1, and FIG. A'section schematic diagram, FIG.
2 is a schematic sectional view taken along the line BB ′ of FIG. 1. First, the configuration will be described. The present embodiment is an example of an acceleration sensor realized by an SOI substrate. The SOI substrate used in this embodiment is one in which a semiconductor active layer substrate (for example, a single crystal silicon substrate) 48 and a semiconductor support substrate 47 are bonded via a dielectric 46. The semiconductor active layer substrate 48 has the through hole 4
9 has a structure in which an oxide film 43 and a dielectric 46 are embedded, and the through hole 49 has a trapezoidal sectional shape (semiconductor active layer substrate 4
When viewed from the side with 8 facing up, the upper base is a trapezoid that is narrower than the lower base (see FIG. 3).

【0019】また、加速度センサ構造体は、上記半導体
活性層基板48にトレンチ溝28を形成することにより
実現されている。この加速度センサ構造体は可動質量3
0と、一端が可動質量30に接続された支持部31と、
支持部31の他端(可動質量30との接続部と反対側の
端部)が接続された固定部32と、可動質量30に接続
された櫛歯可動電極38(複数あり)と、上記櫛歯可動
電極38とその長手方向の側面で微小間隔を隔てて対向
する櫛歯固定電極39および40(それぞれ複数あり)
と、櫛歯固定電極39、40を支持基板47に固定する
固定部34と、で構成されている。
The acceleration sensor structure is realized by forming the trench groove 28 in the semiconductor active layer substrate 48. This acceleration sensor structure has a movable mass 3
0, and a supporting portion 31 having one end connected to the movable mass 30,
The fixed portion 32 to which the other end of the support portion 31 (the end portion on the side opposite to the connection portion to the movable mass 30) is connected, the comb-teeth movable electrode 38 (there are a plurality) connected to the movable mass 30, and the comb. Fixed-toothed comb electrodes 39 and 40 (there are a plurality of electrodes) facing the tooth movable electrode 38 with a minute gap on the longitudinal side surface thereof.
And a fixing portion 34 for fixing the comb-teeth fixed electrodes 39, 40 to the support substrate 47.

【0020】また、図2に示すように、可動質量30に
は次に述べるギャップを形成するためのエッチング孔5
3が多数配置されている。その結果、後記製造プロセス
例で述べる方法を用いることにより、図3および図4で
示すように、固定部32と34以外の構造体直下には誘
電体46との間にギャップ45が形成され、可動空間が
確保されている。また固定部32と34は酸化膜43に
よって誘電体46に固定されている。
Further, as shown in FIG. 2, an etching hole 5 for forming a gap described below is formed in the movable mass 30.
Many 3 are arranged. As a result, by using the method described in the manufacturing process example described later, as shown in FIGS. 3 and 4, a gap 45 is formed between the dielectric body 46 and immediately below the structure other than the fixing portions 32 and 34. A movable space is secured. The fixing portions 32 and 34 are fixed to the dielectric 46 by the oxide film 43.

【0021】また、図2に示すように、1本の櫛歯可動
電極に対して2本の櫛歯固定電極が等間隔に対向してい
る。固定部32と34の表面に形成された絶縁膜44に
はコンタクト孔37と42が形成されており、このコン
タクト孔によって堆積された導電性の配線26が固定部
34に、配線36が固定部32に電気的に接続されてい
る。配線26、36の表面には保護膜41および35が
形成されている。配線26および36は固定部34およ
び32から酸化膜43と誘電体46が埋め込まれた貫通
孔49の表面部分29を横切って、フレーム部50に引
き出されている。特に櫛歯固定電極の固定部34から引
き出された配線26は、櫛歯可動電極38に対して図1
中の上方で対向するもの40同士、下方で対向するもの
39同士が、それぞれ一つに接続されている。この接続
を実現するために導電性配線を用いたジャンパ線27が
用いられている。
Further, as shown in FIG. 2, two comb-tooth fixed electrodes are opposed to one comb-tooth movable electrode at equal intervals. Contact holes 37 and 42 are formed in the insulating film 44 formed on the surfaces of the fixing portions 32 and 34. The conductive wiring 26 deposited by the contact holes is fixed to the fixing portion 34, and the wiring 36 is fixed to the fixing portion. It is electrically connected to 32. Protective films 41 and 35 are formed on the surfaces of the wirings 26 and 36. The wirings 26 and 36 are drawn from the fixing portions 34 and 32 to the frame portion 50 across the surface portion 29 of the through hole 49 in which the oxide film 43 and the dielectric 46 are embedded. In particular, the wiring 26 drawn out from the fixed portion 34 of the comb-teeth fixed electrode is shown in FIG.
The ones 40 facing each other in the upper part and the 39 parts facing each other in the lower part are connected to each other. A jumper wire 27 using a conductive wiring is used to realize this connection.

【0022】なお、図1において、可動質量30の固定
部32からフレーム部50に引き出された配線はC、櫛
歯可動電極と図1中の上方で対向する櫛歯固定電極40
からの配線はU、図1中の下方で対向する櫛歯固定電極
39からの配線にはDと表示した。配線C、U、Dは2
本ずつあり、それぞれ共通に接続されて後続の信号処理
回路に入力される(信号処理回路は図示省略)。
In FIG. 1, the wiring drawn from the fixed portion 32 of the movable mass 30 to the frame portion 50 is C, and the fixed comb electrode 40 facing the movable comb electrode in FIG.
Is indicated by U, and the wiring from the comb-teeth fixed electrode 39 facing the lower side in FIG. 1 is indicated by D. Wiring C, U, D is 2
They are provided one by one, and they are commonly connected and input to the subsequent signal processing circuit (the signal processing circuit is not shown).

【0023】次に、図5〜図7は、上記の装置の製造工
程の一例を示す断面図である。この断面は図3に相当す
る。なお、図5〜図7における各工程(a)〜(j)は
一連の工程であるが、図示の都合上3枚に分けて記載し
ている。以下、この製造工程について説明する。 (a)半導体活性層基板(例えばシリコン単結晶基板)
48にアルカリ性のエッチング液等を用いて異方性エッ
チングを行なうことにより、V字型溝51を形成する。 (b)半導体活性層基板48の表面に酸化膜43を形成
する。 (c)半導体活性層基板48の表面の酸化膜43上に誘
電体46を堆積する。誘電体としては化学的気相成長法
により堆積した多結晶シリコンや火焔堆積法により堆積
したB−Si−Oガラス等が適用可能である。 (d)誘電体46の表面を平坦化した後、半導体活性層
基板48が上で誘電体46が下になるように反転し、半
導体支持基板47の上に重ねて接合する。
Next, FIGS. 5 to 7 are sectional views showing an example of a manufacturing process of the above-mentioned device. This cross section corresponds to FIG. It should be noted that although the steps (a) to (j) in FIGS. 5 to 7 are a series of steps, they are described separately in three for convenience of illustration. Hereinafter, this manufacturing process will be described. (A) Semiconductor active layer substrate (eg, silicon single crystal substrate)
The V-shaped groove 51 is formed by performing anisotropic etching on 48 using an alkaline etching solution or the like. (B) An oxide film 43 is formed on the surface of the semiconductor active layer substrate 48. (C) A dielectric 46 is deposited on the oxide film 43 on the surface of the semiconductor active layer substrate 48. Polycrystalline silicon deposited by a chemical vapor deposition method, B-Si-O glass deposited by a flame deposition method, or the like can be applied as the dielectric. (D) After flattening the surface of the dielectric 46, the semiconductor active layer substrate 48 is inverted so that the dielectric 46 faces downward, and the semiconductor active layer substrate 48 is overlaid and bonded onto the semiconductor supporting substrate 47.

【0024】(e)半導体活性層基板48の接合面と反
対側の面をV字型溝に達する所望の厚さまで研削するこ
とにより、半導体活性層基板48に誘電体46および酸
化膜43で充填された貫通孔49を有するSOI基板が
完成する。貫通孔49の断面形状は台形(半導体活性層
基板48を上にして横から見た場合に上底が下底よりも
狭い台形)である。 (f)上記SOI基板上に絶縁膜44を形成する。 (g)上記絶縁膜44にコンタクト孔42を形成する。
その後、導電体層を堆積し、パターニングすることによ
り、配線26を上記貫通孔部49を横切るように形成す
る。 (h)絶縁膜44をパターニングし、配線の保護膜41
を堆積してパターニングする。
(E) The semiconductor active layer substrate 48 is filled with the dielectric 46 and the oxide film 43 by grinding the surface of the semiconductor active layer substrate 48 opposite to the bonding surface to a desired thickness reaching the V-shaped groove. The SOI substrate having the through holes 49 formed is completed. The cross-sectional shape of the through hole 49 is trapezoidal (a trapezoid whose upper bottom is narrower than its lower bottom when viewed from the side with the semiconductor active layer substrate 48 facing up). (F) An insulating film 44 is formed on the SOI substrate. (G) The contact hole 42 is formed in the insulating film 44.
After that, a conductor layer is deposited and patterned to form the wiring 26 so as to cross the through hole portion 49. (H) The insulating film 44 is patterned to form a wiring protective film 41.
Are deposited and patterned.

【0025】(i)トレンチエッチング用マスク層52
を堆積した後、加速度センサ構造体に合わてパターニン
グする。なお、可動質量30にはエッチング孔53のパ
ターンが多数形成されるが、図示を省略している。ただ
し、櫛歯固定電極付近のトレンチエッチングパターンに
は、図2に示したように、貫通孔部表面29との重なり
領域33を設ける。その後、半導体活性層基板48に上
記酸化膜43まで達するトレンチ溝28を形成する。 (j)弗酸系の溶液により酸化膜43の一部を除去し、
可動空間ギャップ45を形成する。なお、図示しないエ
ッチング孔53を介して可動質量30の直下にも可動空
間ギャップ45が形成される。
(I) Trench etching mask layer 52
Are deposited and patterned for the acceleration sensor structure. Although many patterns of the etching holes 53 are formed in the movable mass 30, they are not shown. However, in the trench etching pattern near the comb-teeth fixed electrode, as shown in FIG. 2, an overlapping region 33 with the surface 29 of the through hole is provided. After that, the trench groove 28 reaching the oxide film 43 is formed in the semiconductor active layer substrate 48. (J) A part of the oxide film 43 is removed with a hydrofluoric acid-based solution,
The movable space gap 45 is formed. A movable space gap 45 is also formed directly below the movable mass 30 via an etching hole 53 (not shown).

【0026】また、上記の製造工程を用いた場合、図2
のD−D’で示す部分は図8(a)〜(d)で示すよう
に実現される。図8において、 (a)図7(i)の工程の直前の状態であり、パターニ
ングされた絶縁膜44上にエッチングマスク52が堆積
されている。 (b)構造体に合わせて上記エッチングマスク52のパ
ターニングを行なう。 (c)酸化膜43まで達するトレンチエッチングを行な
う。この際、貫通孔49の側面は上に開いた傾斜になっ
ているので、エッチングを行なう上面から見て陰になる
部分がなく、溝部側面の半導体活性層領域を完全にエッ
チング除去することが出来る。したがって櫛歯固定電極
間で短絡部分を生じることがない。 (d)図7(j)の工程に対応して、弗酸系の溶液によ
り酸化膜43の一部を除去し、可動空間ギャップ45を
形成する。
Further, when the above manufacturing process is used, FIG.
The portion indicated by DD 'of FIG. 8 is realized as shown in FIGS. In FIG. 8, (a) the state immediately before the step of FIG. 7I, in which the etching mask 52 is deposited on the patterned insulating film 44. (B) The etching mask 52 is patterned according to the structure. (C) Trench etching is performed to reach the oxide film 43. At this time, since the side surface of the through hole 49 is inclined upward, there is no shaded portion when viewed from the top surface for etching, and the semiconductor active layer region on the side surface of the groove can be completely removed by etching. . Therefore, no short-circuit portion is generated between the comb-teeth fixed electrodes. (D) Corresponding to the step of FIG. 7J, a part of the oxide film 43 is removed with a hydrofluoric acid-based solution to form the movable space gap 45.

【0027】次に、本実施の形態における動作について
説明する。加速度センサとしての基本動作は従来例と同
様である。図1において、x軸方向の加速度入力に伴
い、可動質量30および櫛歯可動電極38が変位する。
上記変位は櫛歯可動電極38と櫛歯固定電極39、40
間の静電容量変化として検出される。2つの静電容量変
化は逆符号、すなわち櫛歯可動電極38と櫛歯固定電極
39間の静電容量が増加するときには櫛歯可動電極38
と櫛歯固定電極40間の静電容量は減少し、前者が減少
するときには後者は増加する。そして前記のごとく、櫛
歯固定電極39と40は相互に独立に配線されているの
で、差動接続にすれば差動容量による検出が可能であ
る。
Next, the operation of this embodiment will be described. The basic operation of the acceleration sensor is the same as that of the conventional example. In FIG. 1, the movable mass 30 and the comb-tooth movable electrode 38 are displaced along with the input of acceleration in the x-axis direction.
The displacement is caused by the comb-teeth movable electrode 38 and the comb-teeth fixed electrodes 39, 40.
It is detected as a change in capacitance between them. The two capacitance changes have opposite signs, that is, when the capacitance between the comb-tooth movable electrode 38 and the comb-tooth fixed electrode 39 increases, the comb-tooth movable electrode 38 is increased.
The capacitance between the fixed electrode 40 and the comb-teeth fixed electrode 40 decreases, and the latter increases when the former decreases. As described above, since the comb-teeth fixed electrodes 39 and 40 are wired independently of each other, the differential connection enables detection by the differential capacitance.

【0028】以下、上記の作用を、前記の従来例(特開
平7−245416号)と対比しながら説明する。前記
従来例では、各櫛歯固定電極が一つの配線に接続されて
いる。このような構造では、図11に示すように、隣接
する櫛歯可動電極と櫛歯固定電極を異なった間隔で配置
する必要がある。仮りに各櫛歯可動電極106a〜10
6cと各櫛歯固定電極108a〜108cを当間隔で配
置した場合には、可動部105が矢印A方向へ変位した
際に、例えば櫛歯可動電極106aが櫛歯固定電極10
8bに近づいた距離と同じだけ櫛歯固定電極108aか
ら離れることになり、全体の静電容量の変化が相殺され
てしまう。そのため、図11に示すように、一方の間隔
をk、他方をmとすれば、k≠mにする必要がある。こ
のように、隣接する櫛歯可動電極と櫛歯固定電極を異な
った間隔で配置するには、電極間距離を大きくする必要
があるので、基板主面内における櫛歯電極の配置密度を
向上することに限度があり、検出静電容量値の向上に限
界がある。
The above operation will be described below in comparison with the above-mentioned conventional example (JP-A-7-245416). In the conventional example, each comb-teeth fixed electrode is connected to one wiring. In such a structure, as shown in FIG. 11, it is necessary to dispose adjacent comb-teeth movable electrodes and comb-teeth fixed electrodes at different intervals. Temporarily, each comb tooth movable electrode 106a-10
6c and the comb-teeth fixed electrodes 108a to 108c are arranged at the same intervals, when the movable portion 105 is displaced in the direction of arrow A, for example, the comb-teeth movable electrode 106a is moved to the comb-teeth fixed electrode 10.
The distance from the comb-teeth fixed electrode 108a is the same as the distance closer to 8b, and the change in the overall capacitance is offset. Therefore, as shown in FIG. 11, if one interval is k and the other is m, then k ≠ m. As described above, in order to arrange the adjacent comb-teeth movable electrodes and comb-teeth fixed electrodes at different intervals, it is necessary to increase the inter-electrode distance, so that the arrangement density of the comb-teeth electrodes in the main surface of the substrate is improved. There is a limit to this, and there is a limit to the improvement of the detection capacitance value.

【0029】さらに、上記のように、隣接する櫛歯可動
電極と櫛歯固定電極を異なった間隔で配置しても、一方
の電極に近接する分だけ他方の電極から離れるので、検
出静電容量の変化が相殺されて小さくなる。以下、詳細
に説明する。図11において、例えば、櫛歯可動電極1
06aと櫛歯固定電極108a間の距離をk、櫛歯可動
電極106aと櫛歯固定電極108bの距離をmとし、
前者の静電容量をCk、後者の静電容量をCmとすれ
ば、全体の検出静電容量はCkとCmの和で構成されて
いる。
Further, as described above, even if the adjacent comb-teeth movable electrodes and comb-teeth fixed electrodes are arranged at different intervals, they are separated from the other electrode by the amount close to one electrode, so that the detected electrostatic capacitance is obtained. Changes are offset and become smaller. The details will be described below. In FIG. 11, for example, the comb-teeth movable electrode 1
The distance between 06a and the comb-teeth fixed electrode 108a is k, and the distance between the comb-teeth movable electrode 106a and the comb-teeth fixed electrode 108b is m,
If the former capacitance is Ck and the latter capacitance is Cm, the total detected capacitance is composed of the sum of Ck and Cm.

【0030】そして可動部105が矢印A方向にxだけ
変位した場合には、ギャップkが近接する分だけギャッ
プmが離れるので、CkとCmの静電容量変化は逆符号
となり打ち消しあう。m=n×k(ただしnは任意の
数)とすると、xだけ変位した後の検出静電容量(Ck
+Cm)xは下記(数1)式で表される。 (Ck+Cm)x=(εS/k)・(1+1/n)・[1−(x/k)・(1−1/n)] …(数1) 但し、ε:誘電率 x:変位量 S:電極対向面積 これはギャップkでのみ対向する検出静電容量の場合に
比べて、その変化率が(1−1/n)に減少することを
表している。例えばn=3とすると、変化率は33%減
少する。すなわち、感度が低下することになる。また、
前記のように、kとmの比nを大きくすることは電極配
置密度を考慮すると限界があるし、仮りに電極配置密度
を犠牲にしてn=5まで大きくしても上記の33%減少
が20%減少になるだけなので、それほどの効果は得ら
れない。
When the movable portion 105 is displaced by x in the direction of the arrow A, the gap m is separated by the amount that the gap k is close to each other, so that the electrostatic capacitance changes of Ck and Cm have opposite signs and cancel each other out. If m = n × k (where n is an arbitrary number), the detected capacitance (Ck after displacement by x)
+ Cm) x is represented by the following (Formula 1). (Ck + Cm) x = (εS / k) · (1 + 1 / n) · [1- (x / k) · (1-1 / n)] (Equation 1) where ε: permittivity x: displacement S : Electrode facing area This shows that the rate of change decreases to (1-1 / n) as compared with the case of the detected capacitance facing only at the gap k. For example, if n = 3, the rate of change is reduced by 33%. That is, the sensitivity is lowered. Also,
As described above, increasing the ratio n between k and m has a limit in view of the electrode arrangement density, and even if the electrode arrangement density is sacrificed and increased to n = 5, the above 33% reduction occurs. Since it is only 20% reduction, it is not so effective.

【0031】上記のように、各櫛歯固定電極が一つの配
線に接続された構造では、隣接する櫛歯可動電極と櫛歯
固定電極を異なった間隔で配置する必要があるので、基
板主面内における櫛歯電極の配置密度を向上することに
限度があり、検出静電容量値の向上に限界がある。さら
に、隣接する櫛歯可動電極と櫛歯固定電極を異なった間
隔で配置しても、一方の電極に近接する分だけ他方の電
極から離れるので、検出静電容量の変化が相殺されて小
さくなる。
As described above, in the structure in which each comb-teeth fixed electrode is connected to one wiring, it is necessary to dispose the adjacent comb-teeth movable electrode and comb-teeth fixed electrode at different intervals. There is a limit in improving the arrangement density of the comb-teeth electrodes in the inside, and there is a limit in improving the detection capacitance value. Further, even if the adjacent comb-teeth movable electrode and the comb-teeth fixed electrode are arranged at different intervals, since the distance from the other electrode is increased due to the proximity to one electrode, the change in the detected capacitance is offset and becomes small. .

【0032】これに対して、本発明の構造では、各電極
から簡単に配線を引きだすことが出来る。そのため実施
の形態に示したように、1本の櫛歯可動電極に対して、
2本以上の独立した櫛歯固定電極を配置すれば、可動部
の変位によって櫛歯可動電極と一方の櫛歯固定電極間の
静電容量が増加する場合には、他方の櫛歯固定電極の静
電容量は減少することになるが、両者を差動接続するこ
とにより、検出静電容量変化の相殺が全くなくなり、大
きな静電容量変化が得られる。したがって、隣接する櫛
歯可動電極と櫛歯固定電極を等間隔で配置することが出
来るので、基板主面内における櫛歯電極の配置密度を向
上させることが出来る。なお、2つの櫛歯固定電極間の
静電容量を差動接続する具体例としては、2つの櫛歯固
定電極から引き出した配線を差動増幅器の2つの入力端
子にそれぞれ接続すればよい。
On the other hand, in the structure of the present invention, the wiring can be easily drawn from each electrode. Therefore, as shown in the embodiment, for one comb-tooth movable electrode,
If two or more independent comb-teeth fixed electrodes are arranged, when the electrostatic capacitance between the comb-teeth movable electrode and one comb-teeth fixed electrode increases due to the displacement of the movable portion, the other comb-teeth fixed electrode of the other comb-teeth fixed electrode Although the electrostatic capacitance will decrease, by differentially connecting the two, there is no cancellation of the detected electrostatic capacitance change, and a large electrostatic capacitance change can be obtained. Therefore, the comb-teeth movable electrode and the comb-teeth fixed electrode which are adjacent to each other can be arranged at equal intervals, so that the arrangement density of the comb-teeth electrodes in the main surface of the substrate can be improved. Note that, as a specific example of differentially connecting the electrostatic capacitance between the two comb-teeth fixed electrodes, the wiring drawn from the two comb-teeth fixed electrodes may be respectively connected to the two input terminals of the differential amplifier.

【0033】本実施の形態の形態においては、次のよう
な効果が得られる。 (1)SOI基板を用い、トレンチエッチングによって
形成する加速度センサ構造体において、各構成要素から
の電気的配線を基板主面上で実現化できる。したがって
その配線形成は通常の半導体製造技術により可能であ
る。その結果、従来例のような別の基板との接合や埋込
配線および埋込配線から基板主面への配線引き回し等の
特殊技術が不要であり、構造が簡単で微細化が可能であ
ると共に、製造コストを抑制できる。 (2)基板主面内で配線が可能なので、静電容量によっ
て可動部の変位を検出する場合に差動容量での検出が可
能となり、検出の高精度化を実現できる。 (3)差動容量検出が可能なので、検出容量の基板主面
内での配置密度の向上が可能である。そのため、同じ面
積であれば、より大きな放出静電容量を得ることがで
き、感度を向上させることが出来る。また、感度を同じ
とすれば小型化、微細化が可能である。 (4)差動容量検出が可能なので、隣接する櫛歯電極に
よる静電容量変化の相殺を回避でき、より大きな検出静
電容量変化を確保できる。
The following effects can be obtained in the embodiment of the present invention. (1) In an acceleration sensor structure formed by trench etching using an SOI substrate, electrical wiring from each component can be realized on the main surface of the substrate. Therefore, the wiring can be formed by an ordinary semiconductor manufacturing technique. As a result, there is no need for special techniques such as joining with another substrate as in the conventional example, embedded wiring, and routing of wiring from the embedded wiring to the main surface of the substrate, and the structure is simple and miniaturization is possible. The manufacturing cost can be suppressed. (2) Since wiring is possible within the main surface of the substrate, when the displacement of the movable portion is detected by electrostatic capacitance, it is possible to detect the displacement using the differential capacitance, and it is possible to realize high precision detection. (3) Since the differential capacitance can be detected, the arrangement density of the detection capacitance within the main surface of the substrate can be improved. Therefore, if the area is the same, a larger emission capacitance can be obtained and the sensitivity can be improved. Further, if the sensitivities are the same, miniaturization and miniaturization are possible. (4) Since the differential capacitance can be detected, it is possible to avoid the offset of the electrostatic capacitance change due to the adjacent comb-teeth electrodes, and to secure a larger detected electrostatic capacitance change.

【0034】(第2の実施の形態)図9は第2の実施の
形態を示す平面模式図である。この実施の形態は、基本
構造は前記第1の実施の形態と同様であり、電極の接続
方法のみが異なる。構造について第1の実施の形態と差
異のある部分についてのみ説明する。図9においては、
可動質量30に接続された櫛歯可動電極38に対向する
2つの櫛歯固定電極54、55(図1の39、40に相
当)のうち片方(55)は制御電極として機能する。
(Second Embodiment) FIG. 9 is a schematic plan view showing a second embodiment. The basic structure of this embodiment is the same as that of the first embodiment, and only the electrode connecting method is different. Only the parts of the structure that differ from the first embodiment will be described. In FIG.
One of the two comb-teeth fixed electrodes 54 and 55 (corresponding to 39 and 40 in FIG. 1) facing the comb-teeth movable electrode 38 connected to the movable mass 30 (55) functions as a control electrode.

【0035】次に、動作を説明する。基本動作は第1の
実施の形態と同様であるが、可動質量30の変位に対し
て各櫛歯可動電極38と各櫛歯固定電極54(U、D)
間の静電容量の変化のみを検出する。そして制御電極5
5(CU、CD)は可動質量30と同電位とし、シール
ド電極、入力加速度を補償する静電引力発生用の入力加
速度補償電極、或いは静電引力による疑似加速度入力用
の疑似加速度入力電極などとして利用する。
Next, the operation will be described. The basic operation is the same as that of the first embodiment, but each comb tooth movable electrode 38 and each comb tooth fixed electrode 54 (U, D) with respect to the displacement of the movable mass 30.
Only changes in capacitance between them are detected. And the control electrode 5
5 (CU, CD) has the same potential as the movable mass 30 and serves as a shield electrode, an input acceleration compensation electrode for generating an electrostatic attractive force for compensating the input acceleration, or a pseudo acceleration input electrode for inputting a pseudo acceleration by the electrostatic attractive force. To use.

【0036】得られる効果は第1の実施の形態と同様で
あるが、とくに制御電極55を設けたことにより、次の
ごとき効果も得られる。 (1)制御電極55をシールド電極とした場合は、隣接
する櫛歯電極による静電容量変化の相殺を回避でき、従
来例より大きな静電容量変化を確保できる。(2)制御
電極55を入力加速度補償電極とした場合は、静電容量
の検出電極と入力加速度補償電極とが独立しているの
で、検出信号と補償信号を分離でき、システム構成を簡
素化できる。 (3)制御電極55を疑似加速度入力電極とした場合
は、静電容量の検出電極と疑似加速度入力電極が独立し
ているので、検出信号と疑似入力信号を分離できシステ
ム構成を簡素化できる。
The effects obtained are the same as those of the first embodiment, but the following effects can also be obtained by providing the control electrode 55. (1) When the control electrode 55 is the shield electrode, it is possible to avoid the offset of the capacitance change due to the adjacent comb-teeth electrodes, and it is possible to secure a larger capacitance change than the conventional example. (2) When the control electrode 55 is the input acceleration compensation electrode, the capacitance detection electrode and the input acceleration compensation electrode are independent, so the detection signal and the compensation signal can be separated, and the system configuration can be simplified. . (3) When the control electrode 55 is the pseudo acceleration input electrode, the capacitance detection electrode and the pseudo acceleration input electrode are independent, so that the detection signal and the pseudo input signal can be separated and the system configuration can be simplified.

【0037】なお、これまでの実施の形態では、加速度
センサについてのみ説明したが、本発明の意図する内容
は、トレンチエッチングにより形成した構造体からの電
気的配線の引き出しであれば、加速度センサに限らず、
同様に適用することが出来、同様の効果が得られる。
In the above-described embodiments, only the acceleration sensor has been described. However, the intended content of the present invention is to use the acceleration sensor as long as the electrical wiring is pulled out from the structure formed by trench etching. Not limited to
It can be applied in the same way and the same effect can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態を示す平面模式図。FIG. 1 is a schematic plan view showing a first embodiment of the present invention.

【図2】図1の要部拡大模式図。FIG. 2 is an enlarged schematic view of an essential part of FIG.

【図3】図1のA−A’断面図3 is a cross-sectional view taken along the line A-A ′ in FIG.

【図4】図1のB−B’断面図4 is a sectional view taken along the line B-B ′ of FIG.

【図5】本発明の製造工程の一部を示す断面図。FIG. 5 is a cross-sectional view showing a part of the manufacturing process of the present invention.

【図6】本発明の製造工程の他の一部を示す断面図。FIG. 6 is a cross-sectional view showing another part of the manufacturing process of the present invention.

【図7】本発明の製造工程の他の一部を示す断面図。FIG. 7 is a cross-sectional view showing another part of the manufacturing process of the present invention.

【図8】本発明の製造工程における他の部分(図2のD
−D’に相当)を示す断面図。
FIG. 8 shows another part of the manufacturing process of the present invention (D in FIG. 2).
A sectional view showing (corresponding to -D ').

【図9】本発明の第2の実施の形態を示す平面模式図。FIG. 9 is a schematic plan view showing a second embodiment of the present invention.

【図10】従来例における問題点を説明するための図で
あり、(a)は要部断面模式図、(b)は要部斜視模式
図。
10A and 10B are views for explaining a problem in a conventional example, FIG. 10A is a schematic cross-sectional view of a main part, and FIG. 10B is a schematic perspective view of a main part.

【図11】櫛歯可動電極と櫛歯固定電極間の静電容量変
化を説明するための断面図。
FIG. 11 is a cross-sectional view for explaining a capacitance change between a comb-teeth movable electrode and a comb-teeth fixed electrode.

【符号の説明】[Explanation of symbols]

26…配線 27…ジャンパ
線 28…トレンチ溝 29…貫通孔表
面部 30…可動質量 31…支持部 32…固定部 33…パターン
重なり領域 34…固定部 35…保護膜 36…配線 37…コンタク
ト孔 38…櫛歯可動電極 39、40…櫛
歯固定電極 41…保護膜 42…コンタク
ト孔 43…酸化膜 44…絶縁膜 45…可動空間ギャップ 46…誘電体 47…半導体支持基板 48…半導体活
性層基板 49…貫通孔 50…フレーム
部 51…V字型溝 52…エッチン
グマスク 53…エッチング孔 54…櫛歯固定
電極 55…制御電極 100…半導体基板 101…溝 102…電極 103…エッチ
ング残り 104…エッチングで除去するの部分 105…可動部 106a〜106c…櫛歯可動電極 107…固定部 108a〜108c…櫛歯固定電極 C…可動質量30の固定部32からフレーム部50に引
き出された配線 U…櫛歯可動電極38と図1中の上方で対向する櫛歯固
定電極40からの配線 D…櫛歯可動電極38と図1中の下方で対向する櫛歯固
定電極39からの配線 CU…櫛歯可動電極38と図1中の上方で対向する制御
電極からの配線 CD…櫛歯可動電極38と図1中の下方で対向する制御
電極からの配線
26 ... Wiring 27 ... Jumper wire 28 ... Trench groove 29 ... Through hole surface part 30 ... Movable mass 31 ... Support part 32 ... Fixed part 33 ... Pattern overlapping region 34 ... Fixed part 35 ... Protective film 36 ... Wiring 37 ... Contact hole 38 Comb-tooth movable electrodes 39, 40 ... Comb-tooth fixed electrode 41 ... Protective film 42 ... Contact hole 43 ... Oxide film 44 ... Insulating film 45 ... Movable space gap 46 ... Dielectric 47 ... Semiconductor support substrate 48 ... Semiconductor active layer substrate 49 ... through hole 50 ... frame portion 51 ... V-shaped groove 52 ... etching mask 53 ... etching hole 54 ... comb-teeth fixed electrode 55 ... control electrode 100 ... semiconductor substrate 101 ... groove 102 ... electrode 103 ... etching residue 104 ... removed by etching Part 105 ... Movable parts 106a to 106c ... Comb-tooth movable electrode 107 ... Fixed parts 108a to 108c ... Comb-tooth fixed electrode C ... Possible Wiring U drawn from fixed portion 32 of mass 30 to frame portion 50 ... Comb-tooth movable electrode 38 and wiring D from comb-teeth fixed electrode 40 facing upward in FIG. 1 ... Comb-tooth movable electrode 38 and in FIG. 1. The wiring CU from the fixed comb tooth electrode 39 facing below the wiring CU ... The wiring CD from the control electrode facing the upper comb tooth movable electrode 38 in FIG. Wiring from control electrode

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−123628(JP,A) 特開 平4−127479(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/84 G01L 1/14 G01P 15/125 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-6-123628 (JP, A) JP-A-4-127479 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 29/84 G01L 1/14 G01P 15/125

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】内部に第1の誘電体が充填された貫通孔を
有する活性層基板と支持基板とが前記第1の誘電体と一
体に形成された第2の誘電体を介して接合され、かつ前
記貫通孔は断面形状が上底よりも下底が長い台形であっ
て該台形の下底が支持基板側になるように配置されたS
OI基板を用い、前記貫通孔とは異なる位置に前記活性
層基板の表面から底面まで達するように設けたトレンチ
溝と前記貫通孔とによって周囲から絶縁され、かつ、下
面の少なくとも一部が可動空間ギャップと前記第2の誘
電体とを介して前記支持基板と対向するように形成され
た少なくとも一つの導電領域が前記第1および第2の
電体を介して前記支持基板で保持された構造を有する半
導体装置であって、前記導電領域から前記の絶縁された
範囲の外部へ接続する電気的配線を、前記SOI基板主
表面で前記貫通孔に充填された前記第1の誘電体を横切
るように配置したことを特徴とする半導体装置。
1. An active layer substrate having a through hole filled with a first dielectric and a support substrate are integrated with the first dielectric.
The trapezoid has a trapezoidal cross-sectional shape in which the lower bottom is longer than the upper bottom and the lower bottom of the trapezoid is located on the side of the support substrate. The S
An OI substrate is used, and is insulated from the surroundings by the trench and the through hole provided so as to reach from the surface to the bottom of the active layer substrate at a position different from the through hole , and
At least a part of the surface has a movable space gap and the second guide.
At least one conductive region formed so as to face the supporting substrate via an electric body is held by the supporting substrate via the first and second electric conductors. In the semiconductor device, electrical wiring connecting from the conductive region to the outside of the insulated region is arranged so as to cross the first dielectric filled in the through hole on the main surface of the SOI substrate. A semiconductor device characterized by the above.
【請求項2】物理量の印加に応じて変位する可動部と、
該可動部に連動する複数の櫛歯可動電極と、該櫛歯可動
電極と長手方向の側面で微小間隔を隔てて対向する複数
の櫛歯固定電極とを、前記SOI基板へ形成し、該櫛歯
可動電極と櫛歯固定電極とを前記導電領域とする物理量
検出センサとなる半導体装置であって、前記櫛歯可動電
極および前記櫛歯固定電極から前記の絶縁された範囲の
外部へ接続する電気的配線を、前記SOI基板主表面で
前記貫通孔に充填された第1の誘電体を横切るように配
置したことを特徴とする請求項1に記載の半導体装置。
2. A movable part which is displaced according to the application of a physical quantity,
A plurality of comb-teeth movable electrodes that interlock with the movable portion and a plurality of comb-teeth fixed electrodes that face the comb-teeth movable electrodes with a minute gap on the side surfaces in the longitudinal direction are formed on the SOI substrate, and the comb-shaped electrodes are formed. A semiconductor device which serves as a physical quantity detection sensor having a movable tooth electrode and a fixed comb tooth electrode as the conductive regions, and an electrical connection between the movable tooth comb electrode and the fixed comb electrode to the outside of the insulated range. 2. The semiconductor device according to claim 1, wherein a physical wiring is arranged so as to cross the first dielectric filled in the through hole on the main surface of the SOI substrate.
【請求項3】1本の前記櫛歯可動電極に対して、2本以
上の独立した前記櫛歯固定電極を配置し、可動部および
櫛歯可動電極の変位を、櫛歯可動電極と複数の櫛歯固定
電極間の静電容量の差動値として検出するように構成し
たことを特徴とする請求項2に記載の半導体装置。
3. Two or more independent comb-tooth fixed electrodes are arranged for one comb-tooth movable electrode, and the displacement of the movable portion and the comb-tooth movable electrode is determined by a plurality of comb-tooth movable electrodes and a plurality of comb-tooth movable electrodes. The semiconductor device according to claim 2, wherein the semiconductor device is configured to detect as a differential value of electrostatic capacitance between the comb-teeth fixed electrodes.
【請求項4】1本の前記櫛歯可動電極に対して、2本以
上の独立した前記櫛歯固定電極を配置し、少なくとも1
本の前記櫛歯固定電極を制御電極として使用するように
構成したことを特徴とする請求項2に記載の半導体装
置。
4. Two or more independent comb-teeth fixed electrodes are arranged for one comb-teeth movable electrode, and at least one comb-teeth movable electrode is arranged.
The semiconductor device according to claim 2, wherein the comb-teeth fixed electrode of the book is configured to be used as a control electrode.
【請求項5】表面にV字型溝を有し、該V字型溝内表面
および溝外の表面に酸化膜が設けられ、該酸化膜上に誘
電体が設けられた半導体活性層基板と、半導体支持基板
とが上記誘電体を介して接合されたSOI基板を用い、 前記半導体活性層基板の接合面と反対側の表面を前記V
字型溝に達する所望の厚さまで研削することにより、前
記半導体活性層基板部に前記誘電体および前記酸化膜で
充填された断面形状が台形状であって該台形の下底が支
持基板側になるように形成された貫通孔を有するSOI
基板を形成する工程と、 前記SOI基板上に絶縁膜を形成する工程と、 前記絶縁膜の所定部分にコンタクト孔を形成し、導電体
層を堆積してパターニングすることにより、前記貫通孔
を横切るように配線を形成する工程と、 前記絶縁膜をパターニングし、さらに配線の保護膜を堆
積してパターニングする工程と、トレンチエッチング用
マスク層を堆積した後、構造体に合わせてパターニング
し、かつ半導体活性層基板に上記酸化膜まで達するエッ
チング孔とトレンチ溝とを形成する工程と、 その後、前記エッチング孔から 弗酸系の溶液を導入して
エッチングすることにより前記酸化膜の一部を除去して
前記半導体活性層基板と前記誘電体との間に可動空間ギ
ャップを形成する工程と、 を備えたことを特徴とする請求項1乃至請求項4の何れ
かに記載の半導体装置の製造方法。
5. A semiconductor active layer substrate having a V-shaped groove on the surface, an oxide film provided on the surface inside and outside the V-shaped groove, and a dielectric provided on the oxide film. , An SOI substrate bonded to a semiconductor support substrate via the dielectric is used, and a surface opposite to the bonding surface of the semiconductor active layer substrate is connected to the V
By grinding to a desired thickness reaching the V-shaped groove, the semiconductor active layer substrate portion has a trapezoidal cross-sectional shape filled with the dielectric and the oxide film, and the lower bottom of the trapezoidal shape is on the supporting substrate side. Having through-holes formed so that
A step of forming a substrate, a step of forming an insulating film on the SOI substrate, and a step of forming a contact hole in a predetermined portion of the insulating film and depositing and patterning a conductor layer to cross the through hole. To form wiring, patterning the insulating film, further depositing and patterning a wiring protective film, and trench etching
After depositing the mask layer, pattern it to fit the structure
And reaches the oxide film on the semiconductor active layer substrate.
A step of forming a pit and a trench groove, and then introducing a hydrofluoric acid based solution from the etching hole.
Part of the oxide film is removed by etching
5. A method of manufacturing a semiconductor device according to claim 1, further comprising: forming a movable space gap between the semiconductor active layer substrate and the dielectric .
【請求項6】半導体活性層基板に異方性エッチングを行
なうことにより、V字型溝を形成する工程と、 前記V字型溝の内表面を含む前記半導体活性層基板の表
面に酸化膜を形成する工程と、 前記半導体活性層基板の表面の酸化膜上に誘電体を堆積
する工程と、 前記誘電体の表面を平坦化した後、前記誘電体を間に介
して前記半導体活性層基板を半導体支持基板に重ねて接
合することにより、SOI基板を形成する工程と、 前記半導体活性層基板の接合面と反対側の表面を前記V
字型溝に達する所望の厚さまで研削することにより、前
記半導体活性層基板部に前記誘電体および前記酸化膜で
充填された断面形状が台形状であって該台形の下底が支
持基板側になるように形成された貫通孔を有するSOI
基板を形成する工程と、 前記SOI基板上に絶縁膜を形成する工程と、 前記絶縁膜の所定部分にコンタクト孔を形成し、導電体
層を堆積してパターニングすることにより、前記貫通孔
を横切るように配線を形成する工程と、 前記絶縁膜をパターニングし、さらに配線の保護膜を堆
積してパターニングする工程と、トレンチエッチング用マスク層を堆積した後、構造体に
合わせてパターニングし、かつ半導体活性層基板に上記
酸化膜まで達するエッチング孔とトレンチ溝とを形成す
る工程と、 その後、前記エッチング孔から 弗酸系の溶液を導入して
エッチングすることにより前記酸化膜の一部を除去して
前記半導体活性層基板と前記誘電体との間に可動空間ギ
ャップを形成する工程と、 を備えたことを特徴とする請求項1乃至請求項4の何れ
かに記載の半導体装置の製造方法。
6. A step of forming a V-shaped groove by anisotropically etching the semiconductor active layer substrate, and forming an oxide film on the surface of the semiconductor active layer substrate including the inner surface of the V-shaped groove. A step of forming, a step of depositing a dielectric on the oxide film on the surface of the semiconductor active layer substrate, and a step of flattening the surface of the dielectric, and then forming the semiconductor active layer substrate with the dielectric interposed therebetween. A step of forming an SOI substrate by stacking and bonding the semiconductor active substrate on the semiconductor supporting substrate;
By grinding to a desired thickness reaching the V-shaped groove, the semiconductor active layer substrate portion has a trapezoidal cross-sectional shape filled with the dielectric and the oxide film, and the lower bottom of the trapezoidal shape is on the supporting substrate side. Having through-holes formed so that
A step of forming a substrate, a step of forming an insulating film on the SOI substrate, and a step of forming a contact hole in a predetermined portion of the insulating film and depositing and patterning a conductor layer to cross the through hole. So as to form a wiring, patterning the insulating film, further depositing and patterning a wiring protective film, and after depositing a trench etching mask layer, the structure is formed.
It is patterned together and the above is applied to the semiconductor active layer substrate.
Form etching holes and trenches that reach the oxide film
And then introducing a hydrofluoric acid-based solution through the etching hole.
Part of the oxide film is removed by etching
5. A method of manufacturing a semiconductor device according to claim 1, further comprising: forming a movable space gap between the semiconductor active layer substrate and the dielectric .
JP27862597A 1997-10-13 1997-10-13 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3528539B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27862597A JP3528539B2 (en) 1997-10-13 1997-10-13 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27862597A JP3528539B2 (en) 1997-10-13 1997-10-13 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11121767A JPH11121767A (en) 1999-04-30
JP3528539B2 true JP3528539B2 (en) 2004-05-17

Family

ID=17599896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27862597A Expired - Fee Related JP3528539B2 (en) 1997-10-13 1997-10-13 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3528539B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014517912A (en) * 2011-04-14 2014-07-24 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Electrodes defined by out-of-plane spacers
JP2016522896A (en) * 2013-05-02 2016-08-04 ノースロップ グルマン リテフ ゲーエムベーハーNorthrop Grumman LITEF GmbH Acceleration sensor and method of manufacturing acceleration sensor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439409B1 (en) * 2002-07-16 2004-07-09 삼성전기주식회사 Semiconductor device for chip size packaging and method of producing the same
JP2004340608A (en) 2003-05-13 2004-12-02 Denso Corp Capacity type dynamic quantity sensor unit
CN113233411A (en) * 2021-04-30 2021-08-10 中芯集成电路制造(绍兴)有限公司 MEMS driving device and forming method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014517912A (en) * 2011-04-14 2014-07-24 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Electrodes defined by out-of-plane spacers
JP2016522896A (en) * 2013-05-02 2016-08-04 ノースロップ グルマン リテフ ゲーエムベーハーNorthrop Grumman LITEF GmbH Acceleration sensor and method of manufacturing acceleration sensor

Also Published As

Publication number Publication date
JPH11121767A (en) 1999-04-30

Similar Documents

Publication Publication Date Title
JP4003326B2 (en) Semiconductor dynamic quantity sensor and manufacturing method thereof
KR100501750B1 (en) Sensor and sensor manufacturing method
US6227050B1 (en) Semiconductor mechanical sensor and method of manufacture
EP0102069B1 (en) Vibration analyzing device
JP3151956B2 (en) Acceleration sensor
JP3385688B2 (en) Semiconductor yaw rate sensor and method of manufacturing the same
CN101339202B (en) Semiconductor device and manufacturing method of the same
US6137150A (en) Semiconductor physical-quantity sensor having a locos oxide film, for sensing a physical quantity such as acceleration, yaw rate, or the like
JP4665942B2 (en) Semiconductor dynamic quantity sensor
US20100313660A1 (en) Mems device and method of fabricating the mems device
US6876093B2 (en) Capacitance type dynamic quantity sensor device
US7900515B2 (en) Acceleration sensor and fabrication method thereof
JP4567126B2 (en) Integrated device manufacturing method and integrated device
US6430999B2 (en) Semiconductor physical quantity sensor including frame-shaped beam surrounded by groove
JP3528539B2 (en) Semiconductor device and manufacturing method thereof
US6924537B2 (en) Semiconductor device including a potential drawing portion formed at a corner
US7495301B2 (en) Thin film accelerometer
JPH0590489A (en) Semiconductor integrated circuit
JP3331648B2 (en) Semiconductor acceleration sensor
US7838320B2 (en) Semiconductor physical quantity sensor and method for manufacturing the same
JP4214572B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP4174853B2 (en) Manufacturing method of semiconductor dynamic quantity sensor and manufacturing method of semiconductor pressure sensor
JPH11218545A (en) Capacitance type acceleration sensor and detecting method
JPH11201984A (en) Semiconductor dynamic quantity sensor and manufacture therefor
JPH10313123A (en) Transducer using thin film and manufacture thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees