JP3490278B2 - Photoelectric conversion device and manufacturing method thereof - Google Patents

Photoelectric conversion device and manufacturing method thereof

Info

Publication number
JP3490278B2
JP3490278B2 JP01809798A JP1809798A JP3490278B2 JP 3490278 B2 JP3490278 B2 JP 3490278B2 JP 01809798 A JP01809798 A JP 01809798A JP 1809798 A JP1809798 A JP 1809798A JP 3490278 B2 JP3490278 B2 JP 3490278B2
Authority
JP
Japan
Prior art keywords
semiconductor film
photoelectric conversion
type
conversion device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01809798A
Other languages
Japanese (ja)
Other versions
JPH11204817A (en
Inventor
真之 坂倉
康行 荒井
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP01809798A priority Critical patent/JP3490278B2/en
Priority to US09/219,722 priority patent/US6287888B1/en
Publication of JPH11204817A publication Critical patent/JPH11204817A/en
Priority to US09/939,768 priority patent/US6531711B2/en
Application granted granted Critical
Publication of JP3490278B2 publication Critical patent/JP3490278B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Light Receiving Elements (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、太陽電池や画像入
力センサーに代表される光電変換装置の作製方法と光電
変換装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a photoelectric conversion device represented by a solar cell or an image input sensor and a photoelectric conversion device.

【0002】[0002]

【従来の技術】非晶質シリコン膜は、結晶系シリコン材
料と比較して、400℃以下の低温で大面積に作製出来
ることや、光電変換層として光を吸収するために必要な
厚さが1μm程度で十分であること等が特徴とされてい
る。このため、シリコン資源の節約や、製造エネルギー
を低減できることが提示され、低コスト材料として従来
から注目を集めてきた。
2. Description of the Related Art An amorphous silicon film can be formed in a large area at a low temperature of 400 ° C. or less and has a thickness necessary for absorbing light as a photoelectric conversion layer, as compared with a crystalline silicon material. It is characterized in that about 1 μm is sufficient. Therefore, it has been proposed that silicon resources can be saved and manufacturing energy can be reduced, and it has been attracting attention as a low cost material.

【0003】従来では、太陽電池、イメージセンサ、フ
ォトセンサ等の光電変換層は、光電変換効率や光応答性
を高めるために、pin接合を形成したダイオード型の
構造を用いることが一般的であった。ここで、p型及び
n型の半導体膜と、実質的に真性なi型の半導体膜のす
べてを非晶質シリコン膜で形成することも可能である
が、良好な光電変換特性を得るために、p型及びn型の
半導体膜に対して、微結晶シリコン材料を用いると良好
な光電変換特性が得られることが知られていた。
Conventionally, a photoelectric conversion layer of a solar cell, an image sensor, a photosensor or the like generally uses a diode type structure having a pin junction in order to improve photoelectric conversion efficiency and photoresponsiveness. It was Here, although it is possible to form all of the p-type and n-type semiconductor films and the substantially intrinsic i-type semiconductor film with an amorphous silicon film, in order to obtain good photoelectric conversion characteristics, It has been known that good photoelectric conversion characteristics can be obtained by using a microcrystalline silicon material for p-type and n-type semiconductor films.

【0004】この理由は、この構造の素子において、光
吸収とそれに伴う電荷の生成はi型の非晶質シリコン膜
が担うので、p型とn型の半導体膜は高い光透過性有す
ることが望ましく、かつ、電極と良好なコンタクトを得
る為に、高い導電率を有した材料が要求されている為で
あった。このような要求に対し、微結晶シリコン膜は低
光吸収性と、高い導電率を兼ね備えた特性を有した材料
であり適した材料であった。
The reason for this is that, in the element having this structure, the p-type and n-type semiconductor films have high light transmittance because the i-type amorphous silicon film is responsible for light absorption and generation of electric charges accompanying it. This is because a material having high conductivity is required in order to obtain desirable and good contact with the electrode. In response to such requirements, the microcrystalline silicon film is a material having a property of having a low light absorption property and a high electrical conductivity and is a suitable material.

【0005】非晶質シリコン膜は、減圧下におけるグロ
ー放電プラズマを用いた化学堆積法(プラズマCVD
法)で作製されている。プラズマCVD法には、反応室
と、反応室を減圧下に保つ排気手段と、原料ガスを導入
するガス導入手段と、反応室内でグロー放電プラズマを
発生させる手段と、基板を保持し加熱する手段と、から
構成されるプラズマCVD装置が用いられる。原料ガス
は、シラン(SiH4)ガスが通常用いられるが、ジシ
ラン(Si26 )ガスを用いることも可能であり、さ
らに、前記原料ガスを水素ガス(H2)で希釈して用い
ることもできた。
The amorphous silicon film is formed by a chemical deposition method (plasma CVD) using glow discharge plasma under reduced pressure.
Method). The plasma CVD method includes a reaction chamber, an evacuation unit for keeping the reaction chamber under reduced pressure, a gas introduction unit for introducing a source gas, a unit for generating glow discharge plasma in the reaction chamber, and a unit for holding and heating a substrate. A plasma CVD apparatus composed of and is used. Silane (SiH 4 ) gas is usually used as the source gas, but disilane (Si 2 H 6 ) gas can also be used, and the source gas is diluted with hydrogen gas (H 2 ) before use. I also got it.

【0006】一方、微結晶シリコン膜は、原料ガスに、
SiH4ガスとH2ガスとの混合ガスが用いられ、SiH
4ガスに対してH2ガスの希釈割合を高めた状態で成膜す
ると得ることが出来た。p型またはn型の導電型決定不
純物元素を添加しない微結晶シリコン膜は、それ自身で
n型の伝導性を示すことが知られていた。通常は電気伝
導度をさらに高める為に、p型やn型の導電型の制御の
為に、前記原料ガスにp型及びn型の導電型決定元素を
含む不純物ガスを成膜時に同時に添加して作製されてい
る。
On the other hand, the microcrystalline silicon film is used as a source gas,
A mixed gas of SiH 4 gas and H 2 gas is used.
It was possible to obtain by forming a film in a state in which the dilution ratio of H 2 gas with respect to 4 gas was increased. It has been known that a microcrystalline silicon film to which a p-type or n-type conductivity determining impurity element is not added exhibits n-type conductivity by itself. Usually, in order to further increase the electric conductivity, in order to control the p-type or n-type conductivity, an impurity gas containing p-type and n-type conductivity determining elements is simultaneously added to the source gas at the time of film formation. It is made by.

【0007】半導体の分野では、p型の導電型決定元素
は周期律表第IIIb族の、ボロン(B)、アルミニウム
(Al)、ガリウム(Ga)、インジウム(In)に代
表される元素が、また、n型の導電型決定元素は周期律
表第Vb族の、リン(P)、ヒ素(As)、アンチモン
(Sb)に代表される元素が知られている。通常のプラ
ズマCVD法においては、B26やPH3に代表される
不純物ガスを前記原料ガスに混合させて成膜されてい
る。このとき混合される不純物ガスの添加量は、SiH
4に対して0.1%から5%程度であり、多くても10%
以下の濃度であった。
In the field of semiconductors, the p-type conductivity determining element is an element typified by boron (B), aluminum (Al), gallium (Ga), and indium (In) in Group IIIb of the periodic table. As the n-type conductivity determining element, elements represented by phosphorus (P), arsenic (As) and antimony (Sb) in the Vb group of the periodic table are known. In a normal plasma CVD method, an impurity gas typified by B 2 H 6 or PH 3 is mixed with the raw material gas to form a film. The amount of the impurity gas mixed at this time is SiH
4 to 0.1% to 5%, 10% at most
It was the following concentration.

【0008】上記のように、微結晶シリコン膜や非晶質
シリコン膜は、プロセス温度が低い為、光電変換装置の
基板として適用可能な材料は、ガラス材料の他に有機樹
脂材料を基板として使用することも可能であった。
As described above, since the microcrystalline silicon film and the amorphous silicon film have a low process temperature, the materials applicable to the substrate of the photoelectric conversion device include the glass material and the organic resin material as the substrate. It was also possible to do.

【0009】[0009]

【発明が解決しようとする課題】基板上に作製される太
陽電池やイメージセンサ等の光電変換装置の基本的な工
程は、基板上に第1の電極を形成し、該第1の電極上に
密接してpin接合から成る光電変換層を形成し、さら
に第2の電極を積層して作製される。pin接合の作製
時には接合界面の特性を良好にするために、通常は真空
を破らずに成膜が実施されている。
A basic process of a photoelectric conversion device such as a solar cell or an image sensor manufactured on a substrate is to form a first electrode on the substrate and then to form a first electrode on the first electrode. A photoelectric conversion layer composed of a pin junction is formed in close contact, and a second electrode is further stacked to manufacture. At the time of manufacturing a pin junction, in order to improve the characteristics of the junction interface, film formation is usually performed without breaking the vacuum.

【0010】この時、p型やn型の半導体膜を成膜する
ために、前記原料ガスに前記不純物ガスを添加すると、
微量な不純物ガスとその反応生成物が、反応室内やグロ
ー放電プラズマ発生手段の一部である放電電極に残留付
着することが知られていた。ここで連続して、同じ反応
室で不純物ガスを添加せずに、実質的に真性なi型の非
晶質シリコン膜を成膜すると、その残留不純物が離脱し
て、新たに膜中に取り込まれてしまう問題点があった。
実質的に真性なi型の非晶質シリコン膜は、膜中の欠陥
密度がおよそ1×1016/cm3以下の値となるように
作製される為に、たとえ数10ppmから数100pp
mの濃度で前記不純物元素が取り込まれたとしても、不
純物順位を形成して膜の特性を変えてしまう問題点があ
った。
At this time, if the impurity gas is added to the source gas in order to form a p-type or n-type semiconductor film,
It has been known that a small amount of impurity gas and its reaction product remain and adhere to the reaction chamber and the discharge electrode which is a part of the glow discharge plasma generating means. Here, when a substantially intrinsic i-type amorphous silicon film is formed continuously without adding an impurity gas in the same reaction chamber, the residual impurities are released and newly taken into the film. There was a problem that it was lost.
Since the substantially intrinsic i-type amorphous silicon film is manufactured so that the defect density in the film is about 1 × 10 16 / cm 3 or less, even if it is several tens of ppm to several hundred pp.
Even if the impurity element is taken in at a concentration of m, there is a problem that the order of impurities is formed and the characteristics of the film are changed.

【0011】このような問題点に対して、プラズマCV
D装置に複数の反応室を設け、反応室と他の反応室との
間の仕切弁により、それぞれの反応室を分離させた多室
分離型のCVD装置が考案されている。従って、従来技
術によれば、pin接合を形成するためには、少なくと
も、p型、i型、n型の半導体膜を成膜するための3つ
の独立した反応室を設ける必要があった。
In order to solve such a problem, plasma CV
There has been devised a multi-chamber separation type CVD apparatus in which a plurality of reaction chambers are provided in the apparatus D, and each reaction chamber is separated by a gate valve between the reaction chamber and another reaction chamber. Therefore, according to the conventional technique, it is necessary to provide at least three independent reaction chambers for forming at least p-type, i-type, and n-type semiconductor films in order to form a pin junction.

【0012】その結果、プラズマCVD装置は、各反応
室に対応してSiH4、H2、B26、PH3等を導入す
るガス導入手段や排気手段やグロー放電プラズマ発生手
段等を設ける必要があり、複雑で大がかりな構成になっ
てしまった。そのために、装置の維持管理の面からも多
大な労力が要求されていた。
As a result, the plasma CVD apparatus is provided with a gas introduction means for introducing SiH 4 , H 2 , B 2 H 6 , PH 3 and the like, an exhaust means, a glow discharge plasma generation means, etc. corresponding to each reaction chamber. It was necessary, and it became a complicated and large-scale structure. Therefore, a great deal of labor is required also from the aspect of maintenance of the device.

【0013】さらに、プロセスの観点からみると、一つ
の導電型の半導体膜を成膜するごとに、反応室から他の
反応室へ、基板の移動と、反応ガスの導入と、反応ガス
の排気との工程が必ず必要となり、この工程を順次繰り
返す必要があった。そのために、光電変換層を形成する
ための時間を短縮することは、おのずと限界があった。
たとえ高速成膜の技術を使って、実成膜時間が短縮させ
ても、基板の搬送や、ガスの導入と排気にかかる時間は
無視出来ない問題となっていた。
From the viewpoint of the process, each time a conductive semiconductor film is formed, the substrate is moved from the reaction chamber to the other reaction chamber, the reaction gas is introduced, and the reaction gas is exhausted. And the process must be repeated, and this process must be sequentially repeated. Therefore, there is a limit to shortening the time for forming the photoelectric conversion layer.
Even if the actual film formation time is shortened by using the technique of high-speed film formation, the time required to transfer the substrate and to introduce and exhaust the gas has been a problem that cannot be ignored.

【0014】また、従来の太陽電池の技術分野におい
て、光電変換層のp/i界面におけるp型不純物濃度を
連続的に変化させて、界面の連続性を形成して接合性を
改善する方法が従来から知られている。従来技術では、
成膜工程において、微量のp型不純物元素を含むガス
を、コンピュター等を使用して精密に制御する必要があ
った。
Further, in the technical field of conventional solar cells, there is a method of continuously changing the p-type impurity concentration at the p / i interface of the photoelectric conversion layer to form the continuity of the interface and improve the bondability. Known from the past. In the prior art,
In the film forming step, it was necessary to precisely control the gas containing a small amount of p-type impurity element by using a computer or the like.

【0015】[0015]

【課題を解決するための手段】上記問題点を解決する手
段として、本発明は、非晶質半導体層及び微結晶半導体
層を形成する工程と、微結晶半導体層に不純物を添加し
て導電型を制御する工程とを分離して光電変換層を形成
する方法を開示する。
As a means for solving the above problems, the present invention provides a step of forming an amorphous semiconductor layer and a microcrystalline semiconductor layer, and a step of adding impurities to the microcrystalline semiconductor layer to obtain a conductive type. Disclosed is a method of forming a photoelectric conversion layer separately from the step of controlling the.

【0016】本発明は、光電変換層の作製工程におい
て、その生産性を高める為に、第1の電極側から、p型
またはn型の導電型決定不純物元素を添加しないで作製
される第1の微結晶半導体膜を形成する工程と、実質的
に真性な非晶質半導体膜を形成する工程と、p型または
n型の導電型決定不純物元素を添加しないで作製される
第2の微結晶半導体膜を形成する工程とを行い、その
後、第2の微結晶半導体膜に対して、p型の導電型決定
不純物元素を注入し、加熱処理を加える工程とから光電
変換層を形成することを有することを特徴とする。この
時、p型不純物元素は第2の微結晶シリコン膜と、前記
第2の微結晶シリコン膜と実質的に真性な非晶質シリコ
ン膜の界面近傍とに注入しても良い。
According to the first aspect of the present invention, in the process of producing a photoelectric conversion layer, in order to improve the productivity, the first type electrode is produced without adding a p-type or n-type conductivity type determining impurity element from the first electrode side. The step of forming a microcrystalline semiconductor film, the step of forming a substantially intrinsic amorphous semiconductor film, and the second microcrystal manufactured without adding a p-type or n-type conductivity determining impurity element A step of forming a semiconductor film, and thereafter, a step of injecting a p-type conductivity determining impurity element into the second microcrystalline semiconductor film and applying heat treatment, to form a photoelectric conversion layer. It is characterized by having. At this time, the p-type impurity element may be injected into the second microcrystalline silicon film and the vicinity of the interface between the second microcrystalline silicon film and the substantially intrinsic amorphous silicon film.

【0017】また、本発明は、光電変換層の作製工程に
おいて、その生産性を高める為に、第1の電極側から、
p型またはn型の導電型決定不純物元素を添加しないで
作製される第1の微結晶半導体膜を形成する工程と、実
質的に真性な非晶質半導体膜を形成する工程と、p型ま
たはn型の導電型決定不純物元素を添加しないで作製さ
れる第2の微結晶半導体膜を形成する工程とを行い、さ
らに第2の電極を形成した後、該第2の電極の表面か
ら、第2の微結晶半導体膜に対して、p型の導電型決定
不純物元素を注入し、加熱処理を加える工程とから光電
変換層を形成することを有することを特徴とする。この
時、p型不純物元素は第2の微結晶シリコン膜と、前記
第2の微結晶シリコン膜と実質的に真性な非晶質シリコ
ン膜の界面近傍とに注入しても良い。
Further, according to the present invention, in the process of manufacturing the photoelectric conversion layer, in order to improve the productivity, the photoelectric conversion layer is formed from the first electrode side.
a step of forming a first microcrystalline semiconductor film which is manufactured without adding a p-type or n-type conductivity determining impurity element; a step of forming a substantially intrinsic amorphous semiconductor film; a step of forming a second microcrystalline semiconductor film which is manufactured without adding an n-type conductivity determining impurity element, and after forming a second electrode, a second electrode is formed from the surface of the second electrode. The photoelectric conversion layer is formed by the steps of injecting a p-type conductivity determining impurity element into the second microcrystalline semiconductor film and applying heat treatment. At this time, the p-type impurity element may be injected into the second microcrystalline silicon film and the vicinity of the interface between the second microcrystalline silicon film and the substantially intrinsic amorphous silicon film.

【0018】また、本発明によれば、プラズマCVD法
による不純物ガスの汚染を防ぐ為に、p型またはn型の
導電型決定不純物元素を添加しないで作製される第1及
び第2の微結晶半導体膜に対して、該第1の微結晶半導
体膜と、p型の導電型決定不純物元素が注入された第2
の微結晶半導体膜と、に加熱処理を加える工程により、
p型とn型の導電性を有する微結晶半導体膜を得て、光
電変換層を作製することを特徴とする。
Further, according to the present invention, in order to prevent the contamination of the impurity gas by the plasma CVD method, the first and second microcrystals produced without adding the p-type or n-type conductivity determining impurity element. The first microcrystalline semiconductor film and a second p-type conductivity type determining impurity element are implanted into the semiconductor film.
By the step of applying heat treatment to the microcrystalline semiconductor film of
A photoelectric conversion layer is manufactured by obtaining a microcrystalline semiconductor film having p-type and n-type conductivity.

【0019】本発明において、微結晶半導体膜には微結
晶シリコン膜が、非晶質半導体膜には非晶質シリコン膜
が、適用されることが最も望ましい実施形態である。ま
た、非晶質半導体膜には、非晶質シリコンカーバイト
膜、非晶質シリコンゲルマニューム膜、非晶質シリコン
スズ膜を適用することも可能である。
In the present invention, the most preferable embodiment is that a microcrystalline silicon film is applied to the microcrystalline semiconductor film and an amorphous silicon film is applied to the amorphous semiconductor film. Further, as the amorphous semiconductor film, an amorphous silicon carbide film, an amorphous silicon germanium film, or an amorphous silicon tin film can be applied.

【0020】p型の導電型決定不純物元素を、第2の電
極の表面から注入する方法は、イオンドープ法を用いる
ことが、本発明の望ましい実施形態の一例である。
As a method of implanting the p-type conductivity determining impurity element from the surface of the second electrode, an ion doping method is one example of a desirable embodiment of the present invention.

【0021】[作用]本発明によれば、従来のp型及び
n型の微結晶半導体膜を成膜する工程に対して、p型ま
たはn型の導電型決定不純物元素を添加することが不要
となる。このことは、p型及びn型の微結晶半導体膜と
実質的に真性なi型の非晶質半導体膜とを成膜する工程
において、前記不純物による汚染を考慮する必要がな
く、例えば、同一成膜室で連続して成膜することも可能
となる。
[Operation] According to the present invention, it is not necessary to add a p-type or n-type conductivity type determining impurity element to the conventional process of forming p-type and n-type microcrystalline semiconductor films. Becomes This means that it is not necessary to consider contamination by the impurities in the step of forming the p-type and n-type microcrystalline semiconductor films and the substantially intrinsic i-type amorphous semiconductor film, and for example, the same It is also possible to continuously form films in the film forming chamber.

【0022】具体的には、p型及びn型の微結晶シリコ
ン膜と実質的に真性な非晶質シリコン膜とは、SiH4
ガスまたはSi26ガスとH2ガスとからのみで作製さ
れるため、同一反応室に設けられた同一のグロー放電プ
ラズマ発生手段により成膜することが出来る。さらに、
p型及びn型の微結晶シリコン膜と実質的に真性な非晶
質シリコン膜との成膜を、グロー放電プラズマを維持し
たまま連続して実施することも可能となる。
Specifically, the p-type and n-type microcrystalline silicon films and the substantially intrinsic amorphous silicon film are SiH 4
Since it is produced only from gas or Si 2 H 6 gas and H 2 gas, it is possible to form a film by the same glow discharge plasma generation means provided in the same reaction chamber. further,
It is also possible to continuously form the p-type and n-type microcrystalline silicon films and the substantially intrinsic amorphous silicon film while maintaining the glow discharge plasma.

【0023】また、本実施例によれば、p型及びn型の
微結晶半導体膜と実質的に真性なi型の非晶質半導体膜
を成膜する工程において、不純物ガスを導入する必要が
無く、プラズマCVD装置における不純物の汚染の影響
が低減するために、反応室は実質的には一つで済み、プ
ラズマCVD装置の構成を簡略化することができる。
Further, according to this embodiment, it is necessary to introduce an impurity gas in the step of forming an i-type amorphous semiconductor film which is substantially intrinsic to the p-type and n-type microcrystalline semiconductor films. In addition, since the influence of impurity contamination in the plasma CVD apparatus is reduced, the number of reaction chambers is substantially one, and the configuration of the plasma CVD apparatus can be simplified.

【0024】従って、本発明によれば、第1の微結晶半
導体膜を形成する工程と、実質的に真性な非晶質半導体
膜を形成する工程と、第2の微結晶半導体膜を形成する
工程と、第2の微結晶半導体膜にP型決定不純物元素を
注入する工程と、第1及び第2の微結晶半導体膜と実質
的に真性な非晶質半導体膜に加熱処理を加える工程と、
によりp型及びn型の導電性を示す微結晶半導体膜と、
実質的に真性な非晶質半導体膜とを得ることが出来、p
in接合を形成することが出来る。従って、従来の技術
であったn型不純物元素を使用しなくても良い。
Therefore, according to the present invention, the step of forming the first microcrystalline semiconductor film, the step of forming the substantially intrinsic amorphous semiconductor film, and the second microcrystalline semiconductor film are formed. A step of implanting a P-type determining impurity element into the second microcrystalline semiconductor film, and a step of applying heat treatment to the amorphous semiconductor film substantially intrinsic to the first and second microcrystalline semiconductor films. ,
And a microcrystalline semiconductor film exhibiting p-type and n-type conductivity,
It is possible to obtain a substantially intrinsic amorphous semiconductor film, and p
An in-junction can be formed. Therefore, it is not necessary to use the n-type impurity element which is the conventional technique.

【0025】本発明の望ましい実施形態において、第1
と第2の微結晶シリコン膜と実質的に真性な非晶質シリ
コン膜とは、SiH4ガスとH2ガスとから作製すること
が出来るため、それぞれの膜を作製するときに必ずしも
ガスの切り替えをする必要がない。従って、従来の工程
で必要とされていたような、基板の反応室から反応室へ
の移動や、ガスの導入と排気にかかる時間が不要とな
り、工程処理能力が向上させることができる。
In a preferred embodiment of the present invention, the first
Since the second microcrystalline silicon film and the substantially intrinsic amorphous silicon film can be produced from SiH 4 gas and H 2 gas, gas switching is not always necessary when producing each film. You don't have to. Therefore, the time required for moving the substrate from the reaction chamber to the reaction chamber and for introducing and exhausting the gas, which is required in the conventional process, becomes unnecessary, and the process throughput can be improved.

【0026】また、本発明によれば、p型及びn型の微
結晶シリコン膜と実質的に真性な非晶質シリコン膜と
は、複数の反応室を有するプラズマCVD装置のそれぞ
れの反応室で、同時に、または、それぞれに、作製する
ことが可能となり、工程処理能力を向上させることが出
来る。
According to the present invention, the p-type and n-type microcrystalline silicon films and the substantially intrinsic amorphous silicon film are provided in each reaction chamber of a plasma CVD apparatus having a plurality of reaction chambers. It is possible to fabricate them at the same time or individually, and it is possible to improve the process capacity.

【0027】また、イオンドープ法を用いてp型の導電
型決定不純物元素を、第2の微結晶半導体膜の表面より
注入することで、p型不純物の膜厚方向の濃度分布を容
易に制御することができる。
Further, by implanting the p-type conductivity determining impurity element from the surface of the second microcrystalline semiconductor film by using the ion doping method, the concentration distribution of the p-type impurity in the film thickness direction can be easily controlled. can do.

【0028】さらに本発明は、ポリエチレンテレフタレ
ート、ポリエチレンナフタレート、ポリエーテルサルフ
ォン、ポリイミド、アラミドから選択された有機樹脂基
板を用いた光電変換装置に適用することが出来る。
Further, the present invention can be applied to a photoelectric conversion device using an organic resin substrate selected from polyethylene terephthalate, polyethylene naphthalate, polyether sulfone, polyimide and aramid.

【0029】[0029]

【実施例】以下に実施例により本発明を具体的に説明す
るが、本発明は以下の実施例により何ら制限されるもの
ではない。
EXAMPLES The present invention will be specifically described below with reference to examples, but the present invention is not limited to the following examples.

【0030】〔実施例1〕本発明による実施形態の一例
を、図1で示した太陽電池の工程に従って説明する。本
実施例では基板101に有機樹脂フィルムを用いた。本
実施例を作製するために望ましい有機樹脂フィルム材料
には、ポリエチレンテレフタレート、ポリエチレンナフ
タレート、ポリエーテルサルフォン、ポリイミド、アラ
ミドがあるが、ここでは厚さ80μmのポリエチレンナ
フタレート(PEN)を用いた。
Example 1 An example of an embodiment according to the present invention will be described according to the steps of the solar cell shown in FIG. In this embodiment, an organic resin film is used for the substrate 101. Preferred organic resin film materials for producing this example include polyethylene terephthalate, polyethylene naphthalate, polyether sulfone, polyimide, and aramid. Here, polyethylene naphthalate (PEN) having a thickness of 80 μm was used. .

【0031】この基板101の表面に第1の電極を形成
する。第1の電極102は真空蒸着法やスパッタ法に代
表される公知の方法を用いて形成した。第1の電極10
2に用いる材料は、Al、Ag、Ti、Cr、Ni、P
t、から選ばれた光反射性の金属電極で形成すれば良
い。必要な膜厚としては、100nm〜300nm程度
あれば十分であるが、この範囲以外の厚さであっても、
本発明の構成要素に何ら関係するものではない。ここで
は、Alをスパッタ法で150nmの厚さに形成し、さ
らにそのAlの表面にTiをスパッタ法で20nmの厚
さに形成したものを第1の電極とした。(図1(a))
A first electrode is formed on the surface of the substrate 101. The first electrode 102 was formed by a known method typified by a vacuum evaporation method or a sputtering method. First electrode 10
Materials used for 2 are Al, Ag, Ti, Cr, Ni, P
It may be formed of a light-reflective metal electrode selected from t. About 100 nm to 300 nm is sufficient as the necessary film thickness, but even if the thickness is out of this range,
It has nothing to do with the components of the present invention. Here, the first electrode was formed by forming Al to a thickness of 150 nm by the sputtering method and further forming Ti on the surface of the Al to a thickness of 20 nm by the sputtering method. (Fig. 1 (a))

【0032】次いで、第1の電極102の表面に、光電
変換層となる微結晶シリコン膜及び非晶質シリコン膜を
成膜する工程を行った。p型またはn型の導電型決定不
純物元素を添加せずに第1の微結晶シリコン膜103
と、実質的に真性な非晶質シリコン膜104と、p型ま
たはn型の導電型決定不純物元素を添加せずに第2の微
結晶シリコン膜105aを、プラズマCVD法で形成し
た。(図1(b))
Next, a step of forming a microcrystalline silicon film and an amorphous silicon film to be a photoelectric conversion layer on the surface of the first electrode 102 was performed. The first microcrystalline silicon film 103 without adding a p-type or n-type conductivity determining impurity element
Then, the substantially intrinsic amorphous silicon film 104 and the second microcrystalline silicon film 105a were formed by a plasma CVD method without adding a p-type or n-type conductivity determining impurity element. (Fig. 1 (b))

【0033】図2は本実施例で使用した枚葉式のプラズ
マCVD装置の概念図である。プラズマCVD装置は従
来技術による構成のもので良く、基板のトランスファー
室201を中心に、基板の搬出搬入室202と複数の反
応室203a、203b、203cがあり、各反応室に
はプラズマ発生手段204が設けられている。また、図
示はしてないが、各反応室には反応室を減圧下に保つ排
気手段と、基板を保持し加熱する手段と、が設けられて
いる。
FIG. 2 is a conceptual diagram of the single-wafer plasma CVD apparatus used in this embodiment. The plasma CVD apparatus may have a configuration according to a conventional technique, and includes a substrate transfer chamber 201, a substrate loading / unloading chamber 202, and a plurality of reaction chambers 203a, 203b, and 203c, each of which has a plasma generating means 204. Is provided. Although not shown, each reaction chamber is provided with an evacuation unit for keeping the reaction chamber under reduced pressure and a unit for holding and heating the substrate.

【0034】本実施例によれば、第1及び第2の微結晶
シリコン層と、実質的に真性な非晶質シリコン層とは、
SiH4ガスとH2ガスの2種類を供給すれば良いので、
同一の反応室内で、同一の放電手段を用いて作製するこ
とが出来た。従って、図2で示した従来の構成の枚葉式
のプラズマCVD装置を使用した場合、複数の反応室の
それぞれで同じ成膜を実施することが出来た。
According to this embodiment, the first and second microcrystalline silicon layers and the substantially intrinsic amorphous silicon layer are:
Since it is sufficient to supply two kinds of SiH 4 gas and H 2 gas,
It was possible to fabricate using the same discharge means in the same reaction chamber. Therefore, when the conventional single-wafer plasma CVD apparatus shown in FIG. 2 is used, the same film formation can be performed in each of the plurality of reaction chambers.

【0035】また、本実施例では用いなかったが、従来
技術の、基板の搬出搬入室と、一つまたは複数個の反応
室を直列に接続した構成の、インライン式のプラズマC
VD装置を用いても良い。
Although not used in this embodiment, an in-line type plasma C having a structure in which a substrate loading / unloading chamber and one or a plurality of reaction chambers are connected in series is used.
A VD device may be used.

【0036】この工程で、p型またはn型の導電型決定
不純物元素を添加せずに形成する第1の微結晶シリコン
膜103と、第2の微結晶シリコン膜105aは同一条
件で成膜した。具体的には、SiH4流量2sccm、
2流量200sccmとして、圧力を133Paに保
ち、120mW/cm2のRF(13.56MHz)電
力を投入して成膜を行った。この時基板温度は160℃
に保った。微結晶シリコン膜の成膜条件に関しては、基
本的には公知の技術であり、上記成膜条件のみに限定を
受けるものではない。
In this step, the first microcrystalline silicon film 103 and the second microcrystalline silicon film 105a, which are formed without adding the p-type or n-type conductivity determining impurity element, are formed under the same conditions. . Specifically, the SiH 4 flow rate is 2 sccm,
Film formation was carried out by maintaining the pressure at 133 Pa with an H 2 flow rate of 200 sccm and applying an RF (13.56 MHz) RF power of 120 mW / cm 2 . At this time, the substrate temperature is 160 ° C
Kept at. The film forming conditions for the microcrystalline silicon film are basically known techniques, and are not limited to the above film forming conditions.

【0037】適用可能な成膜条件の範囲としては、Si
4:H2=1:30〜100、圧力5〜266Pa、R
F電力密度10〜250mW/cm2、基板温度80〜
300℃である。堆積膜厚は第1の微結晶シリコン膜1
03は10〜80nm、第2の微結晶シリコン膜105
aは5〜50nmの範囲で成膜すればよく、本実施例で
は、第1の微結晶シリコン膜103を30nmとし、第
2の微結晶シリコン膜105aを25nmとした。
The range of applicable film forming conditions is Si
H 4: H 2 = 1: 30~100, pressure 5~266Pa, R
F power density 10 to 250 mW / cm 2 , substrate temperature 80 to
It is 300 ° C. The deposited film thickness is the first microcrystalline silicon film 1
03 is 10 to 80 nm, the second microcrystalline silicon film 105
A may be formed in a range of 5 to 50 nm. In this embodiment, the first microcrystalline silicon film 103 has a thickness of 30 nm and the second microcrystalline silicon film 105a has a thickness of 25 nm.

【0038】実質的に真性な非晶質シリコン膜104
は、SiH4流量40sccm、H2流量360sccm
として、圧力を133Paに保ち、48mW/cm2
RF(13.56MHz)電力を投入して成膜を行っ
た。この時基板温度は160℃に保った。非晶質シリコ
ン膜の成膜条件に関しては、基本的には公知の技術であ
り、上記成膜条件のみに限定を受けるものではない。
Substantially intrinsic amorphous silicon film 104
Is a SiH 4 flow rate of 40 sccm and a H 2 flow rate of 360 sccm
As the pressure, the pressure was maintained at 133 Pa, and RF (13.56 MHz) power of 48 mW / cm 2 was applied to form a film. At this time, the substrate temperature was kept at 160 ° C. The film forming conditions for the amorphous silicon film are basically known techniques and are not limited to the above film forming conditions.

【0039】適用可能な成膜条件の範囲としては、Si
4ガスに対するH2ガスの割合は0%から95%の範囲
で選択すれば良く、圧力5〜266Pa、RF電力密度
5〜100mW/cm2、基板温度80〜350℃であ
る。堆積膜厚は100〜2000nmの範囲にすること
が望ましく、本実施例では、1000nmの厚さで成膜
した。
The range of applicable film forming conditions is Si
The ratio of H 2 gas to H 4 gas may be selected in the range of 0% to 95%, the pressure is 5 to 266 Pa, the RF power density is 5 to 100 mW / cm 2 , and the substrate temperature is 80 to 350 ° C. The deposited film thickness is preferably in the range of 100 to 2000 nm, and in this example, the film was formed to a thickness of 1000 nm.

【0040】また、実質的に真性な非晶質シリコン膜の
代わりに、成膜時においてSiH4ガスに加えて、炭素
(C)、ゲルマニューム(Ge)、スズ(Sn)の水素
化物、フッ化物、塩化物からなるガスを導入して、非晶
質シリコンカーバイト膜、非晶質シリコンゲルマニュー
ム膜、非晶質シリコンスズ膜を形成することも可能であ
る。
Further, instead of the substantially intrinsic amorphous silicon film, in addition to SiH 4 gas at the time of film formation, carbon (C), germanium (Ge), tin (Sn) hydride and fluoride are added. It is also possible to introduce a gas containing chloride to form an amorphous silicon carbide film, an amorphous silicon germanium film, or an amorphous silicon tin film.

【0041】第2の微結晶シリコン膜105aに、p型
の導電型決定不純物を導入し、p型微結晶シリコン膜1
05bを形成する工程を行った。微結晶シリコン膜に対
して、p型に価電子制御可能な不純物は、ボロン
(B)、アルミニウム(Al)、ガリウム(Ga)、イ
ンジウム(In)等の周期律表第IIIb族の元素を加えれ
ば良い。イオンドープ法は、前記不純物元素の水素化
物、塩化物、フッ化物等の気体をプラズマ化し、生成さ
れた前記不純物元素をイオン化し、基板に対して加速す
る方向に電界を印加して、基板に注入する方法である。
本実施例では、B26ガスを用いた。ドーズ量は2.0
×1013〜5.0×1015/cm2の範囲で行えば良く、
ここでは1.0×1014/cm2とした。(図1(c))
A p-type conductivity determining impurity is introduced into the second microcrystalline silicon film 105a, and the p-type microcrystalline silicon film 1 is formed.
The step of forming 05b was performed. Impurities capable of controlling p-type valence electrons are added to the microcrystalline silicon film by adding elements of Group IIIb of the periodic table such as boron (B), aluminum (Al), gallium (Ga), and indium (In). Good. The ion doping method is to gasify a gas such as a hydride, a chloride, or a fluoride of the impurity element, ionize the generated impurity element, and apply an electric field in a direction of accelerating the substrate to apply the electric field to the substrate. It is a method of injecting.
In this example, B 2 H 6 gas was used. Dose amount is 2.0
It may be carried out in the range of × 10 13 to 5.0 × 10 15 / cm 2 ,
Here, it is set to 1.0 × 10 14 / cm 2 . (Fig. 1 (c))

【0042】イオンドープ法では、加速電圧によって、
注入元素に深さ方向の濃度分布を持ち、この値を適切に
調整することが必要となる。太陽電池の場合、p型層の
厚さによりその最適な条件は異なるが、加速電圧は5〜
25keVの範囲で設定した。本実施例では15keV
とした。ドーズ量1.0×1014/cm2、加速電圧10
keVの条件でBを注入したとき、膜中に注入されたB
の濃度は、2次イオン質量分析法により調べられること
ができ、ピーク位置の濃度で5×1019/cm3の濃度
が得られた。
In the ion doping method, depending on the acceleration voltage,
The implanted element has a concentration distribution in the depth direction, and it is necessary to adjust this value appropriately. In the case of a solar cell, the optimum conditions differ depending on the thickness of the p-type layer, but the acceleration voltage is 5
It was set within the range of 25 keV. In this embodiment, 15 keV
And Dose amount 1.0 × 10 14 / cm 2 , acceleration voltage 10
When B is injected under the condition of keV, B injected into the film
Can be investigated by secondary ion mass spectrometry, and a concentration of 5 × 10 19 / cm 3 was obtained at the peak position.

【0043】また、加速電圧を高め、第2の微結晶シリ
コン膜と、第2の微結晶シリコン膜に接する実質的に真
性な非晶質シリコン膜の領域と、に前記p型不純物元素
を注入しても良い。太陽電池の技術分野において、p/
i界面におけるp型不純物濃度を連続的に変化させて、
その界面の接合特性を改善する方法は従来から知られた
技術である。従来技術では、成膜工程において、微量の
p型不純物元素を含むガスを、コンピュータ等を使用し
て、精密に制御する必要があったが、本実施例によれ
ば、プラズマドープ法の工程において、加速電圧のみを
制御すれば良いので、この界面における不純物濃度の膜
の厚さ方向の制御がより精密に出来るようになった。
Further, the accelerating voltage is increased, and the p-type impurity element is implanted into the second microcrystalline silicon film and the region of the substantially intrinsic amorphous silicon film which is in contact with the second microcrystalline silicon film. You may. In the technical field of solar cells, p /
By continuously changing the p-type impurity concentration at the i interface,
A method for improving the bonding property at the interface is a conventionally known technique. In the prior art, in the film forming process, it was necessary to precisely control the gas containing a small amount of p-type impurity element by using a computer or the like, but according to the present embodiment, in the process of the plasma doping method. Since only the accelerating voltage has to be controlled, the impurity concentration at this interface can be controlled more precisely in the film thickness direction.

【0044】注入されたB元素はこのままではp型不純
物元素として作用しないので、加熱処理による活性化の
工程が必要となる。加熱処理の工程は、大気雰囲気中、
窒素雰囲気中、または、水素雰囲気中で行えば良く、温
度は150〜450℃の範囲で可能であり、好ましくは
200〜400℃の範囲で行うと良い。ここでは、クリ
ーンオーブンを使用して、大気雰囲気中で200℃で2
時間の加熱処理を行った。(図1(d))
Since the implanted B element does not act as a p-type impurity element as it is, an activation process by heat treatment is required. The heat treatment process is performed in the atmosphere,
It may be carried out in a nitrogen atmosphere or a hydrogen atmosphere, and the temperature may be in the range of 150 to 450 ° C, preferably 200 to 400 ° C. Here, using a clean oven, at 2
Heat treatment was performed for an hour. (Fig. 1 (d))

【0045】微結晶シリコン膜の加熱処理による導電率
の変化は、実験であらかじめ確認されていた。その結果
を図3に示す。SiH4ガスとH2 ガスとから作製され
た微結晶シリコン膜の導電率は初期値で約5×10-4S
/cmであるが、本実施例の結果では、p型不純物を注
入して加熱処理を加えると導電率を5×10-3S/cm
から5×101S/cmの範囲で高めることができた。
The change in conductivity due to the heat treatment of the microcrystalline silicon film was confirmed in advance by experiments. The result is shown in FIG. The electric conductivity of a microcrystalline silicon film produced from SiH 4 gas and H 2 gas is about 5 × 10 −4 S as an initial value.
/ Cm, the result of this example shows that the conductivity is 5 × 10 −3 S / cm when p-type impurities are injected and heat treatment is applied.
To 5 × 10 1 S / cm.

【0046】図3のデータは、量が1×1014/cm2
のとした時の結果で、導電率は、150℃の加熱処理で
1.2×10-2S/cmまで増加し、200℃の加熱処
理で1.5×10-1S/cmまで増加させることができ
た。さらに、不純物元素を何ら注入しない微結晶シリコ
ン膜に対して同様な加熱処理を加えると、導電率は、5
×10-3S/cmから5×10-2S/cmの範囲で増加
することが確認された。不純物元素を何ら注入しない微
結晶シリコン膜はn型の導電性を有していることが確認
された。
The data in FIG. 3 shows that the amount is 1 × 10 14 / cm 2.
As a result, the conductivity increased to 1.2 × 10 -2 S / cm by heat treatment at 150 ° C, and increased to 1.5 × 10 -1 S / cm at heat treatment at 200 ° C. I was able to do it. Further, when a similar heat treatment is applied to the microcrystalline silicon film into which no impurity element is injected, the conductivity becomes 5
It was confirmed that the increase was in the range of × 10 −3 S / cm to 5 × 10 −2 S / cm. It was confirmed that the microcrystalline silicon film into which no impurity element was injected had n-type conductivity.

【0047】以上の工程により、第1のn型微結晶シリ
コン膜と、実質的に真性な非晶質シリコン膜と、第2の
p型の微結晶シリコン膜とから成る光電変換層を形成す
ることが出来た。
Through the above steps, the photoelectric conversion layer including the first n-type microcrystalline silicon film, the substantially intrinsic amorphous silicon film, and the second p-type microcrystalline silicon film is formed. I was able to do it.

【0048】さらに、同一基板面内で光電変換層と電極
とをそれぞれ分割し、直列に接続する集積化加工の工程
を行った。集積化加工は公知技術により実施されるもの
であり、レーザースクライブ法で光電変換層と電極とに
開孔を形成する工程と、スクリーン印刷法で絶縁性樹脂
を形成する工程とから成っている。集積化加工の設計に
関する事項は公知例に従うものであり、ここでは詳細に
記述しない。
Further, a step of integration processing was carried out in which the photoelectric conversion layer and the electrode were divided on the same substrate surface and connected in series. The integration process is performed by a known technique, and includes a step of forming holes in the photoelectric conversion layer and the electrodes by a laser scribing method and a step of forming an insulating resin by a screen printing method. The matters relating to the design of the integrated processing are in accordance with known examples and will not be described in detail here.

【0049】第1の開孔107a、107bは、光電変
換層と第1の電極とに形成される絶縁分離用の開孔であ
り、この開孔は同一基板面内上に複数個のユニットセル
を形成する為のものである。第2の開孔108a、10
8bは第1の開孔107a、107bにそれぞれ隣接し
て設けられ、隣り合う第1の電極と第2の電極とを接続
するための開孔である。上記開孔の形成は、レーザース
クライブ法により行った。(図1(e))
The first openings 107a and 107b are openings for insulation separation formed in the photoelectric conversion layer and the first electrode, and the openings are a plurality of unit cells on the same substrate surface. Is for forming. Second openings 108a, 10
Reference numeral 8b is an opening provided adjacent to each of the first openings 107a and 107b for connecting the adjacent first electrode and second electrode. The formation of the openings was performed by a laser scribing method. (Fig. 1 (e))

【0050】第1の開孔と第2の開孔を形成した後に、
スクリーン印刷法で絶縁性樹脂を印刷した。絶縁性樹脂
は、第1の絶縁性樹脂領域109a、109bと第2の
絶縁性樹脂領域111a、111bとが形成された。第
1の絶縁性樹脂領域109a、109bは、第1の開孔
107a、107b上と該開孔を充填する形で形成さ
れ、第2の絶縁性樹脂領域111a、111bは第2の
開孔108a、108bに隣接して設けられる。絶縁性
樹脂は市販のものを使用すれば良いが、アクリル系また
はウレタン系のものであり、200℃程度で焼成できる
ことが望ましい。絶縁性樹脂の厚さに関しては特に限定
される範囲はないが、ここでは20μmの厚さに形成し
た。(図1(f))
After forming the first opening and the second opening,
The insulating resin was printed by the screen printing method. As the insulating resin, the first insulating resin regions 109a and 109b and the second insulating resin regions 111a and 111b were formed. The first insulating resin regions 109a and 109b are formed on the first openings 107a and 107b and in a form of filling the openings, and the second insulating resin regions 111a and 111b are formed in the second openings 108a. , 108b adjacent to each other. As the insulating resin, a commercially available one may be used, but an acrylic resin or a urethane resin is preferable, and it is desirable that the insulating resin can be baked at about 200 ° C. Although there is no particular limitation on the thickness of the insulating resin, it is formed here to a thickness of 20 μm. (Fig. 1 (f))

【0051】第2の電極106は、前記第2の微結晶シ
リコン膜105bと第1の絶縁性樹脂領域109a、1
09bと第2の絶縁性樹脂領域111a、111bとを
覆って形成した。第2の電極106は透明電極であり、
真空蒸着法やスパッタ法に代表される公知の方法を用い
れば良い。具体的には、SnO2、ZnO、ITO膜等
を用いれば良く、ここではITO膜をスパッタ法で70
nmの厚さに形成した。(図1(g))
The second electrode 106 is composed of the second microcrystalline silicon film 105b and the first insulating resin regions 109a and 1a.
09b and the second insulating resin regions 111a and 111b. The second electrode 106 is a transparent electrode,
A known method represented by a vacuum vapor deposition method or a sputtering method may be used. Specifically, SnO 2 , ZnO, an ITO film or the like may be used. Here, the ITO film is formed by a sputtering method.
It was formed to a thickness of nm. (Fig. 1 (g))

【0052】第2の電極106をそれぞれのユニットセ
ルに対して分割する第3の開孔112a、112bは、
第2の開孔に隣接して、第2の絶縁性樹脂領域上にレー
ザースクライブ法で形成した。(図1(h))
The third openings 112a and 112b for dividing the second electrode 106 into the respective unit cells are
It was formed by laser scribing on the second insulating resin region adjacent to the second opening. (Fig. 1 (h))

【0053】第2の電極106は、比較的抵抗率が高い
ので、補助電極113を形成するとさらに望ましい構成
となる。補助電極113a、113bは、第2の電極1
06に密接して設けられ、第2の開孔108a、108
bを覆う形で形成される。補助電極は導電性の高い金属
材料で形成され、ここでは銀(Ag)を櫛形状にスクリ
ーン印刷法で形成した。(図1(h))
Since the second electrode 106 has a relatively high resistivity, the auxiliary electrode 113 has a more desirable structure. The auxiliary electrodes 113a and 113b are the second electrodes 1
06, and the second openings 108a, 108
It is formed so as to cover b. The auxiliary electrode is formed of a highly conductive metal material, and here, silver (Ag) was formed in a comb shape by a screen printing method. (Fig. 1 (h))

【0054】以上の工程で、複数個のユニットセル11
0a、110b、110cを直列接続した太陽電池を作
製することができた。本実施例で示した太陽電池の作製
方法は、第1の電極を形成する工程、第1の微結晶シリ
コン膜を形成する工程、実質的に真性な非晶質シリコン
膜を形成する工程、第2の微結晶シリコン膜を形成する
工程、第2の微結晶シリコン膜にP型決定不純物元素を
注入する工程、第1及び第2の微結晶シリコン膜と実質
的に真性な非晶質シリコン膜に加熱処理を加える工程、
第2の電極を形成する工程から成り、第1または第2の
電極を公知の方法でパターニングして、基板の表面上の
所定の位置に配列させる工程を加えれば、太陽電池の直
列接続構造や、イメージセンサや、フォトセンサの作製
に適用できる。
Through the above steps, a plurality of unit cells 11
A solar cell in which 0a, 110b, and 110c were connected in series could be manufactured. The method for manufacturing a solar cell described in this embodiment includes a step of forming a first electrode, a step of forming a first microcrystalline silicon film, a step of forming a substantially intrinsic amorphous silicon film, Second step of forming a microcrystalline silicon film, step of injecting a P-type determining impurity element into the second microcrystalline silicon film, amorphous silicon film substantially intrinsic to the first and second microcrystalline silicon films A step of applying heat treatment to
If a step of patterning the first or second electrode by a known method and arranging the second electrode at a predetermined position on the surface of the substrate is added, a series connection structure of solar cells or It can be applied to the production of image sensors and photosensors.

【0055】〔実施例2〕本発明による実施形態の一例
を、図4で示した太陽電池の工程に従って説明する。本
実施例では基板401に有機樹脂フィルム基板を用い
た。本実施例の太陽電池を作製するために望ましい有機
樹脂フィルム材料には、ポリエチレンテレフタレート、
ポリエチレンナフタレート、ポリエーテルサルフォン、
ポリイミド、アラミドがあるが、ここでは厚さ100μ
mのポリエチレンナフタレート(PEN)を用いた。
Example 2 An example of an embodiment according to the present invention will be described according to the steps of the solar cell shown in FIG. In this embodiment, an organic resin film substrate is used as the substrate 401. Desirable organic resin film material for producing the solar cell of the present embodiment, polyethylene terephthalate,
Polyethylene naphthalate, polyether sulfone,
There are polyimide and aramid, but here the thickness is 100μ.
m polyethylene naphthalate (PEN) was used.

【0056】この基板401の表面に第1の電極を形成
した。第1の電極402は真空蒸着法やスパッタ法に代
表される公知の方法を用いて形成した。第1の電極40
2に用いる材料は、Al、Ag、Ti、Cr、Ni、P
t、から選ばれた光反射性の金属電極で形成すれば良
い。必要な膜厚としては、100nm〜300nm程度
あれば十分であるが、この範囲以外の厚さであっても、
本発明の構成要素に何ら関係するものではない。ここで
は、Alをスパッタ法で150nmの厚さに形成し、さ
らにそのAlの表面にTiをスパッタ法で20nmの厚
さに成膜したものを第1の電極とした。(図4(a))
A first electrode was formed on the surface of the substrate 401. The first electrode 402 was formed by a known method typified by a vacuum evaporation method or a sputtering method. First electrode 40
Materials used for 2 are Al, Ag, Ti, Cr, Ni, P
It may be formed of a light-reflective metal electrode selected from t. About 100 nm to 300 nm is sufficient as the necessary film thickness, but even if the thickness is out of this range,
It has nothing to do with the components of the present invention. Here, a first electrode was formed by forming Al to a thickness of 150 nm by a sputtering method and further forming a Ti film on the surface of the Al by a sputtering method to a thickness of 20 nm. (Fig. 4 (a))

【0057】次いで、第1の電極402に密接させて、
光電変換層を形成した。光電変換層は、第1の電極側か
ら、第1の微結晶シリコン膜403、実質的に真性な非
晶質シリコン膜404、第2の微結晶シリコン膜405
aの順番にプラズマCVD法で作製した。第1及び第2
の微結晶シリコン膜は、SiH4とH2とから、p型また
はn型の導電型決定不純物元素を添加せずに成膜した。
(図4(b))
Then, it is brought into close contact with the first electrode 402,
The photoelectric conversion layer was formed. From the first electrode side, the photoelectric conversion layer includes a first microcrystalline silicon film 403, a substantially intrinsic amorphous silicon film 404, and a second microcrystalline silicon film 405.
It was manufactured by the plasma CVD method in the order of a. First and second
The microcrystalline silicon film of was formed from SiH 4 and H 2 without adding a p-type or n-type conductivity determining impurity element.
(Fig. 4 (b))

【0058】図2は本実施例で使用した枚葉式のプラズ
マCVD装置の概念図である。プラズマCVD装置は従
来技術による構成のもので良く、基板のトランスファー
室201を中心に、基板の搬出搬入室202と複数の反
応室203a、203b、203cがあり、各反応室に
はプラズマ発生手段204が設けられている。また、図
示はしてないが、各反応室には反応室を減圧下に保つ排
気手段と、基板を保持し加熱する手段と、が設けられて
いる。
FIG. 2 is a conceptual view of the single wafer type plasma CVD apparatus used in this embodiment. The plasma CVD apparatus may have a configuration according to a conventional technique, and includes a substrate transfer chamber 201, a substrate loading / unloading chamber 202, and a plurality of reaction chambers 203a, 203b, and 203c, each of which has a plasma generating means 204. Is provided. Although not shown, each reaction chamber is provided with an evacuation unit for keeping the reaction chamber under reduced pressure and a unit for holding and heating the substrate.

【0059】本実施例によれば、第1及び第2の微結晶
シリコン層と、実質的に真性な非晶質シリコン層とは、
SiH4ガスとH2ガスの2種類を供給すれば良いので、
同一の反応室内で、同一の放電手段を用いて作製するこ
とが出来た。従って、図2で示した従来の構成の枚葉式
のプラズマCVD装置を使用した場合、複数の反応室の
それぞれで同じ成膜を実施することも出来た。
According to this embodiment, the first and second microcrystalline silicon layers and the substantially intrinsic amorphous silicon layer are:
Since it is sufficient to supply two kinds of SiH 4 gas and H 2 gas,
It was possible to fabricate using the same discharge means in the same reaction chamber. Therefore, when the conventional single-wafer plasma CVD apparatus shown in FIG. 2 is used, the same film formation can be performed in each of the plurality of reaction chambers.

【0060】また、本実施例では用いなかったが、従来
技術の、基板の搬出搬入室と、一つまたは複数個の反応
室を直列に接続した構成の、インライン式のプラズマC
VD装置を用いても良い。
Although not used in this embodiment, an in-line type plasma C having a structure in which a substrate loading / unloading chamber and one or a plurality of reaction chambers are connected in series is used.
A VD device may be used.

【0061】この工程で、p型またはn型の導電型決定
不純物元素を添加せずに形成する第1の微結晶シリコン
膜403と、第2の微結晶シリコン膜405aは同一条
件で成膜した。具体的には、SiH4流量2sccm、
2流量200sccmとして、圧力を133Paに保
ち、120mW/cm2のRF(13.56MHz)電
力を投入して成膜を行った。この時基板温度は160℃
に保った。
In this step, the first microcrystalline silicon film 403 and the second microcrystalline silicon film 405a which are formed without adding the p-type or n-type conductivity determining impurity element are formed under the same conditions. . Specifically, the SiH 4 flow rate is 2 sccm,
Film formation was carried out by maintaining the pressure at 133 Pa with an H 2 flow rate of 200 sccm and applying an RF (13.56 MHz) RF power of 120 mW / cm 2 . At this time, the substrate temperature is 160 ° C
Kept at.

【0062】また、成膜に先だって、反応室内の真空度
が5×10-6Torr以下になるまで十分真空排気し
た。微結晶シリコン膜の成膜条件に関しては、基本的に
は公知の技術であり、上記成膜条件のみに限定を受ける
ものではない。適用可能な成膜条件の範囲としては、S
iH4:H2=1:30〜100、圧力5〜266Pa、
RF電力密度10〜250mW/cm2、基板温度80
〜300℃である。堆積膜厚は第1の微結晶シリコン膜
403は10〜80nm、第2の微結晶シリコン膜40
5aは5〜50nmの範囲で成膜すれば良く、本実施例
では、第1の微結晶シリコン膜403を30nmとし、
第2の微結晶シリコン膜405aを25nmとした。
Prior to the film formation, the chamber was sufficiently evacuated until the degree of vacuum in the reaction chamber became 5 × 10 -6 Torr or less. The film forming conditions for the microcrystalline silicon film are basically known techniques, and are not limited to the above film forming conditions. The applicable film forming condition range is S
iH 4: H 2 = 1: 30~100, pressure 5~266Pa,
RF power density 10 to 250 mW / cm 2 , substrate temperature 80
~ 300 ° C. The deposited film thickness of the first microcrystalline silicon film 403 is 10 to 80 nm, and that of the second microcrystalline silicon film 40.
5a may be formed in the range of 5 to 50 nm. In this embodiment, the first microcrystalline silicon film 403 is 30 nm,
The second microcrystalline silicon film 405a has a thickness of 25 nm.

【0063】実質的に真性な非晶質シリコン膜404
は、SiH4流量40sccm、H2流量360sccm
として、圧力を133Paに保ち、48mW/cm2
RF(13.56MHz)電力を投入して成膜を行っ
た。この時基板温度は160℃に保った。非晶質シリコ
ン膜の成膜条件に関しては、基本的には公知の技術であ
り、上記成膜条件のみに限定を受けるものではない。適
用可能な成膜条件の範囲としては、SiH4ガスに対す
るH2ガスの割合は0%から95%の範囲で選択すれば
良く、圧力5〜266Pa、RF電力密度5〜100m
W/cm2、基板温度80〜350℃である。堆積膜厚
は100〜2000nmの範囲にすることが望ましく、
本実施例では、1000nmの厚さで成膜した。
A substantially intrinsic amorphous silicon film 404
Is a SiH 4 flow rate of 40 sccm and a H 2 flow rate of 360 sccm
As the pressure, the pressure was maintained at 133 Pa, and RF (13.56 MHz) power of 48 mW / cm 2 was applied to form a film. At this time, the substrate temperature was kept at 160 ° C. The film forming conditions for the amorphous silicon film are basically known techniques and are not limited to the above film forming conditions. As a range of applicable film forming conditions, the ratio of H 2 gas to SiH 4 gas may be selected in the range of 0% to 95%, the pressure is 5 to 266 Pa, and the RF power density is 5 to 100 m.
W / cm 2 and substrate temperature 80 to 350 ° C. The deposited film thickness is preferably in the range of 100 to 2000 nm,
In this embodiment, the film is formed to a thickness of 1000 nm.

【0064】また、実質的に真性な非晶質シリコン膜の
代わりに、成膜時においてSiH4ガスに加えて、炭素
(C)、ゲルマニューム(Ge)、スズ(Sn)の水素
化物、フッ化物、塩化物からなるガスを導入して、非晶
質シリコンカーバイト膜、非晶質シリコンゲルマニュー
ム膜、非晶質シリコンスズ膜を形成することも可能であ
る。
Further, instead of the substantially intrinsic amorphous silicon film, in addition to SiH 4 gas at the time of film formation, carbon (C), germanium (Ge), hydride of tin (Sn), fluoride It is also possible to introduce a gas containing chloride to form an amorphous silicon carbide film, an amorphous silicon germanium film, or an amorphous silicon tin film.

【0065】以上の工程の後に、同一基板面内で光電変
換層と電極とをそれぞれ分割し、直列に接続する集積化
加工の工程を行った。集積化加工は公知技術により実施
されるもので、レーザースクライブ法で光電変換層と電
極とに開孔を形成する工程と、スクリーン印刷法で絶縁
性樹脂を形成する工程とから成っている。集積化加工の
設計に関する事項は公知例に従うものであり、ここでは
詳細に記述しない。
After the above steps, an integration processing step was performed in which the photoelectric conversion layer and the electrodes were each divided within the same substrate surface and connected in series. The integration process is performed by a known technique, and includes a step of forming holes in the photoelectric conversion layer and the electrodes by a laser scribing method and a step of forming an insulating resin by a screen printing method. The matters relating to the design of the integrated processing are in accordance with known examples and will not be described in detail here.

【0066】第1の開孔407a、407bは、光電変
換層と第1の電極とに形成される絶縁分離用の開孔であ
り、この開孔は同一基板面内上に複数個のユニットセル
を形成する為のものである。第2の開孔408a、40
8bは第1の開孔407a、407bにそれぞれ隣接し
て設けられ、隣り合う第1の電極と第2の電極とを接続
するための開孔である。上記開孔の形成は、レーザース
クライブ法により行った。(図4(c))
The first openings 407a and 407b are openings for insulation separation formed in the photoelectric conversion layer and the first electrode, and the openings are a plurality of unit cells on the same substrate surface. Is for forming. Second openings 408a, 40
Reference numeral 8b is an opening that is provided adjacent to each of the first openings 407a and 407b and that connects the adjacent first electrode and second electrode. The formation of the openings was performed by a laser scribing method. (Fig. 4 (c))

【0067】第1の開孔と第2の開孔を形成した後に、
スクリーン印刷法で絶縁性樹脂を印刷した。絶縁性樹脂
は第1の絶縁性樹脂領域409a、409bと第2の絶
縁性樹脂領域411a、411bとが形成された。第1
の絶縁性樹脂領域409a、409bは、第1の開孔4
07a、407b上と該開孔を充填する形で形成され、
第2の絶縁性樹脂領域411a、411bは第2の開孔
408a、408bに隣接して設けられる。絶縁性樹脂
は市販のものを使用すれば良いが、アクリル系またはウ
レタン系のものであり、200℃程度で焼成できること
が望ましい。絶縁性樹脂の厚さに関しては特に限定され
る範囲はないが、ここでは20μmの厚さに形成した。
(図4(d))
After forming the first opening and the second opening,
The insulating resin was printed by the screen printing method. The insulating resin has first insulating resin regions 409a and 409b and second insulating resin regions 411a and 411b. First
Of the insulating resin regions 409a and 409b of the first opening 4
07a and 407b and formed to fill the opening,
The second insulating resin regions 411a and 411b are provided adjacent to the second openings 408a and 408b. As the insulating resin, a commercially available one may be used, but an acrylic resin or a urethane resin is preferable, and it is desirable that the insulating resin can be baked at about 200 ° C. Although there is no particular limitation on the thickness of the insulating resin, it is formed here to a thickness of 20 μm.
(Fig. 4 (d))

【0068】第2の電極406は、前記第2の微結晶シ
リコン膜405bと第1の絶縁性樹脂領域409a、4
09bと第2の絶縁性樹脂領域411a、411bとを
覆って形成した。第2の電極406は透明電極であり、
真空蒸着法やスパッタ法に代表される公知の方法を用い
れば良い。具体的には、SnO2 、ZnO、ITO膜等
を用いれば良く、ここではITO膜をスパッタ法で70
nmの厚さに形成した。(図4(e))
The second electrode 406 is composed of the second microcrystalline silicon film 405b and the first insulating resin regions 409a, 4 and 4.
09b and the second insulating resin regions 411a and 411b. The second electrode 406 is a transparent electrode,
A known method represented by a vacuum vapor deposition method or a sputtering method may be used. Specifically, SnO 2 , ZnO, an ITO film or the like may be used. Here, the ITO film is formed by a sputtering method.
It was formed to a thickness of nm. (Fig. 4 (e))

【0069】第2の電極406をそれぞれのユニットセ
ルに対して分割する第3の開孔412a、412bは、
第2の開孔に隣接して、第2の絶縁性樹脂領域上にレー
ザースクライブ法で形成した。(図4(f))
The third openings 412a and 412b for dividing the second electrode 406 into the respective unit cells are
It was formed by laser scribing on the second insulating resin region adjacent to the second opening. (Fig. 4 (f))

【0070】第2の電極406は、比較的抵抗率が高い
ので、補助電極413を形成するとさらに望ましい構成
となる。補助電極413a、413bは、第2の電極4
06に密接して設けられ、第2の開孔408a、408
bを覆う形で形成される。補助電極は導電性の高い金属
材料で形成され、ここでは銀(Ag)を櫛形状にスクリ
ーン印刷法で形成した。(図4(f))
Since the second electrode 406 has a relatively high resistivity, it is more desirable to form the auxiliary electrode 413. The auxiliary electrodes 413a and 413b are the second electrodes 4
06, and the second openings 408a, 408
It is formed so as to cover b. The auxiliary electrode is formed of a highly conductive metal material, and here, silver (Ag) was formed in a comb shape by a screen printing method. (Fig. 4 (f))

【0071】以上の工程の後に、前記第2の電極の表面
から、イオンドープ法で、第2の微結晶シリコン膜40
5aに、p型の導電型決定不純物を導入し、p型微結晶
シリコン膜405bを形成する工程を行った。微結晶シ
リコン膜に対して、p型に価電子制御可能な不純物は、
ボロン(B)、アルミニウム(Al)、ガリウム(G
a)、インジウム(In)等の周期律表第IIIb族の元素
を加えれば良い。プラズマドープ法は、前記不純物元素
の水素化物、塩化物、フッ化物等の気体をプラズマ化
し、生成された前記不純物元素をイオン化し、基板に対
して加速する方向に電界を印加して、基板に注入する方
法である。
After the above steps, the second microcrystalline silicon film 40 is formed on the surface of the second electrode by ion doping.
A step of introducing a p-type conductivity determining impurity into 5a to form a p-type microcrystalline silicon film 405b was performed. Impurities capable of controlling p-type valence electrons in the microcrystalline silicon film are
Boron (B), Aluminum (Al), Gallium (G
Elements of Group IIIb of the periodic table such as a) and indium (In) may be added. The plasma doping method is a method in which a gas such as a hydride, a chloride, or a fluoride of the impurity element is plasmatized, the generated impurity element is ionized, and an electric field is applied to the substrate in a direction of accelerating the substrate, It is a method of injecting.

【0072】本実施例では、B26ガスを用いた。ドー
ズ量は2.0×1013〜5.0×1015/cm2の範囲で
行えば良く、ここでは1.0×1014/cm2とした。
(図4(g))
In this example, B 2 H 6 gas was used. The dose amount may be in the range of 2.0 × 10 13 to 5.0 × 10 15 / cm 2 , and here it is set to 1.0 × 10 14 / cm 2 .
(Fig. 4 (g))

【0073】プラズマドープ法では、加速電圧によっ
て、注入元素に深さ方向の濃度分布を持ち、この値を適
切に調整することが必要となる。太陽電池の場合、p型
層の厚さによりその最適な条件は異なるが、加速電圧は
5〜25keVの範囲で設定した。本実施例では15k
eVとした。ドーズ量1.0×1014/cm2、加速電圧
10keVの条件でBを注入したとき、膜中に注入され
たBの濃度は、2次イオン質量分析法により調べられ、
ピーク位置の濃度で5×1019/cm3の濃度が得られ
た。
In the plasma doping method, the implantation element has a concentration distribution in the depth direction depending on the acceleration voltage, and it is necessary to properly adjust this value. In the case of a solar cell, the optimum conditions differ depending on the thickness of the p-type layer, but the acceleration voltage is set within the range of 5 to 25 keV. 15k in this embodiment
It was set to eV. When B was implanted under the conditions of a dose amount of 1.0 × 10 14 / cm 2 and an acceleration voltage of 10 keV, the concentration of B implanted in the film was examined by secondary ion mass spectrometry.
A concentration of 5 × 10 19 / cm 3 was obtained at the peak position.

【0074】また、加速電圧を高め、第2の微結晶シリ
コン膜と、第2の微結晶シリコン膜に接する実質的に真
性な非晶質シリコン膜の領域と、に前記p型不純物元素
を注入しても良い。太陽電池の技術分野において、p/
i界面におけるp型不純物濃度を連続的に変化させて、
その界面の接合特性を改善する方法は従来から知られた
技術である。従来技術では、成膜工程において、微量の
p型不純物元素を含むガスを、コンピュータ等を使用し
て、精密に制御する必要があったが、本実施例によれ
ば、プラズマドープ法の工程において、加速電圧のみを
制御すれば良いので、この界面における不純物濃度の膜
の厚さ方向の制御がより精密に出来るようになった。
Further, the acceleration voltage is increased, and the p-type impurity element is implanted into the second microcrystalline silicon film and the substantially intrinsic amorphous silicon film region in contact with the second microcrystalline silicon film. You may. In the technical field of solar cells, p /
By continuously changing the p-type impurity concentration at the i interface,
A method for improving the bonding property at the interface is a conventionally known technique. In the prior art, in the film forming process, it was necessary to precisely control the gas containing a small amount of p-type impurity element by using a computer or the like, but according to the present embodiment, in the process of the plasma doping method. Since only the accelerating voltage has to be controlled, the impurity concentration at this interface can be controlled more precisely in the film thickness direction.

【0075】注入されたB元素はこのままではp型不純
物元素として作用しないので、加熱処理による活性化の
工程が必要となる。加熱処理の工程は、大気雰囲気中、
窒素雰囲気中、または、水素雰囲気中で行えば良く、温
度は150〜450℃の範囲で可能であり、好ましくは
200〜400℃の範囲で行うと良い。ここでは、クリ
ーンオーブンを用い、大気雰囲気中で200℃で2時間
の加熱処理を行った。(図4(h))
Since the implanted B element does not act as a p-type impurity element as it is, an activation process by heat treatment is required. The heat treatment process is performed in the atmosphere,
It may be carried out in a nitrogen atmosphere or a hydrogen atmosphere, and the temperature may be in the range of 150 to 450 ° C, preferably 200 to 400 ° C. Here, heat treatment was performed for 2 hours at 200 ° C. in an air atmosphere using a clean oven. (Fig. 4 (h))

【0076】微結晶シリコン膜の加熱処理による導電率
の変化は、実験であらかじめ確認されていた。その結果
を図3に示す。SiH4ガスとH2 ガスとから作製され
た微結晶シリコン膜の導電率は初期値で約5×10-4
/cmであるが、本実施例の結果では、p型不純物を注
入して加熱処理を加えると導電率を5×10-3S/cm
から5×101S/cmの範囲で高めることができた。
The change in conductivity due to the heat treatment of the microcrystalline silicon film was confirmed in advance by experiments. The result is shown in FIG. The electric conductivity of a microcrystalline silicon film produced from SiH 4 gas and H 2 gas is about 5 × 10 −4 S as an initial value.
/ Cm, the result of this example shows that the conductivity is 5 × 10 −3 S / cm when p-type impurities are injected and heat treatment is applied.
To 5 × 10 1 S / cm.

【0077】図3のデータは、量が1×1014/cm2
とした時の結果で、導電率は、150℃の加熱処理で
1.2×10-2S/cmまで増加し、200℃の加熱処
理で1.5×10-1S/cmまで増加させることができ
た。さらに、不純物元素を何ら注入しない微結晶シリコ
ン膜に対して同様な加熱処理を加えると、導電率は、5
×10-3S/cmから5×10-2S/cmの範囲で増加
することが確認された。不純物元素を何ら注入しない微
結晶シリコン膜はn型の導電性を有していることが確認
された。
The data in FIG. 3 shows that the amount is 1 × 10 14 / cm 2.
As a result, the conductivity increases to 1.2 × 10 -2 S / cm by heat treatment at 150 ° C. and increases to 1.5 × 10 -1 S / cm by heat treatment at 200 ° C. I was able to. Further, when a similar heat treatment is applied to the microcrystalline silicon film into which no impurity element is injected, the conductivity becomes 5
It was confirmed that the increase was in the range of × 10 −3 S / cm to 5 × 10 −2 S / cm. It was confirmed that the microcrystalline silicon film into which no impurity element was injected had n-type conductivity.

【0078】p型及びn型の導電型決定不純物元素を添
加しないで作製される微結晶シリコン膜は、n型の導電
性を示すので、以上の工程により、第1のn型の微結晶
シリコン膜と、実質的に真性な非晶質シリコン膜と、第
2のp型の微結晶シリコン膜とから成る光電変換層が形
成され、太陽電池を作製することができた。
Since the microcrystalline silicon film produced without adding the p-type and n-type conductivity type determining impurity elements exhibits n-type conductivity, the first n-type microcrystalline silicon is obtained by the above steps. A photoelectric conversion layer including the film, the substantially intrinsic amorphous silicon film, and the second p-type microcrystalline silicon film was formed, and a solar cell could be manufactured.

【0079】以上の工程で、複数個のユニットセル41
0a、410b、410cを直列接続した太陽電池を作
製することができた。本実施例で示した太陽電池の作製
方法は、第1の電極を形成する工程、第1の微結晶シリ
コン膜を形成する工程、実質的に真性な非晶質シリコン
膜を形成する工程、第2の微結晶シリコン膜を形成する
工程、第2の微結晶シリコン膜にP型決定不純物元素を
注入する工程、第1及び第2の微結晶シリコン膜と実質
的に真性な非晶質シリコン膜に加熱処理を加える工程、
第2の電極を形成する工程から成り、第1または第2の
電極を公知の方法でパターニングして、基板の表面上の
所定の位置に配列させる工程を加えれば、太陽電池の直
列接続構造や、イメージセンサや、フォトセンサの作製
に適用できる。
Through the above steps, a plurality of unit cells 41
A solar cell in which 0a, 410b, 410c were connected in series could be manufactured. The method for manufacturing a solar cell described in this embodiment includes a step of forming a first electrode, a step of forming a first microcrystalline silicon film, a step of forming a substantially intrinsic amorphous silicon film, Second step of forming a microcrystalline silicon film, step of injecting a P-type determining impurity element into the second microcrystalline silicon film, amorphous silicon film substantially intrinsic to the first and second microcrystalline silicon films A step of applying heat treatment to
If a step of patterning the first or second electrode by a known method and arranging the second electrode at a predetermined position on the surface of the substrate is added, a series connection structure of solar cells or It can be applied to the production of image sensors and photosensors.

【0080】〔実施例3〕本発明による実施形態の他の
一例を、図4で示した太陽電池の工程に従って説明す
る。基板401は有機樹脂材料であり、ここでは厚さ8
0μmのポリエチレンナフタレート(PEN)基板を用
いた。その他にも、ポリエチレンテレフタレート、ポリ
エーテルサルフォン、ポリイミド、アラミド等の材料を
適用することが出来る。
Example 3 Another example of the embodiment according to the present invention will be described according to the steps of the solar cell shown in FIG. The substrate 401 is an organic resin material, and has a thickness of 8 here.
A 0 μm polyethylene naphthalate (PEN) substrate was used. In addition, materials such as polyethylene terephthalate, polyether sulfone, polyimide, and aramid can be applied.

【0081】この基板401の表面に第1の電極を形成
する。第1の電極402は真空蒸着法やスパッタ法に代
表される公知の方法を用いて形成した。第1の電極40
2に用いる材料は、Al、Ag、Ti、Cr、Ni、P
t、から選ばれた光反射性の金属電極で形成すれば良
い。必要な膜厚としては、100nm〜300nm程度
あれば十分であるが、この範囲以外の厚さであっても、
本発明の構成要素に何ら関係するものではない。ここで
は、Tiをスパッタ法で200nmの厚さに形成した。
(図4(a))
A first electrode is formed on the surface of the substrate 401. The first electrode 402 was formed by a known method typified by a vacuum evaporation method or a sputtering method. First electrode 40
Materials used for 2 are Al, Ag, Ti, Cr, Ni, P
It may be formed of a light-reflective metal electrode selected from t. About 100 nm to 300 nm is sufficient as the necessary film thickness, but even if the thickness is out of this range,
It has nothing to do with the components of the present invention. Here, Ti is formed to a thickness of 200 nm by a sputtering method.
(Fig. 4 (a))

【0082】次いで、第1の電極402の表面に、光電
変換層となる微結晶シリコン層及び非晶質シリコン層を
成膜する工程を行った。p型またはn型の導電型決定不
純物元素を添加せずに第1の微結晶シリコン膜403
と、実質的に真性な非晶質シリコン膜404と、p型ま
たはn型の導電型決定不純物元素を添加せずに第2の微
結晶シリコン膜405aを、プラズマCVD法で形成し
た。(図4(b))
Then, a step of forming a microcrystalline silicon layer and an amorphous silicon layer to be a photoelectric conversion layer on the surface of the first electrode 402 was performed. The first microcrystalline silicon film 403 without adding a p-type or n-type conductivity determining impurity element
Then, the substantially intrinsic amorphous silicon film 404 and the second microcrystalline silicon film 405a were formed by a plasma CVD method without adding a p-type or n-type conductivity determining impurity element. (Fig. 4 (b))

【0083】図2は本実施例で使用した枚葉式のプラズ
マCVD装置の概念図である。プラズマCVD装置は従
来技術による構成のもので良く、基板のトランスファー
室201を中心に、基板の搬出搬入室202と複数の反
応室203a、203b、203cがあり、各反応室に
はプラズマ発生手段204が設けられている。また、図
示はしてないが、各反応室には基板加熱手段が設けられ
ており、その他排気手段等の構成は従来の技術に従うも
のである。
FIG. 2 is a conceptual diagram of the single wafer type plasma CVD apparatus used in this embodiment. The plasma CVD apparatus may have a configuration according to a conventional technique, and includes a substrate transfer chamber 201, a substrate loading / unloading chamber 202, and a plurality of reaction chambers 203a, 203b, and 203c, each of which has a plasma generating means 204. Is provided. Although not shown, each reaction chamber is provided with a substrate heating means, and the structure of the exhaust means and the like is in accordance with the conventional technique.

【0084】本実施例によれば、第1及び第2の微結晶
シリコン層と、実質的に真性な非晶質シリコン層とは、
SiH4ガスとH2ガスの2種類を供給すれば良いので、
同一の反応室内で、同一の放電手段を用いて作製するこ
とが出来た。従って、図2で示した従来の構成の枚葉式
のプラズマCVD装置を使用した場合、複数の反応室の
それぞれで同じ成膜を実施することが出来た。
According to this embodiment, the first and second microcrystalline silicon layers and the substantially intrinsic amorphous silicon layer are
Since it is sufficient to supply two kinds of SiH 4 gas and H 2 gas,
It was possible to fabricate using the same discharge means in the same reaction chamber. Therefore, when the conventional single-wafer plasma CVD apparatus shown in FIG. 2 is used, the same film formation can be performed in each of the plurality of reaction chambers.

【0085】また、本実施例では用いなかったが、従来
技術の、基板の搬出搬入室と、一つまたは複数個の反応
室を直列に接続した構成の、インライン式のプラズマC
VD装置を用いても良い。
Although not used in this embodiment, an in-line type plasma C having a structure in which a substrate loading / unloading chamber and one or a plurality of reaction chambers are connected in series is used.
A VD device may be used.

【0086】本実施例によれば、第1の微結晶シリコン
膜403と、実質的に真性な非晶質シリコン膜404
と、第2の微結晶シリコン膜405aとは、同じSiH
4ガスとH2ガスとから同一の反応室内で作製することが
できるので、成膜時の条件を適時変更するだけで、連続
成膜が可能となる。具体的には、前記ガスの混合比と放
電電力と反応ガス圧力を調整すれば良い。
According to this embodiment, the first microcrystalline silicon film 403 and the substantially intrinsic amorphous silicon film 404 are used.
And the second microcrystalline silicon film 405a have the same SiH
Since 4 gases and H 2 gas can be produced in the same reaction chamber, continuous film formation can be performed by simply changing the conditions during film formation. Specifically, the mixing ratio of the gases, the discharge power and the reaction gas pressure may be adjusted.

【0087】この工程で、p型またはn型の導電型決定
不純物元素を添加せずに形成する第1の微結晶シリコン
膜403と、第2の微結晶シリコン膜405aは同一条
件で作製した。具体的には、SiH4流量4sccm、
2流量400sccmとして、圧力を133Paに保
ち、120mW/cm2のRF(13.56MHz)電
力を投入して成膜を行った。この時基板温度は160℃
に保った。微結晶シリコン膜の成膜条件に関しては、基
本的には公知の技術であり、上記成膜条件のみに限定を
受けるものではない。適用可能な成膜条件の範囲として
は、SiH4:H2=1:30〜100、圧力5〜266
Pa、RF電力密度10〜250mW/cm2、基板温
度80〜300℃である。
In this step, the first microcrystalline silicon film 403 and the second microcrystalline silicon film 405a which are formed without adding the p-type or n-type conductivity determining impurity element are formed under the same conditions. Specifically, the SiH 4 flow rate is 4 sccm,
Film formation was carried out by keeping the pressure at 133 Pa with an H 2 flow rate of 400 sccm and applying an RF (13.56 MHz) power of 120 mW / cm 2 . At this time, the substrate temperature is 160 ° C
Kept at. The film forming conditions for the microcrystalline silicon film are basically known techniques, and are not limited to the above film forming conditions. Applicable film forming conditions are as follows: SiH 4 : H 2 = 1: 30 to 100, pressure 5 to 266
Pa, RF power density 10 to 250 mW / cm 2 , and substrate temperature 80 to 300 ° C.

【0088】第1の微結晶シリコン膜403の厚さは、
予め求められている堆積速度を基に堆積時間で決めら
れ、ここでは30nmの厚さとなるようにした。そし
て、SiH4ガスとH2ガスの反応ガスの供給とグロー放
電を止めることなしに実質的に真性な非晶質シリコン膜
404の作製を行った。具体的には、SiH4ガス流量
を4sccmから40sccmへ増加させ、H2ガス流
量を400sccmから360sccmへ減少させると
共に、RF電力密度を、120mW/cm2から48m
W/cm2へ変化させた。ここで、ガス流量や、RF電
力密度の時間的な変化量は設計上の課題であるのでここ
では記載しない。この時基板温度は160℃、圧力は1
33Paに保った。
The thickness of the first microcrystalline silicon film 403 is
The deposition time was determined based on the deposition rate obtained in advance, and here, the thickness was set to 30 nm. Then, a substantially intrinsic amorphous silicon film 404 was formed without stopping the supply of the reaction gas of SiH 4 gas and H 2 gas and the glow discharge. Specifically, the SiH 4 gas flow rate was increased from 4 sccm to 40 sccm, the H 2 gas flow rate was decreased from 400 sccm to 360 sccm, and the RF power density was changed from 120 mW / cm 2 to 48 m.
It was changed to W / cm 2 . Here, the gas flow rate and the amount of change over time in the RF power density are design issues, and are not described here. At this time, the substrate temperature is 160 ° C and the pressure is 1
It was kept at 33 Pa.

【0089】非晶質シリコン膜の成膜条件に関しても、
基本的には公知の技術であり、上記成膜条件のみに限定
を受けるものではない。適用可能な成膜条件の範囲とし
ては、SiH4ガスに対するH2ガスの割合は0%から9
5%の範囲で選択すれば良く、圧力5〜266Pa、R
F電力密度5〜100mW/cm2、基板温度80〜3
50℃である。
Regarding the film forming conditions of the amorphous silicon film,
This is basically a known technique and is not limited to the above film forming conditions. As a range of applicable film forming conditions, the ratio of H 2 gas to SiH 4 gas is 0% to 9%.
It may be selected within the range of 5%, pressure 5 to 266 Pa, R
F power density 5 to 100 mW / cm 2 , substrate temperature 80 to 3
It is 50 ° C.

【0090】実質的に真性な非晶質シリコン膜404の
厚さも、堆積速度を基に堆積時間で決められ、ここでは
1000nmの厚さとなるようにした。そして、SiH
4ガスとH2ガスの反応ガスの供給とグロー放電を止める
ことなしに第2の微結晶シリコン膜405aの成膜を連
続的に行った。
The thickness of the substantially intrinsic amorphous silicon film 404 is also determined by the deposition time based on the deposition rate, and is set to 1000 nm here. And SiH
The second microcrystalline silicon film 405a was continuously formed without stopping the supply of the reaction gas of 4 gas and H 2 gas and the glow discharge.

【0091】具体的には、SiH4ガス流量を40sc
cmから4sccmへ減少させ、H2ガス流量を360
sccmから400sccmへ増加させると共に、RF
電力密度を、4mW/cm2から120mW/cm2へ変
化させた。この時基板温度は160℃、圧力は133P
aに保った。第2の微結晶シリコン膜405aを25n
mとなるように設定した。
Specifically, the SiH 4 gas flow rate is 40 sc
cm to 4 sccm and the H 2 gas flow rate is 360
RF from increasing from sccm to 400sccm
The power density was varied from 4 mW / cm 2 to 120 mW / cm 2. At this time, the substrate temperature is 160 ° C and the pressure is 133P.
kept at a. The second microcrystalline silicon film 405a has a thickness of 25n.
It was set to be m.

【0092】また、上記工程において実質的に真性な非
晶質シリコン膜の代わりに、成膜時においてSiH4
スに加えて、炭素(C)、ゲルマニューム(Ge)、ス
ズ(Sn)の水素化物、フッ化物、塩化物からなるガス
を導入して、非晶質シリコンカーバイト膜、非晶質シリ
コンゲルマニューム膜、非晶質シリコンスズ膜を形成す
ることも可能である。
Further, instead of the substantially intrinsic amorphous silicon film in the above process, in addition to SiH 4 gas at the time of film formation, carbon (C), germanium (Ge), tin (Sn) hydride are added. It is also possible to form a non-crystalline silicon carbide film, a non-crystalline silicon germanium film, or a non-crystalline silicon tin film by introducing a gas containing a fluoride, a chloride.

【0093】上記本実施例で示した工程をとることによ
って、微結晶シリコン膜から非晶質シリコン膜へと、非
晶質シリコン膜から微結晶シリコン膜へと、構造が連続
的に変化した接合を形成することができた。
By taking the steps shown in the present embodiment, the junction in which the structure is continuously changed from the microcrystalline silicon film to the amorphous silicon film and from the amorphous silicon film to the microcrystalline silicon film Could be formed.

【0094】以上の工程の後に同一基板面内で光電変換
層と電極とをそれぞれ分割し、直列に接続する集積化加
工の工程を行った。集積化加工は公知技術により実施さ
れるものであり、レーザースクライブ法で光電変換層と
電極とに開孔を形成する工程と、スクリーン印刷法で絶
縁性樹脂を形成する工程とから成っている。集積化加工
の設計に関する事項は公知例に従うものであり、ここで
は詳細に記述しない。
After the above steps, a step of integration processing was performed in which the photoelectric conversion layer and the electrode were divided in the same substrate surface and connected in series. The integration process is performed by a known technique, and includes a step of forming holes in the photoelectric conversion layer and the electrodes by a laser scribing method and a step of forming an insulating resin by a screen printing method. The matters relating to the design of the integrated processing are in accordance with known examples and will not be described in detail here.

【0095】第1の開孔407a、407bは、光電変
換層と第1の電極とに形成される絶縁分離用の開孔であ
り、この開孔により同一基板面内上に複数個の単位セル
が形成される。第2の開孔408a、408bはそれぞ
れ第1の開孔407a、407bに隣接して設けられ、
隣り合う第1の電極と第2の電極とを接続するための開
孔である。以上は、レーザースクライブ法により行っ
た。(図4(c))
The first openings 407a and 407b are openings for insulation separation formed in the photoelectric conversion layer and the first electrode, and a plurality of unit cells are formed on the same substrate surface by the openings. Is formed. The second openings 408a and 408b are provided adjacent to the first openings 407a and 407b, respectively.
It is an opening for connecting the first electrode and the second electrode which are adjacent to each other. The above was performed by the laser scribing method. (Fig. 4 (c))

【0096】第1の開孔と第2の開孔を形成した後に、
スクリーン印刷法で絶縁性樹脂を印刷した。絶縁性樹脂
は、第1の絶縁性樹脂領域409a、409bと第2の
絶縁性樹脂領域411a、411bとが形成された。第
1の絶縁性樹脂領域409a、409bは、第1の開孔
407a、407b上と該開孔を充填する形で形成さ
れ、第2の絶縁性樹脂領域411a、411bは第2の
開孔408a、408bにそれぞれ隣接して設けられ
る。絶縁性樹脂は市販のものを使用すれば良いが、アク
リル系またはウレタン系のものであり、200℃程度で
焼成できることが望ましい。絶縁性樹脂の厚さに関して
は特に限定される範囲はないが、ここでは20μmの厚
さに形成した。(図4(d))
After forming the first opening and the second opening,
The insulating resin was printed by the screen printing method. As the insulating resin, the first insulating resin regions 409a and 409b and the second insulating resin regions 411a and 411b were formed. The first insulating resin regions 409a and 409b are formed on the first openings 407a and 407b and in a form of filling the openings, and the second insulating resin regions 411a and 411b are formed into the second openings 408a. , 408b, respectively. As the insulating resin, a commercially available one may be used, but an acrylic resin or a urethane resin is preferable, and it is desirable that the insulating resin can be baked at about 200 ° C. Although there is no particular limitation on the thickness of the insulating resin, it is formed here to a thickness of 20 μm. (Fig. 4 (d))

【0097】第2の電極106は、前記第2の微結晶シ
リコン膜105bと第1の絶縁性樹脂領域109a、1
09bと第2の絶縁性樹脂領域111a、111bとを
覆って形成した。第2の電極106は透明電極であり、
真空蒸着法やスパッタ法に代表される公知の方法を用い
れば良い。具体的には、SnO2、ZnO、ITO膜等
を用いれば良く、ここではITO膜をスパッタ法で70
nmの厚さに形成した。(図4(e))
The second electrode 106 is composed of the second microcrystalline silicon film 105b and the first insulating resin regions 109a and 1a.
09b and the second insulating resin regions 111a and 111b. The second electrode 106 is a transparent electrode,
A known method represented by a vacuum vapor deposition method or a sputtering method may be used. Specifically, SnO 2 , ZnO, an ITO film or the like may be used. Here, the ITO film is formed by a sputtering method.
It was formed to a thickness of nm. (Fig. 4 (e))

【0098】第2の電極406をそれぞれ単位セルに分
離する第3の開孔411a、411bは、第2の開孔に
隣接して、第2の絶縁性樹脂領域上にレーザースクライ
ブ法で形成した。(図4(f))
Third holes 411a and 411b for separating the second electrode 406 into unit cells are formed adjacent to the second holes on the second insulating resin region by laser scribing. . (Fig. 4 (f))

【0099】第2の電極406は、比較的抵抗率が高い
ので、補助電極413a、413bを形成するとさらに
望ましい構成となる。補助電極は、第2の電極406に
密接して設けられ、第2の開孔408a、408bを覆
う形で形成される。補助電極は導電性の高い金属材料で
形成され、ここでは銀(Ag)を櫛形状にスクリーン印
刷法で形成した。(図4(f))
Since the second electrode 406 has a relatively high resistivity, forming the auxiliary electrodes 413a and 413b provides a more desirable structure. The auxiliary electrode is provided in close contact with the second electrode 406 and is formed so as to cover the second openings 408a and 408b. The auxiliary electrode is formed of a highly conductive metal material, and here, silver (Ag) was formed in a comb shape by a screen printing method. (Fig. 4 (f))

【0100】以上の工程の後に、前記第2の電極の表面
から、イオンドープ法で、第2の微結晶シリコン膜40
5aに、p型の導電型決定不純物を導入し、p型微結晶
シリコン膜405bを形成する工程を行った。微結晶シ
リコン膜に対して、p型に価電子制御可能な不純物は、
ボロン(B)、アルミニウム(Al)、ガリウム(G
a)、インジウム(In)等の周期律表第IIIb族の元素
を加えれば良い。プラズマドープ法は、前記不純物元素
の水素化物、塩化物、フッ化物等の気体をプラズマ化
し、生成された前記不純物元素をイオン化し、基板に対
して加速する方向に電界を印加して、基板に注入する方
法である。本実施例では、B26ガスを用いた。ドーズ
量は2.0×1013〜5.0×1015/cm2の範囲で行
えば良く、ここでは1.0×1014/cm2とした。(図
4(g))
After the above steps, the second microcrystalline silicon film 40 is formed on the surface of the second electrode by ion doping.
A step of introducing a p-type conductivity determining impurity into 5a to form a p-type microcrystalline silicon film 405b was performed. Impurities capable of controlling p-type valence electrons in the microcrystalline silicon film are
Boron (B), Aluminum (Al), Gallium (G
Elements of Group IIIb of the periodic table such as a) and indium (In) may be added. The plasma doping method is a method in which a gas such as a hydride, a chloride, or a fluoride of the impurity element is plasmatized, the generated impurity element is ionized, and an electric field is applied to the substrate in a direction of accelerating the substrate, It is a method of injecting. In this example, B 2 H 6 gas was used. The dose amount may be in the range of 2.0 × 10 13 to 5.0 × 10 15 / cm 2 , and here it is set to 1.0 × 10 14 / cm 2 . (Fig. 4 (g))

【0101】プラズマドープ法では、加速電圧によっ
て、注入元素に深さ方向の濃度分布を持ち、この値を適
切に調整することが必要となる。太陽電池の場合、p型
層の厚さによりその最適な条件は異なるが、加速電圧は
5〜25keVの範囲で設定した。本実施例では10k
eVとした。ドーズ量1.0×1014/cm2、加速電圧
10keVの条件でBを注入したとき、膜中に注入され
たBの濃度は、2次イオン質量分析法により調べられ、
ピーク位置の濃度で5×1019/cm3の濃度が得られ
た。
In the plasma doping method, the implantation element has a concentration distribution in the depth direction depending on the acceleration voltage, and it is necessary to adjust this value appropriately. In the case of a solar cell, the optimum conditions differ depending on the thickness of the p-type layer, but the acceleration voltage is set within the range of 5 to 25 keV. 10k in this embodiment
It was set to eV. When B was implanted under the conditions of a dose amount of 1.0 × 10 14 / cm 2 and an acceleration voltage of 10 keV, the concentration of B implanted in the film was examined by secondary ion mass spectrometry.
A concentration of 5 × 10 19 / cm 3 was obtained at the peak position.

【0102】実験の結果によれば、膜中に注入されるB
の量は、ドーズ量にほぼ比例して変化し、ドーズ量を
1.0×1015/cm2とすれば、5×1020/cm3
濃度が得られた。
According to the result of the experiment, B injected into the film
The amount was changed in proportion to the dose amount, and when the dose amount was 1.0 × 10 15 / cm 2 , a concentration of 5 × 10 20 / cm 3 was obtained.

【0103】また、加速電圧を高め、第2の微結晶シリ
コン膜と、連続的に変化した第2の微結晶シリコン膜に
接する実質的に真性な非晶質シリコン膜の領域とに前記
p型不純物元素を注入しても良い。太陽電池の技術分野
において、p/i界面におけるp型不純物濃度を連続的
に変化させて、その界面の接合性を改善する方法は従来
から知られた技術である。従来技術では、成膜工程で微
量のp型不純物元素を含むガスを、コンピュータ等を使
用して、精密に制御する必要があったが、本実施例によ
れば、プラズマドープ法の工程において、加速電圧のみ
を制御すれば良いので、この界面における不純物濃度の
膜の厚さ方向の制御がよりやりやすくなった。
Further, the accelerating voltage is increased, and the p-type is formed in the second microcrystalline silicon film and the region of the substantially intrinsic amorphous silicon film which is in contact with the continuously changed second microcrystalline silicon film. An impurity element may be injected. In the technical field of solar cells, a method of continuously changing the p-type impurity concentration at the p / i interface to improve the bondability at the interface is a conventionally known technique. In the prior art, it was necessary to precisely control the gas containing a small amount of p-type impurity element in the film forming step by using a computer or the like. However, according to this example, in the plasma doping step, Since only the accelerating voltage needs to be controlled, it becomes easier to control the impurity concentration in this interface in the film thickness direction.

【0104】注入されたB元素はこのままではp型不純
物元素として作用しないので、加熱処理による活性化の
工程が必要となる。加熱処理の工程は、大気雰囲気中、
窒素雰囲気中、または、水素雰囲気中で行えば良く、温
度は150〜450℃の範囲で可能であり、好ましくは
200〜400℃の範囲で行うと良い。ここでは、クリ
ーンオーブンを使用して、大気雰囲気中200℃で2時
間の加熱処理を行った。(図4(h))
Since the implanted B element does not act as a p-type impurity element as it is, a step of activation by heat treatment is required. The heat treatment process is performed in the atmosphere,
It may be carried out in a nitrogen atmosphere or a hydrogen atmosphere, and the temperature may be in the range of 150 to 450 ° C, preferably 200 to 400 ° C. Here, heat treatment was performed for 2 hours at 200 ° C. in an air atmosphere using a clean oven. (Fig. 4 (h))

【0105】微結晶シリコン膜の加熱処理による導電率
の変化は、実験であらかじめ確認されていた。その結果
を図3に示す。SiH4ガスとH2ガスとから作製され
た微結晶シリコン膜の導電率は初期値で約5×10-4
/cmであるが、本実施例の結果では、p型不純物を注
入して加熱処理を加えると導電率を5×10-3S/cm
から5×101S/cmの範囲で高めることができた。
The change in conductivity due to the heat treatment of the microcrystalline silicon film was confirmed in advance by experiments. The result is shown in FIG. The electric conductivity of the microcrystalline silicon film produced from SiH 4 gas and H 2 gas is about 5 × 10 −4 S as an initial value.
/ Cm, the result of this example shows that the conductivity is 5 × 10 −3 S / cm when p-type impurities are injected and heat treatment is applied.
To 5 × 10 1 S / cm.

【0106】図3のデータは、量が1×1014/cm2
のとした時の結果で、導電率は、150℃の加熱処理で
1.2×10-2S/cmまで増加し、200℃の加熱処
理で1.5×10-1S/cmまで増加させることができ
た。さらに、不純物元素を何ら注入しない微結晶シリコ
ン膜に対して同様な加熱処理を加えると、導電率は、5
×10-3S/cmから5×10-2S/cmの範囲で増加
することが確認された。不純物元素を何ら注入しない微
結晶シリコン膜はn型の導電性を有していることが確認
された。
The data in FIG. 3 shows that the amount is 1 × 10 14 / cm 2.
As a result, the conductivity increased to 1.2 × 10 -2 S / cm by heat treatment at 150 ° C, and increased to 1.5 × 10 -1 S / cm at heat treatment at 200 ° C. I was able to do it. Further, when a similar heat treatment is applied to the microcrystalline silicon film into which no impurity element is injected, the conductivity becomes 5
It was confirmed that the increase was in the range of × 10 −3 S / cm to 5 × 10 −2 S / cm. It was confirmed that the microcrystalline silicon film into which no impurity element was injected had n-type conductivity.

【0107】p型及びn型の導電型決定不純物元素を添
加しないで作製される微結晶シリコン膜は、n型の導電
性を示すので、以上の工程により、第1のn型の微結晶
シリコン膜と、実質的に真性な非晶質シリコン膜と、第
2のp型の微結晶シリコン膜とから成る光電変換層が形
成され、太陽電池を作製することができた。
Since the microcrystalline silicon film produced without adding the p-type and n-type conductivity type determining impurity elements exhibits n-type conductivity, the first n-type microcrystalline silicon is subjected to the above steps. A photoelectric conversion layer including the film, the substantially intrinsic amorphous silicon film, and the second p-type microcrystalline silicon film was formed, and a solar cell could be manufactured.

【0108】以上の工程で、複数個のユニットセル41
0a、410b、410cを直列接続した太陽電池を作
製することができた。本実施例で示した太陽電池の作製
方法は、第1の電極を形成する工程、第1の微結晶シリ
コン膜を形成する工程、実質的に真性な非晶質シリコン
膜を形成する工程、第2の微結晶シリコン膜を形成する
工程、第2の微結晶シリコン膜にP型決定不純物元素を
注入する工程、第1及び第2の微結晶シリコン膜と実質
的に真性な非晶質シリコン膜に加熱処理を加える工程、
第2の電極を形成する工程から成り、第1または第2の
電極を公知の方法でパターニングして、基板の表面上の
所定の位置に配列させる工程を加えれば、太陽電池の直
列接続構造や、イメージセンサや、フォトセンサの作製
に適用できる。
Through the above steps, a plurality of unit cells 41
A solar cell in which 0a, 410b, 410c were connected in series could be manufactured. The method for manufacturing a solar cell described in this embodiment includes a step of forming a first electrode, a step of forming a first microcrystalline silicon film, a step of forming a substantially intrinsic amorphous silicon film, Second step of forming a microcrystalline silicon film, step of injecting a P-type determining impurity element into the second microcrystalline silicon film, amorphous silicon film substantially intrinsic to the first and second microcrystalline silicon films A step of applying heat treatment to
If a step of patterning the first or second electrode by a known method and arranging the second electrode at a predetermined position on the surface of the substrate is added, a series connection structure of solar cells or It can be applied to the production of image sensors and photosensors.

【0109】[0109]

【発明の効果】本発明によれば、p型及びn型の微結晶
シリコン膜と実質的に真性なi型の非晶質シリコン膜と
を成膜する工程において、p型やn型不純物による汚染
を考慮する必要がなく、例えば、同一成膜室で連続して
成膜することも可能となる。具体的には、p型及びn型
の微結晶シリコン膜と実質的に真性な非晶質シリコン膜
とは、SiH4ガスまたはSi26ガスとH2ガスとか
らのみで作製することができるため、同一反応室に設け
られた同一のグロー放電プラズマ発生手段により成膜す
ることが出来る。このことは、プラズマCVD装置の構
成を簡略化することを可能とする。さらに、p型及びn
型の微結晶シリコン膜と実質的に真性な非晶質シリコン
膜との作製を、グロー放電プラズマを維持したまま連続
して実施することも可能となる。
According to the present invention, in the step of forming a p-type and n-type microcrystalline silicon film and a substantially intrinsic i-type amorphous silicon film, p-type and n-type impurities are used. It is not necessary to consider contamination, and for example, it is possible to continuously form films in the same film forming chamber. Specifically, the p-type and n-type microcrystalline silicon films and the substantially intrinsic amorphous silicon film can be produced only from SiH 4 gas or Si 2 H 6 gas and H 2 gas. Therefore, the film can be formed by the same glow discharge plasma generation means provided in the same reaction chamber. This makes it possible to simplify the structure of the plasma CVD apparatus. Furthermore, p-type and n
It is also possible to continuously manufacture the mold type microcrystalline silicon film and the substantially intrinsic amorphous silicon film while maintaining the glow discharge plasma.

【0110】従って、本発明によれば、第1の電極を形
成する工程、第1の微結晶シリコン膜を形成する工程
と、実質的に真性な非晶質シリコン膜を形成する工程
と、第2の微結晶シリコン膜を形成する工程と、第2の
微結晶シリコン膜にP型決定不純物元素を注入する工程
と、第1及び第2の微結晶シリコン膜と実質的に真性な
非晶質シリコン膜に加熱処理を加える工程と、によりp
型及びn型の導電性を示す微結晶シリコン膜と、実質的
に真性な非晶質シリコン膜とを得ることが出来、pin
接合を形成することが出来る。従って、従来の技術であ
ったn型不純物元素を使用しなくても良い。
Therefore, according to the present invention, the step of forming the first electrode, the step of forming the first microcrystalline silicon film, the step of forming the substantially intrinsic amorphous silicon film, The step of forming the second microcrystalline silicon film, the step of injecting the P-type determining impurity element into the second microcrystalline silicon film, and the substantially intrinsic amorphous substance with the first and second microcrystalline silicon films. Depending on the process of applying heat treatment to the silicon film, p
A microcrystalline silicon film exhibiting n-type and n-type conductivity and a substantially intrinsic amorphous silicon film can be obtained.
A bond can be formed. Therefore, it is not necessary to use the n-type impurity element which is the conventional technique.

【0111】前記第1と第2の微結晶シリコン膜と実質
的に真性な非晶質シリコン膜とは、SiH4ガスとH2
スとから作製することが出来るため、それぞれの膜を作
製するときに必ずしもガスの切り替えをする必要がな
い。従って、従来の工程で必要とされていたような、基
板の反応室から反応室への移動や、ガスの導入と排気に
かかる時間が不要となり、工程処理能力が向上させるこ
とができる。
Since the first and second microcrystalline silicon films and the substantially intrinsic amorphous silicon film can be produced from SiH 4 gas and H 2 gas, the respective films are produced. Sometimes it is not necessary to switch gases. Therefore, the time required for moving the substrate from the reaction chamber to the reaction chamber and for introducing and exhausting the gas, which is required in the conventional process, becomes unnecessary, and the process throughput can be improved.

【0112】また、本発明によれば、p型及びn型の微
結晶シリコン膜と実質的に真性な非晶質シリコン膜と
は、複数の反応室を有するプラズマCVD装置のそれぞ
れの反応室で、同時に、または、それぞれに、作製する
ことが可能となり、工程処理能力を向上させることが出
来る。
According to the present invention, the p-type and n-type microcrystalline silicon films and the substantially intrinsic amorphous silicon film are provided in each reaction chamber of a plasma CVD apparatus having a plurality of reaction chambers. It is possible to fabricate them at the same time or individually, and it is possible to improve the process capacity.

【0113】また、イオンドープ法を用いてp型の導電
型決定不純物元素を、第2の微結晶半導体膜の表面より
注入することで、注入時の加速電圧をの制御によりp型
不純物の膜厚方向の濃度分布を容易に制御することが出
来る。
Further, by implanting the p-type conductivity determining impurity element from the surface of the second microcrystalline semiconductor film by using the ion doping method, the acceleration voltage at the time of implantation is controlled to control the p-type impurity film. The concentration distribution in the thickness direction can be easily controlled.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の光電変換装置の作製方法の一例を示す
概略図
FIG. 1 is a schematic view showing an example of a method for manufacturing a photoelectric conversion device of the present invention.

【図2】本発明の光電変換装置を作製する為に適用され
るプラズマCVD装置の構成を示す概略図
FIG. 2 is a schematic diagram showing the configuration of a plasma CVD apparatus applied to manufacture the photoelectric conversion device of the present invention.

【図3】本発明により得られたp型及びn型の導電性を
示す微結晶シリコン膜の加熱処理温度による導電率の変
FIG. 3 shows changes in conductivity of a microcrystalline silicon film having p-type conductivity and n-type conductivity obtained according to the present invention with heat treatment temperature.

【図4】本発明の光電変換装置の作製方法の一例を示す
概略図
FIG. 4 is a schematic view showing an example of a method for manufacturing a photoelectric conversion device of the present invention.

【符号の説明】[Explanation of symbols]

101・・・・・・基板 102・・・・・・第1の電極 103・・・・・・第1の微結晶シリコン膜(n型) 104・・・・・・実質的に真性な非晶質シリコン膜
(i型) 105a・・・・第2の微結晶シリコン膜(活性化前) 105b・・・・第2の微結晶シリコン膜(活性化後p
型) 106・・・・・・第2の電極 107a、107b・・・第1の開孔 108a、108b・・・第2の開孔 109a、109b・・・・第1の絶縁性樹脂領域 110a、110b、110c・・・・・・・・ユニッ
トセル 111a、111b・・・・第2の絶縁性樹脂領域 112a、112b・・・・第3の開孔 112a、112b・・・・補助電極 201・・・・・・・・・・トランスファー室 202・・・・・・・・・・基板搬出搬入室 203a、203b、203c・・・・・・・・反応室 204・・・・・・・・・・グロー放電プラズマ発生手
段 205・・・・・・・・・・反応ガス供給手段 401・・・・・・基板 402・・・・・・第1の電極 403・・・・・・第1の微結晶シリコン膜(n型) 404・・・・・・実質的に真性な非晶質シリコン膜
(i型) 405a・・・・第2の微結晶シリコン膜(活性化前) 405b・・・・第2の微結晶シリコン膜(活性化後p
型) 406・・・・・・第2の電極 407a、407b・・・第1の開孔 408a、408b・・・第2の開孔 409a、409b・・・・第1の絶縁性樹脂領域 410a、410b、410c・・・・・・・・ユニッ
トセル 411a、411b・・・・第2の絶縁性樹脂領域 412a、412b・・・・第3の開孔 412a、412b・・・・補助電極
101 ... Substrate 102 ... First electrode 103 ... First microcrystalline silicon film (n-type) 104 ... Substantially intrinsic non-silicon Amorphous silicon film (i-type) 105a ... Second microcrystalline silicon film (before activation) 105b ... Second microcrystalline silicon film (after activation p)
Type) 106 ... Second electrodes 107a, 107b ... First openings 108a, 108b ... Second openings 109a, 109b ... First insulating resin region 110a , 110b, 110c ... Unit cells 111a, 111b ... Second insulating resin regions 112a, 112b ... Third holes 112a, 112b ... Auxiliary electrode 201 Transfer chamber 202 ... Substrate loading / unloading chambers 203a, 203b, 203c ... Reaction chamber 204 ...・ ・ ・ Glow discharge plasma generating means 205 ・ ・ ・ Reaction gas supply means 401 ・ ・ ・ ・ Substrate 402 ・ ・ ・ ・ First electrode 403 ・ ・ ・1. Microcrystalline silicon film (n-type) 404 The intrinsic amorphous silicon film (i-type) 405a · · · · second microcrystalline silicon film (prior to activation) 405 b · · · · second microcrystalline silicon film (after activation p
Type) 406 ... Second electrodes 407a, 407b ... First openings 408a, 408b ... Second openings 409a, 409b ... First insulating resin region 410a , 410b, 410c ... Unit cells 411a, 411b ... Second insulating resin regions 412a, 412b ... Third holes 412a, 412b.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−177376(JP,A) 特開 平2−377(JP,A) 特開 昭57−67020(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 31/04 H01L 31/10 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-2-177376 (JP, A) JP-A-2-377 (JP, A) JP-A-57-67020 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 31/04 H01L 31/10

Claims (29)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 有機樹脂基板上に、第1の電極と、光電
変換層と、第2の電極とを積層してなるユニットセルが
一つまたは複数個接続された光電変換装置の作製方法に
おいて、 前記光電変換層は、前記 第1の電極に密接して、n型及びp型の導電型決定
不純物元素を添加しないで第1の微結晶半導体膜を形成
する工程と、 実質的に真性な非晶質半導体膜を形成する工程と、 n型及びp型の導電型決定不純物元素を添加しないで第
2の微結晶半導体膜を形成する工程と、 p型の導電型決定不純物元素を、前記第2の微結晶半導
体膜に注入する工程と、 少なくとも、前記第1の微結晶半導体膜と、前記第2の
微結晶半導体膜と、に加熱処理を加えて、第1のn型の
微結晶半導体膜と、第2のp型の微結晶半導体膜とを得
る工程と、 を有することを特徴とする光電変換装置の作製方法。
1. A method for manufacturing a photoelectric conversion device in which one or a plurality of unit cells formed by stacking a first electrode, a photoelectric conversion layer, and a second electrode on an organic resin substrate are connected. , the photoelectric conversion layer is in close contact with the first electrode, forming a first microcrystalline semiconductor film without the addition of n-type and p-type conductivity determining impurity element, a substantially intrinsic A step of forming an amorphous semiconductor film; a step of forming a second microcrystalline semiconductor film without adding n-type and p-type conductivity type determining impurity elements; implanting a second microcrystalline semiconductor film, at least, the a first microcrystalline semiconductor film, wherein the second microcrystalline semiconductor film, in addition to heat treatment, a first n-type microcrystalline A step of obtaining a semiconductor film and a second p-type microcrystalline semiconductor film. Method for manufacturing a photoelectric conversion device according to claim.
【請求項2】 有機樹脂基板上に、第1の電極と、光電
変換層と、第2の電極とを積層してなるユニットセルが
一つまたは複数個接続された光電変換装置の作製方法に
おいて、 前記光電変換層は、前記 第1の電極に密接して、n型及びp型の導電型決定
不純物元素を添加しないで第1の微結晶半導体膜を形成
する工程と、 実質的に真性な非晶質半導体膜を形成する工程と、 n型及びp型の導電型決定不純物元素を添加しないで第
2の微結晶半導体膜を形成する工程と、 p型の導電型決定不純物元素を、前記第2の微結晶半導
体膜と、前記第2の微結晶半導体膜と実質的に真性な
非晶質半導体膜との界面近傍とに注入する工程と、 少なくとも、前記第1の微結晶半導体膜と、前記第2の
微結晶半導体膜とに加熱処理を加えて、第1のn型の微
結晶半導体膜と、第2のp型の微結晶半導体膜とを得る
工程と、 を有することを特徴とする光電変換装置の作製方法。
2. A method for manufacturing a photoelectric conversion device, in which one or a plurality of unit cells formed by stacking a first electrode, a photoelectric conversion layer, and a second electrode on an organic resin substrate are connected. , the photoelectric conversion layer is in close contact with the first electrode, forming a first microcrystalline semiconductor film without the addition of n-type and p-type conductivity determining impurity element, a substantially intrinsic A step of forming an amorphous semiconductor film; a step of forming a second microcrystalline semiconductor film without adding n-type and p-type conductivity type determining impurity elements; a second microcrystalline semiconductor film, the second microcrystalline semiconductor film and the substantially intrinsic ago
Serial implanting in the vicinity of the interface between the amorphous semiconductor film, at least, the a first microcrystalline semiconductor film, in addition to heat treatment and the second microcrystalline semiconductor film, a first n-type And a step of obtaining the second p-type microcrystalline semiconductor film of (1), and a method for manufacturing a photoelectric conversion device.
【請求項3】 請求項1又は2において、 前記第1及び第2の微結晶半導体膜と、実質的に真性な
前記非晶質半導体膜とを形成する工程に、 同一の反応室に設けられた同一のグロー放電プラズマ発
生手段を用いることを特徴とする光電変換装置の作製方
法。
3. The method according to claim 1, wherein the first and second microcrystalline semiconductor films are substantially intrinsic.
A method for manufacturing a photoelectric conversion device, wherein the same glow discharge plasma generation means provided in the same reaction chamber is used in the step of forming the amorphous semiconductor film.
【請求項4】 請求項1又は2において、前記 第1及び第2の微結晶半導体膜と、実質的に真性な
前記非晶質半導体膜とを形成する工程が、同一の反応室
に設けられた同一のグロー放電プラズマ発生手段によ
り、グロー放電プラズマを維持したまま、連続して実施
されることを特徴とする光電変換装置の作製方法。
4. The method according to claim 1, wherein the first and second microcrystalline semiconductor films are substantially intrinsic.
The step of forming the amorphous semiconductor film is continuously performed by the same glow discharge plasma generating means provided in the same reaction chamber while maintaining glow discharge plasma. Method for manufacturing conversion device.
【請求項5】 請求項1又は2において、前記 第1及び第2の微結晶半導体膜と、実質的に真性な
前記非晶質半導体膜とはプラズマCVD装置で形成さ
れ、 前記プラズマCVD装置は、複数の反応室を有し、前記 第1及び第2の微結晶半導体膜と、実質的に真性な
前記非晶質半導体膜は、互いに異なる反応室で形成され
ることを特徴とする光電変換装置の作製方法。
5. The method according to claim 1, wherein the first and second microcrystalline semiconductor films are substantially intrinsic.
Wherein the amorphous semiconductor film formed by plasma CVD apparatus, the plasma CVD apparatus has a plurality of reaction chambers, said first and second microcrystalline semiconductor film, a substantially intrinsic
The method for manufacturing a photoelectric conversion device, wherein the amorphous semiconductor film is formed in different reaction chambers.
【請求項6】 請求項5において、 前記プラズマCVD装置は、少なくとも一つの基板搬入
搬出室と、トランスファー室とを有することを特徴とす
る光電変換装置の作製方法。
6. The method for manufacturing a photoelectric conversion device according to claim 5, wherein the plasma CVD device includes at least one substrate loading / unloading chamber and a transfer chamber.
【請求項7】 請求項1〜6のいずれか1項において、
前記p型の導電型決定不純物元素を前記第2の微結晶半
導体膜に注入する工程において、前記 p型の導電型決定不純物元素は該第2の微結晶半導
体膜に密接した前記第2の電極の表面から注入されるこ
とを特徴とする光電変換装置の作製方法。
7. The method according to any one of claims 1 to 6,
In the step of injecting the p-type conductivity determining impurity element to said second microcrystalline semiconductor film, the second electrode and the p-type conductivity determining impurity element is in close to the microcrystalline semiconductor film of the second A method for manufacturing a photoelectric conversion device, characterized in that the photoelectric conversion device is injected from the surface.
【請求項8】 請求項1〜7のいずれか1項において、 前記p型の導電型決定不純物元素を前記第2の微結晶半
導体膜に注入する工程が、イオンドープ法であることを
特徴とする光電変換装置の作製方法。
8. The claim 1, the step of injecting the p-type conductivity determining impurity element to said second microcrystalline semiconductor film, and characterized in that the ion doping Method for manufacturing photoelectric conversion device.
【請求項9】 請求項8において、前記 P型の導電型決定不純物元素が、B、Al、Ga、
Inから選ばれた元素であることを特徴とする光電変換
装置の作製方法。
9. The P-type conductivity determining impurity element according to claim 8, wherein B, Al, Ga,
A method for manufacturing a photoelectric conversion device, which is an element selected from In.
【請求項10】 請求項8又は9において、 前記p型の導電型決定不純物元素のドーズ量が、2.0
×1013/cm2以上、5.0×1015/cm2以下の範
囲であることを特徴とする光電変換装置の作製方法。
10. The dose amount of the p-type conductivity determining impurity element according to claim 8 or 9,
A method for producing a photoelectric conversion device, characterized in that it is in the range of × 10 13 / cm 2 or more and 5.0 × 10 15 / cm 2 or less.
【請求項11】 請求項1〜10のいずれか1項におい
て、前記 第1の微結晶半導体膜と前記第2の微結晶半導体膜
の加熱処理の温度が、 150℃〜450℃であることを特徴とする光電変換装
置の作製方法。
11. The any one of claims 1 to 10, in that the temperature of the heat treatment of the first microcrystalline semiconductor film and the second microcrystalline semiconductor film is a 0.99 ° C. to 450 ° C. A method for manufacturing a characteristic photoelectric conversion device.
【請求項12】 請求項1〜11のいずれか1項におい
て、前記 第1及び第2の微結晶半導体膜が、微結晶シリコン
膜であり、実質的に真性な前記非晶質半導体膜が、非晶
質シリコン膜であることを特徴とする光電変換装置の作
製方法。
12. The any one of claims 1 to 11, wherein the first and second microcrystalline semiconductor film, a microcrystalline silicon film, is substantially intrinsic said amorphous semiconductor film, A method for manufacturing a photoelectric conversion device, which is an amorphous silicon film.
【請求項13】 請求項1〜12のいずれか1項におい
て、前記 第1及び第2の微結晶半導体膜が、微結晶シリコン
膜であり、 実質的に真性な前記非晶質半導体膜が、炭素、シリコ
ン、ゲルマニウム、錫、から選ばれた複数種の元素を構
成元素とする、非晶質半導体膜であることを特徴とする
光電変換装置の作製方法。
13. The any one of claims 1 to 12, wherein the first and second microcrystalline semiconductor film, a microcrystalline silicon film, is substantially intrinsic said amorphous semiconductor film, A method for manufacturing a photoelectric conversion device, which is an amorphous semiconductor film having a plurality of kinds of elements selected from carbon, silicon, germanium, and tin as constituent elements.
【請求項14】 請求項1〜13のいずれか1項におい
て、前記 第2の電極が、In23、SnO2、ZnOから選
ばれた一種または複数種の材料からなる光透過性電極で
あることを特徴とする光電変換装置の作製方法。
14. The light-transmissive electrode according to claim 1, wherein the second electrode is made of one or more materials selected from In 2 O 3 , SnO 2 , and ZnO. A method for manufacturing a photoelectric conversion device, which is characterized by the following.
【請求項15】 請求項1〜14のいずれか1項におい
て、前記 有機樹脂基板が、ポリエチレンテレフタレート、ポ
リエチレンナフタレート、ポリエーテルサルフォン、ポ
リイミド、アラミドから選択された有機樹脂基板である
ことを特徴とする光電変換装置の作製方法。
15. The organic resin substrate according to claim 1, wherein the organic resin substrate is an organic resin substrate selected from polyethylene terephthalate, polyethylene naphthalate, polyether sulfone, polyimide and aramid. And a method for manufacturing a photoelectric conversion device.
【請求項16】 請求項1〜15のいずれか1項に記載
の作製方法を用いたことを特徴をする太陽電池の作製方
法。
16. A method for manufacturing a solar cell, characterized by using the manufacturing method according to any one of claims 1 to 15.
【請求項17】 請求項1〜15のいずれか1項に記載
の作製方法を用いたことを特徴をするイメージセンサの
作製方法。
17. A method of manufacturing an image sensor, characterized in that the method of manufacturing according to any one of claims 1 to 15 is used.
【請求項18】 請求項1〜15のいずれか1項に記載
の作製方法を用いたことを特徴をするフォトセンサの作
製方法。
18. A method for manufacturing a photosensor, characterized by using the manufacturing method according to any one of claims 1 to 15.
【請求項19】 有機樹脂基板上に、第1の電極と、光
電変換層と、第2の電極とを積層して成るユニットセル
を一つまたは複数個接続して構成される光電変換装置に
おいて、 前記光電変換層は、前記 第1の電極に密接して設けられたn型及びp型の導
電型決定不純物元素が添加されていない第1の微結晶半
導体膜と、実質的に真性な非晶質半導体膜と、n型の導電型決定不純物元素が添加されず p型の導電型
決定不純物元素が添加された第2の微結晶半導体膜と、 を有することを特徴とする光電変換装置。
19. A photoelectric conversion device configured by connecting one or a plurality of unit cells formed by stacking a first electrode, a photoelectric conversion layer, and a second electrode on an organic resin substrate. , the photoelectric conversion layer, a first microcrystalline semiconductor film, wherein the closely n-type and p-type conductivity determining impurity element provided on the first electrode is not added, substantially intrinsic non A photoelectric conversion device comprising: a crystalline semiconductor film; and a second microcrystalline semiconductor film to which a p-type conductivity type determining impurity element is added without adding an n-type conductivity type determining impurity element .
【請求項20】 請求項19において、前記 第1及び第2の微結晶半導体膜が、微結晶シリコン
膜であり、 実質的に真性な前記非晶質半導体膜が、非晶質シリコン
膜であることを特徴とする光電変換装置。
20. The method of claim 19, wherein the first and second microcrystalline semiconductor film, a microcrystalline silicon film, substantially intrinsic said amorphous semiconductor film is an amorphous silicon film A photoelectric conversion device characterized in that.
【請求項21】 請求項19において、前記 第1及び第2の微結晶半導体膜が、微結晶シリコン
膜であり、 実質的に真性な前記非晶質半導体膜が、非晶質シリコン
カーバイト膜、または非晶質シリコンゲルマニューム
膜、または非晶質シリコンスズ膜であることを特徴とす
る光電変換装置。
21. The method of claim 19, wherein the first and second microcrystalline semiconductor film, a microcrystalline silicon film, substantially intrinsic said amorphous semiconductor film, amorphous silicon carbide film , Or an amorphous silicon germanium film or an amorphous silicon tin film.
【請求項22】 請求項19において、前記 p型の導電型決定不純物元素が、B、Al、Ga、
In、から選ばれた元素であることを特徴とする光電変
換装置。
22. The p-type conductivity determining impurity element according to claim 19, wherein B, Al, Ga,
A photoelectric conversion device, which is an element selected from In.
【請求項23】 請求項22において、前記 p型の導電型決定不純物元素が、前記第2の微結晶
半導体膜中に1.0×1019/cm3以上、1.0×10
21/cm3以下の濃度で含まれていることを特徴とする
光電変換装置。
23. The method of claim 22, wherein the p-type conductivity determining impurity element is, 1.0 × 10 19 / cm 3 or more in the second microcrystalline semiconductor film, 1.0 × 10
A photoelectric conversion device characterized by being contained at a concentration of 21 / cm 3 or less.
【請求項24】 請求項19〜23のいずれか1項にお
いて、前記 第1の微結晶半導体膜に、酸素が、1.0×1018
/cm3以上、2.0×1021/cm3以下の濃度で含ま
れていることを特徴とする光電変換装置。
24. A any one of claims 19 to 23, the first microcrystalline semiconductor film, oxygen, 1.0 × 10 18
/ Cm 3 or more and 2.0 × 10 21 / cm 3 or less, the photoelectric conversion device characterized by being contained.
【請求項25】 請求項19〜24のいずれか1項にお
いて、前記 第1の微結晶半導体の電気伝導度が、5.0×10
-3S/cm3以上、5.0×10-2S/cm3以下であ
り、前記 第2の微結晶半導体の電気伝導度が、5.0×10
-3S/cm3以上、5.0×101S/cm3以下であるこ
とを特徴とする光電変換装置。
25. Any one of claims 19 to 24, the electric conductivity of the first microcrystalline semiconductor, 5.0 × 10
-3 S / cm 3 or more and 5.0 × 10 -2 S / cm 3 or less, the electrical conductivity of the second microcrystalline semiconductor, 5.0 × 10
-3 S / cm 3 or more and 5.0 × 10 1 S / cm 3 or less, a photoelectric conversion device.
【請求項26】 請求項19〜25のいずれか1項にお
いて、前記 有機樹脂基板が、ポリエチレンテレフタレート、ポ
リエチレンナフタレート、ポリエーテルサルフォン、ポ
リイミド、アラミドから選択された有機樹脂基板である
ことを特徴とする光電変換装置。
26. The organic resin substrate according to claim 19, wherein the organic resin substrate is an organic resin substrate selected from polyethylene terephthalate, polyethylene naphthalate, polyether sulfone, polyimide and aramid. And a photoelectric conversion device.
【請求項27】 請求項19〜26のいずれか1項に記
載の光電変換装置を用いたことを特徴とする太陽電池。
27. A solar cell using the photoelectric conversion device according to any one of claims 19 to 26.
【請求項28】 請求項19〜26のいずれか1項に記
載の光電変換装置を用いたことを特徴とするイメージセ
ンサ。
28. An image sensor using the photoelectric conversion device according to any one of claims 19 to 26.
【請求項29】 請求項19〜26のいずれか1項に記
載の光電変換装置を用いたことを特徴とするフォトセン
サ。
29. A photosensor using the photoelectric conversion device according to any one of claims 19 to 26.
JP01809798A 1997-12-26 1998-01-12 Photoelectric conversion device and manufacturing method thereof Expired - Fee Related JP3490278B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP01809798A JP3490278B2 (en) 1998-01-12 1998-01-12 Photoelectric conversion device and manufacturing method thereof
US09/219,722 US6287888B1 (en) 1997-12-26 1998-12-23 Photoelectric conversion device and process for producing photoelectric conversion device
US09/939,768 US6531711B2 (en) 1997-12-26 2001-08-28 Photoelectric conversion device and process for producing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01809798A JP3490278B2 (en) 1998-01-12 1998-01-12 Photoelectric conversion device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11204817A JPH11204817A (en) 1999-07-30
JP3490278B2 true JP3490278B2 (en) 2004-01-26

Family

ID=11962136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01809798A Expired - Fee Related JP3490278B2 (en) 1997-12-26 1998-01-12 Photoelectric conversion device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3490278B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176162A (en) * 2000-08-10 2002-06-21 Semiconductor Energy Lab Co Ltd Area sensor and display device provided with area sensor
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
JP2004111551A (en) * 2002-09-17 2004-04-08 Mitsubishi Heavy Ind Ltd Silicon photovoltaic device and method for manufacturing the same

Also Published As

Publication number Publication date
JPH11204817A (en) 1999-07-30

Similar Documents

Publication Publication Date Title
US6531711B2 (en) Photoelectric conversion device and process for producing photoelectric conversion device
JP4293385B2 (en) Method for manufacturing photoelectric conversion device
US8389389B2 (en) Semiconductor layer manufacturing method, semiconductor layer manufacturing apparatus, and semiconductor device manufactured using such method and apparatus
JP3907726B2 (en) Method for manufacturing microcrystalline silicon film, method for manufacturing semiconductor device, and method for manufacturing photoelectric conversion device
US5736431A (en) Method for producing thin film solar battery
US6548380B1 (en) Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
US4600801A (en) Fluorinated, p-doped microcrystalline silicon semiconductor alloy material
JPH04266019A (en) Film formation
JPH0432552B2 (en)
US4677738A (en) Method of making a photovoltaic panel
WO2010023947A1 (en) Photoelectric conversion device manufacturing method, photoelectric conversion device, and photoelectric conversion device manufacturing system
JP3490278B2 (en) Photoelectric conversion device and manufacturing method thereof
JP4346700B2 (en) Method for manufacturing photoelectric conversion device
US20200152819A1 (en) Solar cell and method for preparing same
US20100307590A1 (en) Photoelectric conversion device
KR101531700B1 (en) Method for manufacturing Thin film type Solar Cell
JP4282797B2 (en) Photoelectric conversion device
JP4346699B2 (en) Method for manufacturing photoelectric conversion device
JP4159641B2 (en) Method for manufacturing photoelectric conversion device
JPH0562919A (en) Semiamorphous semiconductor material
JP3070309B2 (en) Manufacturing method of thin film solar cell
JPH0524976A (en) Method for doping semiconductor and apparatus therefor
JP2007129246A (en) Microcrystal silicon film, semiconductor device and photovoltaic conversion device
JPH0516655B2 (en)
JPH0536619A (en) Semiconductor surface treatment method and equipment

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees