JP3462254B2 - Image decoding apparatus and image decoding method using the apparatus - Google Patents

Image decoding apparatus and image decoding method using the apparatus

Info

Publication number
JP3462254B2
JP3462254B2 JP03485794A JP3485794A JP3462254B2 JP 3462254 B2 JP3462254 B2 JP 3462254B2 JP 03485794 A JP03485794 A JP 03485794A JP 3485794 A JP3485794 A JP 3485794A JP 3462254 B2 JP3462254 B2 JP 3462254B2
Authority
JP
Japan
Prior art keywords
data
inverse
circuit
control signal
variable length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03485794A
Other languages
Japanese (ja)
Other versions
JPH07245760A (en
Inventor
竹田　　淳
明彦 高畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP03485794A priority Critical patent/JP3462254B2/en
Publication of JPH07245760A publication Critical patent/JPH07245760A/en
Application granted granted Critical
Publication of JP3462254B2 publication Critical patent/JP3462254B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、離散コサイン変換（Di
screte Cosine Transform 以後ＤＣＴと略記）を用いて
符号化した画像データを復号するための画像復号装置、
および該装置を用いた画像復号方法に関し、特に、入力
バッファのオーバーフローを防止した画像復号装置、お
よび該装置を用いた画像復号方法に関する。BACKGROUND OF THE INVENTION The present invention relates to a discrete cosine transform (Di
An image decoding apparatus for decoding image data encoded using screte Cosine Transform (hereinafter abbreviated as DCT),
The present invention also relates to an image decoding method using the device, and more particularly, to an image decoding device that prevents overflow of an input buffer, and an image decoding method using the device.

【０００２】[0002]

【従来の技術】放送、通信、蓄積メディアなどでは、２
次元平面上でのアナログデータである輝度や色差の値を
デジタル化したものを画像データとして用いる。このよ
うなデータを効率的に蓄積したり伝送したりするために
は、ＤＣＴ等の処理を用いてデータ量を圧縮する。この
処理のことを画像データの符号化と呼ぶ。2. Description of the Related Art For broadcasting, communication, storage media, etc.
Digitized values of luminance and color difference, which are analog data on a dimensional plane, are used as image data. In order to efficiently store and transmit such data, the amount of data is compressed using a process such as DCT. This process is called image data encoding.

【０００３】図１０に、従来から使用されている、ＤＣ
Ｔ方式の画像データの符号化装置のブロック図を示す。
図１０において、画像データは１ブロックが８×８行列
で構成された画像データブロックとして、ＤＣＴ処理を
施すＤＣＴ回路１に与えられる。ＤＣＴ処理を施すこと
で、画像情報が部分的に集中した画像データブロックを
形成することがＤＣＴ方式の特徴である。FIG. 10 shows a conventionally used DC.
1 is a block diagram of a T-type image data encoding device.
In FIG. 10, the image data is supplied to the DCT circuit 1 which performs DCT processing as an image data block in which one block is composed of an 8 × 8 matrix. It is a feature of the DCT method that an image data block in which image information is partially concentrated is formed by performing the DCT process.

【０００４】より具体的に説明すると、ＤＣＴ処理によ
り、行列の左上にある要素の絶対値が大きく、右下の要
素の絶対値が小さい画像データブロックが得られる。こ
のことは、重要なデータが画像データブロックの左上に
集中していることを意味する。More specifically, the DCT processing provides an image data block in which the absolute value of the element at the upper left of the matrix is large and the absolute value of the element at the lower right is small. This means that the important data is concentrated in the upper left corner of the image data block.

【０００５】次に、ＤＣＴ処理を施された画像データブ
ロックは、スキャン変換回路２に与えられ、重要なデー
タが優先的に処理されるように、データの並べ替え処理
を施される。この並べ替えの手法としては一般的に、重
要度の高いデータの１番目は第１行第１列、２番めは第
１行第２列、３番目は第２行第１列、４番目は第３行第
１列のように、機械的にジグザグにデータをスキャンし
てデータの順位の変換を行う、ジグザグスキャンと呼称
される方式が用いられる。Next, the image data block subjected to the DCT processing is given to the scan conversion circuit 2 and subjected to data rearrangement processing so that important data is preferentially processed. As a method of this rearrangement, generally, the first important data is the first row, the first column, the second is the first row, the second column, the third is the second row, the first column, and the fourth. Uses a system called zigzag scanning, which mechanically scans data in zigzag to convert the order of data, as in the third row, first column.

【０００６】図１１に８×８行列のジグザグスキャンの
マトリックスを示す。図１１において、第１行第１列の
データを０番として最重要データとし、第８行第８列の
データが６３番となっている。スキャン変換回路２は０
番から６３番の順に従って、画像データを出力する。FIG. 11 shows a matrix of an 8 × 8 matrix zigzag scan. In FIG. 11, the data in the first row, first column is number 0, which is the most important data, and the data in the eighth row, eighth column is number 63. Scan conversion circuit 2 is 0
The image data is output in the order from No. 63 to No. 63.

【０００７】スキャン変換処理を施された画像データ
は、量子化回路３に与えられて量子化される。量子化と
は、データを有限個の小領域に分割して、各領域ごとに
代表値を決める（数値を丸める）処理であり、そのまま
では膨大な量となる画像データのデータ量を減らすため
の操作である。The image data which has been subjected to the scan conversion processing is given to the quantization circuit 3 and quantized. Quantization is a process that divides the data into a finite number of small areas and determines a representative value (rounds the numerical value) for each area. To reduce the amount of image data, which is enormous as it is, It is an operation.

【０００８】量子化された画像データは、可変長符号化
回路４に与えられ、可変長符号信号に変換され、符号化
データとして出力される。The quantized image data is supplied to the variable length coding circuit 4, converted into a variable length code signal, and output as coded data.

【０００９】なお、ＤＣＴ処理、ジグザグスキャン方
式、量子化、可変長符号化などは周知の技術なので、詳
細な説明は省略する。Since DCT processing, zigzag scanning method, quantization, variable length coding and the like are well known techniques, detailed description thereof will be omitted.

【００１０】画像データを符号化して伝送する符号化装
置に対して、符号化された画像データを受け、再び元の
画像データに復号するためには復号装置が必要である。
画像データを復号するためには、符号化のために行った
一連の処理の逆の処理を行う必要がある。A decoding device is required for an encoding device that encodes and transmits image data to receive the encoded image data and decode it again to the original image data.
In order to decode image data, it is necessary to perform the reverse process of the series of processes performed for encoding.

【００１１】図１０で説明した符号化装置により符号化
された画像データ（以後符号化データと呼称）を復号す
るための従来の画像復号装置を図１２に示す。図１２に
おいて、符号化データは入力データとして入力バッファ
回路５に与えられ、一時的に蓄積される。FIG. 12 shows a conventional image decoding apparatus for decoding image data (hereinafter referred to as encoded data) encoded by the encoding apparatus described in FIG. In FIG. 12, the encoded data is given to the input buffer circuit 5 as input data and is temporarily stored.

【００１２】次に、符号化データは、該データを復号し
て、量子化された状態に戻す可変長復号回路６に与えら
れる。可変長復号回路６により量子化された状態に戻さ
れた符号化データは、逆量子化回路７に与えられて、逆
量子化処理を施される。逆量子化回路７では、量子化処
理で決めた領域の代表値と入力データとの演算を行っ
て、逆量子化が達成される。Next, the encoded data is supplied to the variable length decoding circuit 6 which decodes the data and restores the quantized state. The encoded data returned to the quantized state by the variable length decoding circuit 6 is given to the inverse quantization circuit 7 and is subjected to the inverse quantization process. In the inverse quantization circuit 7, the inverse quantization is achieved by calculating the representative value of the area determined by the quantization processing and the input data.

【００１３】逆量子化された符号化データは逆スキャン
変換回路８に与えられ、スキャン変換の逆処理（逆スキ
ャン変換）が施される。このとき、符号化データブロッ
ク内の行列要素の並べ替えを行うので、一旦、記憶装置
にデータを蓄える。The inversely quantized encoded data is supplied to the inverse scan conversion circuit 8 and is subjected to inverse processing of scan conversion (inverse scan conversion). At this time, since the matrix elements in the encoded data block are rearranged, the data is temporarily stored in the storage device.

【００１４】逆スキャン変換処理を施された符号化デー
タは逆離散コサイン変換（InverseDiscrete Cosine Tra
nsform 以後ＩＤＣＴと略記）回路９に与えられ、逆離
散コサイン変換処理を施されて出力される。The encoded data that has been subjected to the inverse scan conversion process is an inverse discrete cosine transform (InverseDiscrete Cosine Tra).
nsform (hereinafter abbreviated as IDCT) is given to the circuit 9, subjected to inverse discrete cosine transform processing, and output.

【００１５】以上説明したように、逆量子化処理では演
算処理が必要であり、逆スキャン変換処理ではデータを
記憶装置に蓄える必要があるので、各々の処理に少なか
らぬ時間を要することになる。As described above, the inverse quantization processing requires arithmetic processing and the inverse scan conversion processing requires data to be stored in the storage device, so that each processing requires a considerable amount of time.

【００１６】[0016]

【発明が解決しようとする課題】従来の画像復号装置は
以上のように構成されているので、以下のような問題点
があった。すなわち、逆量子化処理および逆スキャン変
換処理には少なからぬ時間を要するので、入力バッファ
回路５のバッファ容量が符号化データの入力量に比べ
て、十分大きいとは言えない場合には、入力バッファ回
路５内の符号化データを順次送出して、一連の処理が完
了する前に、新たな符号化データが入力バッファ回路５
に入力されると、入力バッファ回路５のバッファ容量を
越えて符号化データがオーバーフローしてしまう可能性
がある。Since the conventional image decoding apparatus is configured as described above, it has the following problems. That is, since the inverse quantization process and the inverse scan conversion process require a considerable amount of time, if the buffer capacity of the input buffer circuit 5 cannot be said to be sufficiently large compared to the input amount of encoded data, the input buffer The encoded data in the circuit 5 is sequentially transmitted, and new encoded data is transferred to the input buffer circuit 5 before the series of processing is completed.
Input to the input buffer circuit 5, the encoded data may exceed the buffer capacity of the input buffer circuit 5 and overflow.

【００１７】オーバーフローが発生すると画像の復号が
できなくなるので、それ以降の符号化データをまったく
復号できない状態に陥るか、あるいは、予め、幾つか符
号化データブロックを復号せずに省略して、オーバーフ
ローが解消された時点で、復号処理を再開するなどの機
能を備える必要があった。このような機能を、こま落し
と呼称するが、こま落しを施すと、実際の動画像では、
いくつかの画面が抜けて連続性が断たれることになり、
復号された動画像は、符号化する前に比べて、動きが不
自然なものになってしまうという問題点があった。When the overflow occurs, the image cannot be decoded, so that the coded data thereafter cannot be decoded at all, or some coded data blocks are omitted without decoding in advance, and the overflow occurs. It was necessary to have a function such as restarting the decoding process when the problem was solved. This kind of function is called “come-down”, but when it is done, in an actual moving image,
Some screens will drop out and the continuity will be broken,
There is a problem that the decoded moving image has a more unnatural movement than before the encoding.

【００１８】本発明は、かかる問題点を解決するために
なされたものであり、入力バッファのバッファ容量が十
分に得られない場合でも、オーバーフローが発生する可
能性を減らし、オーバーフローが生じた場合にも、こま
落し処置をする画面数を少なくできる画像復号装置を得
ることを目的とする。The present invention has been made to solve the above problems, and reduces the possibility of overflow even when the buffer capacity of the input buffer is not sufficient, and when overflow occurs. Also, it is an object of the present invention to provide an image decoding device capable of reducing the number of screens to be dropped.

【００１９】[0019]

【課題を解決するための手段】本発明に係る請求項１記
載の画像復号装置は、離散コサイン変換回路を含む符号
化装置により符号化された符号化画像データを受け、再
び元の画像データに復号する画像復号装置であって、前
記符号化画像データを受けて一時的に記憶する入力バッ
ファと、前記入力バッファに接続され、前記入力バッフ
ァから送出される前記符号化画像データを受けて、前記
符号化装置での符号化のための変換処理とは逆の逆変換
処理を行って、復号された復号画像データを得る逆変換
手段と、前記入力バッファに接続され、前記入力バッフ
ァに記憶された前記符号化画像データのデータ量を計測
するデータ量検出手段と、前記データ量検出手段に接続
された０データ付加手段とを有し、前記逆変換手段は、
前記符号化画像データを受けて、量子化データに復号す
る可変長復号回路と、前記離散コサイン変換回路での離
散コサイン変換とは逆の逆離散コサイン変換を行う逆離
散コサイン変換回路とを少なくとも備え、前記データ量
検出手段は、前記入力バッファに記憶された前記データ
量が所定量を越えたことを検出した場合に制御信号を出
力し、前記可変長復号回路は、前記制御信号を受け、処
理対象として入力された入力データの一部の処理を破棄
し、前記０データ付加手段は、前記制御信号を受け、前
記逆変換手段において、少なくとも前記逆離散コサイン
変換を行うまでに、前記処理の破棄によって欠落したデ
ータの代わりに０データを付加することを特徴とする。An image decoding apparatus according to a first aspect of the present invention receives coded image data coded by a coding apparatus including a discrete cosine transform circuit , and reproduces the coded image data.
And an image decoding device for decoding the original image data,
An input buffer that receives and temporarily stores encoded image data.
And an input buffer connected to the input buffer.
Receiving said coded image data sent from §, the
Inverse transform, which is the reverse of the transform process for encoding in the encoder
Inverse conversion means for performing processing to obtain decoded decoded image data , and the input buffer connected to the input buffer.
Data amount measuring of the encoded image data stored in §
Connected to the data amount detecting means and the data amount detecting means
And a 0 data adding means is, the inverse conversion means,
Receives the encoded image data and decodes it into quantized data
Variable length decoding circuit and the discrete cosine transform circuit
Inverse separation that performs the inverse discrete cosine transform, which is the inverse of the scattered cosine transform
And a cosine conversion circuit,
The detection means is configured to store the data stored in the input buffer.
When it detects that the amount exceeds the specified amount, it outputs a control signal.
The variable length decoding circuit receives the control signal and processes it.
Discard part of the processing of the input data input as the target of processing
Then, the 0 data adding means receives the control signal,
In the inverse transforming means, at least the inverse discrete cosine
By the time the conversion is performed, the data
It is characterized in that 0 data is added instead of the data .

【００２０】本発明に係る請求項２記載の画像復号装置
は、前記逆変換手段が、前記可変長復号回路が出力する
前記量子化データに量子化とは逆の逆量子化を行って、
逆量子化データを得る逆量子化回路と、前記逆量子化デ
ータの並べ替えを行って、並べ替えられた逆スキャンデ
ータを得る逆スキャン変換回路と、をさらに備え、前記
逆離散コサイン変換回路は、前記並べ替えられたデータ
に前記逆離散コサイン変換を行って、前記復号画像デー
タを生成し、前記制御信号を受けた前記可変長復号回路
は、前記入力データに相当する前記符号化画像データの
一部の処理を破棄した状態で復号し、一部が欠落した量
子化データを出力し、前記制御信号を受けた前記逆量子
化回路は、前記量子化されたデータについては、その一
部の処理を破棄した状態で逆量子化を行い、前記制御信
号を受けた後に前記可変長復号回路から出力される前記
一部が欠落した量子化データについては、破棄を行わず
に逆量子化を行って、一部が欠落した逆量子化データを
出力し、前記０データ付加手段は、前記制御信号を受
け、前記一部が欠落した逆量子化データの欠落部分の代
わりに０データを付加して前記逆スキャン変換回路に与
えることを特徴とする。 In the image decoding device according to the second aspect of the present invention, the inverse conversion means outputs the variable length decoding circuit.
Performing inverse quantization of inverse to the quantization in the quantization data,
And inverse quantizing circuit for obtaining an inverse quantized data, performing reordering of the inverse quantized data, sorted opposite Sukyande
And an inverse scan conversion circuit for obtaining the data ,
Inverse discrete cosine transformation circuit performs the inverse discrete cosine transform to the sorted data, to generate the decoded image data, the variable length decoding circuit which receives the control signal
Of the encoded image data corresponding to the input data
Amount of data that was partially decrypted with some processing discarded
The inverse quantum that outputs child data and receives the control signal
The quantizing circuit outputs one of the quantized data.
Inverse quantization is performed in the state where the processing of the
Signal output from the variable length decoding circuit after receiving the signal
Do not discard the partially quantized data
Inverse quantization is performed on the
Output, and the 0 data adding means receives the control signal.
, The part of the missing part of the inverse quantized data where the part is missing
Instead, add 0 data to the inverse scan conversion circuit.
It shall be the feature of the to obtain.

【００２１】本発明に係る請求項３記載の画像復号装置
は、前記逆変換手段が、前記可変長復号回路が出力する
前記量子化データに量子化とは逆の逆量子化を行って、
逆量子化データを得る逆量子化回路と、前記逆量子化デ
ータの並べ替えを行って、並べ替えられた逆スキャンデ
ータを得る逆スキャン変換回路とをさらに備え、前記逆
離散コサイン変換回路は、前記並べ替えられたデータに
前記逆離散コサイン変換を行って、前記復号画像データ
を生成し、前記制御信号を受けた前記可変長復号回路
は、前記入力データに相当する前記符号化画像データの
一部の処理を破棄した状態で復号し、一部が欠落した量
子化データを出力し、前記逆量子化回路は、前記可変長
復号回路から出力される前記一部が欠落した量子化デー
タを受けた場合は、一部が欠落した逆量子化データを出
力し、前記制御信号を受けた前記逆スキャン変換回路
は、前記逆量子化されたデータについては、その一部の
処理を破棄した状態で並べ替えを行い、前記制御信号を
受けた後に前記逆量子化回路から出力される一部が欠落
した逆量子化データについては、破棄を行わずに並べ替
えを行って、一部が欠落した逆スキャンデータを出力
し、前記０データ付加手段は、前記制御信号を受け、前
記一部が欠落した逆スキャンデータの欠落部分の代わり
に０データを付加して前記逆離散コサイン変換回路に与
えることを特徴とする。In the image decoding apparatus according to the third aspect of the present invention, the inverse conversion means outputs the variable length decoding circuit.
Performing inverse quantization of inverse to the quantization in the quantization data,
And inverse quantizing circuit for obtaining an inverse quantized data, performing reordering of the inverse quantized data, sorted opposite Sukyande
Anda reverse scan conversion circuit for obtaining a chromatography data, the inverse
The discrete cosine transform circuit converts the sorted data into
The variable length decoding circuit that receives the control signal by performing the inverse discrete cosine transform to generate the decoded image data
Of the encoded image data corresponding to the input data
Amount of data that was partially decrypted with some processing discarded
Outputs the sub-data, and the inverse quantization circuit outputs the variable length
The part of the quantization data output from the decoding circuit is missing.
Data, a part of the dequantized data is output.
And the inverse scan conversion circuit receiving the control signal.
For the dequantized data,
Sorting is performed with the processing discarded, and the control signals are
After receiving, part of the output from the inverse quantization circuit is missing
The dequantized data that has been sorted is sorted without being discarded.
And output the reverse scan data that is partially missing.
Then, the 0 data adding means receives the control signal,
In place of the missing part of the reverse scan data that is partially missing
To the inverse discrete cosine transform circuit by adding 0 data to
It is characterized by getting .

【００２２】本発明に係る請求項４記載の画像復号装置
は、前記制御信号が、前記入力データの一部の処理を段
階的に破棄するための少なくとも２以上の異なった制御
信号からなり、前記データ量検出手段は、前記入力バッ
ファに記憶された前記符号化画像データのデータ量に応
じて、前記２以上の異なった制御信号のいずれかを送信
する手段であることを特徴とする。According to a fourth aspect of the present invention, in the image decoding apparatus, the control signal performs a part of processing of the input data.
Consists of at least two or more different control signal for discarding the Kaiteki, the data amount detecting means, said input buffer
It is a means for transmitting any one of the two or more different control signals according to the data amount of the encoded image data stored in the file .

【００２３】本発明に係る請求項５記載の画像復号方法
は、請求項２記載の画像復号装置を用いた画像復号方法
であって、（ａ）前記入力バッファに記憶された前記符
号化画像データのデータ量を計数して、前記符号化画像
データの蓄積量を求める工程と、（ｂ）前記符号化画像
データの蓄積量が、第１の所定量を越えた場合に、前記
制御信号を送信する工程と、（ｃ）前記制御信号に基づ
いて、前記可変長復号回路において、前記符号化画像デ
ータの一部の処理を破棄した状態で復号し、一部が欠落
した量子化データを出力する工程と、（ｄ）前記制御信
号に基づいて、前記逆量子化回路において、前記量子化
されたデータについては、その一部の処理を破棄した状
態で逆量子化を行い、前記制御信号を受けた後に前記可
変長復号回路から出力される前記一部が欠落した量子化
データについては、破棄を行わずに逆量子化を行って、
一部が欠落した逆量子化データを出力する工程と、
（ｅ）前記制御信号に基づいて、前記０データ付加手段
において、前記一部が欠落した逆量子化データの欠落部
分の代わりに０データを付加した後に、前記逆スキャン
変換回路において並べ替えを行い、さらに前記逆離散コ
サイン変換回路において前記逆離散コサイン変換を行う
工程と、（ｆ）前記符号化画像データの蓄積量が、第２
の所定量より少なくなった場合に前記制御信号を停止す
る工程とを備えている。An image decoding method according to a fifth aspect of the present invention is the image decoding method using the image decoding apparatus according to the second aspect, wherein: (a) the encoded image data stored in the input buffer. And (b) transmitting the control signal when the accumulated amount of the encoded image data exceeds a first predetermined amount. And (c) in the variable length decoding circuit based on the control signal, the encoded image data is
Data is decrypted with some processing discarded, and some are missing
The step of outputting the quantized data, and (d) in the inverse quantization circuit, based on the control signal, the quantization
For the data that has been
Dequantization in the state of
Quantization lacking the part output from the variable length decoding circuit
For the data, dequantize without discarding,
A step of outputting dequantized data in which a part is missing ,
(E) The 0 data adding means based on the control signal
In the above, a part of the inverse quantized data in which the part is missing
The reverse scan after adding 0 data instead of minutes
Rearrangement is performed in the conversion circuit, and the inverse discrete code
A step of performing the inverse discrete cosine transform in a sine transform circuit ; and (f) a storage amount of the encoded image data
And the step of stopping the control signal when the amount becomes smaller than the predetermined amount.

【００２４】本発明に係る請求項６記載の画像復号方法
は、前記工程（ｄ）の後に、（ｇ）前記符号化画像デー
タの蓄積量が、前記第１の所定量よりも高く設定された
第３の所定量を越えた場合に、他の制御信号を送信する
工程と、（ｈ）前記他の制御信号に基づいて、前記可変
長復号回路において、前記符号化画像データをさらに破
棄した状態で復号する工程と、（ｉ）前記他の制御信号
に基づいて、前記逆量子化回路において、前記量子化さ
れたデータをさらに破棄した状態で逆量子化を行う工程
と、（ｊ）前記符号化画像データの蓄積量が、前記第２
の所定量より低く設定された第４の所定量よりも少なく
なった場合に、前記他の制御信号を停止する工程とをさ
らに備えている。In the image decoding method according to claim 6 of the present invention, after the step (d), (g) the accumulated amount of the encoded image data is set higher than the first predetermined amount. Transmitting another control signal when the third predetermined amount is exceeded, and (h) the variable based on the other control signal.
In the long decoding circuit , the encoded image data is further destroyed.
Decoding in the discarded state, and (i) based on the other control signal, the inverse quantization circuit performs the quantization.
Dequantization in a state where the stored data is further discarded , and (j) the accumulated amount of the encoded image data is the second
And a step of stopping the other control signal when the amount becomes smaller than the fourth predetermined amount set lower than the predetermined amount.

【００２５】本発明に係る請求項７記載の画像復号方法
は、請求項３記載の画像復号装置を用いた画像復号方法
であって、（ａ）前記入力バッファに記憶された前記符
号化画像データのデータ量を計数して、前記符号化画像
データの蓄積量を求める工程と、（ｂ）前記符号化画像
データの蓄積量が、第１の所定量を越えた場合に、前記
制御信号を送信する工程と、（ｃ）前記制御信号に基づ
いて、前記可変長復号回路において、前記符号化画像デ
ータの一部の処理を破棄した状態で復号し、一部が欠落
した量子化データを出力する工程と、（ｄ）前記制御信
号に基づいて、前記逆スキャン変換回路において、前記
逆量子化されたデータについては、その一部の処理を破
棄した状態で並べ替えを行い、前記制御信号を受けた後
に前記逆量子化回路から出力される一部が欠落した逆量
子化データについては、破棄を行わずに並べ替えを行っ
て、一部が欠落した逆スキャンデータを出力する工程
と、（ｅ）前記制御信号に基づいて、前記０データ付加
手段において、前記一部が欠落した逆スキャンデータの
欠落部分の代わりに０データを付加した後に、前記逆離
散コサイン変換回路において前記逆離散コサイン変換を
行う工程と、（ｆ）前記符号化画像データの蓄積量が、
第２の所定量より少なくなった場合に前記制御信号を停
止する工程とを備えている。An image decoding method according to a seventh aspect of the present invention is the image decoding method using the image decoding apparatus according to the third aspect, wherein (a) the encoded image data stored in the input buffer is used. And (b) transmitting the control signal when the accumulated amount of the encoded image data exceeds a first predetermined amount. And (c) in the variable length decoding circuit based on the control signal, the encoded image data is
Data is decrypted with some processing discarded, and some are missing
Outputting the quantized data, and (d) in the inverse scan conversion circuit based on the control signal,
For the inversely quantized data, some processing is broken.
After sorting in the discarded state and receiving the control signal
The inverse quantity output from the inverse quantization circuit
For child data, sort without discarding
And outputting the reverse scan data partially missing , and (e) adding the 0 data based on the control signal.
In the means, the reverse scan data in which the part is missing
After adding 0 data instead of the missing part, the reverse separation is performed.
A step of performing the inverse discrete cosine transform in a scattered cosine transform circuit, and (f) the amount of accumulated encoded image data is
Stopping the control signal when it becomes less than a second predetermined amount.

【００２６】本発明に係る請求項８記載の画像復号方法
は、前記工程（ｄ）の後に、（ｇ）前記符号化画像デー
タの蓄積量が、前記第１の所定量よりも高く設定された
第３の所定量を越えた場合に、他の制御信号を送信する
工程と、（ｈ）前記他の制御信号に基づいて、前記可変
長復号回路において、前記符号化画像データをさらに破
棄した状態で復号する工程と、（ｉ）前記他の制御信号
に基づいて、前記逆スキャン変換回路において、前記逆
量子化されたデータをさらに破棄した状態で並べ替える
工程と、（ｊ）前記符号化画像データの蓄積量が、前記
第２の所定量より低く設定された第４の所定量よりも少
なくなった場合に、前記他の制御信号を停止する工程と
をさらに備えている。In the image decoding method according to claim 8 of the present invention, after the step (d), (g) the accumulated amount of the encoded image data is set to be higher than the first predetermined amount. Transmitting another control signal when the third predetermined amount is exceeded, and (h) the variable based on the other control signal.
In the long decoding circuit , the encoded image data is further destroyed.
A step of decoding at disposal state, on the basis of (i) the other control signal, in the reverse scan conversion circuit, the reverse
A step of rearranging the quantized data in a state of being further discarded , and (j) a storage amount of the encoded image data is lower than a fourth predetermined amount set lower than the second predetermined amount. And the step of stopping the other control signal when the number becomes small.

【００２７】[0027]

【作用】本発明に係る請求項１記載の画像復号装置によ
れば、データ量検出手段は、入力バッファに記憶された
符号化画像データのデータ量が所定量を越えたことを検
出した場合には、処理対象として入力された入力データ
の一部の処理を破棄する制御信号を、少なくとも可変長
復号回路に与えるので、逆変換手段における符号化画像
データの取扱い時間が短縮される。また、制御信号を受
け、逆変換手段において、少なくとも逆離散コサイン変
換を行うまでに、処理の破棄によって欠落したデータの
代わりに０データを付加す０データ付加手段とを備えて
いるので、符号化画像データの形式上の不備を防止する
ことができる。According to the image decoding apparatus of the first aspect of the present invention, the data amount detecting means detects when the data amount of the encoded image data stored in the input buffer exceeds a predetermined amount. Is the input data input as the processing target
Control signal to discard some processing of at least variable length
Since it is given to the decoding circuit, the time for handling the encoded image data in the inverse conversion means is shortened. It also receives control signals.
In the inverse transformation means, at least the inverse discrete cosine transformation
Before the conversion, since it is provided with 0 data adding means for adding 0 data in place of the data which is lost due to the discarding of the processing, it is possible to prevent the format error of the encoded image data. it can.

【００２８】本発明に係る請求項２記載の画像復号装置
によれば、制御信号を、可変長復号回路だけでなく逆量
子化回路にも与えるので、可変長復号回路および逆量子
化回路での画像データの復号および逆量子化に費やす時
間が短縮される。According to the image decoding apparatus of the second aspect of the present invention, the control signal is transmitted not only to the variable length decoding circuit but also to the inverse amount.
The variable length decoding circuit and inverse quantum
The time spent for decoding and dequantizing the image data in the digitizing circuit is shortened.

【００２９】本発明に係る請求項３記載の画像復号装置
によれば、制御信号を、可変長復号回路だけでなく逆ス
キャン変換回路にも与えるので、可変長復号回路および
逆スキャン変換回路での画像データの復号および逆スキ
ャン変換に費やす時間が短縮される。According to the image decoding apparatus of the third aspect of the present invention, the control signal is transmitted not only to the variable length decoding circuit but also to the inverse block.
Since it is also given to the can conversion circuit, the variable length decoding circuit and
The time spent for decoding image data and performing reverse scan conversion in the reverse scan conversion circuit is reduced.

【００３０】本発明に係る請求項４記載の画像復号装置
によれば、入力バッファに記憶された符号化画像データ
のデータ量に応じて、制御信号を使い分けることで、符
号化画像データの削減量を調整することができる。According to the image decoding apparatus of the fourth aspect of the present invention, the control signal is selectively used according to the data amount of the encoded image data stored in the input buffer , thereby reducing the encoded image data. Can be adjusted.

【００３１】本発明に係る請求項５記載の画像復号方法
によれば、画像データの復号および逆量子化に費やす時
間を短縮することができる。According to the image decoding method of the fifth aspect of the present invention, it is possible to shorten the time spent for decoding and inverse quantization of image data.

【００３２】本発明に係る請求項６記載の画像復号方法
によれば、入力バッファに記憶された符号化画像データ
のデータ量が減少しない場合に、他の制御信号に基づい
て、可変長復号回路において符号化画像データをさらに
破棄した状態で復号するとともに逆量子化回路におい
て、データをさらに破棄した状態で逆量子化を行うの
で、符号化画像データの削減量を調整しつつ、画像デー
タの復号および逆量子化に費やす時間を短縮することが
できる。According to the image decoding method of the sixth aspect of the present invention, when the data amount of the encoded image data stored in the input buffer does not decrease, the variable length decoding circuit is based on another control signal. In the encoded image data
Decode in the discarded state and put it in the inverse quantization circuit
Then, the inverse quantization is performed in a state where the data is further discarded, so that it is possible to reduce the time spent for the decoding and the inverse quantization of the image data while adjusting the reduction amount of the encoded image data. .

【００３３】本発明に係る請求項７記載の画像復号方法
によれば、画像データの復号および逆スキャン変換に費
やす時間を短縮することができる。According to the image decoding method of the seventh aspect of the present invention, it is possible to shorten the time spent for the decoding of image data and the inverse scan conversion.

【００３４】本発明に係る請求項８記載の画像復号方法
によれば、入力バッファに記憶された符号化画像データ
のデータ量が減少しない場合に、他の制御信号に基づい
て、前記可変長復号回路において符号化画像データをさ
らに破棄した状態で復号するとともに、逆スキャン変換
回路において逆量子化されたデータをさらに破棄した状
態で並べ替えるので、符号化画像データの削減量を調整
しつつ、画像データの復号および逆スキャン変換に費や
す時間を短縮することができる。According to the image decoding method of the eighth aspect of the present invention, when the data amount of the coded image data stored in the input buffer does not decrease, the variable length decoding is performed based on another control signal. The circuit stores encoded image data.
With decoding while discarded et al., Shape and further discards the data Oite inverse quantization in the inverse scan converter
Since the rearrangement is performed according to the state, it is possible to shorten the time spent for decoding and reverse scan conversion of image data while adjusting the reduction amount of encoded image data.

【００３５】[0035]

【実施例】【Example】

＜Ａ．第１実施例＞ ＜Ａ−１．装置の全体構成＞図１は本発明の第１実施例
である画像復号装置１００の構成を示すブロック図であ
る。図１において、図１２で説明した従来の画像復号装
置にオーバーフロー検出器１０および０データ発生器１
１が新たに付加されている。<A. First Example><A-1. Overall Configuration of Apparatus> FIG. 1 is a block diagram showing the configuration of an image decoding apparatus 100 which is a first embodiment of the present invention. In FIG. 1, an overflow detector 10 and a 0 data generator 1 are added to the conventional image decoding apparatus described in FIG.
1 is newly added.

【００３６】オーバーフロー検出器１０が入力バッファ
回路５、可変長復号回路６、逆量子化回路７、０データ
発生器１１に接続され、また、０データ発生器１１は逆
量子化回路７の出力とともに、逆スキャン変換回路８に
接続されている。その他の構成は従来の画像復号装置と
同様なので、重複する構成の説明は省略する。The overflow detector 10 is connected to the input buffer circuit 5, the variable length decoding circuit 6, the dequantization circuit 7, and the 0 data generator 11, and the 0 data generator 11 together with the output of the dequantization circuit 7 , And the inverse scan conversion circuit 8. Since other configurations are similar to those of the conventional image decoding apparatus, description of the duplicate configurations will be omitted.

【００３７】＜Ａ−２．装置の部分構成＞オーバーフロ
ー検出器１０は、入力バッファ回路５内の符号化データ
の量を検出し、入力バッファ回路５の符号化データの量
が、例えばバッファ容量の９０％を越えた場合には、オ
ーバーフローの前兆を告知する信号としてオーバーフロ
ー信号を可変長復号回路６、逆量子化回路７、０データ
発生器１１に伝達する。また、アンダーフローを避ける
ため、入力バッファ回路５のデータ量がバッファ容量の
３０％より少なくなったら、オーバーフロー信号を取り
消すように構成されている。<A-2. Partial Configuration of Device> The overflow detector 10 detects the amount of encoded data in the input buffer circuit 5, and when the amount of encoded data in the input buffer circuit 5 exceeds, for example, 90% of the buffer capacity. An overflow signal is transmitted to the variable length decoding circuit 6, the dequantization circuit 7, and the 0 data generator 11 as a signal notifying the precursor of overflow. Further, in order to avoid an underflow, the overflow signal is canceled when the data amount of the input buffer circuit 5 becomes less than 30% of the buffer capacity.

【００３８】オーバーフロー検出器１０の構成の一例と
しては、カウンタ回路を備え、入力バッファ回路５に符
号化データの１つが入力されるごとにカウンタ回路をイ
ンクリメントし、同時に、入力バッファ回路５から出力
されるごとにカウンタ回路をデクリメントさせる方法な
どが考えられる。この場合、予め入力バッファ回路５の
バッファ容量の９０％に相当するカウント数を設定し、
該カウント数との比較を行って、オーバーフロー信号の
出力タイミングを決定する方法などがある。As an example of the configuration of the overflow detector 10, a counter circuit is provided, and the counter circuit is incremented each time one of the encoded data is input to the input buffer circuit 5, and at the same time, output from the input buffer circuit 5. A method of decrementing the counter circuit every time is conceivable. In this case, a count number corresponding to 90% of the buffer capacity of the input buffer circuit 5 is set in advance,
There is a method of determining the output timing of the overflow signal by making a comparison with the count number.

【００３９】可変長復号回路６は、オーバーフロー信号
を受け取っている間は、符号化データのブロックの中の
６４個のデータのうち、例えば４０番目のデータまでし
か可変長復号処理を行わず、４１番目以降のデータにつ
いては処理を打切って、次の符号化データブロックの処
理に取りかかるように構成されている。While the overflow signal is being received, the variable length decoding circuit 6 performs the variable length decoding process only up to, for example, the 40th data of the 64 pieces of data in the block of encoded data. For the data after the th, the processing is terminated, and the processing of the next encoded data block is started.

【００４０】逆量子化回路７は、オーバーフロー信号を
受け取っている間は、符号化データのブロックの中の６
４個のデータのうち、例えば４０番目のデータまでしか
逆量子化処理を行わず、４１番目以降のデータについて
は破棄して、次の符号化データブロックの処理に取りか
かるように構成されている。The inverse quantization circuit 7 receives 6 bits in the block of encoded data while receiving the overflow signal.
Of the four data, for example, the dequantization process is performed only up to the 40th data, the 41st and subsequent data are discarded, and the process of the next encoded data block is started.

【００４１】０データ発生器１１は、逆スキャン変換回
路８から未処理の４１番目以降のデータが出力されるタ
イミングに合わせて、０データを出力し、４１番目以降
のデータとして符号化データブロックに付加するように
構成されている。The 0 data generator 11 outputs 0 data at the timing at which the unprocessed 41st and subsequent data are output from the inverse scan conversion circuit 8 and outputs them to the encoded data block as the 41st and subsequent data. It is configured to add.

【００４２】また、逆量子化回路７は、入力バッファ回
路５のデータ量がバッファ容量の３０％より少なってオ
ーバーフロー信号が取り消されれば、逆量子化回路７は
符号化データのブロックの全データに対しての逆量子化
処理を再開するように構成されている。Further, if the data amount of the input buffer circuit 5 is less than 30% of the buffer capacity and the overflow signal is canceled, the inverse quantization circuit 7 determines that all the data of the block of the encoded data. Is configured to restart the inverse quantization process for.

【００４３】＜Ａ−３．装置動作＞次に本実施例の動作
のアルゴリズムをフローチャートとして図２に示す。オ
ーバーフロー検出器１０は、ステップＳ１０において、
入力バッファ回路５に蓄積された符号化データの蓄積量
がバッファ容量の９０％以上となり、オーバーフロー状
態に近づいたことを検出すると、次に、ステップＳ１１
において、オーバーフロー信号を出力して、可変長復号
回路６、逆量子化回路７、０データ発生器１１に伝達す
る。<A-3. Device Operation> Next, FIG. 2 is a flow chart showing an algorithm of the operation of the present embodiment. In step S10, the overflow detector 10
When it is detected that the amount of coded data accumulated in the input buffer circuit 5 becomes 90% or more of the buffer capacity and the overflow state is approached, then step S11 is performed.
At, the overflow signal is output and transmitted to the variable length decoding circuit 6, the inverse quantization circuit 7, and the 0 data generator 11.

【００４４】オーバーフロー信号を受けた可変長復号回
路６は、符号化データブロックの４０番目のデータまで
は可変長復号処理を行い、４１番目以降のデータを破棄
して、４０番目までのデータを逆量子化回路７に向けて
出力し、入力バッファ回路５から次の符号化データブロ
ックを受け取る（ステップＳ１２）。Upon receiving the overflow signal, the variable length decoding circuit 6 performs variable length decoding processing up to the 40th data of the encoded data block, discards the 41st and subsequent data, and reverses the 40th data. It outputs to the quantization circuit 7 and receives the next encoded data block from the input buffer circuit 5 (step S12).

【００４５】オーバーフロー信号を受けた逆量子化回路
７は、符号化データブロックの４０番目のデータまでは
逆量子化処理を行い、４１番目以降のデータについては
処理を打切って、４１番目以降のデータが存在しない８
×８行列の符号化データブロックとして逆スキャン変換
回路８に出力し可変長復号回路６から次の符号化データ
ブロックを受け取る（ステップＳ１３）。Upon receiving the overflow signal, the dequantization circuit 7 performs dequantization processing up to the 40th data of the encoded data block, aborts the processing for the 41st and subsequent data, and ends the 41st and subsequent data. There is no data 8
The encoded data block of x8 matrix is output to the inverse scan conversion circuit 8 and the next encoded data block is received from the variable length decoding circuit 6 (step S13).

【００４６】ここで、４１番目以降のデータの破棄は、
オーバーフロー信号を受けた時点で、逆量子化回路７内
に存在していた符号化データブロック、あるいは、オー
バーフロー信号を受けた時点では、可変長復号回路６か
らすでに出力されていた符号化データブロックに対して
施される動作である。なぜなら、オーバーフロー信号を
受けた後に可変長復号回路６が出力する符号化データブ
ロックには、４１番目以降のデータは存在しないので、
データの破棄を行う必要はないからである。Here, the destruction of the 41st and subsequent data is as follows:
At the time of receiving the overflow signal, the encoded data block existing in the inverse quantization circuit 7 or at the time of receiving the overflow signal is changed to the encoded data block already output from the variable length decoding circuit 6. It is an operation performed on the other hand. This is because the encoded data block output by the variable length decoding circuit 6 after receiving the overflow signal does not include the 41st and subsequent data,
This is because it is not necessary to discard the data.

【００４７】次に、ステップＳ１４として、０データ発
生器１１は逆量子化回路７から４１番目以降のデータが
出力されるタイミングに合わせて、０データを出力し、
４１番目以降のデータとして０データを付加して、逆ス
キャン変換回路８に入力する。Next, in step S14, the 0-data generator 11 outputs 0-data at the timing at which the dequantization circuit 7 outputs the 41st and subsequent data,
0 data is added as the 41st and subsequent data and input to the inverse scan conversion circuit 8.

【００４８】このように、可変長復号回路６が符号化デ
ータブロックの４１番目以降を破棄し、可変長復号処理
を行わないので、逆量子化回路７に符号化データを出力
する速度も速くなり、逆量子化回路７も符号化データブ
ロックの４０番目までのデータに対して逆量子化処理を
行えばよいので、逆量子化の演算に時間を要する逆量子
化回路７の処理速度は速くなる。したがって、可変長復
号回路６が入力バッファ回路５から符号化データブロッ
クを受ける速度が速くなり、入力バッファ回路５に蓄積
された符号化データの蓄積量が減少することになる。こ
のような処理を符号化データブロックの幾つかに渡って
継続して行うと、入力バッファ回路５の符号化データの
蓄積量が徐々に減少する。In this way, the variable length decoding circuit 6 discards the 41st and subsequent parts of the encoded data block and does not perform the variable length decoding process, so that the speed at which the encoded data is output to the inverse quantization circuit 7 is also increased. Since the inverse quantization circuit 7 also needs to perform the inverse quantization processing on the data up to the 40th of the encoded data block, the processing speed of the inverse quantization circuit 7 which requires a long time for the operation of the inverse quantization becomes faster. . Therefore, the variable length decoding circuit 6 receives the encoded data block from the input buffer circuit 5 at a higher speed, and the amount of encoded data stored in the input buffer circuit 5 is reduced. When such processing is continuously performed over some of the encoded data blocks, the amount of accumulated encoded data in the input buffer circuit 5 gradually decreases.

【００４９】オーバーフロー検出器１０は、ステップＳ
１５において、入力バッファ回路５に蓄積された符号化
データの蓄積量がバッファ容量の３０％以下となり、ア
ンダーフロー状態に近づいたことを検出すると、ステッ
プＳ１６において、オーバーフロー信号の伝達を停止す
る。このときから、可変長復号回路６および逆量子化回
路７は、符号化データブロックの４１番目以降のデータ
を破棄する動作を停止し、符号化データブロックの全デ
ータに対して、可変長復号処理および逆量子化処理を再
開する（ステップＳ１７）。The overflow detector 10 performs step S
When it is detected in 15 that the amount of encoded data accumulated in the input buffer circuit 5 is 30% or less of the buffer capacity and the underflow state is approaching, the transmission of the overflow signal is stopped in step S16. From this time, the variable length decoding circuit 6 and the dequantization circuit 7 stop the operation of discarding the 41st and subsequent data of the encoded data block, and perform the variable length decoding process on all the data of the encoded data block. And the inverse quantization process is restarted (step S17).

【００５０】このような一連の動作を繰り返すことによ
り、従来の画像復号装置ではオーバーフローが生じる場
合でも、オーバーフローを防止することができ、また、
オーバーフローが生じた場合でも、速やかに回復するこ
とができ、こま落とし機能を備えている場合でも、こま
落としされる画像データブロック数を最小限に抑えるこ
とができる。By repeating such a series of operations, it is possible to prevent the overflow even if the conventional image decoding apparatus causes the overflow, and
Even if an overflow occurs, it is possible to recover quickly, and even if it has a frame dropping function, it is possible to minimize the number of image data blocks dropped.

【００５１】＜Ｂ．第２実施例＞ ＜Ｂ−１．装置の全体構成＞図３は本発明の第２の実施
例である画像復号装置２００の構成を示すブロック図で
ある。図３において、基本的な装置構成は第１の実施例
として図１に示した画像復号装置１００と同様である
が、オーバーフロー検出器１０が逆スキャン変換回路８
に接続されている点が第１実施例とは異なる。<B. Second Example><B-1. Overall Configuration of Apparatus> FIG. 3 is a block diagram showing the configuration of an image decoding apparatus 200 which is a second embodiment of the present invention. In FIG. 3, the basic device configuration is the same as that of the image decoding device 100 shown in FIG. 1 as the first embodiment, but the overflow detector 10 includes the inverse scan conversion circuit 8.
Is different from that of the first embodiment.

【００５２】図１を用いて説明した第１実施例では、オ
ーバーフロー検出器１０がオーバーフロー発生の前兆を
検出すると、オーバーフロー信号を可変長復号回路６お
よび逆量子化回路７に伝達し、可変長復号回路６におけ
る符号化データブロック内のデータ処理を途中で打ち切
り、それ以降のデータを破棄するとともに、逆量子化回
路７における、符号化データブロック内のデータ処理を
途中で打ち切り、それ以降のデータについては強制的に
０データを付加していた。In the first embodiment described with reference to FIG. 1, when the overflow detector 10 detects a precursor of overflow, the overflow signal is transmitted to the variable length decoding circuit 6 and the inverse quantization circuit 7, and the variable length decoding is performed. The data processing in the encoded data block in the circuit 6 is aborted midway, the subsequent data is discarded, the data processing in the encoded data block in the inverse quantization circuit 7 is aborted midway, and the subsequent data is discarded. Had forcibly added 0 data.

【００５３】本実施例では、オーバーフロー検出器１０
がオーバーフロー発生の前兆を検出すると、入力バッフ
ァ回路５内の符号化データの蓄積量に応じたオーバーフ
ロー信号を、可変長復号回路６および逆スキャン変換回
路８に伝達し、可変長復号回路６における符号化データ
ブロック内のデータ処理を途中で打ち切り、それ以降の
データを破棄するとともに、逆スキャン変換回路８にお
ける、符号化データブロック内のデータ処理を途中で打
ち切り、それ以降のデータについては強制的に０データ
を付加する。このとき、オーバーフロー信号を入力バッ
ファ回路５内の符号化データの蓄積量に応じて使い分け
ることで、可変長復号回路６および逆スキャン変換回路
８における、符号化データブロック内の可変長復号処理
および逆スキャン変換処理の打ち切り位置を変更するこ
とを特徴とする。In this embodiment, the overflow detector 10
Detects a sign of occurrence of overflow, it transmits an overflow signal according to the amount of accumulated encoded data in the input buffer circuit 5 to the variable length decoding circuit 6 and the inverse scan conversion circuit 8, and the code in the variable length decoding circuit 6 is encoded. The data processing in the encoded data block is aborted midway, the subsequent data is discarded, the data processing in the encoded data block in the inverse scan conversion circuit 8 is aborted midway, and the subsequent data is forcibly forced. 0 data is added. At this time, the overflow signal is selectively used according to the amount of accumulated encoded data in the input buffer circuit 5, so that the variable length decoding circuit 6 and the inverse scan conversion circuit 8 perform variable length decoding processing and inverse decoding in the encoded data block. It is characterized in that the cut-off position of the scan conversion process is changed.

【００５４】＜Ｂ−２．装置の部分構成＞オーバーフロ
ー検出器１０は、入力バッファ回路５に蓄積された符号
化データがバッファ容量の８０％を越えたことを検出す
ると、オーバーフロー信号Ａを可変長復号回路６および
逆スキャン変換回路８および０データ発生器１１に対し
て出力する。さらに、符号化データが蓄積され、入力バ
ッファ回路５のバッファ容量の９０％を越えた場合に
は、オーバーフロー信号Ａに代えて、オーバーフロー信
号Ｂを可変長復号回路６および逆スキャン変換回路８お
よび０データ発生器１１に対して出力する構成となって
いる。<B-2. Partial configuration of apparatus> When the overflow detector 10 detects that the encoded data accumulated in the input buffer circuit 5 exceeds 80% of the buffer capacity, it outputs the overflow signal A to the variable length decoding circuit 6 and the inverse scan conversion circuit. Output to 8 and 0 data generator 11. Furthermore, when the encoded data is accumulated and exceeds 90% of the buffer capacity of the input buffer circuit 5, the overflow signal B is replaced with the variable length decoding circuit 6 and the inverse scan conversion circuits 8 and 0 instead of the overflow signal A. The data is output to the data generator 11.

【００５５】また、オーバーフロー信号Ｂを出力してい
るときに、入力バッファ回路５に蓄積された符号化デー
タのデータ量がバッファ容量の６０％より少なくなった
場合には、オーバーフローレベル信号Ａに切り替え、オ
ーバーフロー信号Ａを出力しているときに、入力バッフ
ァ回路５に蓄積された符号化データのデータ量がバッフ
ァ容量の３０％より少なくなった場合には、オーバーフ
ロー信号Ａを停止する。When the overflow signal B is being output and the amount of encoded data accumulated in the input buffer circuit 5 is less than 60% of the buffer capacity, the overflow level signal A is switched to. When the overflow signal A is being output and the amount of encoded data accumulated in the input buffer circuit 5 is less than 30% of the buffer capacity, the overflow signal A is stopped.

【００５６】可変長復号回路６は、オーバーフロー信号
Ａを受け取っている間は、符号化データのブロックの中
の６４個のデータのうち、例えば５０番目のデータまで
しか可変長復号処理を行わず、５１番目以降のデータに
ついては処理を打切って、次の符号化データブロックの
処理に取りかかるように構成されている。While receiving the overflow signal A, the variable length decoding circuit 6 performs the variable length decoding process only up to, for example, the 50th data out of 64 data in the block of encoded data. The processing is aborted for the 51st and subsequent data, and the processing of the next encoded data block is started.

【００５７】また、オーバーフロー信号Ｂを受け取って
いる間は、符号化データブロックの中の６４個のデータ
のうち、例えば４５番目のデータまでしか可変長復号処
理を行わず、４６番目以降のデータについては処理を打
切って、次の符号化データブロックの処理に取りかか
る。逆スキャン変換回路８は、オーバーフロー信号Ａが
与えられている間は、符号化データのブロックの５０番
目のデータまでは逆スキャン変換を行い、５０番目のデ
ータの処理が終わると、５１番目以降のデータについて
は処理を打切って、逆量子化回路７から送られる次の符
号化データブロックの処理に取りかかる。While the overflow signal B is being received, the variable-length decoding process is performed only up to, for example, the 45th data out of the 64 data in the coded data block, and the 46th and subsequent data are processed. Aborts the process and begins processing the next encoded data block. The inverse scan conversion circuit 8 performs inverse scan conversion up to the 50th data of the block of encoded data while the overflow signal A is being given, and when the processing of the 50th data is completed, the 51st and subsequent data are processed. With respect to the data, the processing is terminated, and the processing of the next encoded data block sent from the inverse quantization circuit 7 is started.

【００５８】また、オーバーフロー信号Ｂが与えられて
いる間は符号化データブロックの４５番目のデータまで
は逆スキャン変換を行い、４５番目のデータの処理が終
わると、４６番目以降のデータは無視して、逆量子化回
路７から送られる次のブロックの符号化データの処理に
取りかかる。Further, while the overflow signal B is given, the reverse scan conversion is performed up to the 45th data of the encoded data block, and when the processing of the 45th data is finished, the 46th and subsequent data are ignored. Then, the encoded data of the next block sent from the inverse quantization circuit 7 is processed.

【００５９】０データ発生器１１は、逆スキャン変換回
路８から未処理の４６番目以降あるいは５１番目以降の
データが出力されるタイミングに合わせて、０データを
出力し、４６番目以降あるいは５１番目以降のデータと
して符号化データブロックに付加するように構成されて
いる。The 0 data generator 11 outputs 0 data at the timing at which the unprocessed 46th and subsequent data or the 51st and subsequent data is output from the inverse scan conversion circuit 8, and the 46th and subsequent and 51st and subsequent data are output. Is added to the encoded data block.

【００６０】＜Ｂ−３．装置動作＞次に本実施例の動作
のアルゴリズムをフローチャートとして図４〜図６に示
す。図４に示すように、オーバーフロー検出器１０は、
ステップＳ２０において、入力バッファ回路５に蓄積さ
れた符号化データの蓄積量がバッファ容量の８０％以上
となり、オーバーフロー状態に近づいたことを検出する
と、次に、ステップＳ２１において、オーバーフロー信
号Ａを出力して、可変長復号回路６、逆スキャン変換回
路８、０データ発生器１１に伝達する。<B-3. Device Operation> Next, an algorithm of the operation of the present embodiment is shown as a flow chart in FIGS. As shown in FIG. 4, the overflow detector 10
In step S20, when it is detected that the amount of encoded data accumulated in the input buffer circuit 5 becomes 80% or more of the buffer capacity and the overflow state is approached, next, in step S21, the overflow signal A is output. And transmits it to the variable length decoding circuit 6, the inverse scan conversion circuit 8 and the 0 data generator 11.

【００６１】オーバーフロー信号Ａを受けた可変長復号
回路６は、符号化データブロックの５０番目のデータま
では可変長復号処理を行い、５１番目以降のデータを破
棄して、５１番目以降のデータが存在しない８×８行列
の符号化データブロックとして逆量子化回路７に出力
し、入力バッファ回路５から次の符号化データブロック
を受け取る（ステップＳ２２）。Upon receiving the overflow signal A, the variable length decoding circuit 6 performs the variable length decoding process up to the 50th data of the encoded data block, discards the 51st data and thereafter, and the 51st data and later The coded data block of the nonexistent 8 × 8 matrix is output to the inverse quantization circuit 7, and the next coded data block is received from the input buffer circuit 5 (step S22).

【００６２】オーバーフロー信号Ａを受けた逆スキャン
変換回路８は、符号化データブロックの５０番目のデー
タまでは逆スキャン変換処理を行い、５１番目以降のデ
ータについては処理を打切って出力し、逆量子化回路７
から次の符号化データブロックを受け取る（ステップＳ
２３）。なお、逆量子化回路７における逆量子化処理は
可変長復号回路６から与えられた符号化データのすべて
について施される。Upon receiving the overflow signal A, the inverse scan conversion circuit 8 performs the inverse scan conversion processing up to the 50th data of the encoded data block, aborts the processing for the 51st and subsequent data, and outputs the inverse data. Quantization circuit 7
Receive the next encoded data block from (step S
23). The inverse quantization process in the inverse quantization circuit 7 is performed on all the encoded data given from the variable length decoding circuit 6.

【００６３】ここで、５１番目以降のデータの処理を打
切る動作は、オーバーフロー信号Ａを受けた時点で、逆
スキャン変換回路８内に存在している符号化データブロ
ック、可変長復号回路６からすでに出力されている符号
化データブロック、逆量子化回路７内に存在している符
号化データブロック、逆量子化回路７からすでに出力さ
れている符号化データブロックに対して施される動作で
ある。なぜなら、オーバーフロー信号を受けた後に可変
長復号回路６が出力する符号化データブロックには、５
１番目以降のデータは存在しないので、データの無視を
行う必要はないからである。Here, the operation of aborting the processing of the 51st and subsequent data is performed from the encoded data block and the variable length decoding circuit 6 existing in the inverse scan conversion circuit 8 when the overflow signal A is received. This is an operation performed on a coded data block already output, a coded data block existing in the dequantization circuit 7, and a coded data block already output from the dequantization circuit 7. . This is because the encoded data block output by the variable length decoding circuit 6 after receiving the overflow signal has 5
This is because there is no need to ignore the data since the first and subsequent data do not exist.

【００６４】次に、ステップＳ２４として、０データ発
生器１１は、逆スキャン変換回路８から未処理の５１番
目以降のデータが出力されるタイミングに合わせて、０
データを出力し、５１番目以降のデータとして０データ
を付加して、ＩＤＣＴ回路に入力する。Next, in step S24, the 0-data generator 11 sets the 0-data generator 0 to 0 in synchronization with the timing at which the unprocessed 51st and subsequent data are output.
The data is output, 0 data is added as the 51st and subsequent data, and the data is input to the IDCT circuit.

【００６５】このように、可変長復号回路６が符号化デ
ータブロックの５１番目以降のデータを破棄し、逆スキ
ャン変換回路８において、符号化データブロックの５１
番目以降のデータを逆スキャン変換処理しないことによ
っても、入力バッファ回路５に蓄積された符号化データ
の蓄積量が減少せず、さらに増加して、バッファ容量の
９０％以上となったことをオーバーフロー検出器１０が
検出すると（ステップＳ２５）、次に、ステップＳ２６
において、オーバーフロー信号Ｂを出力して、可変長復
号回路６、逆スキャン変換回路８、０データ発生器１１
に伝達する。In this way, the variable length decoding circuit 6 discards the 51st and subsequent data of the encoded data block, and the inverse scan conversion circuit 8 discards the 51st data of the encoded data block.
Even if the reverse scan conversion processing is not performed on the data after the th, the accumulated amount of the encoded data accumulated in the input buffer circuit 5 does not decrease, and further increases to 90% or more of the buffer capacity. When the detector 10 detects (step S25), then step S26
At, the overflow signal B is output and the variable length decoding circuit 6, the inverse scan conversion circuit 8 and the 0 data generator 11 are output.
Communicate to.

【００６６】図５に示すように、オーバーフロー信号Ｂ
を受けた可変長復号回路６は、符号化データブロックの
４５番目のデータまでは可変長復号処理を行い、４６番
目以降のデータを破棄して、逆量子化回路７に向けて出
力し、入力バッファ回路５から次の符号化データブロッ
クを受け取る（ステップＳ２７）。As shown in FIG. 5, the overflow signal B
The variable length decoding circuit 6 that has received the variable length decoding process performs the variable length decoding process up to the 45th data of the encoded data block, discards the 46th and subsequent data, and outputs the data to the dequantization circuit 7 for input. The next encoded data block is received from the buffer circuit 5 (step S27).

【００６７】オーバーフロー信号Ｂを受けた逆スキャン
変換回路８は、符号化データブロックの４５番目のデー
タまでは逆スキャン変換処理を行い、４６番目以降のデ
ータについては処理を打切って出力し、逆量子化回路７
から次の符号化データブロックを受け取る（ステップＳ
２８）。なお、逆量子化回路７における逆量子化処理は
可変長復号回路６から与えられた符号化データのすべて
について施される。Upon receiving the overflow signal B, the inverse scan conversion circuit 8 performs the inverse scan conversion processing up to the 45th data of the encoded data block, aborts the processing for the 46th and subsequent data, and outputs the inverse data. Quantization circuit 7
Receive the next encoded data block from (step S
28). The inverse quantization process in the inverse quantization circuit 7 is performed on all the encoded data given from the variable length decoding circuit 6.

【００６８】ここで、４６番目以降のデータを無視する
動作は、オーバーフロー信号Ｂを受けた時点で、逆スキ
ャン変換回路８内に存在している符号化データブロッ
ク、可変長復号回路６からすでに出力されている符号化
データブロック、逆量子化回路７内に存在している符号
化データブロック、逆量子化回路７からすでに出力され
ている符号化データブロックに対して施される動作であ
る。なぜなら、オーバーフロー信号を受けた後に可変長
復号回路６が出力する符号化データブロックには、４６
番目以降のデータは存在しないので、データの処理を打
切る必要はないからである。Here, the operation of ignoring the 46th and subsequent data is such that the encoded data block existing in the inverse scan conversion circuit 8 and the variable length decoding circuit 6 have already output when the overflow signal B is received. These are the operations performed on the encoded data block that has been generated, the encoded data block that exists in the inverse quantization circuit 7, and the encoded data block that has already been output from the inverse quantization circuit 7. This is because the encoded data block output by the variable length decoding circuit 6 after receiving the overflow signal has 46
This is because there is no data after the th, and it is not necessary to terminate the processing of the data.

【００６９】次に、ステップＳ２９として、０データ発
生器１１は、逆スキャン変換回路８から未処理の４６番
目以降のデータが出力されるタイミングに合わせて、０
データを出力し、４６番目以降のデータとして０データ
を付加して、ＩＤＣＴ回路に入力する。Next, in step S29, the 0-data generator 11 sets 0-data in synchronization with the timing at which the unprocessed 46th and subsequent data are output from the inverse scan conversion circuit 8.
The data is output, 0 data is added as the 46th and subsequent data, and the data is input to the IDCT circuit.

【００７０】このように、可変長復号回路６が符号化デ
ータブロックの４６番目以降のデータを破棄し、逆スキ
ャン変換回路８において、符号化データブロックの４６
番目以降のデータについては逆スキャン変換処理を施さ
ないことによって、入力バッファ回路５に蓄積された符
号化データの蓄積量が減少し、バッファ容量の６０％以
下となったことをオーバーフロー検出器１０が検出する
と（ステップＳ３０）、ステップＳ３１において、オー
バーフロー信号Ｂをオーバーフロー信号Ａに切り替え
る。In this way, the variable length decoding circuit 6 discards the 46th and subsequent data of the encoded data block, and the inverse scan conversion circuit 8 outputs the 46th encoded data block.
By not performing the reverse scan conversion process on the data after the th, the overflow detector 10 informs that the storage amount of the encoded data stored in the input buffer circuit 5 is reduced to 60% or less of the buffer capacity. If detected (step S30), the overflow signal B is switched to the overflow signal A in step S31.

【００７１】オーバーフロー信号Ａに切り替った後は、
ステップＳ２２〜ステップＳ２４の動作を繰り返し、オ
ーバーフロー検出器１０が、ステップＳ２５において、
入力バッファ回路５に蓄積された符号化データの蓄積量
がバッファ容量の９０％より少なくなったことを検出
し、かつ、図６に示すように、ステップＳ３２におい
て、入力バッファ回路５に蓄積された符号化データの蓄
積量がバッファ容量の５０％以下となったことを検出す
ると、ステップＳ３３においてオーバーフロー信号Ａを
停止し、符号化データブロックの全データに対して、可
変長復号処理および逆スキャン変換処理を再開する（ス
テップＳ３４）。After switching to the overflow signal A,
The operations of steps S22 to S24 are repeated, and the overflow detector 10
It is detected that the amount of encoded data accumulated in the input buffer circuit 5 is less than 90% of the buffer capacity, and as shown in FIG. 6, the accumulated amount is accumulated in the input buffer circuit 5 in step S32. When it is detected that the accumulated amount of encoded data is 50% or less of the buffer capacity, the overflow signal A is stopped in step S33, and the variable length decoding process and the inverse scan conversion are performed on all the data of the encoded data block. The process is restarted (step S34).

【００７２】なお、ステップＳ３２において、入力バッ
ファ回路５に蓄積された符号化データの蓄積量がバッフ
ァ容量の５０％より多い場合には、再度ステップＳ２２
からステップＳ２４の動作を繰り返す。If the amount of encoded data stored in the input buffer circuit 5 is greater than 50% of the buffer capacity in step S32, step S22 is performed again.
Then, the operation of step S24 is repeated.

【００７３】このような一連の動作を繰り返すことによ
り、従来の画像復号装置ではオーバーフローが生じる場
合でも、オーバーフローを防止することができ、オーバ
ーフローが生じた場合でも、速やかに回復することがで
き、こま落とし機能を備えている場合でも、こま落とし
される画像データブロック数を最小限に抑えることがで
きる。By repeating such a series of operations, the conventional image decoding apparatus can prevent the overflow even when the overflow occurs, and can promptly recover the overflow even when the overflow occurs. Even with the dropping function, the number of image data blocks to be dropped can be minimized.

【００７４】また、本実施例の画像復号装置２００で
は、入力バッファ回路５の符号化データ量に応じて符号
化データのブロック内のデータ処理の打ち切り位置を変
更できるので、画質の低下を制御しつつオーバーフロー
の防止を行うことができる。Further, in the image decoding apparatus 200 of the present embodiment, the cut-off position of the data processing in the block of the encoded data can be changed according to the encoded data amount of the input buffer circuit 5, so that the deterioration of the image quality can be controlled. At the same time, overflow can be prevented.

【００７５】＜Ｃ．第３の実施例＞ ＜Ｃ−１．装置の全体構成＞図７は本発明の第３実施例
である画像復号装置３００の構成を示すブロック図であ
る。図７において、基本的な装置構成は第１実施例とし
て図１に示した画像復号装置１００と同様であるが、オ
ーバーフロー検出器１０の信号出力が２つ設けられ、一
方は信号出力が可変長復号回路６および逆量子化回路７
および０データ発生器１１に、他方は逆スキャン変換回
路８および０データ発生器１１に接続されている点が第
１実施例とは異なる。<C. Third Example><C-1. Overall Configuration of Apparatus> FIG. 7 is a block diagram showing the configuration of an image decoding apparatus 300 which is a third embodiment of the present invention. 7, the basic device configuration is the same as that of the image decoding device 100 shown in FIG. 1 as the first embodiment, but two signal outputs of the overflow detector 10 are provided, one of which has a variable length signal output. Decoding circuit 6 and inverse quantization circuit 7
And 0 data generator 11, and the other is connected to the inverse scan conversion circuit 8 and 0 data generator 11, which is different from the first embodiment.

【００７６】＜Ｃ−２．装置の部分構成＞オーバーフロ
ー検出器１０は、入力バッファ回路５に蓄積された符号
化データが例えば、バッファ容量の８０％を越えたこと
を検出すると、オーバーフロー信号Ｃを可変長復号回路
６および逆量子化回路７および０データ発生器１１に対
して出力する。さらに、符号化データが蓄積され、入力
バッファ回路５のバッファ容量の９０％を越えた場合に
は、オーバーフロー信号Ｄを逆スキャン変換回路８およ
び０データ発生器１１に対して出力し、また、オーバー
フローレベル信号ＣおよびＤを出力しているときに、入
力バッファ回路５に蓄積された符号化データのデータ量
がバッファ容量の３０％より少なくなった場合には、オ
ーバーフローレベル信号ＣおよびＤを停止する構成とな
っている。<C-2. Partial configuration of device> When the overflow detector 10 detects that the encoded data accumulated in the input buffer circuit 5 exceeds, for example, 80% of the buffer capacity, it outputs the overflow signal C to the variable length decoding circuit 6 and the inverse quantum. It outputs to the digitization circuit 7 and the 0 data generator 11. Further, when the encoded data is accumulated and exceeds 90% of the buffer capacity of the input buffer circuit 5, the overflow signal D is output to the inverse scan conversion circuit 8 and the 0 data generator 11, and the overflow signal D overflows. When the amount of encoded data accumulated in the input buffer circuit 5 is less than 30% of the buffer capacity while the level signals C and D are being output, the overflow level signals C and D are stopped. It is composed.

【００７７】可変長復号回路６は、オーバーフロー信号
Ｃを受け取ることで、符号化データのブロックの中の６
４個のデータのうち、例えば４０番目のデータまでしか
可変長復号処理を行わず、４１番目以降のデータについ
ては処理を打切って、次の符号化データブロックの処理
に取りかかるように構成されている。The variable length decoding circuit 6 receives the overflow signal C, so that 6 out of the blocks of the encoded data can be obtained.
For example, the variable length decoding process is performed only up to the 40th data out of the 4 data, and the 41st and subsequent data is aborted and the process of the next encoded data block is started. There is.

【００７８】逆量子化回路７は、オーバーフロー信号Ｃ
を受け取ることで、符号化データブロックの６４個のデ
ータのうち、例えば４０番目のデータまでは逆量子化処
理を行い、４０番目のデータの処理が終わると、４１番
目以降のデータについては無視して、可変長復号回路６
から送られる次の符号化データブロックの処理に取りか
かるように構成されている。The inverse quantization circuit 7 outputs the overflow signal C
Of the 64 data of the encoded data block, for example, up to the 40th data is dequantized, and when the 40th data is processed, the 41st and subsequent data are ignored. Variable length decoding circuit 6
It is configured to begin processing the next encoded data block sent from the.

【００７９】逆スキャン変換回路８は、オーバーフロー
信号Ｄを受け取ることで、符号化データのブロックの３
５番目のデータまでは逆スキャン変換を行い、３５番目
のデータの処理が終わると、３６番目以降のデータは無
視して、逆量子化回路７から送られる次の符号化データ
ブロックの処理に取りかかるように構成されている。The inverse scan conversion circuit 8 receives the overflow signal D, so that the coded data block 3
Inverse scan conversion is performed up to the fifth data, and when the processing of the 35th data is finished, the 36th and subsequent data are ignored and the processing of the next encoded data block sent from the inverse quantization circuit 7 is started. Is configured.

【００８０】０データ発生器１１は、オーバーフロー信
号Ｃのみを受けている場合は、逆スキャン変換回路８か
ら、４１番目以降のデータが出力されるタイミングに合
わせて、０データを出力し、４１番目以降のデータとし
て符号化データブロックに付加するように構成されてい
る。When only the overflow signal C is received, the 0-data generator 11 outputs 0-data at the timing when the reverse scan conversion circuit 8 outputs the 41st and subsequent data, and the 0-data generator 41 outputs the 41st data. It is configured to be added to the encoded data block as subsequent data.

【００８１】また、オーバーフロー信号Ｄをさらに与え
られた場合は、逆スキャン変換回路８から、未処理の３
６番目以降のデータが出力されるタイミングに合わせ
て、０データを出力し、３６番目以降のデータとして符
号化データブロックに付加するように構成されている。When the overflow signal D is further given, the inverse scan conversion circuit 8 outputs the unprocessed signal 3
It is configured to output 0 data in synchronization with the output timing of the 6th and subsequent data and add it to the encoded data block as the 36th and subsequent data.

【００８２】＜Ｃ−３．装置動作＞次に本実施例の動作
のアルゴリズムをフローチャートとして図８および図９
に示す。図８に示すように、オーバーフロー検出器１０
は、ステップＳ４０において、入力バッファ回路５に蓄
積された符号化データの蓄積量がバッファ容量の８０％
以上となり、オーバーフロー状態に近づいたことを検出
すると、次に、ステップＳ４１において、オーバーフロ
ー信号Ｃを出力して、可変長復号回路６、逆量子化回路
７、０データ発生器１１に伝達する。<C-3. Device Operation> Next, FIG. 8 and FIG. 9 are flow charts showing the algorithm of the operation of the present embodiment.
Shown in. As shown in FIG. 8, the overflow detector 10
Indicates that in step S40, the amount of encoded data accumulated in the input buffer circuit 5 is 80% of the buffer capacity.
As described above, when it is detected that the overflow state is approaching, then in step S41, the overflow signal C is output and transmitted to the variable length decoding circuit 6, the inverse quantization circuit 7, and the 0 data generator 11.

【００８３】オーバーフロー信号Ｃを受けた可変長復号
回路６は、符号化データブロックの４０番目のデータま
では可変長復号処理を行い、４１番目以降のデータを破
棄して逆量子化回路７に向けて出力し、入力バッファ回
路５から次の符号化データブロックを受け取る（ステッ
プＳ４２）。Upon receiving the overflow signal C, the variable length decoding circuit 6 performs variable length decoding processing up to the 40th data of the encoded data block, discards the 41st and subsequent data and directs them to the inverse quantization circuit 7. And outputs the next encoded data block from the input buffer circuit 5 (step S42).

【００８４】オーバーフロー信号Ｃを受けた逆量子化回
路７は、符号化データブロックの４０番目のデータまで
は逆スキャン変換処理を行い、４１番目以降のデータに
ついては処理を打切って出力し、可変長復号回路６から
次の符号化データブロックを受け取る（ステップＳ４
３）。Upon receiving the overflow signal C, the inverse quantization circuit 7 performs inverse scan conversion processing up to the 40th data of the encoded data block, aborts the processing for the 41st and subsequent data, and outputs it. The next encoded data block is received from the long decoding circuit 6 (step S4).
3).

【００８５】ここで、４１番目以降のデータの処理を打
切る動作の対象となるのは、オーバーフロー信号Ｃを受
けた時点で、逆量子化回路７内に存在している符号化デ
ータブロック、および可変長復号回路６から既に出力さ
れている符号化データブロックである。なぜなら、オー
バーフロー信号Ｃを受けた後に可変長復号回路６が出力
する符号化データブロックには、４１番目以降のデータ
は存在しないので、データの無視を行う必要はないから
である。Here, the target of the operation of aborting the processing of the 41st and subsequent data is the encoded data block existing in the inverse quantization circuit 7 at the time of receiving the overflow signal C, and This is a coded data block already output from the variable length decoding circuit 6. This is because there is no need to ignore the data since the 41st and subsequent data does not exist in the encoded data block output by the variable length decoding circuit 6 after receiving the overflow signal C.

【００８６】次に、ステップＳ４４として逆スキャン変
換回路８において逆スキャン変換処理を行うが、逆スキ
ャン変換回路８はこの時点ではオーバーフロー信号は受
けていないので、本来の機能に従って、与えられた符号
化データブロックの全データについて、逆スキャン変換
処理を行うが、この処理の対象となるのは、オーバーフ
ロー信号Ｃを受けた時点で、逆量子化回路７内に存在し
ている符号化データブロック、および可変長復号回路６
から既に出力されている符号化データブロックである。
なぜなら、オーバーフロー信号Ｃを受けた後に可変長復
号回路６が出力する符号化データブロックには、４１番
目以降のデータは存在しないので、逆スキャン変換処理
を施されるのは４０番目までのデータとなる。Next, in step S44, the inverse scan conversion circuit 8 performs inverse scan conversion processing. Since the inverse scan conversion circuit 8 does not receive an overflow signal at this point, the given encoding is performed according to the original function. The inverse scan conversion process is performed on all the data in the data block. The target of this process is the encoded data block existing in the inverse quantization circuit 7 when the overflow signal C is received, and Variable length decoding circuit 6
Is a coded data block already output from.
This is because the encoded data block output by the variable length decoding circuit 6 after receiving the overflow signal C does not include the 41st and subsequent data, and therefore the inverse scan conversion process is performed only on the 40th data. Become.

【００８７】この状態で、０データ発生器１１は、逆ス
キャン変換回路８から符号化データブロックの４１番目
以降のデータが出力されるタイミングに合わせて、０デ
ータを出力し、４１番目以降のデータとして０データを
付加して、ＩＤＣＴ回路９に入力する。In this state, the 0 data generator 11 outputs 0 data at the timing when the inverse scan conversion circuit 8 outputs the 41st and subsequent data in the encoded data block, and the 41st and subsequent data are output. 0 is added to the IDCT circuit 9 and is input to the IDCT circuit 9.

【００８８】このように、可変長復号回路６が符号化デ
ータブロックの４１番目以降のデータを破棄し、逆量子
化回路７において、符号化データブロックの４１番目以
降のデータを逆量子化処理しないことによっても、入力
バッファ回路５に蓄積された符号化データの蓄積量が減
少せず、さらに増加して、バッファ容量の９０％以上と
なったことをオーバーフロー検出器１０が検出すると
（ステップＳ４５）、次に、ステップＳ４６において、
オーバーフロー信号Ｄを出力し、逆スキャン変換回路８
および０データ発生器１１に伝達する。In this way, the variable length decoding circuit 6 discards the 41st and subsequent data of the encoded data block, and the inverse quantization circuit 7 does not perform the inverse quantization process on the 41st and subsequent data of the encoded data block. As a result, the overflow detector 10 detects that the amount of encoded data accumulated in the input buffer circuit 5 does not decrease but further increases to 90% or more of the buffer capacity (step S45). Next, in step S46,
The overflow signal D is output and the inverse scan conversion circuit 8 is output.
And 0 to the data generator 11.

【００８９】図９に示すように、ステップＳ４７とし
て、オーバーフロー信号Ｄを受けた逆スキャン変換回路
８は、符号化データブロックの３５番目のデータまでは
逆スキャン変換処理を行い、３６番目以降のデータにつ
いては処理を打切って出力し、逆量子化回路７から次の
符号化データブロックを受け取る。As shown in FIG. 9, in step S47, the inverse scan conversion circuit 8 which has received the overflow signal D performs inverse scan conversion processing up to the 35th data of the encoded data block, and the 36th and subsequent data. Is cut off and output, and the next encoded data block is received from the inverse quantization circuit 7.

【００９０】ここで、可変長復号回路６および逆量子化
回路７はオーバーフロー信号Ｃを受けているので、逆ス
キャン変換回路８に与えられる符号化データブロックに
は４０番目までのデータしか存在しない。Here, since the variable length decoding circuit 6 and the inverse quantization circuit 7 receive the overflow signal C, the encoded data block supplied to the inverse scan conversion circuit 8 has only the 40th data.

【００９１】次にステップＳ４８として、オーバーフロ
ー信号Ｄをさらに受けた０データ発生器１１は、逆スキ
ャン変換回路８から符号化データブロックの３６番目以
降のデータが出力されるタイミングに合わせて、０デー
タを出力し、３６番目以降のデータとして０データを付
加し、３６番目以降のデータが０となった符号化データ
ブロックをＩＤＣＴ回路９に入力する。Next, in step S48, the 0-data generator 11 that has further received the overflow signal D sets the 0-data generator 11 in synchronization with the timing at which the inverse scan conversion circuit 8 outputs the 36th and subsequent data in the encoded data block. Is output, 0 data is added as the 36th and subsequent data, and the encoded data block in which the 36th and subsequent data are 0 is input to the IDCT circuit 9.

【００９２】このように、可変長復号回路６が符号化デ
ータブロックの４１番目以降のデータを破棄し、逆量子
化回路７において、符号化データブロックの４１番目以
降のデータを逆量子化処理せず、かつ、逆スキャン変換
回路８において、符号化データブロックの３６番目以降
のデータを逆スキャン変換処理しないことによって、入
力バッファ回路５に蓄積された符号化データの蓄積量が
減少し、バッファ容量の３０％以下となったことをオー
バーフロー検出器１０が検出すると（ステップＳ４
９）、ステップＳ５０において、オーバーフロー信号Ｃ
およびＤを停止し、符号化データブロックの全データに
対して、可変長復号処理および逆量子化処理および逆ス
キャン変換処理を再開する（ステップＳ５１）。In this way, the variable length decoding circuit 6 discards the 41st and subsequent data of the encoded data block, and the inverse quantization circuit 7 inversely quantizes the 41st and subsequent data of the encoded data block. And the inverse scan conversion circuit 8 does not perform inverse scan conversion processing on the 36th and subsequent data of the encoded data block, the accumulated amount of the encoded data accumulated in the input buffer circuit 5 is reduced and the buffer capacity is reduced. When the overflow detector 10 detects that it is less than 30% (step S4)
9), in step S50, the overflow signal C
And D are stopped, and the variable length decoding process, the inverse quantization process, and the inverse scan conversion process are restarted for all the data of the encoded data block (step S51).

【００９３】なお、図８に示したステップＳ４５におい
て、入力バッファ回路５に蓄積された符号化データの蓄
積量が減少して、バッファ容量の９０％より少なくなっ
たことをオーバーフロー検出器１０が検出しても、ステ
ップＳ４９において、入力バッファ回路５に蓄積された
符号化データの蓄積量が３０％以下となっていない場合
は、再度、ステップＳ４２〜ステップＳ４４の動作を行
う。In step S45 shown in FIG. 8, the overflow detector 10 detects that the amount of encoded data accumulated in the input buffer circuit 5 has decreased to less than 90% of the buffer capacity. Even if, however, in step S49, the amount of encoded data accumulated in the input buffer circuit 5 is not less than 30%, the operations of steps S42 to S44 are performed again.

【００９４】このような一連の動作を繰り返すことによ
り、従来の画像復号装置ではオーバーフローが生じる場
合でも、オーバーフローを防止することができ、オーバ
ーフローが生じた場合でも、速やかに回復することがで
き、こま落とし機能を備えている場合でも、こま落とし
される画像データブロック数を最小限に抑えることがで
きる。By repeating such a series of operations, the conventional image decoding apparatus can prevent the overflow even when the overflow occurs, and can promptly recover the overflow even when the overflow occurs. Even with the dropping function, the number of image data blocks to be dropped can be minimized.

【００９５】また、本実施例の画像復号装置３００によ
れば、逆量子化回路７で符号化データブロック内のデー
タ処理を打切るだけでなく、入力バッファ回路５の符号
化データ量に応じて、逆スキャン変換回路８でも符号化
データブロック内のデータ処理を打切ることができるの
で、どちらか一方の回路のみでデータ処理の打切りを行
う場合に比べて、オーバーフローの防止効果を高めるこ
とができる。Further, according to the image decoding apparatus 300 of the present embodiment, not only the inverse quantization circuit 7 terminates the data processing in the encoded data block but also the amount of encoded data in the input buffer circuit 5 is changed. Since the inverse scan conversion circuit 8 can also terminate the data processing in the encoded data block, the effect of preventing overflow can be enhanced as compared with the case where the data processing is terminated by only one of the circuits. .

【００９６】＜変形例＞以上説明した第１〜第３実施例
の画像復号装置１００〜３００においては、逆離散コサ
イン変換（ＩＤＣＴ）回路９を含む装置として説明した
が、符号化装置において、離散コサイン変換の代わり
に、画像情報を部分的に集中させることができる他の直
交変換、例えばカルーネン・レーベ変換あるいは、アダ
マール変換などを用いる場合は、画像復号装置において
は、各々に対応させて、逆カルーネン・レーベ変換回路
あるいは、逆アダマール変換回路などを用いる。<Modification> In the image decoding devices 100 to 300 of the first to third embodiments described above, the device including the inverse discrete cosine transform (IDCT) circuit 9 has been described. Instead of the cosine transform, other orthogonal transforms capable of partially concentrating the image information, such as the Karhunen-Loeve transform or the Hadamard transform, are used. A Karunen-Loeve conversion circuit or an inverse Hadamard conversion circuit is used.

【００９７】[0097]

【発明の効果】本発明に係る請求項１記載の画像復号装
置によれば、逆変換手段における符号化画像データの取
扱い時間が短縮され、符号化画像データを復号画像デー
タに逆変換する際に入力バッファがオーバーフロー状態
になることを防止することができる。 According to the image decoding apparatus of the first aspect of the present invention, the encoded image data in the inverse conversion means is obtained.
Handling time is shortened, and encoded image data is
Input buffer overflows when converting back to data
Can be prevented.

【００９８】本発明に係る請求項２記載の画像復号装置
によれば、可変長復号回路および逆量子化回路での画像
データの復号および逆量子化に費やす時間が短縮され、
入力バッファがオーバーフロー状態になることを防止す
ることができる。According to the image decoding apparatus of the second aspect of the present invention, the images in the variable length decoding circuit and the inverse quantization circuit are
Reduced time spent decoding and dequantizing data,
It is possible to prevent the input buffer from overflowing.

【００９９】本発明に係る請求項３記載の画像復号装置
によれば、可変長復号回路および逆スキャン変換回路で
の画像データの復号および逆スキャン変換に費やす時間
が短縮され、入力バッファがオーバーフロー状態になる
ことを防止することができる。According to the image decoding apparatus of the third aspect of the present invention, the variable length decoding circuit and the inverse scan conversion circuit are used.
Time spent decoding and reverse scan converting image data in
Can be shortened and the input buffer can be prevented from overflowing.

【０１００】本発明に係る請求項４記載の画像復号装置
によれば、データ量検出手段から送信される少なくとも
２以上の異なった制御信号により、入力バッファに記憶
された符号化画像データのデータ量に応じて、符号化画
像データの削減量を変更することができるので、画像デ
ータの過剰な削減を防止して、画質の低下を制御しつつ
入力バッファがオーバーフロー状態になることを防止す
ることができる。According to the image decoding apparatus of the fourth aspect of the present invention, the data amount of the encoded image data stored in the input buffer is generated by at least two different control signals transmitted from the data amount detecting means. The amount of reduction of the encoded image data can be changed according to the above, so that excessive reduction of the image data can be prevented and deterioration of the image quality can be controlled.
It is possible to prevent the input buffer from overflowing.

【０１０１】本発明に係る請求項５記載の画像復号方法
によれば、画像データの復号および逆量子化に費やす時
間を短縮することができ、入力バッファがオーバーフロ
ー状態になることを防止することができる。According to the image decoding method of the fifth aspect of the present invention, it is possible to shorten the time spent for the decoding and inverse quantization of the image data, and prevent the input buffer from overflowing. it can.

【０１０２】本発明に係る請求項６記載の画像復号方法
によれば、符号化画像データの削減量を調整しつつ、画
像データの復号および逆量子化に費やす時間を短縮する
ことができ、画像データの過剰な削減を防止して、画質
の低下を制御しつつ入力バッファがオーバーフロー状態
になることを防止することができる。According to the image decoding method of the sixth aspect of the present invention, it is possible to shorten the time spent for decoding and dequantizing the image data while adjusting the reduction amount of the encoded image data. By preventing excessive reduction of data, it is possible to prevent the input buffer from overflowing while controlling deterioration of image quality.

【０１０３】本発明に係る請求項７記載の画像復号方法
によれば、画像データの復号および逆スキャン変換に費
やす時間を短縮することができ、入力バッファがオーバ
ーフロー状態になることを防止することができる。According to the image decoding method of the seventh aspect of the present invention, the time spent for the decoding of image data and the inverse scan conversion can be shortened, and the input buffer can be prevented from overflowing. it can.

【０１０４】本発明に係る請求項８記載の画像復号方法
によれば、符号化画像データの削減量を調整しつつ、画
像データの復号および逆スキャン変換に費やす時間を短
縮することができ、画像データの過剰な削減を防止し
て、画質の低下を制御しつつ入力バッファがオーバーフ
ロー状態になることを防止することができる。According to the image decoding method of the eighth aspect of the present invention, it is possible to shorten the time spent for the decoding of the image data and the inverse scan conversion while adjusting the reduction amount of the encoded image data. By preventing excessive reduction of data, it is possible to prevent the input buffer from overflowing while controlling deterioration of image quality.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１実施例の構成を示すブロック図で
ある。FIG. 1 is a block diagram showing a configuration of a first exemplary embodiment of the present invention.

【図２】本発明の第１実施例の動作を示すフローチャー
トである。FIG. 2 is a flowchart showing the operation of the first embodiment of the present invention.

【図３】本発明の第２実施例の構成を示すブロック図で
ある。FIG. 3 is a block diagram showing a configuration of a second exemplary embodiment of the present invention.

【図４】本発明の第２実施例の動作を示すフローチャー
トである。FIG. 4 is a flowchart showing the operation of the second embodiment of the present invention.

【図５】本発明の第２実施例の動作を示すフローチャー
トである。FIG. 5 is a flowchart showing the operation of the second embodiment of the present invention.

【図６】本発明の第２実施例の動作を示すフローチャー
トである。FIG. 6 is a flowchart showing the operation of the second embodiment of the present invention.

【図７】本発明の第３実施例の構成を示すブロック図で
ある。FIG. 7 is a block diagram showing a configuration of a third exemplary embodiment of the present invention.

【図８】本発明の第３実施例の動作を示すフローチャー
トである。FIG. 8 is a flowchart showing the operation of the third embodiment of the present invention.

【図９】本発明の第３実施例の動作を示すフローチャー
トである。FIG. 9 is a flowchart showing the operation of the third embodiment of the present invention.

【図１０】従来の符号化装置の構成を示すブロック図で
ある。FIG. 10 is a block diagram showing a configuration of a conventional encoding device.

【図１１】８×８行列のジグザグスキャンのマトリック
スを示す図である。FIG. 11 is a diagram showing a matrix of an 8 × 8 matrix zigzag scan.

【図１２】従来の復号装置の構成を示すブロック図であ
る。FIG. 12 is a block diagram showing a configuration of a conventional decoding device.

【符号の説明】[Explanation of symbols]

１０ オーバーフロー検出器（データ量検出手段） １１ ０データ発生器（０データ付加手段） 10 Overflow detector (data amount detecting means) 11 0 data generator (0 data adding means)

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−219491（ＪＰ，Ａ) 特開 昭62−2721（ＪＰ，Ａ) 特開 平３−184475（ＪＰ，Ａ) 特開 平５−260459（ＪＰ，Ａ) 特開 平３−177163（ＪＰ，Ａ) 特開 平４−70060（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/24 - 7/68 H04N 1/41 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-5-219491 (JP, A) JP-A-62-2721 (JP, A) JP-A-3-184475 (JP, A) JP-A-5- 260459 (JP, A) JP-A-3-177163 (JP, A) JP-A-4-70060 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H04N 7/ 24-7 / 68 H04N 1/41

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 離散コサイン変換回路を含む符号化装置
により符号化された符号化画像データを受け、再び元の
画像データに復号する画像復号装置であって、前記符号
化画像データを受けて一時的に記憶する入力バッファ
と、 前記入力バッファに接続され、前記入力バッファから送
出される前記符号化画像データを受けて、前記符号化装
置での符号化のための変換処理とは逆の逆変換処理を行
って、復号された復号画像データを得る逆変換手段と、 前記入力バッファ に接続され、前記入力バッファに記憶
された前記符号化画像データのデータ量を計測するデー
タ量検出手段と、 前記データ量検出手段に接続された０データ付加手段
と、を有し、 前記逆変換手段は、 前記符号化画像データを受けて、量子化データに復号す
る可変長復号回路と、 前記離散コサイン変換回路での離散コサイン変換とは逆
の逆離散コサイン変換を行う逆離散コサイン変換回路と
を少なくとも備え、 前記データ量検出手段は、 前記入力バッファに記憶された前記データ量が所定量を
越えたことを検出した場合に制御信号を出力し、 前記可変長復号回路は、前記制御信号を受け、処理対象
として入力された入力データの一部の処理を破棄し、 前記０データ付加手段は、前記制御信号を受け、 前記逆変換手段において、少なくとも前記逆離散コサイ
ン変換を行うまでに、前記処理の破棄によって欠落した
データの代わりに０データを付加する ことを特徴とする
画像復号装置。1. Receiving original image data encoded by a coding device including a discrete cosine transform circuit , the original image data again.
An image decoding device for decoding image data, comprising the code
Input buffer that receives and temporarily stores the digitized image data
When connected to the input buffer, it receives the encoded image data sent from the input buffer, the code KaSo
Inverse conversion processing that is the reverse of the conversion processing for encoding
I, inverse transform means for obtaining a decoded decoded image data, connected to said input buffer, data <br/> data amount detecting means for measuring the data amount of the encoded image data stored in the input buffer And 0 data addition means connected to the data amount detection means, and the inverse conversion means receives the encoded image data and decodes it into quantized data.
Of the variable length decoding circuit and the discrete cosine transform in the discrete cosine transform circuit
An inverse discrete cosine transform circuit that performs the inverse discrete cosine transform of
At least, the data amount detection means is configured such that the data amount stored in the input buffer is a predetermined amount.
A control signal is output when it is detected that the variable length decoding circuit receives the control signal, and the variable length decoding circuit receives the control signal.
A part of the processing of the input data input as is discarded, the 0 data adding means receives the control signal , and at least the inverse discrete co-ordinate is received by the inverse conversion means.
Missing due to discarding of the above process before conversion
An image decoding device characterized by adding 0 data instead of data . 【請求項２】 前記逆変換手段は、 前記可変長復号回路が出力する前記量子化 データに量子
化とは逆の逆量子化を行って、逆量子化データを得る逆
量子化回路と、 前記逆量子化データの並べ替えを行って、並べ替えられ
た逆スキャンデータを得る逆スキャン変換回路と、をさ
らに備え、 前記逆離散コサイン変換回路は、 前記 並べ替えられたデータに前記逆離散コサイン変換を
行って、前記復号画像データを生成し、 前記制御信号を受けた前記可変長復号回路は、前記入力
データに相当する前記符号化画像データの一部の処理を
破棄した状態で復号し、一部が欠落した量子化データを
出力し、 前記制御信号を受けた前記逆量子化回路は、前記量子化
されたデータについては、その一部の処理を破棄した状
態で逆量子化を行い、前記制御信号を受けた後に前記可
変長復号回路から出力される前記一部が欠落した量子化
データについては、破棄を行わずに逆量子化を行って、
一部が欠落した逆量子化データを出力し、前記０データ
付加手段は、前記制御信号を受け、 前記一部が欠落した逆量子化データの欠落部分の代わり
に０データを付加して前記逆スキャン変換回路に与え
る、請求項１記載の 画像復号装置。Wherein said inverse conversion means, wherein the variable length decoding circuit quantized to the quantized data is outputted by performing inverse quantization of the inverse, the inverse quantization circuit to obtain the inverse quantized data, wherein The inverse quantized data is sorted and sorted.
A reverse scan conversion circuit for obtaining a reverse scan data, wo is
Comprising the al, the inverse discrete cosine transform circuit performs the inverse discrete cosine transform to the sorted data, to generate the decoded image data, the variable length decoding circuit receiving said control signal, said input
Processing a part of the encoded image data corresponding to the data
Decode in the state of discarding, and quantized data that is partially missing
The inverse quantization circuit that outputs and receives the control signal,
For the data that has been
Dequantization in the state of
Quantization lacking the part output from the variable length decoding circuit
For the data, dequantize without discarding,
The inverse quantized data with a part missing is output, and the 0 data is output.
The adding means receives the control signal and replaces the missing portion of the inverse quantized data, which is missing the portion.
0 data is added to and given to the inverse scan conversion circuit.
The image decoding apparatus according to claim 1, wherein 【請求項３】 前記逆変換手段は、 前記可変長復号回路が出力する前記量子化 データに量子
化とは逆の逆量子化を行って、逆量子化データを得る逆
量子化回路と、 前記逆量子化データの並べ替えを行って、並べ替えられ
た逆スキャンデータを得る逆スキャン変換回路と、をさ
らに備え、 前記逆離散コサイン変換回路は、 前記 並べ替えられたデータに前記逆離散コサイン変換を
行って、前記復号画像データを生成し、 前記制御信号を受けた前記可変長復号回路は、前記入力
データに相当する前記符号化画像データの一部の処理を
破棄した状態で復号し、一部が欠落した量子化データを
出力し、 前記逆量子化回路は、前記可変長復号回路から出力され
る前記一部が欠落した量子化データを受けた場合は、一
部が欠落した逆量子化データを出力し、 前記制御信号を受けた前記逆スキャン変換回路は、前記
逆量子化されたデータについては、その一部の処理を破
棄した状態で並べ替えを行い、前記制御信号を受けた後
に前記逆量子化回路から出力される一部が欠落した逆量
子化データについては、破棄を行わずに並べ替えを行っ
て、一部が欠落した逆スキャンデータを 出力し、 前記０データ付加手段は、前記制御信号を受け、 前記一部が欠落した逆スキャンデータの欠落部分の代わ
りに０データを付加して前記逆離散コサイン変換回路に
与える、請求項１記載の 画像復号装置。3. The inverse transform circuit , wherein the inverse transform circuit performs inverse quantization on the quantized data output from the variable length decoding circuit , which is the inverse of quantization, to obtain inverse quantized data, The inverse quantized data is sorted and sorted.
A reverse scan conversion circuit for obtaining a reverse scan data, wo is
Comprising the al, the inverse discrete cosine transform circuit performs the inverse discrete cosine transform to the sorted data, to generate the decoded image data, the variable length decoding circuit receiving said control signal, said input
Processing a part of the encoded image data corresponding to the data
Decode in the state of discarding, and quantized data that is partially missing
Output, and the inverse quantization circuit outputs the variable length decoding circuit.
If the quantized data with the part missing is received,
The inverse scan conversion circuit receiving the control signal outputs the inverse quantized data in which the part is missing ,
For the inversely quantized data, some processing is broken.
After sorting in the discarded state and receiving the control signal
The inverse quantity output from the inverse quantization circuit
For child data, sort without discarding
Then, the reverse scan data with a part missing is output, and the 0 data adding means receives the control signal and replaces the missing part of the reverse scan data with a missing part.
0 data is added to the inverse discrete cosine transform circuit
The image decoding apparatus according to claim 1, which is provided . 【請求項４】 前記制御信号は、前記入力データの一部
の処理を段階的に破棄するための少なくとも２以上の異
なった制御信号からなり、 前記データ量検出手段は、前記入力バッファに記憶され
た前記符号化画像データのデータ量に応じて、前記２以
上の異なった制御信号のいずれかを送信する手段である
ことを特徴とする、請求項２または３記載の画像復号装
置。4. The control signal is a part of the input data.
Of at least two different control signals for stepwise discarding the processing of 1., the data amount detecting means has the two or more depending on the data amount of the encoded image data stored in the input buffer. 4. The image decoding device according to claim 2, wherein the image decoding device is means for transmitting any one of the different control signals. 【請求項５】 請求項２記載の画像復号装置を用いた画
像復号方法であって、 （ａ）前記入力バッファに記憶された前記符号化画像デ
ータのデータ量を計数して、前記符号化画像データの蓄
積量を求める工程と、 （ｂ）前記符号化画像データの蓄積量が、第１の所定量
を越えた場合に、前記制御信号を送信する工程と、 （ｃ）前記制御信号に基づいて、前記可変長復号回路に
おいて、前記符号化画像データの一部の処理を破棄した
状態で復号し、一部が欠落した量子化データを出力する
工程と、 （ｄ）前記制御信号に基づいて、前記逆量子化回路にお
いて、前記量子化されたデータについては、その一部の
処理を破棄した状態で逆量子化を行い、前記制御信号を
受けた後に前記可変長復号回路から出力される前記一部
が欠落した量子化データについては、破棄を行わずに逆
量子化を行って、一部が欠落した逆量子化データを出力
する工程と、 （ｅ）前記制御信号に基づいて、前記０データ付加手段
において、前記一部が欠落した逆量子化データの欠落部
分の代わりに０データを付加した後に、前記逆スキャン
変換回路において並べ替えを行い、さらに前記逆離散コ
サイン変換回路において前記逆離散コサイン変換を行う
工程と、 （ｆ）前記符号化画像データの蓄積量が、第２の所定量
より少なくなった場合に前記制御信号を停止する工程
と、を備えた画像復号方法。5. The image decoding method using the image decoding device according to claim 2, wherein (a) the encoded image data stored in the input buffer is counted to obtain the encoded image. (B) transmitting the control signal when the accumulated amount of the encoded image data exceeds a first predetermined amount; and (c) based on the control signal. Then, in the variable length decoding circuit , some processing of the encoded image data is discarded.
A step of decoding in a state and outputting quantized data in which a part is missing ; and (d) based on the control signal, in the inverse quantization circuit, a part of the quantized data is
Inverse quantization is performed with the processing discarded, and the control signal is
The part output from the variable length decoding circuit after receiving
For quantized data with missing
Quantizing and outputting dequantized data, a portion of which is missing , (e) based on the control signal, the 0 data adding means
In the above, a part of the inverse quantized data in which the part is missing
The reverse scan after adding 0 data instead of minutes
Rearrangement is performed in the conversion circuit, and the inverse discrete code
A step of performing the inverse discrete cosine transform in a sine conversion circuit ; and (f) stopping the control signal when the accumulated amount of the encoded image data becomes smaller than a second predetermined amount. Image decoding method. 【請求項６】 前記工程（ｄ）の後に、 （ｇ）前記符号化画像データの蓄積量が、前記第１の所
定量よりも高く設定された第３の所定量を越えた場合
に、他の制御信号を送信する工程と、 （ｈ）前記他の制御信号に基づいて、前記可変長復号回
路において、前記符号化画像データをさらに破棄した状
態で復号する工程と、 （ｉ）前記他の制御信号に基づいて、前記逆量子化回路
において、前記量子化されたデータをさらに破棄した状
態で逆量子化を行う工程と、 （ｊ）前記符号化画像データの蓄積量が、前記第２の所
定量より低く設定された第４の所定量よりも少なくなっ
た場合に、前記他の制御信号を停止する工程とを、さら
に備えた請求項５記載の画像復号方法。6. After the step (d), (g) if the accumulated amount of the encoded image data exceeds a third predetermined amount set higher than the first predetermined amount, And (h) the variable length decoding circuit based on the other control signal.
On the road , the coded image data was further discarded.
(I) a state in which the quantized data is further discarded in the inverse quantization circuit based on the other control signal.
Dequantizing in the state , (j) when the accumulated amount of the encoded image data is smaller than a fourth predetermined amount set lower than the second predetermined amount, the other The image decoding method according to claim 5, further comprising: stopping the control signal. 【請求項７】 請求項３記載の画像復号装置を用いた画
像復号方法であって、 （ａ）前記入力バッファに記憶された前記符号化画像デ
ータのデータ量を計数して、前記符号化画像データの蓄
積量を求める工程と、 （ｂ）前記符号化画像データの蓄積量が、第１の所定量
を越えた場合に、前記制御信号を送信する工程と、 （ｃ）前記制御信号に基づいて、前記可変長復号回路に
おいて、前記符号化画像データの一部の処理を破棄した
状態で復号し、一部が欠落した量子化データを出力する
工程と、 （ｄ）前記制御信号に基づいて、前記逆スキャン変換回
路において、前記逆量子化されたデータについては、そ
の一部の処理を破棄した状態で並べ替えを行い、前記制
御信号を受けた後に前記逆量子化回路から出力される一
部が欠落した逆量子化データについては、破棄を行わず
に並べ替えを行って、一部が欠落した逆スキャンデータ
を出力する工程と、 （ｅ）前記制御信号に基づいて、前記０データ付加手段
において、前記一部が欠落した逆スキャンデータの欠落
部分の代わりに０データを付加した後に、前記逆離散コ
サイン変換回路において前記逆離散コサイン変換を行う
工程と、 （ｆ）前記符号化画像データの蓄積量が、第２の所定量
より少なくなった場合に前記制御信号を停止する工程
と、を備えた画像復号方法。7. The image decoding method using the image decoding device according to claim 3, wherein (a) the encoded image data stored in the input buffer is counted to calculate the encoded image. (B) transmitting the control signal when the accumulated amount of the encoded image data exceeds a first predetermined amount; and (c) based on the control signal. Then, in the variable length decoding circuit , some processing of the encoded image data is discarded.
Decoding in the state and outputting quantized data with a part missing , (d) based on the control signal, the inverse scan conversion time
, The dequantized data is
Sorting is performed with some processing of the
Output from the inverse quantization circuit after receiving the control signal
Dequantized data with missing parts are not discarded.
Reverse scan data that is partly missing after sorting
And outputting a, based on the (e) said control signal, the 0 data adding means
In the above, part of the reverse scan data is missing
After adding 0 data instead of the part, the inverse discrete code
A step of performing the inverse discrete cosine transform in a sine conversion circuit ; and (f) stopping the control signal when the accumulated amount of the encoded image data becomes smaller than a second predetermined amount. Image decoding method. 【請求項８】 前記工程（ｄ）の後に、 （ｇ）前記符号化画像データの蓄積量が、前記第１の所
定量よりも高く設定された第３の所定量を越えた場合
に、他の制御信号を送信する工程と、 （ｈ）前記他の制御信号に基づいて、前記可変長復号回
路において、前記符号化画像データをさらに破棄した状
態で復号する工程と、 （ｉ）前記他の制御信号に基づいて、前記逆スキャン変
換回路において、前記逆量子化されたデータをさらに破
棄した状態で並べ替える工程と、 （ｊ）前記符号化画像データの蓄積量が、前記第２の所
定量より低く設定された第４の所定量よりも少なくなっ
た場合に、前記他の制御信号を停止する工程とを、さら
に備えた請求項７記載の画像復号方法。8. After the step (d), (g) when the accumulated amount of the encoded image data exceeds a third predetermined amount set higher than the first predetermined amount, And (h) the variable length decoding circuit based on the other control signal.
On the road , the coded image data was further discarded.
(I) further deciphering the dequantized data in the inverse scan conversion circuit based on the other control signal.
Rearranging in a discarded state, and (j) if the accumulated amount of the encoded image data is smaller than a fourth predetermined amount set lower than the second predetermined amount, the other control The image decoding method according to claim 7, further comprising: stopping the signal.
JP03485794A 1994-03-04 1994-03-04 Image decoding apparatus and image decoding method using the apparatus Expired - Fee Related JP3462254B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03485794A JP3462254B2 (en) 1994-03-04 1994-03-04 Image decoding apparatus and image decoding method using the apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03485794A JP3462254B2 (en) 1994-03-04 1994-03-04 Image decoding apparatus and image decoding method using the apparatus

Publications (2)

Publication Number Publication Date
JPH07245760A JPH07245760A (en) 1995-09-19
JP3462254B2 true JP3462254B2 (en) 2003-11-05

Family

ID=12425854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03485794A Expired - Fee Related JP3462254B2 (en) 1994-03-04 1994-03-04 Image decoding apparatus and image decoding method using the apparatus

Country Status (1)

Country Link
JP (1) JP3462254B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW567728B (en) * 2001-02-20 2003-12-21 Sanyo Electric Co Method and apparatus for decoding graphic image
JP3565182B2 (en) * 2001-05-11 2004-09-15 日本電気株式会社 Method and method for preventing input of variable length code from being interrupted

Also Published As

Publication number Publication date
JPH07245760A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
EP0482864B1 (en) An image data processing apparatus
CN1153463C (en) An adaptive variable length encoder/decoder
US6055272A (en) Run length encoder
JP2000013799A (en) Device and method for motion compensation encoding and decoding
JPH10243399A (en) Code amount controller and moving image encoder provided with the same
EP1713279A1 (en) Image data decoding apparatus and method
JP2000092330A (en) Image coder
EP0925555B1 (en) Dual-speed variable length decoder and decoding architecture for mpeg-2 video data
KR20010078393A (en) Scalable coding
KR20050079418A (en) Decoding method and decoding apparatus for preventing of error propagation and parallel processing
JP3462254B2 (en) Image decoding apparatus and image decoding method using the apparatus
JP2000023162A (en) Device and method for encoding
JP2901656B2 (en) Image coding device
JP2003189308A (en) Moving picture encoder, encoding method, decoder, decoding method, and moving picture code string transmission method
EP1401106A1 (en) Decoding apparatus, decoding method, lookup table, and decoding program
JP2004501531A (en) Method and apparatus for run-length encoding video data
JPH08163561A (en) Picture data compression device
JP2668900B2 (en) High efficiency coding device
JP2835770B2 (en) Video coding control method
JP3807110B2 (en) Image encoding device
KR100530745B1 (en) Method of displaying a high-resolution digital image on a low-resolution display
JP2642524B2 (en) Image intra-frame encoder and decoder
JP2000050277A (en) Coding device and coding method
JP3191462B2 (en) High efficiency coding device
JP2000050283A (en) Coding device and method

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees