JP3450146B2 - Directivity control circuit of adaptive array antenna - Google Patents
Directivity control circuit of adaptive array antennaInfo
- Publication number
- JP3450146B2 JP3450146B2 JP02178197A JP2178197A JP3450146B2 JP 3450146 B2 JP3450146 B2 JP 3450146B2 JP 02178197 A JP02178197 A JP 02178197A JP 2178197 A JP2178197 A JP 2178197A JP 3450146 B2 JP3450146 B2 JP 3450146B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- digital
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Radio Transmission System (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、マルチパス干渉
軽減機能を有するアダプティブアレーアンテナの指向性
制御回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a directivity control circuit for an adaptive array antenna having a multipath interference reducing function.
【０００２】[0002]
【従来の技術】図８は従来のアダプティブアレーアンテ
ナの指向性制御回路を示すブロック構成図であり、図に
おいて、１は複数の素子アンテナ１１〜１ｎから成るア
ダプティブアレーアンテナ、２はスーパーヘテロダイン
方式の受信装置であり、複数の受信機２１〜２ｎによっ
て構成されている。２１１〜２１ｎは素子アンテナ１１
〜１ｎから受信された受信信号を増幅する受信機増幅回
路、２２１〜２２ｎはそれら増幅された受信信号を局部
発振器２６から発生された局部発振信号に応じて周波数
変換する受信機ミクサ回路である。５は受信装置２から
出力されたアナログの受信信号をディジタル信号に変換
するＡ／Ｄコンバータ５１〜５ｎから成る回路、６はデ
ィジタル信号処理部であり、６１１〜６１ｎはディジタ
ル信号の受信信号を誤差評価重み制御処理部６３からの
制御量により、誤差評価および重み制御処理を行う重み
付け処理部、６２はそれら誤差評価および重み制御処理
された信号を合成処理する信号合成処理部、６４はその
合成処理された信号を復調処理する復調処理部である。2. Description of the Related Art FIG. 8 is a block diagram showing a directivity control circuit of a conventional adaptive array antenna. In the figure, 1 is an adaptive array antenna composed of a plurality of element antennas 11 to 1n, and 2 is a superheterodyne system. It is a receiving device and is composed of a plurality of receivers 21 to 2n. 211 to 21n are element antennas 11
˜1n are receiver amplifier circuits for amplifying received signals, and 221 to 22n are receiver mixer circuits for frequency-converting the amplified received signals according to the local oscillation signal generated from the local oscillator 26. Reference numeral 5 is a circuit composed of A / D converters 51 to 5n for converting an analog reception signal output from the receiving device 2 into a digital signal, 6 is a digital signal processing unit, and 611 to 61n are error signals of the reception signal of the digital signal. A weighting processing unit that performs error evaluation and weight control processing according to a control amount from the evaluation weight control processing unit 63, a signal combining processing unit 62 that performs a combining process of the signals that have undergone the error evaluation and weight control processes, and a combining process 64. It is a demodulation processing unit that demodulates the generated signal.
【０００３】次に動作について説明する。アダプティブ
アレーアンテナは、適応的に指向性を制御することによ
り、アンテナで受信している複数の信号成分、あるいは
遅延時間の最も短い信号成分、あるいは最も信号レベル
の高い信号成分など、複数到来している信号成分のうち
の１つを受信し、他の信号成分の影響を除去することに
より、マルチパス干渉の影響を軽滅している。アレーア
ンテナの指向性を制御するためには、各素子アンテナの
受信電力を適当な係数により重み付け合成する必要があ
る。アダプティブアレーアンテナにおいては、重み係数
を適応的に変化させる必要があるため、受信信号をベー
スバンド周波数でディジタルサンプリングし、ディジタ
ル信号処理回路を用いて重み付け合成を行っている。Next, the operation will be described. The adaptive array antenna has a plurality of signal components received by the antenna, the signal component with the shortest delay time, the signal component with the highest signal level, or the like that arrives by controlling the directivity adaptively. The effect of multipath interference is mitigated by receiving one of the existing signal components and removing the effect of the other signal components. In order to control the directivity of the array antenna, it is necessary to weight and combine the received power of each element antenna with an appropriate coefficient. In the adaptive array antenna, since it is necessary to adaptively change the weighting coefficient, the received signal is digitally sampled at the baseband frequency, and weighted synthesis is performed using a digital signal processing circuit.
【０００４】図８はそのアダプティブアレーアンテナの
一般的構成を示したものであり、図において、アダプテ
ィブアレーアンテナ１を構成する素子アンテナ１１〜１
ｎの受信信号はそれぞれスーパーへテロダイン方式の受
信機２１〜２ｎに入力され、受信機増幅回路２１１〜２
１ｎにより増幅された後、受信機ミクサ回路２２１〜２
２ｎにより局部発振器２６の局部発振信号と乗算され、
ベースバンド周波数に変換される。また、それらベース
バンド周波数に変換されたアナログ信号はＡ／Ｄコンバ
ータ５１〜５ｎによりディジタル信号に変換され、ディ
ジタル信号処理部６において重み付け処理部６１１〜６
１ｎにより、誤差評価重み制御処理部６３からの制御量
により、誤差評価および重み制御処理を行い、さらに、
それら誤差評価および重み制御処理された信号を信号合
成処理部６２により合成処理する。この合成処理された
信号に基づいて誤差評価重み制御処理部６３では、重み
付け処理部６１１〜６１ｎに出力する制御量を演算処理
する。また、復調処理部６４ではその合成処理された信
号を復調処理する。FIG. 8 shows a general configuration of the adaptive array antenna. In the figure, element antennas 11 to 1 constituting the adaptive array antenna 1 are shown.
The received signals of n are respectively input to the receivers 21 to 2n of the super heterodyne system, and the receiver amplifier circuits 211 to 2n.
After being amplified by 1n, receiver mixer circuits 221-2
2n is multiplied by the local oscillation signal of the local oscillator 26,
Converted to baseband frequency. The analog signals converted to the baseband frequencies are converted into digital signals by the A / D converters 51 to 5n, and the weighting processing units 611 to 6 in the digital signal processing unit 6.
1n, the error evaluation and weight control processing is performed by the control amount from the error evaluation weight control processing unit 63.
The signals subjected to the error evaluation and weight control processing are combined by the signal combining processing unit 62. The error evaluation weight control processing unit 63 calculates the control amount to be output to the weighting processing units 611 to 61n based on the combined signal. Further, the demodulation processing unit 64 demodulates the combined signal.
【０００５】[0005]
【発明が解決しようとする課題】従来のアダプティブア
レーアンテナの指向性制御回路は以上のように構成され
ているので、ＦＰＬＭＴＳに代表されるような高速、広
帯域の移動体通信システムにおいてアダプティブアレー
アンテナを実現しようとする場合、データ伝送速度に応
じてベースバンド周波数の帯城が広くなるため、高速の
ディジタルサンプリングが要求される。従って、高速，
広帯域通信システムにおいてアダプティブアレーアンテ
ナを実現する場合、Ａ／Ｄコンバータ５１〜５ｎ、並び
にディジタル信号処理部６は、指向性制御に要求される
処埋速度よりもはるかに高速な処理能力が要求されるこ
とになり、デバイスのスイッチング速度、消費電力およ
びコスト等の面で実現が困難となるなどの課題があっ
た。Since the directivity control circuit of the conventional adaptive array antenna is constructed as described above, the adaptive array antenna is used in a high-speed, wide-band mobile communication system represented by FPLMTS. In order to realize it, high-speed digital sampling is required because the baseband frequency band becomes wider according to the data transmission rate. So fast,
When implementing an adaptive array antenna in a wideband communication system, the A / D converters 51 to 5n and the digital signal processing unit 6 are required to have a processing speed much higher than the processing speed required for directivity control. Therefore, there are problems such as difficulty in realizing the device in terms of switching speed, power consumption, and cost.
【０００６】この発明は上記のような課題を解決するた
めになされたもので、高速，広帯域通信システムにおい
てもＡ／Ｄコンバータおよびディジタル信号処理部のデ
バイスの実現が可能なアダプティブアレーアンテナの指
向性制御回路を得ることを目的とする。The present invention has been made to solve the above problems, and the directivity of an adaptive array antenna that can realize the devices of the A / D converter and the digital signal processing unit even in a high speed and wide band communication system. The purpose is to obtain a control circuit.
【０００７】[0007]
【課題を解決するための手段】請求項１記載の発明に係
るアダプティブアレーアンテナの指向性制御回路は、受
信装置により周波数変換された受信信号を同相合成する
アナログ合成回路と、その同相合成されたアナログの受
信信号をディジタル信号に変換するＡ／Ｄコンバータ
と、そのディジタルの受信信号に基づいて誤差評価重み
制御処理部により振幅および位相の制御量を演算するデ
ィジタル信号処理部と、その振幅および位相の制御量に
応じて受信機ミクサ回路に出力される局部発振信号の振
幅および位相を制御して周波数変換される受信信号に重
み付けをするディジタルシンセサイザとを備えたもので
ある。A directivity control circuit for an adaptive array antenna according to a first aspect of the present invention comprises an analog synthesizing circuit for synthesizing in-phase a received signal whose frequency has been converted by a receiving device, and the in-phase synthesizing circuit. An A / D converter for converting an analog reception signal into a digital signal, a digital signal processing section for calculating an amplitude and phase control amount by an error evaluation weight control processing section based on the digital reception signal, and the amplitude and phase thereof And a digital synthesizer for weighting the received signal whose frequency is converted by controlling the amplitude and phase of the local oscillation signal output to the receiver mixer circuit according to the control amount of.
【０００８】請求項２記載の発明に係るアダプティブア
レーアンテナの指向性制御回路は、Ａ／Ｄコンバータに
より変換されたディジタルの受信信号に基づいて誤差評
価重み制御処理部により振幅および位相の制御量を演算
し、その振幅の制御量に応じて受信機増幅回路の利得を
制御するディジタル信号処理部と、その位相の制御量に
応じて受信機ミクサ回路に出力される局部発振信号の位
相を制御して周波数変換される受信信号に重み付けをす
るディジタルシンセサイザとを備えたものである。A directivity control circuit for an adaptive array antenna according to a second aspect of the present invention controls the amplitude and phase control amounts by an error evaluation weight control processing unit based on the digital received signal converted by the A / D converter. A digital signal processing unit that calculates and controls the gain of the receiver amplifier circuit according to the amount of control of its amplitude, and controls the phase of the local oscillation signal output to the receiver mixer circuit according to the amount of control of its phase. And a digital synthesizer for weighting the received signal whose frequency is converted.
【０００９】[0009]
【００１０】請求項３記載の発明に係るアダプティブア
レーアンテナの指向性制御回路は、複数のアンテナと受
信機増幅回路との間に設けられた送受切り替え装置と、
ディジタルシンセサイザから発生された局部発振信号に
応じて搬送波信号を生成すると共にその搬送波信号と中
間周波信号を変調回路により変調し、その変調された送
信信号を送信機増幅回路により増幅して送受切り替え装
置に出力する送信装置とを備えたものである。A directivity control circuit for an adaptive array antenna according to a third aspect of the present invention includes a transmission / reception switching device provided between a plurality of antennas and a receiver amplification circuit,
A carrier signal is generated in accordance with a local oscillation signal generated from a digital synthesizer, the carrier signal and an intermediate frequency signal are modulated by a modulation circuit, and the modulated transmission signal is amplified by a transmitter amplification circuit to transmit / receive switching device. And a transmitting device for outputting to.
【００１１】請求項４記載の発明に係るアダプティブア
レーアンテナの指向性制御回路は、複数のアンテナと受
信機増幅回路との間に設けられた送受切り替え装置と、
周波数発生器から発生された搬送波信号と中間周波信号
を変調回路により変調し、その変調された送信信号をデ
ィジタルシンセサイザから発生された局部発振信号に応
じて送信機ミクサ回路により周波数変換し、その周波数
変換された送信信号を送信機増幅回路により増幅して送
受切り替え装置に出力する送信装置とを備えたものであ
る。A directivity control circuit for an adaptive array antenna according to a fourth aspect of the present invention includes a transmission / reception switching device provided between a plurality of antennas and a receiver amplification circuit,
The carrier signal and intermediate frequency signal generated by the frequency generator are modulated by the modulation circuit, and the modulated transmission signal is frequency-converted by the transmitter mixer circuit according to the local oscillation signal generated by the digital synthesizer, and the frequency is converted. And a transmitter that amplifies the converted transmission signal by a transmitter amplifier circuit and outputs the amplified transmission signal to a transmission / reception switching device.
【００１２】請求項５記載の発明に係るアダプティブア
レーアンテナの指向性制御回路は、ディジタル信号処理
部において、受信装置と送信装置との間の信号遅延量偏
差を格納した記憶手段と、その信号遅延量偏差に基づい
て、誤差評価重み制御処理部からディジタルシンセサイ
ザに出力される振幅および位相の制御量の遅延量を制御
する位相制御手段とを備えたものである。According to a fifth aspect of the present invention, there is provided a directivity control circuit for an adaptive array antenna, wherein in the digital signal processing section, storage means for storing a signal delay amount deviation between the receiving device and the transmitting device, and the signal delay thereof. Phase control means for controlling the delay amount of the amplitude and phase control amounts output from the error evaluation weight control processing unit to the digital synthesizer based on the amount deviation.
【００１３】請求項６記載の発明に係るアダプティブア
レーアンテナの指向性制御回路は、ディジタル信号処理
部において、誤差評価重み制御処理部により振幅の制御
量に応じて受信機増幅回路および送信機増幅回路の利得
を制御し、ディジタルシンセサイザにおいて、そのディ
ジタル信号処理部により演算された位相の制御量に応じ
て受信装置および送信装置に出力される局部発振信号の
位相を制御するようにしたものである。According to a sixth aspect of the present invention, there is provided a directivity control circuit for an adaptive array antenna, wherein in the digital signal processing section, the error evaluation weight control processing section controls the receiver amplification circuit and the transmitter amplification circuit according to the amplitude control amount. Of the local oscillating signal output to the receiving device and the transmitting device according to the control amount of the phase calculated by the digital signal processing unit in the digital synthesizer.
【００１４】[0014]
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。
実施の形態１．図１はこの発明の実施の形態１によるア
ダプティブアレーアンテナの指向性制御回路を示すブロ
ック構成図であり、図において、１は複数の素子アンテ
ナ（アンテナ）１１〜１ｎから成るアダプティブアレー
アンテナ、２はスーパーヘテロダイン方式の受信装置で
あり、複数の受信機２１〜２ｎによって構成されてい
る。２１１〜２１ｎは素子アンテナ１１〜１ｎから受信
された受信信号をそれぞれ増幅する受信機増幅回路、２
２１〜２２ｎはそれら増幅された受信信号を後述するデ
ィジタルシンセサイザ３１〜３ｎから発生された局部発
振信号に応じてそれぞれ周波数変換する受信機ミクサ回
路である。４は受信装置２により周波数変換されたそれ
ぞれの受信信号を同相合成するアナログ合成回路、５は
アナログ合成回路４により同相合成されたアナログの受
信信号をディジタル信号に変換するＡ／Ｄコンバータ、
６はディジタル信号処理部であり、６３はＡ／Ｄコンバ
ータ５により変換されたディジタルの受信信号に基づい
て振幅および位相の制御量を演算する誤差評価重み制御
処理部、６４はそのＡ／Ｄコンバータ５により変換され
たディジタルの受信信号を復調処理する復調処理部であ
る。３は誤差評価重み制御処理部６３により演算された
振幅および位相の制御量に応じて、受信機ミクサ回路２
２１〜２２ｎに出力される局部発振信号の振幅および位
相を制御して周波数変換される受信信号に重み付けをす
るディジタルシンセサイザ３１〜３ｎから成る回路であ
る。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below. Embodiment 1. 1 is a block diagram showing a directivity control circuit for an adaptive array antenna according to a first embodiment of the present invention. In the figure, 1 is an adaptive array antenna composed of a plurality of element antennas (antennas) 11 to 1n, and 2 is This is a super-heterodyne receiver, and is composed of a plurality of receivers 21 to 2n. 211 to 21n are receiver amplifier circuits for amplifying the received signals received from the element antennas 11 to 1n, 2
Reference numerals 21 to 22n are receiver mixer circuits for frequency-converting the amplified reception signals in accordance with local oscillation signals generated from digital synthesizers 31 to 3n described later. Reference numeral 4 denotes an analog synthesizing circuit for synthesizing the reception signals whose frequencies are converted by the receiving device 2 in phase, and 5 is an A / D converter for converting the analog reception signals synthesized in phase by the analog synthesizing circuit 4 into digital signals.
Reference numeral 6 is a digital signal processing unit, 63 is an error evaluation weight control processing unit for calculating amplitude and phase control amounts based on the digital received signal converted by the A / D converter 5, and 64 is the A / D converter. 5 is a demodulation processing unit for performing demodulation processing on the digital received signal converted by 5. Reference numeral 3 denotes the receiver mixer circuit 2 according to the amplitude and phase control amounts calculated by the error evaluation weight control processing unit 63.
It is a circuit composed of digital synthesizers 31 to 3n for controlling the amplitude and phase of the local oscillation signal output to 21 to 22n to weight the received signal whose frequency is converted.
【００１５】次に動作について説明する。図１におい
て、空間内に置かれた複数の素子アンテナ１１〜１ｎに
より受信された受信信号は、それぞれスーパーヘテロダ
イン方式の受信機２１〜２ｎに入力される。スーパーヘ
テロダイン方式の受信機２１〜２ｎにおいては、受信信
号を受信機増幅回路２１１〜２１ｎによりそれぞれ増幅
し、さらに、受信機ミクサ回路２２１〜２２ｎによりそ
れら増幅された受信信号を局部発振信号に応じてそれぞ
れベースバンド信号への周波数変換を行う。この時、デ
ィジタル信号処理部６の誤差評価重み制御処理部６３の
制御量に基づいて、ディジタルシンセサイザ３１〜３ｎ
の振幅と位相を制御することにより、受信機ミクサ回路
２２１〜２２ｎから重み付け処理が施されたベースバン
ド信号を得ることができる。Next, the operation will be described. In FIG. 1, received signals received by a plurality of element antennas 11 to 1n placed in a space are input to super heterodyne receivers 21 to 2n, respectively. In the super-heterodyne receivers 21 to 2n, the received signals are respectively amplified by the receiver amplifier circuits 211 to 21n, and further, the amplified received signals are received by the receiver mixer circuits 221 to 22n according to the local oscillation signal. Each performs frequency conversion into a baseband signal. At this time, based on the control amount of the error evaluation weight control processing unit 63 of the digital signal processing unit 6, the digital synthesizers 31 to 3n
By controlling the amplitude and the phase of the, the weighted baseband signals can be obtained from the receiver mixer circuits 221 to 22n.
【００１６】これらベースバンド信号をアナログ合成回
路４により合成処理の後、Ａ／Ｄコンバータ５によりデ
ィジタルサンプリングを行い、ディジタル信号処理部６
の復調処理部６４によりその合成処理された信号を復調
処理する。また、誤差評価重み制御処理部６３では、そ
の合成処理された信号に基づいて振幅および位相の制御
量を演算し、ディジタルシンセサイザ３１〜３ｎに出力
する。それらディジタルシンセサイザ３１〜３ｎでは、
誤差評価重み制御処理部６３により演算された振幅およ
び位相の制御量に応じて、受信機ミクサ回路２２１〜２
２ｎに出力される局部発振信号の振幅および位相を制御
して、受信機ミクサ回路２２１〜２２ｎから重み付け処
理が施されたベースバンド信号を得る。These baseband signals are combined by the analog combining circuit 4, digitally sampled by the A / D converter 5, and the digital signal processing unit 6
The demodulation processing unit 64 demodulates the combined signal. In addition, the error evaluation weight control processing unit 63 calculates the amplitude and phase control amounts based on the combined signals and outputs them to the digital synthesizers 31 to 3n. In those digital synthesizers 31 to 3n,
Depending on the amplitude and phase control amount calculated by the error evaluation weight control processing unit 63, the receiver mixer circuits 221 to 221
By controlling the amplitude and phase of the local oscillation signal output to 2n, weighted baseband signals are obtained from the receiver mixer circuits 221 to 22n.
【００１７】ところで、受信機ミクサ回路２２１〜２２
ｎの出力信号ＳMIX は、式（１）で表すことができる。
ＳMIX ＝ｋ・ｍ・ｃｏｓ（ωRFｔ）・ｎ・ｃｏｓ（ωLOｔ＋φLO）
＝（１／２）ｋ・ｍ・ｎ［ｃｏｓ｛（ωRF−ωLO）ｔ−φLO｝
＋ｃｏｓ｛（ωRF＋ωLO）ｔ＋φLO｝］
＝（１／２）ｋ・ｍ・ｎ｛ｃｏｓ（ωBFｔ−φLO）
＋ｃｏｓ（ωIMAGE ｔ＋φLO）｝ （１）
但し、ｋ：ミクサ回路の利得、ｍ，ｎ：受信信号，局部
発振信号の振幅、ωRF，ωLO，ωBF，ωIMAGE ：受信信
号，局部発振信号，ベースバンド信号，イメージ信号の
角周波数、φLO：局部発振信号の位相である。By the way, the receiver mixer circuits 221 to 22 are provided.
The output signal S MIX of n can be expressed by equation (1). S MIX = k · m · cos (ω RF t) · n · cos (ω LO t + φ LO ) = (1/2) k · m · n [cos {(ω RF −ω LO ) t−φ LO } + cos {(Ω RF + ω LO ) t + φ LO }] = (1/2) km ・ n {cos (ω BF t−φ LO ) + cos (ω IMAGE t + φ LO )} (1) where k: of the mixer circuit Gain, m, n: Received signal, amplitude of local oscillation signal, ω RF , ω LO , ω BF , ω IMAGE : Received signal, local oscillation signal, baseband signal, angular frequency of image signal, φ LO : Local oscillation signal Is the phase of.
【００１８】式（１）から明らかなように、ベースバン
ド信号の振幅と位相は、局部発振信号の振幅と位相で制
御することが可能であり、ディジタルシンセサイザ３１
〜３ｎの出力振幅と位相を変化させることにより、受信
機２１〜２ｎからは、重み付け処理が施されたベースバ
ンド信号が出力される。これをアナログ合成回路４で同
相合成することにより、従来技術である図８における重
み付け処理部６１１〜６１ｎおよび信号合成処理部６２
と同等の作用を得ることができる。As is clear from the equation (1), the amplitude and phase of the baseband signal can be controlled by the amplitude and phase of the local oscillation signal, and the digital synthesizer 31
By changing the output amplitude and the phase of 3n, the receivers 21-2n output the weighted baseband signals. By performing in-phase synthesis on the analog synthesis circuit 4, the weighting processing sections 611 to 61n and the signal synthesis processing section 62 in FIG.
An effect equivalent to can be obtained.
【００１９】なお、各受信機２１〜２ｎ中の受信機増幅
回路２１１〜２１ｎ、受信機ミクサ回路２２１〜２２
ｎ、並びにディジタルシンセサイザ３１〜３ｎは、それ
ぞれ複数装備されていてもよい。また、この場合、ディ
ジタルシンセサイザ３１〜３ｎは、各受信機２１〜２ｎ
毎に少なくとも１つが振幅と位相が制御できるものであ
ればよい。The receiver amplifier circuits 211 to 21n and the receiver mixer circuits 221 to 22 in each of the receivers 21 to 2n.
n, and a plurality of digital synthesizers 31 to 3n may be respectively provided. Further, in this case, the digital synthesizers 31 to 3n are connected to the receivers 21 to 2n.
It is sufficient that at least one of them can control the amplitude and the phase.
【００２０】以上のように、この実施の形態１によれ
ば、局部発振信号には情報成分が存在しないため、従来
技術のようにベースバンド信号で重み付け処理を実施し
た場合に比べて、サンプリングクロック周波数を低くす
ることかできる。また、一般に誤差評価重み制御処理部
６３の処埋には、ベースバンド信号に含まれる情報を直
接必要としないため、復調処理部６４のみ高速のプロセ
ッサで処理すればよく、制御プロセッサは比較的低速の
ディジタル回路で構成することが可能となる。さらに、
同相合成後にディジタルサンプリングを実施するため、
Ａ／Ｄコンバータ５の個数も１個でよい。As described above, according to the first embodiment, since the local oscillation signal has no information component, the sampling clock is different from the case where the weighting process is performed with the baseband signal as in the prior art. The frequency can be lowered. Further, in general, the processing of the error evaluation weight control processing unit 63 does not directly require the information included in the baseband signal, so only the demodulation processing unit 64 needs to be processed by a high speed processor, and the control processor is relatively low speed. It becomes possible to constitute with the digital circuit of. further,
To perform digital sampling after in-phase synthesis,
The number of A / D converters 5 may be one.
【００２１】実施の形態２．図２はこの発明の実施の形
態２によるアダプティブアレーアンテナの指向性制御回
路を示すブロック構成図であり、図において、２３１〜
２３ｎは利得制御機能付き増幅回路（受信機増幅回路）
である。また、Ａ／Ｄコンバータ５により変換されたデ
ィジタルの受信信号に基づいて誤差評価重み制御処理部
６３により振幅および位相の制御量を演算し、その振幅
の制御量に応じて利得制御機能付き増幅回路２３１〜２
３ｎの利得を制御し、一方、その誤差評価重み制御処理
部６３による位相の制御量に応じてディジタルシンセサ
イザ３１〜３ｎから受信機ミクサ回路２２１〜２２ｎに
出力される局部発振信号の位相を制御して、周波数変換
される受信信号に重み付けをするようにしたものであ
る。その他の構成は図１と同様なのでその重複する説明
を省略する。Embodiment 2. 2 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a second embodiment of the present invention.
23n is an amplifier circuit with a gain control function (receiver amplifier circuit)
Is. Further, the error evaluation weight control processing unit 63 calculates the control amounts of the amplitude and the phase based on the digital received signal converted by the A / D converter 5, and the amplification circuit with the gain control function according to the control amount of the amplitude. 231-2
3n, while controlling the phase of the local oscillation signal output from the digital synthesizers 31 to 3n to the receiver mixer circuits 221 to 22n according to the phase control amount by the error evaluation weight control processing unit 63. Then, the received signal whose frequency is converted is weighted. Since other configurations are the same as those in FIG. 1, duplicate description thereof will be omitted.
【００２２】次に動作について説明する。ディジタルシ
ンセサイザ３１〜３ｎは、誤差評価重み制御処理部６３
による位相の制御量に応じて位相制御のみを実施し、振
幅制御は、誤差評価重み制御処理部６３による振幅の制
御量に応じて受信機２１〜２ｎに設けられた利得制御機
能付き増幅回路２３１〜２３ｎで行う。Next, the operation will be described. The digital synthesizers 31 to 3n have the error evaluation weight control processing unit 63.
Amplification circuit 231 with gain control function provided in each of the receivers 21 to 2n according to the amplitude control amount by the error evaluation weight control processing unit 63. ~ 23n.
【００２３】なお、利得制御機能付き増幅回路２３１〜
２３ｎは、可変利得増幅器を用いる他、可変アッテネー
タを挿入した増幅器であってもよい。また、利得制御機
能付き増幅回路２３１〜２３ｎは、受信機ミクサ回路２
２１〜２２ｎの後段に挿入されていてもよい。The amplifier circuits 231 to 231 having a gain control function
23n may be an amplifier in which a variable attenuator is inserted instead of using a variable gain amplifier. Further, the amplifier circuits 231 to 23n with a gain control function are the receiver mixer circuit 2
It may be inserted in the latter stage of 21 to 22n.
【００２４】以上のように、この実施の形態２によれ
ば、受信機ミクサ回路２２１〜２２ｎの局部発振信号に
対する振幅直線性能を問題にする必要がなく、受信機ミ
クサ回路２２１〜２２ｎを簡単な回路構成で実規するこ
とができる。As described above, according to the second embodiment, it is not necessary to consider the amplitude linearity performance of the receiver mixer circuits 221 to 22n for the local oscillation signal, and the receiver mixer circuits 221 to 22n are simple. It can be specified by the circuit configuration.
【００２５】実施の形態３．図３はこの発明の実施の形
態３によるアダプティブアレーアンテナの指向性制御回
路を示すブロック構成図であり、図において、２４１〜
２４ｎは受信機増幅回路２１１〜２１ｎにより増幅され
た受信信号の強度を検出する受信信号強度検出回路、２
５１〜２５ｎは受信機増幅回路２１１〜２１ｎにより増
幅された受信信号の振幅を一定の大きさに揃えるリミッ
タ回路、５２１〜５２ｎは受信信号強度検出回路２４１
〜２４ｎから出力されたアナログ信号の強度信号をディ
ジタル信号に変換するＡ／Ｄコンバータ、６６は誤差評
価重み制御処理部６３により演算された振幅および位相
の制御量にそれらＡ／Ｄコンバータ５２１〜５２ｎから
出力されたディジタル信号の強度信号を乗算する乗算器
６６１〜６６ｎから成る回路である。その他の構成は図
１と同様なのでその重複する説明を省略する。Embodiment 3. 3 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a third embodiment of the present invention. In FIG.
24n is a reception signal strength detection circuit for detecting the strength of the reception signals amplified by the receiver amplification circuits 211 to 21n, 2
Reference numerals 51 to 25n are limiter circuits for adjusting the amplitudes of the reception signals amplified by the receiver amplification circuits 211 to 21n to a certain magnitude, and 521 to 52n are reception signal strength detection circuits 241.
24n, an A / D converter for converting the intensity signal of the analog signal to a digital signal, 66 denotes the A / D converters 521-52n for the amplitude and phase control amounts calculated by the error evaluation weight control processing unit 63. It is a circuit composed of multipliers 661 to 66n for multiplying the intensity signal of the digital signal output from. Since other configurations are the same as those in FIG. 1, duplicate description thereof will be omitted.
【００２６】次に動作について説明する。重み付け処理
を行う受信機ミクサ回路２２１〜２２ｎの前段に受信信
号強度検出回路２４１〜２４ｎ、並びにリミッタ回路２
５１〜２５ｎを設け、受信機ミクサ回路２２１〜２２ｎ
に入力される受信信号を一定に保ち、さらに、受信信号
強度検出回路２４１〜２４ｎから出力されたアナログ信
号の強度信号をＡ／Ｄコンバータ５２１〜５２ｎにより
ディジタル信号に変換し、乗算器６６１〜６６ｎにより
誤差評価重み制御処理部６３により演算された振幅およ
び位相の制御量にそれらＡ／Ｄコンバータ５２１〜５２
ｎから出力されたディジタル信号の強度信号を乗算し
て、ディジタルシンセサイザ３１〜３ｎに出力される振
幅および位相の制御量にする。Next, the operation will be described. The reception signal strength detection circuits 241 to 24n and the limiter circuit 2 are provided in front of the receiver mixer circuits 221 to 22n that perform weighting processing.
51 to 25n are provided, and receiver mixer circuits 221 to 22n are provided.
The received signals input to the above are kept constant, and the intensity signals of the analog signals output from the received signal intensity detection circuits 241 to 24n are converted into digital signals by the A / D converters 521 to 52n, and the multipliers 661 to 66n. The A / D converters 521 to 52 are added to the amplitude and phase control amounts calculated by the error evaluation weight control processing unit 63.
The intensity signals of the digital signals output from n are multiplied to obtain the amplitude and phase control amounts output to the digital synthesizers 31 to 3n.
【００２７】なお、リミッタ回路２５１〜２５ｎは、リ
ミティングアンプは勿論のこと、ＡＧＣアンプにより実
現してもよい。The limiter circuits 251 to 25n may be realized by AGC amplifiers as well as limiting amplifiers.
【００２８】以上のように、この実施の形態３によれ
ば、受信機ミクサ回路２２１〜２２ｎの局部発振信号側
に一般に振幅直線性能の良好な高周波信号用入力ポート
を割り当てることが可能であり、受信機ミクサ回路２２
１〜２２ｎの振幅直線性能を問題にする必要がなく、受
信機ミクサ回路２２１〜２２ｎを簡単な回路構成で実規
することができる。As described above, according to the third embodiment, it is possible to assign the high-frequency signal input port, which generally has good amplitude linear performance, to the local oscillation signal side of the receiver mixer circuits 221 to 22n, Receiver mixer circuit 22
It is not necessary to make the amplitude linearity performance of 1 to 22n a problem, and the receiver mixer circuits 221 to 22n can be implemented with a simple circuit configuration.
【００２９】実施の形態４．図４はこの発明の実施の形
態４によるアダプティブアレーアンテナの指向性制御回
路を示すブロック構成図であり、図において、７１〜７
ｎは複数の素子アンテナ１１〜１ｎと受信機増幅回路２
１１〜２１ｎとの間に設けられた送受切り替え装置、６
５は送受信間遅延差補償処理部であり、６５２は受信機
２１〜２ｎと送信機８１〜８ｎとの間の信号遅延量偏差
を格納したＲＸ／ＴＸ遅延データ（記憶手段）、６５１
１〜６５１ｎはその信号遅延量偏差に基づいて、誤差評
価重み制御処理部６３からディジタルシンセサイザ３１
〜３ｎに出力される振幅および位相の制御量の遅延量を
制御するＲＸ／ＴＸ遅延補償部（位相制御手段）であ
る。また、８は複数の送信機８１〜８ｎから成る送信装
置であり、８１１〜８１ｎは送信機増幅回路、８３１〜
８３ｎはディジタルシンセサイザ３１〜３ｎから発生さ
れた局部発振信号に応じて搬送波信号を生成すると共に
その搬送波信号とベースバンド信号を変調する変調回
路、９１〜９ｎは位相反転回路である。その他の構成は
図１と同様なのでその重複する説明を省略する。Fourth Embodiment 4 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a fourth embodiment of the present invention.
n is a plurality of element antennas 11 to 1n and the receiver amplifier circuit 2
A transmission / reception switching device provided between 11 and 21n, 6
Reference numeral 5 is a transmission / reception delay difference compensation processing unit, and 652 is RX / TX delay data (storage means) storing a signal delay amount deviation between the receivers 21 to 2n and the transmitters 81 to 8n, 651.
1 to 651n are based on the signal delay amount deviation from the error evaluation weight control processing unit 63 to the digital synthesizer 31.
It is an RX / TX delay compensator (phase controller) that controls the delay amount of the amplitude and phase control amounts output to 3n. Further, 8 is a transmitter comprising a plurality of transmitters 81 to 8n, 811 to 81n are transmitter amplifier circuits, and 831 to 8n.
Reference numeral 83n is a modulation circuit that generates a carrier signal in accordance with the local oscillation signal generated from the digital synthesizers 31 to 3n and modulates the carrier signal and the baseband signal, and 91 to 9n are phase inversion circuits. Since other configurations are the same as those in FIG. 1, duplicate description thereof will be omitted.
【００３０】次に動作について説明する。受信機２１〜
２ｎと同数設けられた送信機８１〜８ｎの変調回路８３
１〜８３ｎには、受信機２１〜２ｎと共用のディジタル
シンセサイザ３１〜３ｎが搬送波信号として入力されて
おり、送信機８１〜８ｎの送信機増幅回路８１１〜８１
ｎの各出力信号は、受信機２１〜２ｎの各出力信号と同
一の重み付けが得られる。従って、送受切り替え装置７
１〜７ｎを介して空間内に置かれた複数の素子アンテナ
１１〜１ｎより送信される電磁波は受信時と同じ指向特
性を持つことになる。これらディジタルシンセサイザ３
１〜３ｎは、所望の信号の受信状態が最良となるような
重み付け制御がなされており、素子アンテナ、並びに電
波伝搬の可逆定理より、送受信双方向共、最良の通信状
態が保たれることになる。Next, the operation will be described. Receiver 21-
The modulation circuits 83 of the transmitters 81 to 8n provided in the same number as 2n.
The digital synthesizers 31 to 3n shared with the receivers 21 to 2n are input to 1 to 83n as carrier wave signals, and the transmitter amplifier circuits 811 to 81 of the transmitters 81 to 8n are input.
Each output signal of n receives the same weighting as each output signal of the receivers 21 to 2n. Therefore, the transmission / reception switching device 7
The electromagnetic waves transmitted from the plurality of element antennas 11 to 1n placed in the space via 1 to 7n have the same directional characteristics as those at the time of reception. These digital synthesizers 3
1 to 3n are subjected to weighting control so that a desired signal reception state is the best, and the best communication state is maintained in both transmitting and receiving directions from the element antenna and the reversible theorem of radio wave propagation. Become.
【００３１】なお、式（１）に示したように、受信側高
周波周波数、ベースバンド周波数および局部発信周波数
の関係によっては、位相の重み付けが送受信間で逆相の
関係になる場合がある。この場合には、変調回路８３１
〜８３ｎの搬送波入力側に、位相反転回路９１〜９ｎを
挿入すればよい。また、位相反転回路９１〜９ｎに替え
て、同一の重み付けとなるディジタルシンセサイザを送
受信別々に設けてもよい。さらに、送受信を同時に行う
必要のないシステムにおいては、位相反転回路９１〜９
ｎに替えて、ディジタルシンセサイザ３１〜３ｎの出力
位相を送受切り替え毎に反転制御することも可能であ
る。As shown in the equation (1), depending on the relationship between the high frequency of the receiving side, the base band frequency and the local oscillation frequency, the weighting of the phases may be in the opposite phase between the transmission and the reception. In this case, the modulation circuit 831
It suffices to insert the phase inversion circuits 91 to 9n on the carrier wave input sides of to 83n. Further, instead of the phase inversion circuits 91 to 9n, digital synthesizers having the same weight may be provided separately for transmission and reception. Furthermore, in a system that does not require simultaneous transmission and reception, the phase inversion circuits 91 to 9
Instead of n, the output phases of the digital synthesizers 31 to 3n can be controlled to be inverted each time transmission / reception is switched.
【００３２】さらに、アダプティブアレーアンテナ１の
各素子アンテナ１１〜１ｎ毎の送信装置および受信装置
間の信号遅延量偏差をディジタル信号処埋部６にＲＸ／
ＴＸ遅延データ６５２として予め格納しておき、ＲＸ／
ＴＸ遅延補償部６５１１〜６５１ｎにより誤差評価重み
制御処埋部６３の制御量に反映させることにより、送信
時の指向性をより高精度に制御することが可能である。
また、この場合は、送受信アンテナが必ずしも同一であ
る必要はない。Further, the signal delay amount deviation between the transmitting device and the receiving device for each element antenna 11 to 1n of the adaptive array antenna 1 is applied to the digital signal embedding unit 6 by RX /
It is stored in advance as TX delay data 652, and RX /
By reflecting the control amount of the error evaluation weight control embedding unit 63 by the TX delay compensating units 6511 to 651n, it is possible to control the directivity at the time of transmission with higher accuracy.
Further, in this case, the transmitting and receiving antennas do not necessarily have to be the same.
【００３３】以上のように、この実施の形態４によれ
ば、素子アンテナ、並びに電波伝搬の可逆定理より、送
受信双方向共、最良の通信状態が保たれる。また、受信
側高周波周波数、ベースバンド周波数および局部発信周
波数の関係により、位相の重み付けが送受信間で逆相の
関係になる場合は、位相反転回路９１〜９ｎによりその
逆相を解消することができる。さらに、ＲＸ／ＴＸ遅延
データ６５２とＲＸ／ＴＸ遅延補償部６５１１〜６５１
ｎにより、送信時の指向性をより高精度に制御すること
が可能である。As described above, according to the fourth embodiment, the best communication state is maintained in both transmitting and receiving directions from the element antenna and the reversible theorem of radio wave propagation. Further, when the weighting of the phases has a reverse phase relationship between transmission and reception due to the relationship between the high frequency frequency on the receiving side, the baseband frequency, and the local oscillation frequency, the reverse phase can be canceled by the phase inversion circuits 91 to 9n. . Further, RX / TX delay data 652 and RX / TX delay compensating units 6511 to 651.
With n, it is possible to control the directivity at the time of transmission with higher accuracy.
【００３４】実施の形態５．図５はこの発明の実施の形
態５によるアダプティブアレーアンテナの指向性制御回
路を示すブロック構成図であり、図において、８３は周
波数発生器８５から発生された搬送波信号とベースバン
ド信号を変調する変調回路、８２１〜８２ｎはその変調
された送信信号をディジタルシンセサイザ３１〜３ｎか
ら発生された局部発振信号に応じて周波数変換する送信
機ミクサ回路である。その他の構成は図４と同様なので
その重複する説明を省略する。Embodiment 5. 5 is a block diagram showing a directivity control circuit for an adaptive array antenna according to a fifth embodiment of the present invention. In the figure, reference numeral 83 is a modulation for modulating a carrier signal and a baseband signal generated from a frequency generator 85. Circuits 821 to 82n are transmitter-mixer circuits that frequency-convert the modulated transmission signals according to the local oscillation signals generated from the digital synthesizers 31 to 3n. Since other configurations are the same as those in FIG. 4, duplicated description thereof will be omitted.
【００３５】次に動作について説明する。受信機２１〜
２ｎと同数設けられた送信機８１〜８ｎは、スーパーへ
テロダイン方式であり、送信機増幅回路８１１〜８１
ｎ、送信機ミクサ回路８２１〜８２ｎ、全送信機共用の
変調回路８３、並びに周波数発生器８５から構成され
る。送信機ミクサ回路８２１〜８２ｎには、受信機２１
〜２ｎと共用のディジタルシンセサイザ３１〜３ｎが周
波数変換の局部発振信号として入力されており、送信機
８１〜８ｎの送信機増幅回路８１１〜８１ｎの各出力信
号は、受信機２１〜２ｎの各出力信号と同一の重み付け
が得られる。従って、送受切り替え装置７１〜７ｎを介
して空間内に置かれた複数の素子アンテナ１１〜１ｎよ
り送信される電磁波は受信時と同じ指向特性を持つこと
になる。Next, the operation will be described. Receiver 21-
The transmitters 81 to 8n provided in the same number as 2n are of the super heterodyne system, and the transmitter amplifier circuits 811 to 81n are provided.
n, transmitter mixer circuits 821 to 82n, a modulation circuit 83 shared by all transmitters, and a frequency generator 85. In the transmitter mixer circuits 821 to 82n, the receiver 21
.. to 2n and digital synthesizers 31 to 3n which are shared with each other are input as local oscillation signals for frequency conversion, and output signals of the transmitter amplification circuits 811 to 81n of the transmitters 81 to 8n are output from the receivers 21 to 2n. The same weighting as the signal is obtained. Therefore, the electromagnetic waves transmitted from the plurality of element antennas 11 to 1n placed in the space via the transmission / reception switching devices 71 to 7n have the same directional characteristics as those at the time of reception.
【００３６】以上のように、この実施の形態５によれ
ば、素子アンテナ、並びに電波伝搬の可逆定理より、送
受信双方向共、最良の通信状態が保たれる。また、受信
側高周波周波数、ベースバンド周波数および局部発信周
波数の関係により、位相の重み付けが送受信間で逆相の
関係になる場合は、位相反転回路９１〜９ｎによりその
逆相を解消することができる。さらに、ＲＸ／ＴＸ遅延
データ６５２とＲＸ／ＴＸ遅延補償部６５１１〜６５１
ｎにより、送信時の指向性をより高精度に制御すること
が可能である。As described above, according to the fifth embodiment, the best communication state can be maintained in both transmitting and receiving directions from the element antenna and the reversible theorem of radio wave propagation. Further, when the weighting of the phases has a reverse phase relationship between transmission and reception due to the relationship between the high frequency frequency on the receiving side, the baseband frequency, and the local oscillation frequency, the reverse phase can be canceled by the phase inversion circuits 91 to 9n. . Further, RX / TX delay data 652 and RX / TX delay compensating units 6511 to 651.
With n, it is possible to control the directivity at the time of transmission with higher accuracy.
【００３７】実施の形態６．図６はこの発明の実施の形
態６によるアダプティブアレーアンテナの指向性制御回
路を示すブロック構成図であり、図において、８４１〜
８４ｎは利得制御機能付き増幅回路（送信機増幅回路）
であり、誤差評価重み制御処理部６３により振幅の制御
量に応じて利得制御機能付き増幅回路２３１〜２３ｎ，
８４１〜８４ｎの利得を制御し、ディジタルシンセサイ
ザ３１〜３ｎにおいて、その誤差評価重み制御処理部６
３により演算された位相の制御量に応じて受信機２１〜
２ｎおよび送信機８１〜８ｎに出力される局部発振信号
の位相を制御するようにしたものである。その他の構成
は図４と同様なのでその重複する説明を省略する。Sixth Embodiment 6 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a sixth embodiment of the present invention.
84n is an amplifier circuit with a gain control function (transmitter amplifier circuit)
Therefore, the error evaluation weight control processing unit 63 controls the gain control function-equipped amplifier circuits 231 to 23n according to the amplitude control amount.
The gains of 841 to 84n are controlled, and the error evaluation weight control processing unit 6 of the digital synthesizers 31 to 3n is controlled.
In accordance with the phase control amount calculated by
2n and the phases of the local oscillation signals output to the transmitters 81 to 8n are controlled. Since other configurations are the same as those in FIG. 4, duplicated description thereof will be omitted.
【００３８】次に動作について説明する。受信機２１〜
２ｎと同数設けられた送信機８１〜８ｎの変調回路８３
１〜８３ｎには、受信機２１〜２ｎと共用のディジタル
シンセサイザ３１〜３ｎが搬送波信号として入力されて
いる。また各送信機８１〜８ｎの利得制御機能付き増幅
回路８４１〜８４ｎには、受信側の利得制御機能付き増
幅回路２３１〜２３ｎと同じ制御量により制御されるの
で、送信機８１〜８ｎの利得制御機能付き増幅回路８４
１〜８４ｎの各送信信号は、受信機２１〜２ｎの各出力
信号と同一の重み付けが得られる。従って、送受切り替
え装置７１〜７ｎを介して空間内に置かれた複数の素子
アンテナ１１〜１ｎより送信される電磁波は受信時と同
じ指向特性を持つことになる。Next, the operation will be described. Receiver 21-
The modulation circuits 83 of the transmitters 81 to 8n provided in the same number as 2n.
Digital synthesizers 31 to 3n shared with the receivers 21 to 2n are input to 1 to 83n as carrier signals. The gain control function-equipped amplifier circuits 841 to 84n of the transmitters 81 to 8n are controlled by the same control amount as that of the receiver-side gain control function-equipped amplifier circuits 231 to 23n. Amplifier circuit with function 84
The same weighting is obtained for each of the transmission signals 1 to 84n as for each of the output signals of the receivers 21 to 2n. Therefore, the electromagnetic waves transmitted from the plurality of element antennas 11 to 1n placed in the space via the transmission / reception switching devices 71 to 7n have the same directional characteristics as those at the time of reception.
【００３９】なお、利得制御機能付き増幅回路８４１〜
８４ｎは、可変利得増幅器を用いる他、可変アッテネー
タを挿入した増幅器であってもよい。また、利得制御機
能付き増幅回路８４１〜８４ｎは、送信機ミクサ回路８
２１〜８２ｎの前段に挿入されていてもよい。It should be noted that the amplifier circuits with gain control function 841 to
In addition to using a variable gain amplifier, 84n may be an amplifier in which a variable attenuator is inserted. Further, the amplifier circuits with gain control function 841 to 84n are the same as the transmitter mixer circuit 8
It may be inserted before 21-82n.
【００４０】以上のように、この実施の形態６によれ
ば、送信機ミクサ回路８２１〜８２ｎの局部発振信号に
対する振幅直線性能を問題にする必要がなく、送信機ミ
クサ回路８２１〜８２ｎを簡単な回路構成で実規するこ
とができる。As described above, according to the sixth embodiment, it is not necessary to consider the amplitude linearity performance of the transmitter mixer circuits 821 to 82n with respect to the local oscillation signal, and the transmitter mixer circuits 821 to 82n can be simplified. It can be specified by the circuit configuration.
【００４１】実施の形態７．図７はこの発明の実施の形
態７によるアダプティブアレーアンテナの指向性制御回
路を示すブロック構成図であり、この実施の形態７は、
図５に示した、送信機ミクサ回路８２１〜８２ｎ、変調
回路８３および周波数発生器８５から成る送信装置８に
利得制御機能付き増幅回路８４１〜８４ｎを設け、誤差
評価重み制御処理部６３により振幅の制御量に応じて利
得制御機能付き増幅回路２３１〜２３ｎ，８４１〜８４
ｎの利得を制御し、ディジタルシンセサイザ３１〜３ｎ
において、その誤差評価重み制御処理部６３により演算
された位相の制御量に応じて受信機２１〜２ｎおよび送
信機８１〜８ｎに出力される搬送波信号の位相を制御す
るようにしたものである。Embodiment 7. 7 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a seventh embodiment of the present invention.
The transmission device 8 including the transmitter mixer circuits 821 to 82n, the modulation circuit 83, and the frequency generator 85 shown in FIG. 5 is provided with amplification circuits 841 to 84n with a gain control function, and the error evaluation weight control processing unit 63 controls the amplitude. Amplifier circuits 231 to 23n and 841 to 84 with a gain control function according to the control amount
n gain is controlled, and the digital synthesizers 31 to 3n are controlled.
In the above, the phase of the carrier signal output to the receivers 21 to 2n and the transmitters 81 to 8n is controlled in accordance with the phase control amount calculated by the error evaluation weight control processing unit 63.
【００４２】以上のように、この実施の形態７によれ
ば、送信機ミクサ回路８２１〜８２ｎの局部発振信号に
対する振幅直線性能を問題にする必要がなく、送信機ミ
クサ回路８２１〜８２ｎを簡単な回路構成で実規するこ
とができる。As described above, according to the seventh embodiment, it is not necessary to consider the amplitude linearity performance of the transmitter mixer circuits 821 to 82n with respect to the local oscillation signal, and the transmitter mixer circuits 821 to 82n are simple. It can be specified by the circuit configuration.
【００４３】[0043]
【発明の効果】以上のように、請求項１記載の発明によ
れば、受信装置により周波数変換された受信信号をアナ
ログ合成回路により同相合成し、その同相合成されたア
ナログの受信信号をＡ／Ｄコンバータによりディジタル
信号に変換し、そのディジタルの受信信号に基づいて誤
差評価重み制御処理部により振幅および位相の制御量を
演算し、その振幅および位相の制御量に応じてディジタ
ルシンセサイザにより受信機ミクサ回路に出力される局
部発振信号の振幅および位相を制御して周波数変換され
る受信信号に重み付けをするように構成したので、局部
発振信号には情報成分が存在しないため、従来技術のよ
うに中間周波信号で重み付け処理を実施した場合と比べ
て、サンプリングクロック周波数を低くすることかでき
る。また、一般に誤差評価重み制御処理部の処埋には、
中間周波信号に含まれる情報を直接必要としないため、
誤差評価重み制御処理部は比較的低速のディジタル回路
で構成することができる。さらに、同相合成後にディジ
タル信号に変換するため、Ａ／Ｄコンバータの個数も１
個で済む効果がある。As described above, according to the first aspect of the present invention, the reception signal whose frequency is converted by the receiving device is in-phase combined by the analog combining circuit, and the analog reception signal thus in-phase combined is A / The D-converter converts the signal into a digital signal, the error evaluation weight control processing unit calculates the amplitude and phase control amount based on the digital received signal, and the digital synthesizer receives the mixer according to the amplitude and phase control amount. Since the amplitude and phase of the local oscillation signal output to the circuit are controlled to weight the received signal that is frequency-converted, the local oscillation signal has no information component, so that the intermediate The sampling clock frequency can be lowered as compared with the case where the weighting process is performed with the frequency signal. Further, generally, in the processing of the error evaluation weight control processing unit,
Since we do not directly need the information contained in the intermediate frequency signal,
The error evaluation weight control processing unit can be configured by a relatively low speed digital circuit. Further, since the signals are converted into digital signals after in-phase synthesis, the number of A / D converters is also 1.
It has the effect of being individual.
【００４４】請求項２記載の発明によれば、誤差評価重
み制御処理部により振幅および位相の制御量を演算し、
その振幅の制御量に応じて受信機増幅回路の利得を制御
し、その位相の制御量に応じてディジタルシンセサイザ
により受信機ミクサ回路に出力される局部発振信号の位
相を制御して周波数変換される受信信号に重み付けをす
るように構成したので、受信機ミクサ回路の局部発振信
号に対する振幅直線性能を問題にする必要がなく、受信
機ミクサ回路を簡単な回路構成で実規することができる
効果がある。According to the second aspect of the invention, the error evaluation weight control processing section calculates the control amounts of the amplitude and the phase,
The gain of the receiver amplifier circuit is controlled according to the control amount of the amplitude, and the phase of the local oscillation signal output to the receiver mixer circuit is controlled by the digital synthesizer according to the control amount of the phase to perform frequency conversion. Since it is configured to weight the received signals, there is no need to consider the amplitude linearity performance of the receiver mixer circuit with respect to the local oscillation signal, and the receiver mixer circuit can be applied with a simple circuit configuration. .
【００４５】[0045]
【００４６】請求項３記載の発明によれば、複数のアン
テナと受信機増幅回路との間に送受切り替え装置を設
け、ディジタルシンセサイザから発生された局部発振信
号に応じて搬送波信号を生成すると共にその搬送波信号
と中間周波信号を変調回路により変調し、その変調され
た送信信号を送信機増幅回路により増幅して送受切り替
え装置に出力する送信装置を備えるように構成したの
で、アンテナ、並びに電波伝搬の可逆定理より、送受信
双方向共、最良の通信状態が保たれる効果がある。According to the third aspect of the present invention, a transmission / reception switching device is provided between the plurality of antennas and the receiver amplifier circuit to generate a carrier wave signal according to a local oscillation signal generated from the digital synthesizer and to generate the carrier wave signal. Since the carrier signal and the intermediate frequency signal are modulated by the modulation circuit, and the modulated transmission signal is amplified by the transmitter amplification circuit and output to the transmission / reception switching device, the antenna and the radio wave propagation From the reversible theorem, there is an effect that the best communication state is maintained in both transmitting and receiving directions.
【００４７】請求項４記載の発明によれば、複数のアン
テナと受信機増幅回路との間に送受切り替え装置を設
け、周波数発生器から発生された搬送波信号と中間周波
信号を変調回路により変調し、その変調された送信信号
をディジタルシンセサイザから発生された局部発振信号
に応じて送信機ミクサ回路により周波数変換し、その周
波数変換された送信信号を送信機増幅回路により増幅し
て送受切り替え装置に出力する送信装置を備えるように
構成したので、アンテナ、並びに電波伝搬の可逆定理よ
り、送受信双方向共、最良の通信状態が保たれる効果が
ある。According to the fourth aspect of the present invention, a transmission / reception switching device is provided between the plurality of antennas and the receiver amplification circuit, and the carrier wave signal and the intermediate frequency signal generated from the frequency generator are modulated by the modulation circuit. , The modulated transmission signal is frequency-converted by the transmitter mixer circuit according to the local oscillation signal generated from the digital synthesizer, and the frequency-converted transmission signal is amplified by the transmitter amplifier circuit and output to the transmission / reception switching device. According to the reversible theorem of the antenna and the radio wave propagation, there is an effect that the best communication state is maintained in both transmitting and receiving directions.
【００４８】請求項５記載の発明によれば、ディジタル
信号処理部において、受信装置と送信装置との間の信号
遅延量偏差を記憶手段に格納し、その信号遅延量偏差に
基づいて位相制御手段により誤差評価重み制御処理部か
らディジタルシンセサイザに出力される振幅および位相
の制御量の遅延量を制御するように構成したので、記憶
手段と位相制御手段により、送信時の指向性をより高精
度に制御することができる効果がある。According to the fifth aspect of the invention, in the digital signal processing section, the signal delay amount deviation between the receiving device and the transmitting device is stored in the storage means, and the phase control means is based on the signal delay amount deviation. Is configured to control the delay amount of the control amount of the amplitude and the phase output from the error evaluation weight control processing unit to the digital synthesizer, so that the directivity at the time of transmission can be made more accurate by the storage unit and the phase control unit. There is an effect that can be controlled.
【００４９】請求項６記載の発明によれば、ディジタル
信号処理部において、誤差評価重み制御処理部により振
幅の制御量に応じて受信機増幅回路および送信機増幅回
路の利得を制御し、ディジタルシンセサイザにおいて、
そのディジタル信号処理部により演算された位相の制御
量に応じて受信装置および送信装置に出力される局部発
振信号の位相を制御するように構成したので、送信機ミ
クサ回路の局部発振信号に対する振幅直線性能を問題に
する必要がなく、送信機ミクサ回路を簡単な回路構成で
実現することができる効果がある。According to the sixth aspect of the invention, in the digital signal processing section, the error evaluation weight control processing section controls the gains of the receiver amplification circuit and the transmitter amplification circuit according to the amplitude control amount, and the digital synthesizer is controlled. At
Since the phase of the local oscillation signal output to the receiving device and the transmitting device is controlled according to the phase control amount calculated by the digital signal processing unit, the amplitude straight line for the local oscillation signal of the transmitter mixer circuit is controlled. There is an effect that the transmitter mixer circuit can be realized with a simple circuit configuration without having to make performance a problem.
【図１】 この発明の実施の形態１によるアダプティブ
アレーアンテナの指向性制御回路を示すブロック構成図
である。FIG. 1 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a first embodiment of the present invention.
【図２】 この発明の実施の形態２によるアダプティブ
アレーアンテナの指向性制御回路を示すブロック構成図
である。FIG. 2 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a second embodiment of the present invention.
【図３】 この発明の実施の形態３によるアダプティブ
アレーアンテナの指向性制御回路を示すブロック構成図
である。FIG. 3 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a third embodiment of the present invention.
【図４】 この発明の実施の形態４によるアダプティブ
アレーアンテナの指向性制御回路を示すブロック構成図
である。FIG. 4 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a fourth embodiment of the present invention.
【図５】 この発明の実施の形態５によるアダプティブ
アレーアンテナの指向性制御回路を示すブロック構成図
である。FIG. 5 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a fifth embodiment of the present invention.
【図６】 この発明の実施の形態６によるアダプティブ
アレーアンテナの指向性制御回路を示すブロック構成図
である。FIG. 6 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a sixth embodiment of the present invention.
【図７】 この発明の実施の形態７によるアダプティブ
アレーアンテナの指向性制御回路を示すブロック構成図
である。FIG. 7 is a block configuration diagram showing a directivity control circuit for an adaptive array antenna according to a seventh embodiment of the present invention.
【図８】 従来のアダプティブアレーアンテナの指向性
制御回路を示すブロック構成図である。FIG. 8 is a block diagram showing a directivity control circuit of a conventional adaptive array antenna.
２ 受信装置、４ アナログ合成回路、５ Ａ／Ｄコン
バータ、６ ディジタル信号処理部、８ 送信装置、１
１〜１ｎ 素子アンテナ（アンテナ）、３１〜３ｎ デ
ィジタルシンセサイザ、６３ 誤差評価重み制御処理
部、７１〜７ｎ送受切り替え装置、８３，８３１〜８３
ｎ 変調回路、８５ 周波数発生器、２１１〜２１ｎ
受信機増幅回路、２２１〜２２ｎ 受信機ミクサ回路、
２３１〜２３ｎ 利得制御機能付き増幅回路（受信機増
幅回路）、２４１〜２４ｎ 受信信号強度検出回路、２
５１〜２５ｎ リミッタ回路、６５２ ＲＸ／ＴＸ遅延
データ（記憶手段）、８１１〜８１ｎ 送信機増幅回
路、８２１〜８２ｎ 送信機ミクサ回路、８４１〜８４
ｎ 利得制御機能付き増幅回路（送信機増幅回路）、６
５１１〜６５１ｎ ＲＸ／ＴＸ遅延補償部（位相制御手
段）。2 receiving devices, 4 analog synthesizing circuits, 5 A / D converters, 6 digital signal processing units, 8 transmitting devices, 1
1-1n element antenna (antenna), 31-3n digital synthesizer, 63 error evaluation weight control processing unit, 71-7n transmission / reception switching device, 83, 831-83
n modulation circuit, 85 frequency generator, 211 to 21n
Receiver amplifier circuit, 221-22n receiver mixer circuit,
231 to 23n amplification circuit with gain control function (receiver amplification circuit), 241 to 24n reception signal strength detection circuit, 2
51-25n limiter circuit, 652 RX / TX delay data (storage means), 811-81n transmitter amplifier circuit, 821-82n transmitter mixer circuit, 841-84
n Gain control function amplifier circuit (transmitter amplifier circuit), 6
511-651n RX / TX delay compensation unit (phase control means).
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−274687（ＪＰ，Ａ) 特開 平５−41607（ＪＰ，Ａ) 特開 平６−164434（ＪＰ，Ａ) 特開 平３−157002（ＪＰ，Ａ) 特開 昭54−116868（ＪＰ，Ａ) 実開 平５−84884（ＪＰ，Ｕ) 特公 平６−44732（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H01Q 3/26 H04B 7/02 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-8-274687 (JP, A) JP-A-5-41607 (JP, A) JP-A-6-164434 (JP, A) JP-A-3- 157002 (JP, A) JP-A-54-116868 (JP, A) Actual development 5-84884 (JP, U) JP-B 6-44732 (JP, B2) (58) Fields investigated (Int.Cl. 7 , DB name) H01Q 3/26 H04B 7/02
Claims (6)
を受信機増幅回路によりそれぞれ増幅し、それら増幅さ
れた受信信号を局部発振信号に応じて受信機ミクサ回路
によりそれぞれ周波数変換するスーパーヘテロダイン方
式の受信装置と、その受信装置により周波数変換された
受信信号を同相合成するアナログ合成回路と、そのアナ
ログ合成回路により同相合成されたアナログの受信信号
をディジタル信号に変換するＡ／Ｄコンバータと、その
Ａ／Ｄコンバータにより変換されたディジタルの受信信
号に基づいて誤差評価重み制御処理部により振幅および
位相の制御量を演算するディジタル信号処理部と、その
ディジタル信号処理部により演算された振幅および位相
の制御量に応じて上記受信機ミクサ回路に出力される上
記局部発振信号の振幅および位相を制御してその受信機
ミクサ回路により周波数変換される受信信号に重み付け
をするディジタルシンセサイザとを備えたアダプティブ
アレーアンテナの指向性制御回路。1. A super-heterodyne system in which received signals received from a plurality of antennas are amplified by a receiver amplifier circuit, and the amplified received signals are frequency-converted by a receiver mixer circuit according to a local oscillation signal. A receiving device, an analog synthesizing circuit for in-phase synthesizing a reception signal frequency-converted by the receiving device, an A / D converter for converting an analog reception signal in-phase synthesizing by the analog synthesizing circuit into a digital signal, and the A A digital signal processing section for calculating an amplitude and phase control amount by an error evaluation weight control processing section based on a digital received signal converted by the D / D converter, and an amplitude and phase control calculated by the digital signal processing section Depending on the amount, the oscillation of the local oscillation signal output to the receiver mixer circuit may be changed. A directivity control circuit for an adaptive array antenna, comprising a digital synthesizer for controlling the width and phase and weighting a received signal whose frequency is converted by the receiver mixer circuit.
を受信機増幅回路によりそれぞれ増幅し、それら増幅さ
れた受信信号を局部発振信号に応じて受信機ミクサ回路
によりそれぞれ周波数変換するスーパーヘテロダイン方
式の受信装置と、その受信装置により周波数変換された
受信信号を同相合成するアナログ合成回路と、そのアナ
ログ合成回路により同相合成されたアナログの受信信号
をディジタル信号に変換するＡ／Ｄコンバータと、その
Ａ／Ｄコンバータにより変換されたディジタルの受信信
号に基づいて誤差評価重み制御処理部により振幅および
位相の制御量を演算し、その振幅の制御量に応じて上記
受信機増幅回路の利得を制御するディジタル信号処理部
と、そのディジタル信号処理部により演算された位相の
制御量に応じて上記受信機ミクサ回路に出力される上記
局部発振信号の位相を制御してその受信機ミクサ回路に
より周波数変換される受信信号に重み付けをするディジ
タルシンセサイザとを備えたアダプティブアレーアンテ
ナの指向性制御回路。2. A super-heterodyne system in which received signals received from a plurality of antennas are respectively amplified by a receiver amplifier circuit and the amplified received signals are frequency-converted by a receiver mixer circuit according to a local oscillation signal. A receiving device, an analog synthesizing circuit for in-phase synthesizing a reception signal frequency-converted by the receiving device, an A / D converter for converting an analog reception signal in-phase synthesizing by the analog synthesizing circuit into a digital signal, and the A A digital signal which controls the amplitude and phase control amounts by the error evaluation weight control processing unit based on the digital received signal converted by the / D converter, and controls the gain of the receiver amplifier circuit according to the amplitude control amount. Depending on the signal processing unit and the phase control amount calculated by the digital signal processing unit, A directivity control circuit for an adaptive array antenna, comprising: a digital synthesizer for controlling the phase of the local oscillation signal output to the receiver mixer circuit to weight the received signal whose frequency is converted by the receiver mixer circuit.
に設けられた送受切り替え装置と、ディジタルシンセサ
イザから発生された局部発振信号に応じて搬送波信号を
生成すると共にその搬送波信号と中間周波信号を変調回
路により変調し、その変調された送信信号を送信機増幅
回路により増幅して上記送受切り替え装置に出力する送
信装置とを備えたことを特徴とする請求項１から請求項
２のうちのいずれか１項記載のアダプティブアレーアン
テナの指向性制御回路。 3. A transmission / reception switching device provided between a plurality of antennas and a receiver amplifier circuit, and a carrier signal in response to a local oscillation signal generated from a digital synthesizer, and the carrier signal and an intermediate frequency signal. And a transmitter for outputting the modulated transmission signal to the transmission / reception switching device by amplifying the modulated transmission signal by a transmitter amplifier circuit.
The directivity control circuit of the adaptive array antenna according to any one of the items 2 to 3.
に設けられた送受切り替え装置と、周波数発生器から発
生された搬送波信号と中間周波信号を変調回路により変
調し、その変調された送信信号をディジタルシンセサイ
ザから発生された局部発振信号に応じて送信機ミクサ回
路により周波数変換し、その周波数変換された送信信号
を送信機増幅回路により増幅して上記送受切り替え装置
に出力する送信装置とを備えたことを特徴とする請求項
１から請求項２のうちのいずれか１項記載のアダプティ
ブアレーアンテナの指向性制御回路。 4. A transmission / reception switching device provided between a plurality of antennas and a receiver amplification circuit, and a carrier wave signal and an intermediate frequency signal generated from a frequency generator are modulated by a modulation circuit, and the modulated transmission is performed. A signal that is frequency-converted by the transmitter mixer circuit according to the local oscillation signal generated from the digital synthesizer, and the frequency-converted transmission signal is amplified by the transmitter amplifier circuit and output to the transmission / reception switching device. directivity control circuit of the adaptive array antenna according to any one of claims 1 to 2, characterized in that it comprises.
信装置との間の信号遅延量偏差を格納する記憶手段と、
その記憶手段に格納された信号遅延量偏差に基づいて、
誤差評価重み制御処理部からディジタルシンセサイザに
出力される振幅および位相の制御量の遅延量を制御する
位相制御手段とを備えたことを特徴とする請求項３また
は請求項４記載のアダプティブアレーアンテナの指向性
制御回路。 5. A digital signal processing section, a storage means for storing a signal delay amount deviation between a receiving device and a transmitting device,
Based on the signal delay amount deviation stored in the storage means,
The adaptive array antenna according to claim 3 or claim 4, wherein further comprising a phase control means for controlling the delay amount of the amplitude and phase of the control amount output from the error evaluation weight control processor to a digital synthesizer Directional control circuit.
制御処理部により振幅の制御量に応じて受信機増幅回路
および送信機増幅回路の利得を制御し、ディジタルシン
セサイザは、そのディジタル信号処理部により演算され
た位相の制御量に応じて受信装置および送信装置に出力
される局部発振信号の位相を制御することを特徴とする
請求項３から請求項５のうちのいずれか１項記載のアダ
プティブアレーアンテナの指向性制御回路。 6. A digital signal processor controls gains of a receiver amplifier circuit and a transmitter amplifier circuit according to an amplitude control amount by an error evaluation weight control processor, and a digital synthesizer uses the digital signal processor. The adaptive array according to any one of claims 3 to 5 , wherein the phase of the local oscillation signal output to the receiving device and the transmitting device is controlled according to the calculated phase control amount. Antenna directivity control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02178197A JP3450146B2 (en) | 1997-02-04 | 1997-02-04 | Directivity control circuit of adaptive array antenna |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02178197A JP3450146B2 (en) | 1997-02-04 | 1997-02-04 | Directivity control circuit of adaptive array antenna |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10224138A JPH10224138A (en) | 1998-08-21 |
| JP3450146B2 true JP3450146B2 (en) | 2003-09-22 |
Family
ID=12064614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02178197A Expired - Fee Related JP3450146B2 (en) | 1997-02-04 | 1997-02-04 | Directivity control circuit of adaptive array antenna |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3450146B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4557429B2 (en) * | 1998-11-24 | 2010-10-06 | インテル・コーポレーション | Method and apparatus for calibrating a wireless communication station having an array antenna |
| US6778507B1 (en) * | 1999-09-01 | 2004-08-17 | Qualcomm Incorporated | Method and apparatus for beamforming in a wireless communication system |
| JP3226906B2 (en) * | 1999-09-24 | 2001-11-12 | 埼玉日本電気株式会社 | Local oscillation signal supply method and circuit thereof |
| JP3597101B2 (en) | 2000-02-21 | 2004-12-02 | 埼玉日本電気株式会社 | Receiver circuit and adaptive array antenna system |
| JP2003018057A (en) * | 2001-07-05 | 2003-01-17 | Alps Electric Co Ltd | Antenna receiver |
| WO2003032522A2 (en) | 2001-10-08 | 2003-04-17 | Qinetiq Limited | Signal processing system and method for determininig antenna weights |
| JP4133890B2 (en) * | 2004-03-24 | 2008-08-13 | 三洋電機株式会社 | Receiver |
| EP2244102A1 (en) * | 2009-04-21 | 2010-10-27 | Astrium Limited | Radar system |
| JP6037941B2 (en) * | 2013-05-31 | 2016-12-07 | 三菱電機株式会社 | Interference wave suppressor |
| JP2017017388A (en) * | 2015-06-26 | 2017-01-19 | 日本電業工作株式会社 | Antenna device |
-
1997
- 1997-02-04 JP JP02178197A patent/JP3450146B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10224138A (en) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100425610B1 (en) | Communication device and communication method | |
| US6249249B1 (en) | Active array antenna system | |
| US7769107B2 (en) | Semi-blind analog beamforming for multiple-antenna systems | |
| JP3866283B2 (en) | Wireless transmission system and wireless device used in this system | |
| US7929922B2 (en) | Radio communication system, a transmitter and a receiver | |
| CN100423447C (en) | Transmitter with transmitter chain phase adjustment on the basis of pre-stored phase information | |
| JP3910167B2 (en) | Amplifier circuit | |
| US20140132450A1 (en) | Phased-array transceiver for millimeter-wave frequencies | |
| WO2010017706A1 (en) | Active antenna, base station, method for updating amplitude and phase and method for signal processing | |
| JP3450146B2 (en) | Directivity control circuit of adaptive array antenna | |
| US20080225759A1 (en) | Radio communication apparatus | |
| JPH07202775A (en) | Diversity reception signal synthesis circuit | |
| EP0838896A3 (en) | Radio receiver gain control | |
| US20020136190A1 (en) | Band-division demodulation method and OFDM receiver | |
| US6862442B2 (en) | Receiver | |
| JP2004072336A (en) | Radio equipment with function of compensating transmission signal | |
| JP3891043B2 (en) | A radio equipped with an impedance matching device for multiple antennas | |
| JP2007019703A (en) | Transmitting/receiving device | |
| JP3589605B2 (en) | Adaptive array antenna transceiver | |
| US6393259B1 (en) | Amplifier circuit and transceiver | |
| US6526102B1 (en) | Method of optimizing transmission, and transmitter | |
| US6486830B1 (en) | Directional antenna apparatus | |
| US6597747B1 (en) | Baseband signal processing circuit capable of accurately setting phase difference between analog I signal and analog Q signal to 90 degrees | |
| JP2001119316A (en) | Direct conversion receiver | |
| JPH1146113A (en) | Array antenna receiver and phase rotation amount correction method for reception signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |