JP3439544B2 - PLL circuit for TV repeater - Google Patents
PLL circuit for TV repeaterInfo
- Publication number
- JP3439544B2 JP3439544B2 JP25660294A JP25660294A JP3439544B2 JP 3439544 B2 JP3439544 B2 JP 3439544B2 JP 25660294 A JP25660294 A JP 25660294A JP 25660294 A JP25660294 A JP 25660294A JP 3439544 B2 JP3439544 B2 JP 3439544B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- signal
- input
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はテレビジョン中継機に用
いるＰＬＬ回路の改良に関するものである。
【０００２】
【従来の技術】図２は、従来のＰＬＬ回路のブロック図
である。入力端子１より入力されたテレビジョン信号Ｆ
iはミキサー（以下ＭＩＸという）２にて、ＶＣＯ８に
て出力された局発信号（以下ＦLという）と混合され、
中間周波数映像搬送波ＦV、色副搬送波ＦS、音声搬送波
ＦAの各信号が得られ、出力端子３より出力される。
【０００３】一方、分岐されたこれら中間周波信号（以
下ＩＦという）から帯域ろ波器（以下ＢＰＦという）４
にてＦVのみ抜き取り、さらにリミッタ（以下ＬＩＭと
いう）５により、変調成分を除き分周器６により１／Ｎ
（Ｎは所定の自然数）に分周し、位相比較器（以下ＰＤ
という）７に入力する。また、基準発振器（以下ＯＳＣ
という）１０より得られた基準信号は分周器９にて１／
Ｍ（Ｍは所定の自然数）に分周され、ＰＤ７に入力され
る。ＰＤ７では、これら２信号の周波数を比較し、周波
数のずれに比例した誤差電圧を得る。この電圧でＶＣＯ
の発振周波数を制御し、ＦLを得る。
【０００４】例えば、入力信号が＋ΔＦずれていたとす
ると、最初はＦV（ＦA、ＦSも同様）も＋ΔＦだけずれ
ているが、ＰＤにてこの＋ΔＦ分が誤差電圧として発生
しＶＣＯ制御電圧に加算され、局発周波数はＦL＋ΔＦ
となる。したがって、ＭＩＸ２の出力信号は（Ｆi＋Δ
Ｆ）−（ＦL＋ΔＦ）＝Ｆi−ＦLとなりΔＦがキャンセ
ルされたことになる。このようにＦiがどのように変動
しても、ＰＬＬ回路のキャッチングレンジおよびロッキ
ングレンジ以内であれば出力信号周波数はＯＳＣ１０の
周波数安定度に固定される。なお、ＢＰＦ４はＦiが大
きくずれたときＦSやＦAにロックしてしまわないよう通
常±１．５ＭＨｚ程度の帯域幅にしてある。したがっ
て、キャッチングレンジも±１．５ＭＨｚより大きくす
ることはできない。
【０００５】
【発明が解決しようとする課題】前述の従来技術には、
ＢＰＦの帯域幅に制限されてロッキングレンジを広げ、
より大きな周波数変動ΔＦをキャンセルすることができ
ない欠点がある。本発明は上記欠点を除去し、大きなΔ
Ｆが発生した場合でも、出力信号ＩＦの周波数を安定化
することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記の目的を達
成するため、映像搬送波を抜きとるＢＰＦの帯域幅を広
く設定して周波数の引き込み範囲を広くするとともに周
波数引き込み動作開始時に強制的にＶＣＯの発振周波数
ＦLを所定の固定周波数にシフトし、ＦV周波数がＦS、
ＦA周波数よりも常に基準周波数に近いようにした後、
ＰＬＬのフィードバックループが動作するようにしたも
のである。
【０００７】
【作用】その結果、大きな周波数ずれΔＦが生じた場合
でも、確実にＦVにロックすることができる。
【０００８】
【実施例】以下、この発明の一実施例を図１により説明
する。入力端子１より入力されたテレビジョン信号Ｆi
はミキサー（ＭＩＸ）２にて、ＶＣＯ８にて出力された
局発信号ＦLと混合され中間周波数ＦV、ＦS、ＦAの各信
号が得られ、出力端子３より出力される。
【０００９】一方、分岐されたこれら中間周波信号ＩＦ
からＢＰＦ４にて音声搬送波ＦAを除去し、さらにリミ
ッタ（ＬＩＭ）５により色副搬送波ＦSを含む変調成分
を除き、分周器６により１／Ｎに分周し、位相比較器
（ＰＤ）７に入力する。また基準発振器（ＯＳＣ）１０
より得られた基準信号は分周器９にて１／Ｍに分周さ
れ、位相比較器（ＰＤ）７に入力される。ＰＤ７ではこ
れら２信号の周波数を比較し、周波数のずれに比例した
誤差電圧を得る。この電圧でＶＣＯの発振周波数を制御
し、ＦLを得る。
【００１０】例えば、入力信号が＋ΔＦずれていたとす
ると、最初はＦV（ＦA、ＦSも同様）も＋ΔＦだけずれ
ているが、ＰＤ７にてこの＋ΔＦ分が誤差電圧として発
生しＶＣＯ制御電圧に加算され、局発周波数はＦL＋Δ
Ｆとなる。したがって、ＭＩＸ２の出力信号は（Ｆi＋
ΔＦ）−（ＦL＋ΔＦ）＝Ｆi−ＦLとなりΔＦがキャン
セルされる。
【００１１】このように、Ｆiがどのように変化しても
ＰＬＬ回路のキャッチングレンジおよびロッキングレン
ジ以内であれば、出力信号周波数はＯＳＣ１０の周波数
安定度に固定される。以上の説明はＰＬＬループが定常
状態になったときのものである。
【００１２】次に入力信号が入力端子１より注入され、
ＰＬＬ回路が動作しロックするまでの説明を行なう。入
力信号Ｆiが入力されると、入力検知器（以下ＤＥＴと
いう）１１が動作しスイッチ１２をあらかじめ電圧Ｖ0
に設定された電池１３に接続されＶＣＯは固定された周
波数ＦL’で発振する。このＦL’はＦVが正規の周波数
より１．５ＭＨｚ程度高くなるように設定されているた
め、周波数がＦVよりそれぞれ３．５８ＭＨＺ、４．５
ＭＨｚ高いＦS、ＦA信号はＢＰＦの高域側へ１．５ＭＨ
ｚ程度シフトされることになる。
【００１３】一旦、電池１３に接続されたスイッチ１２
は一定時間後に再び切り離され、通常のＰＬＬ回路が動
作し、引き込み動作を開始する。入力周波数が（正規周
波数−１．５ＭＨｚ）より高いとき、ＦV は必ず高域側
から正規の周波数に近づいてくる為、ＦS、ＦAに誤って
引き込まれることはない。また、入力周波数が（正規周
波数−１．５ＭＨｚ）より低いとき、−３ＭＨｚ程度ま
でならＦSよりも正規周波数に近いためＦS、ＦAに誤っ
て引き込まれることはない。
【００１４】以上のように、本発明によればＢＰＦの帯
域幅を広げることができ、その結果、キャッチングレン
ジを約１ＭＨｚ以上広げることができる。なお、図１で
ＤＥＴを入力端子１の後から分岐しているがＭＩＸ２の
後から分岐してもよい。
【００１５】
【発明の効果】従来はＢＰＦの帯域幅の制限からキャッ
チングレンジは±１．５ＭＨｚ程度であったが、本発明
により、±２．５ＭＨｚ程度と約±１ＭＨｚ広げること
ができる。これにより、テレビ中継機システム全体の周
波数変動に対するマージンが拡大され、送信機側の局発
安定度または受信機側の局発（図１のＶＣＯ８に相当）
安定度をその分甘くすることができる。また、局発安定
度が同じ場合は、その分マージンが増え、信頼度を上げ
ることができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a PLL circuit used in a television repeater. FIG. 2 is a block diagram of a conventional PLL circuit. The television signal F input from the input terminal 1
i is a mixer (hereinafter referred to as MIX) 2, mixed with the outputted local oscillation signal (hereinafter referred to as F L) at VCO 8,
The respective signals of the intermediate frequency video carrier F V , the color sub-carrier F S , and the audio carrier F A are obtained and output from the output terminal 3. On the other hand, a band filter (hereinafter referred to as a BPF) 4 is converted from the branched intermediate frequency signal (hereinafter referred to as an IF).
At sampling only F V, further limiter by (hereinafter LIM hereinafter) 5, the exception divider 6 a modulated component 1 / N
(N is a predetermined natural number), and a phase comparator (hereinafter referred to as PD)
7). In addition, a reference oscillator (hereinafter referred to as OSC)
The reference signal obtained from 10) is divided by a frequency divider 9 into 1 /
The frequency is divided into M (M is a predetermined natural number) and input to the PD 7. The PD 7 compares the frequencies of these two signals and obtains an error voltage proportional to the frequency shift. VCO at this voltage
Controls of the oscillation frequency to obtain F L. For example, if the input signal is shifted by + ΔF, F V (same for F A and F S ) is also shifted by + ΔF at first, but this + ΔF is generated as an error voltage in the PD and the VCO control voltage is reduced. And the local oscillation frequency is F L + ΔF
It becomes. Therefore, the output signal of MIX2 is (F i + Δ
F) − (F L + ΔF) = F i −F L , which means that ΔF has been canceled. Thus it is varied how the F i, the output signal frequency it within catching range and locking range of the PLL circuit is fixed to the frequency stability of the OSC10. Incidentally, BPF 4 is are the bandwidth of usually about ± 1.5 MHz so as not would provide an locked F S and F A when F i greatly deviates. Therefore, the catching range cannot be made larger than ± 1.5 MHz. [0005] The above-mentioned prior art includes:
The locking range is expanded by being limited by the bandwidth of the BPF,
There is a disadvantage that the larger frequency fluctuation ΔF cannot be canceled. The present invention eliminates the above disadvantages and provides a large Δ
It is an object to stabilize the frequency of the output signal IF even when F occurs. SUMMARY OF THE INVENTION In order to achieve the above object, the present invention sets a wide bandwidth of a BPF for extracting a video carrier to widen a frequency pull-in range and start a frequency pull-in operation. forcibly shift the oscillation frequency F L of the VCO to a predetermined fixed frequency, F V frequency F S,
After making it always closer to the reference frequency than the F A frequency,
The feedback loop of the PLL operates. [0007] [action] As a result, even when a large frequency shift ΔF occurs, can be locked in securely F V. An embodiment of the present invention will be described below with reference to FIG. The television signal F i input from the input terminal 1
Is a mixer (MIX) 2, intermediate frequency F V is mixed with the outputted local oscillation signal F L at VCO 8, F S, the signal F A is obtained and outputted from an output terminal 3. On the other hand, these branched intermediate frequency signals IF
, The voice carrier F A is removed by the BPF 4, the modulation component including the color subcarrier F S is further removed by the limiter (LIM) 5, the frequency is divided by 1 / N by the frequency divider 6, and the phase comparator (PD) Enter 7 The reference oscillator (OSC) 10
The reference signal thus obtained is frequency-divided by the frequency divider 9 into 1 / M and input to the phase comparator (PD) 7. The PD 7 compares the frequencies of these two signals and obtains an error voltage proportional to the frequency shift. This controls the oscillation frequency of the VCO voltage, obtain F L. For example, if the input signal is shifted by + ΔF, F V (similarly, F A and F S ) is also shifted by + ΔF at first, but this + ΔF is generated as an error voltage by the PD 7 to generate the VCO control voltage. And the local oscillation frequency is F L + Δ
It becomes F. Therefore, the output signal of MIX2 is (F i +
ΔF) − (F L + ΔF) = F i −F L and ΔF is cancelled. [0011] Thus, if it is within catching range and locking range of the PLL circuit also vary how the F i, the output signal frequency is fixed to the frequency stability of the OSC10. The above description is for when the PLL loop is in a steady state. Next, an input signal is injected from the input terminal 1,
A description will be given until the PLL circuit operates and locks. When the input signal Fi is input, an input detector (hereinafter, referred to as DET) 11 operates to switch the switch 12 in advance to the voltage V 0.
And the VCO oscillates at a fixed frequency F L ′. Since F L ′ is set so that F V is higher than the normal frequency by about 1.5 MHz, the frequencies are 3.58 MHZ and 4.5, respectively, higher than F V.
MHz higher F S and F A signals 1.5 MH
will be shifted by about z. The switch 12 once connected to the battery 13
Is disconnected again after a certain time, the normal PLL circuit operates, and the pull-in operation starts. When the input frequency is higher than (normal frequency -1.5 MHz), F V always approaches the normal frequency from the high frequency side, so that it is not erroneously drawn into F S and F A. Further, when the input frequency is lower than (normalized frequency -1.5MHz), F S, is not drawn by mistake F A close to the normal frequency than if up to about -3MHz F S. As described above, according to the present invention, the bandwidth of the BPF can be widened, and as a result, the catching range can be widened by about 1 MHz or more. Although the DET is branched after the input terminal 1 in FIG. 1, it may be branched after the MIX2. According to the present invention, the catching range is about ± 1.5 MHz due to the limitation of the bandwidth of the BPF. However, according to the present invention, the catching range can be extended to about ± 1 MHz to about ± 2.5 MHz. As a result, the margin for the frequency fluctuation of the entire TV repeater system is expanded, and the local oscillation stability on the transmitter side or the local oscillation on the receiver side (corresponding to the VCO 8 in FIG. 1)
The stability can be reduced accordingly. Further, when the local oscillation stability is the same, the margin is increased accordingly, and the reliability can be increased.
【図面の簡単な説明】 【図１】本発明の全体構成を示すブロック図である。 【図２】従来技術の全体構成を示すブロック図である。 【符号の説明】 ２ ミキサ ４ ＢＰＦ ７ 位相比較器 ８ ＶＣＯ １１ 入力検知器 １２ スイッチ １３ 電池[Brief description of the drawings] FIG. 1 is a block diagram showing the overall configuration of the present invention. FIG. 2 is a block diagram showing an overall configuration of a conventional technique. [Explanation of symbols] 2 mixer 4 BPF 7 Phase comparator 8 VCO 11 Input detector 12 switches 13 Battery
Claims (1)
された局発信号と混合し中間周波数信号を出力するテレ
ビ中継機用のＰＬＬ回路において、前記入力信号が入力
されたことを検知する入力検知器とスイッチを具備し、
該スイッチは、前記入力検知器で入力信号が検知される
と、所定期間、前記ＶＣＯに所定の電圧値を入力し、周
波数引き込み動作開始時に、強制的に前記ＶＣＯの発信
周波数が中間周波数よりも高い所定周波数となるように
すると共に、前記所定期間後、前記ＶＣＯに前記入力信
号の周波数と基準発振器の所定周波数との誤差に応じた
制御電圧値を入力し、前記ＶＣＯの前記発信周波数が所
定の固定周波数になるよう初期発振周波数を制御するこ
とを特徴とするテレビ中継機用ＰＬＬ回路。(57) [Claims] [Claim 1] Outputting an input television signal from a VCO
A PLL circuit for a television repeater that outputs an intermediate frequency signal by mixing the input signal with the received local oscillation signal.
Equipped with an input detector and a switch for detecting that
The input signal is detected by the input detector.
When a predetermined period, and inputting a predetermined voltage value to the VCO, the circumferential
At the start of the wave number pull-in operation, the transmission frequency of the VCO is forcibly set to a predetermined frequency higher than the intermediate frequency, and after the predetermined period , the VCO receives the input signal frequency and the reference oscillator predetermined frequency. It receives the control voltage value corresponding to the error, televised machine PLL circuit according to claim and this <br/> said oscillation frequency is controlled initial oscillation frequency to a predetermined fixed frequency of the VCO.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25660294A JP3439544B2 (en) | 1994-10-21 | 1994-10-21 | PLL circuit for TV repeater |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25660294A JP3439544B2 (en) | 1994-10-21 | 1994-10-21 | PLL circuit for TV repeater |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125939A JPH08125939A (en) | 1996-05-17 |
| JP3439544B2 true JP3439544B2 (en) | 2003-08-25 |
Family
ID=17294918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25660294A Expired - Fee Related JP3439544B2 (en) | 1994-10-21 | 1994-10-21 | PLL circuit for TV repeater |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439544B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10065159A1 (en) * | 2000-12-23 | 2002-06-27 | Harris Comm Austria Gmbh Wien | Master transmitter connection |
-
1994
- 1994-10-21 JP JP25660294A patent/JP3439544B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125939A (en) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100193862B1 (en) | Frequency converter to get stable frequency | |
| US5857004A (en) | Digital data receiver | |
| US4581643A (en) | Double conversion television tuner with frequency response control provisions | |
| US4575761A (en) | AFT arrangement for a double conversion tuner | |
| CA2010176C (en) | Tuner station selecting apparatus | |
| US4078212A (en) | Dual mode frequency synthesizer for a television tuning apparatus | |
| JP2729028B2 (en) | Method and circuit for demodulating FM carrier | |
| CA1207433A (en) | Circuit for providing accurately spaced video and sound carriers | |
| CA2071421C (en) | Automatic frequency control circuit | |
| EP0092442B1 (en) | Phase synchronizing circuit | |
| JPH07170127A (en) | Fm audio carrier wave demodulation method and demodulator | |
| US20040207476A1 (en) | PLL circuit and television receiver having same and beat reducing method for television receiver | |
| JP3439544B2 (en) | PLL circuit for TV repeater | |
| US4461035A (en) | Television synchronous receiver | |
| JPH0221194B2 (en) | ||
| EP0771076A1 (en) | Frequency synthesizer | |
| US6519008B1 (en) | Filter circuit | |
| JP2844781B2 (en) | RF modulator | |
| EP0222863B1 (en) | Fm feedback demodulator using injection-locked oscillator | |
| JPH0846433A (en) | Video signal demodulating circuit | |
| JPS6329340Y2 (en) | ||
| JPS6322738Y2 (en) | ||
| JPH0722846A (en) | Frequency converter | |
| JPS6148284B2 (en) | ||
| JPS609204A (en) | Detection circuit of television signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |