JP3426565B2 - 表面形状認識装置 - Google Patents
表面形状認識装置Info
- Publication number
- JP3426565B2 JP3426565B2 JP2000171808A JP2000171808A JP3426565B2 JP 3426565 B2 JP3426565 B2 JP 3426565B2 JP 2000171808 A JP2000171808 A JP 2000171808A JP 2000171808 A JP2000171808 A JP 2000171808A JP 3426565 B2 JP3426565 B2 JP 3426565B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor electrode
- sensor
- circuit
- electrode
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Image Input (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表面形状認識装置
に関し、特に人間の指紋や動物の鼻紋などの微細な凹凸
を認識する表面形状認識装置に関するものである。
に関し、特に人間の指紋や動物の鼻紋などの微細な凹凸
を認識する表面形状認識装置に関するものである。
【０００２】
【従来の技術】情報化社会の進展と現代社会の環境にお
いて、セキュリティ技術への関心が高まっている。例え
ば、情報化社会では、電子現金化などのシステム構築の
ための本人認証技術が、重要な鍵となってきる。また、
盗難やカードの不正使用の防御策のための認証技術につ
いても研究開発が活発になっているのが実情である（例
えば、清水良真他、個人認証付き機能付きＩＣカードに
関する一検討、信学技報、Technical report of IEICE,
OFS92-32,p25-30(1992)）。
いて、セキュリティ技術への関心が高まっている。例え
ば、情報化社会では、電子現金化などのシステム構築の
ための本人認証技術が、重要な鍵となってきる。また、
盗難やカードの不正使用の防御策のための認証技術につ
いても研究開発が活発になっているのが実情である（例
えば、清水良真他、個人認証付き機能付きＩＣカードに
関する一検討、信学技報、Technical report of IEICE,
OFS92-32,p25-30(1992)）。
【０００３】このような、不正使用防御策のための認証
方式には、指紋や声紋などを利用したものが種々ある
が、中でも、指紋認証技術については、これまで多くの
技術開発がなされている。指紋の認証方式は、光学的な
読み取り方式と人間の電気特性を利用して指紋の凹凸を
電気信号に置き換えて検出する方式とに大別される。光
学的に読み取る方式は、主に光の反射とＣＣＤイメージ
センサを用い、指紋を光学像データとして取り込み、照
合を行う方式である（特開昭６１−２２１８８３号公
報）。
方式には、指紋や声紋などを利用したものが種々ある
が、中でも、指紋認証技術については、これまで多くの
技術開発がなされている。指紋の認証方式は、光学的な
読み取り方式と人間の電気特性を利用して指紋の凹凸を
電気信号に置き換えて検出する方式とに大別される。光
学的に読み取る方式は、主に光の反射とＣＣＤイメージ
センサを用い、指紋を光学像データとして取り込み、照
合を行う方式である（特開昭６１−２２１８８３号公
報）。
【０００４】他の方式として、指の指紋の圧力差を読み
取るために圧電薄膜を利用した方式も開発されている
（特開平５−６１９６５号公報）。また、同じように、
皮膚の接触により生じる電気特性の変化を、電気信号の
分布に置き換えて指紋の形状を検出する方式として、感
圧シートを用いて抵抗変化量もしくは容量変化量による
認証方式が提案されている（特開平７−１６８９３０号
公報）。しかしながら、以上の技術において、まず、光
を用いた方式は小型化することが難しく、汎用的に用い
ることが困難であり、用途が限定されるという問題があ
る。次に、感圧シートなどを用いて指の凹凸を感知する
方式は、材料が特殊であることや加工性の難しさから、
実用化が難しく信頼性に乏しいことが考えられる。
取るために圧電薄膜を利用した方式も開発されている
（特開平５−６１９６５号公報）。また、同じように、
皮膚の接触により生じる電気特性の変化を、電気信号の
分布に置き換えて指紋の形状を検出する方式として、感
圧シートを用いて抵抗変化量もしくは容量変化量による
認証方式が提案されている（特開平７−１６８９３０号
公報）。しかしながら、以上の技術において、まず、光
を用いた方式は小型化することが難しく、汎用的に用い
ることが困難であり、用途が限定されるという問題があ
る。次に、感圧シートなどを用いて指の凹凸を感知する
方式は、材料が特殊であることや加工性の難しさから、
実用化が難しく信頼性に乏しいことが考えられる。
【０００５】一方、ＬＳＩの製造技術を用いて作製され
た容量型の指紋センサが開発されている（Marco Tartag
ni and Roberto Guerrieri,A 390dpi Live Fingerprint
Imager Based on Feedback Capacitive Sensing Schem
e,1997 IEEE InternationalSolid-State Circuits Conf
erence, p200-201(1997).）。これは、ＬＳＩチップ上
に２次元に配列された小さなセンサにより、帰還静電容
量方式を利用して皮膚の凹凸パターンを検出する方法で
ある。この容量型センサは、基本的にはＬＳＩ配線の最
上層にプレートを形成し、プレート上にパシベーション
膜を形成したものである。
た容量型の指紋センサが開発されている（Marco Tartag
ni and Roberto Guerrieri,A 390dpi Live Fingerprint
Imager Based on Feedback Capacitive Sensing Schem
e,1997 IEEE InternationalSolid-State Circuits Conf
erence, p200-201(1997).）。これは、ＬＳＩチップ上
に２次元に配列された小さなセンサにより、帰還静電容
量方式を利用して皮膚の凹凸パターンを検出する方法で
ある。この容量型センサは、基本的にはＬＳＩ配線の最
上層にプレートを形成し、プレート上にパシベーション
膜を形成したものである。
【０００６】このセンサに指先が触れると、皮膚の表面
が第２のプレートとして機能し、空気からなる絶縁層で
隔離され、皮膚表面とプレートとの距離の違いでセンシ
ングを行うことにより指紋を検出するものである。な
お、この技術では、最上層に配置されるプレートの近傍
に参照用のプレートを配置し、この参照用のプレートと
の差分を実際のセンシングに用いるようにしている。こ
の構造は、従来の光学式に比較し、特殊なインターフェ
イスが不要なことや、小型化が可能なことが特徴であ
る。
が第２のプレートとして機能し、空気からなる絶縁層で
隔離され、皮膚表面とプレートとの距離の違いでセンシ
ングを行うことにより指紋を検出するものである。な
お、この技術では、最上層に配置されるプレートの近傍
に参照用のプレートを配置し、この参照用のプレートと
の差分を実際のセンシングに用いるようにしている。こ
の構造は、従来の光学式に比較し、特殊なインターフェ
イスが不要なことや、小型化が可能なことが特徴であ
る。
【０００７】上記指紋センサは、原理的には、半導体基
板上にセンサ電極を形成し、センサ電極上にパシベーシ
ョン膜を形成したものであり、パシベーション膜を介し
て皮膚とセンサとの容量を検出し微細構造の凹凸を検出
する方法である。ここで従来の容量型の指紋センサにつ
いて図を参照して簡単に説明する。この容量型センサ
は、図１０の断面図に示すように構成されている。ま
ず、ＬＳＩ等の形成された半導体基板４０１の上に、下
層絶縁膜４０２を介して配線４０３が形成され、この上
に層間絶縁膜４０４が形成されている。
板上にセンサ電極を形成し、センサ電極上にパシベーシ
ョン膜を形成したものであり、パシベーション膜を介し
て皮膚とセンサとの容量を検出し微細構造の凹凸を検出
する方法である。ここで従来の容量型の指紋センサにつ
いて図を参照して簡単に説明する。この容量型センサ
は、図１０の断面図に示すように構成されている。ま
ず、ＬＳＩ等の形成された半導体基板４０１の上に、下
層絶縁膜４０２を介して配線４０３が形成され、この上
に層間絶縁膜４０４が形成されている。
【０００８】また、層間絶縁膜４０４上には、例えば平
面形状が矩形のセンサ電極４０６が形成されている。こ
のセンサ電極４０６は、層間絶縁膜４０４に形成された
スルーホール内のプラグ４０５を介して配線４０３に接
続されている。層間絶縁膜４０４上に、センサ電極４０
６を覆うように、パシベーション膜４０７が形成され、
センサ素子が構成されている。センサ素子は、図１１の
平面図に示すように、隣り合うセンサ素子のセンサ電極
４０６が接触しないように、２次元的に複数配置されて
いる。
面形状が矩形のセンサ電極４０６が形成されている。こ
のセンサ電極４０６は、層間絶縁膜４０４に形成された
スルーホール内のプラグ４０５を介して配線４０３に接
続されている。層間絶縁膜４０４上に、センサ電極４０
６を覆うように、パシベーション膜４０７が形成され、
センサ素子が構成されている。センサ素子は、図１１の
平面図に示すように、隣り合うセンサ素子のセンサ電極
４０６が接触しないように、２次元的に複数配置されて
いる。
【０００９】つぎに、上記容量型センサの動作について
説明する。指紋検出のときは、まず、指紋検出対象の指
が、パシベーション膜４０７に接触する。このように、
指が接触すると、センサ電極４０６上では、パシベーシ
ョン膜４０７に触れた皮膚が電極として機能し、センサ
電極４０６との間で容量が形成される。この容量は、配
線４０３を介して検出される。ここで、指先の指紋は、
皮膚の凹凸により形成されているので、パシベーション
膜４０７に指を接触させた場合、電極としての皮膚と、
センサ電極４０６との距離は、指紋を形成している凸部
と凹部とで異なる。この距離の違いは、容量の違いとし
て検出されることになる。したがって、各々のセンサ電
極における異なる容量の分布を検出していけば、指紋の
凹凸の形状となる。このように、この容量型センサによ
り、皮膚の微細な凹凸状態を感知することができる。
説明する。指紋検出のときは、まず、指紋検出対象の指
が、パシベーション膜４０７に接触する。このように、
指が接触すると、センサ電極４０６上では、パシベーシ
ョン膜４０７に触れた皮膚が電極として機能し、センサ
電極４０６との間で容量が形成される。この容量は、配
線４０３を介して検出される。ここで、指先の指紋は、
皮膚の凹凸により形成されているので、パシベーション
膜４０７に指を接触させた場合、電極としての皮膚と、
センサ電極４０６との距離は、指紋を形成している凸部
と凹部とで異なる。この距離の違いは、容量の違いとし
て検出されることになる。したがって、各々のセンサ電
極における異なる容量の分布を検出していけば、指紋の
凹凸の形状となる。このように、この容量型センサによ
り、皮膚の微細な凹凸状態を感知することができる。
【００１０】このような容量型指紋センサは、従来の光
学式センサと比較して特殊なインターフェイスが不要で
あり、小型化が可能である。この容量型センサは、以下
に示す各部が集積化された集積回路（ＬＳＩ）チップ上
に一体化して搭載することができる。すなわち、センサ
電極４０６の容量を検出する容量検出回路と、容量検出
回路の出力を入力して処理する処理回路と、照合のため
の指紋データが格納された記憶回路と、記憶回路の指紋
データと容量検出回路により検出され処理回路により処
理されたた指紋とを比較照合する比較照合回路とが集積
化された集積回路チップに、上述の容量型センサを搭載
することができる。このように、１つの集積回路チップ
上に構成することで、各ユニット間のデータ転送におけ
る情報の改竄などが困難になり、機密保持性能を向上さ
せることができる。なお、こうしたＬＳＩ製造技術を用
いた容量検出型センサは、例えば、’ＩＳＳＣＣ ＤＩ
ＧＥＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ’
ＦＥＢＲＵＡＲＹ １９９８ ｐｐ．２８４〜２８５
に記載されている。
学式センサと比較して特殊なインターフェイスが不要で
あり、小型化が可能である。この容量型センサは、以下
に示す各部が集積化された集積回路（ＬＳＩ）チップ上
に一体化して搭載することができる。すなわち、センサ
電極４０６の容量を検出する容量検出回路と、容量検出
回路の出力を入力して処理する処理回路と、照合のため
の指紋データが格納された記憶回路と、記憶回路の指紋
データと容量検出回路により検出され処理回路により処
理されたた指紋とを比較照合する比較照合回路とが集積
化された集積回路チップに、上述の容量型センサを搭載
することができる。このように、１つの集積回路チップ
上に構成することで、各ユニット間のデータ転送におけ
る情報の改竄などが困難になり、機密保持性能を向上さ
せることができる。なお、こうしたＬＳＩ製造技術を用
いた容量検出型センサは、例えば、’ＩＳＳＣＣ ＤＩ
ＧＥＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ’
ＦＥＢＲＵＡＲＹ １９９８ ｐｐ．２８４〜２８５
に記載されている。
【００１１】図１２は指の皮膚と電極との間に形成され
る静電容量を検出して、指紋の凹凸パターンを検出する
従来の容量検出回路の回路図である。図１２において、
５０は検出素子であり、接触した指の表面４００とセン
サ電極４０６との間に形成される静電容量の値Ｃｆを電
圧信号として出力するものである。容量検出回路５００
は、信号発生回路５１０及び出力回路５２０等により構
成される。検出素子５０のセンサ電極４０６は、ＮchＭ
ＯＳトランジスタＱ２を介し電流Ｉの電流源５１１の入
力側に接続されている。また、センサ電極４０６とトラ
ンジスタＱ２との節点Ｎ１には、出力回路５２０の入力
側が接続されている。また、節点Ｎ１にはＰchＭＯＳト
ランジスタＱ１を介して、電源電圧ＶDDが印加される。
この節点Ｎ１は寄生容量Ｃｐ０を有している。さらに、
トランジスタＱ１，Ｑ２のゲート端子にはそれぞれ信号
ＰＲＥ（バー），ＲＥが印加される。ここで、電流源５
１１とトランジスタＱ２とにより信号発生回路５１０が
構成され、ＮchＭＯＳトランジスタＱ３とバイアス抵抗
Ｒａとにより出力回路５２０が構成される。
る静電容量を検出して、指紋の凹凸パターンを検出する
従来の容量検出回路の回路図である。図１２において、
５０は検出素子であり、接触した指の表面４００とセン
サ電極４０６との間に形成される静電容量の値Ｃｆを電
圧信号として出力するものである。容量検出回路５００
は、信号発生回路５１０及び出力回路５２０等により構
成される。検出素子５０のセンサ電極４０６は、ＮchＭ
ＯＳトランジスタＱ２を介し電流Ｉの電流源５１１の入
力側に接続されている。また、センサ電極４０６とトラ
ンジスタＱ２との節点Ｎ１には、出力回路５２０の入力
側が接続されている。また、節点Ｎ１にはＰchＭＯＳト
ランジスタＱ１を介して、電源電圧ＶDDが印加される。
この節点Ｎ１は寄生容量Ｃｐ０を有している。さらに、
トランジスタＱ１，Ｑ２のゲート端子にはそれぞれ信号
ＰＲＥ（バー），ＲＥが印加される。ここで、電流源５
１１とトランジスタＱ２とにより信号発生回路５１０が
構成され、ＮchＭＯＳトランジスタＱ３とバイアス抵抗
Ｒａとにより出力回路５２０が構成される。
【００１２】図１２の容量検出回路５００の動作を説明
する。はじめに、トランジスタＱ１のゲート端子にはＨ
ｉｇｈレベル（ＶDD）の信号ＰＲＥ（バー）が与えら
れ、トランジスタＱ２のゲート端子にはＬｏｗレベル
（ＧＮＤ）の信号ＲＥが与えられている。したがって、
このときトランジスタＱ１，Ｑ２はともに導通していな
い。この状態で信号ＰＲＥ（バー）がＨｉｇｈレベルか
らＬｏｗレベルに変化すると、トランジスタＱ１が導通
状態になる。このときトランジスタＱ２は非導通状態の
ままであるから、節点Ｎ１の電位がＶDDにプリチャージ
される。
する。はじめに、トランジスタＱ１のゲート端子にはＨ
ｉｇｈレベル（ＶDD）の信号ＰＲＥ（バー）が与えら
れ、トランジスタＱ２のゲート端子にはＬｏｗレベル
（ＧＮＤ）の信号ＲＥが与えられている。したがって、
このときトランジスタＱ１，Ｑ２はともに導通していな
い。この状態で信号ＰＲＥ（バー）がＨｉｇｈレベルか
らＬｏｗレベルに変化すると、トランジスタＱ１が導通
状態になる。このときトランジスタＱ２は非導通状態の
ままであるから、節点Ｎ１の電位がＶDDにプリチャージ
される。
【００１３】プリチャージが終了した後、信号ＰＲＥ
（バー）がＨｉｇｈレベルに変化すると同時に信号ＲＥ
がＨｉｇｈレベルに変化する。これによりトランジスタ
Ｑ１が非導通状態に、トランジスタＱ２が導通状態にな
り、電流源５１１により節点Ｎ１の充電電荷が引き抜か
れる。この結果、節点Ｎ１の電位が低下する。信号ＲＥ
をＨｉｇｈレベルにする期間をΔｔとすると、Δｔ経過
後の節点Ｎ１の電位低下ΔＶは ΔＶ＝ＩΔｔ／（Ｃｆ＋Ｃｐ０） （１） となる。ただし、Ｃｆは静電容量の値である。
（バー）がＨｉｇｈレベルに変化すると同時に信号ＲＥ
がＨｉｇｈレベルに変化する。これによりトランジスタ
Ｑ１が非導通状態に、トランジスタＱ２が導通状態にな
り、電流源５１１により節点Ｎ１の充電電荷が引き抜か
れる。この結果、節点Ｎ１の電位が低下する。信号ＲＥ
をＨｉｇｈレベルにする期間をΔｔとすると、Δｔ経過
後の節点Ｎ１の電位低下ΔＶは ΔＶ＝ＩΔｔ／（Ｃｆ＋Ｃｐ０） （１） となる。ただし、Ｃｆは静電容量の値である。
【００１４】電流源５１１の電流Ｉ、期間Δｔ及び寄生
容量Ｃｐ０はそれぞれ一定であるから、電位低下ΔＶは
静電容量値Ｃｆによって決定される。この容量値Ｃｆは
電極４０６と指の表面４００との距離によって決まるの
で、指紋の凹凸によって容量４００の値Ｃｆが異なる。
このことから、指紋の凹凸を反映して低下電位ΔＶの大
きさが変化する。この電位低下ΔＶが入力信号として出
力回路５２０に供給されるので、出力回路５２０でΔＶ
が入力され、指紋の凹凸を反映した信号が出力される。
容量Ｃｐ０はそれぞれ一定であるから、電位低下ΔＶは
静電容量値Ｃｆによって決定される。この容量値Ｃｆは
電極４０６と指の表面４００との距離によって決まるの
で、指紋の凹凸によって容量４００の値Ｃｆが異なる。
このことから、指紋の凹凸を反映して低下電位ΔＶの大
きさが変化する。この電位低下ΔＶが入力信号として出
力回路５２０に供給されるので、出力回路５２０でΔＶ
が入力され、指紋の凹凸を反映した信号が出力される。
【００１５】
【発明が解決しようとする課題】しかしながら、上述し
た容量型センサは、指の皮膚等を電極として利用してい
るため、静電気を帯びている指が接触したときにこの静
電気により、容量型センサと一体となっているＬＳＩが
静電破壊されやすく信頼性が低下するという問題があっ
た。即ち、通常、ＬＳＩを構成するＭＯＳトランジスタ
は、ゲート端子に入力された信号に対して高感度で信号
を出力する特性を有している。このため、従来の容量検
出回路５００では、センサ電極４０６に接続される節点
Ｎ１に直接出力回路５２０のＭＯＳトランジスタＱ３の
ゲート端子を接続し、前記節点に発生する微細な信号変
化ΔＶを高感度で検出して出力するようにしている。
た容量型センサは、指の皮膚等を電極として利用してい
るため、静電気を帯びている指が接触したときにこの静
電気により、容量型センサと一体となっているＬＳＩが
静電破壊されやすく信頼性が低下するという問題があっ
た。即ち、通常、ＬＳＩを構成するＭＯＳトランジスタ
は、ゲート端子に入力された信号に対して高感度で信号
を出力する特性を有している。このため、従来の容量検
出回路５００では、センサ電極４０６に接続される節点
Ｎ１に直接出力回路５２０のＭＯＳトランジスタＱ３の
ゲート端子を接続し、前記節点に発生する微細な信号変
化ΔＶを高感度で検出して出力するようにしている。
【００１６】しかし、ＭＯＳトランジスタのゲート酸化
膜は１０ｎｍと薄いため、その絶縁耐圧は１００Ｖ程度
である。この絶縁耐圧を超える高電圧がゲート端子に入
力されるとゲート酸化膜は破壊されＭＯＳトランジスタ
は動作不能になる。そのため、図１２に示す従来の容量
検出回路は、指紋の凹凸などの表面形状を認識する際に
指などの認識対象物が静電気を帯びていた場合、この１
０００Ｖ以上の静電気がセンサ電極４０６を介し出力回
路３内のＭＯＳトランジスタＱ３のゲート端子まで達
し、この結果、トランジスタＱ３が破壊され、信頼性が
低下するという問題があった。したがって、本発明は、
容量型センサを用いて指紋の凹凸などの微細な表面形状
を認識する表面形状認識装置の信頼性を向上させること
を目的とする。
膜は１０ｎｍと薄いため、その絶縁耐圧は１００Ｖ程度
である。この絶縁耐圧を超える高電圧がゲート端子に入
力されるとゲート酸化膜は破壊されＭＯＳトランジスタ
は動作不能になる。そのため、図１２に示す従来の容量
検出回路は、指紋の凹凸などの表面形状を認識する際に
指などの認識対象物が静電気を帯びていた場合、この１
０００Ｖ以上の静電気がセンサ電極４０６を介し出力回
路３内のＭＯＳトランジスタＱ３のゲート端子まで達
し、この結果、トランジスタＱ３が破壊され、信頼性が
低下するという問題があった。したがって、本発明は、
容量型センサを用いて指紋の凹凸などの微細な表面形状
を認識する表面形状認識装置の信頼性を向上させること
を目的とする。
【００１７】
【課題を解決するための手段】本発明の表面形状認識装
置は、基板上の層間絶縁膜上に配置されかつ各々が絶縁
分離されている複数のセンサ電極（１０５）と、層間絶
縁膜上に前記各々のセンサ電極の上面および側面を各々
覆って配置されかつ誘電体からなるパシベーション膜
（１０７）と、認識対象物がパシベーション膜表面に接
触したときにセンサ電極とこれに対向する前記認識対象
物の表面との間に形成された静電容量を検出する容量検
出回路（２００）と、パシベーション膜表面上の静電気
を通過させる静電気回避手段（１０６，Ｑ４，Ｑ５）と
を設け、静電気回避手段を、センサ電極と絶縁分離され
て層間絶縁膜上に形成され、かつ一部がパシベーション
膜とともに１つの表面を形成するアース電極（１０６）
と、容量検出回路内のセンサ電極に接続される全ての回
路の入力側に静電気保護素子とから構成するようにした
ものである。
置は、基板上の層間絶縁膜上に配置されかつ各々が絶縁
分離されている複数のセンサ電極（１０５）と、層間絶
縁膜上に前記各々のセンサ電極の上面および側面を各々
覆って配置されかつ誘電体からなるパシベーション膜
（１０７）と、認識対象物がパシベーション膜表面に接
触したときにセンサ電極とこれに対向する前記認識対象
物の表面との間に形成された静電容量を検出する容量検
出回路（２００）と、パシベーション膜表面上の静電気
を通過させる静電気回避手段（１０６，Ｑ４，Ｑ５）と
を設け、静電気回避手段を、センサ電極と絶縁分離され
て層間絶縁膜上に形成され、かつ一部がパシベーション
膜とともに１つの表面を形成するアース電極（１０６）
と、容量検出回路内のセンサ電極に接続される全ての回
路の入力側に静電気保護素子とから構成するようにした
ものである。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。 （第１の実施の形態）図１は、本発明に係る表面形状認
識装置の第１の実施の形態を示す要部断面図である。図
１において、本表面形状認識装置を構成するセンサチッ
プは、例えばシリコンからなる半導体基板１０１上の下
層絶縁膜１０２上に形成された層間絶縁膜１０４上に、
たとえば８０μｍ角の複数のセンサ電極１０５と、格子
状のアース電極１０６とを備えるようにしている。ま
た、複数のセンサ電極１０５とアース電極１０６とを、
層間絶縁膜１０４表面で規定される同一平面上に配置す
るようにしている。なお、アース電極１０６は、センサ
電極１０５と同一平面上に配置する必要はない。
て図を参照して説明する。 （第１の実施の形態）図１は、本発明に係る表面形状認
識装置の第１の実施の形態を示す要部断面図である。図
１において、本表面形状認識装置を構成するセンサチッ
プは、例えばシリコンからなる半導体基板１０１上の下
層絶縁膜１０２上に形成された層間絶縁膜１０４上に、
たとえば８０μｍ角の複数のセンサ電極１０５と、格子
状のアース電極１０６とを備えるようにしている。ま
た、複数のセンサ電極１０５とアース電極１０６とを、
層間絶縁膜１０４表面で規定される同一平面上に配置す
るようにしている。なお、アース電極１０６は、センサ
電極１０５と同一平面上に配置する必要はない。
【００１９】アース電極１０６は、図２の平面図に示す
ように、アース電極１０６で構成している格子の升の中
央にセンサ電極１０５が配置されるようにし、かつセン
サ電極１０５とは絶縁分離された状態としている。アー
ス電極１０６は、例えばＡｕから構成し、層間絶縁膜１
０４に接する底部からパシベーション膜１０７表面に露
出する頭部までの高さ、すなわち膜厚を３μｍ程度とし
た。したがって、パシベーション膜１０７の膜厚も、３
μｍ程度である。アース電極１０６の上面は、パシベー
ション膜１０７表面とともに１つの表面を形成し、本実
施の形態では、この表面を１つの平面としている。
ように、アース電極１０６で構成している格子の升の中
央にセンサ電極１０５が配置されるようにし、かつセン
サ電極１０５とは絶縁分離された状態としている。アー
ス電極１０６は、例えばＡｕから構成し、層間絶縁膜１
０４に接する底部からパシベーション膜１０７表面に露
出する頭部までの高さ、すなわち膜厚を３μｍ程度とし
た。したがって、パシベーション膜１０７の膜厚も、３
μｍ程度である。アース電極１０６の上面は、パシベー
ション膜１０７表面とともに１つの表面を形成し、本実
施の形態では、この表面を１つの平面としている。
【００２０】また、アース電極１０６は、層間絶縁膜１
０４上に形成した配線１０６ａで接地線が接続されるパ
ッド（基準電極）１０６ｂに導通させ、センサ電極１０
５が形成される検出領域１０５ａ内では、層間絶縁膜１
０４上だけに存在させた。本実施の形態では、アース電
極１０６を層間絶縁膜１０４上に接して形成するように
したが、これに限るものではない。アース電極１０６
は、パシベーション膜１０７表面より埋め込むように配
置し、アース電極１０６底部が層間絶縁膜１０４上面か
ら離れていてもよい。なお、パッド１０６ｂは、接地線
に接続するのではなく、所定の固定電位が与えられるよ
うにしてもよい。
０４上に形成した配線１０６ａで接地線が接続されるパ
ッド（基準電極）１０６ｂに導通させ、センサ電極１０
５が形成される検出領域１０５ａ内では、層間絶縁膜１
０４上だけに存在させた。本実施の形態では、アース電
極１０６を層間絶縁膜１０４上に接して形成するように
したが、これに限るものではない。アース電極１０６
は、パシベーション膜１０７表面より埋め込むように配
置し、アース電極１０６底部が層間絶縁膜１０４上面か
ら離れていてもよい。なお、パッド１０６ｂは、接地線
に接続するのではなく、所定の固定電位が与えられるよ
うにしてもよい。
【００２１】上記センサ電極１０５は、層間絶縁膜１０
４上に形成されたパシベーション膜１０７で覆い、１５
０μｍ間隔に複数個を備えるようにした。また、センサ
電極１０５は、例えばＡｕから構成し、膜厚１μｍ程度
に形成した。パシベーション膜１０７の膜厚は３μｍ程
度としたので、センサ電極１０５上には、パシベーショ
ン膜１０７が約２（＝３−１）μｍ存在している。この
パシベーション膜１０７は、例えばポリイミドなどの比
誘電率が４．０程度の絶縁物から構成すればよい。
４上に形成されたパシベーション膜１０７で覆い、１５
０μｍ間隔に複数個を備えるようにした。また、センサ
電極１０５は、例えばＡｕから構成し、膜厚１μｍ程度
に形成した。パシベーション膜１０７の膜厚は３μｍ程
度としたので、センサ電極１０５上には、パシベーショ
ン膜１０７が約２（＝３−１）μｍ存在している。この
パシベーション膜１０７は、例えばポリイミドなどの比
誘電率が４．０程度の絶縁物から構成すればよい。
【００２２】上記下層絶縁膜１０２上には、センサ電極
１０５にスルーホールを介して接続する配線１０３を形
成するようにした。また、半導体基板１０１上には、指
等ががセンサに触れたときに指とセンサ電極１０５間に
形成される容量を検出する容量検出回路２００を形成し
ている。この容量検出回路２００は、前述した配線１０
３などによりセンサ電極１０５に接続している。容量検
出回路２００は、例えばセンサ電極１０５毎に用意さ
れ、センサ電極１０５と認識対象物の一部との間に形成
される容量を検出する。
１０５にスルーホールを介して接続する配線１０３を形
成するようにした。また、半導体基板１０１上には、指
等ががセンサに触れたときに指とセンサ電極１０５間に
形成される容量を検出する容量検出回路２００を形成し
ている。この容量検出回路２００は、前述した配線１０
３などによりセンサ電極１０５に接続している。容量検
出回路２００は、例えばセンサ電極１０５毎に用意さ
れ、センサ電極１０５と認識対象物の一部との間に形成
される容量を検出する。
【００２３】各容量検出回路２００の出力ＯＵＴは、処
理回路３００により処理され、この処理回路３００の処
理により、各センサ電極１０５と、認識対象物である指
の表面間の静電容量（即ち、指の表面形状を示す後述の
指紋の凹凸）を濃淡に変換した画像データが生成され
る。容量検出回路２００および処理回路３００は、セン
サ電極１０５下の半導体基板１０１上に集積回路として
形成される。なお、容量検出回路２００や処理回路３０
０は、必ずしも半導体基板１０１上にモノリシックに集
積する必要はない。しかし、センサ電極１０５と容量検
出回路２００や処理回路３００は、なるべく近くに配置
した方が望ましい。
理回路３００により処理され、この処理回路３００の処
理により、各センサ電極１０５と、認識対象物である指
の表面間の静電容量（即ち、指の表面形状を示す後述の
指紋の凹凸）を濃淡に変換した画像データが生成され
る。容量検出回路２００および処理回路３００は、セン
サ電極１０５下の半導体基板１０１上に集積回路として
形成される。なお、容量検出回路２００や処理回路３０
０は、必ずしも半導体基板１０１上にモノリシックに集
積する必要はない。しかし、センサ電極１０５と容量検
出回路２００や処理回路３００は、なるべく近くに配置
した方が望ましい。
【００２４】このように、第１の実施の形態では、認識
対象となる指などが認識のために接触するパシベーショ
ン膜１０７表面に、一部が露出したアース電極１０６を
設けるようにした。このことにより、パシベーション膜
１０７表面に指が接触したときに生じる静電気はアース
電極１０６に流れるようになり、層間絶縁膜１０４下に
配置された容量検出回路２００への静電気の印加を抑制
できるようになる。このように、容量検出回路２００
は、アース電極１０６により静電気の影響を受けにくく
なっているため、容量検出回路の信頼性が向上する。
対象となる指などが認識のために接触するパシベーショ
ン膜１０７表面に、一部が露出したアース電極１０６を
設けるようにした。このことにより、パシベーション膜
１０７表面に指が接触したときに生じる静電気はアース
電極１０６に流れるようになり、層間絶縁膜１０４下に
配置された容量検出回路２００への静電気の印加を抑制
できるようになる。このように、容量検出回路２００
は、アース電極１０６により静電気の影響を受けにくく
なっているため、容量検出回路の信頼性が向上する。
【００２５】（第２の実施の形態）図３は第２の実施の
形態を示す図であり、表面形状認識装置を構成する容量
検出回路の回路図である。この容量検出回路２００Ａ
は、接触した人間の指などの認識対象物１００とセンサ
電極１０５間の静電容量を検出するものであり、検出し
た静電容量値Ｃｆに相当する電気量に応じた信号を発生
する信号発生回路２１０と、センサ電極１０５と信号発
生回路２１０との間の接続点の信号を検出して出力する
出力回路２２０等からなる。
形態を示す図であり、表面形状認識装置を構成する容量
検出回路の回路図である。この容量検出回路２００Ａ
は、接触した人間の指などの認識対象物１００とセンサ
電極１０５間の静電容量を検出するものであり、検出し
た静電容量値Ｃｆに相当する電気量に応じた信号を発生
する信号発生回路２１０と、センサ電極１０５と信号発
生回路２１０との間の接続点の信号を検出して出力する
出力回路２２０等からなる。
【００２６】図３において、検出素子１を構成するセン
サ電極１０５は、信号発生回路２１０内のＮchＭＯＳト
ランジスタＱ２のドレイン端子に接続され、トランジス
タＱ２のソース端子は電流値Ｉの電流源２１１の入力側
に接続される。また、センサ電極１０５とトランジスタ
Ｑ２との節点Ｎ１には、ＰchＭＯＳトランジスタＱ４の
ソース端子が接続される。トランジスタＱ４のドレイン
端子には、ソース端子に電源電圧ＶDDが印加されたＰch
ＭＯＳトランジスタＱ１のドレイン端子と、出力回路２
２０の入力側が接続される。また、ＮchＭＯＳトランジ
スタＱ３とバイアス抵抗Ｒａとにより出力回路２００が
構成される。ここで、Ｃｐ０，Ｃｐ１は寄生容量であ
る。なお、上記トランジスタなどの素子は図１に示した
下層絶縁膜１０２下の半導体基板１０１上に形成され
る。また、上記各トランジスタなどの素子は、下層絶縁
膜１０２上の配線層により接続されて容量検出回路を構
成している。
サ電極１０５は、信号発生回路２１０内のＮchＭＯＳト
ランジスタＱ２のドレイン端子に接続され、トランジス
タＱ２のソース端子は電流値Ｉの電流源２１１の入力側
に接続される。また、センサ電極１０５とトランジスタ
Ｑ２との節点Ｎ１には、ＰchＭＯＳトランジスタＱ４の
ソース端子が接続される。トランジスタＱ４のドレイン
端子には、ソース端子に電源電圧ＶDDが印加されたＰch
ＭＯＳトランジスタＱ１のドレイン端子と、出力回路２
２０の入力側が接続される。また、ＮchＭＯＳトランジ
スタＱ３とバイアス抵抗Ｒａとにより出力回路２００が
構成される。ここで、Ｃｐ０，Ｃｐ１は寄生容量であ
る。なお、上記トランジスタなどの素子は図１に示した
下層絶縁膜１０２下の半導体基板１０１上に形成され
る。また、上記各トランジスタなどの素子は、下層絶縁
膜１０２上の配線層により接続されて容量検出回路を構
成している。
【００２７】さて以上のように構成された容量検出回路
２００Ａの動作について説明する。スタンバイ状態で
は、図３のトランジスタＱ１のゲート端子にＨｉｇｈレ
ベル（ＶDD）の信号ＰＲＥ（バー）が与えられ、トラン
ジスタＱ２のゲート端子にはＬｏｗレベル（ＧＮＤ）の
信号ＲＥが与えられる。したがって、このときトランジ
スタＱ１，Ｑ２はともに非導通である。また、トランジ
スタＱ４のゲート端子にはこのトランジスタＱ４が導通
するように電位ＶGPが印加される。
２００Ａの動作について説明する。スタンバイ状態で
は、図３のトランジスタＱ１のゲート端子にＨｉｇｈレ
ベル（ＶDD）の信号ＰＲＥ（バー）が与えられ、トラン
ジスタＱ２のゲート端子にはＬｏｗレベル（ＧＮＤ）の
信号ＲＥが与えられる。したがって、このときトランジ
スタＱ１，Ｑ２はともに非導通である。また、トランジ
スタＱ４のゲート端子にはこのトランジスタＱ４が導通
するように電位ＶGPが印加される。
【００２８】ここで、信号ＰＲＥ（バー）がＨｉｇｈレ
ベルからＬｏｗレベルに変化すると、トランジスタＱ１
が導通状態になる。このときトランジスタＱ２は非導通
状態のままであり、したがって信号発生回路２１０は停
止状態にあるため、節点Ｎ２の電位がＶDDにプリチャー
ジされる。また、節点Ｎ１もトランジスタＱ４を介して
ＶDDにプリチャージされる。こうしてプリチャージが行
われた後、信号ＰＲＥ（バー）をＬｏｗレベルからＨｉ
ｇｈレベルにしてトランジスタＱ１を非導通状態にす
る。また、同時に信号ＲＥをＬｏｗレベルからＨｉｇｈ
レベルにしてトランジスタＱ２を導通させる。これによ
り信号発生回路２１０が動作状態になり、信号発生回路
２１０の電流源２１１により節点Ｎ１，Ｎ２の充電電荷
が引き抜かれ、節点Ｎ１，Ｎ２の電位が低下する。
ベルからＬｏｗレベルに変化すると、トランジスタＱ１
が導通状態になる。このときトランジスタＱ２は非導通
状態のままであり、したがって信号発生回路２１０は停
止状態にあるため、節点Ｎ２の電位がＶDDにプリチャー
ジされる。また、節点Ｎ１もトランジスタＱ４を介して
ＶDDにプリチャージされる。こうしてプリチャージが行
われた後、信号ＰＲＥ（バー）をＬｏｗレベルからＨｉ
ｇｈレベルにしてトランジスタＱ１を非導通状態にす
る。また、同時に信号ＲＥをＬｏｗレベルからＨｉｇｈ
レベルにしてトランジスタＱ２を導通させる。これによ
り信号発生回路２１０が動作状態になり、信号発生回路
２１０の電流源２１１により節点Ｎ１，Ｎ２の充電電荷
が引き抜かれ、節点Ｎ１，Ｎ２の電位が低下する。
【００２９】ここで、信号ＲＥをＨｉｇｈレベルに維持
する期間をΔｔとすると、Δｔ後の節点Ｎ１，Ｎ２の電
圧低下ΔＶは、 ΔＶ＝Ｉ・Δｔ／（Ｃｆ＋Ｃｐ０＋Ｃｐ１） （２） となる。ここで、Ｃｆは静電容量値、Ｃｐ０，Ｃｐ１は
各寄生容量値、Ｉは電流源２１１の電流値を示す。静電
容量Ｃｆは、指の皮膚１００とセンサ電極１０５との距
離により決まるため、指紋の凹凸に応じて容量値Ｃｆは
異なる。また、電流値Ｉ及びＣｐ０，Ｃｐ１の値は一定
であるため、式（２）において指紋の凹凸に応じて電圧
低下ΔＶが変化する。この電圧低下ΔＶが入力信号とし
て出力回路２２０に供給されることから、出力回路２２
０でΔＶが入力され、指紋の凹凸を反映した信号を出力
できる。
する期間をΔｔとすると、Δｔ後の節点Ｎ１，Ｎ２の電
圧低下ΔＶは、 ΔＶ＝Ｉ・Δｔ／（Ｃｆ＋Ｃｐ０＋Ｃｐ１） （２） となる。ここで、Ｃｆは静電容量値、Ｃｐ０，Ｃｐ１は
各寄生容量値、Ｉは電流源２１１の電流値を示す。静電
容量Ｃｆは、指の皮膚１００とセンサ電極１０５との距
離により決まるため、指紋の凹凸に応じて容量値Ｃｆは
異なる。また、電流値Ｉ及びＣｐ０，Ｃｐ１の値は一定
であるため、式（２）において指紋の凹凸に応じて電圧
低下ΔＶが変化する。この電圧低下ΔＶが入力信号とし
て出力回路２２０に供給されることから、出力回路２２
０でΔＶが入力され、指紋の凹凸を反映した信号を出力
できる。
【００３０】図３の容量検出回路では、トランジスタＱ
４のソース端子を入力として検出素子１のセンサ電極１
０５に接続している。ここで、図３の容量検出回路にお
いてトランジスタＱ４部分の断面構造を模式的に示した
図を図４に示す。図４において、トランジスタＱ４のゲ
ートに電圧ＶGPを有する電源が接続され、ソース端子に
節点Ｎ１、ドレイン端子に節点Ｎ２が接続されている。
トランジスタＱ４のソース端子及びドレイン端子は半導
体としてｐ＋の電気的極性を有しており、基板（または
ウェル）はｎの極性を有している。このため節点Ｎ１に
は寄生のｐｎダイオードが接続されていることになる。
また、ｎ極性の基板（またはウェル）は電源電位ＶDDに
接続されているため、寄生のｐｎダイオードはダイオー
ドＤ１として図５のように節点Ｎ１に接続されることに
なる。
４のソース端子を入力として検出素子１のセンサ電極１
０５に接続している。ここで、図３の容量検出回路にお
いてトランジスタＱ４部分の断面構造を模式的に示した
図を図４に示す。図４において、トランジスタＱ４のゲ
ートに電圧ＶGPを有する電源が接続され、ソース端子に
節点Ｎ１、ドレイン端子に節点Ｎ２が接続されている。
トランジスタＱ４のソース端子及びドレイン端子は半導
体としてｐ＋の電気的極性を有しており、基板（または
ウェル）はｎの極性を有している。このため節点Ｎ１に
は寄生のｐｎダイオードが接続されていることになる。
また、ｎ極性の基板（またはウェル）は電源電位ＶDDに
接続されているため、寄生のｐｎダイオードはダイオー
ドＤ１として図５のように節点Ｎ１に接続されることに
なる。
【００３１】このため、節点Ｎ１に高電圧が印加されて
もダイオードＤ１が導通状態になり保護回路として機能
する。また、ｐｎ接合はゲート酸化膜に対して絶縁破壊
電圧が充分に大きい。そのため節点Ｎ１に高い負電圧が
印加されてもトランジスタＱ４は破壊されることがな
い。このように、検出素子１のセンサ電極１０５にＭＯ
Ｓトランジスタのゲート端子を接続せずに、センサ電極
１０５にＰchＭＯＳトランジスタＱ４を接続したことに
より、ソース端子と基板に寄生のｐｎダイオードが形成
され、これにより節点Ｎ１の絶縁破壊電圧が高められる
とともに、高電圧の印加に対し保護回路として機能す
る。したがって、静電気を帯びた指などがセンサに触れ
たときに図１２に示す従来の容量検出回路のようにその
高電圧の静電気がセンサ電極１０５を介し出力回路２２
０内のＭＯＳトランジスタＱ３のゲート端子に達して、
トランジスタＱ３が破壊されるようなことが防止され、
容量検出回路２００Ａを含む処理回路３００の信頼性が
向上する。
もダイオードＤ１が導通状態になり保護回路として機能
する。また、ｐｎ接合はゲート酸化膜に対して絶縁破壊
電圧が充分に大きい。そのため節点Ｎ１に高い負電圧が
印加されてもトランジスタＱ４は破壊されることがな
い。このように、検出素子１のセンサ電極１０５にＭＯ
Ｓトランジスタのゲート端子を接続せずに、センサ電極
１０５にＰchＭＯＳトランジスタＱ４を接続したことに
より、ソース端子と基板に寄生のｐｎダイオードが形成
され、これにより節点Ｎ１の絶縁破壊電圧が高められる
とともに、高電圧の印加に対し保護回路として機能す
る。したがって、静電気を帯びた指などがセンサに触れ
たときに図１２に示す従来の容量検出回路のようにその
高電圧の静電気がセンサ電極１０５を介し出力回路２２
０内のＭＯＳトランジスタＱ３のゲート端子に達して、
トランジスタＱ３が破壊されるようなことが防止され、
容量検出回路２００Ａを含む処理回路３００の信頼性が
向上する。
【００３２】なお、第２の実施の形態では、検出素子１
のセンサ電極１０５にＰchＭＯＳトランジスタＱ４のソ
ース端子を接続した例を説明したが、一般にＭＯＳトラ
ンジスタのソースはドレインと同様の特性を有している
ため、センサ電極１０５にＰchＭＯＳトランジスタＱ４
のドレイン端子を接続してもドレイン端子と基板間に寄
生のｐｎダイオードが形成され、これにより同様に節点
Ｎ１の絶縁破壊電圧が高められ、かつ高電圧の印加に対
し保護回路として機能する。また、図３〜図５の容量検
出回路２００Ａ内の信号発生回路２１０及び出力回路２
２０等の構成は実現例の一つを示したものであり、これ
らの構成は図３〜図５に示す構成に限定されない。
のセンサ電極１０５にＰchＭＯＳトランジスタＱ４のソ
ース端子を接続した例を説明したが、一般にＭＯＳトラ
ンジスタのソースはドレインと同様の特性を有している
ため、センサ電極１０５にＰchＭＯＳトランジスタＱ４
のドレイン端子を接続してもドレイン端子と基板間に寄
生のｐｎダイオードが形成され、これにより同様に節点
Ｎ１の絶縁破壊電圧が高められ、かつ高電圧の印加に対
し保護回路として機能する。また、図３〜図５の容量検
出回路２００Ａ内の信号発生回路２１０及び出力回路２
２０等の構成は実現例の一つを示したものであり、これ
らの構成は図３〜図５に示す構成に限定されない。
【００３３】（第３の実施の形態）図６は、本発明の第
３の実施の形態を示す容量検出回路の回路図である。図
３の第２の実施の形態では、センサ電極１０５と出力回
路２２０間にＰchＭＯＳトランジスタＱ４を配設してい
たのに対し、第３の実施の形態では、検出素子１と出力
回路２２０間にＮchＭＯＳトランジスタＱ５を配設する
ものである。
３の実施の形態を示す容量検出回路の回路図である。図
３の第２の実施の形態では、センサ電極１０５と出力回
路２２０間にＰchＭＯＳトランジスタＱ４を配設してい
たのに対し、第３の実施の形態では、検出素子１と出力
回路２２０間にＮchＭＯＳトランジスタＱ５を配設する
ものである。
【００３４】次に図６の容量検出回路２００Ｂの動作に
ついて説明する。信号ＰＲＥ（バー）がＨｉｇｈレベル
からＬｏｗレベルに変化すると、トランジスタＱ１が導
通状態になる。このときトランジスタＱ２は非導通状態
のままであるため節点Ｎ２の電位がＶDDにプリチャージ
される。この結果、節点Ｎ１の電位はトランジスタＱ５
を介してＶGN−Ｖthにプリチャージされ、トランジスタ
Ｑ５は非導通になる。なお、ＶGNはトランジスタＱ５の
ゲート端子の電位、ＶthはトランジスタＱ５のしきい値
電圧である。
ついて説明する。信号ＰＲＥ（バー）がＨｉｇｈレベル
からＬｏｗレベルに変化すると、トランジスタＱ１が導
通状態になる。このときトランジスタＱ２は非導通状態
のままであるため節点Ｎ２の電位がＶDDにプリチャージ
される。この結果、節点Ｎ１の電位はトランジスタＱ５
を介してＶGN−Ｖthにプリチャージされ、トランジスタ
Ｑ５は非導通になる。なお、ＶGNはトランジスタＱ５の
ゲート端子の電位、ＶthはトランジスタＱ５のしきい値
電圧である。
【００３５】こうしてプリチャージが行われた後、信号
ＰＲＥ（バー）をＬｏｗレベルからＨｉｇｈレベルにし
てトランジスタＱ１を非導通状態にする。また、同時に
信号ＲＥをＬｏｗレベルからＨｉｇｈレベルにしてトラ
ンジスタＱ２を導通させる。これにより信号発生回路２
１０が動作状態になり、信号発生回路２１０の電流源２
１１により節点Ｎ１の充電電荷が引き抜かれ、節点Ｎ１
の電位が僅かに低下する。すると、トランジスタＱ５が
導通し、電流源２１１により節点Ｎ２の充電電荷も引き
抜かれ節点Ｎ２の電位も低下する。
ＰＲＥ（バー）をＬｏｗレベルからＨｉｇｈレベルにし
てトランジスタＱ１を非導通状態にする。また、同時に
信号ＲＥをＬｏｗレベルからＨｉｇｈレベルにしてトラ
ンジスタＱ２を導通させる。これにより信号発生回路２
１０が動作状態になり、信号発生回路２１０の電流源２
１１により節点Ｎ１の充電電荷が引き抜かれ、節点Ｎ１
の電位が僅かに低下する。すると、トランジスタＱ５が
導通し、電流源２１１により節点Ｎ２の充電電荷も引き
抜かれ節点Ｎ２の電位も低下する。
【００３６】ここで、寄生容量値Ｃｐ１はトランジスタ
Ｑ１，Ｑ５の各ドレイン端子、及びトランジスタＱ３の
ゲート端子の寄生容量が主であり、実際のレイアウトに
より寄生容量値Ｃｐ０より充分小さくすることができ
る。そのため、節点Ｎ２の電位変化は節点Ｎ１の電位変
化より大きくなる。このようにトランジスタＱ５は信号
発生回路２１０から発生した電圧信号を増幅する増幅回
路の働きをする。
Ｑ１，Ｑ５の各ドレイン端子、及びトランジスタＱ３の
ゲート端子の寄生容量が主であり、実際のレイアウトに
より寄生容量値Ｃｐ０より充分小さくすることができ
る。そのため、節点Ｎ２の電位変化は節点Ｎ１の電位変
化より大きくなる。このようにトランジスタＱ５は信号
発生回路２１０から発生した電圧信号を増幅する増幅回
路の働きをする。
【００３７】ここで、信号ＲＥをＨｉｇｈレベルに維持
する期間をΔｔとすると、Δｔ後の節点Ｎ１の電圧低下
ΔＶは、 ΔＶ＝ＶDD−（ＶGN−Ｖth）＋Ｉ・Δｔ／（Ｃｆ＋Ｃｐ０＋ＣＰ１） （３） となる。なお、Ｉは電流源２１１の電流値である。静電
容量値Ｃｆは、指の皮膚１００とセンサ電極１０５との
距離により決まるため、指紋の凹凸に応じて容量値Ｃｆ
は異なる。また、式（３）において容量値Ｃｆ以外の値
は全て一定であるため、式（３）において指紋の凹凸に
応じて電圧低下ΔＶが変化する。この電圧低下ΔＶが入
力信号として出力回路２２０に供給されることから、出
力回路２２０でΔＶが入力され、指紋の凹凸を反映した
信号を出力できる。
する期間をΔｔとすると、Δｔ後の節点Ｎ１の電圧低下
ΔＶは、 ΔＶ＝ＶDD−（ＶGN−Ｖth）＋Ｉ・Δｔ／（Ｃｆ＋Ｃｐ０＋ＣＰ１） （３） となる。なお、Ｉは電流源２１１の電流値である。静電
容量値Ｃｆは、指の皮膚１００とセンサ電極１０５との
距離により決まるため、指紋の凹凸に応じて容量値Ｃｆ
は異なる。また、式（３）において容量値Ｃｆ以外の値
は全て一定であるため、式（３）において指紋の凹凸に
応じて電圧低下ΔＶが変化する。この電圧低下ΔＶが入
力信号として出力回路２２０に供給されることから、出
力回路２２０でΔＶが入力され、指紋の凹凸を反映した
信号を出力できる。
【００３８】図６の容量検出回路２００Ｂでは、増幅回
路の入力としてトランジスタＱ５のソース端子をセンサ
電極１０５に接続している。ここで、図６の容量検出回
路２００ＢにおいてトランジスタＱ５部分の断面構造を
模式的に示した図を図７に示す。図７において、トラン
ジスタＱ５のゲート端子に電圧ＶGNの電源が接続され、
ソース端子に節点Ｎ１、ドレイン端子に節点Ｎ２が接続
されている。トランジスタＱ５のソース端子及びドレイ
ン端子は半導体としてｎ＋の電気的極性を有しており、
基板（またはウェル）はｐの極性を有している。このた
め、節点Ｎ１には寄生のｐｎダイオードが接続されてい
ることになる。また、ｐ極性の基板（またはウェル）は
グランド電位に接続されているため、寄生のｐｎダイオ
ードはダイオードＤ２として図８のように節点Ｎ１に接
続されることになる。
路の入力としてトランジスタＱ５のソース端子をセンサ
電極１０５に接続している。ここで、図６の容量検出回
路２００ＢにおいてトランジスタＱ５部分の断面構造を
模式的に示した図を図７に示す。図７において、トラン
ジスタＱ５のゲート端子に電圧ＶGNの電源が接続され、
ソース端子に節点Ｎ１、ドレイン端子に節点Ｎ２が接続
されている。トランジスタＱ５のソース端子及びドレイ
ン端子は半導体としてｎ＋の電気的極性を有しており、
基板（またはウェル）はｐの極性を有している。このた
め、節点Ｎ１には寄生のｐｎダイオードが接続されてい
ることになる。また、ｐ極性の基板（またはウェル）は
グランド電位に接続されているため、寄生のｐｎダイオ
ードはダイオードＤ２として図８のように節点Ｎ１に接
続されることになる。
【００３９】上述したように、ｐｎ接合はゲート酸化膜
に対して絶縁破壊電圧が充分に大きい。そのため、第３
の実施の形態に示す容量検出回路は、節点Ｎ１に高い電
圧が印加されてもトランジスタＱ５は破壊されることが
ない。また、節点Ｎ１に高い負電圧が印加された場合に
はダイオードＤ２が導通して保護回路として機能する。
に対して絶縁破壊電圧が充分に大きい。そのため、第３
の実施の形態に示す容量検出回路は、節点Ｎ１に高い電
圧が印加されてもトランジスタＱ５は破壊されることが
ない。また、節点Ｎ１に高い負電圧が印加された場合に
はダイオードＤ２が導通して保護回路として機能する。
【００４０】このように、検出素子１のセンサ電極１０
５にＭＯＳトランジスタのゲート端子を接続せずに、セ
ンサ電極１０５にＮchＭＯＳトランジスタＱ５のソース
端子を接続したことにより、ソース端子と基板間に寄生
のｐｎダイオードが形成され、これにより節点Ｎ１の絶
縁破壊電圧が高められ、かつ負電圧に対しては保護回路
として機能する。したがって、静電気を帯びた指などが
センサに触れたときに図１２に示す従来の容量検出回路
のようにその高電圧の静電気がセンサ電極１０５を介し
出力回路２２０内のＭＯＳトランジスタＱ３のゲート端
子に達して、トランジスタＱ３が破壊されるようなこと
が防止され、容量検出回路２００Ｂを含めた処理回路３
００の信頼性が向上する。
５にＭＯＳトランジスタのゲート端子を接続せずに、セ
ンサ電極１０５にＮchＭＯＳトランジスタＱ５のソース
端子を接続したことにより、ソース端子と基板間に寄生
のｐｎダイオードが形成され、これにより節点Ｎ１の絶
縁破壊電圧が高められ、かつ負電圧に対しては保護回路
として機能する。したがって、静電気を帯びた指などが
センサに触れたときに図１２に示す従来の容量検出回路
のようにその高電圧の静電気がセンサ電極１０５を介し
出力回路２２０内のＭＯＳトランジスタＱ３のゲート端
子に達して、トランジスタＱ３が破壊されるようなこと
が防止され、容量検出回路２００Ｂを含めた処理回路３
００の信頼性が向上する。
【００４１】なお、第３の実施の形態では、検出素子１
のセンサ電極１０５にＮchＭＯＳトランジスタＱ５のソ
ース端子を接続した例を説明したが、一般にＭＯＳトラ
ンジスタのソースはドレインと同様の特性を有している
ため、センサ電極１０５にＮchＭＯＳトランジスタＱ５
のドレイン端子を接続してもドレイン端子と基板間に寄
生のｐｎダイオードが形成され、これにより同様に節点
Ｎ１の絶縁破壊電圧が高められ、かつ負電圧に対しては
保護回路として機能する。また、トランジスタＱ５は増
幅機能を有しているため、第２の実施の形態の容量検出
回路に比べ素子数を増加させることなく保護機能を有す
る増幅回路を実現できる。したがって、容量検出回路の
検出感度を高める場合に回路を経済的かつ小型に構成で
きる。なお、図６〜図８の容量検出回路２００Ｂ内の信
号発生回路２１０及び出力回路２２０等の構成は実現例
の一つを示したものであり、これらの各部は図６〜図８
に示した構成に限定されない。
のセンサ電極１０５にＮchＭＯＳトランジスタＱ５のソ
ース端子を接続した例を説明したが、一般にＭＯＳトラ
ンジスタのソースはドレインと同様の特性を有している
ため、センサ電極１０５にＮchＭＯＳトランジスタＱ５
のドレイン端子を接続してもドレイン端子と基板間に寄
生のｐｎダイオードが形成され、これにより同様に節点
Ｎ１の絶縁破壊電圧が高められ、かつ負電圧に対しては
保護回路として機能する。また、トランジスタＱ５は増
幅機能を有しているため、第２の実施の形態の容量検出
回路に比べ素子数を増加させることなく保護機能を有す
る増幅回路を実現できる。したがって、容量検出回路の
検出感度を高める場合に回路を経済的かつ小型に構成で
きる。なお、図６〜図８の容量検出回路２００Ｂ内の信
号発生回路２１０及び出力回路２２０等の構成は実現例
の一つを示したものであり、これらの各部は図６〜図８
に示した構成に限定されない。
【００４２】（第４の実施の形態）第４の実施の形態の
容量検出回路は図示省略したが、図３に示す第２の実施
の形態の容量検出回路２００Ａの各トランジスタ及び信
号の極性を反転し、かつ図３に示すグランド（ＧＮＤ）
電位と電源電位ＶDDとを入れ替えたものである。このよ
うに構成することで第２の実施の形態の容量検出回路２
００Ａと同様の効果が得られる。
容量検出回路は図示省略したが、図３に示す第２の実施
の形態の容量検出回路２００Ａの各トランジスタ及び信
号の極性を反転し、かつ図３に示すグランド（ＧＮＤ）
電位と電源電位ＶDDとを入れ替えたものである。このよ
うに構成することで第２の実施の形態の容量検出回路２
００Ａと同様の効果が得られる。
【００４３】（第５の実施の形態）第５の実施の形態の
容量検出回路は図示省略したが、図６に示す第３の実施
の形態の容量検出回路２００Ｂの各トランジスタ及び信
号の極性を反転し、かつ図６に示すグランド（ＧＮＤ）
電位と電源電位ＶDDとを入れ替えたものである。このよ
うに構成することで第３の実施の形態の容量検出回路２
００Ｂと同様の効果が得られる。
容量検出回路は図示省略したが、図６に示す第３の実施
の形態の容量検出回路２００Ｂの各トランジスタ及び信
号の極性を反転し、かつ図６に示すグランド（ＧＮＤ）
電位と電源電位ＶDDとを入れ替えたものである。このよ
うに構成することで第３の実施の形態の容量検出回路２
００Ｂと同様の効果が得られる。
【００４４】（第６の実施の形態）第６の実施の形態の
容量検出回路は、増幅回路として他のソース入力型の増
幅回路を用いた場合の例であり、増幅機能を有する図６
のトランジスタＱ５を、図９に示すように２つのトラン
ジスタＱ５Ａ，Ｑ５Ｂで構成して各トランジスタＱ５
Ａ，Ｑ５Ｂのドレイン端子とゲート端子とを交差接続す
ることにより差動型増幅回路として機能させるようにし
たものである。図９に示すＭＯＳトランジスタＱ５Ａま
たはＱ５Ｂのソース端子を、差動型増幅回路の入力とし
てセンサ電極１０５に接続することで、第３及び第５の
実施の形態と同様の効果が得られる。
容量検出回路は、増幅回路として他のソース入力型の増
幅回路を用いた場合の例であり、増幅機能を有する図６
のトランジスタＱ５を、図９に示すように２つのトラン
ジスタＱ５Ａ，Ｑ５Ｂで構成して各トランジスタＱ５
Ａ，Ｑ５Ｂのドレイン端子とゲート端子とを交差接続す
ることにより差動型増幅回路として機能させるようにし
たものである。図９に示すＭＯＳトランジスタＱ５Ａま
たはＱ５Ｂのソース端子を、差動型増幅回路の入力とし
てセンサ電極１０５に接続することで、第３及び第５の
実施の形態と同様の効果が得られる。
【００４５】このように、ＭＯＳトランジスタのソース
端子を、検出素子１のセンサ電極１０５に接続し、検出
素子１側からの信号を入力する入力回路の入力とするこ
とで、寄生のｐｎダイオードが形成される。このため、
絶縁破壊電圧が高められ保護回路として機能することか
ら容量検出回路２００の信頼性が向上する。したがっ
て、ＬＳＩ製造技術を用いた指紋検出用装置として本表
面形状認識装置を適用すれば、指が静電気を帯びた場合
でも装置の破壊を防止することができ、表面形状認識装
置の信頼性が向上する。
端子を、検出素子１のセンサ電極１０５に接続し、検出
素子１側からの信号を入力する入力回路の入力とするこ
とで、寄生のｐｎダイオードが形成される。このため、
絶縁破壊電圧が高められ保護回路として機能することか
ら容量検出回路２００の信頼性が向上する。したがっ
て、ＬＳＩ製造技術を用いた指紋検出用装置として本表
面形状認識装置を適用すれば、指が静電気を帯びた場合
でも装置の破壊を防止することができ、表面形状認識装
置の信頼性が向上する。
【００４６】
【発明の効果】以上説明したように本発明によれば、装
置表面にアース電極を備え、アース電極やこれに接続す
る配線が装置内部に配置されないようにしたので、静電
気を帯びた人間の指などの認識対象物が装置表面に接触
することにより装置表面に発生する電流は装置内部に流
れずにアース電極を介して接地側に流れる。これによ
り、装置内部の容量検出回路等への静電気の影響を抑制
でき、したがって装置の信頼性が向上するとともに、装
置表面に接触した認識対象物の表面形状を、安定かつ高
感度で検出できる。加えて、認識対象物の検出を行うセ
ンサ電極に接続される容量検出回路内の全ての回路の入
力側に静電気保護素子を設けるようにしたので、容量検
出回路の静電気による破壊を防止できる。
置表面にアース電極を備え、アース電極やこれに接続す
る配線が装置内部に配置されないようにしたので、静電
気を帯びた人間の指などの認識対象物が装置表面に接触
することにより装置表面に発生する電流は装置内部に流
れずにアース電極を介して接地側に流れる。これによ
り、装置内部の容量検出回路等への静電気の影響を抑制
でき、したがって装置の信頼性が向上するとともに、装
置表面に接触した認識対象物の表面形状を、安定かつ高
感度で検出できる。加えて、認識対象物の検出を行うセ
ンサ電極に接続される容量検出回路内の全ての回路の入
力側に静電気保護素子を設けるようにしたので、容量検
出回路の静電気による破壊を防止できる。
【図１】 本発明に係る表面形状認識装置の第１の実施
の形態を示すセンサチップの断面図である。
の形態を示すセンサチップの断面図である。
【図２】 前記センサチップの平面図である。
【図３】 本発明の第２の実施の形態を示す容量検出回
路の回路図である。
路の回路図である。
【図４】 図３の容量検出回路の要部構成を示す図であ
る。
る。
【図５】 図４の容量検出回路の等価回路を示す図であ
る。
る。
【図６】 本発明の第３の実施の形態を示す容量検出回
路の回路図である。
路の回路図である。
【図７】 図６の容量検出回路の要部構成を示す図であ
る。
る。
【図８】 図７の容量検出回路の等価回路を示す図であ
る。
る。
【図９】 本発明の第６の実施の形態を示す容量検出回
路の回路図である。
路の回路図である。
【図１０】 従来のセンサチップの断面図である。
【図１１】 従来のセンサチップの平面図である。
【図１２】 従来の容量検出回路の回路図である。
１…検出素子、１００…認識対象物、１０１…半導体基
板、１０２…下層絶縁膜、１０３…配線、１０４…層間
絶縁膜、１０５…センサ電極、１０５ａ…検出領域、１
０６…アース電極、１０６ａ…配線、１０６ｂ…パッ
ド、１０７…パシベーション膜、２００，２００Ａ、２
００Ｂ…容量検出回路、２１０…信号発生回路、２１１
…電流源、２２０…出力回路、３００…処理回路、Ｑ
１，Ｑ４…ＰchＭＯＳトランジスタ、Ｑ２，Ｑ３，Ｑ
５，Ｑ５Ａ，Ｑ５Ｂ…ＮｃｈＭＯＳトランジスタ、Ｄ
１，Ｄ２…寄生ダイオード、Ｃｆ…容量値、Ｃｐ０，Ｃ
ｐ１…寄生容量、Ｎ１，Ｎ２…節点。
板、１０２…下層絶縁膜、１０３…配線、１０４…層間
絶縁膜、１０５…センサ電極、１０５ａ…検出領域、１
０６…アース電極、１０６ａ…配線、１０６ｂ…パッ
ド、１０７…パシベーション膜、２００，２００Ａ、２
００Ｂ…容量検出回路、２１０…信号発生回路、２１１
…電流源、２２０…出力回路、３００…処理回路、Ｑ
１，Ｑ４…ＰchＭＯＳトランジスタ、Ｑ２，Ｑ３，Ｑ
５，Ｑ５Ａ，Ｑ５Ｂ…ＮｃｈＭＯＳトランジスタ、Ｄ
１，Ｄ２…寄生ダイオード、Ｃｆ…容量値、Ｃｐ０，Ｃ
ｐ１…寄生容量、Ｎ１，Ｎ２…節点。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 久良木 億
東京都千代田区大手町二丁目３番１号
日本電信電話株式会社内
(56)参考文献 特開 平４−231803（ＪＰ，Ａ)
特開 平10−261670（ＪＰ，Ａ)
特開 平11−318864（ＪＰ，Ａ)
特開 平９−212302（ＪＰ，Ａ)
特開 平９−251530（ＪＰ，Ａ)
特開 平６−288845（ＪＰ，Ａ)
特開 平11−19070（ＪＰ，Ａ)
特開 平10−326087（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01B 7/28
A61B 5/117
Claims (2)
- 【請求項１】 基板上の層間絶縁膜上に配置されかつ各
々が絶縁分離されている複数のセンサ電極と、 前記層間絶縁膜上に前記各々のセンサ電極の上面および
側面を各々覆って配置されかつ誘電体からなるパシベー
ション膜と、 認識対象物が前記パシベーション膜の表面に接触したと
きに前記センサ電極とこのセンサ電極に対向する前記認
識対象物の表面との間に形成された静電容量を検出する
容量検出回路と、 前記パシベーション膜の表面上の静電気を通過させる静
電気回避手段とを有し、 前記容量検出回路は、前記センサ電極に接続され前記静
電容量に応じた信号を発生させる信号発生回路と、前記
センサ電極と信号発生回路の接続部に発生した信号を増
幅する信号増幅回路と、前記信号増幅回路からの信号を
所望の信号に変換して出力する出力回路とからなり、 前記静電気回避手段は、 前記センサ電極と絶縁分離されて前記層間絶縁膜上に形
成され、かつ一部が前記パシベーション膜とともに１つ
の表面を形成するアース電極と、 前記容量検出回路とセンサ電極との間に設けられた静電
気保護素子と から構成され、 前記静電気保護素子は、前記センサ電極に接続される前
記信号増幅回路の入力に含まれ、 前記センサ電極は、前記認識対象が前記パシベーション
膜に接したときに複数の前記センサ電極が覆われる大き
さに形成され、 前記容量検出回路は、前記基板上の前記層間絶縁膜下に
形成され、 前記アース電極は、前記センサ電極が配置された領域外
で所定の固定電位が与えられる基準電極に接続され、 前記認識対象が前記パシベーション膜の表面に接触した
ときに前記容量検出回路が検出した各々の前記センサ電
極に対応する容量の変化により前記認識対象の表面形状
を認識する ことを特徴とする表面形状認識装置。 - 【請求項２】 基板上の層間絶縁膜上に配置されかつ各
々が絶縁分離されている複数のセンサ電極と、 前記層間絶縁膜上に前記各々のセンサ電極の上面および
側面を各々覆って配置されかつ誘電体からなるパシベー
ション膜と、 認識対象物が前記パシベーション膜の表面に接触したと
きに前記センサ電極とこのセンサ電極に対向する前記認
識対象物の表面との間に形成された静電容量を検出する
容量検出回路と、 前記パシベーション膜の表面上の静電気を通過させる静
電気回避手段と を有し、 前記容量検出回路は、前記センサ電極に接続され前記静
電容量に応じた信号を発生させる信号発生回路と、前記
センサ電極と信号発生回路の接続部に発生した信号を増
幅する信号増幅回路と、前記信号増幅回路からの信号を
所望の信号に変換して出力する出力回路とからなり、 前記信号増幅回路は、前記センサ電極に対しソース端子
及びドレイン端子の何れか一方の端子が前記入力として
接続されたＭＯＳトランジスタから構成され、 前記ＭＯＳトランジスタの前記一方の端子と、このＭＯ
Ｓトランジスタが形成される基板またはウェルとの間に
寄生ｐｎダイオードが形成され 、前記静電気回避手段は、 前記センサ電極と絶縁分離されて前記層間絶縁膜上に形
成され、かつ一部が前記パシベーション膜とともに１つ
の表面を形成するアース電極と、 前記センサ電極に接続される前記信号増幅回路の入力に
含まれる前記容量検出回路とセンサ電極間に設けられた
静電気保護素子と から構成され、 前記センサ電極は、前記認識対象が前記パシベーション
膜に接したときに複数の前記センサ電極が覆われる大き
さに形成され、 前記容量検出回路は、前記基板上の前記層間絶縁膜下に
形成され、 前記アース電極は、前記センサ電極が配置された領域外
で所定の固定電位が与えられる基準電極に接続され、 前記認識対象が前記パシベーション膜表面に接触したと
きに前記容量検出手段が検出した各々の前記センサ電極
に対応する容量の変化により前記認識対象の表面形状を
認識する ことを特徴とする表面形状認識装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000171808A JP3426565B2 (ja) | 1999-06-10 | 2000-06-08 | 表面形状認識装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16355999 | 1999-06-10 | ||
| JP2000066098 | 2000-03-10 | ||
| JP2000-66098 | 2000-03-10 | ||
| JP11-163559 | 2000-03-10 | ||
| JP2000171808A JP3426565B2 (ja) | 1999-06-10 | 2000-06-08 | 表面形状認識装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001324303A JP2001324303A (ja) | 2001-11-22 |
| JP3426565B2 true JP3426565B2 (ja) | 2003-07-14 |
Family
ID=27322186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000171808A Expired - Lifetime JP3426565B2 (ja) | 1999-06-10 | 2000-06-08 | 表面形状認識装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3426565B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012150062A (ja) * | 2011-01-21 | 2012-08-09 | Secure Design Solutions Inc | 静電気容量検知型指紋読取りセンサ |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100420945B1 (ko) * | 2001-12-14 | 2004-03-02 | 주식회사 맥퀸트전자 | 인체접촉강도 감지장치 및 이를 이용한 인체접촉강도감지방법 |
| FI115109B (fi) | 2003-01-22 | 2005-02-28 | Nokia Corp | Tunnistusjärjestely ja tunnistusjärjestelyn käsittävä matkaviestin |
| KR100627174B1 (ko) | 2005-04-11 | 2006-09-25 | 주식회사 맥퀸트전자 | 분산된 전극을 구비하는 커패시터에 의한 접촉 감지 센서 |
| KR102496475B1 (ko) * | 2015-09-16 | 2023-02-06 | 삼성전자주식회사 | 지문 센서 |
| WO2019230306A1 (ja) * | 2018-05-30 | 2019-12-05 | パナソニックＩｐマネジメント株式会社 | 識別装置および識別方法 |
| CN115167715B (zh) * | 2022-09-08 | 2022-12-02 | 深圳市赛元微电子股份有限公司 | 一种新型触控检测电路 |
-
2000
- 2000-06-08 JP JP2000171808A patent/JP3426565B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012150062A (ja) * | 2011-01-21 | 2012-08-09 | Secure Design Solutions Inc | 静電気容量検知型指紋読取りセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001324303A (ja) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6714666B1 (en) | Surface shape recognition apparatus | |
| US6483931B2 (en) | Electrostatic discharge protection of a capacitve type fingerprint sensing array | |
| US7127089B2 (en) | Electrostatic capacitance detection device | |
| US6333989B1 (en) | Contact imaging device | |
| US6727561B2 (en) | Surface shape recognition sensor and method of manufacturing the same | |
| US6496021B2 (en) | Method for making a capacitive distance sensor | |
| EP0889521B1 (en) | Solid state fingerprint sensor packaging apparatus and method | |
| US6636053B1 (en) | Capacitive pixel for fingerprint sensor | |
| JP4441927B2 (ja) | 静電容量検出装置 | |
| Shimamura et al. | Capacitive-sensing circuit technique for image quality improvement on fingerprint sensor LSIs | |
| JP2000205812A (ja) | センサ用静電荷散逸パッド | |
| JPH11248665A (ja) | 容量性センサの検知表面上の物理的物体の非侵襲性検知方法 | |
| Hashido et al. | A capacitive fingerprint sensor chip using low-temperature poly-Si TFTs on a glass substrate and a novel and unique sensing method | |
| JP2000346610A (ja) | 凹凸検出センサ、凹凸検出装置、指紋照合装置および個人判別装置 | |
| JP3426565B2 (ja) | 表面形状認識装置 | |
| JP3314355B2 (ja) | 表面形状認識用センサ回路 | |
| JP3455459B2 (ja) | 表面形状認識用センサ | |
| JP3371095B2 (ja) | 表面形状認識用センサ | |
| JP2003035507A (ja) | 表面形状認識用センサおよびこの製造方法 | |
| JP2006153470A (ja) | 静電容量検出装置 | |
| JP2005021578A (ja) | 表面形状認識用センサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R151 | Written notification of patent or utility model registration |
Ref document number: 3426565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |