JP3390239B2 - Driving method of plasma display panel - Google Patents

Driving method of plasma display panel

Info

Publication number
JP3390239B2
JP3390239B2 JP00112894A JP112894A JP3390239B2 JP 3390239 B2 JP3390239 B2 JP 3390239B2 JP 00112894 A JP00112894 A JP 00112894A JP 112894 A JP112894 A JP 112894A JP 3390239 B2 JP3390239 B2 JP 3390239B2
Authority
JP
Japan
Prior art keywords
pulse
display panel
plasma display
light emission
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00112894A
Other languages
Japanese (ja)
Other versions
JPH07210113A (en
Inventor
哲朗 長久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP00112894A priority Critical patent/JP3390239B2/en
Publication of JPH07210113A publication Critical patent/JPH07210113A/en
Application granted granted Critical
Publication of JP3390239B2 publication Critical patent/JP3390239B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、階調数を維持しつつ低
消費電力を達成するプラズマディスプレイパネルの駆動
方法に関する。 【0002】 【従来の技術】プラズマディスプレイパネルは、ネオン
を主体とする希ガスを封入した2枚のガラス板の間に一
対の放電電極(陰極及び陽極)を規則的に配列させ、両
電極の交点に形成した微小な放電セルに電圧を印加して
発生させる放電発光現象(負グロー,陽光柱)を利用し
た表示パネルである。 【0003】また、このようなプラズマディスプレイパ
ネルは、動作上からDC形とAC形とに大別される。更
に、表示機能や駆動方法からリフレッシュ方式、メモリ
方式、自己走査方式等に類別される。 【0004】ところで、このようなプラズマディスプレ
イパネルでカラー表示を行う場合、階調表示の機能を付
加する必要が生じてくる。 【0005】このような階調表示を行わせる方法とし
て、たとえば図1に示すように一画面を表示する1フレ
ームを複数のサブフィールドに分割して各サブフィール
ドの発光時間を制御することが知られている。 【0006】図1は、28 =256階調の表示を行う場
合を示しており、1フレーム期間が第1〜第8の8つの
サブフィールドに分割されるとともに、重み付けの重い
(発光時間の長い)サブフィールドの時間を長くして長
い時間を分配することにより、発光回数を増し、発光時
間の割合を高め、輝度の高い階調表示を可能としてい
る。 【0007】ここで、第1〜第8のサブフィールドの時
間長は、それぞれ6:3:2:1:1:1:1:1の比
に設定されている。また、各サブフィールド内における
励起パルスから消去パルスまでの間の発光期間は、T,
T/2,T/4,T/8,T/16,T/32,T/6
4,T/128に設定されている。 【0008】 【発明が解決しようとする課題】このようにして、階調
表示は行われるが、カラー表示プラズマディスプレイパ
ネルでは、プラズマによって発生した紫外線を蛍光体に
当てることによって表示光を得ており、この過程で発光
効率が低下する。これを補うために、電力を上げると寿
命が短くなり、しかも消費電力が増大してしまう。 【0009】そこで、画面周辺部の輝度が中心部より多
少低くても視覚的に問題を無いことを利用し、画面の周
辺部でのビデオ信号の振幅を落として低消費電力化を図
ることが考えられるが、画面の周辺部の階調数が低下し
てしまうという不具合があった。すなわち、たとえば2
56階調表示のパネルの画面周辺部の光量を50%にし
ようとすると、その部分は128階調しか表示できない
ことになるためである。 【0010】本発明は、このような事情に対処してなさ
れたもので、階調数を維持しつつ低消費電力化を図るこ
とができるプラズマディスプレイパネルの駆動方法を提
供することを目的とする。 【0011】 【課題を解決するための手段】本発明は、上記目的を達
成するために、1フレームを複数のサブフィールドに分
割して発光回数変調により階調表示を行うプラズマディ
スプレイパネルの駆動方法において、各サブフィールド
におけるラインの発光回数を、画面の中央から画面上端
或いは下端の一方又は両方に近づくに従って徐々に減少
させるようにしたことを特徴とする。 【0012】 【作用】本発明のプラズマディスプレイパネルの駆動方
法では、多少輝度を低下させても視覚的に問題とはなら
ない各サブフィールドの画面の上端或いは下端部の一方
又は両方に向けて、ラインの発光回数を画面中央から徐
々に減少させることで、元の階調数を擬似的に維持した
状態で低消費電力駆動が可能となる。 【0013】 【実施例】以下、本発明の実施例の詳細を図面に基づい
て説明する。図2は、本発明のプラズマディスプレイパ
ネルの駆動方法の一実施例に係る駆動装置を示すもので
ある。 【0014】同図に示すように、A/D変換器1は入力
複合ビデオ信号をたとえば8ビットの画素データに変換
し、フレームメモリ3に送出する。同期分離回路4によ
って入力複合ビデオ信号から抽出された水平及び垂直同
期信号に基づいて、タイミングパルス発生回路5が種々
のタイミングパルスを生成する。 【0015】メモリ制御回路6がタイミングパルス発生
回路5からのタイミングパルスに同期した書込及び読出
パルスをフレームメモリ3に供給すると、フレームメモ
リ3が書込パルスに基づいてA/D変換器1からの画素
データを取込むとともに、読出パルスに基づいて取込ん
だ画素データを出力処理回路7に送出する。 【0016】出力処理回路7は、書込・読出パルス発生
回路2からのタイミングパルスに同期して各画素データ
の最上位桁ビットのみを送出する第1モード、(最上位
−1)桁ビットのみを送出する第2モード、・・・最下
位桁ビットのみを送出する第8モードの画素データ送出
モードをフィールド毎にアドレス電極ドライバ8に送出
する。 【0017】書込/消去制御回路9は、書込・読出パル
ス発生回路2からのタイミングパルスに同期して書込又
は消去を行わせるための駆動信号を第1維持電極ドライ
バ10及び第2維持電極ドライバ11に出力する。 【0018】図3は、上記のアドレス電極ドライバ8、
第1維持電極ドライバ10及び第2維持電極ドライバ1
1から各電極に印加される電圧波形を示すものである。
すなわち、同図(a)はアドレス電極ドライバ8から列
電極A1 〜AJ に印加されるデータパルスを示す。同図
(b)は、第2維持電極ドライバ11から共通行電極Y
1 〜YK に印加される負極性の維持パルスを示す。 【0019】同図(c),(d)及び(e)は、第1,
第2及び第3維持電極ドライバ10から走査電極X1 ,
X2 ,X3 に印加される負極性の維持パルスを示す。こ
こで、各維持パルスには、データパルスに応じて発光を
開始させるための走査パルス及びその発光を停止させる
ためのパルス幅の短い消去パルスが付与されている。 【0020】同図(f)は、1行目の行電極X1 ,Y1
と列電極A1 〜AJ との交点の画素の放電発光状態を示
す信号波形であり、データパルスと走査パルスの印加に
より発光が開始され、維持パルスにより放電発光が繰り
返し行われ、消去パルスにより発光が停止されることを
示している。 【0021】図4は、本発明に係るプラズマディスプレ
イの駆動方法を示すものである。図4では、28 =25
6階調表示を行う場合を示しており、一画面を表示する
1フレームが第1〜第8までの8つのサブフィールドに
分割されている。各走査ライン上の画素は各サブフィー
ルドにおける発光を選択することにより、256階調の
表示を行うことができる。そして、各サブフィールドに
おいて、画面の上端(1行)又は下端(k行)に近づく
につれて、画面中央の走査ライン(行)に対し発光回数
(換言すれば発光時間)が減少するように消去の位置
(消去パルスが印加されるタイミング)が制御されてい
る。 【0022】すなわち、各サブフィールドの画面中央付
近の各走査ラインは、データパルスと走査パルスの印加
により書込みが行われ、放電発光を開始し、その重み付
けに応じた発光回数(たとえば最も重み付けの重いサブ
フィールドから順に128×4回、64×4回、32×
4回、16×4回、8×4回、4×4回、2×4回、1
×4回といった回数)だけ維持パルスにより放電発光を
繰り返し、消去パルスの印加により発光を停止するよう
動作し、画面の上端又は下端に近づくにつれて各サブフ
ィールドの走査ラインの発光回数は減少していき、各サ
ブフィールドの画面の上端(1行目)又は下端(k行
目)のラインでは発光回数がたとえば最も重み付けの重
いサブフィールドから順に128×2回、64×2回、
32×2回、16×2回、8×2回、4×2回、2×2
回、1×2回となるよう走査ライン(行)に応じて消去
パルスの印加されるタイミングが制御される。 【0023】図4は、各サブフィールドにおける各走査
ラインの発光回数は、画面中央の走査ラインから上端又
は下端の走査ラインにいくに従って連続的に減少されて
いく構成を示しているが、段階的になされてもよい。 【0024】また、上記の消去パルスの印加は、書込/
消去制御回路9において、走査ライン(行)に応じたタ
イミングで行われる。 【0025】なお、上記の実施例は、256階調表示の
場合を示しているが表示する階調は、256以外の他の
値でも本発明を適用することができる。 【0026】 【発明の効果】以上説明したように、本発明のプラズマ
ディスプレイパネルの駆動方法によれば、多少輝度が低
下しても視覚的に問題とはならない各サブフィールドの
画面上端或いは下端部の一方又は両方に向けて、ライン
の発光回数を画面中央から徐々に減少させることで、の
元の階調数を擬似的に維持した状態で低消費電力駆動が
可能となる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a plasma display panel which achieves low power consumption while maintaining the number of gradations. 2. Description of the Related Art In a plasma display panel, a pair of discharge electrodes (cathode and anode) are regularly arranged between two glass plates in which a rare gas mainly composed of neon is sealed. This is a display panel utilizing a discharge light emission phenomenon (negative glow, positive column) generated by applying a voltage to the formed minute discharge cells. [0003] Such a plasma display panel is roughly classified into a DC type and an AC type in terms of operation. Furthermore, the display function and the driving method are classified into a refresh method, a memory method, a self-scan method, and the like. [0004] When color display is performed with such a plasma display panel, it becomes necessary to add a function of gradation display. As a method of performing such a gradation display, for example, as shown in FIG. 1, it is known to divide one frame for displaying one screen into a plurality of subfields and control the light emission time of each subfield. Have been. FIG. 1 shows a case in which display of 2 8 = 256 gradations is performed. One frame period is divided into eight subfields (first to eighth subfields), and the weight is heavy (light emission time is long). By lengthening the time of the (long) subfield and distributing the long time, the number of times of light emission is increased, the ratio of the light emitting time is increased, and a gray scale display with high luminance is enabled. Here, the time lengths of the first to eighth subfields are set to a ratio of 6: 3: 2: 1: 1: 1: 1: 1, respectively. The light emission period between the excitation pulse and the erase pulse in each subfield is T,
T / 2, T / 4, T / 8, T / 16, T / 32, T / 6
4, T / 128. [0008] As described above, gradation display is performed. In a color display plasma display panel, display light is obtained by applying ultraviolet light generated by plasma to a phosphor. In this process, the luminous efficiency decreases. Increasing the power to compensate for this will shorten the life and increase power consumption. Therefore, by utilizing the fact that there is no visual problem even if the luminance at the peripheral portion of the screen is slightly lower than that at the central portion, it is possible to reduce the power consumption by reducing the amplitude of the video signal at the peripheral portion of the screen. It is conceivable, however, that the number of gradations at the peripheral portion of the screen is reduced. That is, for example, 2
This is because if the light amount at the peripheral portion of the screen of the 56-gradation display panel is set to 50%, the portion can display only 128 gradations. The present invention has been made in view of such circumstances, and has as its object to provide a method of driving a plasma display panel capable of reducing power consumption while maintaining the number of gradations. . In order to achieve the above object, the present invention provides a method for driving a plasma display panel which divides one frame into a plurality of subfields and performs gradation display by modulating the number of times of light emission. In each subfield
From the center of the screen to the top of the screen
Or gradually decrease as approaching one or both of the lower ends
It is characterized in that it is made to be. In the method of driving a plasma display panel according to the present invention , one of the upper and lower ends of the screen of each subfield which does not cause a visual problem even if the luminance is slightly reduced.
Or, for both, gradually increase the number of line emission from the center of the screen.
By reducing the number of times, driving with low power consumption can be performed in a state where the original number of gradations is pseudo-maintained. Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 2 shows a driving apparatus according to an embodiment of the driving method of the plasma display panel of the present invention. As shown in FIG. 1, the A / D converter 1 converts an input composite video signal into, for example, 8-bit pixel data and sends it to the frame memory 3. The timing pulse generator 5 generates various timing pulses based on the horizontal and vertical sync signals extracted from the input composite video signal by the sync separator 4. When the memory control circuit 6 supplies a write pulse and a read pulse synchronized with the timing pulse from the timing pulse generation circuit 5 to the frame memory 3, the frame memory 3 receives the write pulse from the A / D converter 1 based on the write pulse. , And sends out the acquired pixel data to the output processing circuit 7 based on the readout pulse. The output processing circuit 7 is a first mode in which only the most significant bit of each pixel data is transmitted in synchronization with the timing pulse from the write / read pulse generation circuit 2, only the (most significant -1) digit bit Is transmitted to the address electrode driver 8 for each field in the pixel data transmission mode of the eighth mode in which only the least significant bit is transmitted. The write / erase control circuit 9 supplies a drive signal for writing or erasing in synchronization with the timing pulse from the write / read pulse generation circuit 2 to the first sustain electrode driver 10 and the second sustain electrode driver. Output to the electrode driver 11. FIG. 3 shows the address electrode driver 8,
First sustain electrode driver 10 and second sustain electrode driver 1
3 shows a voltage waveform applied to each electrode from No. 1.
That is, FIG. 7A shows a data pulse applied from the address electrode driver 8 to the column electrodes A1 to AJ. FIG. 5B shows the state of the common row electrode Y from the second sustain electrode driver 11.
3 shows sustain pulses of negative polarity applied to 1 to YK. FIGS. 3C, 3D and 3E show the first and the first.
The scan electrodes X1, X2,.
A sustain pulse of negative polarity applied to X2 and X3 is shown. Here, a scan pulse for starting light emission in response to the data pulse and an erasing pulse having a short pulse width for stopping light emission are applied to each sustain pulse. FIG. 2F shows the first row electrodes X 1 and Y 1.
Is a signal waveform indicating the discharge light emission state of the pixel at the intersection of the column electrodes A1 to AJ. The light emission is started by application of the data pulse and the scan pulse, the discharge light emission is repeatedly performed by the sustain pulse, and the light emission is performed by the erase pulse. Indicates that it will be stopped. FIG. 4 shows a method of driving a plasma display according to the present invention. In FIG. 4, 2 8 = 25
This shows a case where six gradation display is performed, in which one frame for displaying one screen is divided into eight subfields of first to eighth. Pixels on each scanning line can display 256 gradations by selecting light emission in each subfield. Then, in each subfield, the number of times of light emission (in other words, light emission time) for the scanning line (line) at the center of the screen decreases so as to approach the upper end (one line) or the lower end (k lines) of the screen. The position (timing at which the erase pulse is applied) is controlled. That is, each scan line near the center of the screen in each subfield is written by application of a data pulse and a scan pulse, starts discharge light emission, and emits light in accordance with the weight (for example, the heaviest weight). 128 × 4 times, 64 × 4 times, 32 ×
4 times, 16 × 4 times, 8 × 4 times, 4 × 4 times, 2 × 4 times, 1
(E.g., 4 times) discharge light emission is repeated by a sustain pulse, and emission is stopped by application of an erase pulse. The number of light emission of the scan line of each subfield decreases as approaching the top or bottom of the screen. In the line at the upper end (first line) or the lower end (k-th line) of the screen of each subfield, for example, 128 × 2 times, 64 × 2 times,
32 × 2 times, 16 × 2 times, 8 × 2 times, 4 × 2 times, 2 × 2
The timing at which the erase pulse is applied is controlled according to the scanning line (row) so that the number of times becomes 1 × 2. FIG. 4 shows a configuration in which the number of times of light emission of each scanning line in each subfield is continuously reduced from the scanning line at the center of the screen to the scanning line at the upper or lower end. May be done. Further, the application of the above-mentioned erasing pulse depends on the writing / writing.
In the erase control circuit 9, the operation is performed at a timing corresponding to the scanning line (row). Although the above embodiment shows a case of 256 gradation display, the present invention can be applied to other gradation display values other than 256. As described above, according to the driving method of the plasma display panel of the present invention, the upper or lower edge of the screen of each subfield which does not cause a visual problem even if the luminance is slightly lowered. Line for one or both of
By gradually decreasing the number of times of light emission from the center of the screen , low power consumption driving can be performed in a state where the original number of gradations is maintained in a pseudo manner.

【図面の簡単な説明】 【図1】従来のプラズマディスプレイパネルにおける階
調表示を行うための駆動方法を説明するための図であ
る。 【図2】本発明を適用できるプラズマディスプレイパネ
ルの駆動装置を示すための図である。 【図3】図2の駆動装置の各電極に印加されるパルス波
形を示す図である。 【図4】本発明のプラズマディスプレイパネルの駆動方
法を説明するための図である。 【符号の説明】 1 A/D変換器 3 フレームメモリ 4 同期分離回路 5 タイミングパルス発生回路 6 メモリ制御回路 7 出力処理回路 8 アドレス電極ドライバ 9 書込/消去制御回路 10 第1維持電極ドライバ 11 第2維持電極ドライバ
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram for explaining a driving method for performing gradation display in a conventional plasma display panel. FIG. 2 is a diagram showing a driving device of a plasma display panel to which the present invention can be applied. FIG. 3 is a diagram showing a pulse waveform applied to each electrode of the driving device of FIG. 2; FIG. 4 is a diagram for explaining a method of driving a plasma display panel according to the present invention. [Description of Signs] 1 A / D converter 3 Frame memory 4 Synchronization separation circuit 5 Timing pulse generation circuit 6 Memory control circuit 7 Output processing circuit 8 Address electrode driver 9 Write / erase control circuit 10 First sustain electrode driver 11 2 sustain electrode driver

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G09G 3/28 G09G 3/20 611 G09G 3/20 641 G09G 3/20 642 H04N 5/66 101 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G09G 3/28 G09G 3/20 611 G09G 3/20 641 G09G 3/20 642 H04N 5/66 101

Claims (1)

(57)【特許請求の範囲】 【請求項1】 1フレームを複数のサブフィールドに分
割して発光回数変調により階調表示を行うプラズマディ
スプレイパネルの駆動方法において、各サブフィールドにおけるラインの発光回数を、画面の
中央から画面上端或いは下端の一方又は両方に近づくに
従って徐々に減少させる ようにしたことを特徴とするプ
ラズマディスプレイパネルの駆動方法。
(57) [Claim 1] In a method of driving a plasma display panel that divides one frame into a plurality of subfields and performs gradation display by modulation of the number of times of light emission, the number of times of light emission of a line in each subfield On the screen
From the center to the top or bottom of the screen, or both
Therefore, a method for driving a plasma display panel, characterized in that the plasma display panel is gradually reduced .
JP00112894A 1994-01-11 1994-01-11 Driving method of plasma display panel Expired - Fee Related JP3390239B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00112894A JP3390239B2 (en) 1994-01-11 1994-01-11 Driving method of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00112894A JP3390239B2 (en) 1994-01-11 1994-01-11 Driving method of plasma display panel

Publications (2)

Publication Number Publication Date
JPH07210113A JPH07210113A (en) 1995-08-11
JP3390239B2 true JP3390239B2 (en) 2003-03-24

Family

ID=11492813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00112894A Expired - Fee Related JP3390239B2 (en) 1994-01-11 1994-01-11 Driving method of plasma display panel

Country Status (1)

Country Link
JP (1) JP3390239B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015224A (en) * 1997-08-04 1999-03-05 손욱 Driving method of gas discharge display device
KR100489446B1 (en) * 1998-03-17 2005-08-01 엘지전자 주식회사 Plasma Display Panel Driving Method
KR100319098B1 (en) * 1999-06-28 2001-12-29 김순택 Method and Apparatus for driving a plasma display panel with a function of automatic power control
JP3812340B2 (en) * 2001-01-15 2006-08-23 株式会社日立製作所 Image display device
JP3862966B2 (en) * 2001-03-30 2006-12-27 株式会社日立製作所 Image display device
WO2010067412A1 (en) * 2008-12-09 2010-06-17 日立プラズマディスプレイ株式会社 Plasma display and its driving method

Also Published As

Publication number Publication date
JPH07210113A (en) 1995-08-11

Similar Documents

Publication Publication Date Title
JP3259253B2 (en) Gray scale driving method and gray scale driving apparatus for flat display device
JP3580027B2 (en) Plasma display device
JP2002108281A (en) Method and device for controlling light emission of matrix-type display during display period
JP2003015583A (en) Drive method for plasma display panel
JP3430593B2 (en) Display device driving method
US6337674B1 (en) Driving method for an alternating-current plasma display panel device
JP4089759B2 (en) Driving method of AC type PDP
TWI228928B (en) Method for processing video pictures for display on a display device
JP3390239B2 (en) Driving method of plasma display panel
US6335712B1 (en) Method of driving plasma display panel
JP3430946B2 (en) Plasma display panel and driving method thereof
JP2720943B2 (en) Gray scale driving method for flat display device
JP2007316483A (en) Video display device, driving circuit for video display device, and method for video display
US6356249B1 (en) Method of driving plasma display panel
JP4240160B2 (en) AC type PDP driving method and plasma display device
KR20010064068A (en) Driving method of plasma display panel
JP3420031B2 (en) Driving method of AC type PDP
JP5007021B2 (en) Plasma display panel driving method and plasma display device
JP2002189443A (en) Driving method of plasma display panel
US7696957B2 (en) Driving method of plasma display panel
JP2572957B2 (en) Driving method of memory panel
JPH10177364A (en) Drive controller for plasma display panel display device
JPH10161589A (en) Driving method of flat display device
JPH10187095A (en) Driving method and display device for plasma display panel
KR20030031358A (en) Method for driving plasma display panel

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees