JP3376306B2 - データ処理装置、そのデータ処理方法 - Google Patents
データ処理装置、そのデータ処理方法Info
- Publication number
- JP3376306B2 JP3376306B2 JP37110698A JP37110698A JP3376306B2 JP 3376306 B2 JP3376306 B2 JP 3376306B2 JP 37110698 A JP37110698 A JP 37110698A JP 37110698 A JP37110698 A JP 37110698A JP 3376306 B2 JP3376306 B2 JP 3376306B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- reset
- write
- data processing
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/56—Computer malware detection or handling, e.g. anti-virus arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Virology (AREA)
- Read Only Memory (AREA)
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、データ読書やリセ
ット動作を実行するデータ処理装置と、そのデータ処理
方法とに関する。
ット動作を実行するデータ処理装置と、そのデータ処理
方法とに関する。
【０００２】
【従来の技術】現在、いわゆるパーソナルコンピュータ
などのデータ処理装置が各種分野のデータ処理に利用さ
れている。このようなデータ処理装置は、そのデータ処
理の内容により各種形態に構築されているが、一般的に
データ処理手段に相当するＣＰＵ(Central Processing
Unit)やデータ記憶手段であるＲＡＭ(Random Access Me
mory)等を具備している。
などのデータ処理装置が各種分野のデータ処理に利用さ
れている。このようなデータ処理装置は、そのデータ処
理の内容により各種形態に構築されているが、一般的に
データ処理手段に相当するＣＰＵ(Central Processing
Unit)やデータ記憶手段であるＲＡＭ(Random Access Me
mory)等を具備している。
【０００３】ＲＡＭは、各種データのデータ書込とデー
タ読出とを実行し、ＣＰＵは、ＲＡＭによるデータ読書
などの各種処理を統合制御する。しかし、このようなデ
ータ処理装置に各種の障害が発生することがあり、この
ような場合にはＣＰＵをリセットする必要がある。
タ読出とを実行し、ＣＰＵは、ＲＡＭによるデータ読書
などの各種処理を統合制御する。しかし、このようなデ
ータ処理装置に各種の障害が発生することがあり、この
ような場合にはＣＰＵをリセットする必要がある。
【０００４】そこで、現在のデータ処理装置では、リセ
ット検知手段であるリセット検知回路も一般的に設けら
れており、このリセット検知回路がリセット要因の発生
を検知してＣＰＵにリセット信号を送出する。ＣＰＵは
リセット信号が外部入力されるとリセット動作を実行す
るので、これで障害が発生したままデータ処理が継続さ
れることが防止される。
ット検知手段であるリセット検知回路も一般的に設けら
れており、このリセット検知回路がリセット要因の発生
を検知してＣＰＵにリセット信号を送出する。ＣＰＵは
リセット信号が外部入力されるとリセット動作を実行す
るので、これで障害が発生したままデータ処理が継続さ
れることが防止される。
【０００５】
【発明が解決しようとする課題】上述のようなデータ処
理装置は、ＲＡＭによるデータ読書などの各種処理をＣ
ＰＵで統合制御することができ、リセット要因の発生が
リセット検知回路により検知されるとＣＰＵによりリセ
ット動作が実行される。
理装置は、ＲＡＭによるデータ読書などの各種処理をＣ
ＰＵで統合制御することができ、リセット要因の発生が
リセット検知回路により検知されるとＣＰＵによりリセ
ット動作が実行される。
【０００６】しかし、このようにリセット動作が実行さ
れたデータ処理装置が再度起動されると、そのデータ処
理装置は通常の初期状態に復帰するので、発生したリセ
ット要因を確認することができない。このため、同一の
リセット要因の再発を予防することが困難であり、不当
な操作の実行を検出することなども困難である。
れたデータ処理装置が再度起動されると、そのデータ処
理装置は通常の初期状態に復帰するので、発生したリセ
ット要因を確認することができない。このため、同一の
リセット要因の再発を予防することが困難であり、不当
な操作の実行を検出することなども困難である。
【０００７】本発明は上述のような課題に鑑みてなされ
たものであり、リセット動作が実行されてから再度起動
されても発生したリセット要因を確認することができる
データ処理装置と、そのデータ処理方法とを提供するこ
とを目的とする。
たものであり、リセット動作が実行されてから再度起動
されても発生したリセット要因を確認することができる
データ処理装置と、そのデータ処理方法とを提供するこ
とを目的とする。
【０００８】
【０００９】
【００１０】
【課題を解決するための手段】本発明の第一のデータ処
理装置は、各種データのデータ書込とデータ読出とが各
種アドレスごとに実行される不揮発性のデータ記憶手段
と、該データ記憶手段のデータ読書などの各種処理を統
合制御するとともにリセット信号が外部入力されるとリ
セット動作を実行するデータ処理手段と、複数種類のリ
セット要因の発生に対応して前記データ処理手段にリセ
ット信号を個々に送出する複数のリセット検知手段と、
複数の前記リセット検知手段の一個によるリセット信号
の送出に対応して複数種類の所定データの一つを前記デ
ータ記憶手段の所定アドレスにデータ書込するリセット
書込手段と、前記データ記憶手段に対するデータ書込の
最中であることを判定する書込判定手段と、前記データ
記憶手段への書込データを一時保持する書込データラッ
チと、を具備しており、前記データ処理手段は、前記リ
セット信号の送出に対応してリセット動作を即時に実行
し、前記書込データラッチは、前記データ処理手段のリ
セット動作に関係なく一時保持した前記書込データを前
記データ記憶手段にデータ書込し、前記リセット書込手
段は、前記データ処理手段のリセット動作に関係なく前
記書込データのデータ書込が完了するまで前記所定デー
タのデータ書込を保留する。
理装置は、各種データのデータ書込とデータ読出とが各
種アドレスごとに実行される不揮発性のデータ記憶手段
と、該データ記憶手段のデータ読書などの各種処理を統
合制御するとともにリセット信号が外部入力されるとリ
セット動作を実行するデータ処理手段と、複数種類のリ
セット要因の発生に対応して前記データ処理手段にリセ
ット信号を個々に送出する複数のリセット検知手段と、
複数の前記リセット検知手段の一個によるリセット信号
の送出に対応して複数種類の所定データの一つを前記デ
ータ記憶手段の所定アドレスにデータ書込するリセット
書込手段と、前記データ記憶手段に対するデータ書込の
最中であることを判定する書込判定手段と、前記データ
記憶手段への書込データを一時保持する書込データラッ
チと、を具備しており、前記データ処理手段は、前記リ
セット信号の送出に対応してリセット動作を即時に実行
し、前記書込データラッチは、前記データ処理手段のリ
セット動作に関係なく一時保持した前記書込データを前
記データ記憶手段にデータ書込し、前記リセット書込手
段は、前記データ処理手段のリセット動作に関係なく前
記書込データのデータ書込が完了するまで前記所定デー
タのデータ書込を保留する。
【００１１】従って、本発明のデータ処理装置のデータ
処理方法では、データ記憶手段による各種アドレスでの
データ読書などの各種処理をデータ処理手段が統合制御
するが、複数種類のリセット要因の発生に対応して複数
のリセット検知手段がデータ処理手段にリセット信号を
個々に送出するので、この場合はデータ処理手段がリセ
ット動作を実行する。ただし、複数のリセット検知手段
の一個によるリセット信号の送出に対応して複数種類の
所定データの一つをリセット書込手段がデータ記憶手段
の所定アドレスにデータ書込するので、リセット動作が
実行されてから再度起動されても発生したリセット要因
を確認できる。しかも、データ処理手段は、リセット信
号の送出に対応してリセット動作を即時に実行するが、
書込データラッチは、データ処理手段のリセット動作に
関係なく一時保持した書込データをデータ記憶手段にデ
ータ書込し、リセット書込手段は、データ処理手段のリ
セット動作に関係なく書込データのデータ書込が完了す
るまで所定データのデータ書込を保留するので、書込デ
ータを損失することがなく、所定データも確実にデータ
書込される。
処理方法では、データ記憶手段による各種アドレスでの
データ読書などの各種処理をデータ処理手段が統合制御
するが、複数種類のリセット要因の発生に対応して複数
のリセット検知手段がデータ処理手段にリセット信号を
個々に送出するので、この場合はデータ処理手段がリセ
ット動作を実行する。ただし、複数のリセット検知手段
の一個によるリセット信号の送出に対応して複数種類の
所定データの一つをリセット書込手段がデータ記憶手段
の所定アドレスにデータ書込するので、リセット動作が
実行されてから再度起動されても発生したリセット要因
を確認できる。しかも、データ処理手段は、リセット信
号の送出に対応してリセット動作を即時に実行するが、
書込データラッチは、データ処理手段のリセット動作に
関係なく一時保持した書込データをデータ記憶手段にデ
ータ書込し、リセット書込手段は、データ処理手段のリ
セット動作に関係なく書込データのデータ書込が完了す
るまで所定データのデータ書込を保留するので、書込デ
ータを損失することがなく、所定データも確実にデータ
書込される。
【００１２】本発明の第二のデータ処理装置は、各種デ
ータのデータ書込とデータ読出とが各種アドレスごとに
実行される不揮発性のデータ記憶手段と、該データ記憶
手段のデータ読書などの各種処理を統合制御するととも
にリセット信号が外部入力されるとリセット動作を実行
するデータ処理手段と、複数種類のリセット要因の発生
に対応して前記データ処理手段にリセット信号を個々に
送出する複数のリセット検知手段と、複数の前記リセッ
ト検知手段の一個によるリセット信号の送出に対応して
前記データ記憶手段の複数の所定アドレスの一つに所定
データをデータ書込するリセット書込手段と、前記デー
タ記憶手段に対するデータ書込の最中であることを判定
する書込判定手段と、前記データ記憶手段への書込デー
タを一時保持する書込データラッチと、を具備してお
り、前記データ処理手段は、前記リセット信号の送出に
対応してリセット動作を即時に実行し、前記書込データ
ラッチは、前記データ処理手段のリセット動作に関係な
く一時保持した前記書込データを前記データ記憶手段に
データ書込し、前記リセット書込手段は、前記データ処
理手段のリセット動作に関係なく前記書込データのデー
タ書込が完了するまで前記所定データのデータ書込を保
留する。
ータのデータ書込とデータ読出とが各種アドレスごとに
実行される不揮発性のデータ記憶手段と、該データ記憶
手段のデータ読書などの各種処理を統合制御するととも
にリセット信号が外部入力されるとリセット動作を実行
するデータ処理手段と、複数種類のリセット要因の発生
に対応して前記データ処理手段にリセット信号を個々に
送出する複数のリセット検知手段と、複数の前記リセッ
ト検知手段の一個によるリセット信号の送出に対応して
前記データ記憶手段の複数の所定アドレスの一つに所定
データをデータ書込するリセット書込手段と、前記デー
タ記憶手段に対するデータ書込の最中であることを判定
する書込判定手段と、前記データ記憶手段への書込デー
タを一時保持する書込データラッチと、を具備してお
り、前記データ処理手段は、前記リセット信号の送出に
対応してリセット動作を即時に実行し、前記書込データ
ラッチは、前記データ処理手段のリセット動作に関係な
く一時保持した前記書込データを前記データ記憶手段に
データ書込し、前記リセット書込手段は、前記データ処
理手段のリセット動作に関係なく前記書込データのデー
タ書込が完了するまで前記所定データのデータ書込を保
留する。
【００１３】従って、本発明のデータ処理装置のデータ
処理方法では、データ記憶手段による各種アドレスでの
データ読書などの各種処理をデータ処理手段が統合制御
するが、複数種類のリセット要因の発生に対応して複数
のリセット検知手段がデータ処理手段にリセット信号を
個々に送出するので、この場合はデータ処理手段がリセ
ット動作を実行する。ただし、複数のリセット検知手段
の一個によるリセット信号の送出に対応してデータ記憶
手段の複数の所定アドレスの一つにリセット書込手段が
所定データをデータ書込するので、リセット動作が実行
されてから再度起動されても発生したリセット要因を確
認できる。しかも、データ処理手段は、リセット信号の
送出に対応してリセット動作を即時に実行するが、書込
データラッチは、データ処理手段のリセット動作に関係
なく一時保持した書込データをデータ記憶手段にデータ
書込し、リセット書込手段は、データ処理手段のリセッ
ト動作に関係なく書込データのデータ書込が完了するま
で所定データのデータ書込を保留するので、書込データ
を損失することがなく、所定データも確実にデータ書込
される。
処理方法では、データ記憶手段による各種アドレスでの
データ読書などの各種処理をデータ処理手段が統合制御
するが、複数種類のリセット要因の発生に対応して複数
のリセット検知手段がデータ処理手段にリセット信号を
個々に送出するので、この場合はデータ処理手段がリセ
ット動作を実行する。ただし、複数のリセット検知手段
の一個によるリセット信号の送出に対応してデータ記憶
手段の複数の所定アドレスの一つにリセット書込手段が
所定データをデータ書込するので、リセット動作が実行
されてから再度起動されても発生したリセット要因を確
認できる。しかも、データ処理手段は、リセット信号の
送出に対応してリセット動作を即時に実行するが、書込
データラッチは、データ処理手段のリセット動作に関係
なく一時保持した書込データをデータ記憶手段にデータ
書込し、リセット書込手段は、データ処理手段のリセッ
ト動作に関係なく書込データのデータ書込が完了するま
で所定データのデータ書込を保留するので、書込データ
を損失することがなく、所定データも確実にデータ書込
される。
【００１４】上述のようなデータ処理装置において、前
記リセット書込手段が複数の前記リセット検知手段によ
るリセット信号の送出の有無により複数ビットの所定デ
ータを生成することも可能である。この場合、複数のリ
セット検知手段によるリセット信号の送出の有無により
リセット書込手段が複数ビットの所定データを生成する
ので、データ記憶手段にデータ書込される所定データが
発生したリセット要因を確認できる形態に生成される。
記リセット書込手段が複数の前記リセット検知手段によ
るリセット信号の送出の有無により複数ビットの所定デ
ータを生成することも可能である。この場合、複数のリ
セット検知手段によるリセット信号の送出の有無により
リセット書込手段が複数ビットの所定データを生成する
ので、データ記憶手段にデータ書込される所定データが
発生したリセット要因を確認できる形態に生成される。
【００１５】上述のようなデータ処理装置において、前
記リセット書込手段が複数の前記リセット検知手段によ
るリセット信号の送出の有無により複数ビットの所定ア
ドレスを生成することも可能である。この場合、複数の
リセット検知手段によるリセット信号の送出の有無によ
りリセット書込手段が複数ビットの所定アドレスを生成
するので、データ記憶手段のリセット要因を確認できる
所定アドレスに所定データがデータ書込される。
記リセット書込手段が複数の前記リセット検知手段によ
るリセット信号の送出の有無により複数ビットの所定ア
ドレスを生成することも可能である。この場合、複数の
リセット検知手段によるリセット信号の送出の有無によ
りリセット書込手段が複数ビットの所定アドレスを生成
するので、データ記憶手段のリセット要因を確認できる
所定アドレスに所定データがデータ書込される。
【００１６】
【００１７】
【００１８】上述のようなデータ処理装置において、前
記リセット書込手段がデータ書込する前記データ記憶手
段の所定アドレスから記憶データをデータ読出するデー
タ読出手段を具備していることも可能である。この場
合、リセット書込手段によりデータ記憶手段にデータ書
込された書込データがデータ読出手段によりデータ読出
されるので、この読出データにより発生したリセット要
因が確認される。
記リセット書込手段がデータ書込する前記データ記憶手
段の所定アドレスから記憶データをデータ読出するデー
タ読出手段を具備していることも可能である。この場
合、リセット書込手段によりデータ記憶手段にデータ書
込された書込データがデータ読出手段によりデータ読出
されるので、この読出データにより発生したリセット要
因が確認される。
【００１９】なお、本発明で言う各種手段は、その機能
を実現するように形成されていれば良く、例えば、専用
のハードウェア、適正な機能がプログラムにより付与さ
れたコンピュータ、適正なプログラムによりコンピュー
タの内部に実現された機能、これらの組み合わせ、等を
許容する。
を実現するように形成されていれば良く、例えば、専用
のハードウェア、適正な機能がプログラムにより付与さ
れたコンピュータ、適正なプログラムによりコンピュー
タの内部に実現された機能、これらの組み合わせ、等を
許容する。
【００２０】
【発明の実施の形態】本発明の参考例を図１ないし図３
を参照して以下に説明する。なお、図１は本発明の参考
例のデータ処理装置の要部を示すブロック図、図２はデ
ータ処理装置によるデータ処理方法のメインルーチンを
示す模式的なフローチャート、図３は図２のデータ処理
のステップのサブルーチンを示す模式的なフローチャー
ト、である。
を参照して以下に説明する。なお、図１は本発明の参考
例のデータ処理装置の要部を示すブロック図、図２はデ
ータ処理装置によるデータ処理方法のメインルーチンを
示す模式的なフローチャート、図３は図２のデータ処理
のステップのサブルーチンを示す模式的なフローチャー
ト、である。
【００２１】本参考例のデータ処理装置１００は、図１
に示すように、データ処理手段およびデータ読出手段に
相当するマイクロコンピュータ１０１やＥＥＰＲＯＭ(E
lectrically Erasable Programmable Read Only Memor
y)回路１０２を具備しており、これらが内部バス１０３
に接続されている。
に示すように、データ処理手段およびデータ読出手段に
相当するマイクロコンピュータ１０１やＥＥＰＲＯＭ(E
lectrically Erasable Programmable Read Only Memor
y)回路１０２を具備しており、これらが内部バス１０３
に接続されている。
【００２２】マイクロコンピュータ１０１は、ＣＰＵ１
０４、発振回路１０５、マスクＲＯＭ等のプログラムメ
モリ(図示せず)、ＲＡＭ等のワークメモリ(図示せず)、
等を具備しており、ＣＰＵ１０４は発振回路１０５が発
生するクロック信号に対応して各種処理を実行する。
０４、発振回路１０５、マスクＲＯＭ等のプログラムメ
モリ(図示せず)、ＲＡＭ等のワークメモリ(図示せず)、
等を具備しており、ＣＰＵ１０４は発振回路１０５が発
生するクロック信号に対応して各種処理を実行する。
【００２３】ＥＥＰＲＯＭ回路１０２は、不揮発性のデ
ータ記憶手段としてメモリセルアレイ１１０を具備して
おり、このメモリセルアレイ１１０が各種データのデー
タ書込とデータ読出とを各種アドレスで実行する。この
ため、メモリセルアレイ１１０には、アドレスデータを
一時保持するアドレスデータラッチ１１１、書込データ
を一時保持する書込データラッチ１１２、記憶データを
データ読出するデータ読出回路１１３、等が接続されて
おり、これらの回路１１１〜１１３が内部バス１０３に
も接続されている。
ータ記憶手段としてメモリセルアレイ１１０を具備して
おり、このメモリセルアレイ１１０が各種データのデー
タ書込とデータ読出とを各種アドレスで実行する。この
ため、メモリセルアレイ１１０には、アドレスデータを
一時保持するアドレスデータラッチ１１１、書込データ
を一時保持する書込データラッチ１１２、記憶データを
データ読出するデータ読出回路１１３、等が接続されて
おり、これらの回路１１１〜１１３が内部バス１０３に
も接続されている。
【００２４】また、この内部バス１０３とメモリセルア
レイ１１０には書込制御回路１１４も接続されており、
この書込制御回路１１４は、リングオシレータ１１５、
チャージポンプ１１６、書込時間カウンタ１１７、書込
判定手段に相当する書込フラグラッチ１１８、オアゲー
ト１１９、等を具備している。
レイ１１０には書込制御回路１１４も接続されており、
この書込制御回路１１４は、リングオシレータ１１５、
チャージポンプ１１６、書込時間カウンタ１１７、書込
判定手段に相当する書込フラグラッチ１１８、オアゲー
ト１１９、等を具備している。
【００２５】リングオシレータ１１５は、前述の発振回
路１０５と同様にクロック信号を発生し、チャージポン
プ１１６は、メモリセルアレイ１１０のデータ書込に必
要な駆動電圧をリングオシレータ１１５のクロック信号
から生成する。書込時間カウンタ１１７は、メモリセル
アレイ１１０のデータ書込の所用時間をリングオシレー
タ１１５のクロック信号でカウントし、書込フラグラッ
チ１１８は、書込時間カウンタ１１７によるカウント実
行の有無に対応した二値の書込フラグをデータ保持す
る。
路１０５と同様にクロック信号を発生し、チャージポン
プ１１６は、メモリセルアレイ１１０のデータ書込に必
要な駆動電圧をリングオシレータ１１５のクロック信号
から生成する。書込時間カウンタ１１７は、メモリセル
アレイ１１０のデータ書込の所用時間をリングオシレー
タ１１５のクロック信号でカウントし、書込フラグラッ
チ１１８は、書込時間カウンタ１１７によるカウント実
行の有無に対応した二値の書込フラグをデータ保持す
る。
【００２６】なお、オアゲート１１９は内部バス１０３
と書込時間カウンタ１１７とに接続されており、内部バ
ス１０３から供給されるデータ書込の許可信号を書込時
間カウンタ１１７に供給する。この書込時間カウンタ１
１７はオアゲート１１９から許可信号が供給された場合
のみカウント動作を実行するので、これらの回路により
書込判定手段が実現されている。
と書込時間カウンタ１１７とに接続されており、内部バ
ス１０３から供給されるデータ書込の許可信号を書込時
間カウンタ１１７に供給する。この書込時間カウンタ１
１７はオアゲート１１９から許可信号が供給された場合
のみカウント動作を実行するので、これらの回路により
書込判定手段が実現されている。
【００２７】そして、本参考例のデータ処理装置１００
では、リセット検知手段として複数のリセット検知回路
１２０が設けられており、これら複数のリセット検知回
路１２０がオアゲート１２１を介してマイクロコンピュ
ータ１０１のＣＰＵ１０４と発振回路１０５とに接続さ
れている。
では、リセット検知手段として複数のリセット検知回路
１２０が設けられており、これら複数のリセット検知回
路１２０がオアゲート１２１を介してマイクロコンピュ
ータ１０１のＣＰＵ１０４と発振回路１０５とに接続さ
れている。
【００２８】複数のリセット検知回路１２０はデータ処
理装置１００の各部に配置されており、本体電源(図示
せず)の電圧異常などの複数種類のリセット要因の発生
を個々に検知してリセット信号を送出する。オアゲート
１２１は複数種類のリセット信号が一つでも入力される
とＣＰＵ１０４に通達するので、このＣＰＵ１０４は、
リセット信号が外部入力されるとリセット動作を実行す
る。
理装置１００の各部に配置されており、本体電源(図示
せず)の電圧異常などの複数種類のリセット要因の発生
を個々に検知してリセット信号を送出する。オアゲート
１２１は複数種類のリセット信号が一つでも入力される
とＣＰＵ１０４に通達するので、このＣＰＵ１０４は、
リセット信号が外部入力されるとリセット動作を実行す
る。
【００２９】また、ＥＥＰＲＯＭ回路１０２にはリセッ
ト書込手段であるリセット書込回路１３０が設けられて
おり、このリセット書込回路１３０にも、複数のリセッ
ト検知回路１２０とオアゲート１２１と書込データラッ
チ１１２とが各々接続されている。
ト書込手段であるリセット書込回路１３０が設けられて
おり、このリセット書込回路１３０にも、複数のリセッ
ト検知回路１２０とオアゲート１２１と書込データラッ
チ１１２とが各々接続されている。
【００３０】このリセット書込回路１３０は、リセット
検知回路１２０と各々同数のオアゲート１３１および前
段のインバータ素子１３２、リセット検知回路１２０と
各々同数の後段のインバータ素子１３３およびアンドゲ
ート１３４、からなり、複数のリセット検知回路１２０
の全部が同数のオアゲート１３１の各々に接続されてい
る。
検知回路１２０と各々同数のオアゲート１３１および前
段のインバータ素子１３２、リセット検知回路１２０と
各々同数の後段のインバータ素子１３３およびアンドゲ
ート１３４、からなり、複数のリセット検知回路１２０
の全部が同数のオアゲート１３１の各々に接続されてい
る。
【００３１】ただし、第一第二…のリセット検知回路１
２０と第一第二…のオアゲート１３１との接続配線ごと
に第一第二…のインバータ素子１３２が挿入されている
ので、第一第二…のリセット検知回路１２０の一個が出
力するリセット信号は第一第二…のオアゲート１３１の
対応する一個からのみ出力される。
２０と第一第二…のオアゲート１３１との接続配線ごと
に第一第二…のインバータ素子１３２が挿入されている
ので、第一第二…のリセット検知回路１２０の一個が出
力するリセット信号は第一第二…のオアゲート１３１の
対応する一個からのみ出力される。
【００３２】これらのオアゲート１３１の各々の出力端
子は、書込データラッチ１１２の同数のＳＲ(set/Rese
t)回路１３５の各々のセット端子に個々に直接に接続さ
れるとともに、ＳＲ回路１３５の各々のリセット端子に
インバータ素子１３３とアンドゲート１３４とを個々に
介して接続されている。
子は、書込データラッチ１１２の同数のＳＲ(set/Rese
t)回路１３５の各々のセット端子に個々に直接に接続さ
れるとともに、ＳＲ回路１３５の各々のリセット端子に
インバータ素子１３３とアンドゲート１３４とを個々に
介して接続されている。
【００３３】これら複数のアンドゲート１３４の他方の
入力端子には、複数のリセット検知回路１２０が一個の
アンドゲート１２１を介して共通に接続されているの
で、複数のリセット検知回路１２０の一個がリセット信
号を送出すると、同数のビットで対応する一ビットのみ
オンの書込データが書込データラッチ１１２にセットさ
れる。
入力端子には、複数のリセット検知回路１２０が一個の
アンドゲート１２１を介して共通に接続されているの
で、複数のリセット検知回路１２０の一個がリセット信
号を送出すると、同数のビットで対応する一ビットのみ
オンの書込データが書込データラッチ１１２にセットさ
れる。
【００３４】さらに、複数のリセット検知回路１２０は
一個のアンドゲート１２１を介してアドレスデータラッ
チ１１１の複数のＳＲ回路１３６にも接続されているの
で、複数のリセット検知回路１２０の一個がリセット信
号を送出すると、所定のアドレスデータがアドレスデー
タラッチ１１１にセットされる。
一個のアンドゲート１２１を介してアドレスデータラッ
チ１１１の複数のＳＲ回路１３６にも接続されているの
で、複数のリセット検知回路１２０の一個がリセット信
号を送出すると、所定のアドレスデータがアドレスデー
タラッチ１１１にセットされる。
【００３５】また、複数のリセット検知回路１２０はア
ンドゲート１２１，１１９を介して書込制御回路１１４
の書込時間カウンタ１１７にも接続されているので、複
数のリセット検知回路１２０の一個がリセット信号を送
出すると、書込時間カウンタ１１７はメモリセルアレイ
１１０の書込時間をカウントする。
ンドゲート１２１，１１９を介して書込制御回路１１４
の書込時間カウンタ１１７にも接続されているので、複
数のリセット検知回路１２０の一個がリセット信号を送
出すると、書込時間カウンタ１１７はメモリセルアレイ
１１０の書込時間をカウントする。
【００３６】上述のように各種回路が各種動作を実行す
るので、複数のリセット検知回路１２０の一個がリセッ
ト信号を送出すると、これに対応して複数種類の所定デ
ータの一つがリセット書込回路１３０によりメモリセル
アレイ１１０の所定アドレスにデータ書込される。
るので、複数のリセット検知回路１２０の一個がリセッ
ト信号を送出すると、これに対応して複数種類の所定デ
ータの一つがリセット書込回路１３０によりメモリセル
アレイ１１０の所定アドレスにデータ書込される。
【００３７】また、マイクロコンピュータ１０１には、
各種機能を発生するために各種プログラムが実装されて
おり、このような各種プログラムにより各種手段が論理
的に実現されている。例えば、マイクロコンピュータ１
０１は、所定コマンドが外部入力されるとデータ読出手
段としてアドレスデータラッチ１１１やデータ読出回路
１１３を動作制御し、リセット書込回路１３０がデータ
書込するメモリセルアレイ１１０の所定アドレスから記
憶データをデータ読出する。
各種機能を発生するために各種プログラムが実装されて
おり、このような各種プログラムにより各種手段が論理
的に実現されている。例えば、マイクロコンピュータ１
０１は、所定コマンドが外部入力されるとデータ読出手
段としてアドレスデータラッチ１１１やデータ読出回路
１１３を動作制御し、リセット書込回路１３０がデータ
書込するメモリセルアレイ１１０の所定アドレスから記
憶データをデータ読出する。
【００３８】上述のような構成において、本参考例のデ
ータ処理装置１００によるデータ処理方法を図２および
図３を参照して以下に説明する。なお、図２のフローチ
ャートはデータ処理装置１００の複数の部分の並列な処
理動作を模式的に表現たものであり、通常のように一個
の部分の一連のデータ処理を時系列に表現したものでは
ない。
ータ処理装置１００によるデータ処理方法を図２および
図３を参照して以下に説明する。なお、図２のフローチ
ャートはデータ処理装置１００の複数の部分の並列な処
理動作を模式的に表現たものであり、通常のように一個
の部分の一連のデータ処理を時系列に表現したものでは
ない。
【００３９】まず、図２に示すように、本参考例のデー
タ処理装置１００は、通常はユーザに携帯され、例え
ば、メーカサイドのホストマシン(図示せず)に接続され
て各種のデータ処理に利用される(ステップＳ２)。その
場合、マイクロコンピュータ１０１では、発振回路１０
５がクロック信号を発生するので、このクロック信号に
対応したタイミングでＣＰＵ１０４がデータ処理を実行
し、必要により各種データがＥＥＰＲＯＭ回路１０２に
保存される。
タ処理装置１００は、通常はユーザに携帯され、例え
ば、メーカサイドのホストマシン(図示せず)に接続され
て各種のデータ処理に利用される(ステップＳ２)。その
場合、マイクロコンピュータ１０１では、発振回路１０
５がクロック信号を発生するので、このクロック信号に
対応したタイミングでＣＰＵ１０４がデータ処理を実行
し、必要により各種データがＥＥＰＲＯＭ回路１０２に
保存される。
【００４０】このＥＥＰＲＯＭ回路１０２では、アドレ
スデータラッチ１１１にアドレスデータが一時保持され
るとともに書込データラッチ１１２に書込データが一時
保持され、リングオシレータ１１５が発生するクロック
信号からチャージポンプ１１６が駆動電圧を生成する。
スデータラッチ１１１にアドレスデータが一時保持され
るとともに書込データラッチ１１２に書込データが一時
保持され、リングオシレータ１１５が発生するクロック
信号からチャージポンプ１１６が駆動電圧を生成する。
【００４１】さらに、リングオシレータ１１５が発生す
るクロック信号で書込時間カウンタ１１７が書込時間を
カウントするので、一時保持された書込データが一時保
持されたアドレスデータで駆動電圧によりメモリセルア
レイ１１０に書込時間までデータ書込される。
るクロック信号で書込時間カウンタ１１７が書込時間を
カウントするので、一時保持された書込データが一時保
持されたアドレスデータで駆動電圧によりメモリセルア
レイ１１０に書込時間までデータ書込される。
【００４２】上述のようにデータ処理装置１００が各種
のデータ処理を実行しているとき(ステップＳ２)、複数
のリセット検知回路１２０の各々が各種のリセット要因
の発生を個々に常時監視しており(ステップＳ１)、リセ
ット要因の発生を検知したリセット検知回路１２０はリ
セット信号を送出する(ステップＳ３)。
のデータ処理を実行しているとき(ステップＳ２)、複数
のリセット検知回路１２０の各々が各種のリセット要因
の発生を個々に常時監視しており(ステップＳ１)、リセ
ット要因の発生を検知したリセット検知回路１２０はリ
セット信号を送出する(ステップＳ３)。
【００４３】すると、このリセット信号はアンドゲート
１２１を介してマイクロコンピュータ１０１にも入力さ
れるので、そのＣＰＵ１０４と発振回路１０５とは従来
と同様にシステムリセットを実行する(ステップＳ４)。
１２１を介してマイクロコンピュータ１０１にも入力さ
れるので、そのＣＰＵ１０４と発振回路１０５とは従来
と同様にシステムリセットを実行する(ステップＳ４)。
【００４４】リセット信号はアンドゲート１２１を介し
てＥＥＰＲＯＭ回路１０２の書込制御回路１１４に入力
されるので、その書込時間カウンタ１１７が書込時間の
カウントを開始し(ステップＳ５)、これが書込時間のカ
ウントアップまで継続される(ステップＳ６)。
てＥＥＰＲＯＭ回路１０２の書込制御回路１１４に入力
されるので、その書込時間カウンタ１１７が書込時間の
カウントを開始し(ステップＳ５)、これが書込時間のカ
ウントアップまで継続される(ステップＳ６)。
【００４５】これと並列に、リセット書込回路１３０で
は、複数のリセット検知回路１２０の一個によるリセッ
ト信号の送出に対応して複数種類の書込データの一つが
生成されて書込データラッチ１１２にデータ設定される
ので(ステップＳ７)、これが上述のように書込時間のカ
ウント中に書込データラッチ１１２からメモリセルアレ
イ１１０にデータ書込される(ステップＳ８)。
は、複数のリセット検知回路１２０の一個によるリセッ
ト信号の送出に対応して複数種類の書込データの一つが
生成されて書込データラッチ１１２にデータ設定される
ので(ステップＳ７)、これが上述のように書込時間のカ
ウント中に書込データラッチ１１２からメモリセルアレ
イ１１０にデータ書込される(ステップＳ８)。
【００４６】また、本参考例のデータ処理装置１００
は、図３に示すように、前述のように各種のデータ処理
を実行しているとき(ステップＳ２，Ｔ２)、例えば、接
続されたホストマシンによる所定コマンドの入力の有無
により、リセット要因の書込データの読出操作の有無が
確認されている(ステップＴ１)。
は、図３に示すように、前述のように各種のデータ処理
を実行しているとき(ステップＳ２，Ｔ２)、例えば、接
続されたホストマシンによる所定コマンドの入力の有無
により、リセット要因の書込データの読出操作の有無が
確認されている(ステップＴ１)。
【００４７】そこで、この読出操作が確認されると、リ
セット要因の発生に対応してメモリセルアレイ１１０に
データ書込された記憶データが所定アドレスからデータ
読出され(ステップＴ３)、その読出データがホストマシ
ンにデータ出力されてからデータ消去される(ステップ
Ｔ４，Ｔ５)。
セット要因の発生に対応してメモリセルアレイ１１０に
データ書込された記憶データが所定アドレスからデータ
読出され(ステップＴ３)、その読出データがホストマシ
ンにデータ出力されてからデータ消去される(ステップ
Ｔ４，Ｔ５)。
【００４８】本参考例のデータ処理装置１００は、上述
のようにリセット要因の発生により複数のリセット検知
回路１２０の一個がリセット信号を送出すると、従来と
同様にマイクロコンピュータ１０１はシステムリセット
を実行する。ただし、発生したリセット要因に対応した
書込データがリセット書込回路１３０によりメモリセル
アレイ１１０の所定アドレスにデータ書込され、この書
込データをホストマシンがデータ読出することができ
る。
のようにリセット要因の発生により複数のリセット検知
回路１２０の一個がリセット信号を送出すると、従来と
同様にマイクロコンピュータ１０１はシステムリセット
を実行する。ただし、発生したリセット要因に対応した
書込データがリセット書込回路１３０によりメモリセル
アレイ１１０の所定アドレスにデータ書込され、この書
込データをホストマシンがデータ読出することができ
る。
【００４９】このため、ユーザが使用するデータ処理装
置１００に発生したリセット要因をメーカサイドで確認
することができ、例えば、データ処理装置１００の不具
合を修正して同一のリセット要因の再発を予防すること
ができ、ユーザの不当な操作の実行を検出するようなこ
ともできる。
置１００に発生したリセット要因をメーカサイドで確認
することができ、例えば、データ処理装置１００の不具
合を修正して同一のリセット要因の再発を予防すること
ができ、ユーザの不当な操作の実行を検出するようなこ
ともできる。
【００５０】特に、リセット要因は複数なのでリセット
検知回路１２０も複数であるが、複数のリセット検知回
路１２０の一個の信号送出に対応してリセット書込回路
１３０が複数種類の所定データの一つを生成してメモリ
セルアレイ１１０にデータ書込するので、複数のリセッ
ト要因から発生した一つを特定することができる。
検知回路１２０も複数であるが、複数のリセット検知回
路１２０の一個の信号送出に対応してリセット書込回路
１３０が複数種類の所定データの一つを生成してメモリ
セルアレイ１１０にデータ書込するので、複数のリセッ
ト要因から発生した一つを特定することができる。
【００５１】さらに、通常のデータ書込はマイクロコン
ピュータ１０１の制御を必要とするが、リセット要因の
データ書込はハードウェアであるリセット書込回路１３
０により実行されるので、マイクロコンピュータ１０１
のシステムリセットの実行中にリセット要因をメモリセ
ルアレイ１１０にデータ書込することができる。
ピュータ１０１の制御を必要とするが、リセット要因の
データ書込はハードウェアであるリセット書込回路１３
０により実行されるので、マイクロコンピュータ１０１
のシステムリセットの実行中にリセット要因をメモリセ
ルアレイ１１０にデータ書込することができる。
【００５２】しかも、リセット要因のデータ書込はメモ
リセルアレイ１１０の専用の所定アドレスに実行され、
このアドレスでは通常のデータ書込は実行されないの
で、本参考例のデータ処理装置１００は、リセット要因
の書込データを簡単かつ確実に読み出すことができる。
リセルアレイ１１０の専用の所定アドレスに実行され、
このアドレスでは通常のデータ書込は実行されないの
で、本参考例のデータ処理装置１００は、リセット要因
の書込データを簡単かつ確実に読み出すことができる。
【００５３】さらに、本参考例のデータ処理装置１００
では、通常動作でデータ保存に利用するＥＥＰＲＯＭ回
路１０２に専用のアドレスを割り当ててリセット要因を
データ書込するので、リセット要因をデータ保存するた
めに専用のデータ記憶媒体を必要とすることがなく、回
路の構造が簡単で規模が削減されている。
では、通常動作でデータ保存に利用するＥＥＰＲＯＭ回
路１０２に専用のアドレスを割り当ててリセット要因を
データ書込するので、リセット要因をデータ保存するた
めに専用のデータ記憶媒体を必要とすることがなく、回
路の構造が簡単で規模が削減されている。
【００５４】なお、上記の参考例では不揮発性のデータ
記憶手段としてＥＥＰＲＯＭ回路１０２のメモリセルア
レイ１１０を例示したが、これは不揮発性のデータ記憶
媒体であれば良く、フラッシュメモリやＦｅＲＡＭ(Fer
roelectric RAM)などが利用可能である。
記憶手段としてＥＥＰＲＯＭ回路１０２のメモリセルア
レイ１１０を例示したが、これは不揮発性のデータ記憶
媒体であれば良く、フラッシュメモリやＦｅＲＡＭ(Fer
roelectric RAM)などが利用可能である。
【００５５】さらに、上記の参考例では通常のデータ保
存に利用するＥＥＰＲＯＭ回路１０２に専用のアドレス
を割り当ててリセット要因をデータ保存することを例示
したが、例えば、通常のデータ保存に利用するデータ記
憶媒体とリセット要因のみ保存する専用のデータ記憶媒
体とを別個に設けることも可能である。
存に利用するＥＥＰＲＯＭ回路１０２に専用のアドレス
を割り当ててリセット要因をデータ保存することを例示
したが、例えば、通常のデータ保存に利用するデータ記
憶媒体とリセット要因のみ保存する専用のデータ記憶媒
体とを別個に設けることも可能である。
【００５６】つぎに、本発明の実施の形態を図４を参照
して以下に説明する。ただし、この実施の形態に関して
上述の参考例と同一の部分は、同一の名称および符号を
利用して詳細な説明は省略する。なお、同図は本発明の
実施の形態のデータ処理装置の要部を示すブロック図で
ある。
して以下に説明する。ただし、この実施の形態に関して
上述の参考例と同一の部分は、同一の名称および符号を
利用して詳細な説明は省略する。なお、同図は本発明の
実施の形態のデータ処理装置の要部を示すブロック図で
ある。
【００５７】本実施の形態のデータ処理装置２００で
は、リセット書込回路１３０の四対の出力配線が、アド
レスデータラッチ１１１の四個のＳＲ回路１３６にも接
続されている。このため、リセット書込回路１３０は、
複数のリセット検知回路１２０の一個による信号送出に
対応して一ビットのみオンの複数ビットの所定アドレス
を生成し、この複数の所定アドレスの一つでメモリセル
アレイ１１０にデータ書込を実行する。
は、リセット書込回路１３０の四対の出力配線が、アド
レスデータラッチ１１１の四個のＳＲ回路１３６にも接
続されている。このため、リセット書込回路１３０は、
複数のリセット検知回路１２０の一個による信号送出に
対応して一ビットのみオンの複数ビットの所定アドレス
を生成し、この複数の所定アドレスの一つでメモリセル
アレイ１１０にデータ書込を実行する。
【００５８】また、本実施の形態のデータ処理装置２０
０では、リセット検知回路１２０にリセット保留手段で
あるリセット保留回路２０１が接続されており、このリ
セット保留回路２０１がＥＥＰＲＯＭ回路１０２とマイ
クロコンピュータ１０１とに接続されている。
０では、リセット検知回路１２０にリセット保留手段で
あるリセット保留回路２０１が接続されており、このリ
セット保留回路２０１がＥＥＰＲＯＭ回路１０２とマイ
クロコンピュータ１０１とに接続されている。
【００５９】リセット保留回路２０１では、複数のリセ
ット検知回路１２０に同数のナンドゲート２０２と同数
のリセット制御回路２０３とが順番に個々に接続されて
おり、これら複数のリセット制御回路２０３が一個のノ
アゲート２０４に接続されている。
ット検知回路１２０に同数のナンドゲート２０２と同数
のリセット制御回路２０３とが順番に個々に接続されて
おり、これら複数のリセット制御回路２０３が一個のノ
アゲート２０４に接続されている。
【００６０】このリセット保留回路２０１のノアゲート
２０４が、前述のデータ処理装置１００のオアゲート１
２１と同様に、ＥＥＰＲＯＭ回路１０２のリセット書込
回路１３０のアンドゲート１３４や書込制御回路１１４
のオアゲート１１９などに接続されている。
２０４が、前述のデータ処理装置１００のオアゲート１
２１と同様に、ＥＥＰＲＯＭ回路１０２のリセット書込
回路１３０のアンドゲート１３４や書込制御回路１１４
のオアゲート１１９などに接続されている。
【００６１】また、複数のリセット制御回路２０３は、
書込制御回路１１４の書込フラグラッチ１１８も入力端
子に接続されており、出力端子にはＥＥＰＲＯＭ回路１
０２のリセット書込回路１３０のオアゲート１３１がイ
ンバータ素子１３２を介するなどして接続されている。
書込制御回路１１４の書込フラグラッチ１１８も入力端
子に接続されており、出力端子にはＥＥＰＲＯＭ回路１
０２のリセット書込回路１３０のオアゲート１３１がイ
ンバータ素子１３２を介するなどして接続されている。
【００６２】また、複数のリセット検知回路１２０は一
個のオアゲート２０５を介してマイクロコンピュータ１
０１のＣＰＵ１０４と発振回路１０５とに接続されてお
り、ＣＰＵ１０４のシステムリセットの出力端子はイン
バータ素子２０６を介して複数のナンドゲート２０２に
並列に接続されている。
個のオアゲート２０５を介してマイクロコンピュータ１
０１のＣＰＵ１０４と発振回路１０５とに接続されてお
り、ＣＰＵ１０４のシステムリセットの出力端子はイン
バータ素子２０６を介して複数のナンドゲート２０２に
並列に接続されている。
【００６３】リセット制御回路２０３は、接続されてい
るリセット検知回路１２０からリセット信号が入力され
ると、これをＥＥＰＲＯＭ回路１０２のリセット書込回
路１３０に転送する。ただし、書込フラグラッチ１１８
の書込フラグがオンの最中にリセット信号が入力される
と、書込フラグがオフになるまでリセット信号の転送を
保留する。
るリセット検知回路１２０からリセット信号が入力され
ると、これをＥＥＰＲＯＭ回路１０２のリセット書込回
路１３０に転送する。ただし、書込フラグラッチ１１８
の書込フラグがオンの最中にリセット信号が入力される
と、書込フラグがオフになるまでリセット信号の転送を
保留する。
【００６４】なお、オアゲート２０５には、インバータ
素子２０７を介してリセット入力端子２０８も並列に接
続されており、このリセット入力端子２０８には、マイ
クロコンピュータ１０１を強制的にシステムリセットす
るリセット信号が外部入力される。
素子２０７を介してリセット入力端子２０８も並列に接
続されており、このリセット入力端子２０８には、マイ
クロコンピュータ１０１を強制的にシステムリセットす
るリセット信号が外部入力される。
【００６５】上述のような構成において、本実施の形態
のデータ処理装置２００のデータ処理方法では、リセッ
ト要因が発生して複数のリセット検知回路１２０の一個
がリセット信号を送出すると、これに対応したアドレス
データをリセット書込回路１３０が生成してアドレスデ
ータラッチ１１１にデータ設定するので、メモリセルア
レイ１１０には発生したリセット要因に対応した専用の
所定アドレスに所定データがデータ書込される。
のデータ処理装置２００のデータ処理方法では、リセッ
ト要因が発生して複数のリセット検知回路１２０の一個
がリセット信号を送出すると、これに対応したアドレス
データをリセット書込回路１３０が生成してアドレスデ
ータラッチ１１１にデータ設定するので、メモリセルア
レイ１１０には発生したリセット要因に対応した専用の
所定アドレスに所定データがデータ書込される。
【００６６】また、本実施の形態のデータ処理装置２０
０のデータ処理方法では、マイクロコンピュータ１０１
が統合制御する通常のデータ書込が実行されている最中
にリセット要因が発生すると、マイクロコンピュータ１
０１はシステムリセットを実行する。
０のデータ処理方法では、マイクロコンピュータ１０１
が統合制御する通常のデータ書込が実行されている最中
にリセット要因が発生すると、マイクロコンピュータ１
０１はシステムリセットを実行する。
【００６７】しかし、ＥＥＰＲＯＭ回路１０２の書込フ
ラグラッチ１１８により書込途中であることがリセット
制御回路２０３にデータ通知されるので、このリセット
制御回路２０３は実行途中のデータ書込が完了するまで
リセット信号を転送せずＥＥＰＲＯＭ回路１０２のリセ
ット動作を保留する。
ラグラッチ１１８により書込途中であることがリセット
制御回路２０３にデータ通知されるので、このリセット
制御回路２０３は実行途中のデータ書込が完了するまで
リセット信号を転送せずＥＥＰＲＯＭ回路１０２のリセ
ット動作を保留する。
【００６８】このとき、マイクロコンピュータ１０１に
よるデータ書込の統合制御は実行されないが、ＥＥＰＲ
ＯＭ回路１０２は書込データラッチ１１２にデータ保持
した書込データはアドレスデータラッチ１１１にデータ
保持したアドレスデータでメモリセルアレイ１１０にデ
ータ書込する。
よるデータ書込の統合制御は実行されないが、ＥＥＰＲ
ＯＭ回路１０２は書込データラッチ１１２にデータ保持
した書込データはアドレスデータラッチ１１１にデータ
保持したアドレスデータでメモリセルアレイ１１０にデ
ータ書込する。
【００６９】このデータ書込の完了が書込フラグラッチ
１１８によりリセット制御回路２０３にデータ通知され
ると、このリセット制御回路２０３はＥＥＰＲＯＭ回路
１０２のリセット書込回路１３０にリセット信号を転送
するので、前述のようにリセット要因の発生が専用の所
定アドレスでメモリセルアレイ１１０にデータ書込され
る。
１１８によりリセット制御回路２０３にデータ通知され
ると、このリセット制御回路２０３はＥＥＰＲＯＭ回路
１０２のリセット書込回路１３０にリセット信号を転送
するので、前述のようにリセット要因の発生が専用の所
定アドレスでメモリセルアレイ１１０にデータ書込され
る。
【００７０】本実施の形態のデータ処理装置２００で
は、上述のように複数種類のリセット要因の一つが発生
すると、これに対応してＥＥＰＲＯＭ回路１０２の複数
の所定アドレスの一つにデータ書込が実行されるので、
書込データの存在するアドレスにより発生したリセット
要因を確認することができる。しかも、このように複数
種類のリセット要因のデータ書込を各々専用の所定アド
レスで実行するので、例えば、複数のリセット要因が連
続に発生した場合でも、発生した複数のリセット要因の
全部を確認することができる。
は、上述のように複数種類のリセット要因の一つが発生
すると、これに対応してＥＥＰＲＯＭ回路１０２の複数
の所定アドレスの一つにデータ書込が実行されるので、
書込データの存在するアドレスにより発生したリセット
要因を確認することができる。しかも、このように複数
種類のリセット要因のデータ書込を各々専用の所定アド
レスで実行するので、例えば、複数のリセット要因が連
続に発生した場合でも、発生した複数のリセット要因の
全部を確認することができる。
【００７１】さらに、本実施の形態のデータ処理装置２
００では、通常のデータ書込の実行途中にリセット要因
が発生すると、マイクロコンピュータ１０１のシステム
リセットは従来と同様に即時に実行するが、ＥＥＰＲＯ
Ｍ回路１０２のリセット動作は実行途中のデータ書込が
完了するまで保留するので、書込データを損失すること
がない。しかも、このデータ書込が完了するとリセット
要因のデータ書込が実行されるので、発生したリセット
要因も確実にデータ書込される。
００では、通常のデータ書込の実行途中にリセット要因
が発生すると、マイクロコンピュータ１０１のシステム
リセットは従来と同様に即時に実行するが、ＥＥＰＲＯ
Ｍ回路１０２のリセット動作は実行途中のデータ書込が
完了するまで保留するので、書込データを損失すること
がない。しかも、このデータ書込が完了するとリセット
要因のデータ書込が実行されるので、発生したリセット
要因も確実にデータ書込される。
【００７２】
【００７３】また、上記形態では発生したリセット要因
ごとに専用の所定アドレスでデータ書込を実行するが、
その書込データのデータ内容も前述のデータ処理装置１
００と同様にリセット要因に対応しているので、より確
実に発生したリセット要因を確認することができる。た
だし、実際には書込データの有無によりアドレスからリ
セット要因を特定できるので、書込データのデータ内容
を共通として回路を簡略化することも可能である。
ごとに専用の所定アドレスでデータ書込を実行するが、
その書込データのデータ内容も前述のデータ処理装置１
００と同様にリセット要因に対応しているので、より確
実に発生したリセット要因を確認することができる。た
だし、実際には書込データの有無によりアドレスからリ
セット要因を特定できるので、書込データのデータ内容
を共通として回路を簡略化することも可能である。
【００７４】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【００７５】
【００７６】本発明の第一のデータ処理装置のデータ処
理方法では、複数種類のリセット要因の発生に対応して
複数のリセット検知手段がリセット信号を個々に送出す
るとデータ処理手段がリセット動作を即時に実行し、複
数のリセット検知手段の一個によるリセット信号の送出
に対応して複数種類の所定データの一つをリセット書込
手段がデータ記憶手段の所定アドレスにデータ書込する
が、データ記憶手段に対するデータ書込の最中であるこ
とを書込判定手段が判定すると、書込データラッチはデ
ータ処理手段のリセット動作に関係なく一時保持した書
込データをデータ記憶手段にデータ書込し、リセット書
込手段はデータ処理手段のリセット動作に関係なく書込
データのデータ書込が完了するまで所定データのデータ
書込を保留することにより、データ処理手段の統合制御
を必要とすることなくリセット要因の発生が不揮発性の
リセット記憶手段にデータ保持されるので、リセット動
作が実行されてから再度起動されても発生したリセット
要因を確認でき、例えば、データ処理装置の不具合を修
正して同一のリセット要因の再発を予防することや、ユ
ーザの不当な操作の実行を検出するようなことができ、
しかも、書込途中の書込データを損失することがなく、
それでいてリセット要因のデータ書込は実行される。
理方法では、複数種類のリセット要因の発生に対応して
複数のリセット検知手段がリセット信号を個々に送出す
るとデータ処理手段がリセット動作を即時に実行し、複
数のリセット検知手段の一個によるリセット信号の送出
に対応して複数種類の所定データの一つをリセット書込
手段がデータ記憶手段の所定アドレスにデータ書込する
が、データ記憶手段に対するデータ書込の最中であるこ
とを書込判定手段が判定すると、書込データラッチはデ
ータ処理手段のリセット動作に関係なく一時保持した書
込データをデータ記憶手段にデータ書込し、リセット書
込手段はデータ処理手段のリセット動作に関係なく書込
データのデータ書込が完了するまで所定データのデータ
書込を保留することにより、データ処理手段の統合制御
を必要とすることなくリセット要因の発生が不揮発性の
リセット記憶手段にデータ保持されるので、リセット動
作が実行されてから再度起動されても発生したリセット
要因を確認でき、例えば、データ処理装置の不具合を修
正して同一のリセット要因の再発を予防することや、ユ
ーザの不当な操作の実行を検出するようなことができ、
しかも、書込途中の書込データを損失することがなく、
それでいてリセット要因のデータ書込は実行される。
【００７７】本発明の第二のデータ処理装置のデータ処
理方法では、複数種類のリセット要因の発生に対応して
複数のリセット検知手段がリセット信号を個々に送出す
るとデータ処理手段がリセット動作を即時に実行し、複
数のリセット検知手段の一個によるリセット信号の送出
に対応してデータ記憶手段の複数の所定アドレスの一つ
にリセット書込手段が所定データをデータ書込するが、
データ記憶手段に対するデータ書込の最中であることを
書込判定手段が判定すると、書込データラッチはデータ
処理手段のリセット動作に関係なく一時保持した書込デ
ータをデータ記憶手段にデータ書込し、リセット書込手
段はデータ処理手段のリセット動作に関係なく書込デー
タのデータ書込が完了するまで所定データのデータ書込
を保留することにより、データ処理手段の統合制御を必
要とすることなくリセット要因の発生が不揮発性のリセ
ット記憶手段にデータ保持されるので、リセット動作が
実行されてから再度起動されても発生したリセット要因
を確認でき、例えば、データ処理装置の不具合を修正し
て同一のリセット要因の再発を予防することや、ユーザ
の不当な操作の実行を検出するようなことができ、しか
も、書込途中の書込データを損失することがなく、それ
でいてリセット要因のデータ書込は実行される。
理方法では、複数種類のリセット要因の発生に対応して
複数のリセット検知手段がリセット信号を個々に送出す
るとデータ処理手段がリセット動作を即時に実行し、複
数のリセット検知手段の一個によるリセット信号の送出
に対応してデータ記憶手段の複数の所定アドレスの一つ
にリセット書込手段が所定データをデータ書込するが、
データ記憶手段に対するデータ書込の最中であることを
書込判定手段が判定すると、書込データラッチはデータ
処理手段のリセット動作に関係なく一時保持した書込デ
ータをデータ記憶手段にデータ書込し、リセット書込手
段はデータ処理手段のリセット動作に関係なく書込デー
タのデータ書込が完了するまで所定データのデータ書込
を保留することにより、データ処理手段の統合制御を必
要とすることなくリセット要因の発生が不揮発性のリセ
ット記憶手段にデータ保持されるので、リセット動作が
実行されてから再度起動されても発生したリセット要因
を確認でき、例えば、データ処理装置の不具合を修正し
て同一のリセット要因の再発を予防することや、ユーザ
の不当な操作の実行を検出するようなことができ、しか
も、書込途中の書込データを損失することがなく、それ
でいてリセット要因のデータ書込は実行される。
【００７８】また、上述のようなデータ処理装置におい
て、複数のリセット検知手段によるリセット信号の送出
の有無によりリセット書込手段が複数ビットの所定デー
タを生成することにより、データ記憶手段にデータ書込
される所定データが発生したリセット要因を確認できる
形態に生成されるので、発生したリセット要因を簡単か
つ確実に確認することができる。
て、複数のリセット検知手段によるリセット信号の送出
の有無によりリセット書込手段が複数ビットの所定デー
タを生成することにより、データ記憶手段にデータ書込
される所定データが発生したリセット要因を確認できる
形態に生成されるので、発生したリセット要因を簡単か
つ確実に確認することができる。
【００７９】また、複数のリセット検知手段によるリセ
ット信号の送出の有無によりリセット書込手段が複数ビ
ットの所定アドレスを生成することにより、データ記憶
手段のリセット要因を確認できる所定アドレスに所定デ
ータがデータ書込されるので、発生したリセット要因を
簡単かつ確実に確認することができる。
ット信号の送出の有無によりリセット書込手段が複数ビ
ットの所定アドレスを生成することにより、データ記憶
手段のリセット要因を確認できる所定アドレスに所定デ
ータがデータ書込されるので、発生したリセット要因を
簡単かつ確実に確認することができる。
【００８０】
【００８１】また、リセット書込手段によりデータ記憶
手段にデータ書込された書込データがデータ読出手段に
よりデータ読出されることにより、この読出データによ
り発生したリセット要因を簡単かつ確実に確認すること
ができる。
手段にデータ書込された書込データがデータ読出手段に
よりデータ読出されることにより、この読出データによ
り発生したリセット要因を簡単かつ確実に確認すること
ができる。
【図１】本発明の参考例のデータ処理装置の要部を示す
ブロック図である。
ブロック図である。
【図２】データ処理装置によるデータ処理方法のメイン
ルーチンを示す模式的なフローチャートである。
ルーチンを示す模式的なフローチャートである。
【図３】図２のデータ処理のステップのサブルーチンを
示す模式的なフローチャートである。
示す模式的なフローチャートである。
【図４】本発明の実施の形態のデータ処理装置の要部を
示すブロック図である。
示すブロック図である。
１００，２００ データ処理装置
１０１ データ処理手段およびデータ読出手段に相当
するマイクロコンピュータ １１０ データ記憶手段であるメモリセルアレイ １１８ 書込判定手段に相当する書込フラグラッチ １２０ リセット検知手段であるリセット検知回路 １３０ リセット書込手段に相当するリセット書込回
路
するマイクロコンピュータ １１０ データ記憶手段であるメモリセルアレイ １１８ 書込判定手段に相当する書込フラグラッチ １２０ リセット検知手段であるリセット検知回路 １３０ リセット書込手段に相当するリセット書込回
路
フロントページの続き
(56)参考文献 特開 平５−150866（ＪＰ，Ａ)
特開 平２−275513（ＪＰ，Ａ)
特開 平５−197451（ＪＰ，Ａ)
特開 平10−255490（ＪＰ，Ａ)
特開 平11−110260（ＪＰ，Ａ)
特開 平６−332577（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 1/24
Claims (7)
- 【請求項１】 各種データのデータ書込とデータ読出と
が各種アドレスごとに実行される不揮発性のデータ記憶
手段と、 該データ記憶手段のデータ読書などの各種処理を統合制
御するとともにリセット信号が外部入力されるとリセッ
ト動作を実行するデータ処理手段と、 複数種類のリセット要因の発生に対応して前記データ処
理手段にリセット信号を個々に送出する複数のリセット
検知手段と、 複数の前記リセット検知手段の一個によるリセット信号
の送出に対応して複数種類の所定データの一つを前記デ
ータ記憶手段の所定アドレスにデータ書込するリセット
書込手段と、前記データ記憶手段に対するデータ書込の最中であるこ
とを判定する書込判定手段と、 前記データ記憶手段への書込データを一時保持する書込
データラッチと、 を具備しており、 前記データ処理手段は、前記リセット信号の送出に対応
してリセット動作を即時に実行し、 前記書込データラッチは、前記データ処理手段のリセッ
ト動作に関係なく一時保持した前記書込データを前記デ
ータ記憶手段にデータ書込し、 前記リセット書込手段は、前記データ処理手段のリセッ
ト動作に関係なく前記書込データのデータ書込が完了す
るまで前記所定データのデータ書込を保留する データ処
理装置。 - 【請求項２】 各種データのデータ書込とデータ読出と
が各種アドレスごとに実行される不揮発性のデータ記憶
手段と、 該データ記憶手段のデータ読書などの各種処理を統合制
御するとともにリセット信号が外部入力されるとリセッ
ト動作を実行するデータ処理手段と、 複数種類のリセット要因の発生に対応して前記データ処
理手段にリセット信号を個々に送出する複数のリセット
検知手段と、 複数の前記リセット検知手段の一個によるリセット信号
の送出に対応して前記データ記憶手段の複数の所定アド
レスの一つに所定データをデータ書込するリセット書込
手段と、前記データ記憶手段に対するデータ書込の最中であるこ
とを判定する書込判定手段と、 前記データ記憶手段への書込データを一時保持する書込
データラッチと、 を具備しており、 前記データ処理手段は、前記リセット信号の送出に対応
してリセット動作を即時に実行し、 前記書込データラッチは、前記データ処理手段のリセッ
ト動作に関係なく一時保持した前記書込データを前記デ
ータ記憶手段にデータ書込し、 前記リセット書込手段は、前記データ処理手段のリセッ
ト動作に関係なく前記書込データのデータ書込が完了す
るまで前記所定データのデータ書込を保留する データ処
理装置。 - 【請求項３】 前記リセット書込手段が複数の前記リセ
ット検知手段によるリセット信号の送出の有無により複
数ビットの所定データを生成する請求項１記載のデータ
処理装置。 - 【請求項４】 前記リセット書込手段が複数の前記リセ
ット検知手段によるリセット信号の送出の有無により複
数ビットの所定アドレスを生成する請求項２記載のデー
タ処理装置。 - 【請求項５】 前記リセット書込手段がデータ書込する
前記データ記憶手段の所定アドレスから記憶データをデ
ータ読出するデータ読出手段も具備している請求項１な
いし４の何れか一記載のデータ処理装置。 - 【請求項６】 各種データのデータ書込とデータ読出と
が各種アドレスごとに実行される不揮発性のデータ記憶
手段と、該データ記憶手段のデータ読書などの各種処理
を統合制御するとともにリセット信号が外部入力される
とリセット動作を実行するデータ処理手段と、複数種類
のリセット要因の発生に対応して前記データ処理手段に
リセット信号を個々に送出する複数のリセット検知手段
と、前記データ記憶手段への書込データを一時保持する
書込データラッチと、を具備しているデータ処理装置の
データ処理方法であって、 複数の前記リセット検知手段の一個によるリセット信号
の送出に対応して複数種類の所定データの一つを前記デ
ータ記憶手段の所定アドレスにデータ書込し、 データ書
込の最中であることを判定し、 前記データ処理手段は、前記リセット信号の送出に対応
してリセット動作を即時に実行し、 前記書込データラッチは、前記データ処理手段のリセッ
ト動作に関係なく一時保持した前記書込データを前記デ
ータ記憶手段にデータ書込し、 前記リセット書込手段は、前記データ処理手段のリセッ
ト動作に関係なく前記所定データのデータ書込を保留す
る ようにしたデータ処理方法。 - 【請求項７】 各種データのデータ書込とデータ読出と
が各種アドレスごとに実行される不揮発性のデータ記憶
手段と、該データ記憶手段のデータ読書などの各種処理
を統合制御するとともにリセット信号が外部入力される
とリセット動作を実行するデータ処理手段と、複数種類
のリセット要因の発生に対応して前記データ処理手段に
リセット信号を個々に送出する複数のリセット検知手段
と、前記データ記憶手段への書込データを一時保持する
書込データラッチと、を具備しているデータ処理装置の
データ処理方法であって、 複数の前記リセット検知手段の一個によるリセット信号
の送出に対応して前記データ記憶手段の複数の所定アド
レスの一つに所定データをデータ書込し、 データ書込の最中であることを判定し、 前記データ処理手段は、前記リセット信号の送出に対応
してリセット動作を即時に実行し、 前記書込データラッチは、前記データ処理手段のリセッ
ト動作に関係なく一時保持した前記書込データを前記デ
ータ記憶手段にデータ書込し、 前記リセット書込手段は、前記データ処理手段のリセッ
ト動作に関係なく前記所定データのデータ書込を保留す
る ようにしたデータ処理方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37110698A JP3376306B2 (ja) | 1998-12-25 | 1998-12-25 | データ処理装置、そのデータ処理方法 |
| CNB991266862A CN1172228C (zh) | 1998-12-25 | 1999-12-24 | 数据处理装置及其数据处理方法 |
| KR10-1999-0061838A KR100377608B1 (ko) | 1998-12-25 | 1999-12-24 | 데이터 처리장치 및 데이터 처리방법 |
| DE69927571T DE69927571T2 (de) | 1998-12-25 | 1999-12-27 | Datenprozessor und Verfahren zum Verarbeiten von Daten |
| EP99125964A EP1014251B1 (en) | 1998-12-25 | 1999-12-27 | Data processor and method of processing data |
| US09/472,037 US6694452B1 (en) | 1998-12-25 | 1999-12-27 | Data processor and method of processing data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37110698A JP3376306B2 (ja) | 1998-12-25 | 1998-12-25 | データ処理装置、そのデータ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000194455A JP2000194455A (ja) | 2000-07-14 |
| JP3376306B2 true JP3376306B2 (ja) | 2003-02-10 |
Family
ID=18498156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37110698A Expired - Fee Related JP3376306B2 (ja) | 1998-12-25 | 1998-12-25 | データ処理装置、そのデータ処理方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6694452B1 (ja) |
| EP (1) | EP1014251B1 (ja) |
| JP (1) | JP3376306B2 (ja) |
| KR (1) | KR100377608B1 (ja) |
| CN (1) | CN1172228C (ja) |
| DE (1) | DE69927571T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030065916A1 (en) * | 2001-07-30 | 2003-04-03 | Erickson Michael John | Method and apparatus for diagnosing the cause of a processor reset |
| US6836420B1 (en) * | 2002-03-04 | 2004-12-28 | Synplicity, Inc. | Method and apparatus for resetable memory and design approach for same |
| US7458040B1 (en) * | 2005-09-01 | 2008-11-25 | Synopsys, Inc. | Resettable memory apparatuses and design |
| CN100392559C (zh) * | 2005-11-01 | 2008-06-04 | 中兴通讯股份有限公司 | 单板复位对象控制处理方法 |
| JP2008129669A (ja) * | 2006-11-17 | 2008-06-05 | Meidensha Corp | ハードウェア異常記録装置及びハードウェア異常記録方法 |
| CN102027482A (zh) * | 2008-05-15 | 2011-04-20 | Nxp股份有限公司 | 用于安全数据读取的方法和数据处理系统 |
| US8756408B2 (en) * | 2011-02-15 | 2014-06-17 | Continental Automotive Systems, Inc | Hardware reset reason |
| US8880860B2 (en) * | 2011-12-02 | 2014-11-04 | Qualcomm Incorporated | Methods and apparatus for saving conditions prior to a reset for post reset evaluation |
| CN102591734A (zh) * | 2011-12-31 | 2012-07-18 | 中兴通讯股份有限公司 | 检测系统复位类型的方法及装置 |
| CN103793032B (zh) * | 2012-11-02 | 2017-09-29 | 华为技术有限公司 | 用于确定上电复位的方法和装置 |
| CN104991629B (zh) * | 2015-07-10 | 2017-11-24 | 英业达科技有限公司 | 电源失效侦测系统与其方法 |
| TWI584114B (zh) * | 2015-08-04 | 2017-05-21 | 英業達股份有限公司 | 電源失效偵測系統與其方法 |
| US10671763B2 (en) | 2018-11-01 | 2020-06-02 | Nvidia Corporation | Protecting circuits from hacking using a digital reset detector |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275513A (ja) | 1989-04-17 | 1990-11-09 | Nec Corp | リセット回路 |
| JPH04171516A (ja) | 1990-11-06 | 1992-06-18 | Nec Corp | リセット回路 |
| JPH05150866A (ja) | 1991-11-29 | 1993-06-18 | Toshiba Corp | リセツト情報記憶回路 |
| JPH05197451A (ja) | 1992-01-17 | 1993-08-06 | Nec Gumma Ltd | 情報処理装置 |
| JPH06187070A (ja) * | 1992-12-16 | 1994-07-08 | Tokyo Electric Co Ltd | 情報処理装置のリセット制御装置 |
| US5351216A (en) * | 1993-03-05 | 1994-09-27 | Microchip Technology Incorporated | Premature termination of microcontroller EEPROM write |
| JPH06332577A (ja) | 1993-05-21 | 1994-12-02 | Mitsubishi Electric Corp | システムのリセット要因識別方式 |
| JPH076155A (ja) | 1993-06-15 | 1995-01-10 | Nec Ic Microcomput Syst Ltd | シングルチップ・マイクロコンピュータ |
| DE4332769C1 (de) * | 1993-09-25 | 1994-12-15 | Bosch Gmbh Robert | Mikrorechner |
| DE69432697T2 (de) | 1993-12-01 | 2004-03-25 | Advanced Micro Devices, Inc., Sunnyvale | Stromverwaltung für Rechnersystem und Verfahren hierfür |
| AUPM348794A0 (en) * | 1994-01-20 | 1994-02-17 | Alcatel Australia Limited | Microprocessor fault log |
| JP3490131B2 (ja) | 1994-01-21 | 2004-01-26 | 株式会社ルネサステクノロジ | データ転送制御方法、データプロセッサ及びデータ処理システム |
| JPH0863405A (ja) * | 1994-08-23 | 1996-03-08 | Toshiba Mec Kk | 制御装置 |
| JPH0863449A (ja) | 1994-08-23 | 1996-03-08 | Hitachi Ltd | システム保護装置及びこの保護装置を使用した制御装置 |
| US5600785A (en) * | 1994-09-09 | 1997-02-04 | Compaq Computer Corporation | Computer system with error handling before reset |
| US5574943A (en) * | 1994-12-09 | 1996-11-12 | Ast Research, Inc. | Gate-A20 and CPU reset circuit for mircroprocessor-based computer system |
| JPH08272478A (ja) | 1995-03-28 | 1996-10-18 | Toshiba Corp | クロック制御装置 |
| JP3529909B2 (ja) | 1995-09-05 | 2004-05-24 | 株式会社ルネサステクノロジ | 電源回路装置及びこの電源回路装置を内蔵したマイクロプロセッサ |
| JPH0981539A (ja) | 1995-09-18 | 1997-03-28 | Heiwa Corp | 遊技制御用マイクロコンピュータ |
| DE19541734C2 (de) * | 1995-11-09 | 1997-08-14 | Bosch Gmbh Robert | Schaltungsanordnung zur Durchführung eines Reset |
| JP3323045B2 (ja) | 1995-11-20 | 2002-09-09 | 東芝マイクロエレクトロニクス株式会社 | 情報処理装置 |
| US5784625A (en) * | 1996-03-19 | 1998-07-21 | Vlsi Technology, Inc. | Method and apparatus for effecting a soft reset in a processor device without requiring a dedicated external pin |
| KR100252250B1 (ko) * | 1996-06-28 | 2000-04-15 | 윤종용 | 시스템복구장치 |
| JPH1063581A (ja) * | 1996-08-26 | 1998-03-06 | Nec Corp | メモリ書き込み制御回路 |
| JPH1097340A (ja) | 1996-09-20 | 1998-04-14 | Toshiba Corp | 携帯型情報機器 |
| JP3114645B2 (ja) | 1997-03-14 | 2000-12-04 | 日本電気株式会社 | メモリセル装置のリセット制御回路 |
| JP3056131B2 (ja) * | 1997-06-25 | 2000-06-26 | 日本電気アイシーマイコンシステム株式会社 | システムのリセット方式 |
| US6058447A (en) * | 1997-09-26 | 2000-05-02 | Advanced Micro Devices, Inc. | Handshake circuit and operating method for self-resetting circuits |
| JPH11110260A (ja) | 1997-10-07 | 1999-04-23 | Victor Co Of Japan Ltd | 電子機器 |
| US5968172A (en) * | 1997-11-12 | 1999-10-19 | Sony Corporation Of Japan | Hardware and software triggered programmable reset circuitry for serial communication device |
-
1998
- 1998-12-25 JP JP37110698A patent/JP3376306B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-24 KR KR10-1999-0061838A patent/KR100377608B1/ko not_active IP Right Cessation
- 1999-12-24 CN CNB991266862A patent/CN1172228C/zh not_active Expired - Fee Related
- 1999-12-27 US US09/472,037 patent/US6694452B1/en not_active Expired - Lifetime
- 1999-12-27 EP EP99125964A patent/EP1014251B1/en not_active Expired - Lifetime
- 1999-12-27 DE DE69927571T patent/DE69927571T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1014251A1 (en) | 2000-06-28 |
| JP2000194455A (ja) | 2000-07-14 |
| KR20000052570A (ko) | 2000-08-25 |
| DE69927571D1 (de) | 2006-02-16 |
| DE69927571T2 (de) | 2006-07-13 |
| EP1014251B1 (en) | 2005-10-05 |
| CN1264083A (zh) | 2000-08-23 |
| KR100377608B1 (ko) | 2003-03-26 |
| CN1172228C (zh) | 2004-10-20 |
| US6694452B1 (en) | 2004-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4603406A (en) | Power backed-up dual memory system | |
| KR100444537B1 (ko) | 데이타처리장치 | |
| US5357473A (en) | Semiconductor storage system including defective bit replacement | |
| US4698750A (en) | Security for integrated circuit microcomputer with EEPROM | |
| JP3376306B2 (ja) | データ処理装置、そのデータ処理方法 | |
| JPH08137763A (ja) | フラッシュメモリ制御装置 | |
| US20020129195A1 (en) | Microcomputer with built-in programmable nonvolatile memory | |
| JP3302847B2 (ja) | 記憶装置 | |
| JPH10177563A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| US20050039081A1 (en) | Method of backing up BIOS settings | |
| JP2000099405A (ja) | フラッシュメモリを有する電子機器 | |
| US20080195893A1 (en) | A repairable semiconductor memory device and method of repairing the same | |
| US7447943B2 (en) | Handling memory errors in response to adding new memory to a system | |
| KR20180066601A (ko) | 메모리 시스템의 구동 방법 | |
| US6535442B2 (en) | Semiconductor memory capable of debugging an incorrect write to or an incorrect erase from the same | |
| EP0048848B1 (en) | Device controlled by programmed modular controller means with selfchecking | |
| JPH03147086A (ja) | Ｉｃカード | |
| JPH0822422A (ja) | メモリ装置 | |
| US7278015B2 (en) | Methods and devices for DRAM initialization | |
| US7389445B2 (en) | Circuit for detecting abnormal operation of memory and integrated circuit and method for detecting abnormal operation | |
| US5533196A (en) | Method and apparatus for testing for a sufficient write voltage level during power up of a SRAM array | |
| JP2003150449A (ja) | 携帯電話装置 | |
| US7069471B2 (en) | System PROM integrity checker | |
| AU640442B2 (en) | Method and apparatus for controlling writing to memory | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |