JP3374803B2 - 無線機器 - Google Patents
無線機器Info
- Publication number
- JP3374803B2 JP3374803B2 JP27512199A JP27512199A JP3374803B2 JP 3374803 B2 JP3374803 B2 JP 3374803B2 JP 27512199 A JP27512199 A JP 27512199A JP 27512199 A JP27512199 A JP 27512199A JP 3374803 B2 JP3374803 B2 JP 3374803B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control signal
- current threshold
- frequency
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Transceivers (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、携帯・自動車電
話（セルラ）、コードレス電話機能とセルラ機能とを有
するパーソナル・ハンディホン・システム（ＰＨＳ）等
の無線電話や、ポケット・ベル、パーソナル無線、市民
ラジオ（ＣＢ）等の各種の無線機器に関し、詳しくは、
無線機器の各部を制御する中央処理装置（ＣＰＵ）の消
費電力を低減するようにした無線機器に関する。
話（セルラ）、コードレス電話機能とセルラ機能とを有
するパーソナル・ハンディホン・システム（ＰＨＳ）等
の無線電話や、ポケット・ベル、パーソナル無線、市民
ラジオ（ＣＢ）等の各種の無線機器に関し、詳しくは、
無線機器の各部を制御する中央処理装置（ＣＰＵ）の消
費電力を低減するようにした無線機器に関する。
【０００２】
【従来の技術】まず、特開平１０−１６１７８０号公報
には、以下に示す従来の携帯端末における消費電力低減
方法が開示されている。すなわち、この例の携帯端末
は、ＣＰＵと、クロック発振部と、キー入力検出部と、
割込コントローラとを有し、時分割多重方式で通信を行
うものである。携帯端末が間欠受信状態に入った時に、
ＣＰＵは、停止信号をクロック発振部に供給してクロッ
クの発振を停止させ、スリープモードに入る。この後、
キー入力検出部は、キーボードの操作を検出すると、割
込コントローラに信号を供給する。これにより、割込コ
ントローラは、クロック発振部を起動するので、クロッ
ク発振部は、その発振が安定した後、クロックをＣＰＵ
に供給する。また、割込コントローラは、クロックの発
振が安定した後、ＣＰＵを通常モードに切り替える。こ
のような構成によれば、ＣＰＵの動作電流及びクロック
発振部の動作電流を低減することができる。
には、以下に示す従来の携帯端末における消費電力低減
方法が開示されている。すなわち、この例の携帯端末
は、ＣＰＵと、クロック発振部と、キー入力検出部と、
割込コントローラとを有し、時分割多重方式で通信を行
うものである。携帯端末が間欠受信状態に入った時に、
ＣＰＵは、停止信号をクロック発振部に供給してクロッ
クの発振を停止させ、スリープモードに入る。この後、
キー入力検出部は、キーボードの操作を検出すると、割
込コントローラに信号を供給する。これにより、割込コ
ントローラは、クロック発振部を起動するので、クロッ
ク発振部は、その発振が安定した後、クロックをＣＰＵ
に供給する。また、割込コントローラは、クロックの発
振が安定した後、ＣＰＵを通常モードに切り替える。こ
のような構成によれば、ＣＰＵの動作電流及びクロック
発振部の動作電流を低減することができる。
【０００３】また、特開平１１−８８２５４号公報に
は、以下に示す従来の無線通信機における消費電力低減
方法が開示されている。すなわち、この例の無線通信機
においては、ＣＰＵは、その処理負荷に応じて、ソフト
ウェアにより動作クロック供給素子を制御することによ
り、ＣＰＵに供給される動作クロックを可変制御してい
る。このような構成によれば、ＣＰＵの消費電力を最適
化することができる。
は、以下に示す従来の無線通信機における消費電力低減
方法が開示されている。すなわち、この例の無線通信機
においては、ＣＰＵは、その処理負荷に応じて、ソフト
ウェアにより動作クロック供給素子を制御することによ
り、ＣＰＵに供給される動作クロックを可変制御してい
る。このような構成によれば、ＣＰＵの消費電力を最適
化することができる。
【０００４】
【発明が解決しようとする課題】ところで、上記特開平
１０−１６１７８０号公報に開示された従来の携帯端末
の消費電力低減方法は、時分割多重方式で通信を行い、
しかも間欠受信状態に移行する無線機器にだけしか適用
できないため、時分割多重方式以外で通信を行う無線機
器や、時分割多重方式で通信を行うが、間欠受信状態に
移行せず、連続的に送受信を行う無線機器には適用でき
ないという欠点があった。すなわち、汎用性が低いとい
う問題があった。また、上記特開平１１−８８２５４号
公報に開示された従来の無線通信機の消費電力低減方法
においては、ＣＰＵ自身が自己の処理負荷を測定すると
共に、動作クロック供給素子を制御しなければならな
い。したがって、通常の処理以外に、消費電力削減処理
を行うためのソフトウェアが別個必要であると共に、Ｃ
ＰＵは、この消費電力削減処理を行う分だけ負担が増加
してかえって消費電力が増加してしまい、効率的に消費
電力を低減することができないという欠点があった。
１０−１６１７８０号公報に開示された従来の携帯端末
の消費電力低減方法は、時分割多重方式で通信を行い、
しかも間欠受信状態に移行する無線機器にだけしか適用
できないため、時分割多重方式以外で通信を行う無線機
器や、時分割多重方式で通信を行うが、間欠受信状態に
移行せず、連続的に送受信を行う無線機器には適用でき
ないという欠点があった。すなわち、汎用性が低いとい
う問題があった。また、上記特開平１１−８８２５４号
公報に開示された従来の無線通信機の消費電力低減方法
においては、ＣＰＵ自身が自己の処理負荷を測定すると
共に、動作クロック供給素子を制御しなければならな
い。したがって、通常の処理以外に、消費電力削減処理
を行うためのソフトウェアが別個必要であると共に、Ｃ
ＰＵは、この消費電力削減処理を行う分だけ負担が増加
してかえって消費電力が増加してしまい、効率的に消費
電力を低減することができないという欠点があった。
【０００５】この発明は、上述の事情に鑑みてなされた
もので、汎用性が高く、特別なソフトウエアが不要で、
ＣＰＵの負担もなく、効率的に消費電力を低減すること
ができる無線機器を提供することを目的としている。
もので、汎用性が高く、特別なソフトウエアが不要で、
ＣＰＵの負担もなく、効率的に消費電力を低減すること
ができる無線機器を提供することを目的としている。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明に係る無線機器は、無線通信機
能を実現するために、無線機器の各部を制御する中央処
理装置と、 制御信号に基づいて周波数が制御されたクロ
ックを生成して上記中央処理装置に供給する発振器と、
上記中央処理装置から出力される当該中央処理装置の負
荷の増減と略比例関係にある負荷比例信号のパルス数に
応じて上記制御信号を生成する周波数制御回路とを備え
てなる無線機器において、上記周波数制御回路が、タイ
ミング信号発生器と、カウンタと、しきい値レジスタ
と、比較器と、制御信号発生器とを備え、上記タイミン
グ信号発生器は、上記クロックに基づいて、所定周期毎
にアクティブになる第１のタイミング信号と、上記第１
のタイミング信号の隔周期毎に、上記第１のタイミング
信号がアクティブになってからそれぞれ異なる時間経過
後にアクティブになる第２乃至第４のタイミング信号と
を生成し、上記カウンタは、上記第１のタイミング信号
がアクティブになってから次にアクティブになるまでの
間、上記負荷比例信号のパルス数をカウントし、上記し
きい値レジスタは、無線機器に電源が投入された時に設
定され、その時点での現在のしきい値データとされる初
期しきい値データと、無線機器に電源が投入され、所定
時間経過後に、上記中央処理装置により設定されるステ
ップ・データとを記憶すると共に、上記第４のタイミン
グ信号がアクティブになった時に、今までの現在のしき
い値データと、上記ステップ・データと、上記比較器か
ら供給される比較データとに基づいて現在のしきい値デ
ータを算出して記憶し、上記比較器は、上記第２のタイ
ミング信号がアクティブになった時に、上記カウンタか
ら供給されるカウント・データと、上記しきい値レジス
タから供給される現在のしきい値データとを比較して、
比較結果を比較データとして、上記しきい値レジスタ及
び上記制御信号発生器に供給し、上記制御信号発生器
は、上記第３のタイミング信号がアクティブになった時
に、上記比較データを上記制御信号に変換して上記発振
器に供給することを特徴としている。
に、請求項１記載の発明に係る無線機器は、無線通信機
能を実現するために、無線機器の各部を制御する中央処
理装置と、 制御信号に基づいて周波数が制御されたクロ
ックを生成して上記中央処理装置に供給する発振器と、
上記中央処理装置から出力される当該中央処理装置の負
荷の増減と略比例関係にある負荷比例信号のパルス数に
応じて上記制御信号を生成する周波数制御回路とを備え
てなる無線機器において、上記周波数制御回路が、タイ
ミング信号発生器と、カウンタと、しきい値レジスタ
と、比較器と、制御信号発生器とを備え、上記タイミン
グ信号発生器は、上記クロックに基づいて、所定周期毎
にアクティブになる第１のタイミング信号と、上記第１
のタイミング信号の隔周期毎に、上記第１のタイミング
信号がアクティブになってからそれぞれ異なる時間経過
後にアクティブになる第２乃至第４のタイミング信号と
を生成し、上記カウンタは、上記第１のタイミング信号
がアクティブになってから次にアクティブになるまでの
間、上記負荷比例信号のパルス数をカウントし、上記し
きい値レジスタは、無線機器に電源が投入された時に設
定され、その時点での現在のしきい値データとされる初
期しきい値データと、無線機器に電源が投入され、所定
時間経過後に、上記中央処理装置により設定されるステ
ップ・データとを記憶すると共に、上記第４のタイミン
グ信号がアクティブになった時に、今までの現在のしき
い値データと、上記ステップ・データと、上記比較器か
ら供給される比較データとに基づいて現在のしきい値デ
ータを算出して記憶し、上記比較器は、上記第２のタイ
ミング信号がアクティブになった時に、上記カウンタか
ら供給されるカウント・データと、上記しきい値レジス
タから供給される現在のしきい値データとを比較して、
比較結果を比較データとして、上記しきい値レジスタ及
び上記制御信号発生器に供給し、上記制御信号発生器
は、上記第３のタイミング信号がアクティブになった時
に、上記比較データを上記制御信号に変換して上記発振
器に供給することを特徴としている。
【０００７】また、請求項２記載の発明は、請求項１記
載の無線機器に係り、上記制御信号発生器は、上記比較
データが上記カウント・データが上記現在のしきい値デ
ータより大きいことを示す場合には、上記クロックの周
波数をアップさせるための制御信号を生成し、上記比較
データが上記カウント・データが上記現在のしきい値デ
ータより小さいことを示す場合には、上記クロックの周
波数をダウンさせるための制御信号を生成し、上記比較
データが上記カウント・データが上記現在のしきい値デ
ータと等しいことを示す場合には、上記クロックの周波
数を今までの周波数に保持するための制御信号を生成す
ることを特徴としている。
載の無線機器に係り、上記制御信号発生器は、上記比較
データが上記カウント・データが上記現在のしきい値デ
ータより大きいことを示す場合には、上記クロックの周
波数をアップさせるための制御信号を生成し、上記比較
データが上記カウント・データが上記現在のしきい値デ
ータより小さいことを示す場合には、上記クロックの周
波数をダウンさせるための制御信号を生成し、上記比較
データが上記カウント・データが上記現在のしきい値デ
ータと等しいことを示す場合には、上記クロックの周波
数を今までの周波数に保持するための制御信号を生成す
ることを特徴としている。
【０００８】また、請求項３記載の発明は、請求項１又
は２記載の無線機器に係り、上記しきい値レジスタは、
上記比較データが上記カウント・データが上記現在のし
きい値データより大きいことを示す場合には、今までの
現在のしきい値データに上記ステップ・データを加算し
た結果を新たな現在のしきい値データとし、上記比較デ
ータが上記カウント・データが上記現在のしきい値デー
タより小さいことを示す場合には、今までの現在のしき
い値データから上記ステップ・データを減算した結果を
新たな現在のしきい値データとし、上記比較データが上
記カウント・データが上記現在のしきい値データと等し
いことを示す場合には、今までの現在のしきい値データ
をそのまま新たな現在のしきい値データとすることを特
徴としている。
は２記載の無線機器に係り、上記しきい値レジスタは、
上記比較データが上記カウント・データが上記現在のし
きい値データより大きいことを示す場合には、今までの
現在のしきい値データに上記ステップ・データを加算し
た結果を新たな現在のしきい値データとし、上記比較デ
ータが上記カウント・データが上記現在のしきい値デー
タより小さいことを示す場合には、今までの現在のしき
い値データから上記ステップ・データを減算した結果を
新たな現在のしきい値データとし、上記比較データが上
記カウント・データが上記現在のしきい値データと等し
いことを示す場合には、今までの現在のしきい値データ
をそのまま新たな現在のしきい値データとすることを特
徴としている。
【０００９】また、請求項４記載の発明は、請求項１乃
至３のいずれか１に記載の無線機器に係り、上記負荷比
例信号は、データの読み出しを指示するリード信号又は
データの書き込みを指示するライト信号であることを特
徴としている。
至３のいずれか１に記載の無線機器に係り、上記負荷比
例信号は、データの読み出しを指示するリード信号又は
データの書き込みを指示するライト信号であることを特
徴としている。
【００１０】また、請求項５記載の発明は、請求項１乃
至４のいずれか１に記載の無線機器に係り、上記発振器
は、上記制御信号の電圧に応じた周波数のクロックを生
成する電圧制御発振器からなることを特徴としている。
至４のいずれか１に記載の無線機器に係り、上記発振器
は、上記制御信号の電圧に応じた周波数のクロックを生
成する電圧制御発振器からなることを特徴としている。
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【作用】この発明の構成によれば、汎用性が高く、特別
なソフトウェアが不要で、ＣＰＵの負担もなく、効率的
に消費電力を低減することができる。
なソフトウェアが不要で、ＣＰＵの負担もなく、効率的
に消費電力を低減することができる。
【００１９】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の一実施例である無
線機器の消費電力低減方法が適用される無線機器の電気
的構成を示すブロック図である。この例の無線機器は、
ＣＰＵ１と、発振器２と、周波数制御回路３と、その他
の回路群４と、データ・バス５と、アドレス・バス６と
から概略構成されている。ＣＰＵ１は、その他の回路群
４を構成する記憶部に記憶されたプログラムをデータ・
バス５及びアドレス・バス６を介して読み出して実行
し、無線通信機能を実現するために、各部を制御する。
ＣＰＵ１は、記憶部等に記憶されたデータを読み出す場
合には、アドレス・バス６を介して当該データに対応す
るアドレスをその他の回路群４に供給すると共に、デー
タの読み出しを指示するリード信号Ｓ ＲＤをその他の回
路群４に供給し、記憶部等にデータを書き込む場合に
は、当該データをデータ・バス５を介して、当該データ
に対応するアドレスをアドレス・バス６を介してそれぞ
れその他の回路群４に供給すると共に、データの書き込
みを指示するライト信号ＳＷＲをその他の回路群４に供
給する。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の一実施例である無
線機器の消費電力低減方法が適用される無線機器の電気
的構成を示すブロック図である。この例の無線機器は、
ＣＰＵ１と、発振器２と、周波数制御回路３と、その他
の回路群４と、データ・バス５と、アドレス・バス６と
から概略構成されている。ＣＰＵ１は、その他の回路群
４を構成する記憶部に記憶されたプログラムをデータ・
バス５及びアドレス・バス６を介して読み出して実行
し、無線通信機能を実現するために、各部を制御する。
ＣＰＵ１は、記憶部等に記憶されたデータを読み出す場
合には、アドレス・バス６を介して当該データに対応す
るアドレスをその他の回路群４に供給すると共に、デー
タの読み出しを指示するリード信号Ｓ ＲＤをその他の回
路群４に供給し、記憶部等にデータを書き込む場合に
は、当該データをデータ・バス５を介して、当該データ
に対応するアドレスをアドレス・バス６を介してそれぞ
れその他の回路群４に供給すると共に、データの書き込
みを指示するライト信号ＳＷＲをその他の回路群４に供
給する。
【００２０】発振器２は、例えば、入力電圧に応じた周
波数のクロックＣＫを生成する電圧制御発振器（ＶＣ
Ｏ）等からなり、周波数制御回路３から供給される制御
信号Ｓ Ｃに基づいて周波数が制御されたクロックＣＫを
生成してＣＰＵ１及び周波数制御回路３に供給する。周
波数制御回路３は、ＣＰＵ１から供給されるリード信号
ＳＲＤと、ＣＰＵ１からデータ・バス５を介して供給さ
れるステップ・データＤ ＳＴと、発振器２から供給され
るクロックＣＫとに基づいて、クロックＣＫの周波数を
制御するための制御信号ＳＣを生成して発振器２に供給
する。その他の回路群４は、送受信部、変復調部、送受
話部、記憶部、表示部、操作部等からなり、ＣＰＵ１と
データ・バス５及びアドレス・バス６を介して接続さ
れ、ＣＰＵ１の制御の下、無線通信機能を実現する。
波数のクロックＣＫを生成する電圧制御発振器（ＶＣ
Ｏ）等からなり、周波数制御回路３から供給される制御
信号Ｓ Ｃに基づいて周波数が制御されたクロックＣＫを
生成してＣＰＵ１及び周波数制御回路３に供給する。周
波数制御回路３は、ＣＰＵ１から供給されるリード信号
ＳＲＤと、ＣＰＵ１からデータ・バス５を介して供給さ
れるステップ・データＤ ＳＴと、発振器２から供給され
るクロックＣＫとに基づいて、クロックＣＫの周波数を
制御するための制御信号ＳＣを生成して発振器２に供給
する。その他の回路群４は、送受信部、変復調部、送受
話部、記憶部、表示部、操作部等からなり、ＣＰＵ１と
データ・バス５及びアドレス・バス６を介して接続さ
れ、ＣＰＵ１の制御の下、無線通信機能を実現する。
【００２１】次に、周波数制御回路３の構成について、
図２を参照して説明する。この例の周波数制御回路３
は、タイミング信号発生器１１と、カウンタ１２と、し
きい値レジスタ１３と、比較器１４と、制御信号発生器
１５とから概略構成されている。タイミング信号発生器
１１は、発振器２から供給されるクロックＣＫに基づい
て、図４に示す４種類のタイミング信号ＳＴＭ１〜Ｓ
ＴＭ４を発生して、カウンタ１２、比較器１４、制御信
号発生器１５及びしきい値レジスタ１３にそれぞれ供給
する。タイミング信号ＳＴＭ１は、図４（１）に示すよ
うに、所定周期Ｔ１毎にアクティブになる信号であり、
タイミング信号ＳＴＭ２は、図４（２）に示すように、
タイミング信号ＳＴＭ１の隔周期毎に、タイミング信号
ＳＴＭ１がアクティブになってから時間Ｔ２後にアクテ
ィブになる信号である。また、タイミング信号ＳＴＭ３
は、図４（３）に示すように、タイミング信号ＳＴＭ１
の隔周期毎に、タイミング信号ＳＴＭ１がアクティブに
なってから時間Ｔ３後にアクティブになる信号であり、
タイミング信号ＳＴＭ４は、図４（４）に示すように、
タイミング信号ＳＴＭ１の隔周期毎に、タイミング信号
ＳＴＭ１がアクティブになってから時間Ｔ４後にアクテ
ィブになる信号である。カウンタ１２は、タイミング信
号発生器１１から供給されるタイミング信号Ｓ ＴＭ１が
アクティブになってから次にアクティブになるまでの
間、ＣＰＵ１から供給されるリード信号ＳＲＤのパルス
数をカウントして、そのカウント値をカウント・データ
ＤＣＮとして比較器１４に供給する。
図２を参照して説明する。この例の周波数制御回路３
は、タイミング信号発生器１１と、カウンタ１２と、し
きい値レジスタ１３と、比較器１４と、制御信号発生器
１５とから概略構成されている。タイミング信号発生器
１１は、発振器２から供給されるクロックＣＫに基づい
て、図４に示す４種類のタイミング信号ＳＴＭ１〜Ｓ
ＴＭ４を発生して、カウンタ１２、比較器１４、制御信
号発生器１５及びしきい値レジスタ１３にそれぞれ供給
する。タイミング信号ＳＴＭ１は、図４（１）に示すよ
うに、所定周期Ｔ１毎にアクティブになる信号であり、
タイミング信号ＳＴＭ２は、図４（２）に示すように、
タイミング信号ＳＴＭ１の隔周期毎に、タイミング信号
ＳＴＭ１がアクティブになってから時間Ｔ２後にアクテ
ィブになる信号である。また、タイミング信号ＳＴＭ３
は、図４（３）に示すように、タイミング信号ＳＴＭ１
の隔周期毎に、タイミング信号ＳＴＭ１がアクティブに
なってから時間Ｔ３後にアクティブになる信号であり、
タイミング信号ＳＴＭ４は、図４（４）に示すように、
タイミング信号ＳＴＭ１の隔周期毎に、タイミング信号
ＳＴＭ１がアクティブになってから時間Ｔ４後にアクテ
ィブになる信号である。カウンタ１２は、タイミング信
号発生器１１から供給されるタイミング信号Ｓ ＴＭ１が
アクティブになってから次にアクティブになるまでの
間、ＣＰＵ１から供給されるリード信号ＳＲＤのパルス
数をカウントして、そのカウント値をカウント・データ
ＤＣＮとして比較器１４に供給する。
【００２２】しきい値レジスタ１３には、初期しきい値
データＤＴＨ１と、ステップ・データＤＳＴと、現在の
しきい値データＤＴＨ２とが記憶される。初期しきい値
データＤＴＨ１は、無線機器に電源が投入された時に、
現時点での現在のしきい値データＤＴＨ２として、しき
い値レジスタ１３に記憶される。ステップ・データＤ
ＳＴは、無線機器に電源が投入され、所定時間経過後
に、ＣＰＵ１によりデータ・バス５を介して供給され、
しきい値レジスタ１３に記憶される。現在のしきい値デ
ータＤＴＨ２は、タイミング信号ＳＴＭ４がアクティブ
になった時に、今までの現在のしきい値データＤ'
ＴＨ２と、上記ステップ・データＤＳＴと、比較器１４
から供給される比較データＤＣＰとに基づいて算出さ
れ、しきい値レジスタ１３に記憶されると共に、比較器
１４に供給される。しきい値レジスタ１３における現在
のしきい値データＤＴＨ２の算出方法については、後述
する。
データＤＴＨ１と、ステップ・データＤＳＴと、現在の
しきい値データＤＴＨ２とが記憶される。初期しきい値
データＤＴＨ１は、無線機器に電源が投入された時に、
現時点での現在のしきい値データＤＴＨ２として、しき
い値レジスタ１３に記憶される。ステップ・データＤ
ＳＴは、無線機器に電源が投入され、所定時間経過後
に、ＣＰＵ１によりデータ・バス５を介して供給され、
しきい値レジスタ１３に記憶される。現在のしきい値デ
ータＤＴＨ２は、タイミング信号ＳＴＭ４がアクティブ
になった時に、今までの現在のしきい値データＤ'
ＴＨ２と、上記ステップ・データＤＳＴと、比較器１４
から供給される比較データＤＣＰとに基づいて算出さ
れ、しきい値レジスタ１３に記憶されると共に、比較器
１４に供給される。しきい値レジスタ１３における現在
のしきい値データＤＴＨ２の算出方法については、後述
する。
【００２３】比較器１４は、タイミング信号ＳＴＭ２が
アクティブになった時に、カウンタ１２から供給される
カウント・データＤＣＮと、しきい値レジスタ１３から
供給される現在のしきい値データＤＴＨ２とを比較し
て、比較結果を比較データＤＣ Ｐとして、しきい値レジ
スタ１３及び制御信号発生器１５に供給する。比較デー
タＤＣＰは、例えば、カウント・データＤＣＮが現在の
しきい値データＤＴＨ２より大きい場合には「１０」で
表され、カウント・データＤＣＮが現在のしきい値デー
タＤＴＨ２より小さい場合には「０１」で表され、カウ
ント・データＤＣ Ｎが現在のしきい値データＤＴＨ２と
等しい場合には「００」で表される。
アクティブになった時に、カウンタ１２から供給される
カウント・データＤＣＮと、しきい値レジスタ１３から
供給される現在のしきい値データＤＴＨ２とを比較し
て、比較結果を比較データＤＣ Ｐとして、しきい値レジ
スタ１３及び制御信号発生器１５に供給する。比較デー
タＤＣＰは、例えば、カウント・データＤＣＮが現在の
しきい値データＤＴＨ２より大きい場合には「１０」で
表され、カウント・データＤＣＮが現在のしきい値デー
タＤＴＨ２より小さい場合には「０１」で表され、カウ
ント・データＤＣ Ｎが現在のしきい値データＤＴＨ２と
等しい場合には「００」で表される。
【００２４】制御信号発生器１５は、タイミング信号Ｓ
ＴＭ３がアクティブになった時に、比較器１４から供給
された比較データＤＣＰを制御信号ＳＣに変換して発振
器２に供給し続ける。発振器２をＶＣＯにより構成した
場合、制御信号発生器１５は、比較データＤＣＰが「０
０」である場合、すなわち、カウント・データＤＣＮが
現在のしきい値データＤＴＨ２と等しい場合には、クロ
ックＣＫの周波数を保持させるために、制御信号ＳＣを
予め設定された基準電圧ＶＲＥＦで出力し、比較データ
ＤＣＰが「１０」である場合、すなわち、カウント・デ
ータＤＣＮが現在のしきい値データＤＴＨ２より大きい
場合には、クロックＣＫの周波数をアップさせるため
に、制御信号ＳＣを基準電圧ＶＲＥＦより所定電圧だけ
高い電圧で出力し、比較データＤＣＰが「０１」である
場合、すなわち、カウント・データＤＣＮが現在のしき
い値データＤＴＨ２より小さい場合には、クロックＣＫ
の周波数をダウンさせるために、制御信号ＳＣを基準電
圧ＶＲＥＦより所定電圧だけ低い電圧で出力する。
ＴＭ３がアクティブになった時に、比較器１４から供給
された比較データＤＣＰを制御信号ＳＣに変換して発振
器２に供給し続ける。発振器２をＶＣＯにより構成した
場合、制御信号発生器１５は、比較データＤＣＰが「０
０」である場合、すなわち、カウント・データＤＣＮが
現在のしきい値データＤＴＨ２と等しい場合には、クロ
ックＣＫの周波数を保持させるために、制御信号ＳＣを
予め設定された基準電圧ＶＲＥＦで出力し、比較データ
ＤＣＰが「１０」である場合、すなわち、カウント・デ
ータＤＣＮが現在のしきい値データＤＴＨ２より大きい
場合には、クロックＣＫの周波数をアップさせるため
に、制御信号ＳＣを基準電圧ＶＲＥＦより所定電圧だけ
高い電圧で出力し、比較データＤＣＰが「０１」である
場合、すなわち、カウント・データＤＣＮが現在のしき
い値データＤＴＨ２より小さい場合には、クロックＣＫ
の周波数をダウンさせるために、制御信号ＳＣを基準電
圧ＶＲＥＦより所定電圧だけ低い電圧で出力する。
【００２５】次に、上記構成の無線機器における消費電
力低減動作について、図３に示すフロー・チャート及び
図４に示すタイミング・チャートを参照して説明する。
無線機器に電源が投入されると、まず、初期しきい値デ
ータＤＴＨ１は、現時点での現在のしきい値データＤ
ＴＨ２として、しきい値レジスタ１３に記憶される（ス
テップＳＰ１）。次に、所定時間経過後、ステップ・デ
ータＤＳＴは、ＣＰＵ１によりデータ・バス５を介して
供給され、しきい値レジスタ１３に記憶される（ステッ
プＳＰ２）。
力低減動作について、図３に示すフロー・チャート及び
図４に示すタイミング・チャートを参照して説明する。
無線機器に電源が投入されると、まず、初期しきい値デ
ータＤＴＨ１は、現時点での現在のしきい値データＤ
ＴＨ２として、しきい値レジスタ１３に記憶される（ス
テップＳＰ１）。次に、所定時間経過後、ステップ・デ
ータＤＳＴは、ＣＰＵ１によりデータ・バス５を介して
供給され、しきい値レジスタ１３に記憶される（ステッ
プＳＰ２）。
【００２６】次に、図４（１）に示すように、タイミン
グ信号発生器１１がタイミング信号ＳＴＭ１を１回目に
アクティブにすると、カウンタ１２は、ＣＰＵ１から供
給されるリード信号ＳＲＤのパルス数のカウントを開始
する（ステップＳＰ３）。そして、周期Ｔ１に対応した
時間が経過することにより、図４（１）に示すように、
タイミング信号発生器１１がタイミング信号ＳＴＭ１を
２回目にアクティブにすると、カウンタ１２は、ＣＰＵ
１から供給されるリード信号ＳＲＤのパルス数のカウン
トを終了した後、そのカウント値をカウント・データＤ
ＣＮとして比較器１４に供給する（ステップＳＰ４）。
グ信号発生器１１がタイミング信号ＳＴＭ１を１回目に
アクティブにすると、カウンタ１２は、ＣＰＵ１から供
給されるリード信号ＳＲＤのパルス数のカウントを開始
する（ステップＳＰ３）。そして、周期Ｔ１に対応した
時間が経過することにより、図４（１）に示すように、
タイミング信号発生器１１がタイミング信号ＳＴＭ１を
２回目にアクティブにすると、カウンタ１２は、ＣＰＵ
１から供給されるリード信号ＳＲＤのパルス数のカウン
トを終了した後、そのカウント値をカウント・データＤ
ＣＮとして比較器１４に供給する（ステップＳＰ４）。
【００２７】そして、タイミング信号発生器１１が、タ
イミング信号ＳＴＭ１を２回目にアクティブにした後、
周期Ｔ２に対応した時間が経過することにより、図４
（２）に示すように、タイミング信号ＳＴＭ２をアクテ
ィブにすると、比較器１４は、カウンタ１２から供給さ
れるカウント・データＤＣＮと、しきい値レジスタ１３
から供給される現在のしきい値データＤＴＨ２とを比較
して、比較結果を比較データＤＣＰとして、しきい値レ
ジスタ１３及び制御信号発生器１５に供給する（ステッ
プＳＰ５）。例えば、カウント・データＤＣＮが現在の
しきい値データＤＴＨ２より大きい場合には比較データ
ＤＣＰとして「１０」が、カウント・データＤＣＮが現
在のしきい値データＤＴＨ２より小さい場合には比較デ
ータＤＣＰとして「０１」が、カウント・データＤＣＮ
が現在のしきい値データＤＴＨ２と等しい場合には比較
データＤＣＰとして「００」が、それぞれしきい値レジ
スタ１３及び制御信号発生器１５に供給される。
イミング信号ＳＴＭ１を２回目にアクティブにした後、
周期Ｔ２に対応した時間が経過することにより、図４
（２）に示すように、タイミング信号ＳＴＭ２をアクテ
ィブにすると、比較器１４は、カウンタ１２から供給さ
れるカウント・データＤＣＮと、しきい値レジスタ１３
から供給される現在のしきい値データＤＴＨ２とを比較
して、比較結果を比較データＤＣＰとして、しきい値レ
ジスタ１３及び制御信号発生器１５に供給する（ステッ
プＳＰ５）。例えば、カウント・データＤＣＮが現在の
しきい値データＤＴＨ２より大きい場合には比較データ
ＤＣＰとして「１０」が、カウント・データＤＣＮが現
在のしきい値データＤＴＨ２より小さい場合には比較デ
ータＤＣＰとして「０１」が、カウント・データＤＣＮ
が現在のしきい値データＤＴＨ２と等しい場合には比較
データＤＣＰとして「００」が、それぞれしきい値レジ
スタ１３及び制御信号発生器１５に供給される。
【００２８】これにより、タイミング信号発生器１１
が、タイミング信号ＳＴＭ１を２回目にアクティブにし
た後、周期Ｔ３に対応した時間が経過することにより、
図４（３）に示すように、タイミング信号ＳＴＭ３をア
クティブにすると、制御信号発生器１５は、比較器１４
から供給された比較データＤＣＰを制御信号ＳＣに変換
して発振器２に供給し続ける（ステップＳＰ６，ＳＰ
９，ＳＰ１１）。例えば、発振器２をＶＣＯにより構成
した場合、制御信号発生器１５は、比較データＤＣＰが
「１０」である場合、すなわち、カウント・データＤ
ＣＮが現在のしきい値データＤＴＨ２より大きい場合に
は、クロックＣＫの周波数をアップさせるために、制御
信号ＳＣを基準電圧ＶＲＥＦより所定電圧だけ高い電圧
で出力し（ステップＳＰ６）、比較データＤＣＰが「０
１」である場合、すなわち、カウント・データＤＣＮが
現在のしきい値データＤＴＨ２より小さい場合には、ク
ロックＣＫの周波数をダウンさせるために、制御信号Ｓ
Ｃを基準電圧ＶＲＥＦより所定電圧だけ低い電圧で出力
し（ステップＳＰ９）、比較データＤＣＰが「００」で
ある場合、すなわち、カウント・データＤＣＮが現在の
しきい値データＤＴＨ２と等しい場合には、クロックＣ
Ｋの周波数を保持させるために、制御信号ＳＣを基準電
圧ＶＲＥＦで出力する（ステップＳＰ１１）。
が、タイミング信号ＳＴＭ１を２回目にアクティブにし
た後、周期Ｔ３に対応した時間が経過することにより、
図４（３）に示すように、タイミング信号ＳＴＭ３をア
クティブにすると、制御信号発生器１５は、比較器１４
から供給された比較データＤＣＰを制御信号ＳＣに変換
して発振器２に供給し続ける（ステップＳＰ６，ＳＰ
９，ＳＰ１１）。例えば、発振器２をＶＣＯにより構成
した場合、制御信号発生器１５は、比較データＤＣＰが
「１０」である場合、すなわち、カウント・データＤ
ＣＮが現在のしきい値データＤＴＨ２より大きい場合に
は、クロックＣＫの周波数をアップさせるために、制御
信号ＳＣを基準電圧ＶＲＥＦより所定電圧だけ高い電圧
で出力し（ステップＳＰ６）、比較データＤＣＰが「０
１」である場合、すなわち、カウント・データＤＣＮが
現在のしきい値データＤＴＨ２より小さい場合には、ク
ロックＣＫの周波数をダウンさせるために、制御信号Ｓ
Ｃを基準電圧ＶＲＥＦより所定電圧だけ低い電圧で出力
し（ステップＳＰ９）、比較データＤＣＰが「００」で
ある場合、すなわち、カウント・データＤＣＮが現在の
しきい値データＤＴＨ２と等しい場合には、クロックＣ
Ｋの周波数を保持させるために、制御信号ＳＣを基準電
圧ＶＲＥＦで出力する（ステップＳＰ１１）。
【００２９】したがって、発振器２は、周波数制御回路
３から供給される制御信号ＳＣが、基準電圧ＶＲＥＦよ
り所定電圧だけ高い電圧である場合には、クロックＣＫ
の周波数をアップし、基準電圧ＶＲＥＦより所定電圧だ
け低い電圧である場合には、クロックＣＫの周波数をダ
ウンし、基準電圧ＶＲＥＦに等しい場合には、クロック
ＣＫの周波数を保持して、それぞれＣＰＵ１及び周波数
制御回路３に供給する。
３から供給される制御信号ＳＣが、基準電圧ＶＲＥＦよ
り所定電圧だけ高い電圧である場合には、クロックＣＫ
の周波数をアップし、基準電圧ＶＲＥＦより所定電圧だ
け低い電圧である場合には、クロックＣＫの周波数をダ
ウンし、基準電圧ＶＲＥＦに等しい場合には、クロック
ＣＫの周波数を保持して、それぞれＣＰＵ１及び周波数
制御回路３に供給する。
【００３０】これにより、ＣＰＵ１には、その負荷に応
じた最適な周波数のクロックＣＫが供給される。以下、
その理由を説明する。まず、一般的には、ＣＰＵ１の負
荷が増加する傾向にある場合には、一定期間内にＣＰＵ
１から出力されるリード信号ＳＲＤのパルス数も増加す
る傾向にあり、ＣＰＵ１の負荷が減少する傾向にある場
合には、一定期間内にＣＰＵ１から出力されるリード信
号ＳＲＤのパルス数も減少する傾向にある。また、無線
機器は、消費電力を低減するために、一般的に、ＣＰＵ
１やその他の回路群４をＣＭＯＳで構成するが、ＣＭＯ
Ｓで構成された回路は、供給されるクロックＣＫの周波
数に比例して消費電力が増加する特性を有している。そ
こで、この例においては、一定期間内にＣＰＵ１から出
力されるリード信号ＳＲＤのパルス数をカウントし、そ
のカウント値が所定のしきい値より小さい場合には、Ｃ
ＰＵ１の負荷が減少する傾向にあると判断して、ＣＰＵ
１に供給するクロックＣＫの周波数を動作上支障がない
程度ダウンさせ、負荷が少ない時のＣＰＵ１における消
費電力を低減しているのである。
じた最適な周波数のクロックＣＫが供給される。以下、
その理由を説明する。まず、一般的には、ＣＰＵ１の負
荷が増加する傾向にある場合には、一定期間内にＣＰＵ
１から出力されるリード信号ＳＲＤのパルス数も増加す
る傾向にあり、ＣＰＵ１の負荷が減少する傾向にある場
合には、一定期間内にＣＰＵ１から出力されるリード信
号ＳＲＤのパルス数も減少する傾向にある。また、無線
機器は、消費電力を低減するために、一般的に、ＣＰＵ
１やその他の回路群４をＣＭＯＳで構成するが、ＣＭＯ
Ｓで構成された回路は、供給されるクロックＣＫの周波
数に比例して消費電力が増加する特性を有している。そ
こで、この例においては、一定期間内にＣＰＵ１から出
力されるリード信号ＳＲＤのパルス数をカウントし、そ
のカウント値が所定のしきい値より小さい場合には、Ｃ
ＰＵ１の負荷が減少する傾向にあると判断して、ＣＰＵ
１に供給するクロックＣＫの周波数を動作上支障がない
程度ダウンさせ、負荷が少ない時のＣＰＵ１における消
費電力を低減しているのである。
【００３１】次に、タイミング信号発生器１１が、タイ
ミング信号ＳＴＭ１を２回目にアクティブにした後、周
期Ｔ４に対応した時間が経過することにより、図４
（４）に示すように、タイミング信号ＳＴＭ４をアクテ
ィブにすると、しきい値レジスタ１３は、今までの現在
のしきい値データＤ'ＴＨ２と、ステップ・データＤ
ＳＴと、比較器１４から供給される比較データＤＣＰと
に基づいて、現在のしきい値データＤＴＨ２を算出し
て、内部に記憶すると共に、比較器１４に供給する（ス
テップＳＰ７，ＳＰ１０，ＳＰ１２）。例えば、比較デ
ータＤＣＰが「１０」である場合、すなわち、カウント
・データＤＣＮが現在のしきい値データＤＴＨ２より大
きい場合には、しきい値レジスタ１３は、今までの現在
のしきい値データＤ'ＴＨ２にステップ・データＤＳＴ
を加算した結果を現在のしきい値データＤＴＨ２とし
（ステップＳＰ７）、比較データＤＣＰが「０１」であ
る場合、すなわち、カウント・データＤＣＮが現在のし
きい値データＤＴＨ２より小さい場合には、しきい値レ
ジスタ１３は、今までの現在のしきい値データＤ'
ＴＨ２からステップ・データＤＳＴを減算した結果を現
在のしきい値データＤＴＨ２とし（ステップＳＰ１
０）、比較データＤＣ Ｐが「００」である場合、すなわ
ち、カウント・データＤＣＮが現在のしきい値データＤ
ＴＨ２と等しい場合には、しきい値レジスタ１３は、今
までの現在のしきい値データＤ'ＴＨ２をそのまま現在
のしきい値データＤＴＨ２とする（ステップＳＰ１
２）。これ以降は、タイミング信号発生器１１が、タイ
ミング信号ＳＴＭ１〜ＳＴＭ ４をアクティブにする毎
に、カウンタ１２、比較器１４、制御信号発生器１５及
びしきい値レジスタ１３が以上説明した動作を順次繰り
返す。
ミング信号ＳＴＭ１を２回目にアクティブにした後、周
期Ｔ４に対応した時間が経過することにより、図４
（４）に示すように、タイミング信号ＳＴＭ４をアクテ
ィブにすると、しきい値レジスタ１３は、今までの現在
のしきい値データＤ'ＴＨ２と、ステップ・データＤ
ＳＴと、比較器１４から供給される比較データＤＣＰと
に基づいて、現在のしきい値データＤＴＨ２を算出し
て、内部に記憶すると共に、比較器１４に供給する（ス
テップＳＰ７，ＳＰ１０，ＳＰ１２）。例えば、比較デ
ータＤＣＰが「１０」である場合、すなわち、カウント
・データＤＣＮが現在のしきい値データＤＴＨ２より大
きい場合には、しきい値レジスタ１３は、今までの現在
のしきい値データＤ'ＴＨ２にステップ・データＤＳＴ
を加算した結果を現在のしきい値データＤＴＨ２とし
（ステップＳＰ７）、比較データＤＣＰが「０１」であ
る場合、すなわち、カウント・データＤＣＮが現在のし
きい値データＤＴＨ２より小さい場合には、しきい値レ
ジスタ１３は、今までの現在のしきい値データＤ'
ＴＨ２からステップ・データＤＳＴを減算した結果を現
在のしきい値データＤＴＨ２とし（ステップＳＰ１
０）、比較データＤＣ Ｐが「００」である場合、すなわ
ち、カウント・データＤＣＮが現在のしきい値データＤ
ＴＨ２と等しい場合には、しきい値レジスタ１３は、今
までの現在のしきい値データＤ'ＴＨ２をそのまま現在
のしきい値データＤＴＨ２とする（ステップＳＰ１
２）。これ以降は、タイミング信号発生器１１が、タイ
ミング信号ＳＴＭ１〜ＳＴＭ ４をアクティブにする毎
に、カウンタ１２、比較器１４、制御信号発生器１５及
びしきい値レジスタ１３が以上説明した動作を順次繰り
返す。
【００３２】このように、この例の構成によれば、無線
機器に使用されている通信方式にかかわらず、ＣＰＵ１
から出力されるリード信号ＳＲＤのパルス数に応じてク
ロックＣＫの周波数を制御しているので、時分割多重方
式以外の通信方式、例えば、周波数分割多重方式や符号
分割多重方式で通信を行う無線機器や、時分割多重方式
で通信を行うが、間欠受信状態に移行せず、連続的に送
受信を行う無線機器にも適用することができる。したが
って、汎用性が高い。また、この例の構成によれば、ハ
ードウェアにより構成される周波数制御回路３がクロッ
クＣＫの周波数を制御しており、従来のように、ＣＰＵ
１自身が自己の処理負荷を測定したり、動作クロック供
給素子を制御したりする必要がない。したがって、消費
電力削減処理を行うための特別のソフトウェアは不要で
あるし、ＣＰＵ１の負担が増加することはない。これに
より、効率的に消費電力を低減することができる。
機器に使用されている通信方式にかかわらず、ＣＰＵ１
から出力されるリード信号ＳＲＤのパルス数に応じてク
ロックＣＫの周波数を制御しているので、時分割多重方
式以外の通信方式、例えば、周波数分割多重方式や符号
分割多重方式で通信を行う無線機器や、時分割多重方式
で通信を行うが、間欠受信状態に移行せず、連続的に送
受信を行う無線機器にも適用することができる。したが
って、汎用性が高い。また、この例の構成によれば、ハ
ードウェアにより構成される周波数制御回路３がクロッ
クＣＫの周波数を制御しており、従来のように、ＣＰＵ
１自身が自己の処理負荷を測定したり、動作クロック供
給素子を制御したりする必要がない。したがって、消費
電力削減処理を行うための特別のソフトウェアは不要で
あるし、ＣＰＵ１の負担が増加することはない。これに
より、効率的に消費電力を低減することができる。
【００３３】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の実施例においては、ＣＰＵ１の負荷が増加する傾向に
ある場合には、一定期間内にＣＰＵ１から出力されるリ
ード信号ＳＲＤのパルス数も増加する傾向にあり、ＣＰ
Ｕ１の負荷が減少する傾向にある場合には、一定期間内
にＣＰＵ１から出力されるリード信号ＳＲＤのパルス数
も減少する傾向にあるとして、リード信号ＳＲＤのパル
ス数に応じてクロックＣＫの周波数を制御する例を示し
たが、これに限定されない。要するに、ＣＰＵ１の負荷
の増減と略比例関係にある信号、例えば、ＣＰＵ１から
出力されるデータの書き込みを指示するライト信号Ｓ
ＷＲのパルス数がＣＰＵ１の負荷の増減と略比例関係に
あれば、ライト信号ＳＷＲのパルス数に応じてクロック
ＣＫの周波数を制御するように構成しても良い。また、
上述の実施例においては、発振器２をＶＣＯにより構成
した例を示したが、これに限定されず、発振器２は、制
御信号ＳＣに応じてクロックＣＫの周波数が制御される
発振器であればどのような構成でも良い。
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の実施例においては、ＣＰＵ１の負荷が増加する傾向に
ある場合には、一定期間内にＣＰＵ１から出力されるリ
ード信号ＳＲＤのパルス数も増加する傾向にあり、ＣＰ
Ｕ１の負荷が減少する傾向にある場合には、一定期間内
にＣＰＵ１から出力されるリード信号ＳＲＤのパルス数
も減少する傾向にあるとして、リード信号ＳＲＤのパル
ス数に応じてクロックＣＫの周波数を制御する例を示し
たが、これに限定されない。要するに、ＣＰＵ１の負荷
の増減と略比例関係にある信号、例えば、ＣＰＵ１から
出力されるデータの書き込みを指示するライト信号Ｓ
ＷＲのパルス数がＣＰＵ１の負荷の増減と略比例関係に
あれば、ライト信号ＳＷＲのパルス数に応じてクロック
ＣＫの周波数を制御するように構成しても良い。また、
上述の実施例においては、発振器２をＶＣＯにより構成
した例を示したが、これに限定されず、発振器２は、制
御信号ＳＣに応じてクロックＣＫの周波数が制御される
発振器であればどのような構成でも良い。
【００３４】また、上述の実施例においては、初期しき
い値データＤＴＨ１については、無線機器に電源が投入
された時に、現時点での現在のしきい値データＤＴＨ２
として、しきい値レジスタ１３に記憶され、ステップ・
データＤＳＴについては、無線機器に電源が投入され、
所定時間経過後に、ＣＰＵ１によりデータ・バス５を介
して供給され、しきい値レジスタ１３に記憶される例を
示したが、これに限定されない。例えば、無線機器の使
用者がその他の回路群４を構成する操作部を操作するこ
とにより、初期しきい値データＤＴＨ１及びステップ・
データＤＳＴの両方又は一方を任意に設定できるように
構成しても良い。また、この発明は、無線機器、特に、
バッテリや電池等を電源とする無線機器、例えば、携帯
・自動車電話（セルラ）、コードレス電話機能とセルラ
機能とを有するパーソナル・ハンディホン・システム
（ＰＨＳ）等の無線電話や、ポケット・ベル、パーソナ
ル無線、市民ラジオ（ＣＢ）等の各種の無線機器に適用
することができる。
い値データＤＴＨ１については、無線機器に電源が投入
された時に、現時点での現在のしきい値データＤＴＨ２
として、しきい値レジスタ１３に記憶され、ステップ・
データＤＳＴについては、無線機器に電源が投入され、
所定時間経過後に、ＣＰＵ１によりデータ・バス５を介
して供給され、しきい値レジスタ１３に記憶される例を
示したが、これに限定されない。例えば、無線機器の使
用者がその他の回路群４を構成する操作部を操作するこ
とにより、初期しきい値データＤＴＨ１及びステップ・
データＤＳＴの両方又は一方を任意に設定できるように
構成しても良い。また、この発明は、無線機器、特に、
バッテリや電池等を電源とする無線機器、例えば、携帯
・自動車電話（セルラ）、コードレス電話機能とセルラ
機能とを有するパーソナル・ハンディホン・システム
（ＰＨＳ）等の無線電話や、ポケット・ベル、パーソナ
ル無線、市民ラジオ（ＣＢ）等の各種の無線機器に適用
することができる。
【００３５】
【発明の効果】以上説明したように、この発明の構成に
よれば、中央処理装置から出力される当該中央処理装置
の負荷の増減と略比例関係にある負荷比例信号に基づい
て、中央処理装置に供給されるクロックの周波数を制御
するので、無線機器に使用されている通信方式にかかわ
らず、あらゆる種類の無線機器に適用することができ
る。したがって、汎用性が高い。また、この発明の別の
構成によれば、ハードウェアにより構成される周波数制
御回路がクロックの周波数を制御しているので、従来の
ように、中央処理装置自身が自己の処理負荷を測定した
り、発振器を制御したりする必要がない。したがって、
消費電力削減処理を行うための特別のソフトウェアは不
要であるし、中央処理装置の負担が増加することはな
い。これにより、効率的に消費電力を低減することがで
きる。
よれば、中央処理装置から出力される当該中央処理装置
の負荷の増減と略比例関係にある負荷比例信号に基づい
て、中央処理装置に供給されるクロックの周波数を制御
するので、無線機器に使用されている通信方式にかかわ
らず、あらゆる種類の無線機器に適用することができ
る。したがって、汎用性が高い。また、この発明の別の
構成によれば、ハードウェアにより構成される周波数制
御回路がクロックの周波数を制御しているので、従来の
ように、中央処理装置自身が自己の処理負荷を測定した
り、発振器を制御したりする必要がない。したがって、
消費電力削減処理を行うための特別のソフトウェアは不
要であるし、中央処理装置の負担が増加することはな
い。これにより、効率的に消費電力を低減することがで
きる。
【図１】この発明の一実施例である無線機器の消費電力
低減方法が適用される無線機器の電気的構成を示すブロ
ック図である。
低減方法が適用される無線機器の電気的構成を示すブロ
ック図である。
【図２】同無線機器を構成する周波数制御回路の構成例
を示すブロック図である。
を示すブロック図である。
【図３】同機器の消費電力低減動作を示すフロー・チャ
ートである。
ートである。
【図４】同機器の消費電力低減動作を説明するためのタ
イミング・チャートである。
イミング・チャートである。
１ ＣＰＵ
２ 発振器
３ 周波数制御回路
１１ タイミング信号発生器
１２ カウンタ
１３ しきい値レジスタ
１４ 比較器
１５ 制御信号発生器
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平11−161383（ＪＰ，Ａ)
特開 平８−6681（ＪＰ，Ａ)
特開 平５−28116（ＪＰ，Ａ)
特開 平４−311230（ＪＰ，Ａ)
特開 平３−51902（ＪＰ，Ａ)
特開 昭60−182818（ＪＰ，Ａ)
特開 平４−235618（ＪＰ，Ａ)
特開 平１−292416（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 1/04 - 1/08
H04B 1/40
H04B 7/26
Claims (5)
- 【請求項１】 無線通信機能を実現するために、無線機
器の各部を制御する中央処理装置と、 制御信号に基づいて周波数が制御されたクロックを生成
して前記中央処理装置に供給する発振器と、 前記中央処理装置から出力される当該中央処理装置の負
荷の増減と略比例関係にある負荷比例信号のパルス数に
応じて前記制御信号を生成する周波数制御回路とを備え
てなる無線機器において、 前記周波数制御回路が、タイミング信号発生器と、カウ
ンタと、しきい値レジスタと、比較器と、制御信号発生
器とを備え、 前記タイミング信号発生器は、前記クロックに基づい
て、所定周期毎にアクティブになる第１のタイミング信
号と、前記第１のタイミング信号の隔周期毎に、 前記第１のタイミング信号がアクティブになってからそ
れぞれ異なる時間経過後にアクティブになる第２乃至第
４のタイミング信号とを生成し、 前記カウンタは、前記第１のタイミング信号がアクティ
ブになってから次にアクティブになるまでの間、前記負
荷比例信号のパルス数をカウントし、 前記しきい値レジスタは、無線機器に電源が投入された
時に設定され、その時点での現在のしきい値データとさ
れる初期しきい値データと、無線機器に電源が投入さ
れ、所定時間経過後に、前記中央処理装置により設定さ
れるステップ・データとを記憶すると共に、前記第４の
タイミング信号がアクティブになった時に、今までの現
在のしきい値データと、前記ステップ・データと、前記
比較器から供給される比較データとに基づいて現在のし
きい値データを算出して記憶し、 前記比較器は、前記第２のタイミング信号がアクティブ
になった時に、前記カウンタから供給されるカウント・
データと、前記しきい値レジスタから供給される現在の
しきい値データとを比較して、比較結果を比較データと
して、前記しきい値レジスタ及び前記制御信号発生器に
供給し、 前記制御信号発生器は、前記第３のタイミング信号がア
クティブになった時に、前記比較データを前記制御信号
に変換して前記発振器に供給することを特徴とする無線
機器。 - 【請求項２】 前記制御信号発生器は、前記比較データ
が前記カウント・データが前記現在のしきい値データよ
り大きいことを示す場合には、前記クロックの周波数を
アップさせるための制御信号を生成し、前記比較データ
が前記カウント・データが前記現在のしきい値データよ
り小さいことを示す場合には、前記クロックの周波数を
ダウンさせるための制御信号を生成し、前記比較データ
が前記カウント・データが前記現在のしきい値データと
等しいことを示す場合には、前記クロックの周波数を今
までの周波数に保持するための制御信号を生成すること
を特徴とする請求項１記載の無線機器。 - 【請求項３】 前記しきい値レジスタは、前記比較デー
タが前記カウント・データが前記現在のしきい値データ
より大きいことを示す場合には、今までの現在のしきい
値データに前記ステップ・データを加算した結果を新た
な現在のしきい値データとし、前記比較データが前記カ
ウント・データが前記現在のしきい値データより小さい
ことを示す場合には、今までの現在のしきい値データか
ら前記ステップ・データを減算した結果を新たな現在の
しきい値データとし、前記比較データが前記カウント・
データが前記現在のしきい値データと等しいことを示す
場合には、今までの現在のしきい値データをそのまま新
たな現在のしきい値データとすることを特徴とする請求
項１又は２記載の無線機器。 - 【請求項４】 前記負荷比例信号は、データの読み出し
を指示するリード信号又はデータの書き込みを指示する
ライト信号であることを特徴とする請求項１乃至３のい
ずれか１に記載の無線機器。 - 【請求項５】 前記発振器は、前記制御信号の電圧に応
じた周波数のクロックを生成する電圧制御発振器からな
ることを特徴とする請求項１乃至４のいずれか１に記載
の無線機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27512199A JP3374803B2 (ja) | 1999-09-28 | 1999-09-28 | 無線機器 |
| US09/671,690 US6826702B1 (en) | 1999-09-28 | 2000-09-28 | Method and apparatus for reducing power consumption of a CPU in a radio set by adaptively adjusting CPU clock frequency according to CPU load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27512199A JP3374803B2 (ja) | 1999-09-28 | 1999-09-28 | 無線機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001100857A JP2001100857A (ja) | 2001-04-13 |
| JP3374803B2 true JP3374803B2 (ja) | 2003-02-10 |
Family
ID=17551011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27512199A Expired - Fee Related JP3374803B2 (ja) | 1999-09-28 | 1999-09-28 | 無線機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6826702B1 (ja) |
| JP (1) | JP3374803B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7062665B2 (en) * | 2002-12-18 | 2006-06-13 | Intel Corporation | Control of voltage regulator thermal condition |
| TW200638267A (en) * | 2005-04-22 | 2006-11-01 | Chi Mei Comm Systems Inc | Method for adjusting CPU speed of an electronic appliance |
| CN100543634C (zh) * | 2005-12-30 | 2009-09-23 | 鸿富锦精密工业（深圳）有限公司 | 超频控制电路 |
| TWI402647B (zh) * | 2007-09-14 | 2013-07-21 | Asustek Comp Inc | 可動態調整電壓及有效節能之電壓控制裝置、方法及電腦裝置 |
| US8458497B2 (en) * | 2007-10-11 | 2013-06-04 | Qualcomm Incorporated | Demand based power control in a graphics processing unit |
| US8756446B2 (en) * | 2008-04-11 | 2014-06-17 | Freescale Semiconductor, Inc. | Microprocessor having a low-power mode and a non-low power mode, data processing system and computer program product |
| US9910473B2 (en) * | 2013-03-14 | 2018-03-06 | Silicon Storage Technology, Inc. | Power management for a memory device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182818A (ja) | 1984-03-01 | 1985-09-18 | Nec Corp | Ｃｍｏｓ論理回路 |
| JPH01292416A (ja) | 1988-05-19 | 1989-11-24 | Fuji Facom Corp | プロセッサの消費電力低減方式 |
| JPH0351902A (ja) | 1989-07-20 | 1991-03-06 | Tokyo Electric Co Ltd | データ処理装置 |
| US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
| JPH04235618A (ja) | 1991-01-10 | 1992-08-24 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータシステム |
| JPH04311230A (ja) | 1991-04-10 | 1992-11-04 | Ricoh Co Ltd | Ｃｐｕアイドル状態検出装置 |
| JPH0528116A (ja) | 1991-07-22 | 1993-02-05 | Sharp Corp | マルチプロセツサシステム |
| JPH086681A (ja) | 1994-04-18 | 1996-01-12 | Hitachi Ltd | 省電力制御システム |
| JPH08202468A (ja) * | 1995-01-27 | 1996-08-09 | Hitachi Ltd | マルチプロセッサシステム |
| US5774704A (en) * | 1996-07-29 | 1998-06-30 | Silicon Graphics, Inc. | Apparatus and method for dynamic central processing unit clock adjustment |
| JPH10161780A (ja) | 1996-11-26 | 1998-06-19 | Kyocera Corp | 携帯端末 |
| JPH10268963A (ja) * | 1997-03-28 | 1998-10-09 | Mitsubishi Electric Corp | 情報処理装置 |
| JPH1188254A (ja) | 1997-09-04 | 1999-03-30 | Matsushita Electric Ind Co Ltd | 無線通信機素子の低消費電力化装置 |
| EP0901063A3 (en) | 1997-09-05 | 2000-05-24 | Texas Instruments Incorporated | Power management methods |
| JP2000112756A (ja) * | 1998-10-08 | 2000-04-21 | Toshiba Corp | Ｃｐｕ動作制御装置および方法 |
| US6425086B1 (en) * | 1999-04-30 | 2002-07-23 | Intel Corporation | Method and apparatus for dynamic power control of a low power processor |
-
1999
- 1999-09-28 JP JP27512199A patent/JP3374803B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-28 US US09/671,690 patent/US6826702B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001100857A (ja) | 2001-04-13 |
| US6826702B1 (en) | 2004-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0499440B1 (en) | A circuit arrangement for a mobile telephone | |
| KR100479948B1 (ko) | 이동무선전화기 | |
| US20090049314A1 (en) | Method and System for Dynamic Voltage and Frequency Scaling (DVFS) | |
| JPH01293742A (ja) | 移動電話端末 | |
| USRE42293E1 (en) | System and method for optimizing clock speed generation in a computer | |
| US20020073352A1 (en) | Data processor and data processing system | |
| JP2001505676A (ja) | デジタル回路において供給電圧および／またはクロック信号の周波数をダイナミックに調整するための方法および回路 | |
| JP4335337B2 (ja) | Ｐｎシーケンスのホッピング方法およびシステム | |
| JP3374803B2 (ja) | 無線機器 | |
| JP3468592B2 (ja) | クロック信号発生回路 | |
| JP2002043976A (ja) | トランシーバに組込まれた周波数シフト制御及び電力制御を備えたワイヤレス通信 | |
| US7342990B2 (en) | Wake-up circuit | |
| US7496774B2 (en) | Method and system for generating clocks for standby mode operation in a mobile communication device | |
| KR20110103884A (ko) | 반도체 집적 회로 및 전자 정보 기기 | |
| US6542726B2 (en) | Personal data assistant terminal with radio | |
| JP2001014056A (ja) | 半導体集積回路装置およびスペクトル拡散クロック発振器 | |
| JP5063859B2 (ja) | 移動装置のメモリ電流漏れを減少する方法と装置 | |
| US8462858B2 (en) | Wireless communications with transceiver-integrated frequency shift control and power control | |
| US7293185B2 (en) | Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock | |
| US6845462B2 (en) | Computer containing clock source using a PLL synthesizer | |
| JP2000112756A (ja) | Ｃｐｕ動作制御装置および方法 | |
| JPH10107730A (ja) | Ｔｄｍａ携帯無線機の消費電力制御方式 | |
| JPH10313264A (ja) | 移動体通信端末 | |
| JP2001345732A (ja) | 無線通信装置および無線通信装置の制御方法 | |
| JP2828132B2 (ja) | 移動電話端末及び移動電話端末の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |