JP3365913B2 - Position detection device - Google Patents

Position detection device

Info

Publication number
JP3365913B2
JP3365913B2 JP21874596A JP21874596A JP3365913B2 JP 3365913 B2 JP3365913 B2 JP 3365913B2 JP 21874596 A JP21874596 A JP 21874596A JP 21874596 A JP21874596 A JP 21874596A JP 3365913 B2 JP3365913 B2 JP 3365913B2
Authority
JP
Japan
Prior art keywords
counter
latch
value
phase
rectangular wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21874596A
Other languages
Japanese (ja)
Other versions
JPH1062203A (en
Inventor
正照 土居
圭司 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP21874596A priority Critical patent/JP3365913B2/en
Publication of JPH1062203A publication Critical patent/JPH1062203A/en
Application granted granted Critical
Publication of JP3365913B2 publication Critical patent/JP3365913B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、NC制御機械ある
いはロボット等における腕等の移動体の移動位置を高分
解能に検出する位置検出装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a position detecting device for detecting a moving position of a moving body such as an arm in an NC control machine or a robot with high resolution.

【0002】[0002]

【従来の技術】従来、この種の位置検出器は、空間的に
90度の位相差を持った2相の正弦波信号(以下、これ
らをVa、Vbとする)を利用して位置検出を行ってお
り、通常この種の位置検出器をエンコーダと称してい
る。
2. Description of the Related Art Conventionally, this type of position detector uses two-phase sine wave signals (hereinafter, Va and Vb) having a spatial phase difference of 90 degrees for position detection. This type of position detector is usually called an encoder.

【0003】従来のエンコーダは、例えば発光ダイオー
ドからの射出光を、その回転位置が検出されるべき所定
の回転軸に取付けられた回転コード板に当て、回転コー
ド板及び回転コード板と対向する固定板に設けられたス
リットを通過した光をフォトダイオード等の受光素子で
受光して電圧に変換し、それによって回転コード板の回
転に応じて回転コード板に設けられたスリット間隔を1
ピッチ・1周期とする正弦波信号Va、Vbを得るよう
に構成されている。なお、この場合2つの正弦波信号V
a、Vbについて空間的に90度の位相差を持たせるた
め1/4ピッチだけずれた位置に2個の受光素子を設け
ている。
In a conventional encoder, for example, light emitted from a light emitting diode is applied to a rotary code plate attached to a predetermined rotary shaft whose rotational position is to be detected, and the rotary code plate and a fixed member facing the rotary code plate are fixed. The light passing through the slit provided in the plate is received by a light receiving element such as a photodiode and converted into a voltage, whereby the slit spacing provided in the rotary code plate is set to 1 according to the rotation of the rotary code plate.
It is configured to obtain sine wave signals Va and Vb having a pitch of one cycle. In this case, two sine wave signals V
Two light receiving elements are provided at positions shifted by ¼ pitch in order to spatially have a 90 ° phase difference between a and Vb.

【0004】次いで、これらの各正弦波信号Va、Vb
をコンパレータに入力してその出力側に正弦波信号の正
・負の値に応じてそれぞれハイレベル(以下ハイと記
す)とロウレベル(以下ロウと記す)となる矩形波信号
AP及びBPを作り、 矩形波信号APの立ち上がり時に矩形波信号BPがロ
ウになっているとき 矩形波信号BPの立ち下がり時に矩形波信号APがロ
ウになっているとき 矩形波信号APの立ち下がり時に矩形波信号BPがハ
イになっているとき 矩形波信号BPの立ち上がり時に矩形波信号APがハ
イになっているとき にはアップダウンカウンタを逐次カウントアップさせ、
一方 矩形波信号APの立ち上がり時に矩形波信号BPがハ
イになっているとき 矩形波信号BPの立ち下がり時に矩形波信号APがハ
イになっているとき 矩形波信号APの立ち下がり時に矩形波信号BPがロ
ウになっているとき 矩形波信号BPの立ち上がり時に矩形波信号APがロ
ウになっているとき にはアップダウンカウンタを逐次カウントダウンさせ、
これによって回転コード板の回転角度を検出するように
している。
Next, each of these sine wave signals Va, Vb
Is input to the comparator, and rectangular wave signals AP and BP that have a high level (hereinafter, referred to as high) and a low level (hereinafter, referred to as low) according to the positive and negative values of the sine wave signal are generated on the output side, When the rectangular wave signal BP is low when the rectangular wave signal AP rises When the rectangular wave signal AP is low when the rectangular wave signal BP falls When the rectangular wave signal BP falls when the rectangular wave signal AP falls When it is high, when the rectangular wave signal AP is high at the time of rising of the rectangular wave signal BP, the up-down counter is sequentially incremented,
On the other hand, when the rectangular wave signal BP is high when the rectangular wave signal AP rises, when the rectangular wave signal AP is high when the rectangular wave signal BP falls, the rectangular wave signal BP when the rectangular wave signal AP falls When is low, when the rectangular wave signal AP is low at the time of rising of the rectangular wave signal BP, the up-down counter is sequentially counted down,
With this, the rotation angle of the rotary cord plate is detected.

【0005】この位置検出方法においては、上述したよ
うに回転コード板の回転に応じて矩形波信号AP又はB
Pの1サイクル(1ピッチ)中にその回転角の計算を4
回(4逓倍と呼ぶ)しか行えない。
In this position detecting method, as described above, the rectangular wave signal AP or B is generated according to the rotation of the rotary code plate.
The rotation angle is calculated in 4 cycles (1 pitch) of P.
It can only be performed once (called 4 times).

【0006】そこで、出力信号Va、Vbが正弦波信号
であることを利用して、 矩形波信号APの立ち上がり時に矩形波信号BPがロ
ウになっているとき 矩形波信号APの立ち下がり時に矩形波信号BPがハ
イになっているとき にはアップダウンカウンタを逐次カウントアップさせ、
一方 矩形波信号APの立ち上がり時に矩形波信号BPがハ
イになっているとき 矩形波信号APの立ち下がり時に矩形波信号BPがロ
ウになっているとき にはアップダウンカウンタを逐次カウントダウンさせ、
そのカウント値に{tan-1(Va/Vb)}/πの補
正量を加算することにより、1サイクル中の回転角を4
倍以上の高い分解能で検出する方法が知られている。
Therefore, by utilizing the fact that the output signals Va and Vb are sine wave signals, the rectangular wave signal BP is low at the time of rising of the rectangular wave signal AP, and the rectangular wave is at the time of falling of the rectangular wave signal AP. When the signal BP is high, the up / down counter is sequentially incremented,
On the other hand, when the rectangular wave signal BP is high when the rectangular wave signal AP rises, when the rectangular wave signal BP is low when the rectangular wave signal AP falls, the up / down counter is sequentially counted down,
By adding a correction amount of {tan −1 (Va / Vb)} / π to the count value, the rotation angle in one cycle is 4
A method of detecting with a resolution more than twice as high is known.

【0007】図10に上記方式の位置検出器の構成を示
す。31、32は正弦波信号Va、Vbのサンプルホー
ルド回路、33、34はデジタル変換するA/D変換
器、35、36は正弦波信号Va、Vbから矩形波信号
AP、BPを得るコンパレータ、37は矩形波信号A
P、BPにより上記のようにアップダウンカウントする
カウンタ、38は上記{tan-1(Va/Vb)}/π
の補正量を演算する演算器、39はカウンタ37と演算
器38の出力値を加算する加算器、40はサンプルホー
ルド回路31、32とカウンタ37を同期して動作させ
るタイミング制御回路である。
FIG. 10 shows the configuration of the position detector of the above method. Reference numerals 31 and 32 are sample hold circuits for sine wave signals Va and Vb, 33 and 34 are A / D converters for digital conversion, and 35 and 36 are comparators for obtaining rectangular wave signals AP and BP from the sine wave signals Va and Vb. Is the square wave signal A
A counter that counts up and down as described above according to P and BP, and 38 is {tan −1 (Va / Vb)} / π.
Is a computing unit for computing the correction amount of the above, 39 is an adder for adding the output values of the counter 37 and the computing unit 38, and 40 is a timing control circuit for operating the sample and hold circuits 31, 32 and the counter 37 in synchronization.

【0008】[0008]

【発明が解決しようとする課題】ところで、上記構成の
位置検出器において、実使用上ノイズのある環境におい
ても正確にカウントするため、入力周波数に制限のある
カウンタを用いて正弦波信号Va、Vbの高周波をカッ
トすると同時に、正弦波信号を矩形波に変換するコンパ
レータ35、36にヒステリシスという機能を追加して
いる。
By the way, in the position detector having the above construction, in order to accurately count even in an environment with noise in actual use, the sine wave signals Va and Vb are used by using a counter having a limited input frequency. A function called hysteresis is added to the comparators 35 and 36 that convert the sine wave signal into a rectangular wave at the same time as cutting off the high frequency.

【0009】このため、図8、図9に示すように、2相
の正弦波信号をVa、Vb、コンパレータ35、36か
ら出力される矩形波信号をAP、BP、コンパレータ3
5、36としてヒステリシス付きコンパレータを用いた
場合の矩形波信号をAPH、BPHとすると、カウンタ
37の出力値は、図8、図9の(d)に示すように、カ
ウントアップ、カウントダウンするタイミングが本来の
正弦波信号Va、Vbのゼロレベルとタイミングが一致
しないという現象が生じる。したがって、カウンタ37
のカウント値と演算器38の補正値を単純に加算した場
合、図8、図9の(f)に示すように、ヒシテリシスが
動作している範囲において正しい位置検出が行えないと
いう問題があった。
Therefore, as shown in FIGS. 8 and 9, the two-phase sine wave signals are Va and Vb, and the rectangular wave signals output from the comparators 35 and 36 are AP, BP, and the comparator 3.
Assuming that the rectangular wave signals when using a comparator with hysteresis as 5 and 36 are APH and BPH, the output value of the counter 37 has timings for counting up and counting down as shown in (d) of FIGS. 8 and 9. A phenomenon occurs in which the timing does not match the original zero level of the sine wave signals Va and Vb. Therefore, the counter 37
If the count value of No. and the correction value of the arithmetic unit 38 are simply added, there is a problem that correct position detection cannot be performed in the range in which hysteresis is operating, as shown in (f) of FIGS. .

【0010】本発明は、上記従来の問題点に鑑み、カウ
ント値と補正値を加算して高分解能の位置検出を行う方
式においてヒステリシス機能を持たせて正確にカウント
するとともに正しく高分解能の位置検出結果を得ること
ができる位置検出装置を提供することを目的としてい
る。
In view of the above problems of the prior art, the present invention provides a hysteresis function in a system for performing high-resolution position detection by adding a count value and a correction value, and performs accurate high-resolution position detection. It is an object of the present invention to provide a position detecting device that can obtain a result.

【0011】[0011]

【課題を解決するための手段】本発明の位置検出装置
は、移動体の移動に応じて発生させた空間的に90度の
位相差を有する2相の正弦波信号の各電圧値Va、Vb
をサンプルホールドする手段と、サンプルホールドされ
た各電圧値Va、Vbをデジタル信号に変換するA/D
変換器と、A/D変換器からの2相の正弦波デジタル信
号から{tan-1(Vb/Va)}/πの値を演算する
演算器と、2相の正弦波をヒステリシスを持ったゼロレ
ベルと比較することにより2相矩形波に変換するコンパ
レータと、サンプルホールドタイミングと同期して2相
の矩形波から移動体の移動に応じて正弦波が変化した数
を数えるカウンタと、同時にカウンタに入力される2相
の矩形波のサンプルホールド時の値を検出するラッチを
持ち、ラッチによりサンプルした2相の矩形波の値と2
相の正弦波の値とを比較することにより補正値を出力す
る比較補正器と、演算器とカウンタと比較補正器の出力
を加算する加算器と、サンプルホールド、カウント読み
だし、ラッチのタイミングが同時に起こるように制御す
るタイミング制御手段とを備え、カウンタに入力される
2相の矩形波のサンプルホールドタイミング時の値をラ
ッチにより検出し、その値と2相の正弦波の値とを比較
して比較補正値を得ることにより、カウント値と補正値
の加算値にさらに±1又は0の補正を行うものである。
The position detecting device of the present invention has respective voltage values Va and Vb of a two-phase sine wave signal having a phase difference of 90 degrees spatially generated according to the movement of a moving body.
Means for sampling and holding, and A / D for converting each sampled and held voltage value Va, Vb into a digital signal
A converter, a calculator for calculating the value of {tan -1 (Vb / Va)} / π from a two-phase sine wave digital signal from the A / D converter, and a two-phase sine wave with hysteresis. A comparator that converts into a two-phase rectangular wave by comparing with a zero level, a counter that counts the number of changes of a sine wave according to the movement of a moving body from a two-phase rectangular wave in synchronization with sample and hold timing, and a counter at the same time. It has a latch to detect the value of the two-phase rectangular wave input to the sample and hold, and the value of the two-phase rectangular wave sampled by the latch and 2
The comparison corrector that outputs the correction value by comparing the phase sine wave value, the adder that adds the outputs of the arithmetic unit, the counter, and the comparison corrector, the sample hold, the count reading, and the latch timing Timing control means for controlling so as to occur at the same time, the value at the sample hold timing of the two-phase rectangular wave input to the counter is detected by the latch, and the value is compared with the value of the two-phase sine wave. By obtaining the comparative correction value by performing the correction, the added value of the count value and the correction value is further corrected by ± 1 or 0.

【0012】上記演算器と比較補正器と加算器は、マイ
コンとROMとRAMとソフトウェアにて構成したり、
デジタルハードウェアにて構成することができる。
The arithmetic unit, the comparison corrector, and the adder are composed of a microcomputer, ROM, RAM, and software,
It can be configured with digital hardware.

【0013】また、カウンタを同期式カウンタで構成
し、その入力初段ラッチ出力を比較補正器のラッチの入
力として利用し、同期式カウンタの読みだし可能タイミ
ングに同期してサンプルホールド、ラッチのタイミング
を遅らせることにより、サンプルホールドカウンタとラ
ッチの同期のずれが起こらないように構成することもで
きる。
Further, the counter is composed of a synchronous counter, and the input first-stage latch output is used as the input of the latch of the comparator / compensator, and the sample hold and latch timings are synchronized with the readable timing of the synchronous counter. By delaying the delay, the sample hold counter and the latch can be configured so as not to be out of sync with each other.

【0014】[0014]

【発明の実施の形態】以下、本発明の位置検出装置の一
実施形態を図1〜図9を参照しながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the position detecting device of the present invention will be described below with reference to FIGS.

【0015】図1において、1、2は2相のアナログ入
力の正弦波信号Va、Vbをサンプルホールドするサン
プルホールド回路、3、4はサンプルホールドされた2
相のアナログ正弦波信号Va、Vbをデジタル変換する
A/D変換器である。5、6は2相のアナログ正弦波信
号Va、Vbをヒステリシスを持ったゼロレベルと比較
することにより2相の矩形波信号APH、BPHを得る
ヒステリシス付コンパレータ、7は90度位相の異なる
矩形波信号APH、BPHの状態により移動体の移動に
応じて正弦波が変化した数を数えるカウンタであり、1
周期(360度)の変化でカウンタ値を2増減するよう
に構成されている。8は正弦波信号Va、Vbを入力と
し、Vaが0でないとき{tan-1(Va/Vb)}/
πを演算して補正量として出力し、Vaが0のときは1
/2を出力する演算器である。11、12は同時にカウ
ンタ7に入力される2相の矩形波信号APH、BPHの
サンプルホールド時の値(ハイまたはロウ)を検出して
記憶するラッチである。10はサンプルホールド回路
1、2におけるサンプルホールドとカウンタ7の読み出
しとラッチ11、12のタイミングを制御するタイミン
グ制御回路である。13はラッチ11、12によりサン
プルした2相の矩形波信号APH、BPHの値と2相の
正弦波デジタル信号Va、Vbの値(正負)とを比較す
ることにより±1又は0の補正値を出力する比較補正器
である。9はカウンタ7と演算器8と比較補正器13の
出力を加算する加算器である。14は、演算器8と加算
器9と比較補正器13を合わせた演算部である。
In FIG. 1, reference numerals 1 and 2 are sample and hold circuits for sampling and holding two-phase analog input sine wave signals Va and Vb, and 3 and 4 are sample and hold circuits.
It is an A / D converter that digitally converts the phase analog sine wave signals Va and Vb. Reference numerals 5 and 6 are comparators with hysteresis for obtaining two-phase rectangular wave signals APH and BPH by comparing the two-phase analog sine wave signals Va and Vb with a zero level having hysteresis. It is a counter that counts the number of sine waves that change according to the movement of the moving body depending on the states of the signals APH and BPH.
The counter value is increased / decreased by 2 with the change of the cycle (360 degrees). 8 receives sine wave signals Va and Vb as input, and when Va is not 0 {tan −1 (Va / Vb)} /
π is calculated and output as a correction amount, and when Va is 0, it is 1
It is an arithmetic unit that outputs / 2. Reference numerals 11 and 12 are latches that detect and store the values (high or low) of the two-phase rectangular wave signals APH and BPH simultaneously input to the counter 7 during sample hold. Reference numeral 10 is a timing control circuit for controlling the sample and hold in the sample and hold circuits 1 and 2, the reading of the counter 7 and the timing of the latches 11 and 12. Reference numeral 13 indicates a correction value of ± 1 or 0 by comparing the values of the two-phase rectangular wave signals APH and BPH sampled by the latches 11 and 12 with the values of the two-phase sine wave digital signals Va and Vb (positive or negative). It is a comparison corrector that outputs. Reference numeral 9 is an adder for adding the outputs of the counter 7, the calculator 8 and the comparison corrector 13. Reference numeral 14 denotes an arithmetic unit including the arithmetic unit 8, the adder 9, and the comparison corrector 13.

【0016】図2は演算部14の具体構成例を示し、マ
イコン15とROM16とRAM17にて構成されてい
る。図3はマイコン15の動作を示すフローチャートで
ある。図3において、Cはカウンタ値、La、Lbはラ
ッチ11、12の出力値、Vad、Vbdは正弦波信号
Va、Vbのデジタル値、Lは位置測定値である。マイ
コン15は、図2に示すように、 Laがロウ、Lbがハイ、Vadが正または0、V
bdが正のとき−1の補正 Laがハイ、Lbがロウ、Vadが負または0、V
bdが負のとき−1の補正 Laがハイ、Lbがハイ、Vadが負、Vbdが正
のとき+1の補正 Laがロウ、Lbがロウ、Vadが正、Vbdが負
のとき+1の補正 をソフトウェアで行うようにしている。
FIG. 2 shows an example of a concrete configuration of the arithmetic unit 14, which is composed of a microcomputer 15, a ROM 16 and a RAM 17. FIG. 3 is a flowchart showing the operation of the microcomputer 15. In FIG. 3, C is a counter value, La and Lb are output values of the latches 11 and 12, Vad and Vbd are digital values of the sine wave signals Va and Vb, and L is a position measurement value. As shown in FIG. 2, the microcomputer 15 has La low, Lb high, Vad positive or 0, and V
Correction of -1 when bd is positive La is high, Lb is low, Vad is negative or 0, V
Correction of -1 when bd is negative La is high, correction of Lb is high, Vad is negative, correction of +1 when Vbd is positive La is low, correction of Lb is low, Vad is positive, correction of +1 when Vbd is negative I try to do it with software.

【0017】図4は演算部14の他の具体構成例を示
し、ROM18とシフトレジスタ19とROM20と加
算器21にて構成されている。ROM18は、Vad、
Vbdをアドレスラインに入力することにより、Vad
が0でないとき{tan-1(Vb/Va)}/πをテジ
タル化したものを、Vaが0のときは1/2をデジタル
化したものをデータラインに出力するようにそのデータ
が設定されている。シフトレジスタ19は、カウンタ7
の出力を入力とし、掛け算器として作用してROM18
の出力に桁を合わせるように設定されている。ROM2
0は、アドレスラインにラッチ11、12の出力La、
Lb、及びVad、Vbdを入力することによりデータ
ラインに図5に示す論理表に示す補正値をROM18の
出力の桁に合わせたデータとして出力するように設定さ
れている。加算器21は以上のROM18とシフトレジ
スタ19とROM20の出力を加算するように構成され
ている。
FIG. 4 shows another specific example of the configuration of the arithmetic unit 14, which comprises a ROM 18, a shift register 19, a ROM 20 and an adder 21. ROM18 is Vad,
By inputting Vbd to the address line, Vad
Is set so that {tan −1 (Vb / Va)} / π is digitized when is not 0, and 1/2 is digitized when Va is 0. ing. The shift register 19 includes the counter 7
The output of is used as an input and acts as a multiplier
It is set to align the digits with the output of. ROM2
0 is the output La of the latches 11 and 12 on the address line,
By inputting Lb, Vad, and Vbd, the correction values shown in the logic table of FIG. 5 are set to be output to the data line as data matched with the digit of the output of the ROM 18. The adder 21 is configured to add the outputs of the ROM 18, the shift register 19 and the ROM 20 described above.

【0018】図6は、カウンタ7とラッチ11、12の
具体構成例として一般的な同期カウンタを用いた構成例
を示している。22〜25はDフリップフロップと呼ば
れ、Dに入力されたデジタル信号をC.CLKで示した
同期信号のタイミングで保持出力する作用を行うもの、
26はアップダウンカウンタと呼ばれ、UPに入力した
パルスをカウントアップし、DOWNに入力したパルス
をカウントダウンするものである。27はラッチ11を
構成するDフリップフロップ、28はラッチ12を構成
するDフリップフロップであり、R.CLKはタイミン
グ制御回路10から出力されるサンプルホールド、ラッ
チ、カウンタ読み出しタイミング信号であり、図7に示
すようにカウンタ動作終了後のカウンタ読み出し可能タ
イミングで、同期信号C.CLKより遅らせて発生させ
る。このように構成すると、実際の読み出しタイミング
は、希望する読み出しタイミングより少し遅れるが、最
大でC.CLKの1周期以下であるので、C.CLKを
十分に速くすることにより無視できる。
FIG. 6 shows a configuration example using a general synchronous counter as a concrete configuration example of the counter 7 and the latches 11 and 12. 22 to 25 are called D flip-flops, which convert the digital signal input to D to C.I. A function that holds and outputs at the timing of the synchronization signal indicated by CLK,
Reference numeral 26 is called an up / down counter, which counts up pulses input to UP and counts down pulses input to DOWN. Reference numeral 27 is a D flip-flop that constitutes the latch 11, 28 is a D flip-flop that constitutes the latch 12, and R. CLK is a sample hold, latch, and counter read timing signal output from the timing control circuit 10. As shown in FIG. 7, the synchronization signal C.C. It is generated later than CLK. According to this structure, the actual read timing is slightly delayed from the desired read timing, but the maximum C.I. Since it is less than one cycle of CLK, C.I. It can be ignored by making CLK fast enough.

【0019】図8、図9にカウントアップの場合と、カ
ウントダウンの場合のタイミングチャートを示す。
(a)は正弦波信号Va、Vb、(b)はゼロレベルコ
ンパレータにて生成した矩形波信号AP、BP、(c)
はヒステリシス付きゼロレベルコンパレータにて生成し
た矩形波信号APH、BPH、(d)はカウント値、
(e)は演算器8の出力値、(f)はカウント値と演算
値との加算値、(g)は本実施形態の位置検出値である
カウント値と演算値と比較補正値の加算値を示してい
る。
FIGS. 8 and 9 show timing charts in the case of counting up and in the case of counting down.
(A) is a sine wave signal Va, Vb, (b) is a rectangular wave signal AP, BP generated by a zero level comparator, (c)
Are rectangular wave signals APH and BPH generated by a zero level comparator with hysteresis, (d) is a count value,
(E) is the output value of the calculator 8, (f) is the added value of the count value and the calculated value, and (g) is the added value of the count value, the calculated value, and the comparison correction value that are the position detection values of this embodiment. Is shown.

【0020】なお、以上の説明ではカウンタ部を2逓倍
の構成で比較補正器の説明をしたが、その他の1逓倍、
4逓倍時の場合についても同様にそれぞれの比較補正器
を用いて実施可能である。
In the above description, the comparator / compensator has been described with the counter unit configured to have a multiplication factor of two.
In the case of quadruple multiplication as well, it can be implemented by using the respective comparison correctors.

【0021】[0021]

【発明の効果】本発明の位置検出装置によれば、以上の
説明から明らかなように、2相正弦波信号から2相矩形
波信号を生成するヒステリシス付きコンパレータと、2
相矩形波信号により位置をカウントするカウンタと、2
相正弦波信号から補正量を演算する演算器と、加算器
と、タイミング制御手段とを備え、カウント値と補正量
を加算して高分解能の位置検出を行う位置検出装置にお
いて、同時にカウンタに入力される2相矩形波のサンプ
ルホールド時の値を検出するラッチを持ち、ラッチによ
りサンプルした2相矩形波の値と2相正弦波信号の値と
を比較することにより補正値を出力する比較補正器を設
け、加算器で演算器とカウンタと比較補正器の出力を加
算するようにしているので、ヒステリシスによってカウ
ントアップ、カウントダウンするタイミングが正弦波信
号がゼロレベルのときに厳密に一致していなくても、正
しい測定値を得ることができ、従ってヒステリシス機能
を持たせて正確にカウントしかつそのためカウントタイ
ミングと補正量の出力タイミングがずれても正しい高分
解能の検出結果を得ることができるという効果を発揮す
る。
According to the position detecting apparatus of the present invention, as is apparent from the above description, a comparator with hysteresis for generating a two-phase rectangular wave signal from a two-phase sine wave signal and two
A counter that counts the position based on the phase rectangular wave signal, and 2
In a position detection device that includes a calculator that calculates a correction amount from a phase sine wave signal, an adder, and timing control means, and that adds a count value and a correction amount to perform high-resolution position detection, input to a counter at the same time. Compensation for outputting a correction value by comparing the value of the two-phase rectangular wave sampled by the latch with the value of the two-phase sinusoidal signal Since the adder adds the outputs of the arithmetic unit, the counter, and the compensator, the timing of counting up and down due to hysteresis does not exactly match when the sine wave signal is at zero level. However, it is possible to obtain a correct measurement value, and therefore, a hysteresis function is provided for accurate counting and, therefore, the counting timing and correction amount output. Exerts effect that it is the timing to obtain a detection result of the correct resolution higher offset.

【0022】また、演算器、比較補正器、加算器をマイ
コンとROMとRAMとソフトウェアにより構成する
と、正しい測定値を低コストで得ることができる。
If the arithmetic unit, the comparison corrector, and the adder are composed of a microcomputer, ROM, RAM, and software, correct measured values can be obtained at low cost.

【0023】また、演算器、比較補正器、加算器をデジ
タルハードウェアにて構成すると、正しい測定値が1マ
イクロ秒以下の短時間で得られ、高速にて位置検出する
ことができる。
Further, when the computing unit, the comparison corrector and the adder are composed of digital hardware, a correct measured value can be obtained in a short time of 1 microsecond or less, and the position can be detected at high speed.

【0024】また、カウンタとして同期式カウンタを用
い、その入力初段ラッチをラッチ入力として利用してカ
ウンタとラッチの同期のずれが起こらないように構成す
ると、希望する読み取りタイミングを少し遅らせるだけ
で、配線による遅延等に関係なく、ラッチとカウンタの
状態とを完全に同期させることが可能となり、正しい測
定値が得られる。
If a synchronous counter is used as the counter and the input first stage latch is used as a latch input so that the counter and the latch do not deviate from each other in synchronization, the desired reading timing may be slightly delayed and the wiring can be reduced. It is possible to completely synchronize the latch and the state of the counter, regardless of the delay caused by, and obtain a correct measured value.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の位置検出装置の一実施形態の構成図で
ある。
FIG. 1 is a configuration diagram of an embodiment of a position detection device of the present invention.

【図2】同実施形態におけるマイコンを利用した演算部
の構成図である。
FIG. 2 is a configuration diagram of a calculation unit using a microcomputer according to the same embodiment.

【図3】マイコンの動作フローチャートである。FIG. 3 is an operation flowchart of a microcomputer.

【図4】同実施形態におけるROMを利用した演算部の
構成図である。
FIG. 4 is a configuration diagram of a calculation unit using a ROM in the same embodiment.

【図5】比較演算器として機能するROMの論理図であ
る。
FIG. 5 is a logic diagram of a ROM that functions as a comparison calculator.

【図6】同実施形態における同期式カウンタを利用した
ラッチの構成図である。
FIG. 6 is a configuration diagram of a latch using the synchronous counter in the same embodiment.

【図7】同期式カウンタを利用した場合の同期信号のタ
イミング図である。
FIG. 7 is a timing diagram of a synchronization signal when a synchronous counter is used.

【図8】同実施形態におけるカウントアップ時のタイミ
ングチャートである。
FIG. 8 is a timing chart at the time of counting up in the same embodiment.

【図9】同実施形態におけるカウントダウン時のタイミ
ングチャートである。
FIG. 9 is a timing chart at the time of countdown in the same embodiment.

【図10】従来例の位置検出装置の構成図である。FIG. 10 is a configuration diagram of a conventional position detection device.

【符号の説明】[Explanation of symbols]

1、2 サソンプルホールド回路 3、4 A/D変換器 5、6 ヒステリシス付きコンパレータ 7 カウンタ 8 演算器 9 加算器 10 タイミング制御回路 11、12 ラッチ 13 比較補正器 15 マイコン 16 ROM 17 RAM 18 演算器としてのROM 19 シフトレジスタ 20 比較補正器としてのROM 21 加算器 22、24 同期式カウンタの初段ラッチ用Dフリップ
フロップ 26、27 ラッチ用Dフリップフロップ
1, 2 sason pull-hold circuit 3, 4 A / D converter 5, 6 comparator with hysteresis 7 counter 8 calculator 9 adder 10 timing control circuit 11, 12 latch 13 comparison corrector 15 microcomputer 16 ROM 17 RAM 18 calculator ROM 19 as a shift register 20 ROM as a compensator 21 Adder 22, 24 D flip-flop 26, 27 for latching first stage of synchronous counter D flip-flop for latch

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01D 5/00 - 5/62 G01B 7/00 - 7/34 G01P 1/00 - 3/80 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) G01D 5/00-5/62 G01B 7 /00-7/34 G01P 1/00-3/80

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 移動体の移動に応じて発生させた空間的
に90度の位相差を有する正弦波信号の各電圧値Va、
Vbをサンプルホールドする手段と、 サンプルホールドされた各電圧値Va、Vbをデジタル
信号に変換するA/D変換器と、 A/D変換器からの2相の正弦波デジタル信号から{t
an-1(Vb/Va)}/πの値を演算する演算器と、 2相の正弦波をヒステリシスを持ったゼロレベルと比較
することにより2相の矩形波に変換するコンパレータ
と、 サンプルホールドタイミングと同期して2相の矩形波か
ら移動体の移動に応じて正弦波が変化した数を数えるカ
ウンタと、 同時にカウンタに入力される2相の矩形波のサンプルホ
ールド時の値を検出するラッチを持ち、ラッチによりサ
ンプルした2相の矩形波の値と2相の正弦波の値とを比
較することにより補正値を出力する比較補正器と、 演算器とカウンタと比較補正器の出力を加算する加算器
と、 サンプルルホールド、カウント読みだし、ラッチのタイ
ミングが同時に起こるように制御するタイミング制御手
段とを備えたことを特徴とする位置検出装置。
1. A voltage value Va of a sine wave signal having a phase difference of 90 degrees spatially generated according to the movement of a moving body,
A means for sampling and holding Vb, an A / D converter for converting each of the sampled and held voltage values Va, Vb into a digital signal, and a two-phase sine wave digital signal from the A / D converter from {t
An −1 (Vb / Va)} / π value calculator, a comparator that converts a two-phase sine wave to a zero level with hysteresis, and a two-phase rectangular wave, and a sample hold A counter that counts the number of changes in a sine wave according to the movement of a moving body from a two-phase rectangular wave in synchronism with the timing, and a latch that detects the value of the two-phase rectangular wave input to the counter at the time of sample hold And a comparator / compensator that outputs a compensation value by comparing the two-phase rectangular wave value sampled by the latch with the two-phase sine wave value, and adds the outputs of the calculator, counter, and comparator / compensator. And a timing control means for controlling so that the timings of sample hold, count reading, and latch occur at the same time.
【請求項2】 演算器と比較補正器と加算器を、マイコ
ンとROMとRAMとソフトウェアにて構成したことを
特徴とする請求項1記載の位置検出装置。
2. The position detecting device according to claim 1, wherein the arithmetic unit, the comparison corrector and the adder are constituted by a microcomputer, a ROM, a RAM and software.
【請求項3】 演算器と比較補正器と加算器を、デジタ
ルハードウェアにて構成したことを特徴とする請求項1
記載の位置検出装置。
3. The arithmetic unit, the comparison corrector, and the adder are configured by digital hardware.
The position detection device described.
【請求項4】 カウンタを同期式カウンタで構成し、そ
の入力初段ラッチ出力を比較補正器のラッチの入力とし
て利用し、同期式カウンタの読みだし可能タイミングに
同期してサンプルホールド、ラッチのタイミングを遅ら
せることにより、カウンタとラッチの同期のずれが起こ
らないように構成したことを特徴とする請求項1記載の
位置検出装置。
4. The counter is constituted by a synchronous counter, and the input first-stage latch output is used as the input of the latch of the comparator / compensator, and the sample hold and latch timing are synchronized with the readable timing of the synchronous counter. The position detecting device according to claim 1, wherein the delay is configured so that the synchronization of the counter and the latch does not shift.
JP21874596A 1996-08-20 1996-08-20 Position detection device Expired - Lifetime JP3365913B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21874596A JP3365913B2 (en) 1996-08-20 1996-08-20 Position detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21874596A JP3365913B2 (en) 1996-08-20 1996-08-20 Position detection device

Publications (2)

Publication Number Publication Date
JPH1062203A JPH1062203A (en) 1998-03-06
JP3365913B2 true JP3365913B2 (en) 2003-01-14

Family

ID=16724762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21874596A Expired - Lifetime JP3365913B2 (en) 1996-08-20 1996-08-20 Position detection device

Country Status (1)

Country Link
JP (1) JP3365913B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1659418A1 (en) * 2004-11-23 2006-05-24 IEE INTERNATIONAL ELECTRONICS & ENGINEERING S.A. Method for error compensation in a 3D camera
JP4868859B2 (en) * 2006-01-24 2012-02-01 株式会社リコー Position detection apparatus, position detection method, and image forming apparatus
JP2009112684A (en) * 2007-11-09 2009-05-28 Hitachi Medical Corp Ultrasonograph, ultrasonic measurement program
JP2022181922A (en) * 2021-05-27 2022-12-08 ミネベアミツミ株式会社 Device, method, and program for detecting rotation

Also Published As

Publication number Publication date
JPH1062203A (en) 1998-03-06

Similar Documents

Publication Publication Date Title
EP0331189B1 (en) Position/speed detection method and apparatus
JPH06167354A (en) Interpolation unit for scale
US7184914B2 (en) Sensor signal processor
JP3015747B2 (en) Encoder interpolation circuit
US5382899A (en) Position detecting and time measuring device providing measurement finer than a clock signal period
JP4953714B2 (en) Encoder output interpolation method and interpolation circuit
JP2940559B2 (en) Displacement detector
JP2003121135A (en) Reader for linear scale
JP3365913B2 (en) Position detection device
US6950769B2 (en) Encoder signal interpolation divider
WO1990004754A1 (en) System for processing position signals
US10797624B2 (en) Rotation angle correction device and motor control system
JP2009288241A6 (en) Method for determining a time difference between a first event and a second event
JP2009288241A (en) Method of determining time difference between first event and second event
JP2003130686A (en) Device for detecting position
JP2002228488A (en) Apparatus and method for automatically adjusting output signal from encoder
JPH11325972A (en) Method for improving accuracy of encoder device and high-accuracy encoder device
JPH0529045B2 (en)
JPH0658769A (en) Signal processing method and displacement detector using method thereof
JP4227352B2 (en) Coincidence detection apparatus and method
JPH0726858B2 (en) Signal processing circuit for encoder
JPH0449892B2 (en)
JPH0725698Y2 (en) Rotating machine speed detector
JP3015751B2 (en) Encoder interpolation circuit
JP2764722B2 (en) Interpolation method of encoder read signal

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131101

Year of fee payment: 11

EXPY Cancellation because of completion of term