JP3363812B2 - Semiconductor device, wire bonding method for the semiconductor device, and wire bonder - Google Patents

Semiconductor device, wire bonding method for the semiconductor device, and wire bonder

Info

Publication number
JP3363812B2
JP3363812B2 JP35475898A JP35475898A JP3363812B2 JP 3363812 B2 JP3363812 B2 JP 3363812B2 JP 35475898 A JP35475898 A JP 35475898A JP 35475898 A JP35475898 A JP 35475898A JP 3363812 B2 JP3363812 B2 JP 3363812B2
Authority
JP
Japan
Prior art keywords
wire
bonding
stage
leads
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35475898A
Other languages
Japanese (ja)
Other versions
JP2000183096A (en
Inventor
康子 二野宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP35475898A priority Critical patent/JP3363812B2/en
Publication of JP2000183096A publication Critical patent/JP2000183096A/en
Application granted granted Critical
Publication of JP3363812B2 publication Critical patent/JP3363812B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905Shape
    • H01L2224/49051Connectors having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、2段に配列された
リードを有する半導体装置、その半導体装置のワイヤボ
ンディング方法及びワイヤボンダに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having leads arranged in two stages, a wire bonding method for the semiconductor device, and a wire bonder.

【0002】[0002]

【従来の技術】図2は、従来の半導体装置の一例を示す
斜視図である。この半導体装置は、一般的なものであ
り、半導体チップ1と、その周囲に配列された外部接続
用のリード2と、樹脂等で構成された封止部材3とを備
えている。半導体チップ1を封止部材3で封止する前
に、該半導体チップ1の上部に露出して配置された電極
パッド1aを、リード2に接続する。この接続には、ボ
ンディングワイヤである例えば金線4が使用される。
2. Description of the Related Art FIG. 2 is a perspective view showing an example of a conventional semiconductor device. This semiconductor device is a general one, and includes a semiconductor chip 1, leads 2 for external connection arranged around the semiconductor chip 1, and a sealing member 3 made of resin or the like. Before the semiconductor chip 1 is sealed with the sealing member 3, the electrode pads 1 a exposed and arranged on the upper part of the semiconductor chip 1 are connected to the leads 2. For this connection, for example, a gold wire 4 which is a bonding wire is used.

【0003】図3(a),(b)は、従来の半導体装置
の他の例を示す図であり、同図(a)は全体の斜視図、
及び同図(b)は同図(a)の部分拡大斜視図である。
この半導体装置は、半導体チップ5を有するが、該半導
体チプ5の表面に配置された電極パッド5aに接続する
リードの数が多く、リードが2段に配列されている。下
側の複数の1段目リード6と上側の複数の2段目のリー
ド7とは、図3(a)のように、上から見たときに交互
になるように配置されている。半導体チップ5を樹脂等
の封止材8で封止する前に、これらのリード6,7に半
導体チップ5の上部の電極パッド5aが、ワイヤボンデ
ィングにより、金線4で接続される。
FIGS. 3A and 3B are views showing another example of a conventional semiconductor device. FIG. 3A is a perspective view of the whole,
And FIG. 2B is a partially enlarged perspective view of FIG.
Although this semiconductor device has a semiconductor chip 5, the number of leads connected to the electrode pads 5a arranged on the surface of the semiconductor chip 5 is large, and the leads are arranged in two stages. The plurality of first-stage leads 6 on the lower side and the plurality of leads 7 on the upper side are arranged alternately as viewed from above, as shown in FIG. Before the semiconductor chip 5 is sealed with a sealing material 8 such as a resin, the leads 6 and 7 are connected to the electrode pads 5a on the semiconductor chip 5 by the gold wire 4 by wire bonding.

【0004】図4(a),(b)は、従来のワイヤボン
ダの要部を示す構成図である。このワイヤボンダには、
リードフレーム11を収容する2つのマガジン12,1
3と、モニタ14と、ボンディングヘッド15とを備え
ている。マガジン12は、ワイヤボンディング前のリー
ドフレーム11を収容するものである。リードフレーム
11には、複数のリード2または6,7が形成されると
共に半導体チップ1または5が載置されている。マガジ
ン12から搬出されたリードフレーム11が、該マガジ
ン12とマガジン13との間に設けられたステージで、
ワイヤボンディングされるようになっている。マガジン
13は、ワイヤボンディングが終了したリードフレーム
11を収容するものである。モニタ14は、例えばボン
ディングヘッド15の状態をオペレータに観察させる場
合に用いられる。ボンディングヘッド15は、該ボンデ
ィングへッド15から突設されたトランスデューサ16
を動かし、該トランスデューサ16の先端に取り付けら
れたキャピラリ17の位置を設定する機能を有してい
る。
FIGS. 4 (a) and 4 (b) are structural views showing the essential parts of a conventional wire bonder. This wire bonder has
Two magazines 12, 1 for accommodating the lead frame 11
3, a monitor 14, and a bonding head 15. The magazine 12 accommodates the lead frame 11 before wire bonding. On the lead frame 11, a plurality of leads 2 or 6, 7 are formed and the semiconductor chip 1 or 5 is mounted. The lead frame 11 carried out from the magazine 12 is a stage provided between the magazine 12 and the magazine 13,
It is designed to be wire bonded. The magazine 13 accommodates the lead frame 11 for which wire bonding has been completed. The monitor 14 is used, for example, when an operator observes the state of the bonding head 15. The bonding head 15 includes a transducer 16 protruding from the bonding head 15.
Has a function of setting the position of the capillary 17 attached to the tip of the transducer 16.

【0005】キャピラリ17は、先端が尖った筒状をな
し、スプール18から繰り出された金線4を挿通してい
る。スプール18とキャピラリ17との間には、図示し
ない金線4のガイドや、空気圧で金線4に張力をかける
エアーテンション19等が設けられている。このワイヤ
ボンダには、さらに、放電等によりキャピラリ17の先
端の金線4を加熱する図示しない加熱手段が設けられて
おり、熱圧接を利用したワイヤボンディングで金線4を
半導体チップ1,5の電極パッドとリード2,6,7と
に接続する。そのワイヤボンディングでは、1段目リー
ド6と2段目リード7とを有する場合でも、該1段目リ
ード6と2段目リード6とを交互に1本ずつ金線4でパ
ッド5aに接続する。
The capillary 17 has a cylindrical shape with a sharp tip, through which the gold wire 4 drawn from the spool 18 is inserted. Between the spool 18 and the capillary 17, a guide for the gold wire 4 (not shown), an air tension 19 for applying a tension to the gold wire 4 by air pressure, and the like are provided. The wire bonder is further provided with a heating means (not shown) for heating the gold wire 4 at the tip of the capillary 17 by electric discharge or the like, and the gold wire 4 is connected to the electrodes of the semiconductor chips 1 and 5 by wire bonding using thermocompression bonding. Connect to pads and leads 2, 6, 7. In the wire bonding, even when the first-stage lead 6 and the second-stage lead 7 are provided, the first-stage lead 6 and the second-stage lead 6 are alternately connected to the pad 5a by the gold wire 4 one by one. .

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
図3の半導体装置では、次のような課題があった。2段
のリードを有する半導体装置では、例外なく半導体チッ
プの電極パッド5aとリード6,7とが、狭ピッチでそ
れぞれ配列されているので、この半導体装置を図4のワ
イヤボンダで配線すると、金線4同士がクロスしてワイ
ヤーショートが発生する頻度が高くなっていた。また、
そのワイヤボンディングが無事に終了したとしても、樹
脂で封止する際に、樹脂の圧力によって金線4が流さ
れ、やはり、ワイヤーショートが発生する場合があっ
た。
However, the conventional semiconductor device shown in FIG. 3 has the following problems. In the semiconductor device having the two-stage leads, the electrode pads 5a of the semiconductor chip and the leads 6 and 7 are arranged at a narrow pitch without exception. Therefore, when the semiconductor device is wired by the wire bonder of FIG. The frequency of occurrence of wire shorts due to crossing of four was high. Also,
Even if the wire bonding is completed successfully, the gold wire 4 may flow due to the pressure of the resin when the resin is sealed, and a wire short circuit may occur.

【0007】図5は、金線の高さを示す図である。ワイ
ヤーショートの問題を回避するために、1段目リード6
に接続する金線4と2段目リード7に接続する金線4の
通過する高さを変える必要がある。2段目リード7に接
続する金線4が1段目リード6に接続する金線4よりも
高い位置を通るように管理すれば、隣接する金線4が接
触することがない。ところが、金線4の高さは、加熱に
よって金線4の先端を溶かして金球19を作り、これを
電極パッド5aに圧接するときにできる、該金球9上方
の硬い再結晶領域20の高さに依存する。そのため、金
線4毎に高さを変えることは困難であった。さらに、再
結晶領域20の高さは、同じ金線4を使用するかぎり、
その材質によってほとんど決定されるので、高さを変え
たとしても、その上限と下限との差がせいぜい100μ
m程度であり、ワイヤーショートが完全に回避できなっ
た。
FIG. 5 is a diagram showing the height of the gold wire. In order to avoid the problem of wire short, the first stage lead 6
It is necessary to change the passing height of the gold wire 4 connected to and the gold wire 4 connected to the second stage lead 7. If the gold wire 4 connected to the second-stage lead 7 is managed so as to pass through a position higher than the gold wire 4 connected to the first-stage lead 6, adjacent gold wires 4 will not come into contact with each other. However, the height of the gold wire 4 is such that when the tip of the gold wire 4 is melted by heating to form a gold sphere 19 and the gold sphere 19 is pressed against the electrode pad 5a, the hard recrystallization region 20 above the gold sphere 9 is formed. Depends on height. Therefore, it was difficult to change the height for each gold wire 4. Further, the height of the recrystallized region 20 is as long as the same gold wire 4 is used,
It is almost determined by the material, so even if the height is changed, the difference between the upper and lower limits is 100μ at most.
It was about m and the wire short could not be completely avoided.

【0008】[0008]

【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第1の発明は、複数の電極パッドが
表面に露出して配列された半導体チップと、半導体チッ
プから所定の距離を隔てて配列された複数の1段目リー
ドと、半導体チップから所定の距離を隔て、複数の1段
目リードよりも上方で且つこれらの1段目リードに対し
て交互に配列された複数の2段目リードと、複数のうち
の選択された電極パッドと各1段目リードとをそれぞれ
接続する第1のボンディングワイヤと、複数のうちの選
択された電極パッドと各2段目リードとをそれぞれ接続
する第2のボンディングワイヤと、半導体チップと第1
及び第2のボンディングワイヤと1段目及び2段目リー
ドの該半導体チップ側とを封止する封止部材とを備えた
半導体装置において、次のような構成にしている。
In order to solve the above-mentioned problems, a first invention of the present invention is directed to a semiconductor chip in which a plurality of electrode pads are arranged so as to be exposed on the surface, and a predetermined number of semiconductor chips are provided. A plurality of first-stage leads arranged at a distance, and a plurality of first-stage leads arranged at a predetermined distance from the semiconductor chip and above the plurality of first-stage leads and alternately with respect to the first-stage leads. Second-stage lead, a first bonding wire connecting each of the plurality of selected electrode pads and each of the first-stage leads, a plurality of selected electrode pads and each of the second-stage leads, A second bonding wire for connecting the semiconductor chip and the first bonding wire.
A semiconductor device having a second bonding wire and a sealing member that seals the semiconductor chip side of the first and second leads is configured as follows.

【0009】即ち、第2のボンディングワイヤの不純物
濃度は、第1のボンディングワイヤの不純物濃度より
くしている。このような構成を採用したことにより、
第1及び第2のボンディングワイヤにおける可撓性に差
が生じ、非結晶領域の上側では、第2のボンディングワ
イヤが第1のボンディングワイヤよりも高い経路を通る
ことになる。
That is, impurities in the second bonding wire
Concentration than the impurity concentration of the first bonding wire
It is high comb. By adopting such a configuration,
There is a difference in flexibility between the first and second bonding wires, so that above the amorphous region, the second bonding wire will take a higher path than the first bonding wire.

【0010】[0010]

【0011】第の発明では、複数の電極パッドが表面
に露出して配列された半導体チップと、半導体チップか
ら所定の距離を隔てて配列された複数の1段目リード
と、半導体チップから所定の距離を隔て、複数の1段目
リードよりも上方で且つ該複数の1段目リードに対して
交互に配列された複数の2段目リードとを有する半導体
装置に対し、電極パッドと複数の1段目及び2段目リー
ドをワイヤボンディングにより接続するワイヤボンディ
ング方法において、次のような方法を講じている。
In the second aspect of the invention, a semiconductor chip in which a plurality of electrode pads are exposed and arranged on the surface, a plurality of first-stage leads arranged at a predetermined distance from the semiconductor chip, and a predetermined number from the semiconductor chip are arranged. For a semiconductor device having a plurality of second-stage leads that are arranged above the plurality of first-stage leads and are alternately arranged with respect to the plurality of first-stage leads, with the electrode pad and the plurality of In the wire bonding method for connecting the first-stage and second-stage leads by wire bonding, the following method is taken.

【0012】即ち、複数のうちの選択された電極パッド
と各1段目リードとを第1のボンディングワイヤでそれ
ぞれ接続する第1のワイヤボンディング工程と、第1の
ボンディングワイヤとは径または不純物濃度が異なる第
2のボンディングワイヤで、複数のうちの選択された電
極パッドと各2段目リードとをそれぞれ接続する第2の
ワイヤボンディング工程とを、別けて行うようにしてい
る。このようなワイヤボンディング方法を採用したこと
により、第1のワイヤボンディン工程と第2のワイヤボ
ンディング工程とが別けて行われるので、第1の発明の
半導体装置における第1及び第2のボンディングワイヤ
の接続の管理が容易にできる。
That is, the first wire bonding step of connecting the selected electrode pad of the plurality of electrodes and each first stage lead with the first bonding wire respectively, and the first bonding wire has a diameter or an impurity concentration. The second wire bonding step of connecting the selected electrode pad of the plurality of electrodes and each of the second-stage leads with the second bonding wire of which is different from each other is separately performed. By adopting such a wire bonding method, the first wire bonding step and the second wire bonding step are performed separately, so that the first and second bonding wires in the semiconductor device of the first invention are performed. Easy management of connections.

【0013】第の発明では、複数の電極パッドが表面
に露出して配列された半導体チップと、半導体チップか
ら所定の距離を隔てて配列された複数の1段目リード
と、半導体チップから所定の距離を隔て、複数の1段目
リードよりも上方で且つ該複数の1段目リードに対して
交互に配列された複数の2段目リードとを有する半導体
装置に対し、電極パッドと複数の1段目及び2段目リー
ドをワイヤボンディングにより接続するワイヤボンディ
ング方法において、次のような方法を講じている。
According to the third aspect of the invention, a semiconductor chip in which a plurality of electrode pads are exposed and arranged on the surface, a plurality of first-stage leads arranged at a predetermined distance from the semiconductor chip, and a predetermined number from the semiconductor chip are provided. For a semiconductor device having a plurality of second-stage leads that are arranged above the plurality of first-stage leads and are alternately arranged with respect to the plurality of first-stage leads, with the electrode pad and the plurality of In the wire bonding method for connecting the first-stage and second-stage leads by wire bonding, the following method is taken.

【0014】即ち、第1のボンディングワイヤで、複数
のうちの選択された電極パッドと各1段目リードまたは
2段目リードとをそれぞれ接続する第1のワイヤボンデ
ィング工程と、外周が絶縁体でコーティングされた第2
のボンディングワイヤで、複数のうちの選択された電極
パッドと未接続の複数の2段目リードまたは1段目リー
ドとをそれぞれ接続する第2のワイヤボンディング工程
とを、別けて行うようにしている。このようなワイヤボ
ンディング方法を採用したことにより、第1のワイヤボ
ンディン工程と第2のワイヤボンディング工程とが別け
て行われるので、第1の発明の半導体装置における第1
及び第2のボンディングワイヤの接続の管理が容易にで
きる。
That is, with a first bonding wire, a first wire bonding step of connecting a selected electrode pad among a plurality of electrodes to each first-stage lead or each second-stage lead, and an outer periphery of an insulator. Second coated
The second wire bonding step of connecting the selected electrode pad of the plurality of electrodes and the plurality of unconnected second-stage leads or first-stage leads respectively is performed separately. . By adopting such a wire bonding method, the first wire bonding step and the second wire bonding step are performed separately, so that the first wire bonding method in the semiconductor device of the first invention is performed.
Also, the connection of the second bonding wire can be easily managed.

【0015】第の発明では、複数の電極パッドが表面
に露出して配列された半導体チップと、半導体チップか
ら所定の距離を隔てて配列された複数の1段目リード
と、半導体チップから所定の距離を隔て、複数の1段目
リードよりも上方で且つ該複数の1段目リードに対して
交互に配列された複数の2段目リードとを有する半導体
装置に対し、電極パッドと複数の1段目リード及び2段
目リードとをワイヤボンディングで接続するワイヤボン
ダにおいて、次のような構成にしている。
According to the fourth aspect of the invention, a semiconductor chip having a plurality of electrode pads exposed and arranged on the surface thereof, a plurality of first-stage leads arranged at a predetermined distance from the semiconductor chip, and a predetermined number of semiconductor chips are provided. For a semiconductor device having a plurality of second-stage leads that are arranged above the plurality of first-stage leads and are alternately arranged with respect to the plurality of first-stage leads, with the electrode pad and the plurality of A wire bonder that connects the first-stage lead and the second-stage lead by wire bonding has the following configuration.

【0016】即ち、半導体チップが上に載置されると共
に複数の1段目及び2段目リードが形成されたリードフ
レームを収容するマガジンと、リードフレームをマガジ
ンから取り出して所定の位置に搬送し、半導体チップに
対するワイヤボンディングが終了した後には、リードフ
レームを該所定の位置から搬送してそのマガジンに収容
する搬送手段と、1段目リードに接続するための第1の
ボンディングワイヤを蓄える第1のスプールと、2段目
リードに接続するための第2のボンディングワイヤを蓄
える第2のスプールと、所定の位置の左側に配置され、
選択された電極パッド及び1段目リードに第1のスプー
ルから繰り出された第1のボンディングワイヤを順に圧
接する処理を繰り返し、複数の1段目リードとそれに対
応する複数の電極パッドとを接続する第1のボンディン
グヘッドと、所定の位置の右側に配置され、選択された
電極パッド及び2段目リードに第2のスプールから繰り
出された第2のボンディングワイヤを順に圧接する処理
を繰り返し、複数の2段目リードとそれに対応する複数
の電極パッドとを接続する第2のボンディングヘッドと
を、備えている。
That is, a semiconductor chip is placed on the magazine and a magazine for accommodating a lead frame on which a plurality of first and second leads are formed and a lead frame are taken out from the magazine and conveyed to a predetermined position. After the wire bonding to the semiconductor chip is completed, the lead frame is conveyed from the predetermined position and accommodated in the magazine, and the first bonding wire for connecting the first bonding wire to the first stage lead is stored. And a second spool that stores a second bonding wire for connecting to the second stage lead, and is arranged on the left side of a predetermined position,
The process of press-contacting the selected electrode pad and the first-stage lead with the first bonding wire fed from the first spool in order is repeated to connect the plurality of first-stage leads and the corresponding plurality of electrode pads. The first bonding head is disposed on the right side of a predetermined position, and the selected electrode pad and the second bonding lead are sequentially pressed with the second bonding wire fed from the second spool. A second bonding head that connects the second-stage lead and a plurality of corresponding electrode pads is provided.

【0017】このような構成を採用したことにより、第
1のボンディングヘッドと第2のボンディングヘッドと
があるので、第1及び第2の発明における第1のボンデ
ィングワイヤの接続が第1のボンディングへッドによっ
て行われ、第2のボンディングワイヤの接続が第2のボ
ンディングへッドによって行われる。つまり、1台のワ
イヤボンダにより、第1及び第2のボンディングワイヤ
が接続される。そのため、マガジンを他のワイヤボンダ
に移動する必要が無くなる。
Since the first bonding head and the second bonding head are provided by adopting such a configuration, the connection of the first bonding wire in the first and second inventions is connected to the first bonding. And the second bonding wire is connected by the second bonding head. That is, one wire bonder connects the first and second bonding wires. Therefore, it is not necessary to move the magazine to another wire bonder.

【0018】[0018]

【発明の実施の形態】第1の実施形態 図1は、本発明の第1の実施形態を示す半導体装置の要
部の斜視図である。この半導体装置は、矩形の半導体チ
ップ31を備えている。半導体チップ31の表面には、
露出した複数の電極パッド31aが配列されている。半
導体チップ31の各辺から所定の距離を隔てた位置に、
1段目リード32が配列されている。1段目リード32
の上方には、該各1段目リード32と交互になるように
複数の2段目リード33が配列されている。リード32
及びリード33は、半導体装置を外部に接続するための
端子であり、選択された電極パッド31aと1段目リー
ド32とは、第1のボンディングワイヤである金線34
で、ワイヤボンディングにより、接続されている。選択
された電極パッド31aと2段目リード33とは、第2
のボンディングワイヤである金線35でワイヤボンディ
ングにより、接続されている。金線34は、例えば30
μmの線径であり、金線35の線径は40μmである。
金線34と金線35は、次の図6のように、異なる高さ
を通って電極パッド31aと各リード32,33とをそ
れぞれ接続している。
BEST MODE FOR CARRYING OUT THE INVENTION First Embodiment FIG. 1 is a perspective view of a main part of a semiconductor device showing a first embodiment of the present invention. This semiconductor device includes a rectangular semiconductor chip 31. On the surface of the semiconductor chip 31,
A plurality of exposed electrode pads 31a are arranged. At a position separated from each side of the semiconductor chip 31 by a predetermined distance,
First stage leads 32 are arranged. First stage lead 32
A plurality of second stage leads 33 are arranged above each of the first stage leads 32 so as to alternate with the first stage leads 32. Lead 32
The lead 33 and the lead 33 are terminals for connecting the semiconductor device to the outside, and the selected electrode pad 31a and the first-stage lead 32 are the gold wire 34 which is the first bonding wire.
Then, they are connected by wire bonding. The selected electrode pad 31a and the second stage lead 33 have the second
The gold wire 35, which is a bonding wire of, is connected by wire bonding. The gold wire 34 is, for example, 30
The wire diameter of the gold wire 35 is 40 μm.
The gold wire 34 and the gold wire 35 respectively connect the electrode pad 31a and the leads 32 and 33 through different heights as shown in FIG.

【0019】図6は、図1中の金線の高さを示す図であ
る。金線34は、リード32とリード33の高さの差の
約100μm以下の所を通り、金線35は、2段目リー
ド33の高さの400μm以上の所を通っている。これ
は、金線34,35の線径が異なることにより、ワイヤ
ボンディングできる金球36の上側の再結晶部分37の
高さと、金線34,35の再結晶部分37以外の所38
の可撓性が異なることを利用してコントロールされた結
果である。半導体チップ31、金線34,35及びリー
ド32,33の一部が、図示しない樹脂等の封止材によ
り封止されている。
FIG. 6 is a diagram showing the height of the gold wire in FIG. The gold wire 34 passes through a place where the height difference between the leads 32 and 33 is about 100 μm or less, and the gold wire 35 passes through a place where the height of the second stage lead 33 is 400 μm or more. This is because the wire diameters of the gold wires 34 and 35 are different, so that the height of the recrystallized portion 37 on the upper side of the gold ball 36 capable of wire bonding and the portion 38 other than the recrystallized portion 37 of the gold wires 34 and 35 are 38.
The results are controlled by utilizing the different flexibility of the. A part of the semiconductor chip 31, the gold wires 34 and 35, and the leads 32 and 33 are sealed with a sealing material such as a resin (not shown).

【0020】次に、図1の半導体装置のワイヤボンディ
ング方法を説明する。図1のように、2種類の金線3
4,35でワイヤボンディングを行う場合には、従来の
図4のワイヤボンダを2台用いる。1台目のワイヤボン
ダのスプール18には、金線34を巻装しておき、2台
目のワイヤボンダのスプール18には、金線35を巻装
しておく。そして、1台目のワイヤボンダで第1のワイ
ヤボンディング工程を行い、2台目のワイヤボンダで第
2のワイヤボンディング工程を行う。
Next, a wire bonding method for the semiconductor device of FIG. 1 will be described. As shown in Fig. 1, two types of gold wire 3
When wire bonding is carried out with 4, 35, two conventional wire bonders of FIG. 4 are used. The gold wire 34 is wound around the spool 18 of the first wire bonder, and the gold wire 35 is wound around the spool 18 of the second wire bonder. Then, the first wire bonder performs the first wire bonding step, and the second wire bonder performs the second wire bonding step.

【0021】第1のワイヤボンディング工程では、1台
目のワイヤボンダのマガジン12に、ワイヤボンディン
グが施されていない半導体チップ31が載置されると共
にリード32,33が形成されたリードフレームを収容
しておき、ワイヤボンダを稼働する。ワイヤボンダは、
マガジン12からリードフレームを搬出し、半導体チッ
プ31の電極パッド31aと1段目リード32とを選択
して金線34でワイヤボンディングする。このワイヤボ
ンディングでは、金線34の先端を加熱して約110μ
mの金球36を作り、これを選択された電極パッド31
aに圧接する。これにより、金線34が接続されると共
に冷却されて非結晶領域37ができる。ワイヤホンダ
は、ボンディングヘッド15を用いてキャピラリ17を
移動し、該キャピラリ17を選択されたリード32の上
部に位置させ、再度の加熱圧接で金線34をリード32
に接続する。リード32に対する接続が終了した金線3
4は切断する。
In the first wire bonding step, the magazine 12 of the first wire bonder accommodates the lead frame on which the semiconductor chip 31 not subjected to wire bonding is placed and the leads 32 and 33 are formed. First, operate the wire bonder. Wire bonder
The lead frame is carried out from the magazine 12, the electrode pad 31a of the semiconductor chip 31 and the first stage lead 32 are selected, and wire bonding is performed with the gold wire 34. In this wire bonding, the tip of the gold wire 34 is heated to about 110 μm.
Make a gold ball 36 of m, and select this electrode pad 31
Press against a. As a result, the gold wire 34 is connected and cooled to form the amorphous region 37. The wire Honda moves the capillary 17 by using the bonding head 15, positions the capillary 17 above the selected lead 32, and again heat-presses the gold wire 34 to the lead 32.
Connect to. Gold wire 3 that has been connected to the lead 32
4 is cut.

【0022】すべての1段目リード32に対するワイヤ
ボンディングが終了したら、そのリードフレームがマガ
ジン13に収容されている。1台目のワイヤボンダのマ
ガジン13を、2台目のワイヤボンダのマガジン12と
してセットし、この2台目のワイヤボンダを稼働して第
2のワイヤボンディング工程を行う。2台目のワイヤボ
ンダは、マガジン12からリードフレームを搬出し、第
1のワイヤボンディング工程と同様にして、半導体チッ
プ31の残った電極パッド31aと2段目リード33と
を選択して金線35でワイヤボンディングする。複数の
2段目リード33に対するワイヤボンディングが終了し
たら、そのリードフレームがマガジン13に収容され
る。2台目のワイヤボンダのマガジン13に収容された
リードフレームでは、図6のように、金線34,35の
通る高さが異なる。
When wire bonding is completed for all the first-stage leads 32, the lead frame is housed in the magazine 13. The magazine 13 of the first wire bonder is set as the magazine 12 of the second wire bonder, and the second wire bonder is operated to perform the second wire bonding step. The second wire bonder carries out the lead frame from the magazine 12 and selects the remaining electrode pad 31a of the semiconductor chip 31 and the second stage lead 33 in the same manner as in the first wire bonding step to select the gold wire 35. Wire bonding with. After wire bonding to the plurality of second-stage leads 33 is completed, the lead frame is housed in the magazine 13. In the lead frame housed in the magazine 13 of the second wire bonder, as shown in FIG. 6, the heights of the gold wires 34 and 35 are different.

【0023】以上のように、この第1の実施形態では、
金線34,35の線径を異ならせているので、可撓性の
違いにより、金線34,35の通過位置を十分に変える
ことができる。よって、ワイヤーショートの発生が無く
なる。さらに、第1のワイヤボンディン工程と第2のワ
イヤボンディング工程とが別けて行われるので、金線3
4,35の接続の管理が容易にできる。
As described above, in the first embodiment,
Since the wire diameters of the gold wires 34 and 35 are different, the passing positions of the gold wires 34 and 35 can be sufficiently changed due to the difference in flexibility. Therefore, the occurrence of wire short circuit is eliminated. Furthermore, since the first wire bonding step and the second wire bonding step are performed separately, the gold wire 3
It is possible to easily manage the connections of 4, 35.

【0024】第2の実施形態 図7は、本発明の第2の実施形態を示す半導体装置の要
部の斜視図であり、第1の実施形態を示す図1中の要素
と共通の要素には共通の符号が付されている。この半導
体装置は、第1の実施形態と同様の電極パッド31aが
配列された半導体チップ31と、1段目リード32及び
2段目リード33とを有している。選択された電極パッ
ド31aと1段目リード32とは、第1の実施形態と同
様の第1のボンディングワイヤである金線34で接続さ
れている。残った電極パッド31aと2段目リード33
とは、第1の実施形態とは異なる第2のボンディングワ
イヤである絶縁タイプの金線40でワイヤボンディング
により、接続されている。金線40の外周は、絶縁膜で
被覆されている。半導体チップ31、金線34,40及
びリード32,33の一部が、図示しない樹脂等の封止
材により封止されている。この半導体装置のワイヤボン
ディング方法では、第1の実施形態と同様に、例えば2
台のワイヤボンダを使用し、第1のワイヤボンディング
工程と第2のワイヤボンディング工程とに分けて、金線
34,40とリード32,33とを接続する。
Second Embodiment FIG. 7 is a perspective view of a main part of a semiconductor device showing a second embodiment of the present invention. Elements common to those in FIG. 1 showing the first embodiment are shown in FIG. Are assigned common reference numerals. This semiconductor device has a semiconductor chip 31 on which electrode pads 31a similar to those of the first embodiment are arranged, a first stage lead 32 and a second stage lead 33. The selected electrode pad 31a and the first-stage lead 32 are connected by a gold wire 34 which is a first bonding wire similar to the first embodiment. The remaining electrode pad 31a and the second lead 33
Are connected by wire bonding with an insulating type gold wire 40, which is a second bonding wire different from that of the first embodiment. The outer circumference of the gold wire 40 is covered with an insulating film. A part of the semiconductor chip 31, the gold wires 34 and 40, and the leads 32 and 33 are sealed with a sealing material such as resin (not shown). In this wire bonding method for a semiconductor device, as in the first embodiment, for example,
Using the wire bonder of the stand, the gold wires 34 and 40 and the leads 32 and 33 are connected in the first wire bonding step and the second wire bonding step separately.

【0025】以上のように、この第2の実施形態では、
金線40を絶縁タイプにしたので、金線34との接触が
あっても、ワイヤーショートにはならないという利点が
ある。その上、金線34は、第1の実施形態と同様に絶
縁タイプではないので、ボンディングワイヤのすべてを
絶縁タイプにする場合に比べて、ワイヤボンディング速
度の低下を最小限にすることができる。さらに、金線3
4,40の通過高さを管理する必要がないので、封止部
材の厚さを薄くできる。
As described above, in the second embodiment,
Since the gold wire 40 is an insulation type, there is an advantage that even if the gold wire 40 comes into contact with the gold wire 34, no wire short circuit occurs. Moreover, since the gold wire 34 is not of the insulation type as in the first embodiment, the reduction in the wire bonding speed can be minimized as compared with the case where all of the bonding wires are insulation type. Furthermore, gold wire 3
Since it is not necessary to control the passing heights of 4 and 40, the thickness of the sealing member can be reduced.

【0026】第3の実施形態 図8(a),(b)は、本発明の第3の実施形態を示す
ワイヤボンダの要部の構成図であり、同図(a)は平面
図、及び同図(b)は正面図である。第1及び第2の実
施形態では、半導体装置のワイヤボンディングを2台の
ワイヤボンダで、第1のワイヤボンディング工程と第2
のワイヤボンディング工程とに別けて行っていたが、図
8のワイヤボンダは、その第1のワイヤボンディング工
程と第2のワイヤボンディング工程とを1台で行うワイ
ヤボンダである。このワイヤボンダでは、半導体チップ
が上に載置されると共に複数の1段目及び2段目リード
が形成されたリードフレーム50を収容するマガジン5
1が、マガジン設置部52に配置されるようになってい
る。マガジン設置部52には、収容されたリードフレー
ム50を前方に押すプッシャ53が設けられている。
Third Embodiment FIGS. 8 (a) and 8 (b) are configuration diagrams of a main part of a wire bonder showing a third embodiment of the present invention. FIG. 8 (a) is a plan view and FIG. Figure (b) is a front view. In the first and second embodiments, the wire bonding of the semiconductor device is performed by the two wire bonders in the first wire bonding step and the second wire bonding step.
The wire bonder of FIG. 8 is a wire bonder that performs the first wire bonding step and the second wire bonding step by one unit. In this wire bonder, a magazine 5 for accommodating a lead frame 50 on which a semiconductor chip is placed and a plurality of first-stage and second-stage leads is formed
1 is arranged in the magazine installation section 52. The magazine installation section 52 is provided with a pusher 53 that pushes the accommodated lead frame 50 forward.

【0027】マガジン設置部52の前方には、リードフ
レーム50を送るフレーム送り爪54を持ち、該リード
フレーム50を所定位置に移動すると共にワイヤボンデ
ィングが終了した後には、該リードフレーム50を該マ
ガジン51に再び収容する搬送手段55が設けられてい
る。搬送手段55上の所定位置の左側には第1のボンデ
ィングヘッド56が配置され、右側には第2のボンディ
ングヘッド57が配置されている。ボンディングヘッド
56からは、トランスデューサ58が所定位置に向けて
突設され、ボンディングヘッド57からは、トランスデ
ューサ59が所定位置に向けて突設されている。各トラ
ンスデューサ58,59の先端には、筒状のキャピラリ
60,61がそれぞれ取り付けられている。キャピラリ
60に第1のボンディングワイヤ62が挿通し、キャピ
ラリ61に第2のボンディングワイヤ63が挿通してい
る。
A frame feed claw 54 for feeding the lead frame 50 is provided in front of the magazine setting section 52, and after the lead frame 50 is moved to a predetermined position and wire bonding is completed, the lead frame 50 is moved to the magazine. A conveying means 55 for accommodating again in 51 is provided. The first bonding head 56 is arranged on the left side of the predetermined position on the conveying means 55, and the second bonding head 57 is arranged on the right side. A transducer 58 projects from the bonding head 56 toward a predetermined position, and a transducer 59 projects from the bonding head 57 toward the predetermined position. Cylindrical capillaries 60 and 61 are attached to the tips of the transducers 58 and 59, respectively. The first bonding wire 62 is inserted through the capillary 60, and the second bonding wire 63 is inserted through the capillary 61.

【0028】各トランスデューサ58,59の上方に
は、ボンディングワイヤ62,63を巻装して蓄える第
1のスプール64及び第2のスプール65がそれぞれ取
り付けられている。スプール64,65とキャピラリ6
0,61との間には、ガイド66,67や、ボンディン
グワイヤ62,63に空気圧で張力をかける図示しない
エアーテンション等が設けられている。そして、このワ
イヤボンダの最上部に、2台のモニタ68,69が設置
されている。このワイヤボンダで、1段目リードと2段
目リードとを有する半導体装置のワイヤボンディングを
行う場合、最初の第1のワイヤボンディング工程で、例
えば左側のボンディングヘッド56を用いる。つまり、
プッシャ53とリードフレーム送り爪54と搬送手段5
5とを駆動して、リードフレーム50を所定の位置に移
動する。そして、ボンディングヘッド56により、トラ
ンスデューサ58を動かし、キャピラリ60を、半導体
チップ上の電極パッドと1段目リード間で移動させて熱
圧接でワイヤボンディングする。すべての1段目リード
に対する接続が終了した段階で、トランスデューサ58
を動かしてキャピラリ60を次のワイヤボンディングで
支障にならない位置に退避させる。
A first spool 64 and a second spool 65, on which the bonding wires 62 and 63 are wound and stored, are mounted above the respective transducers 58 and 59. Spools 64 and 65 and capillaries 6
Between 0 and 61, there are provided guides 66 and 67, and air tension (not shown) for applying tension to the bonding wires 62 and 63 by air pressure. And two monitors 68 and 69 are installed in the uppermost part of this wire bonder. When wire bonding of a semiconductor device having a first stage lead and a second stage lead is performed with this wire bonder, for example, the left bonding head 56 is used in the first first wire bonding step. That is,
Pusher 53, lead frame feed claw 54, and conveyance means 5
5 is driven to move the lead frame 50 to a predetermined position. Then, the transducer 58 is moved by the bonding head 56, the capillary 60 is moved between the electrode pad on the semiconductor chip and the first-stage lead, and wire bonding is performed by thermocompression bonding. When all the first stage leads are connected, the transducer 58
To move the capillary 60 to a position where it will not interfere with the next wire bonding.

【0029】キャピラリ60が退避した後に、第2のワ
イヤボンディング工程を開始する。第2のワイヤボンデ
ィング工程では、ボンディングヘッド57により、トラ
ンスデューサ59を動かし、キャピラリ61を、半導体
チップ上の電極パッドと2段目リード間で移動させて熱
圧接でワイヤボンディングする。すべての2段目リード
に対する接続が終了した段階で、キャピラリ61を退避
させる。リードフレームに複数の半導体チップが載置さ
れている場合には、以上の一連の第1及び第2のワイヤ
ボンディング工程を各半導体チップごとに行う。すべて
の半導体チップに対する接続が終了した後、リードフレ
ーム送り爪54と搬送手段55とを駆動して、リードフ
レーム50をマガジン51に再び収容すし、次のリード
フレーム50に対するワイヤボンディングへ移行する。
After the capillary 60 is retracted, the second wire bonding step is started. In the second wire bonding step, the transducer 59 is moved by the bonding head 57, the capillary 61 is moved between the electrode pad on the semiconductor chip and the second-stage lead, and wire bonding is performed by thermocompression bonding. The capillary 61 is evacuated when the connection to all the second-stage leads is completed. When a plurality of semiconductor chips are mounted on the lead frame, the series of first and second wire bonding steps described above is performed for each semiconductor chip. After the connection to all the semiconductor chips is completed, the lead frame feed claws 54 and the conveying means 55 are driven to store the lead frame 50 in the magazine 51 again, and the wire bonding to the next lead frame 50 is performed.

【0030】以上のように、この第3の実施形態では、
ワイヤボンダに2組のボンディングヘッド56,57を
設け、マガジン51から搬送されたリードフレーム50
に対し、該ボンディングヘッド56を用いて1段目リー
ドをワイヤボンディングで接続し、該ボンディングヘッ
ド57を用いて2段目リードを接続し、これらが終了し
たリードフレーム50を再びマガジン52に収容する構
成にしている。そのため、第1及び第2の実施形態のよ
うに、ボンディングワイヤ62,63が異なるときでも
2台のワイヤボンダを使用しないので、マガジン51の
移動がなく、生産効率が向上する。その上、ボンディン
グ面の高さや、温度のばらつきもなくすことができの
で、より安定したワイヤボンディングが可能になってい
る。つまり、ボンディング面の高さがばらつくと、ボン
ディングワイヤの高さのばらつきも大きくなって接合性
に差が生じるので、例えば第1の実施形態の半導体装置
を製造する場合には管理が困難であったが、この問題が
解決できるのである。さらに、マガジン51が1個でな
ので、マガジン寸法の誤差による搬送不良も低減でき
る。
As described above, in the third embodiment,
The lead frame 50 conveyed from the magazine 51 is provided with two sets of bonding heads 56 and 57 on the wire bonder.
On the other hand, the bonding head 56 is used to connect the first-stage leads by wire bonding, the bonding head 57 is used to connect the second-stage leads, and the lead frame 50, which has been finished, is housed in the magazine 52 again. It is configured. Therefore, unlike the first and second embodiments, since two wire bonders are not used even when the bonding wires 62 and 63 are different, the magazine 51 does not move and the production efficiency is improved. In addition, since the height of the bonding surface and the variation in temperature can be eliminated, more stable wire bonding is possible. In other words, if the height of the bonding surface varies, the variation in the height of the bonding wire also increases, resulting in a difference in bondability. For example, when manufacturing the semiconductor device of the first embodiment, management is difficult. However, this problem can be solved. Furthermore, since there is only one magazine 51, it is possible to reduce conveyance defects due to errors in magazine dimensions.

【0031】なお、本発明は、上記実施形態に限定され
ず種々の変形が可能である。その変形例としては、例え
ば次のようなものがある。 (1) 第1の実施形態では、金線34に対する金線3
5の線径で可撓性を変えた例を説明したが、金線35の
不純物濃度を高くすることで可撓性を変えてもよい。 (2) 第3の実施形態では、1段目及び2段目リード
の両方を有する半導体装置に適したワイヤボンダを示し
たが、このワイヤボンダでは、1段目リードだけを有す
る半導体装置のワイヤボンディングも行うことができ
る。この場合、ボンディングに要する時間が従来の約半
分にできる。
The present invention is not limited to the above embodiment, and various modifications can be made. The following are examples of such modifications. (1) In the first embodiment, the gold wire 3 with respect to the gold wire 34
Although the flexibility is changed with the wire diameter of 5, the flexibility may be changed by increasing the impurity concentration of the gold wire 35. (2) In the third embodiment, the wire bonder suitable for the semiconductor device having both the first-stage lead and the second-stage lead is shown. However, this wire bonder can also be used for wire-bonding a semiconductor device having only the first-stage lead. It can be carried out. In this case, the time required for bonding can be reduced to about half that of the conventional method.

【0032】[0032]

【発明の効果】以上詳細に説明したように、第1の発明
によれば、第2のボンディングワイヤの不純物濃度を、
第1のボンディングワイヤ不純物濃度よりも高くした
ので、第1及び第2のボンディングワイヤにおける可撓
性に差が生じ、第2のボンディングワイヤが第1のボン
ディングワイヤよりも高い経路を通る。これにより、ワ
イヤーショートが無くなる。
As described above in detail, according to the first invention, the impurity concentration of the second bonding wire is
Having higher than the impurity concentration of the first bonding wire, flexible difference occurs in the first and second bonding wires, a second bonding wire passes through the higher path than the first bonding wires. This eliminates wire shorts.

【0033】[0033]

【0034】第及び第の発明によれば、第1のワイ
ヤボンディン工程と第2のワイヤボンディング工程と
を別けて行うので、第1及び第2の半導体装置における
第1及び第2のボンディングワイヤの接続の管理が容易
にできる。第の発明によれば、第1のボンディングヘ
ッドと第2のボンディングヘッドとを設けたので、第1
及び第2の発明における第1のボンディングワイヤの接
続が第1のボンディングヘッドによって行われ、第2の
ボンディングワイヤの接続が第2のボンディングヘッド
によって行われる。つまり、1台のワイヤボンダによ
り、第1及び第2のボンディングワイヤが接続される。
そのため、マガジンを他のワイヤボンダに移動する必要
が無く、効率的で安定したワイヤボンディングが可能に
なる。
According to the second and third inventions, is performed Separating the first wire Bonn Dinh grayed step and the second wire bonding step, the first and second in the first and second semiconductor device The connection of the bonding wire can be easily managed. According to the fourth invention, since the first bonding head and the second bonding head are provided, the first bonding head is provided.
In the second invention, the first bonding wire is connected by the first bonding head, and the second bonding wire is connected by the second bonding head. That is, one wire bonder connects the first and second bonding wires.
Therefore, it is not necessary to move the magazine to another wire bonder, and efficient and stable wire bonding can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態を示す半導体装置の要
部の斜視図である。
FIG. 1 is a perspective view of a main part of a semiconductor device showing a first embodiment of the present invention.

【図2】従来の半導体装置の一例を示す斜視図である。FIG. 2 is a perspective view showing an example of a conventional semiconductor device.

【図3】従来の半導体装置の他の例を示す図である。FIG. 3 is a diagram showing another example of a conventional semiconductor device.

【図4】従来のワイヤボンダの要部を示す構成図であ
る。
FIG. 4 is a configuration diagram showing a main part of a conventional wire bonder.

【図5】金線の高さを示す図である。FIG. 5 is a diagram showing the height of a gold wire.

【図6】図1中の金線の高さを示す図である。6 is a diagram showing the height of the gold wire in FIG.

【図7】本発明の第2の実施形態を示す半導体装置の要
部の斜視図である。
FIG. 7 is a perspective view of a main part of a semiconductor device showing a second embodiment of the present invention.

【図8】本発明の第3の実施形態を示すワイヤボンダの
要部の構成図である。
FIG. 8 is a configuration diagram of a main part of a wire bonder showing a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

31 半導体チップ 31a 電極パッド 32 1段目リード 33 2段目リード 34,35 金線 40 絶縁タイプ金線 50 リードフレーム 51 マガジン 55 搬送手段 56,57 ボンディングヘッド 58,59 トランスデューサ 60,61 キャピラリ 62,63 ボンディングワイヤ 31 semiconductor chips 31a Electrode pad 32 1st stage lead 33 Second lead 34,35 gold wire 40 Insulation type gold wire 50 lead frame 51 magazine 55 Transporting means 56,57 Bonding head 58, 59 Transducer 60,61 capillaries 62, 63 Bonding wire

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/60

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の電極パッドが表面に露出して配列
された半導体チップと、 前記半導体チップから所定の距離を隔てて配列された複
数の1段目リードと、 前記半導体チップから所定の距離を隔て、前記複数の1
段目リードよりも上方で且つ該複数の1段目リードに対
して交互に配列された複数の2段目リードと、 前記複数のうちの選択された電極パッドと前記各1段目
リードとをそれぞれ接続する第1のボンディングワイヤ
と、 前記複数のうちの選択された電極パッドと前記各2段目
リードとをそれぞれ接続する第2のボンディングワイヤ
と、 前記半導体チップと前記第1及び第2のボンディングワ
イヤと前記1段目及び2段目リードの該半導体チップ側
とを封止する封止部材とを備えた半導体装置において、 前記第2のボンディングワイヤの不純物濃度は、前記第
1のボンディングワイヤの不純物濃度よりも高いことを
特徴とする半導体装置。
1. A semiconductor chip having a plurality of electrode pads exposed and arranged on a surface thereof, a plurality of first-stage leads arranged at a predetermined distance from the semiconductor chip, and a predetermined distance from the semiconductor chip. The plurality of ones
A plurality of second-stage leads which are arranged above the first-stage leads and which are alternately arranged with respect to the plurality of first-stage leads; an electrode pad selected from the plurality of the second-stage leads; and each of the first-stage leads. A first bonding wire connected to each other; a second bonding wire connecting each selected electrode pad of the plurality of electrodes to each of the second-stage leads; the semiconductor chip, the first and second bonding wires; In a semiconductor device including a bonding wire and a sealing member that seals the semiconductor chip side of the first and second leads, the impurity concentration of the second bonding wire is the first bonding wire. The semiconductor device is characterized by having a higher impurity concentration than the above .
【請求項2】 複数の電極パッドが表面に露出して配列
された半導体チップと、前記半導体チップから所定の距
離を隔てて配列された複数の1段目リードと、前記半導
体チップから所定の距離を隔て、前記複数の1段目リー
ドよりも上方で且つ該複数の1段目リードに対して交互
に配列された複数の2段目リードとを有する半導体装置
に対し、前記電極パッドと前記複数の1段目及び2段目
リードをワイヤボンディングにより接続するワイヤボン
ディング方法において、 前記複数のうちの選択された電極パッドと前記各1段目
リードとを第1のボンディングワイヤでそれぞれ接続す
る第1のワイヤボンディング工程と、 前記第1のボンディングワイヤとは径または不純物濃度
が異なる第2のボンディングワイヤで、前記複数のうち
の選択された電極パッドと前記各2段目リードとをそれ
ぞれ接続する第2のワイヤボンディング工程とを、別け
て行うことを特徴とする半導体装置のワイヤボンディン
グ方法。
2. A plurality of electrode pads are exposed and arrayed on the surface.
A fixed semiconductor chip and a predetermined distance from the semiconductor chip.
A plurality of first-stage leads arranged apart from each other;
The plurality of first-stage leads are separated from the body chip by a predetermined distance.
Alternate above the lead and for the multiple first-stage leads
Device having a plurality of second-stage leads arranged in a row
In contrast, the electrode pad and the plurality of first and second stages
Wire bond that connects leads by wire bonding
In the bonding method, a selected electrode pad of the plurality and the first step
Connect the leads with the first bonding wire respectively.
First wire bonding step and the diameter or impurity concentration than said first bonding wire that
A second bonding wire having a different
The selected electrode pad and each of the second stage leads
Separate from the second wire bonding step for connecting each
Wire bonder for semiconductor device
How to go.
【請求項3】 複数の電極パッドが表面に露出して配列
された半導体チップと、前記半導体チップから所定の距
離を隔てて配列された複数の1段目リードと 、前記半導
体チップから所定の距離を隔て、前記複数の1段目リー
ドよりも上方で且つ該複数の1段目リードに対して交互
に配列された複数の2段目リードとを有する半導体装置
に対し、前記電極パッドと前記複数の1段目及び2段目
リードをワイヤボンディングにより接続するワイヤボン
ディング方法において、 前記複数のうちの選択された電極パッドと前記各1段目
リードまたは2段目リードとを第1のボンディングワイ
ヤでそれぞれ接続する第1のワイヤボンディング工程
と、 外周が絶縁体でコーティングされた第2のボンディング
ワイヤで、前記複数のうちの選択された電極パッドと未
接続の前記複数の2段目リードまたは1段目リードとを
それぞれ接続する第2のワイヤボンディング工程とを、
別けて行うことを特徴とする半導体装置のワイヤボンデ
ィング方法。
3. A plurality of electrode pads are exposed and arranged on the surface.
A fixed semiconductor chip and a predetermined distance from the semiconductor chip.
A plurality of first-stage leads arranged apart from each other ;
The plurality of first-stage leads are separated from the body chip by a predetermined distance.
Alternate above the lead and for the multiple first-stage leads
Device having a plurality of second-stage leads arranged in a row
In contrast, the electrode pad and the plurality of first and second stages
Wire bond that connects leads by wire bonding
In the bonding method, a selected electrode pad of the plurality and the first step
Connect the lead or the second stage lead to the first bonding wire.
First wire bonding step for connecting each
And a second bond whose outer periphery is coated with an insulator
The wire is not connected to the selected electrode pad of the plurality.
The plurality of second-stage leads or first-stage leads for connection
The second wire bonding step of connecting each,
Wire bonder for semiconductor device characterized by being performed separately
Swing method.
【請求項4】 複数の電極パッドが表面に露出して配列
された半導体チップと、前記半導体チップから所定の距
離を隔てて配列された複数の1段目リードと、前記半導
体チップから所定の距離を隔て、前記複数の1段目リー
ドよりも上方で且つ該複数の1段目リードに対して交互
に配列された複数の2段目リードとを有する半導体装置
に対し、前記電極パッドと前記複数の1段目リード及び
2段目リードとをワイヤボンディングで接続するワイヤ
ボンダにおいて、 前記半導体チップが上に載置されると共に前記複数の1
段目及び2段目リードが形成されたリードフレームを収
容するマガジンと、 前記リードフレームを前記マガジンから取り出して所定
の位置に搬送し、前記半導体チップに対する前記ワイヤ
ボンディングが終了した後には、該リードフレームを該
所定の位置から搬送して該マガジンに収容する搬送手段
と、 前記1段目リードに接続するための第1のボンディング
ワイヤを蓄える第1のスプールと、 前記2段目リードに接続するための第2のボンディング
ワイヤを蓄える第2のスプールと、 前記所定の位置の左側に配置され、選択された前記電極
パッド及び前記1段目リードに前記第1のスプールから
繰り出された前記第1のボンディングワイヤを順に圧接
する処理を繰り返し、前記複数の1段目リードとそれに
対応する複数の 電極パッドとを接続する第1のボンディ
ングヘッドと、 前記所定の位置の右側に配置され、選択された前記電極
パッド及び前記2段目リードに前記第2のスプールから
繰り出された前記第2のボンディングワイヤを順に圧接
する処理を繰り返し、前記複数の2段目リードとそれに
対応する複数の電極パッドとを接続する第2のボンディ
ングヘッドとを、備えたことを特徴とするワイヤボン
ダ。
4. A plurality of electrode pads are exposed and arrayed on the surface.
A fixed semiconductor chip and a predetermined distance from the semiconductor chip.
A plurality of first-stage leads arranged apart from each other;
The plurality of first-stage leads are separated from the body chip by a predetermined distance.
Alternate above the lead and for the multiple first-stage leads
Device having a plurality of second-stage leads arranged in a row
In contrast, the electrode pad and the plurality of first-stage leads and
Wire that connects to the second stage lead by wire bonding
In the bonder, the semiconductor chip is placed on top of the
Accommodates lead frames with second and second leads
And the lead frame from the magazine
The wire to the semiconductor chip
After the bonding is completed, the lead frame is
Conveying means for conveying from a predetermined position and accommodating in the magazine
And a first bonding for connecting to the first stage lead
A first spool for storing a wire and a second bonding for connecting to the second stage lead
A second spool for storing a wire and the selected electrode disposed to the left of the predetermined position
From the first spool to the pad and the first lead
Pressing the first bonding wire that has been fed out in order
Process is repeated, and the plurality of first-stage leads and
First bondie for connecting a plurality of corresponding electrode pads
Head and the selected electrode disposed on the right side of the predetermined position
From the second spool to the pad and the second lead
Pressing the second bonding wire that has been fed out in order
Repeat the process to
A second bondy that connects with a corresponding plurality of electrode pads
And a wire head.
Da.
JP35475898A 1998-12-14 1998-12-14 Semiconductor device, wire bonding method for the semiconductor device, and wire bonder Expired - Fee Related JP3363812B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35475898A JP3363812B2 (en) 1998-12-14 1998-12-14 Semiconductor device, wire bonding method for the semiconductor device, and wire bonder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35475898A JP3363812B2 (en) 1998-12-14 1998-12-14 Semiconductor device, wire bonding method for the semiconductor device, and wire bonder

Publications (2)

Publication Number Publication Date
JP2000183096A JP2000183096A (en) 2000-06-30
JP3363812B2 true JP3363812B2 (en) 2003-01-08

Family

ID=18439715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35475898A Expired - Fee Related JP3363812B2 (en) 1998-12-14 1998-12-14 Semiconductor device, wire bonding method for the semiconductor device, and wire bonder

Country Status (1)

Country Link
JP (1) JP3363812B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5131812B2 (en) * 2007-02-07 2013-01-30 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2009295866A (en) * 2008-06-06 2009-12-17 Rohm Co Ltd Semiconductor device, and lead frame

Also Published As

Publication number Publication date
JP2000183096A (en) 2000-06-30

Similar Documents

Publication Publication Date Title
US6467672B2 (en) Methods for clamping and wire-bonding the leads of a lead frame one set at a time
US20100255637A1 (en) Stack-type semiconductor device and method of manufacturing the same
US6662993B2 (en) Bondhead lead clamp apparatus
JPH1197619A (en) Semiconductor device, manufacture thereof and mounting thereof
JPH04302164A (en) Semiconductor device
JP3363812B2 (en) Semiconductor device, wire bonding method for the semiconductor device, and wire bonder
US7834463B2 (en) Stack package having pattern die redistribution
JP2003068935A (en) Semiconductor device, lead frame therefor and manufacturing method for the semiconductor device
US7172924B2 (en) Semiconductor device having a semiconductor chip mounted on external terminals and fabrication method thereof
JPH0287637A (en) Semiconductor integrated circuit device and manufacture thereof
JPH0786328A (en) Semiconductor integrated circuit device and manufacture thereof
KR0167457B1 (en) Wire bonding apparatus
JP3241649B2 (en) Semiconductor device manufacturing method and its manufacturing apparatus
JPH02211643A (en) Semiconductor device
JP2002357633A (en) Manufacturing method of semiconductor device, and semiconductor sorting apparatus used therefor
JP3293757B2 (en) Method of manufacturing lead frame assembly for manufacturing semiconductor device
JPH10125710A (en) Wire bonding
JPH06350013A (en) Lead frame, semiconductor device and manufacture of semiconductor device
JP2698452B2 (en) Resin-sealed semiconductor device and method of assembling the same
JP2000012598A (en) Capillary, wire bonding method and apparatus using the same, and manufacture thereof
KR100523914B1 (en) gold ribbon pre-designed wirc bonding tape tape for bonding wire and method for bonding wire with such wire bonding tape
KR100273881B1 (en) Wire bonding method
JPH05299568A (en) Semiconductor device and manufacture thereof
JPH11307572A (en) Method and device for wire bonding and manufacture of semiconductor device
JPS59198744A (en) Resin sealed type semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees