JP3354369B2 - Grid-connected power supply - Google Patents

Grid-connected power supply

Info

Publication number
JP3354369B2
JP3354369B2 JP33605295A JP33605295A JP3354369B2 JP 3354369 B2 JP3354369 B2 JP 3354369B2 JP 33605295 A JP33605295 A JP 33605295A JP 33605295 A JP33605295 A JP 33605295A JP 3354369 B2 JP3354369 B2 JP 3354369B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
power supply
output
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33605295A
Other languages
Japanese (ja)
Other versions
JPH09163610A (en
Inventor
公彦 古川
渉 堀尾
康弘 牧野
正弘 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP33605295A priority Critical patent/JP3354369B2/en
Publication of JPH09163610A publication Critical patent/JPH09163610A/en
Application granted granted Critical
Publication of JP3354369B2 publication Critical patent/JP3354369B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、太陽電池等の直流
電源を、インバータを介して商用電力系統へ連系する系
統連系電源装置に関し、特に、インバータ回路の前段に
昇圧回路を具えた系統連系電源装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system interconnection power supply device for interconnecting a DC power supply such as a solar cell to a commercial power system via an inverter, and more particularly to a system having a booster circuit in front of an inverter circuit. The present invention relates to an interconnection power supply.

【0002】[0002]

【従来の技術】太陽電池等の直流電源から得られる出力
電圧を、インバータにより交流に変換して、商用電力系
統へ供給する系統連系電源装置においては、商用電力系
統へ電力を供給するために必要な電圧を得るために、イ
ンバータに昇圧回路を設ける方式が知られている。
2. Description of the Related Art In a grid-connected power supply device for converting an output voltage obtained from a DC power supply such as a solar cell into AC by an inverter and supplying the AC power to a commercial power system, it is necessary to supply power to the commercial power system. There is known a method of providing a booster circuit in an inverter to obtain a necessary voltage.

【0003】図7は、従来の系統連系電源装置の全体構
成を表わしている。図示の如く、太陽電池(10)から得ら
れる直流の出力電圧は、先ずインバータ(90)の昇圧回路
(20)によって商用電力系統(8)に対して逆潮流可能な高
さまで昇圧され、インバータ(90)のインバータ回路(30)
に供給される。これによって、インバータ回路(30)の入
力電圧は交流に変換され、商用電力系統(8)へ逆潮流さ
れる。又、昇圧回路(20)及びインバータ回路(30)には制
御回路(60)が接続され、該制御回路(60)によって、昇圧
回路(20)及びインバータ回路(30)の動作が制御されてい
る。
FIG. 7 shows the overall configuration of a conventional grid-connected power supply. As shown, the DC output voltage obtained from the solar cell (10) is first supplied to the booster circuit of the inverter (90).
The inverter circuit (30) of the inverter (90) is stepped up to a height that allows reverse power flow to the commercial power system (8) by (20).
Supplied to As a result, the input voltage of the inverter circuit (30) is converted into an alternating current, and the reverse power flows to the commercial power system (8). A control circuit (60) is connected to the booster circuit (20) and the inverter circuit (30), and the operation of the booster circuit (20) and the inverter circuit (30) is controlled by the control circuit (60). .

【0004】図8は一般的な昇圧回路を表わしており、
該昇圧回路は、スイッチング素子SW、コイルL、ダイ
オードD及びコンデンサCによって構成されている。該
昇圧回路は、スイッチング素子SWのオン/オフによっ
て昇圧動作を行ない、その昇圧比Vo/Viはスイッチン
グ素子SWのオン期間に応じて変化する。例えば、図9
に示す如く、スイッチング素子SWのオン期間とオフ期
間が同一のとき、昇圧比が2に設定され、図10に示す
如く、スイッチング素子SWのオン期間がオフ期間の3
倍の長さのとき、昇圧比が4に設定されることとなる。
昇圧動作においてコイルLに流れる電流ILは、図示の
如く、スイッチング素子SWのオン/オフに応じてその
平均値Iaを中心として変動し、昇圧比が増大するにつ
れて、電流ILの最大値Imaxは上昇し、最小値Iminは
低下することになる。ここで、昇圧回路の損失は、スイ
ッチング素子SWやダイオードDに流れる電流が増加す
るにつれて、急激に増大する傾向がある。従って、コイ
ルLに流れる電流ILの最大値Imaxの増大による損失の
上昇分は、最小値Iminの減少による損失の低下分より
も大きくなり、この結果、昇圧比が高いほど昇圧回路全
体の損失は増大することとなる。このことから、昇圧回
路の昇圧比は可能な範囲で低く設定することが、回路の
効率を向上させる上で有効であると言える。
FIG. 8 shows a general booster circuit.
The booster circuit includes a switching element SW, a coil L, a diode D, and a capacitor C. The boosting circuit performs a boosting operation by turning on / off the switching element SW, and the boosting ratio Vo / Vi changes according to the ON period of the switching element SW. For example, FIG.
As shown in FIG. 10, when the on-period and the off-period of the switching element SW are the same, the boosting ratio is set to 2, and as shown in FIG.
When the length is double, the boost ratio is set to 4.
As shown, the current IL flowing through the coil L in the boosting operation fluctuates around its average value Ia in accordance with the on / off of the switching element SW, and as the boosting ratio increases, the maximum value Imax of the current IL increases. However, the minimum value Imin will decrease. Here, the loss of the booster circuit tends to increase sharply as the current flowing through the switching element SW and the diode D increases. Therefore, the increase in loss due to the increase in the maximum value Imax of the current IL flowing through the coil L is larger than the decrease in loss due to the decrease in the minimum value Imin. Will increase. From this, it can be said that setting the boosting ratio of the boosting circuit as low as possible is effective for improving the efficiency of the circuit.

【0005】ところで、昇圧回路で昇圧した電力を商用
電力系統へ逆潮流するには、図11に示す如く、昇圧回
路の出力電圧V1の1/2の値が、系統電圧Vのピーク
値Vpよりも高いことが必要である。仮に、昇圧回路の
出力電圧V1が低下して、図12の如く、その1/2の
値が系統電圧Vのピーク値Vpよりも低くなった場合、
商用電力系統へ流れ込む電流Iの波形は、図示の如く系
統電圧Vのピーク点付近で歪みWが生じ、正弦波に高調
波成分がのった電流波形となる。又、商用電力系統にお
いては、例えば100V用の電源については運用規定で
101±6Vの範囲で系統電圧の変動が許容されてお
り、系統電圧Vのピーク値Vpに多少の変動が伴うのが
通常である。従って、系統電圧のピーク値Vpが上昇し
たときに、前記波形歪みWが発生する虞れが大きい。そ
こで、従来は、図11に示す如く、昇圧回路の昇圧目標
電圧を商用電力系統電圧のピーク値から充分な余裕Vd
(50乃至60V)をもった一定値に設定して、高調波成
分の発生を防止していた。
In order to reversely flow the power boosted by the booster circuit to the commercial power system, as shown in FIG. 11, the output voltage V1 of the booster circuit has a value that is 1/2 of the peak value Vp of the system voltage V. Also need to be high. If the output voltage V1 of the booster circuit decreases and the half value thereof becomes lower than the peak value Vp of the system voltage V as shown in FIG.
The waveform of the current I flowing into the commercial power system has a distortion W near the peak point of the system voltage V as shown in FIG. In a commercial power system, for example, a power supply for 100 V is allowed to fluctuate in system voltage within a range of 101 ± 6 V in an operation regulation, and the peak value Vp of the system voltage V usually has some fluctuation. It is. Therefore, when the peak value Vp of the system voltage rises, there is a great possibility that the waveform distortion W occurs. Therefore, conventionally, as shown in FIG. 11, the boost target voltage of the boost circuit is set to a sufficient margin Vd from the peak value of the commercial power system voltage.
(50 to 60 V) to prevent the generation of harmonic components.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
インバータにおいては、上述の如く昇圧目標電圧が充分
な余裕をもった一定値に設定されていたので、インバー
タ回路の出力電流の波形歪みを抑える上で必要以上に高
い昇圧比が設定されることとなり、これによって昇圧回
路の効率が低下する問題があった。本発明の目的は、系
統電圧の変動に拘わらず、昇圧回路の昇圧目標電圧を常
に最適値に制御することにより、インバータ回路の出力
電流の波形歪みを抑えた上で、従来よりも高い効率が得
られる系統連系電源装置を提供することである。
However, in the conventional inverter, since the boost target voltage is set to a constant value with a sufficient margin as described above, it is necessary to suppress the waveform distortion of the output current of the inverter circuit. As a result, an unnecessarily high boosting ratio is set, which causes a problem that the efficiency of the boosting circuit is reduced. An object of the present invention is to suppress the waveform distortion of the output current of the inverter circuit by always controlling the boost target voltage of the boost circuit to an optimum value irrespective of the fluctuation of the system voltage. An object of the present invention is to provide an obtained system interconnection power supply device.

【0007】[0007]

【課題を解決する為の手段】本発明に係る系統連系電源
装置は、直流電源がインバータを介して商用電力系統に
連系され、インバータには、直流電源の出力電圧を昇圧
する昇圧回路と、昇圧回路の昇圧比を制御する制御回路
と、昇圧回路の出力電圧を交流に変換するインバータ回
路とが設けられている。
According to the present invention, there is provided a grid-connected power supply device in which a DC power supply is connected to a commercial power system via an inverter, and the inverter has a booster circuit for boosting an output voltage of the DC power supply. And a control circuit for controlling a boost ratio of the booster circuit, and an inverter circuit for converting an output voltage of the booster circuit into an alternating current.

【0008】そして、該系統連系電源装置の特徴的構成
は、前記制御回路は、インバータ回路の出力端における
電気的状態量を検出する検出手段と、検出された電気的
状態量に基づいて、インバータ回路の出力電流に含まれ
る高調波成分を一定レベル以下に抑制するための昇圧目
標電圧を作成する信号処理手段と、昇圧回路の出力電圧
を昇圧目標電圧に近づけるよう、昇圧回路の昇圧比を制
御する昇圧制御手段とを具え、前記高調波成分の増加に
伴い前記昇圧目標電圧を増加させるものである。具体的
には、前記電気的状態量は、インバータ回路の出力電
圧、或いはインバータ回路の出力電流である。
[0008] The characteristic configuration of the grid-connected power supply device is characterized in that the control circuit includes a detecting means for detecting an electric state quantity at an output terminal of the inverter circuit and a detected electric state quantity based on the detected electric state quantity. A signal processing means for generating a boost target voltage for suppressing a harmonic component included in an output current of the inverter circuit to a certain level or less, and a boost ratio of the boost circuit so that an output voltage of the boost circuit approaches the boost target voltage. And a boost control means for controlling the boost target voltage as the harmonic component increases. Specifically, the electric state quantity is an output voltage of the inverter circuit or an output current of the inverter circuit.

【0009】上記本発明の系統連系電源装置において
は、インバータ回路の出力電圧、即ち系統電圧を検出す
ることによって、系統電圧が高く、出力電流に波形歪み
の発生する虞れのあるときは、系統電圧に応じた大きさ
に昇圧比を調整することが出来る。従って、インバータ
回路の出力電流の波形に歪みが生じることはない。又、
インバータ回路の出力電流を検出することによって、系
統に流れ込む電流に含まれる高調波成分を直接に検出す
ることが出来、該高調波成分を抑制するように昇圧比を
調整することが可能である。従って、インバータ回路か
らは常に波形歪みのない出力電流が得られる。
In the above system interconnection power supply of the present invention, by detecting the output voltage of the inverter circuit, that is, the system voltage, when the system voltage is high and there is a possibility that waveform distortion may occur in the output current, The boost ratio can be adjusted to a value corresponding to the system voltage. Therefore, no distortion occurs in the waveform of the output current of the inverter circuit. or,
By detecting the output current of the inverter circuit, a harmonic component included in the current flowing into the system can be directly detected, and the boost ratio can be adjusted so as to suppress the harmonic component. Therefore, an output current without waveform distortion is always obtained from the inverter circuit.

【0010】具体的には、前記高調波成分は系統周波数
の2以上の整数倍の周波数成分である。
[0010] Specifically, the harmonic component is a frequency component that is an integral multiple of 2 or more of the system frequency.

【0011】インバータ回路の出力電流の波形が歪むこ
とにより、該出力電流に生じる高調波成分は、系統周波
数の2以上の整数倍の高調波成分である。従って、これ
らの高調波成分を減少させるよう昇圧比を調整すること
によって、効果的に波形の歪みを抑制することが出来
る。
The harmonic component generated in the output current due to the distortion of the waveform of the output current of the inverter circuit is a harmonic component that is an integral multiple of 2 or more of the system frequency. Therefore, waveform distortion can be effectively suppressed by adjusting the boost ratio so as to reduce these harmonic components.

【0012】又、本発明に係る他の系統連系電源装置
は、直流電源がインバータを介して商用電力系統に連系
され、インバータには、直流電源の出力電圧を昇圧する
昇圧回路と、昇圧回路の昇圧比を制御する制御回路と、
昇圧回路の出力電圧を交流に変換するインバータ回路と
が設けられている。
Further, another system interconnection power supply device according to the present invention includes a DC power supply connected to a commercial power system via an inverter, wherein the inverter has a booster circuit for boosting an output voltage of the DC power supply, A control circuit for controlling a boost ratio of the circuit;
And an inverter circuit for converting the output voltage of the booster circuit into an alternating current.

【0013】そして、該系統連系電源装置の特徴的構成
は、昇圧回路の出力電圧を検出する第1電圧検出器と、
インバータ回路の出力電圧を検出する第2電圧検出器と
を具え、前記制御回路は、第1電圧検出器及び第2電圧
検出器の出力信号に基づき、インバータ回路の出力電圧
の大きさに応じた電圧評価値を基準として、該電圧評価
値に対する昇圧回路の出力電圧の比率が所定の一定値と
なるよう、昇圧比を制御する制御手段を具え、前記イン
バータ回路の出力電圧の増加に伴い前記昇圧比を増加さ
せるものである。前記電圧評価値としては、例えば実効
値を採用することが出来る。
[0013] A characteristic configuration of the grid-connected power supply device includes a first voltage detector for detecting an output voltage of the booster circuit;
A second voltage detector for detecting an output voltage of the inverter circuit, wherein the control circuit responds to the magnitude of the output voltage of the inverter circuit based on the output signals of the first voltage detector and the second voltage detector. Control means for controlling a boost ratio so that a ratio of an output voltage of the booster circuit to the voltage evaluation value becomes a predetermined constant value based on the voltage evaluation value; To increase the ratio. As the voltage evaluation value, for example, an effective value can be adopted.

【0014】上記本発明の系統連系電源装置において、
制御回路は、インバータ回路の出力電圧の電圧評価値、
例えば実効値に対する昇圧回路の出力電圧の比率が所定
の一定値となるよう、昇圧比を調整するので、インバー
タ回路の出力電圧の実効値、即ち系統電圧の実効値が昇
圧回路の出力電圧に対して相対的に増大し、出力電流に
波形歪みの発生する虞れのあるときは、昇圧比を上げて
昇圧回路の出力電圧を増大させる。従って、インバータ
回路の出力電流の波形に歪みが生じることはない。
[0014] In the above system interconnection power supply of the present invention,
The control circuit includes a voltage evaluation value of an output voltage of the inverter circuit,
For example, since the boost ratio is adjusted so that the ratio of the output voltage of the booster circuit to the effective value becomes a predetermined constant value, the effective value of the output voltage of the inverter circuit, that is, the effective value of the system voltage is higher than the output voltage of the booster circuit. When there is a possibility that waveform distortion may occur in the output current, the step-up ratio is increased to increase the output voltage of the step-up circuit. Therefore, no distortion occurs in the waveform of the output current of the inverter circuit.

【0015】更に、本発明に係る他の系統連系電源装置
は、直流電源がインバータを介して商用電力系統に連系
され、インバータには、直流電源の出力電圧を昇圧する
昇圧回路と、昇圧回路の昇圧比を制御する制御回路と、
昇圧回路の出力電圧を交流に変換するインバータ回路と
が設けられている。
Further, in another system interconnection power supply device according to the present invention, a DC power supply is connected to a commercial power system via an inverter, and the inverter has a booster circuit for boosting an output voltage of the DC power supply, A control circuit for controlling a boost ratio of the circuit;
And an inverter circuit for converting the output voltage of the booster circuit into an alternating current.

【0016】そして、該系統連系電源装置の特徴的構成
は、インバータ回路の出力電流を検出する電流検出器を
具え、前記制御回路は、電流検出器の出力信号からイン
バータ回路の系統周波数の2以上の整数倍の高調波成分
を抽出する高調波抽出手段と、抽出された高調波成分を
一定レベル以下に抑えるよう、昇圧比を制御する制御手
段とを具え、前記高調波成分の増加に伴い前記昇圧比を
増加させるものである。
A characteristic configuration of the grid-connected power supply device includes a current detector for detecting an output current of the inverter circuit, and the control circuit determines the system frequency of the inverter circuit based on an output signal of the current detector. A harmonic extraction means for extracting a harmonic component of an integral multiple of the above, and a control means for controlling a boost ratio so as to suppress the extracted harmonic component to a certain level or less, with the increase of the harmonic component The boost ratio is increased.

【0017】上記本発明の系統連系電源装置において、
高調波抽出手段は、インバータ回路の出力電流の波形が
歪むことによって生じる系統周波数の2以上の整数倍の
高調波成分を抽出し、制御手段は、これらの高調波成分
を抑制するように昇圧比を調整するので、インバータ回
路からは、常に波形歪みのない出力電流を得ることが出
来る。
In the above grid-connected power supply of the present invention,
Harmonic extraction means extracts harmonic components of an integral multiple of two or more of the system frequency caused by distortion of the waveform of the output current of the inverter circuit, and control means increases the boost ratio so as to suppress these harmonic components. Is adjusted, an output current without waveform distortion can always be obtained from the inverter circuit.

【0018】系統連系電源装置の具体的構成において、
昇圧回路の入力端と出力端は、オン/オフ制御が可能な
スイッチ手段を介して互いに連結され、制御回路は、昇
圧回路の昇圧比が1となる期間に前記スイッチ手段をオ
ンとすると共に、昇圧回路の昇圧動作を停止させる。
In a specific configuration of the system interconnection power supply,
The input terminal and the output terminal of the booster circuit are connected to each other via switch means capable of on / off control, and the control circuit turns on the switch means during a period when the boosting ratio of the booster circuit is 1, and The boosting operation of the booster circuit is stopped.

【0019】上述の如く、昇圧比が1となる期間には、
直流電源からの出力電流が該スイッチ手段を介してイン
バータ回路へ供給されるので、昇圧回路を構成する回路
素子の抵抗等による損失は0となる。
As described above, during the period when the boost ratio becomes 1,
Since the output current from the DC power supply is supplied to the inverter circuit via the switch means, the loss due to the resistance or the like of the circuit element constituting the booster circuit becomes zero.

【0020】[0020]

【発明の効果】本発明の系統連系電源装置によれば、系
統電圧の変動に拘わらず、昇圧回路の昇圧比を、インバ
ータ出力電流に高調波成分が発生しない範囲内で最も低
い最適値に制御することが出来る。これによって、イン
バータ回路の出力電流の波形歪みを抑えた上で、従来よ
りも高い効率が得られる。
According to the grid-connected power supply of the present invention, the boost ratio of the booster circuit is set to the lowest optimum value within a range where no harmonic component is generated in the inverter output current regardless of the fluctuation of the system voltage. Can be controlled. As a result, while suppressing the waveform distortion of the output current of the inverter circuit, higher efficiency than in the related art can be obtained.

【0021】[0021]

【発明の実施の形態】以下、本発明の実施の形態を、3
つの実施例に基づき、図面に沿って具体的に説明する。第1実施例 図1に示す本実施例の系統連系電源装置は、インバータ
(9)を構成するインバータ回路(3)の出力電圧に基づい
て、昇圧回路(2)の昇圧比を制御するものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to FIGS.
A specific description will be given based on one embodiment with reference to the drawings. First Embodiment A grid-connected power supply according to a first embodiment shown in FIG.
The boosting ratio of the boosting circuit (2) is controlled based on the output voltage of the inverter circuit (3) constituting (9).

【0022】図示の如く、太陽電池からなる直流電源
(1)は、インバータ(9)を介して商用電力系統(8)へ連
系されている。インバータ(9)には、直流電源(1)から
得られる直流の出力電圧を商用電力系統(8)に対して逆
潮流可能な高さまで昇圧する昇圧回路(2)と、昇圧回路
(2)の出力電圧を交流に変換して商用電力系統(8)へ供
給するインバータ回路(3)が設けられている。又、イン
バータ回路(3)の前段には昇圧回路(2)の出力電圧を検
出する第1電圧検出器(4)が、後段にはインバータ回路
(3)の出力電圧を検出する第2電圧検出器(41)と出力電
流を検出する電流検出器(5)が接続されると共に、昇圧
回路(2)の前段には直流電源(1)の出力電圧を検出する
第3電圧検出器(42)が接続されている。これら第1、第
2、第3電圧検出器(4)(41)(42)及び電流検出器(5)の
出力端は、制御回路(6)へ接続されている。
As shown in the figure, a DC power supply composed of a solar cell
(1) is connected to a commercial power system (8) via an inverter (9). The inverter (9) includes a booster circuit (2) that boosts a DC output voltage obtained from the DC power supply (1) to a height that allows reverse power flow to the commercial power system (8), and a booster circuit.
An inverter circuit (3) for converting the output voltage of (2) into AC and supplying the AC voltage to the commercial power system (8) is provided. A first voltage detector (4) for detecting the output voltage of the booster circuit (2) is provided upstream of the inverter circuit (3), and an inverter circuit is provided downstream thereof.
A second voltage detector (41) for detecting the output voltage of (3) and a current detector (5) for detecting the output current are connected, and a DC power supply (1) is provided upstream of the booster circuit (2). A third voltage detector (42) for detecting an output voltage is connected. Output terminals of the first, second, and third voltage detectors (4), (41), (42) and the current detector (5) are connected to a control circuit (6).

【0023】制御回路(6)は、電流検出器(5)からの電
流検出信号Iや第2電圧検出器(41)からの第2電圧検出
信号V2等に基づいて、インバータ回路(3)を駆動する
ためのゲート信号を作成し、該ゲート信号をインバータ
回路(3)の各ゲート素子G1、G2、G3、G4へ供給
する。これによって、インバータ回路(3)は昇圧回路
(2)の出力電圧を交流に変換して出力する。
The control circuit (6) controls the inverter circuit (3) based on the current detection signal I from the current detector (5) and the second voltage detection signal V2 from the second voltage detector (41). A gate signal for driving is created, and the gate signal is supplied to each gate element G1, G2, G3, G4 of the inverter circuit (3). As a result, the inverter circuit (3) becomes a booster circuit
The output voltage of (2) is converted into AC and output.

【0024】又、制御回路(6)は、第1及び第2電圧検
出器(4)(41)からの第1及び第2電圧検出信号V1、V2
に基づいて、昇圧回路(2)の昇圧動作を制御するための
スイッチング信号を作成し、該スイッチング信号を昇圧
回路(2)のスイッチング素子SW1へ供給する。これに
よって、昇圧回路(2)は直流電源(1)の出力電圧を昇圧
して出力する。図2は、制御回路(6)において、昇圧回
路(2)の昇圧比制御動作を行なう回路部分の構成を示し
ている。図示の如く、第2電圧検出器(41)から得られる
第2電圧検出信号V2は、先ず、実効値回路(61)に入力
される。実効値回路(61)では、第2電圧検出信号V2に
基づいて、インバータ回路(3)の出力電圧の実効値を表
わす実効値信号V2′が作成され、第1増幅器(62)へ出
力される。該第1増幅器(62)では、実効値信号V2′に
ゲインMが乗算され、昇圧目標電圧信号MV2′が作成
されて、後段へ出力される。ここで、ゲインMは、イン
バータ回路(3)の実効値信号V2′に対して必要最低限
の昇圧目標電圧信号MV2′が得られるよう、例えば、
1.7に設定される。
The control circuit (6) is provided with first and second voltage detection signals V1, V2 from the first and second voltage detectors (4, 41).
, A switching signal for controlling the boosting operation of the booster circuit (2) is generated, and the switching signal is supplied to the switching element SW1 of the booster circuit (2). As a result, the booster circuit (2) boosts and outputs the output voltage of the DC power supply (1). FIG. 2 shows a configuration of a circuit portion of the control circuit (6) that performs a boost ratio control operation of the booster circuit (2). As shown, the second voltage detection signal V2 obtained from the second voltage detector (41) is first input to the effective value circuit (61). In the effective value circuit (61), based on the second voltage detection signal V2, an effective value signal V2 'representing the effective value of the output voltage of the inverter circuit (3) is created and output to the first amplifier (62). . In the first amplifier (62), the effective value signal V2 'is multiplied by the gain M to generate a boost target voltage signal MV2', which is output to the subsequent stage. Here, the gain M is set so that the minimum required boost target voltage signal MV2 'is obtained with respect to the effective value signal V2' of the inverter circuit (3), for example.
Set to 1.7.

【0025】該昇圧目標電圧信号MV2′は、第1電圧
検出器(4)から得られる第1電圧検出信号V1と共に第
1減算器(63)に入力され、第1電圧検出信号V1から昇
圧目標電圧信号MV2′が減算されて原誤差信号Eが作
成され、第2増幅器(64)へ出力される。第2増幅器(64)
では、ゲインNが乗算され、基準誤差信号E′が作成さ
れて、比較器(66)へ出力される。ここで、ゲインNは、
例えば10乃至100に設定される。比較器(66)では、
三角波発生回路(65)によって出力された三角波信号Tと
前記基準誤差信号E′とが比較され、三角波信号Tが基
準誤差信号E′よりも大きい期間にオンとなるスイッチ
ング信号が作成されて、前記スイッチング素子SW1へ
供給される。
The boost target voltage signal MV2 'is input to the first subtractor (63) together with the first voltage detection signal V1 obtained from the first voltage detector (4), and is output from the first voltage detection signal V1 to the boost target signal MV2'. The voltage signal MV2 'is subtracted to generate the original error signal E, which is output to the second amplifier (64). Second amplifier (64)
Is multiplied by the gain N, a reference error signal E 'is created and output to the comparator (66). Here, the gain N is
For example, it is set to 10 to 100. In the comparator (66),
The triangular wave signal T output by the triangular wave generating circuit (65) is compared with the reference error signal E ', and a switching signal that is turned on during a period when the triangular wave signal T is larger than the reference error signal E' is created. It is supplied to the switching element SW1.

【0026】図3(a)(b)は、前記比較器(66)の動作を
表わしたものである。例えば、インバータ回路(3)の出
力電圧、即ち系統電圧が徐々に上昇した場合、同図(a)
の如く前記基準誤差信号E′は徐々に減少する。これに
伴って、スイッチング素子SWのオン期間が徐々に長く
なり、昇圧比が上昇することとなる。逆に、系統電圧が
徐々に低下した場合、基準誤差信号E′は徐々に増大
し、これに伴って、スイッチング素子SWのオン期間が
徐々に短くなり、昇圧比が低下することとなる。又、日
射量の低下等によって直流電源(1)の出力電圧が低下し
た場合には、これによって昇圧回路(2)の出力電圧が低
下するため、基準誤差信号E′は減少する。これに伴っ
て、スイッチング素子SWのオン期間が長くなり、昇圧
比が上昇することになる。逆に、直流電源(1)の出力電
圧が上昇した場合には、昇圧回路(2)の出力電圧が上昇
するため、基準誤差信号E′が増大し、これに伴って、
スイッチング素子SWのオン期間が短くなり、昇圧比が
低下することになる。この結果、昇圧回路(2)の出力電
圧は、常に系統電圧(単相3線式の場合はU相及びV相
の両端電圧)の実効値と一定の比率、本実施例では1.7
の比率となるように調整されることとなる。
FIGS. 3A and 3B show the operation of the comparator (66). For example, when the output voltage of the inverter circuit (3), that is, the system voltage gradually increases, FIG.
As described above, the reference error signal E 'gradually decreases. Accordingly, the ON period of the switching element SW gradually increases, and the step-up ratio increases. Conversely, when the system voltage gradually decreases, the reference error signal E 'gradually increases, and accordingly, the ON period of the switching element SW gradually shortens, and the step-up ratio decreases. Further, when the output voltage of the DC power supply (1) decreases due to a decrease in the amount of solar radiation or the like, the output voltage of the booster circuit (2) decreases due to this, so that the reference error signal E 'decreases. Along with this, the ON period of the switching element SW becomes longer, and the boosting ratio rises. Conversely, when the output voltage of the DC power supply (1) increases, the output voltage of the booster circuit (2) increases, so that the reference error signal E 'increases.
The ON period of the switching element SW is shortened, and the step-up ratio is reduced. As a result, the output voltage of the booster circuit (2) is always a constant ratio to the effective value of the system voltage (the voltage across the U-phase and V-phase in the case of a single-phase three-wire system), which is 1.7 in this embodiment.
Is adjusted so as to satisfy the ratio.

【0027】上述の如く、本実施例によれば、直流電源
(1)の出力電圧や系統電圧が変動した場合、これらの変
動に応じて昇圧回路(2)の昇圧目標電圧が最適調整され
るので、インバータ回路(3)の出力電流の波形に歪みが
生じることはない。
As described above, according to this embodiment, the DC power supply
If the output voltage or the system voltage of (1) fluctuates, the boost target voltage of the booster circuit (2) is optimally adjusted according to these fluctuations, so that the waveform of the output current of the inverter circuit (3) is distorted. Never.

【0028】第2実施例 上記第1実施例においては、インバータ回路(3)の出力
電圧に基づいて、昇圧回路(2)の昇圧比を制御している
のに対し、本実施例の系統連系電源装置は、インバータ
回路(3)の出力電流に基づいて、該昇圧比を制御するも
のであり、昇圧回路(2)及びインバータ回路(3)の構成
及び動作は、図1に示す第1実施例と同一である。
Second Embodiment In the first embodiment, the step-up ratio of the step-up circuit (2) is controlled based on the output voltage of the inverter circuit (3). The system power supply device controls the boosting ratio based on the output current of the inverter circuit (3). The configuration and operation of the boosting circuit (2) and the inverter circuit (3) are the same as those of the first embodiment shown in FIG. This is the same as the embodiment.

【0029】制御回路(6)は、第1電圧検出器(4)から
得られる第1電圧検出信号V1、及び電流検出器(5)か
ら得られる電流検出信号Iに基づいてスイッチング信号
を作成し、該スイッチング信号を昇圧回路(2)のスイッ
チング素子SW1へ供給する。これによって、昇圧回路
(2)の昇圧動作が制御される。図4は、制御回路(6)に
おいて、昇圧回路(2)の昇圧比制御動作を行なう回路部
分の構成を示している。図示の如く、電流検出器(5)に
よって検出された電流検出信号Iは、先ず、バンドパス
フィルタ回路(67)に入力される。バンドパスフィルタ回
路(67)では、高調波成分が抽出され、該高調波成分に応
じた大きさの高調波電流信号Ioが作成されて、後段へ
出力される。ここで、インバータ回路(3)の出力電流に
生じる高調波成分は、系統周波数の2以上の整数倍の高
調波成分であって、この中でも特に3以上の奇数倍の高
調波成分が大きくなる。又、該高調波成分は、その周波
数が上がるほどレベルが低下し、系統周波数の3倍及び
5倍の高調波成分が支配的である。従って、バンドパス
フィルタ回路(67)は、系統周波数が60Hzのとき、図
5(a)の如く180Hzの成分のみを通過させるバンド
パスフィルタ(72)によって、或いは、同図(b)の如く1
80Hzの成分を通過させるバンドパスフィルタ(73)と
300Hzの成分を通過させるバンドパスフィルタ(74)
を並列に接続して構成することが出来る。この様にして
作成された高調波電流信号Ioは、図4に示す実効値回
路(68)に入力され、その実効値を表わす高調波実効値信
号Io′が作成されて、第2減算器(69)へ出力される。
The control circuit (6) generates a switching signal based on the first voltage detection signal V1 obtained from the first voltage detector (4) and the current detection signal I obtained from the current detector (5). The switching signal is supplied to the switching element SW1 of the booster circuit (2). This allows the booster circuit
The boosting operation of (2) is controlled. FIG. 4 shows a configuration of a circuit portion in the control circuit (6) for performing a boost ratio control operation of the boost circuit (2). As shown, the current detection signal I detected by the current detector (5) is first input to the band-pass filter circuit (67). In the band-pass filter circuit (67), a harmonic component is extracted, a harmonic current signal Io having a magnitude corresponding to the harmonic component is created, and output to a subsequent stage. Here, the harmonic component generated in the output current of the inverter circuit (3) is a harmonic component of an integral multiple of 2 or more of the system frequency, and among these, a harmonic component of an odd multiple of 3 or more is particularly large. The level of the harmonic component decreases as the frequency increases, and the harmonic components three and five times the system frequency are dominant. Therefore, when the system frequency is 60 Hz, the band-pass filter circuit (67) is provided by a band-pass filter (72) that passes only the component of 180 Hz as shown in FIG.
A band-pass filter (73) that passes a component of 80 Hz and a band-pass filter (74) that passes a component of 300 Hz
Can be connected in parallel. The harmonic current signal Io created in this manner is input to an effective value circuit (68) shown in FIG. 4, and a harmonic effective value signal Io 'representing the effective value is created, and the second subtractor ( 69).

【0030】第2減算器(69)では、前記高調波実効値信
号Io′から高調波抑制目標値Irefが減算され、信号
(Io′−Iref)が作成されて、第3増幅器(70)へ出力さ
れる。ここで、高調波抑制目標値Irefは、インバータ
(9)の定格電流値の1乃至2%の値に設定される。第3
増幅器(70)では、信号(Io′−Iref)にゲインGが乗算
され、信号[G(Io′−Iref)]が作成されて、後段へ
出力される。
In a second subtracter (69), a harmonic suppression target value Iref is subtracted from the harmonic effective value signal Io '.
(Io'-Iref) is created and output to the third amplifier (70). Here, the harmonic suppression target value Iref is
It is set to a value of 1 to 2% of the rated current value of (9). Third
In the amplifier (70), the signal (Io'-Iref) is multiplied by the gain G to generate a signal [G (Io'-Iref)], which is output to the subsequent stage.

【0031】該信号[G(Io′−Iref)]は、昇圧目標
基準電圧値Vrefと共に加算器(71)に入力され、これら
が加算されて、昇圧目標電圧信号[G(Io′−Iref)+
Vref]が作成され、後段へ出力される。ここで、昇圧
目標基準電圧値Vrefは、例えば350V程度に設定さ
れる。
The signal [G (Io'-Iref)] is input to an adder (71) together with a boost target reference voltage value Vref, and these are added to generate a boost target voltage signal [G (Io'-Iref)]. +
Vref] is generated and output to the subsequent stage. Here, the boost target reference voltage value Vref is set to, for example, about 350V.

【0032】該昇圧目標電圧信号[G(Io′−Iref)+
Vref]は、第1電圧検出器(4)によって検出された第
1電圧検出信号V1と共に第1減算器(63)に入力され、
第1電圧検出信号V1から昇圧目標電圧信号[G(Io′
−Iref)+Vref]が減算されて原誤差信号Eが作成さ
れ、第2増幅器(64)へ出力される。第2増幅器(64)で
は、ゲインNが乗算され、基準誤差信号E′が作成され
て、比較器(66)へ出力される。比較器(66)では、三角波
発生回路(65)によって出力された三角波信号Tと前記基
準誤差信号E′が比較され、三角波信号Tが基準誤差信
号E′よりも大きい期間にオンとなるスイッチング信号
が作成されて、前記スイッチング素子SW1へ供給され
る。尚、比較器(66)の動作は上記第1実施例と同様であ
る。
The boost target voltage signal [G (Io'-Iref) +
Vref] is input to the first subtractor (63) together with the first voltage detection signal V1 detected by the first voltage detector (4),
From the first voltage detection signal V1, the boost target voltage signal [G (Io '
−Iref) + Vref] is subtracted to generate an original error signal E, which is output to the second amplifier (64). In the second amplifier (64), the gain N is multiplied to generate a reference error signal E ', which is output to the comparator (66). In the comparator (66), the triangular wave signal T output by the triangular wave generation circuit (65) is compared with the reference error signal E ', and a switching signal that is turned on during a period when the triangular wave signal T is larger than the reference error signal E'. Is generated and supplied to the switching element SW1. The operation of the comparator (66) is the same as that of the first embodiment.

【0033】上述の如く、本実施例においては、インバ
ータ回路の出力電流の波形が歪むことによって生じる高
調波成分を減少させるように、昇圧目標電圧が最適調整
されるので、インバータ回路からは常に波形歪みのない
出力電流を得ることが出来る。
As described above, in the present embodiment, the boost target voltage is optimally adjusted so as to reduce the harmonic components generated by the distortion of the output current waveform of the inverter circuit. An output current without distortion can be obtained.

【0034】又、上記第1及び第2実施例によれば、直
流電源(1)の出力電圧や系統電圧の変動に拘わらず、昇
圧回路(2)の昇圧比が、インバータ出力電流に高調波成
分の発生しない範囲内で最も低い値に設定されるので、
従来よりも高い効率が得られる。
Further, according to the first and second embodiments, the boost ratio of the booster circuit (2) increases the harmonics of the output current of the inverter irrespective of the fluctuation of the output voltage of the DC power supply (1) or the system voltage. Since it is set to the lowest value within the range where no component occurs,
Higher efficiency than before can be obtained.

【0035】第3実施例 図6に示す本実施例の系統連系電源装置は、上記第1及
び第2実施例と同一構成の昇圧回路(2)及びインバータ
回路(3)を具えると共に、昇圧回路(2)を構成している
第1コンデンサC1のプラス側の端子と第2コンデンサ
C2のプラス側の端子とが、オン/オフスイッチSWoを
介して互いに連結され、コイルL1及びダイオードD1を
迂回する信号経路が形成されている。該オン/オフスイ
ッチSWoには、制御回路(6)からオン/オフ制御信号
が供給される。
Third Embodiment A system interconnection power supply of this embodiment shown in FIG. 6 includes a booster circuit (2) and an inverter circuit (3) having the same configurations as those of the first and second embodiments. The positive terminal of the first capacitor C1 and the positive terminal of the second capacitor C2, which constitute the booster circuit (2), are connected to each other via an on / off switch SWo to connect the coil L1 and the diode D1. A bypass signal path is formed. An on / off control signal is supplied from the control circuit (6) to the on / off switch SWo.

【0036】制御回路(6)は、上記第1実施例或いは第
2実施例と同一の昇圧比制御機能を有すると共に、コイ
ルL1及びダイオードD1の抵抗等による損失を低減させ
るための新たな機能を有している。即ち、制御回路(6)
は、昇圧比制御過程において、第3電圧検出器(42)から
得られる第3電圧検出信号V3と前述の昇圧目標電圧と
を比較し、両者の値が同一若しくは昇圧目標電圧の方が
小さい場合、即ち昇圧比が1以下となるときは、スイッ
チング素子SW1のスイッチング動作を停止させると共
に、オン/オフスイッチSWoをオンとする。又、前記
両者の値が異なり昇圧比が1を越えるときは、スイッチ
ング素子SW1のスイッチング動作を開始させると共
に、オン/オフスイッチSWoをオフとする。
The control circuit (6) has the same step-up ratio control function as in the first embodiment or the second embodiment, and also has a new function for reducing losses due to the resistance of the coil L1 and the diode D1. Have. That is, the control circuit (6)
Compares the third voltage detection signal V3 obtained from the third voltage detector (42) with the above-mentioned step-up target voltage in the step-up ratio control process, and determines whether the two values are the same or the step-up target voltage is smaller. That is, when the boosting ratio becomes 1 or less, the switching operation of the switching element SW1 is stopped, and the on / off switch SWo is turned on. If the two values are different and the boost ratio exceeds 1, the switching operation of the switching element SW1 is started and the on / off switch SWo is turned off.

【0037】これによって、前記昇圧比が1以下となる
べき期間には、直流電源(1)の出力電流がオン/オフス
イッチSWoを経てインバータ回路(3)へ直接に供給さ
れることになる。従って、この期間においては、コイル
L1及びダイオードD1の抵抗等による損失は0となる。
又、昇圧比が1を越えて設定されるときには、上記第1
実施例或いは第2実施例と同様に最適な昇圧目標電圧が
作成されて、インバータ回路(3)の出力電流の波形歪み
が抑制される。
As a result, during the period when the boost ratio should be 1 or less, the output current of the DC power supply (1) is supplied directly to the inverter circuit (3) via the on / off switch SWo. Therefore, during this period, the loss due to the resistance of the coil L1 and the diode D1 becomes zero.
When the boost ratio is set to be more than 1, the first
In the same manner as in the embodiment or the second embodiment, an optimal boost target voltage is created, and the waveform distortion of the output current of the inverter circuit (3) is suppressed.

【0038】上記実施の形態の説明は、本発明を説明す
るためのものであって、特許請求の範囲に記載の発明を
限定し、或は範囲を減縮する様に解すべきではない。
又、本発明の各部構成は上記実施の形態に限らず、特許
請求の範囲に記載の技術的範囲内で種々の変形が可能で
あることは勿論である。
The description of the above embodiments is for the purpose of illustrating the present invention, and should not be construed as limiting the invention described in the claims or reducing the scope thereof.
In addition, the configuration of each part of the present invention is not limited to the above-described embodiment, and it goes without saying that various modifications can be made within the technical scope described in the claims.

【0039】例えば、図4に示す第2実施例において、
加算器(71)には、昇圧目標基準電圧値Vrefに替えて、
図2に示す第1実施例の第1増幅器(62)にて作成される
昇圧目標電圧信号MV2′を入力することも可能であ
る。又、第2実施例における高調波成分の抽出は、ハー
ドウエアのバンドパスフィルタ回路(67)に限らず、マイ
クロコンピュータのソフトウエアによって行なうことも
可能である。更に、第3実施例におけるオン/オフスイ
ッチSWoのオン/オフ制御は、ハードウエアの制御回
路(6)に限らず、マイクロコンピュータのソフトウエア
によって行なうことが出来る。
For example, in the second embodiment shown in FIG.
In the adder (71), instead of the boost target reference voltage value Vref,
It is also possible to input the boost target voltage signal MV2 'generated by the first amplifier (62) of the first embodiment shown in FIG. Further, the extraction of the harmonic component in the second embodiment is not limited to the band pass filter circuit (67) of hardware, but can be performed by software of a microcomputer. Further, the on / off control of the on / off switch SWo in the third embodiment can be performed not only by the hardware control circuit (6) but also by the software of the microcomputer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の系統連系電源装置の全体構成を表わす
図である。
FIG. 1 is a diagram illustrating an overall configuration of a system interconnection power supply device according to the present invention.

【図2】第1実施例の制御回路において、昇圧回路の昇
圧比制御動作を行なう回路部分の構成を表わすブロック
図である。
FIG. 2 is a block diagram illustrating a configuration of a circuit portion that performs a boosting ratio control operation of a boosting circuit in the control circuit of the first embodiment.

【図3】昇圧回路に設けられたスイッチング素子のオン
/オフ制御の原理を説明する波形図である。
FIG. 3 is a waveform diagram illustrating the principle of on / off control of a switching element provided in a booster circuit.

【図4】第2実施例の制御回路において、昇圧回路の昇
圧比制御動作を行なう回路部分の構成を表わすブロック
図である。
FIG. 4 is a block diagram showing a configuration of a circuit portion for performing a boost ratio control operation of a boost circuit in a control circuit of a second embodiment.

【図5】第2実施例におけるバンドパスフィルタ回路の
2つの構成例を表わすブロック図である。
FIG. 5 is a block diagram illustrating two configuration examples of a bandpass filter circuit according to a second embodiment.

【図6】第3実施例の系統連系電源装置の全体構成を表
わす図である。
FIG. 6 is a diagram illustrating an overall configuration of a system interconnection power supply device according to a third embodiment.

【図7】従来の系統連系電源装置の全体構成を表わすブ
ロック図である。
FIG. 7 is a block diagram illustrating an entire configuration of a conventional grid-connected power supply device.

【図8】一般的な昇圧回路を表わす図である。FIG. 8 is a diagram showing a general boosting circuit.

【図9】上記昇圧回路において、昇圧比が2に設定され
た場合にコイルに流れる電流の変化とスイッチング素子
のオン/オフ状態を表わす図である。
FIG. 9 is a diagram illustrating a change in a current flowing through a coil and an on / off state of a switching element when a boost ratio is set to 2 in the booster circuit.

【図10】昇圧比が4に設定された場合の同上の図であ
る。
FIG. 10 is the same drawing when the boost ratio is set to 4;

【図11】昇圧回路の出力電圧が系統電圧のピーク値に
比べて充分に大きい場合に、商用電力系統へ流れ込む電
流の波形を表わす図である。
FIG. 11 is a diagram illustrating a waveform of a current flowing into a commercial power system when an output voltage of a booster circuit is sufficiently higher than a peak value of a system voltage.

【図12】昇圧回路の出力電圧が低下した場合の同上の
図である。
FIG. 12 is a diagram illustrating the same as above when the output voltage of the booster circuit is reduced.

【符号の説明】[Explanation of symbols]

(1) 直流電源 (2) 昇圧回路 (3) インバータ回路 (4) 第1電圧検出器 (41) 第2電圧検出器 (5) 電流検出器 (6) 制御回路 (8) 商用電力系統 SW1 スイッチング素子 SWo オン/オフスイッチ (1) DC power supply (2) Boost circuit (3) Inverter circuit (4) First voltage detector (41) Second voltage detector (5) Current detector (6) Control circuit (8) Commercial power system SW1 switching Element SWo ON / OFF switch

フロントページの続き (72)発明者 前川 正弘 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 (56)参考文献 特開 平6−332554(JP,A) 特開 昭62−200413(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02J 3/00 - 5/00 H02M 7/48 Continuation of the front page (72) Inventor Masahiro Maekawa 2-5-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (56) References JP-A-6-332554 (JP, A) JP-A-62- 200413 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H02J 3/00-5/00 H02M 7/48

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電源がインバータを介して商用電力
系統に連系され、前記インバータには、前記直流電源の
出力電圧を昇圧する昇圧回路と、前記昇圧回路の昇圧比
を制御する制御回路と、前記昇圧回路の出力電圧を交流
に変換するインバータ回路とが設けられた系統連系電源
装置において、 前記制御回路は、前記インバータ回路の出力端における
電気的状態量を検出する検出手段と、検出された電気的
状態量に基づいて、前記インバータ回路の出力電流に含
まれる高調波成分を一定レベル以下に抑制するための昇
圧目標電圧を作成する信号処理手段と、前記昇圧回路の
出力電圧を前記昇圧目標電圧に近づけるよう、前記昇圧
回路の昇圧比を制御する昇圧制御手段とを有し、前記高
調波成分の増加に伴い前記昇圧目標電圧を増加させる
とを特徴とする系統連系電源装置。
1. A DC power source is interconnection to the commercial power system through an inverter, the inverter includes a booster circuit for boosting an output voltage of the DC power supply, a control circuit for controlling the boosting ratio of the boosting circuit in the grid interconnection power supply and the inverter circuit is provided for converting the AC output voltage of the booster circuit, wherein the control circuit includes a detection means for detecting an electrical quantity of state at the output of the inverter circuit, detects based on the electric state quantity is, a signal processing means for generating a boost target voltage for suppressing the harmonic components included in the output current of the inverter circuit at a constant level or less, the output voltage of the booster circuit and the as close to boost target voltage, and a boost control means for controlling a boosting ratio of said booster circuit, the high
A grid-connected power supply device characterized in that the boost target voltage is increased with an increase in a harmonic component .
【請求項2】 前記電気的状態量は前記インバータ回路
の出力電圧である請求項1に記載の系統連系電源装置。
2. The grid-connected power supply according to claim 1, wherein said electric state quantity is an output voltage of said inverter circuit.
【請求項3】 前記電気的状態量は前記インバータ回路
の出力電流である請求項1に記載の系統連系電源装置。
3. A system interconnection power supply device according to claim 1 wherein the electrical state variable is an output current of the inverter circuit.
【請求項4】 前記高調波成分は系統周波数の2以上の
整数倍の周波数成分である請求項1乃至請求項3の何れ
かに記載の系統連系電源装置。
4. The grid-connected power supply according to claim 1, wherein the harmonic component is a frequency component that is an integral multiple of two or more of a system frequency.
【請求項5】 直流電源がインバータを介して商用電力
系統に連系され、前記インバータには、前記直流電源の
出力電圧を昇圧する昇圧回路と、前記昇圧回路の昇圧比
を制御する制御回路と、前記昇圧回路の出力電圧を交流
に変換するインバータ回路とが設けられた系統連系電源
装置において、前記 昇圧回路の出力電圧を検出する第1電圧検出器と、
前記インバータ回路の出力電圧を検出する第2電圧検出
器とを具え、前記 制御回路は、前記第1電圧検出器及び第2電圧検出
器の出力信号に基づき、前記インバータ回路の出力電圧
の大きさに応じた電圧評価値を基準として、該電圧評価
値に対する前記昇圧回路の出力電圧の比率が所定の一定
値となるよう、昇圧比を制御する制御手段を有し、前記
インバータ回路の出力電圧の増加に伴い前記昇圧比を増
加させることを特徴とする系統連系電源装置。
5. A DC power supply is interconnection to the commercial power system through an inverter, the inverter includes a booster circuit for boosting an output voltage of the DC power supply, a control circuit for controlling the boosting ratio of the boosting circuit in the grid interconnection power supply and the inverter circuit is provided for converting the AC output voltage of the booster circuit, a first voltage detector for detecting an output voltage of the booster circuit,
The size of said second voltage detector comprises detecting an output voltage of the inverter circuit, said control circuit based on the output signal of the first voltage detector and the second voltage detector, the output voltage of the inverter circuit based on the voltage evaluation value corresponding to, as the ratio of the output voltage of the booster circuit to said voltage evaluation value becomes a predetermined constant value, and a control means for controlling the step-up ratio, the
The boost ratio increases as the output voltage of the inverter circuit increases.
A grid-connected power supply device characterized by being added .
【請求項6】 前記制御回路の制御手段は、前記第2電
圧検出器の出力信号に基づいて前記インバータ回路の出
力電圧の電圧評価値を算出する第1演算手段と、算出さ
れた前記電圧評価値に前記所定の一定値を乗算して前記
昇圧目標電圧を作成する第2演算手段と、前記第1電圧
検出器の出力信号から前記昇圧目標電圧を減算して誤差
信号を作成する第3演算手段と、前記誤差信号が減少す
る方向に昇圧比を変化させる昇圧比調整手段とを具えて
いる請求項5に記載の系統連系電源装置。
Control means wherein said control circuit includes: a first calculating means for calculating a voltage evaluation value of the output voltage of the inverter circuit based on an output signal of said second voltage detector, said voltage rating calculated creating a second calculating means for creating the <br/> boost target voltage by multiplying the predetermined constant value to the value, an error signal by subtracting the boost target voltage from the output signal of the first voltage detector 6. The system interconnection power supply device according to claim 5, further comprising: a third calculating means for performing the operation; and a boosting ratio adjusting means for changing a boosting ratio in a direction in which the error signal decreases.
【請求項7】 直流電源がインバータを介して商用電力
系統に連系され、前記インバータには、前記直流電源の
出力電圧を昇圧する昇圧回路と、前記昇圧回路の昇圧比
を制御する制御回路と、前記昇圧回路の出力電圧を交流
に変換するインバータ回路とが設けられた系統連系電源
装置において、前記 インバータ回路の出力電流を検出する電流検出器を
具え、 前記制御回路は、前記電流検出器の出力信号から前記
ンバータ回路の系統周波数の2以上の整数倍の高調波成
分を抽出する高調波抽出手段と、抽出された前記高調波
成分を一定レベル以下に抑えるよう、前記昇圧比を制御
する制御手段とを有し、前記高調波成分の増加に伴い
昇圧比を増加させることを特徴とする系統連系電源装
置。
7. DC power is interconnection to the commercial power system through an inverter, the inverter includes a booster circuit for boosting an output voltage of the DC power supply, a control circuit for controlling the boosting ratio of the boosting circuit in the grid interconnection power supply and the inverter circuit is provided for converting the AC output voltage of the booster circuit, comprising a current detector for detecting an output current of the inverter circuit, the control circuit, said current detector a harmonic extraction unit from the output signal for extracting two or more integral multiple of the harmonic components of the system frequency of the i <br/> inverter circuit, so as to suppress the extracted the harmonic component below a predetermined level, the and control means for controlling the step-up ratio, before with the increase of the harmonic component
System interconnection power supply apparatus characterized by increasing the serial step-up ratio.
【請求項8】 前記制御回路は、前記昇圧回路の出力電
圧を検出する電圧検出器を具え、前記制御手段は、前記
高調波抽出手段の出力信号の大きさに応じた信号評価値
を算出する第1演算手段と、算出された信号評価値に所
定の演算を施して該信号評価値に応じた大きさの前記
圧目標電圧を作成する第2演算手段と、前記電圧検出器
の出力信号から前記昇圧目標電圧を減算して誤差信号を
作成する第3演算手段と、前記誤差信号が減少する方向
前記昇圧比を変化させる昇圧比調整手段とを具えてい
る請求項7に記載の系統連系電源装置。
Wherein said control circuit comprises a voltage detector for detecting an output voltage of the booster circuit, wherein, the signal evaluation according to the magnitude of the output signal of the <br/> harmonic extracting means a first calculating means for calculating a value, and a second arithmetic means for generating said temperature <br/> pressure target voltage having a magnitude corresponding to the signal evaluation value by applying a predetermined arithmetic operation to calculate the signal evaluation value , comprises a third arithmetic means for creating an error signal by subtracting the boost target voltage from the output signal of the voltage detector, and a step-up ratio adjusting means for the error signal alters the step-up ratio in a direction to decrease The grid-connected power supply according to claim 7.
【請求項9】 前記昇圧回路の入力端と出力端は、オン
/オフ制御が可能なスイッチ手段を介して互いに連結さ
れ、前記制御回路は、前記昇圧回路の昇圧比が1となる
期間に前記スイッチ手段をオンとすると共に、前記昇圧
回路の昇圧動作を停止させる請求項1乃至請求項8の何
れかに記載の系統連系電源装置。
9. input and the output of the boosting circuit is connected to each other via a switch means capable of ON / OFF control, wherein the control circuit, the on period during which the step-up ratio of the step-up circuit becomes 1 9. The system interconnection power supply device according to claim 1, wherein the switch means is turned on and the boosting operation of the booster circuit is stopped.
JP33605295A 1995-11-29 1995-11-29 Grid-connected power supply Expired - Fee Related JP3354369B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33605295A JP3354369B2 (en) 1995-11-29 1995-11-29 Grid-connected power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33605295A JP3354369B2 (en) 1995-11-29 1995-11-29 Grid-connected power supply

Publications (2)

Publication Number Publication Date
JPH09163610A JPH09163610A (en) 1997-06-20
JP3354369B2 true JP3354369B2 (en) 2002-12-09

Family

ID=18295212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33605295A Expired - Fee Related JP3354369B2 (en) 1995-11-29 1995-11-29 Grid-connected power supply

Country Status (1)

Country Link
JP (1) JP3354369B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5002082B1 (en) * 2012-03-29 2012-08-15 東芝Itコントロールシステム株式会社 System interconnection power supply control device and system interconnection power supply device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744679B2 (en) * 1998-03-30 2006-02-15 三洋電機株式会社 Solar power plant
US7733069B2 (en) 2000-09-29 2010-06-08 Canon Kabushiki Kaisha Power converting apparatus and power generating apparatus
JP5359065B2 (en) * 2008-06-30 2013-12-04 タイガー魔法瓶株式会社 Electric rice cooker
JP5568954B2 (en) * 2009-10-29 2014-08-13 株式会社ノーリツ Inverter
JP5903636B2 (en) * 2010-02-26 2016-04-13 パナソニックIpマネジメント株式会社 Power conversion device, grid interconnection device, and grid interconnection system
JP5987410B2 (en) * 2012-03-29 2016-09-07 日立金属株式会社 Motor drive device
JP6158476B2 (en) * 2012-04-20 2017-07-05 株式会社日立製作所 Power converter for photovoltaic power generation
JP5598513B2 (en) 2012-08-29 2014-10-01 株式会社村田製作所 Power system interconnection inverter device
JP5626293B2 (en) 2012-08-29 2014-11-19 株式会社村田製作所 Inverter device
US9059793B2 (en) * 2013-01-28 2015-06-16 Qualcomm Incorporated Noise shaping for switching circuitry

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5002082B1 (en) * 2012-03-29 2012-08-15 東芝Itコントロールシステム株式会社 System interconnection power supply control device and system interconnection power supply device
JP2013208032A (en) * 2012-03-29 2013-10-07 Toshiba It & Control Systems Corp Control device of system-linkage power supply device, and system-linkage power supply device

Also Published As

Publication number Publication date
JPH09163610A (en) 1997-06-20

Similar Documents

Publication Publication Date Title
US6058035A (en) Method and apparatus for supplying AC power to commercial power line by using sunlight
KR100763135B1 (en) Photovoltaic power generation system and control method thereof
JP3589086B2 (en) Power supply
JP6031609B2 (en) Control device for inverter for photovoltaic power generation
JP3354369B2 (en) Grid-connected power supply
JPH0546265A (en) Controller of inverter for solar power generation
CN112054658A (en) Control method and control circuit of switching power supply circuit and switching power supply
JP2008278723A (en) System interconnection inverter of fuel cell
JP3406512B2 (en) Control method and control device for inverter device
JP3428869B2 (en) Fuel cell output fluctuation compensation method
JP3591244B2 (en) Grid connection equipment
JP2001069748A (en) Power factor improving circuit
JPH0984333A (en) Step-up circuit and solar cell generator using the same
JP3311424B2 (en) Power control method and power control device for photovoltaic power generation system
JP3541887B2 (en) Power converter
JP5950970B2 (en) Power converter
JPH10174477A (en) Motor drive and air-conditioner employing it
JP2990867B2 (en) Forward converter
JP5294908B2 (en) Power converter
JP5528730B2 (en) Power converter
CN115244839B (en) Method for operating an inverter and inverter for carrying out the method
JP3367737B2 (en) Control device for grid-connected inverter
JP2005006383A (en) System interconnection inverter apparatus and its controlling method
JP2003032897A (en) Solar generator
CN214337787U (en) Control circuit of switching power supply circuit and switching power supply

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070927

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130927

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees