JP3344319B2 - Demand assignment multiplexing apparatus and control method thereof - Google Patents

Demand assignment multiplexing apparatus and control method thereof

Info

Publication number
JP3344319B2
JP3344319B2 JP15272998A JP15272998A JP3344319B2 JP 3344319 B2 JP3344319 B2 JP 3344319B2 JP 15272998 A JP15272998 A JP 15272998A JP 15272998 A JP15272998 A JP 15272998A JP 3344319 B2 JP3344319 B2 JP 3344319B2
Authority
JP
Japan
Prior art keywords
demand
transmission
band
clock
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15272998A
Other languages
Japanese (ja)
Other versions
JPH11346213A (en
Inventor
慶則 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15272998A priority Critical patent/JP3344319B2/en
Publication of JPH11346213A publication Critical patent/JPH11346213A/en
Application granted granted Critical
Publication of JP3344319B2 publication Critical patent/JP3344319B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はデマンドアサイン多
重化装置とその制御方法に係わり、特に、高速デジタル
専用線を固定帯域とオンデマンド帯域とフレームリレー
帯域とに分割し、デマンドチャンネルの呼の発生有無に
応じてフレームリレー帯域をダイナミックに可変させる
デマンドアサイン多重化装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a demand assignment multiplexing apparatus and a control method therefor, and more particularly, to dividing a high-speed digital leased line into a fixed band, an on-demand band, and a frame relay band to generate a demand channel call. The present invention relates to a demand assignment multiplexing device that dynamically changes a frame relay band according to presence or absence.

【0002】[0002]

【従来の技術】従来のデマンドアサイン多重化装置とし
ては、例えば特願平09−3550号がある。上記に出
願されたデマンドアサイン多重化装置の可変クロック発
生回路は、一般的に自局装置と対局装置においてデマン
ド発生状態に応じてCPUがフレームリレー速度を算出
し、自局と対局間で伝送路上の制御ビットを介してフレ
ームリレー速度を伝送し、その設定速度に応じたクロッ
クを生成して通信を行うものである。
2. Description of the Related Art As a conventional demand assignment multiplexing apparatus, there is Japanese Patent Application No. 09-3550. Generally, the variable clock generation circuit of the demand assigning multiplexing device of the present invention calculates the frame relay speed according to the demand generation state in the local station device and the remote device, and transmits the frame relay speed between the local station and the remote station on the transmission path. The frame relay speed is transmitted via the control bits of the above, and a clock corresponding to the set speed is generated for communication.

【0003】しかし、上記した従来技術には、次のよう
な問題点があった。第一の問題点は、デマンド処理の速
度がCPUの性能に依存することである。その理由は、
CPUはデマンドチャンネルの呼の監視、デマンド情報
レジスタの設定及びフレームリレー速度の算出などの処
理を行っており、デマンドが集中した場合は過負荷とな
ることがあるためである。
However, the above-mentioned prior art has the following problems. The first problem is that the speed of the demand processing depends on the performance of the CPU. The reason is,
This is because the CPU monitors the demand channel call, sets the demand information register, and calculates the frame relay speed. If the demand is concentrated, the CPU may be overloaded.

【0004】第二の問題点は伝送路の使用効率が悪くな
ることである。その理由は、フレームリレー速度の情報
を相手局に伝送するために伝送路上の帯域に制御ビット
を割り当てる必要があるためである。第三の問題点は、
回路規模が大きくなることである。その理由は、フレー
ムリレー速度を設定するためのレジスタが必要となり、
さらに設定されたフレームリレー速度からクロックパル
スを生成する回路が必要となるためである。
[0004] The second problem is that the use efficiency of the transmission path is deteriorated. The reason is that it is necessary to assign control bits to a band on a transmission path in order to transmit frame relay speed information to a partner station. The third problem is that
This is to increase the circuit scale. The reason is that a register is needed to set the frame relay speed,
Further, a circuit for generating a clock pulse from the set frame relay speed is required.

【0005】[0005]

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、CPUの負荷を軽
減すると共に、デマンド発生に応じて無瞬断でフレーム
リレー帯域を可変することを可能にした新規なデマンド
アサイン多重化装置とその制御方法を提供するものであ
る。
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks of the prior art, and in particular to reduce the load on the CPU and change the frame relay band without interruption in response to demand. It is intended to provide a novel demand assignment multiplexing apparatus and a control method therefor, which enable the above.

【0006】又、本発明の他の目的は、伝送効率を向上
せしめた新規なデマンドアサイン多重化装置とその制御
方法を提供するものである。
It is another object of the present invention to provide a novel demand assigning multiplexing apparatus having improved transmission efficiency and a control method therefor.

【0007】[0007]

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わるデ
マンドアサイン多重化装置の第1態様は、通信時のみ回
線接続するオンデマンド端末回線と、通信速度が可変の
フレームリレー端末回線とを収容し、前記オンデマンド
端末回線が回線接続時に発生するデマンド信号に基づき
前記オンデマンド端末回線の信号を時分割された伝送路
帯域の所定の帯域に割り付けるようにしたデマンドアサ
イン多重化装置において、前記オンデマンド端末回線か
らのデマンドの発生に応じて前記フレームリレー端末回
線の送信クロックと受信クロックを可変せしめる可変ク
ロック発生手段を設け、前記可変クロック発生手段は、
前記伝送路の全帯域のビット属性を格納したメモリと、
送信側のデマンド情報を格納したレジスタと、前記メモ
リに格納されたビット属性と前記レジスタに格納された
デマンド情報とに基づきフレームリレー帯域の割付の可
否を示す第1の制御信号を生成するデコード部と、前記
デコード部で生成された第1の制御信号と基準クロック
とから可変クロックを生成する速度変換部とで構成した
ことを特徴とするものであり、又、第態様は、通信時
のみ回線接続するオンデマンド端末回線と、通信速度が
可変のフレームリレー端末回線とを収容し、前記オンデ
マンド端末回線が回線接続時に発生するデマンド信号に
基づき前記オンデマンド端末回線の信号を時分割された
伝送路帯域の所定の帯域に割り付けるようにしたデマン
ドアサイン多重化装置において、前記伝送路の全帯域の
ビット属性と方路番号を格納したメモリと、送信側のデ
マンド情報を格納したレジスタと、前記メモリに格納さ
れたビット属性と前記レジスタに格納されたデマンド情
報に基づきフレームリレー帯域の割付の可否を示す第1
の制御信号を生成するデコード部と、前記デコード部で
生成された第1の制御信号と基準クロックとから可変ク
ロックを生成する速度変換部とを設け、方路毎にフレー
ムリレー帯域のFRクロックを可変可能に構成したこと
を特徴とするものであり、又、第態様は、通信時のみ
回線接続するオンデマンド端末回線と、通信速度が可変
のフレームリレー端末回線とを収容し、前記オンデマン
ド端末回線が回線接続時に発生するデマンド信号に基づ
き前記オンデマンド端末回線の信号を時分割された伝送
路帯域の所定の帯域に割り付けるようにしたデマンドア
サイン多重化装置において、前記伝送路の全帯域のビッ
ト属性とチャンネル番号を格納したメモリと、送信側の
デマンド情報を格納したレジスタと、前記メモリに格納
されたビット属性と前記レジスタに格納されたデマンド
情報に基づきフレームリレー帯域の割付の可否を示す第
1の制御信号を生成するデコード部と、前記デコード部
で生成された第1の制御信号と基準クロックとから可変
クロックを生成する速度変換部とを設け、チャンネル毎
にフレームリレー帯域のFRクロックを可変可能に構成
したことを特徴とするものである。
SUMMARY OF THE INVENTION The present invention basically employs the following technical configuration to achieve the above object. That is, a first aspect of the demand assignment multiplexing apparatus according to the present invention accommodates an on-demand terminal line connected only during communication and a frame relay terminal line having a variable communication speed, and the on-demand terminal line is connected to the line. In a demand assignment multiplexing device that allocates a signal of the on-demand terminal line to a predetermined band of a time-division transmission line band based on a demand signal generated at the time of connection, a demand from the on-demand terminal line is generated. only set a variable clock generating means allowed to vary the transmit and receive clocks of the frame relay terminal lines depending, before Symbol variable clock generating means,
A memory storing bit attributes of all bands of the transmission path;
A decoding unit that generates a first control signal indicating whether or not a frame relay band can be allocated based on a register storing demand information on the transmission side and a bit attribute stored in the memory and the demand information stored in the register; When state, and are not characterized by being constituted by the speed conversion unit for generating a first variable clock from the control signal and the reference clock generated by the decoding unit, and the second aspect, when communicating Only the on-demand terminal line to be connected to the line and a frame relay terminal line having a variable communication speed are accommodated, and the on-demand terminal line is time-divided based on a demand signal generated when the line is connected. In a demand assignment multiplexing apparatus which is assigned to a predetermined band of a transmission line band, a bit attribute and a route of all bands of the transmission line are assigned. A memory storing items, a register for storing the demand information of the transmission side, the first indicating whether the allocation of frame relay bandwidth based on said demand information and bit attributes stored in the memory is stored in the register
And a speed converter that generates a variable clock from the first control signal and the reference clock generated by the decoder, and converts the FR clock of the frame relay band for each route. The third aspect is characterized in that a third mode accommodates an on-demand terminal line connected only during communication and a frame relay terminal line having a variable communication speed. In a demand assignment multiplexer configured to allocate a signal of the on-demand terminal line to a predetermined band of a time-division transmission line band based on a demand signal generated when the terminal line is connected to the line, A memory storing bit attributes and channel numbers, a register storing demand information on the transmission side, and a bit attribute stored in the memory A decoding unit for generating a first control signal indicating whether or not a frame relay band can be allocated based on the demand information stored in the register; and a variable clock based on the first control signal and the reference clock generated by the decoding unit. a speed conversion unit that generates provided, Ru der those characterized by being variably configured the FR clock frame relay bandwidth for each channel.

【0008】又、本発明に係るデマンドアサイン多重化
装置の制御方法の態様は、通信時のみ回線接続するオン
デマンド端末回線と、通信速度が可変のフレームリレー
端末回線とを収容し、前記オンデマンド端末回線が回線
接続時に発生するデマンド信号に基づき前記オンデマン
ド端末回線の信号を時分割された伝送路帯域の所定の帯
域に割り付けるようにしたデマンドアサイン多重化装置
の制御方法において、前記伝送路の全帯域のビット属性
と送信デマンド情報を自局の所定のメモリ領域に格納す
る第1のステップと、前記伝送路の全帯域のビット属性
と送信デマンド情報を対局に伝送する第2のステップ
と、前記メモリ領域内のデータに基づいてフレームリレ
ー帯域の割付の可否を示す第1の制御信号を出力する第
3のステップと、前記第1の制御信号とFR基準クロッ
クとの論理積をとることで、可変クロックを生成する第
4のステップと、を含むことを特徴とするものである。
[0008] Further, an aspect of the control method of the demand assigning multiplexing apparatus according to the present invention is to accommodate an on-demand terminal line connected only during communication and a frame relay terminal line having a variable communication speed. In a control method of a demand assigning multiplexing apparatus, wherein a signal of the on-demand terminal line is allocated to a predetermined band of a time-division transmission line band based on a demand signal generated when the terminal line is connected to the line, A first step of storing the bit attributes and transmission demand information of the entire band in a predetermined memory area of the own station, a second step of transmitting the bit attributes and transmission demand information of the entire band of the transmission path to a game station, A third step of outputting a first control signal indicating whether or not a frame relay band can be allocated based on the data in the memory area; By taking the logical product of the first control signal and the FR reference clock and is characterized in that it comprises a fourth step of generating a variable clock, a.

【0009】[0009]

【発明の実施の形態】本発明は、高速デジタル専用線の
伝送路帯域を固定データ帯域とデマンド多重帯域とフレ
ームリレー帯域で複合多重するデマンドアサイン多重化
装置において、デマンド発生有無に応じてフレームリレ
ー帯域をダイナミックかつ無瞬断で変化させるためのフ
レームリレーデータの送信クロックと受信クロックを可
変にするものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to a demand assigning multiplexing apparatus for multiplexing a transmission line band of a high-speed digital leased line with a fixed data band, a demand multiplexing band, and a frame relay band. The transmission clock and the reception clock of the frame relay data for changing the band dynamically and without interruption are made variable.

【0010】図1において、伝送路10を介して装置A
と装置Bが通信している場合、装置Aと装置Bはそれぞ
れ伝送路10の全帯域のビット属性を格納したメモリ2
1及び22から前記ビット属性を伝送路10の送受信デ
ータと同期して読み出す。前記の読み出されたビット属
性と装置Aの送信デマンド情報を格納したレジスタ3及
び装置Bにおいて対局(装置A)から受信した受信デマ
ンド情報レジスタ4の出力値をもとに送信デコード部5
と受信デコード部6においてフレームリレー帯域に割り
付けるべきビットを判定し、送信FR使用イネーブル信
号101と受信FR使用イネーブル信号102を生成す
る。
In FIG. 1, a device A is connected via a transmission line 10.
When the device A and the device B are communicating with each other, the device A and the device B respectively store the bit attribute of the entire band of the transmission path 10 in the memory 2.
The bit attributes are read from 1 and 22 in synchronization with the transmission / reception data of the transmission line 10. A transmission decoding unit 5 based on the read bit attribute and the register 3 storing the transmission demand information of the device A and the output value of the reception demand information register 4 received from the device (device A) in the device B.
The reception decoding unit 6 determines the bits to be allocated to the frame relay band, and generates a transmission FR use enable signal 101 and a reception FR use enable signal 102.

【0011】前記FR使用イネーブル信号101と10
2とは、速度変換部71と72で外部FR基準クロック
に同期した速度に変換することにより送信FRクロック
103と受信FRクロック104を生成する。この送受
信FRクロック103と104とは、デマンド発生有無
に応じてデマンド情報レジスタの出力値が装置Aと装置
B間の送受信方向で独立に同期して変化するため、無瞬
断で1ビット単位の速度で可変FRクロックを生成する
ことができる。
The FR use enable signals 101 and 10
2, the transmission FR clock 103 and the reception FR clock 104 are generated by converting the speed into a speed synchronized with the external FR reference clock by the speed conversion units 71 and 72. Since the output values of the demand information register change independently and synchronously in the transmission / reception direction between the device A and the device B according to the presence / absence of the demand, the transmission / reception FR clocks 103 and 104 have a one-bit unit without instantaneous interruption. A variable FR clock can be generated at a speed.

【0012】[0012]

【実施例】以下に、本発明に係わるデマンドアサイン多
重化装置とその制御方法の具体例を図面を参照しながら
詳細に説明する。図1は、本発明に係わるデマンドアサ
イン多重化装置の具体例を示すブロック図、図2はその
説明図であって、これらの図には、通信時のみ回線接続
するオンデマンド端末回線と、通信速度が可変のフレー
ムリレー端末回線とを収容し、前記オンデマンド端末回
線が回線接続時に発生するデマンド信号に基づき前記オ
ンデマンド端末回線の信号を時分割された伝送路帯域の
所定の帯域に割り付けるようにしたデマンドアサイン多
重化装置において、前記オンデマンド端末回線からのデ
マンドの発生に応じて前記フリームリレー端末回線の送
信クロックと受信クロックを可変せしめる可変クロック
発生手段5、71、6、72を設けたことを特徴とする
デマンドアサイン多重化装置が示され、又、前記可変ク
ロック発生手段は、前記伝送路の全帯域のビット属性を
格納したメモリ21と、送信側のデマンド情報を格納し
たレジスタ3と、前記メモリ21に格納されたビット属
性1と前記レジスタ3に格納されたデマンド情報2とに
基づきフリームリレー帯域の割付の可否を示す第1の制
御信号101を生成するデコード部5と、前記デコード
部5で生成された第1の制御信号101と基準クロック
70とから可変クロック103を生成する速度変換部7
1とで構成したことを特徴とするデマンドアサイン多重
化装置が示されている。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a demand assignment multiplexing apparatus according to an embodiment of the present invention; FIG. 1 is a block diagram showing a specific example of a demand assignment multiplexing apparatus according to the present invention, and FIG. 2 is an explanatory diagram of the demand assignment multiplexing apparatus. The on-demand terminal line accommodates a variable-speed frame relay terminal line and allocates the signal of the on-demand terminal line to a predetermined band of a time-division transmission line band based on a demand signal generated when the line is connected. In the demand assigning multiplexing apparatus described above, variable clock generating means 5, 71, 6, 72 for varying the transmission clock and the reception clock of the freem relay terminal line according to the generation of the demand from the on-demand terminal line are provided. A demand assigning multiplexing device, wherein the variable clock generating means 21 that stores the bit attribute of the area, the register 3 that stores the demand information on the transmission side, and the freem relay band based on the bit attribute 1 stored in the memory 21 and the demand information 2 stored in the register 3. And a speed converter 7 for generating a variable clock 103 from the first control signal 101 and the reference clock 70 generated by the decoder 5.
1 shows a demand assignment multiplexing apparatus characterized by the above configuration.

【0013】以下に、本発明を更に詳細に説明する。図
1を参照すると、本発明の第1の具体例では、送信側の
装置Aは、伝送路10の帯域の全ビットの属性を格納す
るメモリ21と、装置Aの送信デマンド情報を格納する
レジスタ3と、メモリ21のビット属性1とレジスタ3
のデマンド情報2から送信側のフレームリレーデータに
同期した送信FR使用イネーブル信号101を生成する
送信側デコード部5と、装置内クロックに同期した送信
FR使用イネーブル信号101を外部FRクロック70
に同期させるための速度変換部71とで構成される。
Hereinafter, the present invention will be described in more detail. Referring to FIG. 1, in a first specific example of the present invention, a device A on the transmission side includes a memory 21 for storing attributes of all bits of a band of a transmission line 10, and a register for storing transmission demand information of the device A. 3, bit attribute 1 of memory 21 and register 3
The transmission-side decoding unit 5 that generates a transmission FR use enable signal 101 synchronized with the frame relay data on the transmission side from the demand information 2 of the transmission side, and transmits the transmission FR use enable signal 101 synchronized with the internal clock to the external FR clock 70
And a speed conversion unit 71 for synchronizing with the speed.

【0014】同様に、受信側の装置Bは、伝送路10の
帯域の全ビットの属性を格納するメモリ22と、装置A
からの送信デマンド情報を格納するレジスタ4と、メモ
リ22のビット属性1とレジスタ4のデマンド情報2か
ら受信側のフレームリレーデータに同期した受信FR使
用イネーブル信号102を生成する受信側デコード部6
と、装置内クロックに同期した受信FR使用イネーブル
信号102を外部FRクロック70に同期させるための
速度変換部72とで構成される。
Similarly, the device B on the receiving side includes a memory 22 for storing the attributes of all the bits of the band of the transmission line 10 and a device A.
A register 4 for storing the transmission demand information from the receiver 4 and a reception decoding unit 6 for generating a reception FR use enable signal 102 synchronized with the frame relay data on the reception side from the bit attribute 1 of the memory 22 and the demand information 2 of the register 4.
And a speed conversion unit 72 for synchronizing the reception FR use enable signal 102 synchronized with the internal clock with the external FR clock 70.

【0015】メモリ21、22は、ビット属性として未
使用、デマンド使用、固定使用の3種類を定義し、伝送
路10で使用している帯域の全てのビットに対するビッ
ト属性を格納している。レジスタ3は装置Aにおいて音
声デマンドチャンネルの呼の発生有無を監視しているC
PUがデマンド発生有無を設定する送信デマンド情報レ
ジスタである。
The memories 21 and 22 define three types of bit attributes: unused, demand use, and fixed use, and store bit attributes for all bits of the band used in the transmission path 10. The register 3 monitors the presence or absence of an audio demand channel call in the device A.
The PU is a transmission demand information register for setting whether or not a demand has occurred.

【0016】レジスタ4は伝送路10を介して装置Aか
ら装置Bに伝送される受信デマンド有無情報を格納する
ためのレジスタである。送信側デコード部5はメモリ2
1とレジスタ3の出力値から送信FRデータとして使用
するフレームリレー帯域のビット位置を求め、そのビッ
ト位置に同期した送信FR使用イネーブル信号101を
生成する。
The register 4 is a register for storing reception demand presence / absence information transmitted from the apparatus A to the apparatus B via the transmission line 10. The transmission side decoding unit 5 is a memory 2
A bit position of a frame relay band to be used as transmission FR data is determined from 1 and an output value of the register 3, and a transmission FR use enable signal 101 synchronized with the bit position is generated.

【0017】受信側デコード部6も同様にメモリ22と
レジスタ4の出力値から受信FRデータとして使用する
フレームリレー帯域のビット位置を求め、そのビット位
置に同期した受信FR使用イネーブル信号102を生成
する。速度変換部71、72は前記装置内クロック周波
数で送信FR使用イネーブル信号101及び受信FR使
用イネーブル信号102を外部FRの基準クロック周波
数に速度変換を行い送信FRクロック103と受信FR
クロック104を生成する。
Similarly, the receiving-side decoding unit 6 determines the bit position of the frame relay band used as the received FR data from the output values of the memory 22 and the register 4 and generates the received FR use enable signal 102 synchronized with the bit position. . The speed converters 71 and 72 convert the transmission FR use enable signal 101 and the reception FR use enable signal 102 to the reference clock frequency of the external FR at the internal clock frequency, and perform the transmission FR clock 103 and the reception FR.
Generate a clock 104.

【0018】次に、図1及び図2を参照して本具体例の
動作について詳細に説明する。まず、送信側のFRクロ
ック生成の動作を説明する。装置Aのデマンドアサイン
多重化装置において、図示しないCPUがデマンドチャ
ンネルの発呼を検出すると、このCPUが送信デマンド
情報レジスタ3をデマンド有に設定する。レジスタ3の
値は一定間隔でラッチされ出力される。前記レジスタ3
の出力2はメモリ21の出力1と共に送信側デコード部
5においてビット単位にデコードされ、メモリ21のビ
ット属性がデマンド使用かつレジスタ3の値がデマンド
無である場合、又は、メモリ21のビット属性が未使用
の場合、当該ビットはフレームリレー帯域に割り付ける
べき条件となるので、FR使用イネーブル信号101を
ONにする。また、メモリ21のビット属性がデマンド
使用かつレジスタ2がデマンド有である場合、又は、固
定使用の場合、そのビットはフレームリレー帯域に割り
付けるべき条件では無いので、送信FR使用イネーブル
信号101はOFFにする。
Next, the operation of this embodiment will be described in detail with reference to FIGS. First, the operation of generating the FR clock on the transmission side will be described. In the demand assignment multiplexing apparatus of the apparatus A, when a CPU (not shown) detects a call of a demand channel, the CPU sets the transmission demand information register 3 to demand. The value of the register 3 is latched and output at regular intervals. Register 3
The output 2 of the memory 21 is decoded together with the output 1 of the memory 21 in the transmission side decoding unit 5 in a bit unit. When the bit attribute of the memory 21 is demand use and the value of the register 3 is no demand, or the bit attribute of the memory 21 is If not used, the bit becomes a condition to be allocated to the frame relay band, so the FR use enable signal 101 is turned on. Further, when the bit attribute of the memory 21 is demand use and the register 2 is demanded or fixed use, the bit is not a condition to be allocated to the frame relay band, so that the transmission FR use enable signal 101 is turned off. I do.

【0019】図2は、メモリ21の出力とレジスタ3の
出力から送信FRイネーブル信号101を生成する動作
タイミングを図示したものであり、図2左側のn番目の
フレームでは、ビット属性として、ビット1は固定デー
タ帯域を、ビット2、3はデマンド系帯域を、ビット4
は帯域の未使用を定義している。又、レジスタ3にはデ
マンド有のデータが格納されている。従って、この場合
には、ビット4で定義された帯域にのみフレームリレー
帯域を割り付けることができるから、FR使用イネーブ
ル信号101はビット1〜3ではOFF、ビット4の位
置でのみFR使用イネーブル信号101はONになり、
図2に示したFR使用イネーブル信号101が生成され
る。
FIG. 2 shows an operation timing for generating the transmission FR enable signal 101 from the output of the memory 21 and the output of the register 3. In the n-th frame on the left side of FIG. Indicates a fixed data band, bits 2 and 3 indicate a demand band, and bit 4
Defines unused bandwidth. The register 3 stores demand data. Therefore, in this case, since the frame relay band can be allocated only to the band defined by bit 4, the FR use enable signal 101 is OFF in bits 1 to 3, and the FR use enable signal 101 is only in the position of bit 4. Becomes ON,
The FR use enable signal 101 shown in FIG. 2 is generated.

【0020】又、図2右側のm番目のフレームでは、ビ
ット属性として、ビット1は固定データ帯域を、ビット
2、3はデマンド系帯域を、ビット4は帯域の未使用を
定義している。又レジスタ3にはデマンド無のデータが
格納されている。従って、この場合には、ビット2〜4
で定義された帯域にのみフレームリレー帯域を割り付け
ることができるから、FR使用イネーブル信号101は
ビット1ではOFF、ビット2〜4の位置でのみFR使
用イネーブル信号101はONになり、図2に示したF
R使用イネーブル信号101が生成される。
In the m-th frame on the right side in FIG. 2, bit 1 defines a fixed data band, bits 2 and 3 define a demand band, and bit 4 defines unused band. The register 3 stores demandless data. Therefore, in this case, bits 2-4
Since the frame relay band can be allocated only to the band defined by the above, the FR use enable signal 101 is OFF at bit 1 and the FR use enable signal 101 is ON only at the positions of bits 2 to 4, as shown in FIG. F
An R use enable signal 101 is generated.

【0021】速度変換部71は前記送信FR使用イネー
ブル信号101を装置内クロックで書き込み外部FR出
力の基準クロックで読み出し、外部FRに出力するクロ
ックに同期させる。この時、送信FR使用イネーブル信
号101は外部FR出力の基準クロック70とAND条
件をとることにより送信FRクロック103を生成す
る。したがって、FR使用イネーブル信号101がON
の時のみ送信FRクロック103が出力され、送信側デ
マンド情報レジスタ3がデマンド有無により送信FR使
用イネーブル信号101が変化するので、これによって
送信FRクロック103のクロック数が可変する。
The speed conversion section 71 writes the transmission FR use enable signal 101 with an internal clock, reads it with a reference clock of an external FR output, and synchronizes with the clock output to the external FR. At this time, the transmission FR use enable signal 101 generates the transmission FR clock 103 by taking an AND condition with the reference clock 70 of the external FR output. Therefore, the FR use enable signal 101 is turned on.
Only when the transmission FR clock 103 is output, the transmission FR use enable signal 101 changes depending on the presence / absence of the demand in the transmission side demand information register 3, whereby the number of transmission FR clocks 103 varies.

【0022】次に、受信側のFRクロック生成の動作を
説明する。装置Aのデマンドアサイン多重化装置のデマ
ンド情報は同期フレームとして伝送路10の制御用ビッ
トを介して伝送される。前記デマンド情報は自局の受信
デマンド情報レジスタ4に格納される。レジスタ4は前
記同期フレームのフレーム同期間隔でラッチされ出力さ
れる。前記レジスタ4の出力はメモリ22の出力と共に
受信側デコード部72においてビット単位にデコードさ
れメモリ22のビット属性がデマンド使用且つレジスタ
4のがデマンド無である場合、又はメモリ22のビット
属性が未使用の場合、そのビットはフレームリレー帯域
に割り付けるべき条件となるので、受信FR使用イネー
ブル信号102をONにする。
Next, the operation of the receiving-side FR clock generation will be described. The demand information of the demand assignment multiplexing device of the device A is transmitted as a synchronization frame via the control bit of the transmission line 10. The demand information is stored in the reception demand information register 4 of the own station. The register 4 is latched and output at a frame synchronization interval of the synchronization frame. The output of the register 4 is decoded bit by bit in the receiving side decoding unit 72 together with the output of the memory 22. When the bit attribute of the memory 22 is used and the demand of the register 4 is not used, or the bit attribute of the memory 22 is not used. In this case, the bit is a condition to be allocated to the frame relay band, so that the reception FR use enable signal 102 is turned on.

【0023】また、メモリ22のビット属性がデマンド
使用かつレジスタ4がデマンド有である場合、又は固定
使用の場合、そのビットはフレームリレー帯域に割り付
けるべき条件では無いので、受信FR使用イネーブル信
号102はOFFにする。速度変換部72は前記受信F
R使用イネーブル信号102を装置内クロックで書き込
み外部FR出力の基準クロック70で読み出し、外部F
Rに出力するクロックに同期させる。速度変換された受
信FR使用イネーブル信号102は外部FR出力の基準
クロック70とAND条件をとることにより受信FRク
ロック104を生成する。このFRクロック104は対
局におけるデマンド情報の変化に同期して受信FR使用
イネーブル信号102が変化するので、送信FRクロッ
ク103と受信FRクロック104とを同期させること
ができ、送信と受信方向を独立に1ビット単位に無瞬断
で可変するFRクロックが生成される。
When the bit attribute of the memory 22 is demand use and the register 4 has demand or fixed use, the bit is not a condition to be allocated to the frame relay band. Turn off. The speed conversion unit 72 performs the reception F
The R use enable signal 102 is written with the internal clock and read with the reference clock 70 of the external FR output.
Synchronize with the clock output to R. The speed-converted reception FR use enable signal 102 generates the reception FR clock 104 by taking an AND condition with the reference clock 70 of the external FR output. The FR clock 104 changes the reception FR use enable signal 102 in synchronization with the change of the demand information in the game, so that the transmission FR clock 103 and the reception FR clock 104 can be synchronized, and the transmission and reception directions can be independently performed. An FR clock that is variable without interruption in units of one bit is generated.

【0024】次に、本発明の他の具体例について説明す
る。図3はメモリ21とメモリ22とレジスタ3とレジ
スタ4にデマンドチャンネル(以下、CHという)番号
と方路番号のパラメータを付加した場合の構成例であ
る。デマンドの呼が発生した装置Aのデマンドアサイン
多重化装置は、第一のデコード部51で送信側のメモリ
21の出力値31とレジスタ3の出力値32とから方路
番号を識別し、同一方路の属性を有するビットの振り分
けを行う。
Next, another embodiment of the present invention will be described. FIG. 3 shows an example of a configuration in which parameters of a demand channel (hereinafter referred to as CH) number and a route number are added to the memory 21, the memory 22, the register 3 and the register 4. In the demand assigning multiplexing apparatus of the apparatus A in which the demand call has occurred, the first decoding unit 51 identifies the route number from the output value 31 of the memory 21 on the transmitting side and the output value 32 of the register 3, and The bits having the attribute of the road are sorted.

【0025】第二のデコード部52では、同一方路のグ
ループ内でデマンドCH番号を識別し、該当デマンドC
Hが発呼状態となった場合、前記デマンドCHが割り付
けられているビット位置のFR使用イネーブル信号10
1AをOFFにする。又、前記デマンドCHが発呼して
いない状態となった場合、前記デマンドCHが割り付け
られているビット位置の送信FR使用イネーブル信号1
01AをONにする。
The second decoding unit 52 identifies the demand CH number within the same route group,
When H is in a calling state, the FR use enable signal 10 at the bit position to which the demand CH is assigned
Turn off 1A. When the demand CH is not in the calling state, the transmission FR use enable signal 1 at the bit position to which the demand CH is allocated is set.
Turn on 01A.

【0026】図4は、図3のメモリ21の出力とレジス
タ3の出力から送信FRイネーブル信号101Aを生成
する状態を図示したものであり、図4左側のn番目のフ
レームでは、ビット属性として、ビット1は方路1で固
定データ帯域を、ビット2は方路1のチャンネル1でデ
マンド系帯域を、ビット3は方路2のチャンネル2でデ
マンド系帯域を、ビット4は方路2で帯域の未使用を定
義している。又、レジスタ3には、チャンネル1はデマ
ンド無し、チャンネル2はデマンド有りのデータが格納
されている。従って、この場合には、ビット2、4で定
義された帯域にのみフレームリレー帯域を割り付けるこ
とができるから、FR使用イネーブル信号101はビッ
ト1、3ではOFF、ビット2、4の位置でのみFR使
用イネーブル信号101AはONになり、図4に示した
FR使用イネーブル信号101Aが生成される。
FIG. 4 illustrates a state in which the transmission FR enable signal 101A is generated from the output of the memory 21 and the output of the register 3 in FIG. 3. In the n-th frame on the left side of FIG. Bit 1 is a fixed data band on route 1, bit 2 is a demand band on channel 1 of route 1, bit 3 is a demand band on channel 2 of route 2, and bit 4 is a band on demand 2 Is defined as unused. The register 3 stores data indicating that there is no demand for the channel 1 and data indicating that there is a demand for the channel 2. Therefore, in this case, since the frame relay band can be allocated only to the band defined by bits 2 and 4, the FR use enable signal 101 is OFF at bits 1 and 3, and FR only at the positions of bits 2 and 4. The use enable signal 101A turns ON, and the FR use enable signal 101A shown in FIG. 4 is generated.

【0027】又、図4右側のm番目のフレームでは、ビ
ット属性は変化していないが、レジスタ3には、チャン
ネル1はデマンド有り、チャンネル2はデマンド無しの
データが格納されている。従って、この場合には、ビッ
ト3、4で定義された帯域にのみフレームリレー帯域を
割り付けることができるから、FR使用イネーブル信号
101Aはビット1、2ではOFF、ビット3、4の位
置でのみFR使用イネーブル信号101AはONにな
り、図4に示したFR使用イネーブル信号101Aが生
成される。
In the m-th frame on the right side of FIG. 4, the bit attribute has not changed, but the register 3 stores data of demand for channel 1 and data of no demand for channel 2. Therefore, in this case, since the frame relay band can be allocated only to the band defined by bits 3 and 4, the FR use enable signal 101A is OFF at bits 1 and 2 and FR only at the positions of bits 3 and 4. The use enable signal 101A turns ON, and the FR use enable signal 101A shown in FIG. 4 is generated.

【0028】この送信FR使用イネーブル信号101A
を外部FRクロック周波数で速度変換し、方路毎に多重
されているFRクロックを生成し、それを方路の帯域で
分割することによって方路単位の送信FRクロック10
3Aを生成する。装置Bのデマンドアサイン多重化装置
は、第一のデコード部61で受信側のメモリ22の出力
値31と対向装置Aから受信したデマンド情報を格納し
たレジスタ4の出力値32とから方路番号を識別し、同
一方路の属性を有するビットの振り分けを行う。
This transmission FR use enable signal 101A
Is converted at the external FR clock frequency to generate a FR clock multiplexed for each route, and divides it by the band of the route to obtain a transmission FR clock 10 for each route.
Generate 3A. The demand assigning multiplexing device of the device B uses the first decoding unit 61 to determine the route number from the output value 31 of the memory 22 on the receiving side and the output value 32 of the register 4 storing the demand information received from the opposite device A. Identify and sort bits having the same route attribute.

【0029】第二のデコード部62で同一方路のグルー
プ内でデマンドCH番号を識別し、該当デマンドCHが
発呼状態となった場合、前記デマンドCHが割り付けら
れているビット位置の受信FR使用イネーブル信号10
2AをOFFにする。又、前記デマンドCHが発呼して
いない状態となった場合、前記デマンドCHが割り付け
られているビット位置の受信FR使用イネーブル信号1
02AをONにする。
The second decoding unit 62 identifies the demand CH number within the group of the same route, and when the demand CH enters a calling state, uses the reception FR of the bit position to which the demand CH is allocated. Enable signal 10
2A is turned off. When the demand CH is not in the calling state, the reception FR use enable signal 1 at the bit position to which the demand CH is assigned is set.
Turn ON 02A.

【0030】この受信FR使用イネーブル信号102A
を外部FRクロック周波数で速度変換し、方路毎に多重
されているFRクロックを生成し、それを方路の帯域で
分割することによって方路単位の受信FRクロック10
4Aを生成する。このように本具体例では、方路番号と
デマンドCH番号をメモリとレジスタのパラメータとし
て付加することにより方路毎に複数デマンドCHを登録
することができ、複数デマンドCHのデマンド発生有無
に応じて方路毎にフレームリレー帯域のFRクロックを
無瞬断で可変にすることができる。
This reception FR use enable signal 102A
Is converted at the external FR clock frequency, an FR clock multiplexed for each route is generated, and the FR clock is divided by the band of the route.
Generate 4A. As described above, in this specific example, it is possible to register a plurality of demand CHs for each route by adding the route number and the demand CH number as parameters of the memory and the register. The FR clock in the frame relay band can be changed without any interruption for each route.

【0031】[0031]

【発明の効果】本発明に係るデマンドアサイン多重化装
置とその制御方法は、上述のように構成したので、固体
帯域とデマンド帯域とフレームリレー帯域を複合多重す
るデマンドアサイン多重化装置において、デマンド発生
の有無に応じて、1ビット単位で任意のフリームリレー
速度の可変クロックを生成することができる。
As described above, the demand assigning multiplexing apparatus and the control method thereof according to the present invention are constructed as described above. , A variable clock of an arbitrary freem relay speed can be generated in 1-bit units.

【0032】この結果、固定帯域と音声デマンド帯域以
外の帯域をフリームリレー帯域として有効に使用するこ
とができる。その理由は、ビット属性を格納したメモリ
をデータと同期させて読み出した値とデマンド情報レジ
スタの出力値をデコードし、デマンドの発生の有無に応
じてデマンド情報を送受信で同期させることによりビッ
ト単位にFR使用ビットを生成しているためである。
As a result, a band other than the fixed band and the voice demand band can be effectively used as the freem relay band. The reason is that the value read from the memory storing the bit attribute in synchronization with the data and the output value of the demand information register are decoded, and the demand information is transmitted and received according to the presence / absence of the demand and synchronized by transmission / reception. This is because the FR use bit is generated.

【0033】更に、本発明ではデマンド情報レジスタを
送受信独立で有しており、前記送受信デマンド情報レジ
スタの出力は伝送路を介して同期フレームにより対向装
置に伝送されるため、送信方向と受信方向のレジスタ出
力値は同期させることができる。この結果、デマンド発
生の有無に応じたフリームリレー帯域の変化と可変FR
クロックの変化を送受信方向で同期させることにより無
瞬断でフレームリレー帯域を変化させることができる。
Further, according to the present invention, the demand information register is provided independently for transmission and reception, and the output of the transmission / reception demand information register is transmitted to the opposing device by a synchronous frame via a transmission line, so that the transmission direction and the reception direction can be determined. Register output values can be synchronized. As a result, the change of the freem relay band and the variable FR
By synchronizing the change of the clock in the transmission / reception direction, the frame relay band can be changed without instantaneous interruption.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るデマンドアサイン多重化装置の第
1の具体例を示すブロック図である。
FIG. 1 is a block diagram showing a first specific example of a demand assignment multiplexer according to the present invention.

【図2】本発明の第1の具体例を説明するための図であ
る。
FIG. 2 is a diagram for explaining a first specific example of the present invention.

【図3】本発明の第2の具体例を示すブロック図であ
る。
FIG. 3 is a block diagram showing a second specific example of the present invention.

【図4】本発明の第2の具体例を説明するための図であ
る。
FIG. 4 is a diagram for explaining a second specific example of the present invention.

【符号の説明】[Explanation of symbols]

1 ビット属性 2 デマンド情報 3 送信側デマンド情報レジスタ 4 受信側デマンド情報レジスタ 5 送信側デコード部 6 受信側デコード部 10 伝送路 21、22 ビット属性格納メモリ 71、72 速度変換部 101 送信FR使用イネーブル信号 102 受信FR使用イネーブル信号 103 送信FRクロック 104 受信FRクロック 1 bit attribute 2 demand information 3 transmission side demand information register 4 reception side demand information register 5 transmission side decoding unit 6 reception side decoding unit 10 transmission line 21, 22 bit attribute storage memory 71, 72 speed conversion unit 101 transmission FR use enable signal 102 Receive FR use enable signal 103 Transmit FR clock 104 Receive FR clock

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−186980(JP,A) 特開 平11−298428(JP,A) 特開 平9−321807(JP,A) 特開 平4−45625(JP,A) 特開 平1−188043(JP,A) 特開 平9−294140(JP,A) 特開 昭59−204338(JP,A) 1998年電子情報通信学会総合大会 B −8−78,1998年 3月 6日 (58)調査した分野(Int.Cl.7,DB名) H04L 12/56 H04L 12/20 H04J 3/00 - 3/17 H04L 7/00 - 7/08 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-11-186980 (JP, A) JP-A-11-298428 (JP, A) JP-A-9-321807 (JP, A) JP-A-4- 45625 (JP, A) JP-A-1-18843 (JP, A) JP-A-9-294140 (JP, A) JP-A-59-204338 (JP, A) 1998 IEICE General Conference B-8 −78, March 6, 1998 (58) Fields investigated (Int. Cl. 7 , DB name) H04L 12/56 H04L 12/20 H04J 3/00-3/17 H04L 7 /00-7/08

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 通信時のみ回線接続するオンデマンド端
末回線と、通信速度が可変のフレームリレー端末回線と
を収容し、前記オンデマンド端末回線が回線接続時に発
生するデマンド信号に基づき前記オンデマンド端末回線
の信号を時分割された伝送路帯域の所定の帯域に割り付
けるようにしたデマンドアサイン多重化装置の制御方法
において、 前記伝送路の全帯域のビット属性と送信デマンド情報を
自局の所定のメモリ領域に格納する第1のステップと、 前記伝送路の全帯域のビット属性と送信デマンド情報を
対局に伝送する第2のステップと、 前記メモリ領域内のデータに基づいてフレームリレー帯
域の割付の可否を示す第1の制御信号を出力する第3の
ステップと、 前記第1の制御信号とFR基準クロックとの論理積をと
ることで、可変クロックを生成する第4のステップと、 を含むことを特徴とするデマンドアサイン多重化装置の
制御方法。
An on-demand terminal line that connects only during communication and a frame relay terminal line with a variable communication speed are accommodated, and the on-demand terminal line is connected to the on-demand terminal based on a demand signal generated when the line is connected. In a control method of a demand assigning multiplexing apparatus, wherein a signal of a line is allocated to a predetermined band of a time-division transmission line band, a bit attribute of all bands of the transmission line and transmission demand information are stored in a predetermined memory of the own station. A first step of storing the bit attribute of the entire band of the transmission path and transmission demand information to the other station; and a possibility of allocating a frame relay band based on the data in the memory area. A third step of outputting a first control signal indicating the following, and ANDing the first control signal and the FR reference clock, The method of demand assign multiplexer which comprises a fourth step of generating a variable clock, a.
JP15272998A 1998-06-02 1998-06-02 Demand assignment multiplexing apparatus and control method thereof Expired - Fee Related JP3344319B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15272998A JP3344319B2 (en) 1998-06-02 1998-06-02 Demand assignment multiplexing apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15272998A JP3344319B2 (en) 1998-06-02 1998-06-02 Demand assignment multiplexing apparatus and control method thereof

Publications (2)

Publication Number Publication Date
JPH11346213A JPH11346213A (en) 1999-12-14
JP3344319B2 true JP3344319B2 (en) 2002-11-11

Family

ID=15546892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15272998A Expired - Fee Related JP3344319B2 (en) 1998-06-02 1998-06-02 Demand assignment multiplexing apparatus and control method thereof

Country Status (1)

Country Link
JP (1) JP3344319B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001229994A1 (en) * 2000-01-17 2001-07-31 Yitong Chen Communication technology of varied speed transmission

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1998年電子情報通信学会総合大会 B−8−78,1998年 3月 6日

Also Published As

Publication number Publication date
JPH11346213A (en) 1999-12-14

Similar Documents

Publication Publication Date Title
JP3212169B2 (en) Wireless communication system and base station
US4603416A (en) (Time division multiplex) switching system for routing trains of constant length data packets
JPH0624341B2 (en) Multimedia data transmission system
US4751699A (en) Multiplexing and demultiplexing equipments for a synchronous digital link with variable modulation speed and rate
EP0202205B1 (en) Telecommunication system for alternatingly transmitting circuit-switched and packet-switched information
US3602647A (en) Control signal transmission in time division multiplex system communications
US4685104A (en) Distributed switching system
EP0532914B1 (en) Delay correcting system in a multi-channel PCM switching system
US4105869A (en) Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels
JP3131863B2 (en) Data rate converter
JP3344319B2 (en) Demand assignment multiplexing apparatus and control method thereof
US4755988A (en) Data communications switching device having multiple switches operating at plural selectable data rates
US4799216A (en) Distributed switching system
US5521920A (en) Time-division multiplexer with reduced delay time
US5982765A (en) Time division multiple access radio data communication method
JPH089058A (en) Multiplexer with transmission line backup function
JPH0750648A (en) Multiple channels asynchronous signal multiplex transmitter
JPH11103283A (en) Tdma/tdd transmitting method
JP3036856B2 (en) Line adapter device
JP2967705B2 (en) Frame synchronization method
JP3115067B2 (en) Signaling data transmission method
JPH0654910B2 (en) Work station connection system
JP3137566B2 (en) Multiplex signal transmission method
KR970002692B1 (en) Private electronic exchanger
GB2286318A (en) Modular communication system with allocatable bandwidth

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees