JP3305399B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3305399B2
JP3305399B2 JP8163593A JP8163593A JP3305399B2 JP 3305399 B2 JP3305399 B2 JP 3305399B2 JP 8163593 A JP8163593 A JP 8163593A JP 8163593 A JP8163593 A JP 8163593A JP 3305399 B2 JP3305399 B2 JP 3305399B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor laser
plating
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8163593A
Other languages
Japanese (ja)
Other versions
JPH06295848A (en
Inventor
豊 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8163593A priority Critical patent/JP3305399B2/en
Publication of JPH06295848A publication Critical patent/JPH06295848A/en
Application granted granted Critical
Publication of JP3305399B2 publication Critical patent/JP3305399B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は高精度な平面を形成す
るへき開工程を有する半導体装置の製造方法に関し、特
にへき開に支障をきたすことなくウエハ割れの発生を防
ぐことができる半導体レーザの製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having a cleaving step for forming a high-precision plane, and more particularly to a method of manufacturing a semiconductor laser capable of preventing the occurrence of wafer cracks without hindering cleavage. It is about.

【0002】[0002]

【従来の技術】図4は従来の半導体レーザチップの製造
方法を示す工程図である。図において、200は多層か
らなるエピタキシャル成長層2が半導体基板1上に形成
されているウエハ、3はウエハ200上に形成された半
導体レーザのチップ単位にパターニングされた表面電
極、4は基板1の裏面側を研削又は研磨後に形成された
裏面電極、5はウエハ200をへき開して形成された、
チップが横一列に並んでいるバー、7はバー5を割り出
して形成された半導体レーザ素子、6はこのへき開によ
り形成される高精度な平面であり、半導体レーザのミラ
ーとなる。
2. Description of the Related Art FIG. 4 is a process chart showing a conventional method for manufacturing a semiconductor laser chip. In the figure, reference numeral 200 denotes a wafer on which a multilayer epitaxial growth layer 2 is formed on a semiconductor substrate 1, 3 denotes a surface electrode patterned on a chip unit of a semiconductor laser formed on the wafer 200, 4 denotes a back surface of the substrate 1 The back electrode 5, formed after grinding or polishing the side, was formed by cleaving the wafer 200.
A bar in which the chips are arranged in a horizontal line, 7 is a semiconductor laser element formed by indexing the bar 5, and 6 is a high-precision plane formed by this cleavage, and serves as a mirror of the semiconductor laser.

【0003】次に製造工程について説明する。図4(a)
に示すエピタキシャル成長層2が形成されているウエハ
200表面に図4(b) に示すように、個々のチップ単位
にパターニングされた表側電極3が形成される。半導体
レーザのチップの大きさは典型的なもので長さ250〜
500μm,幅300〜600μmである。
Next, the manufacturing process will be described. Fig. 4 (a)
On the surface of the wafer 200 on which the epitaxial growth layer 2 shown in FIG. 4 is formed, as shown in FIG. 4B, a front-side electrode 3 patterned for each individual chip is formed. The size of a semiconductor laser chip is a typical one with a length of 250 to
The width is 500 μm and the width is 300 to 600 μm.

【0004】次に図4(c) に示すように、ウエハ200
の厚さが約100μmになるまで、ウエハ200の裏面
を研削又は研磨する。なお、削る前の厚さはウエハサイ
ズによって異なるが、およそ300〜600μmであ
る。半導体レーザにおいては、へき開を行うことによ
り、つまり一定の結晶軸に沿ってウエハを割ることによ
って1対のミラーが構成され、このミラーで反射された
光がミラー間で増幅されることによりレーザ発振が生じ
るが、へき開を容易に行うためには、ウエハ厚が100
μm以下である必要がある。しかし、100μm程度に
なるとウエハ200自体が非常に割れやすく、加工が難
しくなるので、ウエハ200の表側、つまりエピタキシ
ャル層2が形成されている側の電極3形成等の加工は研
削又は研磨が行われる前に行われる。研削又は研磨終了
後、ウエハ200裏面に裏面電極4が形成される。ウエ
ハプロセス終了後、図4(d) に示すように、へき開によ
ってチップが横一列に並んだバー5に割り出される。こ
のへき開により形成された高精度の平面6が、ミラー面
となる。最後に図4(e) のように個々のチップを割り出
すことにより、半導体レーザチップ7が完成する。
[0004] Next, as shown in FIG.
The back surface of the wafer 200 is ground or polished until the thickness of the wafer 200 becomes about 100 μm. The thickness before shaving depends on the wafer size, but is about 300 to 600 μm. In a semiconductor laser, a pair of mirrors is formed by cleaving, that is, by breaking a wafer along a certain crystal axis, and the light reflected by the mirrors is amplified between the mirrors to cause laser oscillation. However, in order to facilitate cleavage, the wafer thickness must be 100
It needs to be less than μm. However, when the thickness is about 100 μm, the wafer 200 itself is very easily broken and processing becomes difficult. Therefore, processing such as formation of the electrode 3 on the front side of the wafer 200, that is, the side on which the epitaxial layer 2 is formed, is performed by grinding or polishing. Done before. After the grinding or polishing is completed, the back surface electrode 4 is formed on the back surface of the wafer 200. After the completion of the wafer process, as shown in FIG. 4D, the chips are indexed into bars 5 arranged in a row by cleavage. The high-precision plane 6 formed by the cleavage becomes a mirror surface. Finally, the individual semiconductor chips are completed as shown in FIG. 4 (e).

【0005】[0005]

【発明が解決しようとする課題】従来の半導体レーザチ
ップの製造方法は以上のように構成されており、このよ
うなプロセスによると、ウエハサイズが2〜3cm角程度
の大きさでは、ウエハ厚が100μmに研削又は研磨さ
れた後でもハンドリングが可能であるが、これ以上の大
きさになると、半導体レーザでよく用いられるGaAs
基板では、非常に割れやすく、例えば研削または研磨を
含めた裏面工程等でウエハが割れてしまう。従来の半導
体レーザの製造工程中のエピタキシャル工程は、液相成
長法(LPE法)が用いられており、この成長方法では
矩形のウエハでないと使用できず、また、サイズについ
ても制約があり、ウエハ全面に渡って均一なエピタキシ
ャル成長層を形成するには2×3cm角位が限度であった
ため、このような製造方法でも特に問題はなかった。し
かるに、最近はエピタキシャル工程は気相成長法(MB
E,MOCVD)が主流になってきているので、とくに
ウエハサイズの制約はなくなってきており、半導体レー
ザ素子の量産のためにはサイズの大きいウエハの使用が
望まれている。しかし、上記のようなハンドリング上の
問題点があり、このため、ウエハサイズを大きくして量
産性を向上させることは困難であった。
The conventional method of manufacturing a semiconductor laser chip is configured as described above. According to such a process, when the wafer size is about 2 to 3 cm square, the wafer thickness is reduced. Although handling is possible even after being ground or polished to 100 μm, GaAs, which is often used in semiconductor lasers, is
The substrate is very easily broken, and the wafer is broken in a back surface process including grinding or polishing, for example. In a conventional semiconductor laser manufacturing process, a liquid phase epitaxy (LPE) method is used in an epitaxial process. In this growth method, a rectangular wafer cannot be used unless it is a rectangular wafer. Since the formation of a uniform epitaxial growth layer over the entire surface was limited to a square of 2 × 3 cm, there was no particular problem with such a manufacturing method. However, recently, the epitaxial process has been performed by a vapor phase growth method (MB
(E, MOCVD) has become mainstream, so there is no longer any restriction on the wafer size. For mass production of semiconductor laser devices, the use of large wafers is desired. However, there is a problem in handling as described above, and therefore, it has been difficult to increase the wafer size and improve mass productivity.

【0006】一方、LSIに代表される半導体デバイス
で用いられるウエハは、3インチ以上のウエハサイズで
円形のものが大半である。これらもウエハ厚が薄いと、
自重で割れてしまうため、GaAsIC(ガリウムヒ素
集積回路)の製造工程においては、ウエハ表面の加工工
程完了後、図2に示すように、ウエハ表面をガラス板8
にワックス9で貼りつけて研削を含めた裏面工程を行
い、ウエハが途中で割れることがないようにしている。
しかし、このままでは、ガラス板からウエハをはがす
時、結局割れてしまうため、図2に示すようにメッキ層
10を研磨後のウエハ裏面に形成することにより、ウエ
ハをガラス板からはがす時のウエハ割れ防止用の補強材
としている。
On the other hand, most wafers used in semiconductor devices typified by LSIs have a circular shape with a wafer size of 3 inches or more. If these wafers are too thin,
In the manufacturing process of GaAsIC (gallium arsenide integrated circuit), after the wafer surface processing step is completed, as shown in FIG.
A back surface process including grinding by applying a wax 9 to the wafer is performed so that the wafer is not broken in the middle.
However, if the wafer is peeled off from the glass plate as it is, it will eventually break when the wafer is peeled off from the glass plate. Therefore, by forming the plating layer 10 on the back surface of the polished wafer as shown in FIG. It is used as a reinforcing material for prevention.

【0007】しかし、半導体レーザの製造方法におい
て、例えば上記のGaAsICの製造方法と同様に、サ
イズの大きい円形ウエハを使用し、ウエハをガラス板に
貼りつけて裏面加工を行い、裏面補強用メッキを形成し
てガラス板からウエハをはがす工程を利用しようとする
と、今度はへき開ができなくなってしまう。これはメッ
キが結晶のようにはきれいに割れないためである。従っ
て、ウエハサイズを大きくして、半導体レーザの量産性
を向上させることは、プロセス上問題点があった。
However, in the method of manufacturing a semiconductor laser, for example, a large-sized circular wafer is used, the wafer is attached to a glass plate, the back surface is processed, and plating for reinforcing the back surface is performed in the same manner as in the above-described method of manufacturing a GaAs IC. If a process of forming and peeling a wafer from a glass plate is used, cleavage cannot be performed this time. This is because the plating does not break as cleanly as crystals. Therefore, increasing the wafer size to improve the mass productivity of the semiconductor laser has a problem in the process.

【0008】この発明は上記のような問題点を解消する
ためになされたもので、ウエハサイズを大きくしてもウ
エハ割れが生じず、かつへき開に支障をきたすことのな
いウエハを製造することのできる半導体装置の製造方法
を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to manufacture a wafer which does not crack even if the wafer size is increased and which does not hinder cleavage. It is an object of the present invention to provide a method of manufacturing a semiconductor device which can be performed.

【0009】[0009]

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、ウエハ表面をガラス板に貼りつけて裏
面加工を行う工程の後、ウエハ裏面の半導体レーザ等と
なる領域以外の周囲部分のみに補強用のメッキを形成す
るようにしたものである。
According to a method of manufacturing a semiconductor device according to the present invention, after a step of bonding the front surface of a wafer to a glass plate and processing the back surface, a peripheral portion of the back surface of the wafer other than a region where a semiconductor laser or the like is to be formed. Only the reinforcing plating is formed.

【0010】また、この発明に係る半導体装置の製造方
法は、上記メッキを形成した部分に、割り出し用のスク
ライブラインを設けたものである。
In the method of manufacturing a semiconductor device according to the present invention, a scribe line for indexing is provided in a portion where the plating is formed.

【0011】また、この発明に係る半導体装置の製造方
法は、上記補強用のメッキの材料として、磁性体を使用
するようにしたものである。
In the method of manufacturing a semiconductor device according to the present invention, a magnetic material is used as a material for the plating for reinforcement.

【0012】[0012]

【作用】この発明においては、ウエハ上の半導体レーザ
等となる領域以外の周囲の部分にメッキ領域を設けるこ
とにより、ウエハをガラス板からはがす際、ウエハ割れ
を防ぐことができるようにしたので、ガラス板に張りつ
けてのウエハ裏面加工が可能となり、例えばLSI等に
用いられる直径3インチ以上の円形ウエハのような、大
型のウエハを使用した半導体レーザチップの量産を行う
ことができる。
According to the present invention, a plating area is provided on a peripheral portion of the wafer other than the area where the semiconductor laser or the like is to be formed, so that the wafer can be prevented from cracking when the wafer is peeled off from the glass plate. The backside processing of the wafer attached to a glass plate can be performed, and mass production of a semiconductor laser chip using a large wafer such as a circular wafer having a diameter of 3 inches or more used for an LSI or the like can be performed.

【0013】また上記メッキを形成した部分に、割り出
し用のスクライブラインを設けたから、半導体レーザ領
域等の割り出しを容易に行うことができる。
Further, since a scribe line for indexing is provided in a portion where the plating is formed, indexing of a semiconductor laser region or the like can be easily performed.

【0014】またメッキに磁性体を用いることにより、
ウエハ全面を電磁石で吸いつけてハンドリングすること
ができるため、ピンセット等を使用し、手でハンドリン
グする場合と比較して、ハンドリングする際の力は、ウ
エハ上の微小な部分に集中することなく分散されること
となり、ウエハの欠けや割れの発生を防ぐことが可能と
なる。
By using a magnetic material for plating,
Since the entire surface of the wafer can be sucked and handled with an electromagnet, the handling force is dispersed without concentrating on minute parts on the wafer as compared with the case of handling by hand using tweezers etc. Therefore, it is possible to prevent chipping or cracking of the wafer.

【0015】[0015]

【実施例】【Example】

実施例1.図1(a) ないし(d) は、この発明の第1の実
施例による半導体レーザチップの製造方法を示す工程図
である。図において、100は表面に多層のエピタキシ
ャル層が形成されている直径約3インチのウエハで、こ
の表面がガラス板8にワックスにより張りつけられてい
る。11はウエハ100上の半導体レーザとなる領域以
外になされたウエハ割れ防止用のメッキが形成された領
域、12は半導体レーザとなる領域である。
Embodiment 1 FIG. FIGS. 1A to 1D are process diagrams showing a method for manufacturing a semiconductor laser chip according to a first embodiment of the present invention. In the drawing, reference numeral 100 denotes a wafer having a diameter of about 3 inches having a plurality of epitaxial layers formed on its surface, and this surface is attached to a glass plate 8 with wax. Reference numeral 11 denotes a region on the wafer 100 on which plating for preventing cracking of the wafer is formed other than the region serving as the semiconductor laser, and 12 denotes a region serving as the semiconductor laser.

【0016】次に、本実施例による半導体レーザチップ
の製造工程について説明する。図1(a) に示すように、
表面に電極形成等の加工を終えたウエハ100を表面が
接合するようにガラス板8にワックスで貼り付け、この
状態でウエハ厚を100μm程度まで削る等の裏面加工
を行う。
Next, the manufacturing process of the semiconductor laser chip according to the present embodiment will be described. As shown in FIG.
Wafer 100, which has been subjected to processing such as electrode formation on the front surface, is attached to glass plate 8 with wax so that the front surface is bonded, and in this state, back surface processing such as cutting the wafer thickness to about 100 μm is performed.

【0017】次に図1(b) に示すように、半導体レーザ
となる領域12以外の周辺部分11のみに金等によるメ
ッキを行う。メッキは転写工程によりメッキパターンを
形成したのち、メッキ液にウエハを浸し、液とウエハ間
に電流を流すことにより行う。ここで、メッキ厚は2μ
m以上が望ましい。
Next, as shown in FIG. 1B, only the peripheral portion 11 other than the region 12 to be a semiconductor laser is plated with gold or the like. Plating is performed by forming a plating pattern by a transfer process, immersing the wafer in a plating solution, and flowing an electric current between the solution and the wafer. Here, the plating thickness is 2μ
m or more is desirable.

【0018】以上の裏面側の加工工程終了後、図1(c)
に示すように、ガラス板8からウエハ100をはがした
後、図1(d) に示すように、メッキした部分11を半導
体レーザとなる領域12から割り出すことにより、従来
のウエハプロセスフローで得られる最終形態と同じよう
に、矩形で、かつ大面積のウエハ12が得られる。
After the above-described processing step on the back side is completed, FIG.
As shown in FIG. 1, after the wafer 100 is peeled off from the glass plate 8, as shown in FIG. As is the case with the final form, a rectangular and large-area wafer 12 is obtained.

【0019】円形のウエハでは一般に周囲の部分はハン
ドリング部分になり、この部分でチッピングや割れが生
じやすく、特にウエハをガラス板からはがす場合、もっ
とも割れやすい。この周囲部分に入ったクラックが内部
にのびてウエハ全体が割れることが非常に多い。しかる
に本実施例においては、ウエハ100の周囲部分にメッ
キ領域11を設けることにより、このウエハ割れを格段
に減少させることができるものである。
In the case of a circular wafer, the surrounding portion is generally a handling portion, and chipping and cracking are apt to occur at this portion, and particularly when the wafer is peeled off from a glass plate, it is most easily broken. In many cases, cracks entering the peripheral portion extend inside and the entire wafer is broken. However, in the present embodiment, by providing the plating region 11 around the wafer 100, the cracking of the wafer can be remarkably reduced.

【0020】このように本実施例においては、半導体レ
ーザが形成される領域12以外の周囲部分にメッキ形成
を行ったので、ウエハ割れを発生させることなくウエハ
100をガラス板からはがすことができ、ウエハ100
をガラス板8に張りつけて研磨等の裏面加工を行うこと
が可能となり、かつ、へき開に悪影響を及ぼすことがな
いので、大型のウエハを使用して半導体レーザを製造す
ることができる。
As described above, in this embodiment, since the plating is performed on the peripheral portion other than the region 12 where the semiconductor laser is formed, the wafer 100 can be peeled off from the glass plate without causing the wafer crack. Wafer 100
Can be applied to the glass plate 8 to perform back surface processing such as polishing, and there is no adverse effect on cleavage, so that a semiconductor laser can be manufactured using a large wafer.

【0021】実施例2.図3は本発明の実施例2による
半導体装置の製造方法を説明するための図であり、本実
施例2は、メッキパターン用の転写工程時に予めストラ
イプ状のメッキをしない部分のパターンを入れておくよ
うにした、即ちメッキ11に割り出し用のスクライブラ
イン13を入れるようにしたものである。
Embodiment 2 FIG. FIG. 3 is a view for explaining a method of manufacturing a semiconductor device according to a second embodiment of the present invention. In the second embodiment, a pattern of a portion which is not plated in a stripe shape is previously inserted in a transfer process for a plating pattern. That is, the scribe line 13 for indexing is inserted into the plating 11.

【0022】ウエハ上の半導体レーザとなる領域12の
周囲全体が、メッキ11で囲まれていると、該半導体レ
ーザの領域12を割り出しにくいので、図3の本実施例
2に示すように、割り出し用のスクライブライン13を
入れておくことにより、半導体レーザ領域12の割り出
しを容易に行うことができる。
If the entire periphery of the semiconductor laser region 12 on the wafer is surrounded by the plating 11, it is difficult to determine the semiconductor laser region 12. Therefore, as shown in FIG. The semiconductor laser region 12 can be easily indexed by inserting the scribe line 13 for use.

【0023】実施例3.本実施例3は、上記実施例1に
おけるメッキ11を磁性体で形成するようにしたもので
ある。本実施例では、このようにすることで、メッキ1
1を形成した後は、電磁石でウエハ周囲部を吸着させて
ハンドリングすることができ、手でピンセット等を使用
してハンドリングする場合と比較して、ハンドリングす
る際の力は、ウエハ100上の微小な部分に集中するこ
となく分散されることとなり、欠けや割れの発生を防ぐ
ことができる。
Embodiment 3 FIG. In the third embodiment, the plating 11 in the first embodiment is formed of a magnetic material. In this embodiment, the plating 1
After the wafer 1 is formed, the wafer can be handled by attracting the peripheral portion of the wafer with an electromagnet. Therefore, the particles are dispersed without being concentrated on the appropriate portions, and the occurrence of chipping or cracking can be prevented.

【0024】[0024]

【発明の効果】以上のようにこの発明によれば、2〜3
cm角以上の半導体レーザ用の大型ウエハに対して、その
厚さを100μm程度に削った後のプロセスにおいて、
ウエハの周囲領域のみにメッキを形成することによりウ
エハを補強するようにしたので、ハンドリング等による
ウエハ割れを生じにくくすることができ、かつ半導体レ
ーザとなる領域の割り出しを容易にできるため、そのへ
き開を容易に行うことができ、ウエハの大型化が図れ、
半導体レーザチップの量産性が向上し、半導体レーザを
安価に提供することができる効果がある。
As described above, according to the present invention, 2-3
In the process after cutting the thickness of a large wafer for semiconductor lasers of cm square or more to about 100 μm,
Since the wafer is reinforced by forming plating only in the peripheral region of the wafer, it is possible to make it difficult for the wafer to crack due to handling or the like, and to easily determine the region to be a semiconductor laser. Can be easily performed, and the size of the wafer can be increased.
This has the effect of improving the mass productivity of semiconductor laser chips and providing semiconductor lasers at low cost.

【0025】また、この発明によれば、上記メッキを形
成した部分にスクライブラインを設けたから、半導体レ
ーザ領域等の領域の割り出しを容易に行うことができる
効果がある。
Further, according to the present invention, since the scribe line is provided in the portion where the plating is formed, there is an effect that the region such as the semiconductor laser region can be easily indexed.

【0026】また、この発明によれば、半導体レーザ用
のウエハの周囲領域のみに磁性体によりメッキを形成す
ることにより、電磁石によるハンドリングが可能とな
り、ハンドリング時のウエハ割れを防止することができ
る効果がある。
Further, according to the present invention, by forming a plating with a magnetic material only on the peripheral area of the semiconductor laser wafer, handling by an electromagnet becomes possible, and cracking of the wafer during handling can be prevented. There is.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施例による半導体レーザチ
ップの製造方法を示す工程図である。
FIG. 1 is a process chart showing a method for manufacturing a semiconductor laser chip according to a first embodiment of the present invention.

【図2】従来のガリウムヒ素集積回路用のウエハをガラ
ス板に貼り付けた状態を示す断面図である。
FIG. 2 is a cross-sectional view showing a state in which a conventional gallium arsenide integrated circuit wafer is attached to a glass plate.

【図3】この発明の第2の実施例による半導体レーザの
ウエハ裏面のメッキパターンを示す平面図である。
FIG. 3 is a plan view showing a plating pattern on the back surface of a wafer of a semiconductor laser according to a second embodiment of the present invention.

【図4】従来の半導体レーザチップの製造方法を示す工
程図である。
FIG. 4 is a process chart showing a conventional method for manufacturing a semiconductor laser chip.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 エピタキシャル成長層 3 表面電極 4 裏面電極 5 バー 6 へき開面 7 半導体レーザ素子 8 ガラス板 9 ワックス 10 メッキ層 11 半導体レーザとなる領域以外のメッキ領域 12 半導体レーザとなる領域 13 スクライブライン 100 ウエハ 200 ウエハ DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Epitaxial growth layer 3 Front surface electrode 4 Back surface electrode 5 Bar 6 Cleaved surface 7 Semiconductor laser element 8 Glass plate 9 Wax 10 Plating layer 11 Plating area other than area used as semiconductor laser 12 Area used as semiconductor laser 13 Scribe line 100 Wafer 200 wafers

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ウエハ裏面を、ウエハが所定の厚さにな
るまで研削又は研磨する工程と、その後、該ウエハから
半導体デバイスが形成される領域を割り出し、へき開に
より高精度な平面を形成する工程とを含む半導体装置の
製造方法において、 上記ウエハ裏面を研削又は研磨する工程の後、該ウエハ
裏面の上記半導体装置が形成される領域以外の周囲領域
に、メッキを形成する工程を含むことを特徴とする半導
体装置の製造方法。
1. A step of grinding or polishing the back surface of a wafer until the wafer has a predetermined thickness, and thereafter, a step of determining a region where semiconductor devices are formed from the wafer and forming a high-precision plane by cleavage. The method of manufacturing a semiconductor device according to claim 1, further comprising, after the step of grinding or polishing the back surface of the wafer, a step of forming a plating on a peripheral region other than the region where the semiconductor device is formed on the back surface of the wafer. Manufacturing method of a semiconductor device.
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 上記メッキが磁性体により構成されていることを特徴と
する半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein said plating is made of a magnetic material.
【請求項3】 請求項1又は2に記載の半導体装置の製
造方法において、 上記ウエハ裏面のメッキを形成した領域に、割り出し用
のスクライブラインを入れるようにしたことを特徴とす
る半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein a scribe line for indexing is formed in a plated area on the back surface of the wafer. Method.
【請求項4】 請求項1ないし3のいずれかに記載の半
導体装置の製造方法において、 上記半導体装置が半導体レーザであることを特徴とする
半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein said semiconductor device is a semiconductor laser.
JP8163593A 1993-04-08 1993-04-08 Method for manufacturing semiconductor device Expired - Fee Related JP3305399B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8163593A JP3305399B2 (en) 1993-04-08 1993-04-08 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8163593A JP3305399B2 (en) 1993-04-08 1993-04-08 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH06295848A JPH06295848A (en) 1994-10-21
JP3305399B2 true JP3305399B2 (en) 2002-07-22

Family

ID=13751803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8163593A Expired - Fee Related JP3305399B2 (en) 1993-04-08 1993-04-08 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3305399B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501225B2 (en) * 2000-02-21 2010-07-14 日亜化学工業株式会社 Light emitting device and method for manufacturing light emitting device
JP2002111049A (en) * 2000-09-26 2002-04-12 Stanley Electric Co Ltd Method for manufacturing semiconductor light emitting element
EP2461379B1 (en) 2009-07-31 2017-03-01 Denka Company Limited Wafer for led mounting, method for manufacturing the same, and led-mounted structure using the wafer
JP5499826B2 (en) * 2010-03-29 2014-05-21 富士電機株式会社 Manufacturing method of semiconductor device
JP2011253915A (en) * 2010-06-02 2011-12-15 Shin Etsu Handotai Co Ltd Silicon wafer
JP5574043B2 (en) 2011-03-01 2014-08-20 新東工業株式会社 Cube standard
JP6225605B2 (en) * 2013-09-25 2017-11-08 富士電機株式会社 Manufacturing method of semiconductor device
JP2017123441A (en) * 2016-01-08 2017-07-13 三菱電機株式会社 Method of manufacturing semiconductor laser element

Also Published As

Publication number Publication date
JPH06295848A (en) 1994-10-21

Similar Documents

Publication Publication Date Title
US5340435A (en) Bonded wafer and method of manufacturing it
US5882988A (en) Semiconductor chip-making without scribing
EP2648236B1 (en) Vertical light-emitting devices comprising a metal support film
US5314844A (en) Method for dicing a semiconductor wafer
US20050118790A1 (en) Method for dicing semiconductor wafers
US5439723A (en) Substrate for producing semiconductor wafer
JPH0215652A (en) Semiconductor device and manufacture thereof
US5780320A (en) Method of manufacturing a semiconductor laser including two sets of dicing grooves
US8841204B2 (en) High yield substrate assembly
JP3305399B2 (en) Method for manufacturing semiconductor device
JP3532752B2 (en) Semiconductor device separation method
JPH11274559A (en) Gallium nitride semiconductor wafer and manufacture thereof
JPH04262589A (en) Manufacture of optical semiconductor device
JP2000173952A (en) Semiconductor device and its manufacture
JP2001085453A (en) Method of manufacturing semiconductor device
JPH0983081A (en) Fabrication of semiconductor laser element
JPH06188311A (en) Semiconductor-element cutting method
JPS62224946A (en) Manufacture of semiconductor substrate
JP2862582B2 (en) Adhesive semiconductor substrate and method of manufacturing the same
JPH0521597A (en) Manufacture of semiconductor element
JP2004039947A (en) Semiconductor laser and its manufacturing method
JP2001230166A (en) Semiconductor substrate and its manufacturing method
JPH05285937A (en) Dividing method for semiconductor base
JPH0945594A (en) Semiconductor wafer
JPH02208954A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees