JP3292960B2 - Circuit for translating pixel data stored in a frame buffer into pixel data to be displayed on an output display of a computer device - Google Patents

Circuit for translating pixel data stored in a frame buffer into pixel data to be displayed on an output display of a computer device

Info

Publication number
JP3292960B2
JP3292960B2 JP29198092A JP29198092A JP3292960B2 JP 3292960 B2 JP3292960 B2 JP 3292960B2 JP 29198092 A JP29198092 A JP 29198092A JP 29198092 A JP29198092 A JP 29198092A JP 3292960 B2 JP3292960 B2 JP 3292960B2
Authority
JP
Japan
Prior art keywords
digital
color index
color
values
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29198092A
Other languages
Japanese (ja)
Other versions
JPH06208359A (en
Inventor
マーク・アール・ハナー
Original Assignee
シリコン・グラフィクス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコン・グラフィクス・インコーポレーテッド filed Critical シリコン・グラフィクス・インコーポレーテッド
Priority to JP29198092A priority Critical patent/JP3292960B2/en
Publication of JPH06208359A publication Critical patent/JPH06208359A/en
Application granted granted Critical
Publication of JP3292960B2 publication Critical patent/JP3292960B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は出力表示装置に関するも
のであり、更に詳しくいえば、出力表示装置へカラー画
素データを供給する集積化された装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output display device, and more particularly to an integrated device for supplying color pixel data to an output display device.

【0002】[0002]

【従来の技術】典型的なコンピュータ装置は出力表示装
置に表示されるデータを発生する。この出力表示装置は
典型的には、表示されているプログラムが一定の動きを
生ずる時にスクリーンがそのような動きを見る人の目に
見える程度に速く表示する完全なスクリーン画像を順次
生ずる陰極線管である。順次表示される個々の画像(フ
レーム)を生ずるために、データをフレーム・バッファ
へ順次書込むことができる。フレーム・バッファは表示
装置上の各位置についての情報を記憶する。その位置を
発光させて(各画素)完全スクリーン画像を生ずること
ができる。たとえば、ある表示装置はおのおの約100
0個の画素を有する水平行を約1000行用いて画素を
表示できる。各フレームにおけるその情報の全ては表示
装置で走査される前にフレーム・バッファに書込まれ
る。
2. Description of the Related Art A typical computer system generates data to be displayed on an output display. This output display is typically a cathode ray tube that sequentially produces a complete screen image in which the screen displays such movements as fast as the viewer can see when the program being displayed produces certain movements. is there. Data can be sequentially written to a frame buffer to produce individual images (frames) that are displayed sequentially. The frame buffer stores information about each location on the display. The location can be illuminated (each pixel) to produce a full screen image. For example, one display device has about 100
Pixels can be displayed using about 1000 horizontal rows of 0 pixels. All of that information in each frame is written to the frame buffer before being scanned by the display.

【0003】全体のピクチャを記述するデータはフレー
ム・バッファ内に存在する。フレームは表示装置へ転送
できる。典型的にはデータはフレーム・バッファから表
示装置へ画素毎およびライン毎に、表示装置の左上隅か
ら始まって水平方向に左から右へ表示装置の右下隅へ向
かってライン毎に進む。出力表示装置にピクチャを連続
的に出現させるために、フレーム・バッファ内のフレー
ムを1秒間に30フレームまたはそれ以上の速さで絶え
ず走査せねばならない。
[0003] Data describing the entire picture resides in the frame buffer. The frame can be transferred to a display device. Typically, data goes from the frame buffer to the display pixel by pixel and line by line, starting from the upper left corner of the display and moving line by line from left to right horizontally to the lower right corner of the display. In order for the picture to appear continuously on the output display, the frames in the frame buffer must be constantly scanned at a rate of 30 frames per second or more.

【0004】いくつかのフォームで個々の画素に対して
データを記憶できる。最も簡単なフォームにおいては、
表示装置に提示される画素は1つの色または別の色、典
型的には白と黒、とすることができる。2つの状態をと
るだけであるから、この表示フォームは画素データの1
つの色または別の色を示すためにデータの1ビットだけ
を用いて実現できる。白から黒まで変化するいくつかの
灰色調表現で画素データを記憶することもできる。灰色
調表現においては、各画素を表現するためにいくつかの
ビットが用いられる。ビットの数は求められている数の
陰影を供給するために十分でなければならない。たとえ
ば、5ビットで32種類の陰影を表現できる。
[0004] Data can be stored for individual pixels in several forms. In the simplest form,
The pixels presented to the display can be one color or another color, typically white and black. Since there are only two states, this display form is one of the pixel data.
It can be implemented using only one bit of data to indicate one color or another. Pixel data can also be stored in several gray tones that vary from white to black. In a grayscale representation, several bits are used to represent each pixel. The number of bits must be sufficient to provide the required number of shades. For example, 5 types of 32 shades can be represented.

【0005】カラー表示する装置は、各画素の色情報を
表現するために8ビット、12ビット、24ビットまた
はその他の数を利用できる。しかし、出力表示装置で色
を提示する許容される方法が基本的には2つある。第1
の方法では、利用できる画素は赤、緑、または青の陰影
をおのおの表す3つの画素へ分けられる。たとえば、2
4ビットのデータが用いられると、装置は赤の陰影を表
現するためにそれらのビットの内の8ビットを典型的に
用い、緑の陰影を表現するためにそれらのビットの内の
8ビットを典型的に用い、青の陰影を表現するためにそ
れらのビットの内の8ビットを典型的に用いる。それら
の陰影のおのおのは透明から完全に飽和している状態ま
で変化できる。赤の陰影、緑の陰影、青の陰影の3つの
値を当業者に周知のやり方で組み合わせて最終的な色を
発生できる。もちろん、カラー装置は各陰影を表現する
ためにより少ない数のビットを使用でき、より少ない数
の各色の陰影を有することができる。
[0005] Color display devices can use 8 bits, 12 bits, 24 bits or other numbers to represent the color information of each pixel. However, there are basically two acceptable ways to present colors on an output display. First
In the method, the available pixels are divided into three pixels, each representing a red, green, or blue shade. For example, 2
When 4 bits of data are used, the device typically uses 8 of those bits to represent the red shading and 8 of those bits to represent the green shading. Typically used, eight of those bits are typically used to represent blue shading. Each of those shades can vary from transparent to fully saturated. The three values of red shading, green shading and blue shading can be combined in a manner well known to those skilled in the art to produce the final color. Of course, a color device could use a smaller number of bits to represent each shade and have a smaller number of shades of each color.

【0006】あるいは、カラー装置は色インデクシング
を基にすることができる。色インデクシング装置では、
画素を定義するために割り当てられたビットはカラー・
ルックアップ・テーブル(色インデックス・マップ)中
の特定の色を探すためのコードとして用いられる。色イ
ンデクシング装置と呼ばれるそのような装置により、
択さべき特定の色の数を少なくして、非常に多数のたと
えば24ビットの色から使用することができる。色イン
デクシング装置の1つのとくに望ましい特徴は、色マッ
プに記憶されている色値を変更するだけで種々のプログ
ラムのために種々の色を供給できる。
[0006] Alternatively, color devices can be based on color indexing. In the color indexing device,
The bits allocated to define a pixel are color
Used as code to look up a particular color in a look-up table (color index map). With such a device, called a color indexing device, the selection is made.
With a very large number of specific colors to choose from,
For example, a 24-bit color can be used . One particularly desirable feature of the color indexing device is that different colors can be provided for different programs simply by changing the color values stored in the color map.

【0007】しかし、色インデックス・マップにおいて
色を変更するにはマップ書込むことを必要とする。そ
の書込みは出力表示装置に情報を提示することを妨害し
ないように行わなければならない。多くの装置において
用いられる方法は比較的遅く、とくに、色インデックス
が頻繁に変更される場合には最適な結果を生ずることが
できない。このことは、表示による妨害が単に受け入れ
られたことをしばしば意味していた。
[0007] However, to change the color in the color index map requires that written into the map. The writing must be done so as not to interfere with the presentation of the information on the output display. The method used in many devices is relatively slow, and may not produce optimal results, especially if the color index is changed frequently. This often meant that the sign interference was simply accepted.

【0008】一般に、24ビットの色がより現実的であ
り、かつより望ましい。しかし、それには大容量のフレ
ーム・バッファメモリを必要とする。したがって、色イ
ンデクシング装置のためにより多くのアプリケーション
・プログラムが書込まれる。それらのプログラムを使用
するために、24ビット色のために構成されたコンピュ
ータ装置も色インデックス値を翻訳するために提供せね
ばならない。典型的には、異なる種類のカラー表示技術
を利用するプログラムでコンピュータ装置が動作できた
とすると、その装置は、ハードウェアを別々の回路構成
として異なる各技術へ付加することによりそれを行って
いた。そうすると、同じフレーム・バッファ内で異なる
フォーマットで符号化された画素を取り扱う必要がある
ために、そのような回路構成は非常に複雑になる傾向が
ある。典型的には、それらの回路素子は、個々の機能が
しばしば二重に組み込まれている別々の集積回路の部分
として現れる。そのように機能を二重に組み込むことに
よりコンピュータ装置のコストが上昇し、装置の動作が
遅くなり、装置全体の動作にとっては一般に有害であ
る。
In general, 24-bit colors are more realistic and more desirable. However, this requires a large amount of frame buffer memory. Therefore, more application programs are written for the color indexing device. In order to use these programs, a computer device configured for 24-bit color must also be provided to translate the color index values. Typically, if a computer device could operate with a program that utilizes a different type of color display technology, the device did so by adding hardware as a separate circuit configuration to each different technology. As such, such circuitry tends to be very complex, as it requires handling pixels encoded in different formats in the same frame buffer. Typically, those circuit elements appear as parts of a separate integrated circuit, wherein the individual functions are often duplicated. Such dual incorporation of functions increases the cost of the computer device, slows down the operation of the device, and is generally detrimental to the operation of the entire device.

【0009】最近のカラー装置の望ましい特徴の1つ
は、出力表示装置のウィンドウにビデオ情報を実時間で
表示できることであった。異なる種類のカラー装置を利
用する装置と同様に、出力表示装置のウィンドウにビデ
オを提示するためのハードウェアが個々の集積回路、ま
たは既に設計されている装置へ付加される回路として通
常現れる。特徴を付加するこの方法は回路素子を増加さ
せ、典型的には資源の無駄である。
One of the desirable features of modern color devices has been the ability to display video information in real time in a window on an output display device. As with devices utilizing different types of color devices, the hardware for presenting the video in the window of the output display device typically appears as individual integrated circuits or circuits that are added to already designed devices. This method of adding features adds circuit elements and is typically a waste of resources.

【0010】[0010]

【発明が解決しようとする課題】したがって、本発明の
目的は、種々の色フォーマットを出力表示装置に提示で
きるようにする集積化された装置を得ることである。本
発明の別の目的は、出力表示装置における表示を妨害す
ることなしに、色マップを変更できるようにする集積化
された装置を得ることである。本発明の更に別の目的
は、ビデオ信号を出力表示装置へ供給し、別々のビデオ
表示のために用いられる信号をフレーム・バッファから
供給するために使用でき、出力表示装置での画素の表示
を制御する集積化された装置を得ることである。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide an integrated device which allows various color formats to be presented on an output display. Another object of the present invention is to provide an integrated device that allows the color map to be changed without disturbing the display on the output display. Still another object of the present invention is to provide a video signal to an output display device, which can be used to supply a signal used for separate video display from a frame buffer, and to display a pixel on the output display device. It is to get an integrated device to control.

【0011】[0011]

【課題を解決するための手段】本発明のそれらの目的お
よびその他の目的は、フレーム・バッファにより供給さ
れたインデックス値に応答して陰影のデジタル値の第
1のセットを供給する複数の色インデックス・マップ
と、陰影のデジタル値の第1のセットに応答して陰影の
デジタル値の第2のセットを供給する複数のガンマ補正
マップとを備えるコンピュータ装置の出力表示装置に表
示すべき画素データを翻訳する回路において実現され
る。
SUMMARY OF THE INVENTION These and other objects of the present invention are directed to a plurality of colors for providing a first set of shaded digital values in response to a color index value provided by a frame buffer. Pixel data to be displayed on an output display of a computer device comprising an index map and a plurality of gamma correction maps for providing a second set of digital shade values in response to the first set of digital shade values. Is realized in a circuit for translating.

【0012】表記法および用語 以下に行う詳細な説明は、コンピュータメモリ内のデー
タビットに対するオペレーションの記号表現に関して主
として説明する。それらの記述および表現は、データ処
理の分野における専門家が自己の業績を同じ分野の他の
専門家へ最も効果的に伝えるために用いられるものであ
る。それらのオペレーションおよび表現は物理量の物理
的取り扱いを要するものである。通常は、必然的なもの
ではないが、それらの量は、蓄積、転送、組み合わせ、
比較およびその他の処理ができる電気信号または磁気信
号の形をとる。時には、主として一般的に用いられると
いう理由から、それらの信号をビット、値、素子、記
号、オブジェクト、文字、項、数、などと呼ぶと便利で
あることが判明している。しかし、それら全ての用語お
よび類似の項は適切な物理量に関連すべきであること、
およびそれらの量に適用される単なるレッテルであるこ
とを記憶しておくべきである。
Notation and Terminology The following detailed description is primarily directed to symbolic representations of operations on data bits within a computer memory. These descriptions and representations are used by experts in the field of data processing to most effectively communicate their work to other experts in the same field. These operations and expressions require physical handling of physical quantities. Usually, but not necessarily, their amounts are stored, transferred, combined,
Takes the form of electrical or magnetic signals that can be compared and otherwise processed. At times, it has proven convenient to refer to those signals as bits, values, elements, symbols, objects, characters, terms, numbers, or the like, primarily because they are commonly used. However, all such terms and similar terms should be related to the appropriate physical quantities,
It should be remembered that it is just a label applied to those quantities.

【0013】更に、行われる取り扱いは、人間により行
われる精神的な活動に一般的に関連づけられる、加算ま
たは比較のような用語でしばしば呼ばれる。本発明の一
部を構成するここで説明するどのようなオペレーション
においても、人間のそのような能力はほとんどの場合に
不必要であり、あるいは望ましくない。オペレーション
は機械オペレーションである。本発明のオペレーション
を行うために有用な機械には汎用デジタルコンピュータ
その他の類似の装置が含まれる。あらゆる場合に、コン
ピュータを動作させる場合における方法オペレーション
と、計算自体の方法とは異なることを記憶しておくべき
である。本発明は、他の希望の物理的信号を発生するた
めに、電気信号またはその他の(たとえば、機械的、化
学的)物理的信号の処理においてコンピュータを動作さ
せる方法に関するものである。
Further, the manipulations performed are often referred to in terms, such as adding or comparing, which are commonly associated with mental activities performed by humans. In any of the operations described herein that form part of the present invention, such human capabilities are unnecessary or undesirable in most cases. The operation is a machine operation. Useful machines for performing the operations of the present invention include general purpose digital computers or other similar devices. In every case, it should be remembered that the method operation in operating a computer is different from the method of calculation itself. The present invention relates to a method of operating a computer in the processing of electrical or other (eg, mechanical, chemical) physical signals to generate other desired physical signals.

【0014】[0014]

【実施例】まず、本発明に従って構成された出力表示装
置10の回路の機能的なブロック図が示されている図1
を参照する。この回路10は画素データを出力表示装置
へ送るために用いられる。回路10はアドレス・モード
選択器回路12を含む。本発明においては、このアドレ
ス・モード選択器回路12は表示すべき種々の色モード
の翻訳を制御するため、および出力表示装置の上にビデ
オ信号を置くことができるようにし、周辺装置で使用す
るためにフレーム・バッファに(図示せず)記憶されて
いるデータからビデオ信号を取り出すことができるよう
にするために用いられる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a functional block diagram of a circuit of an output display device 10 constructed according to the present invention is shown in FIG.
See This circuit 10 is used to send pixel data to an output display. Circuit 10 includes an address mode selector circuit 12. In the present invention, this address mode selector circuit 12 controls the translation of the various color modes to be displayed and allows the video signal to be placed on the output display for use in peripheral devices. To be able to retrieve the video signal from the data stored in the frame buffer (not shown).

【0015】回路12は画素データ(P_DATA)を
フレーム・バッファから受ける。このデータは2種類の
色モードの内の1つとすることができる。好適な実施例
においては、それらのモードは24ビット色モードおよ
び12ビット色モードである。24ビット色モードにお
いては、フレーム・バッファに記憶されて各画素を定め
るデータは3つの個々の8ビット値により色を表す。そ
れらの各値は赤、緑または青の陰影を定める。それらの
陰影は3つの値の別の値に組合わされて最終的な色画素
値を生ずる。赤を定める8ビットは最終的な色の零から
完全に飽和した赤のいずれかの量を示す。緑と青を表す
8ビットは同様のやり方でそれらの色を表す。24ビッ
ト色モードでは約1600万種類の色を表現して、出力
表示装置で表示できる。しかし、24ビット色モードを
使用するためには、各画素を出力表示装置に表示するた
めに、少なくとも完全な24ビットをフレーム・バッフ
ァに記憶せねばならない。フレーム・バッファ・メモリ
は典型的には2ポート・ビデオ・ランダムアクセスメモ
リであるが、このメモリは非常に高価である。
The circuit 12 receives the pixel data (P_DATA) from the frame buffer. This data can be one of two color modes. In the preferred embodiment, the modes are a 24-bit color mode and a 12-bit color mode. In the 24-bit color mode, the data stored in the frame buffer and defining each pixel represents the color by three individual 8-bit values. Each of those values defines a shade of red, green or blue. Those shades are combined into another of the three values to produce the final color pixel value. The eight bits defining red indicate the amount of any of the final colors from zero to fully saturated red. The eight bits representing green and blue represent their colors in a similar manner. In the 24-bit color mode, about 16 million kinds of colors can be expressed and displayed on the output display device. However, to use the 24-bit color mode, at least a full 24 bits must be stored in the frame buffer in order to display each pixel on the output display. The frame buffer memory is typically a two-port video random access memory, which is very expensive.

【0016】他方、インデックスされる色モードは約1
600万種類の同じ総スペクトルから選択される十分に
小数の色を提供する。好適な実施例においては、一度に
4096種類だけの色を選択できるように、データの1
2ビットだけが利用される。実際に、インデックスは2
4ビットカラー装置で利用できる全ての色のうちの特定
の1つを選択するために用いられるコードである。しか
し、12ビットで符号化された値は、出力表示装置で表
示する正しい24ビットの色を供給するために復号せね
ばならない。インデックスされた色モードを用いれば記
憶させるデータのビットを少なくすることができ、した
がって、より小さいフレーム・バッファ・スペースを用
いることができる。したがって、より安い装置は色イン
デクシングを用いる傾向があり、この色フォーマットの
ために多くのプログラムが書かれる。
On the other hand, the indexed color mode is about 1
Provides a sufficiently small number of colors selected from the same 6 million total spectra. In the preferred embodiment, one of the data is selected so that only 4096 colors can be selected at a time.
Only two bits are used. In fact, the index is 2
A code used to select a particular one of all the colors available on a 4-bit color device. However, values encoded with 12 bits must be decoded to provide the correct 24-bit color to be displayed on the output display. The use of indexed color modes allows for fewer bits of data to be stored, and therefore, smaller frame buffer space. Therefore, cheaper devices tend to use color indexing, and many programs are written for this color format.

【0017】24ビット・カラー装置にインデックスさ
れたプログラムを実行させるために、色インデックス値
を復号できねばならない。色インデックス値により表さ
れている色のこの復号を行うために、本発明の装置は、
任意の画素に対して供給された色インデックス値を3つ
の色マップ回路14,15,16へ送る。データが色イ
ンデックス・データであることを動作モードが示すと仮
定すると、3つの色マップ14,15,16のおのおの
が、符号化されたインデックスにより示されている位置
に記憶されている値を探し、8ビットの色を供給する。
各8ビット出力信号は24ビット色の3つの陰影表現
(赤/緑/青)の1つを定める。したがって、たとえ
ば、色マップ回路14がインデックス値を受け、最終的
な24ビット色における赤陰影の値を示す8ビット出力
を供給するためにその値を探す。色マップ回路15,1
6は同様に動作して、インデックス値を受ける各画素に
対する最終的な色の中の緑と青との陰影を示す出力デー
タを供給する。
In order for a 24-bit color device to execute the indexed program, the color index values must be able to be decoded. To perform this decoding of the color represented by the color index value, the apparatus of the present invention
The color index value supplied to an arbitrary pixel is sent to three color map circuits 14, 15, and 16. Assuming that the mode of operation indicates that the data is color index data, each of the three color maps 14, 15, 16 looks for the value stored at the location indicated by the encoded index. , 8 bit colors.
Each 8-bit output signal defines one of three shaded representations (red / green / blue) of a 24-bit color. Thus, for example, color map circuit 14 receives the index value and looks for that value to provide an 8-bit output indicating the value of the red shade in the final 24-bit color. Color map circuit 15, 1
6 operates similarly to provide output data indicating the shades of green and blue in the final color for each pixel receiving the index value.

【0018】フレーム・バッファに記憶されて、アドレ
ス・モード選択回路12へ供給されるインデックス値が
24ビット色値ではなくて、色インデックス値であるこ
とを決定できるようにするために、画素モード信号P_
MODEが各画素値と共にアドレス・モード選択器回路
12へ供給される。画素モード信号は1ビットにでき、
1つの条件が1つの色フォーマットを示し、別の条件は
別のフォーマットを示す。このようにして、24ビット
色フォーマットと12ビット色インデックス・フォーマ
ットで符号化された画素値をフレーム・バッファに同時
に記憶できる。アプリケーション・プログラムはそれら
種々の色モードのいずれかで機能できるから、これはそ
れらの装置よりも十分な利益を提供する。
To enable the index value stored in the frame buffer and supplied to the address mode selection circuit 12 to be a color index value rather than a 24-bit color value, a pixel mode signal P_
MODE is supplied to the address mode selector circuit 12 together with each pixel value. The pixel mode signal can be 1 bit,
One condition indicates one color format and another condition indicates another format. In this way, pixel values encoded in the 24-bit color format and the 12-bit color index format can be simultaneously stored in the frame buffer. This offers significant benefits over those devices, as the application program can function in any of these various color modes.

【0019】本発明の好適な実施例においては、アドレ
ス・モード選択器回路12へ供給された色モード信号に
よって、アドレス・モード選択器回路12は色インデッ
クス値であるより低い12ビットを各色マップ回路1
4,15,16へ供給させて、最上位のビット位置にあ
る1つの色モード・ビットと共にテーブルにより翻訳
させる。モード・ビットを調べることにより、色マップ
回路14,15,16はそれらの値を色インデックス値
として認識する。本発明の好適な実施例においては、各
色マップ回路14,15,16は、4000種類以上の
色陰影を記憶できるように、4キロバイトのメモリを含
む。
In the preferred embodiment of the present invention, the color mode signal provided to the address mode selector circuit 12 causes the address mode selector circuit 12 to assign the lower 12 bits of the color index value to each color map circuit. 1
4, 15 and 16 for translation by a color table with one color mode bit in the most significant bit position. By examining the mode bits, the color map circuits 14, 15, 16 recognize their values as color index values. In a preferred embodiment of the present invention, each color map circuit 14, 15, 16 includes 4 kilobytes of memory to store more than 4000 color shades.

【0020】他方、情報が24ビットの色データである
とすると、陰影値は色マップ回路14,15,16へ送
られる。しかし、その値に対しては翻訳は不必要であ
り、または行われない。赤、緑、青の陰影を示す8ビッ
トの3つの群はアドレス・モード選択器回路12により
5つの上位ビットが連結される。それらのビットのうち
の最上位のビットは、データが24ビット色データであ
ることを示すモード・ビットである。それより下位の別
の4ビットは、色インデックス・マップをアドレスする
ために用いられる12ビットを単に充たすだけであっ
て、伝送されるデータが色インデックス・データではな
く、テーブルにより翻訳されないことをモード・ビッ
トが示す時に色マップ回路14,15,16によって捨
てられる。したがって、24ビット色画素の各陰影を定
める下位8ビットは変化無しに色マップ回路14,1
5,16を介して直接に伝送されるだけである。この構
成によって2種類の色フォーマットを色インデックス・
マップを介して処理できるようにし、それにより回路を
簡単にし、動作時間を短縮できるようにする。これによ
り出力表示装置の動作を大幅に簡単にし、かつ冗長回路
のない非常にコンパクトな装置を得ることができるよう
にする。
On the other hand, if the information is 24-bit color data, the shade value is sent to color map circuits 14, 15, and 16. However, no translation is necessary or necessary for that value. The address mode selector circuit 12 concatenates the five higher order bits of the three groups of eight bits representing the shades of red, green, and blue. The most significant bit of those bits is a mode bit indicating that the data is 24-bit color data. The other four lower bits simply fill the 12 bits used to address the color index map, and make sure that the data transmitted is not color index data and is not translated by the color table. Discarded by the color map circuits 14, 15, 16 when the mode bits indicate. Therefore, the lower 8 bits that define each shadow of the 24-bit color pixel remain unchanged with the color map circuit 14,1.
It is only transmitted directly via 5 and 16. With this configuration, two types of color formats can be used
It allows processing via maps, thereby simplifying the circuit and reducing operating time. This greatly simplifies the operation of the output display device and makes it possible to obtain a very compact device without redundant circuits.

【0021】色マップ回路14,15,16から、各色
陰影のためのデータの8ビット(色インデックス・マッ
プまたはフレーム・バッファから直接伝送される)が、
3つのマルチプレクサ20〜22のうちの1つにより3
つのガンマ補正マップ24〜26の1つへ伝送される。
出力表示装置へ実際に供給される色が希望の色の比較的
正確な表現であるように、それらのマップのおのおのは
色修正を行う。種々の出力表示装置により用いられてい
る蛍光体の応答が種々であるから、ガンマ色修正は必要
である。本質的には、表示信号と、表示モニタへ加えら
れる電圧との間には直接の関係があるが、これはスクリ
ーン蛍光体の出力に対してはそうではない。したがっ
て、コンピュータ装置において用いられていた直線的な
8ビット色値を、スクリーンの蛍光体を希望の色に一層
良く似させる8ビット値に翻訳させる必要がある。ガン
マ色補正についての詳細な説明が、バン・ノストランド
・ラインホールド(VanNostrand Rein
hold)により出版された、コンラック・コーポレー
ション(ConnracCorporation)によ
り1985年に編集された「ラスタ・グラフィックス・
ハンドブック(RasterGraphics Han
dbook)」第2版、の215ページ以後に行われて
いる。
From the color map circuits 14, 15, 16 the 8 bits of data for each color shade (transmitted directly from the color index map or frame buffer)
3 by one of the three multiplexers 20-22
To one of the gamma correction maps 24-26.
Each of these maps performs a color correction so that the colors actually provided to the output display are relatively accurate representations of the desired colors. Gamma color correction is necessary because of the varying responses of the phosphors used by various output displays. Essentially, there is a direct relationship between the display signal and the voltage applied to the display monitor, but not the output of the screen phosphor. Therefore, there is a need to translate the linear 8-bit color values used in computer devices into 8-bit values that make the phosphors on the screen more like the desired color. A detailed description of gamma color correction can be found in Van Nostrand Rein.
Holder, Inc., edited by Connrac Corporation in 1985, "Raster Graphics.
Handbook (Raster Graphics Hans)
dbook) "Second Edition, page 215 and later.

【0022】ガンマ補正マップ24〜26により供給さ
れた8ビット2進値は、3つの個々のデジタル−アナロ
グ変換器回路28〜30へ供給される。それらの回路2
8〜30は、アナログ・カラー表示装置を駆動するため
に用いられる3つのアナログ信号を供給する。それらの
回路の詳細は当業者にとって周知であるから、ここでは
説明を省略する。
The 8-bit binary values provided by the gamma correction maps 24-26 are provided to three individual digital-to-analog converter circuits 28-30. Their circuits 2
8 to 30 provide three analog signals used to drive an analog color display. The details of those circuits are well known to those skilled in the art, and thus description thereof is omitted here.

【0023】24ビット色フォーマットで既に符号化さ
れたビデオ情報を、出力表示装置に表示されている画像
の上に重ねることができるようにするために、外部ビデ
オ入力データ源が、3つの8ビット色陰影を各マルチプ
レクサ20〜22へ供給するために接続されていること
が示されている。アドレス・モード選択器回路12への
ビデオ入力信号VI_KEYを用いて、マルチプレクサ
20〜22がビデオ情報またはデータをフレーム・バッ
ファから出力表示装置へ伝送するかどうかを選択するた
めに使用できる。典型的には、ビデオが存在するなら
ば、ビデオはフレーム・バッファに保持されているグラ
フィックス・データの上に置かれる。ビデオ源からのビ
デオ入力信号は、ビデオが存在するかどうかを示す。画
素キー信号P_KEYがフレーム・バッファにより供給
されて、グラフィックス情報またはビデオ情報が、ビデ
オ信号が存在するならば、制御を行うかどうかを指示す
る。典型的には、P_KEY信号を得るような情報は、
フレーム・バッファに記憶されている画素データに含ま
れる。
To enable video information already encoded in a 24-bit color format to be superimposed on the image being displayed on the output display device, an external video input data source is provided with three 8-bit data sources. It is shown connected to supply color shades to each of the multiplexers 20-22. Using the video input signal VI_KEY to the address mode selector circuit 12, the multiplexers 20-22 can be used to select whether to transmit video information or data from the frame buffer to the output display. Typically, if video is present, the video is placed on top of the graphics data held in the frame buffer. The video input signal from the video source indicates whether video is present. The pixel key signal P_KEY is provided by the frame buffer and the graphics or video information indicates whether to control if a video signal is present. Typically, the information for obtaining the P_KEY signal is
It is included in the pixel data stored in the frame buffer.

【0024】また、8ビットの赤,緑,青の色データ
を、ビデオ記録回路のような他の回路により使用するた
めに、各色マップの出力端子から伝送するために、選択
できる。その場合には、データを使用することを示す信
号VO_KEYがアドレス・モード選択器回路12か
ら、ビデオのために用いられるデータを受信する回路へ
送られる。そのデータは、たとえばバッファ・メモリに
記憶されているグラフィックス・データを記録するため
に、ビデオ・カセットレコーダによって利用できる。
Also, 8-bit red, green, and blue color data can be selected for transmission from the output terminal of each color map for use by other circuits, such as a video recording circuit. In that case, a signal VO_KEY indicating that data is to be used is sent from the address mode selector circuit 12 to a circuit for receiving data used for video. The data can be used by a video cassette recorder, for example, to record graphics data stored in a buffer memory.

【0025】色インデクシングを用いるコンピュータ装
置において遭遇する1つの大きな問題は、アニメーショ
ン・プログラムのようなあるアプリケーション・プログ
ラムが供給される色のアレイを頻繁に変化させることで
ある。そのような変化のおのおのは、種々の陰影値を色
インデックス値により復号できるように、それらの値を
色インデックス・マップに格納することを求める。他の
状況が表示のために用いられる色の急速な変更も要求す
る。たとえば、いくつかの個々のアプリケーション・プ
ログラムがマルチタスキングであって、それの出力が出
力表示装置のスクリーン上の複数のウィンドゥに表示さ
れる時に、各アプリケーションは種々の色のアレイの選
択を許す。各プログラムが色の種々のアレイを用いるも
のとすると、色マップ中の各陰影値に対して種々の値を
利用せねばならない。全てのウィンドゥの色インデック
ス・マップが、色マップにより提供されるメモリ・スペ
ースに適合しないとすると、色マップの大きい部分を、
種々のアプリケーション・ウィンドゥが活動化されるに
つれて、頻繁に再びロードせねばならない。
One major problem encountered in computer systems that use color indexing is that some application programs, such as animation programs, frequently change the array of colors supplied. Each such change calls for storing those values in a color index map so that the various shade values can be decoded by the color index values. Other situations also require rapid changes in the colors used for display. For example, when some individual application programs are multitasking and their output is displayed in multiple windows on the output display screen, each application allows the selection of an array of different colors. . Assuming that each program uses a different array of colors, different values must be used for each shade value in the color map. Assuming that all window color index maps do not fit into the memory space provided by the color map,
As the various application windows are activated, they must be reloaded frequently.

【0026】したがって、色マップで用いられる値
示中に迅速に変更される。これを行わせるためには、中
央処理装置のようなある制御回路が、色マップに格納さ
れている値を、アプリケーション・プログラムにより望
まれている色に適合させるように変更する必要がある。
[0026] Thus, the values used in the color map Ru is rapidly changed in Table <br/> While browsing. To do this, such is the control circuit as a central processing unit, the values stored in the color map, it is necessary to change to adapt to the color that is desired by the application program.

【0027】典型的なコンピュータ装置においては、制
御回路(たとえば、中央処理装置)が色マップへ単に書
込んで、変更が望まれる時に、格納されている値を常に
変更する。しかし、データが表示装置へ伝送されている
間に色マップは色インデクシングのために種々の色値の
探索を取り扱うから、色マップに記憶されている値の変
更が表示されるデータを妨害しないようにすることが望
ましい。これは、2ポート・メモリが色マップのために
用いられるならば、行われる。そのような2ポート・メ
モリを用いることにより、色マップに対する変更を、デ
ータが表示装置へ供給されている間に、表示装置へ書込
むことができる。しかし、2ポート・メモリは非常に高
価であるから、色テーブルのために従来の1ポート・メ
モリを利用することがはるかに経済的である。1ポート
・メモリを用いるということは、色マップで色が変えら
れている間は、表示のためにデータを供給するためにマ
ップを使用できないことを意味する。従来の装置におい
ては、表示が影響を受ける。もちろん、色マップを急に
変更することができ、許容できる副作用としての妨害が
生じる。
In a typical computer system, a control circuit (eg, a central processing unit) simply writes to a color map and changes the stored value whenever a change is desired. However, since the color map handles the search for various color values for color indexing while the data is being transmitted to the display device, changes in the values stored in the color map do not interfere with the displayed data. Is desirable. This is done if a two-port memory is used for the color map. By using such a two-port memory, changes to the color map can be written to the display while data is being provided to the display. However, it is much more economical to utilize a conventional one-port memory for the color table because the two-port memory is very expensive. Using one-port memory means that while the colors are being changed in the color map, the map cannot be used to supply data for display. In conventional devices, the display is affected. Of course, the color map can be changed abruptly, causing interference as an acceptable side effect.

【0028】その問題に対処する別のやり方は、表示走
査プロセスが垂直帰線動作期間中で、データが表示装置
へ向けられていない間に、色テーブルを修正することで
ある。マップに格納されている値がたまに変更される場
合にそのやり方は良く機能する。たとえば、色値を頻繁
には変更しないただ1つのアプリケーション・プログラ
ムが実行され、種々の色値を用いる新しいプログラムへ
装置が変更する場合に、それは良く機能することがあ
る。しかし、前記装置は、1つのフレームが表示装置へ
走査される期間中に生ずる色マップに対する変更を正し
く取り扱うことはできない。
Another way to address the problem is to modify the color table while the display scanning process is during a vertical retrace operation and no data is being directed to the display. This works well when the values stored in the map change occasionally. For example, it may work well if only one application program is run that does not change color values frequently and the device changes to a new program that uses different color values. However, the device cannot correctly handle changes to the color map that occur during the time one frame is scanned into the display.

【0029】本発明は、非常に頻繁に、かつ非常に迅速
色値を変更する必要がある場合に、その問題を解決す
るものである。本発明は、表示装置の各行の表示の後で
利用できる水平帰線期間を利用して色テーブルの必要な
あらゆる変更を行う。従来の回路においては、この時間
は非常に短いから、陰影を変更する各アドレスに対して
典型的に500ナノ秒を要する書込み動作を行うことは
できない。しかしながら、そのような各期間内にできる
ようにするために、本システムは色インデックス・マッ
プを変えるために書込まれるデータを蓄積するファース
トイン・ファーストアウト・バッファ回路(FIFO)
を用意する。したがって、水平帰線期間が生じて、色イ
ンデックス・マップからのデータ出力が止まると、FI
FO内のデータを色インデックス・マップへ書込んで、
適切な変更を行
The present invention solves the problem when color values need to be changed very frequently and very quickly. The present invention relates to the method of
Use the available horizontal retrace period to create a color table
Make any changes . In conventional circuits, this time is so short that a write operation that typically takes 500 nanoseconds for each address that changes shading cannot be performed. However, to be able to do so within each such period, the system uses a first-in first-out buffer circuit (FIFO) to store the data written to change the color index map.
Prepare Accordingly, occurs a horizontal retrace period, the data output from the color index maps stop malt, FI
Write the data in the FO to the color index map,
It intends line the appropriate changes.

【0030】この動作を行うために、図2にブロック図
で示されている回路31が用いられる。この回路31
は、色マップを変更する動作を制御する制御信号を受け
る制御回路32を含む。この回路32は書込みFIFO
33を制御する。この書込みFIFOには、色マップへ
書込むべきデータと、そのデータのためのアドレス情報
とが、中央処理装置のようなホスト(図示せず)により
記憶させられる。制御回路12は読み出し命令または書
込み命令を受け、その命令に従って、求められている特
定の動作を行うことをFIFOに指令する。典型的に
は、試験動作中を除き、色インデックス・マップは読み
出されない。したがって、読み出し動作は、表示装置へ
のデータの走査をインターフェイスする必要がある動作
でない。しかし、読み出し動作をFIFOに記憶し、書
込み動作が終わって、FIFOがクリヤされたら、帰線
期間中にそれらの動作を実行することが可能である。
In order to perform this operation, a circuit 31 shown in a block diagram in FIG. 2 is used. This circuit 31
Includes a control circuit 32 that receives a control signal for controlling an operation of changing a color map. This circuit 32 has a write FIFO
33 is controlled. In the write FIFO, data to be written to the color map and address information for the data are stored by a host (not shown) such as a central processing unit. The control circuit 12 receives a read command or a write command, and instructs the FIFO to perform a required specific operation according to the command. Typically, the color index map is not read except during a test operation. Thus, a read operation is not an operation that needs to interface data scanning to the display device. However, it is possible to store the read operations in the FIFO, perform those operations during the flyback period if the FIFO operation is cleared after the write operation is completed.

【0031】通常の場合には、行うべき動作は色インデ
ックス・マップ14〜16の1つへの値の書込みであ
る。その場合、FIFOが一杯でない時の典型的な動
、FIFO33へのデータとアドレスのホストによ
書込みで始まる。この情報は、水平または垂直の帰線
消去期間が始まったことを知らせる走査制御回路(図示
せず)からの信号(帰線)けるまで、FIFO33
内の待ち行列に格納される。この点で、回路35はFI
FO待ち行列内のデータの最初の部分を読み出し、その
最初の部分を色マップの1つの、データとともに格納さ
れているアドレスに書込む。この読み出しは、走査制御
回路からの帰線信号の受信により示されている水平(ま
たは垂直)帰線のために割当てられた期間だけ続く。本
発明の好適な実施例においては、FIFOからデータ
部分を書込むために要する時間は約9ナノ秒である。し
たがって、水平帰線消去期間(典型的には約4マイクロ
秒)中に非常に多数のデータ部分を書込むことができ
る。通常は、FIFOのサイズは、ホストがFIFOへ
書込む時間により制限される。好適な実施例におけるホ
ストのアクセスは約500ナノ秒を必要とするから、活
動中の水平走査の11マイクロ秒の間にデータの約22
個の部分がFIFOへ書込まれる。
In the normal case, the action to be taken is to write a value to one of the color index maps 14-16. In this case, a typical operation when the FIFO is not full, the host of data and address for the FIFO33
That begins with writing. This information signal from the scanning control circuit (not shown) indicating that the blanking period of the horizontal or vertical and Tsu beginning a (blanking) to kicking received, FIFO 33
Is stored in the queue. At this point, the circuit 35
The first part of the data in the FO queue is read and the first part is written to one of the color maps at the address stored with the data. This reading is not that horizontal (or vertical) indicated by the reception of the retrace signal from the scanning control circuit continues for a period allocated for retrace. In the preferred embodiment of the present invention, the time required to write each data portion from the FIFO is about 9 nanoseconds. Thus, a very large number of data portions can be written during a horizontal blanking period (typically about 4 microseconds). Usually, the size of the FIFO is limited by the time that the host writes to the FIFO. Since host access in the preferred embodiment requires about 500 nanoseconds, about 22 microseconds of data during the 11 microseconds of an active horizontal scan.
This part is written to the FIFO.

【0032】色インデックス・マップ内の値を変更させ
るために水平帰線消去期間を利用することにより、1つ
のフレームが表示装置へ走査される期間中に色を変更す
ることができる。これは、垂直帰線消去期間中のみ変更
できる色インデックス・マップ用の1ポート・メモリを
用いた、または2ポート・メモリを用いた従来の装置と
は対照的である。
By utilizing the horizontal blanking interval to change the values in the color index map, the color can be changed while one frame is scanned into the display. This only changes during the vertical blanking interval
One port memory for color index map
In contrast to conventional devices used or using two-port memories.

【0033】図示のFIFOは、好適な実施例に用いら
れた時は、8ビット・データの64個の部分を、16ビ
ット・アドレスとともに記憶するメモリを用意してい
る。したがって、FIFOが一杯にされることはありそ
うもない。しかし、万一FIFOが一杯にされたとする
と、回路が十分な記憶空間を提供できないことによりデ
ータが失われることがないように、制御回路32は色テ
ーブルへ書込み、表示を乱す。これを行うために、FI
FOの条件に応じて、入力画素から、または書込みFI
FOからメモリのアドレスを提供するために、マルチプ
レクサ(図5a)を装置に設けることができる。
The FIFO shown, when used in the preferred embodiment, provides memory for storing 64 portions of 8-bit data along with 16-bit addresses. Thus, it is unlikely that the FIFO will be full. However, if the event FIFO is full, de by circuit can not provide sufficient storage space
To prevent data loss, the control circuit 32 controls the color
Write to the cable and disturb the display. To do this, FI
Depending on the condition of FO, from input pixel or write FI
A multiplexer (FIG. 5a) can be provided in the device to provide the address of the memory from the FO.

【0034】図2からわかるように、種々の色マップの
アドレッシングを行うために、アドレス・バンク復号回
路35が設けられる。また図2からわかるように、ガン
マ補正色マップ24〜26をホストによりアクセスで
き、ガンマを補正することが望ましいことが判明したな
らば、それらのガンマ補正色マップをFIFO回路33
を用いて修正できる。
As can be seen from FIG. 2, an address bank decoding circuit 35 is provided for addressing various color maps. As can be seen from FIG. 2, if it is found that the gamma correction color maps 24 to 26 can be accessed by the host and it is desirable to correct the gamma, those gamma correction color maps are stored in the FIFO circuit 33.
Can be modified using

【0035】色マップ・メモリを、データが色マップを
介して伝送して出力表示装置で表示する表示モードと、
色マップに記憶されている値を変更できるホスト・アク
セスモードとの間で切り替えることは、各色マップへの
アドレス入力端子に一連の2対1マルチプレクサ(図5
b)を用いて行われる。表示モードにおいて、マルチプ
レクサが、色マップ・メモリ14,15,16のために
アドレス・モード選択器回路12から色マップ・アドレ
スを選択し、マップ24のためにマルチプレクサ20か
ら色マップ・アドレスを選択し、マップ26のためにマ
ルチプレクサ22から色マップ・アドレスを選択する。
ホスト・アクセス・モードにおいては、色マップ・アド
レスは書込みFIFOアドレス出力から来る。
A display mode in which data is transmitted through a color map to a color map memory and displayed on an output display device;
Switching between a host access mode in which the values stored in the color map can be changed is accomplished by a series of two-to-one multiplexers (FIG. 5) at the address input to each color map.
This is performed using b). In the display mode, the multiplexer selects a color map address from the address mode selector circuit 12 for the color map memories 14, 15, 16 and a color map address from the multiplexer 20 for the map 24. , A color map address from multiplexer 22 for map 26.
In host access mode, the color map address comes from the write FIFO address output.

【0036】色インデクシングのために記憶されている
データを変更するために、ホストが出力表示装置の色マ
ップをアクセスできるようにする第2の装置が図3と図
4に示されている。図3に示されている装置40におい
ては、図2の入力書込みFIFO33が除去されて、ホ
ストのデータおよびアドレスが、それの内容を変更すべ
き特定の色マップへ直接供給されるようにされている。
この動作を制御するために制御回路41が設けられる。
色マップの探索プロセスの正常な機能の妨害を排除する
ために、図4の装置50が設けられる。この装置におい
ては、色インデックス・マップ(この図では図1で用い
られているのと同じ番号で示されている)の出力端子に
FIFO51,52,53が設けられる。各FIFO5
1〜53は、カラー表示装置への画素データの流れを乱
すことなしに色マップ14〜16をホストがアクセスで
きるような期間を利用できるように、関連する色マップ
14〜16から供給される赤,緑、または青の画素陰影
データを記憶するために用いられる。
A second device that allows the host to access the color map of the output display to change the data stored for color indexing is shown in FIGS. In the device 40 shown in FIG. 3, the input write FIFO 33 of FIG. 2 has been removed so that the host data and address are supplied directly to the particular color map whose contents are to be modified. I have.
A control circuit 41 is provided to control this operation.
To eliminate interference with the normal functioning of the color map search process, the device 50 of FIG. 4 is provided. In this device, FIFOs 51, 52 and 53 are provided at output terminals of a color index map (in this figure, indicated by the same numbers as those used in FIG. 1). FIFO5
1-53 are provided by the associated color maps 14-16 so that the host can access the color maps 14-16 without disrupting the flow of pixel data to the color display. , Green, or blue pixel shading data.

【0037】したがって、水平帰線期間中に、次に表示
装置へ走査すべきデータ行のための画素値が色マップへ
送られて、次の水平走査線が始まった時にFIFOが画
素データで一杯であるように、FIFO51〜53へク
ロックされるものとすると、ガンマ補正マップを介して
表示装置へ供給される画素データをFIFO51〜53
から得ることができる。FIFOに最初に置かれた行か
らのデータは色マップ14〜16からFIFOへ書込み
続けられ、出力画素データは、色マップ14〜16の値
を変えるためにそれらの色マップへ書込むことをホスト
が希望しなければ、出力画素データがガンマ補正マップ
へ供給される。その場合には、画素イネーブル(P_E
NAB)信号がデアサートされて、ホストが色マップへ
書込むことができるようにする。この期間中に、画素デ
ータは表示のためにFIFO51〜53で利用できる。
ホストが色テーブルでのそれの変更を終わると、フレー
ム・バッファからの画素データが色テーブルへ流れてF
IFO51〜53に入るように、P_ENAB信号は再
びアサートされる。
Thus, during the horizontal retrace interval, the pixel values for the next data row to be scanned to the display are sent to the color map, and the FIFO is filled with pixel data when the next horizontal scan line begins. Assuming that the pixel data is clocked by the FIFOs 51 to 53, the pixel data supplied to the display device via the gamma correction map is
Can be obtained from Data from the first row in the FIFO continues to be written to the FIFO from color maps 14-16, and output pixel data is written to those color maps to change the values of color maps 14-16. Is not desired, the output pixel data is supplied to a gamma correction map. In that case, the pixel enable (P_E
The NAB) signal is deasserted to allow the host to write to the color map. During this period, pixel data is available in FIFOs 51-53 for display.
When the host finishes changing it in the color table, the pixel data from the frame buffer flows to the color table and
The P_ENAB signal is again asserted to enter the IFOs 51-53.

【0038】もちろん、ホストが色マップ14〜16へ
書込む期間が生じている間に画素を供給するために十分
な記憶装置をFIFO51〜53が有することが必要で
ある。一般に、ホストが画素データを妨害することなし
に書込みのために利用できる時間の長さは、水平帰線期
間の長さに等しい。したがって、色マップがホスト・ア
クセスにより占められることがある時間を画素の持続時
間で除したものに等しい数の画素を保持するために、F
IFOは十分に大きくなければならない。たとえば、表
示装置における行の走査時間が16マイクロ秒で、ホス
トは500ナノ秒ごとにメモリ・サイクルを要求でき、
ホスト・サイクルが18ナノ秒間色マップを占めている
とすると、FIFOは(16000/500)に(18
/9)画素を乗じたものを記憶せねばならない。したが
って、好適な実施例においては、FIFO51〜53は
64個の画素のための記憶装置を設けねばならない。
Of course, it is necessary that the FIFOs 51-53 have sufficient storage to supply the pixels during the period during which the host writes to the color maps 14-16. In general, the length of time available to the host for writing without disturbing pixel data is equal to the length of the horizontal retrace period. Therefore, to keep the number of pixels equal to the time that the color map may be occupied by host accesses divided by the pixel duration,
The IFO must be large enough. For example, a row scan time of 16 microseconds on a display device, the host can request a memory cycle every 500 nanoseconds,
Assuming that the host cycle occupies the color map for 18 nanoseconds, the FIFO becomes (16000/500) at (18
/ 9) The product of the pixels must be stored. Thus, in the preferred embodiment, FIFOs 51-53 must provide storage for 64 pixels.

【0039】以上、本発明を好適な実施例について説明
したが、当業者は本発明の要旨および範囲を逸脱するこ
となしに、その実施例を種々変更できる。たとえば、前
記のように、色インデクシング・マップ内の値を変更す
るために提案された構成を、ガンマ補正マップ内の値へ
変更が望ましければ、そのために利用できる。
Although the present invention has been described with reference to preferred embodiments, those skilled in the art can make various modifications to the embodiments without departing from the spirit and scope of the present invention. For example, as described above, the proposed arrangement for changing the values in the color indexing map can be used to change the values in the gamma correction map if desired.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に従って画素データを出力表示装置へ供
給するための回路の機能的なブロック図である。
FIG. 1 is a functional block diagram of a circuit for supplying pixel data to an output display device according to the present invention.

【図2】本発明に従って出力表示回路の色マップへデー
タを書込むための回路のブロック図である。
FIG. 2 is a block diagram of a circuit for writing data to a color map of an output display circuit according to the present invention.

【図3】本発明に従って画素データを出力表示装置へ供
給するための付加回路の機能的なブロック図である。
FIG. 3 is a functional block diagram of an additional circuit for supplying pixel data to an output display device according to the present invention.

【図4】本発明に従って出力表示回路の色マップへデー
タを書込むための付加回路のブロック図である。
FIG. 4 is a block diagram of an additional circuit for writing data to a color map of an output display circuit according to the present invention.

【図5】本実施に使用するマルチプレクサの例である。FIG. 5 is an example of a multiplexer used in the present embodiment.

【符号の説明】[Explanation of symbols]

10 出力表示回路 12 アクセス・モード選択器回路 14,15,16 色マップ回路 20,21,22 マルチプレクサ 24,25,26 色ガンマ補正回路 28,29,30 デジタル−アナログ変換器回路 32 制御回路 33 書込みFIFO Reference Signs List 10 output display circuit 12 access mode selector circuit 14, 15, 16 color map circuit 20, 21, 22 multiplexer 24, 25, 26 color gamma correction circuit 28, 29, 30 digital-analog converter circuit 32 control circuit 33 writing FIFO

フロントページの続き (56)参考文献 特開 平2−16598(JP,A) 特開 昭62−119583(JP,A) 特開 昭53−8523(JP,A) 特開 昭59−116692(JP,A) 欧州特許出願公開466374(EP,A 1) (58)調査した分野(Int.Cl.7,DB名) G09G 5/02 G09G 5/06 Continuation of front page (56) References JP-A-2-16598 (JP, A) JP-A-62-119583 (JP, A) JP-A-53-8523 (JP, A) JP-A-59-116992 (JP) , A) European Patent Application Publication No. 466374 (EP, A1) (58) Fields investigated (Int. Cl. 7 , DB name) G09G 5/02 G09G 5/06

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 データ処理システム用の表示装置に表示
するためのデジタル陰影値を供給する装置において、 a)フレームバッファから受信した画素データを前記表
示装置の活動中の走査期間に一つ以上のデジタル陰影値
に翻訳するように構成されている、デジタルの陰影値を
含む色インデックス・マップと、 b)前記活動中の走査期間に前記データ処理システムか
ら更新されたデジタル陰影値を受信するとともに、前記
表示装置の表示行に表示され、次の行の表示が行われる
間の期間に前記色インデックス・マップへ更新されたデ
ジタル陰影値を送るFIFOバッファと、 c)前記FIFOバッファがデジタル陰影値で一杯にな
ったときにはそれを検出し、そのFIFOバッファから
デジタル陰影値を活動中の走査期間中に前記色インデッ
クス・マップへ書き込むことを始めさせる制御回路とを
有する装置。
1. Apparatus for providing digital shading values for display on a display for a data processing system, comprising: a) transmitting pixel data received from a frame buffer to one or more pixels during an active scan of the display; A color index map comprising digital shade values configured to translate into digital shade values; b) receiving updated digital shade values from the data processing system during the active scan; A FIFO buffer that is displayed on a display line of the display device and sends an updated digital shading value to the color index map during a time period during which the next line is displayed; c) the FIFO buffer has a digital shading value. When full, it is detected and the digital shader value is read from its FIFO buffer during the active scan. A control circuit for initiating writing to the volume map.
【請求項2】 前記前記FIFOバッファが前記更新さ
れたデジタル陰影値が送られる前記色インデックス・マ
ップ内のメモリ位置のアドレスを前記データ処理システ
ムから受信するようにさらに構成されており、異なった
色の前記デジタル陰影値を前記色インデックス・マップ
を構成している複数の色インデックス・マップ・メモリ
のそれぞれに格納する請求項1記載の装置。
2. The system of claim 1, wherein the FIFO buffer is further configured to receive from the data processing system an address of a memory location in the color index map to which the updated digital shade value is sent. 2. The apparatus of claim 1 wherein said digital shade values are stored in each of a plurality of color index map memories comprising said color index map.
【請求項3】 前記フレームバッファから受信した画素
データが色インデックス・データ又はデジタル陰影値を
含み、前記色インデックス・マップがフレーム・バッフ
ァから受信したデジタル陰影値を翻訳なしに出力するよ
うにさらに構成されている請求項1記載の装置。
3. The apparatus of claim 2, wherein the pixel data received from the frame buffer includes color index data or digital shade values, and the color index map outputs the digital shade values received from the frame buffer without translation. The device of claim 1 wherein
【請求項4】 データ処理システム用の表示装置に表示
するためのデジタル陰影値を供給する装置において、 a)フレームバッファから受信した画素データを前記表
示装置の活動中の走査期間に一つ以上のデジタル陰影値
に翻訳するように構成されており、デジタルの陰影値を
含む色インデックス・マップと、 b)前記活動中の走査期間に前記データ処理システムか
ら更新されたデジタル陰影値を受信するととともに、前
記表示装置の表示行に表示され、次の行の表示が行われ
る間の期間に前記色インデックス・マップへ更新された
デジタル陰影値を送るように構成されて前記色インデッ
クス・マップに接続されているFIFOバッファと、 c)前記色インデックス・マップと前記FIFOバッフ
ァに接続され、前記色インデックス・マップからデジタ
ル陰影値を受信し、かつ活動中の走査期間にそのデジタ
ル陰影値を補正されたデジタル陰影値に翻訳するように
構成されたガンマ補正マップと、を有し、 d)前記FIFOが、走査期間に前記データ処理システ
ムから更新された補正デジタル陰影値を受信し、その更
新された補正デジタル陰影値を前記ガンマ補正マップに
送るようにさらに構成された装置。
4. Apparatus for providing digital shading values for display on a display for a data processing system, comprising: a) transmitting pixel data received from a frame buffer to one or more pixels during an active scan of the display; A color index map configured to translate to digital shade values and including digital shade values; b) receiving updated digital shade values from the data processing system during the active scan; Connected to the color index map and configured to send an updated digital shade value to the color index map during a period of time between the display of the next line and the display of the next line. C) said color index map and said color index map connected to said FIFO buffer; A) a gamma correction map configured to receive digital shading values from the digital shading values and to translate the digital shading values into corrected digital shading values during an active scan; and d) the FIFO Apparatus further configured to receive updated corrected digital shade values from the data processing system during a period and to send the updated corrected digital shade values to the gamma correction map.
【請求項5】 a)ホスト・プロセッサから受信した少
なくとも画像の一部を表している画像データを格納する
フレーム・バッファと、 b)前記フレーム・バッファに格納された画像データに
よって示された一連のデジタル陰影値を出力し、更新動
作中に、ホスト・プロセッサから受信した更新したデジ
タル陰影値を格納するように構成されている色インデッ
クス・マップ回路と、 c)前記色インデックス・マップ回路に更新したデジタ
ル陰影値が格納されている間に、前記一連のデジタル陰
影値を前記色インデックス・マップ回路から受信し、か
つその一連のデジタル陰影値の各デジタル陰影値を、更
新動作中に、表示装置の対応する位置に表示するために
出力するFIFOバッファとを有する表示装置にデジタ
ル陰影値を提供する装置。
5. A frame buffer for storing image data representing at least a portion of an image received from a host processor; and b) a series of frames indicated by the image data stored in said frame buffer. A color index map circuit configured to output a digital shade value and store an updated digital shade value received from a host processor during an update operation; and c) updating the color index map circuit. While the digital shade values are being stored, the series of digital shade values is received from the color index map circuit, and each digital shade value of the series of digital shade values is updated during the update operation by the display device. A device for providing digital shade values to a display device having a FIFO buffer for output for display at a corresponding location.
【請求項6】 前記色インデックス・マップ回路が、さ
らにホスト・プロセッサから色マップ・アドレスを受け
取り、かつデジタル陰影値の構成されたそれぞれを色イ
ンデックス・マップ回路の色マップ・アドレスのそれぞ
れに書き込むように構成されており、および前記色イン
デックス・マップ回路が複数の色インデックス・マップ
・メモリを含み、かつ前記異なる複数のカラーのデジタ
ル陰影値が前記複数の色インデックス・マップ・メモリ
のそれぞれに格納される請求項5記載の装置。
6. The color index map circuit further receives a color map address from a host processor and writes each of the configured digital shading values to a respective color map address of the color index map circuit. And the color index map circuit includes a plurality of color index map memories, and the digital shade values of the different colors are stored in each of the plurality of color index map memories. An apparatus according to claim 5.
【請求項7】 前記FIFOバッファに結合されたガン
マ修正マップ回路をさらに備え、そのFIFOバッファ
からのデジタル陰影値出力を修正されたデジタル陰影値
に翻訳し、かつその修正されたデジタル陰影値を表示装
置へ表示するために出力するように構成されている請求
項5記載の装置。
7. A gamma correction map circuit coupled to the FIFO buffer for translating a digital shade value output from the FIFO buffer into a modified digital shade value and displaying the modified digital shade value. 6. The device of claim 5, wherein the device is configured to output for display on the device.
【請求項8】 フレーム・バッファから受信した画像デ
ータが色インデックス・データまたはデジタル陰影値を
含み、前記色インデックス・マップ回路がさらにフレー
ム・バッファから受信したデジタル陰影値を前記色イン
デックス・マップ回路による翻訳なしでFIFOバッフ
ァに送るように構成されている請求項5記載の装置。
8. The image data received from the frame buffer includes color index data or digital shade values, and the color index map circuit further converts the digital shade values received from the frame buffer by the color index map circuit. 6. The apparatus of claim 5, wherein the apparatus is configured to send to a FIFO buffer without translation.
【請求項9】 データ処理装置の表示装置の色インデッ
クス・マップを更新する方法であって、 a)活動操作期間にデータ処理装置からFIFOバッフ
ァによって複数のデジタル陰影値を受信し、 b)前記表示装置の表示行に表示され次の行の表示が行
われる間の期間に前記FIFOバッファから前記色イン
デックス・マップへその複数のデジタル陰影値を送り、 c)FIFOバッファが一杯かどうかを判断し、 d)FIFOバッファが一杯であることを検出したのに
応じて活動走査期間に色インデックス・マップに複数の
デジタル陰影値を送ることを特徴とする方法。
9. A method for updating a color index map of a display of a data processing device, comprising: a) receiving a plurality of digital shading values by a FIFO buffer from a data processing device during an active operation; Sending the plurality of digital shading values from the FIFO buffer to the color index map during a period between the display of the next line and the display of the next line; c) determining whether the FIFO buffer is full; d) sending a plurality of digital shade values to the color index map during the active scan in response to detecting that the FIFO buffer is full.
【請求項10】 さらに前記複数のデジタル陰影値が送
られるべきカラーインデックス・マップ内のメモリ位置
のアドレスをデータ処理装置から受信することを含む請
求項9記載の方法。
10. The method of claim 9, further comprising receiving, from a data processing device, an address of a memory location in a color index map to which said plurality of digital shade values are to be sent.
JP29198092A 1992-10-07 1992-10-07 Circuit for translating pixel data stored in a frame buffer into pixel data to be displayed on an output display of a computer device Expired - Lifetime JP3292960B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29198092A JP3292960B2 (en) 1992-10-07 1992-10-07 Circuit for translating pixel data stored in a frame buffer into pixel data to be displayed on an output display of a computer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29198092A JP3292960B2 (en) 1992-10-07 1992-10-07 Circuit for translating pixel data stored in a frame buffer into pixel data to be displayed on an output display of a computer device

Publications (2)

Publication Number Publication Date
JPH06208359A JPH06208359A (en) 1994-07-26
JP3292960B2 true JP3292960B2 (en) 2002-06-17

Family

ID=17775958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29198092A Expired - Lifetime JP3292960B2 (en) 1992-10-07 1992-10-07 Circuit for translating pixel data stored in a frame buffer into pixel data to be displayed on an output display of a computer device

Country Status (1)

Country Link
JP (1) JP3292960B2 (en)

Also Published As

Publication number Publication date
JPH06208359A (en) 1994-07-26

Similar Documents

Publication Publication Date Title
US4490797A (en) Method and apparatus for controlling the display of a computer generated raster graphic system
US6172669B1 (en) Method and apparatus for translation and storage of multiple data formats in a display system
US5274753A (en) Apparatus for distinguishing information stored in a frame buffer
US5742788A (en) Method and apparatus for providing a configurable display memory for single buffered and double buffered application programs to be run singly or simultaneously
US5448307A (en) System for combining multiple-format multiple-source video signals
US4951229A (en) Apparatus and method for managing multiple images in a graphic display system
US5515494A (en) Graphics control planes for windowing and other display operations
US4823120A (en) Enhanced video graphics controller
US5473342A (en) Method and apparatus for on-the-fly multiple display mode switching in high-resolution bitmapped graphics system
US5301272A (en) Method and apparatus for address space aliasing to identify pixel types
EP0201210B1 (en) Video display system
EP0601647B1 (en) System for combining multiple-format multiple-source video signals
JPH0532769B2 (en)
JPH0587849B2 (en)
JP3203650B2 (en) Television signal receiver
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
US5629723A (en) Graphics display subsystem that allows per pixel double buffer display rejection
JPH07113818B2 (en) Method and apparatus for displaying image portion selected by operator
EP0951694B1 (en) Method and apparatus for using interpolation line buffers as pixel look up tables
US5585824A (en) Graphics memory apparatus and method
US5818466A (en) Apparatus for providing multi-layer sprite graphic for an on-screen-graphic of television
US5847700A (en) Integrated apparatus for displaying a plurality of modes of color information on a computer output display
US6337690B1 (en) Technique for reducing the frequency of frame buffer clearing
JP3292960B2 (en) Circuit for translating pixel data stored in a frame buffer into pixel data to be displayed on an output display of a computer device
JP3704999B2 (en) Display device and display method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11