JP3288158B2 - Channel control method - Google Patents

Channel control method

Info

Publication number
JP3288158B2
JP3288158B2 JP31883293A JP31883293A JP3288158B2 JP 3288158 B2 JP3288158 B2 JP 3288158B2 JP 31883293 A JP31883293 A JP 31883293A JP 31883293 A JP31883293 A JP 31883293A JP 3288158 B2 JP3288158 B2 JP 3288158B2
Authority
JP
Japan
Prior art keywords
channel
control
control circuit
circuit
control data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31883293A
Other languages
Japanese (ja)
Other versions
JPH07175744A (en
Inventor
邦夫 中瀬
恵治 本多
直毅 上林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31883293A priority Critical patent/JP3288158B2/en
Publication of JPH07175744A publication Critical patent/JPH07175744A/en
Application granted granted Critical
Publication of JP3288158B2 publication Critical patent/JP3288158B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はチャネル制御方式に関
し、特にデータ処理システムにおいて処理装置から入出
力装置を制御するために、複数のチャネルを時分割で接
続制御するチャネル制御方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a channel control system, and more particularly to a channel control system for controlling a plurality of channels in a time-division manner in order to control an input / output device from a processing unit in a data processing system.

【0002】[0002]

【従来の技術】従来のデータ処理システムでは、処理装
置から入出力装置(磁気テープ装置,磁気ディスク装
置,タイプライタ等)を制御するために、図5に示す如
く複数のチャネル装置及びこれ等のチャネル装置を制御
するチャネル制御装置を使用することが一般的に行われ
ている。
2. Description of the Related Art In a conventional data processing system, as shown in FIG. 5, a plurality of channel devices and a plurality of channel devices for controlling input / output devices (magnetic tape device, magnetic disk device, typewriter, etc.) from a processing device are controlled. It is common practice to use a channel control device to control the channel device.

【0003】図5に示すチャネル装置41a〜41c及
びチャネル制御装置35は、処理装置10の管理下で、
主記憶装置20に格納されたチャネルプログラム等の動
作指示情報とチャネル装置41a〜41cに対応した制
御データとに従い、入出力装置51a〜51cと主記憶
装置20との間で行われるデータ転送動作のためのチャ
ネル制御を行うことができるように構成されている。
The channel devices 41 a to 41 c and the channel control device 35 shown in FIG.
According to operation instruction information such as a channel program stored in the main storage device 20 and control data corresponding to the channel devices 41a to 41c, a data transfer operation performed between the input / output devices 51a to 51c and the main storage device 20 is performed. Is configured to be able to perform channel control.

【0004】この場合、図5に示す如くチャネル制御装
置35に制御回路325を設け、この制御回路325に
より時分割で複数のチャネル装置41a〜41cを制御
するようになっている。
In this case, a control circuit 325 is provided in the channel control device 35 as shown in FIG. 5, and the control circuit 325 controls a plurality of channel devices 41a to 41c in a time-division manner.

【0005】以下に、図5を用いて、従来技術における
チャネル制御装置35の動作を説明する。
[0005] The operation of the conventional channel control device 35 will be described below with reference to FIG.

【0006】図5おいて、チャネル制御装置35は、処
理装置10からの指示信号の受信と処理装置10への応
答信号の送出と主記憶装置20からの情報の読み出し及
び書き込みとを制御するメモリアクセス制御回路31
6、チャネル装置41a〜41cに動作指示信号を送出
しチャネル装置41a〜41cを制御する制御回路32
5、チャネル装置41a〜41cからの動作要求信号を
受信して優先順位に従って次に処理すべきチャネル装置
を選択し、これを制御回路325に通知する割り込み制
御回路355、チャネル装置41a〜41c及び入出力
装置51a〜51cの制御状態を示すデータである制御
データを記憶する制御データメモリ333から構成され
ている。
In FIG. 5, a channel control device 35 is a memory for controlling reception of an instruction signal from the processing device 10, transmission of a response signal to the processing device 10, and reading and writing of information from the main storage device 20. Access control circuit 31
6. A control circuit 32 for sending operation instruction signals to the channel devices 41a to 41c and controlling the channel devices 41a to 41c
5. An interrupt control circuit 355 for receiving the operation request signal from the channel devices 41a to 41c, selecting a channel device to be processed next according to the priority order, and notifying the control device 325 of the selection, the channel devices 41a to 41c and the input device. It comprises a control data memory 333 for storing control data which is data indicating the control state of the output devices 51a to 51c.

【0007】このような構成により、チャネル制御装置
35は処理装置10からの動作指示信号あるいはチャネ
ル装置41a〜41cからの動作要求信号を受信したと
きは、制御すべきチャネル装置に対応した制御データを
主記憶装置20より制御データメモリ333に読み込
み、それ以降はこの制御データを用いて主記憶装置20
に格納されたチャネルプログラムに従い対応するチャネ
ル装置を制御する。
With such a configuration, when receiving an operation instruction signal from the processing device 10 or an operation request signal from the channel devices 41a to 41c, the channel control device 35 transmits control data corresponding to the channel device to be controlled. The control data is read from the main storage device 20 to the control data memory 333, and thereafter, the control data is
The corresponding channel device is controlled according to the channel program stored in the.

【0008】[0008]

【発明が解決しようとする課題】上述した従来のチャネ
ル制御方式は、複数のチャネル装置を一つの制御回路に
より制御する方式なので、制御回路の動作状況によって
は、チャネル装置からの動作要求に対する処理の開始ま
でに待ち時間が生じることがあるが、この処理の待ち時
間が生じるのは、チャネル制御装置が管理すべきチャネ
ル装置が多い場合あるいはチャネル装置の使用頻度が高
い場合に顕著になる。このように処理の待ち時間が生じ
る場合は、チャネル制御装置からのチャネル装置への動
作指示が遅れ、ひいてはチャネル装置とチャネル装置に
接続された入出力装置との間の動作に動作指示が追従で
きなくなり、コマンドオーバーランや、データオーバー
ラン等の弊害が生じるという欠点を有している。
In the conventional channel control system described above, a plurality of channel devices are controlled by a single control circuit. Therefore, depending on the operation state of the control circuit, processing for an operation request from the channel device is performed. A waiting time may occur before the start, but the waiting time of this processing becomes remarkable when there are many channel devices to be managed by the channel control device or when the channel device is frequently used. When the processing wait time occurs, the operation instruction from the channel control device to the channel device is delayed, and the operation instruction can follow the operation between the channel device and the input / output device connected to the channel device. This has the disadvantage of causing adverse effects such as command overrun and data overrun.

【0009】また、上記の問題に対応するためには、チ
ャネル制御装置の性能を必要以上に向上させて処理の遅
れを軽減しなければならず、これがチャネル制御装置の
コストを高価にする原因の一つになるという欠点を有し
ている。
In order to cope with the above-mentioned problem, it is necessary to improve the performance of the channel controller more than necessary to reduce the processing delay, which causes the cost of the channel controller to be high. It has the disadvantage of becoming one.

【0010】本発明の目的は、待ち時間が少なく処理速
度の速いチャネル制御方式を提供することにある。
An object of the present invention is to provide a channel control system which has a low waiting time and a high processing speed.

【0011】[0011]

【課題を解決するための手段】第1の発明のチャネル制
御方式は、処理装置と前記処理装置に制御される複数の
入出力装置との間にそれぞれ接続された複数のチャネル
装置と、前記処理装置と前記複数のチャネル装置との間
にあって前記複数のチャネル装置を時分割に制御するチ
ャネル制御装置と、前記処理装置と前記チャネル制御装
置とに接続され、前記チャネル制御装置の動作を記述し
たチャネルプログラムと前記チャネル装置及び入出力装
置の制御状態を示す制御データとを格納する主記憶装置
とを備えたチャネル制御方式において、前記チャネル制
御装置が、(A)前記主記憶装置から読み出された制御
データを記憶する第1の制御データメモリ、(B)前記
主記憶装置から読み出された制御データを記憶する第2
の制御データメモリ、(C)前記主記憶装置からの前記
制御データの読み出しを制御するメモリアクセス制御回
路、(D)第1の起動信号を受信し前記メモリアクセス
制御回路を介して前記主記憶装置から前記制御データを
読み出し前記第1の制御データメモリに記憶させ、前記
第1の制御データメモリに記憶された制御データを用い
て前記主記憶装置内に格納されたチャネルプログラムに
従い前記チャネル装置の中から選択された第1のチャネ
ル装置を制御する第1の制御回路、(E)第2の起動信
号を受信し前記メモリアクセス制御回路を介して前記主
記憶装置から前記制御データを読み出し前記第2の制御
データメモリに記憶させ、前記第2の制御データメモリ
に記憶された制御データを用いて前記主記憶装置内に格
納されたチャネルプログラムに従い前記チャネル装置の
中から選択された第2のチャネル装置を制御する第2の
制御回路、(F)前記第1の制御回路が動作中か否かを
監視し、前記第1の制御回路の動作状態を示す情報を出
力する第1の監視回路、(G)前記第2の制御回路が動
作中か否かを監視し、前記第2の制御回路の動作状態を
示す情報を出力する第2の監視回路、(H)前記チャネ
ル装置からの動作要求信号を受信し、あらかじめ定めら
れた優先順位に従って次に処理すべき前記チャネル装置
を複数のチャネル装置の中から選択し、選択したチャネ
ル装置を起動制御するように、前記第1の監視回路及び
前記第2の監視回路から出力された前記第1の制御回路
及び第2の制御回路の動作状態を示す情報に従って、前
記第1の制御回路及び第2の制御回路の中の動作してい
ない制御回路を選択し、選択された該制御回路に前記第
1の起動信号または前記第2の起動信号を送出する割り
込み制御回路、(I)前記第1の制御回路と前記第1の
チャネル装置とを接続し、また前記第2の制御回路と前
記第2のチャネル装置とを接続し、前記第1の制御回路
から前記第1のチャネル装置への動作指示内容を、また
前記第2の制御回路から前記第2のチャネル装置への動
作指示内容を中継するチャネル指示回路、を備えて構成
されている。
According to a first aspect of the present invention, there is provided a channel control system comprising: a plurality of channel devices connected between a processing device and a plurality of input / output devices controlled by the processing device; A channel control device between the device and the plurality of channel devices for controlling the plurality of channel devices in a time-division manner; and a channel connected to the processing device and the channel control device and describing the operation of the channel control device. In a channel control method including a main storage device for storing a program and control data indicating control states of the channel device and the input / output device, the channel control device is read from the main storage device. A first control data memory for storing control data; and (B) a second control data memory for storing control data read from the main storage device.
(C) a memory access control circuit that controls reading of the control data from the main storage device, and (D) a first activation signal that receives a first activation signal and the main storage device via the memory access control circuit. The control data is read from the first control data memory and stored in the first control data memory, and the control data stored in the first control data memory is used in the channel device according to a channel program stored in the main storage device. A first control circuit for controlling the first channel device selected from the group consisting of: (E) receiving a second activation signal and reading out the control data from the main storage device via the memory access control circuit; Channel stored in the main storage device using the control data stored in the second control data memory. A second control circuit for controlling a second channel device selected from the channel devices according to a program, and (F) monitoring whether the first control circuit is operating or not, the first control circuit A first monitoring circuit that outputs information indicating an operation state of the second control circuit; and (G) a first monitoring circuit that monitors whether the second control circuit is operating and outputs information indicating an operation state of the second control circuit. (H) receiving an operation request signal from the channel device, selecting the channel device to be processed next from a plurality of channel devices according to a predetermined priority, and selecting the selected channel device. So that the first control circuit and the second monitor circuit output from the first monitor circuit and the second monitor circuit indicate information indicating the operating states of the first control circuit and the second control circuit. And the second control cycle , An interrupt control circuit that selects a non-operating control circuit and sends the first start signal or the second start signal to the selected control circuit; (I) the first control circuit; Connecting the first channel device, connecting the second control circuit and the second channel device, and performing an operation instruction content from the first control circuit to the first channel device; A channel instruction circuit configured to relay operation instruction content from the second control circuit to the second channel device.

【0012】また、第2の発明のチャネル制御方式は、
処理装置と前記処理装置に制御される複数の入出力装置
との間にそれぞれ接続された複数のチャネル装置と、前
記処理装置と前記複数のチャネル装置との間にあって前
記複数のチャネル装置を時分割に制御するチャネル制御
装置と、前記処理装置と前記チャネル制御装置とに接続
され、前記チャネル制御装置の動作を記述したチャネル
プログラムと前記チャネル装置及び入出力装置の制御状
態を示す制御データとを格納する主記憶装置とを備えた
チャネル制御方式において、前記チャネル制御装置が、
(A)前記主記憶装置から読み出された制御データを記
憶する制御データメモリ、(B)前記主記憶装置からの
前記制御データの読み出しを制御するメモリアクセス制
御回路、(C)第1の起動信号を受信し前記メモリアク
セス制御回路を介して前記主記憶装置から前記制御デー
タを読み出し前記制御データメモリに記憶させ、前記制
御データメモリに記憶された制御データを用いて前記主
記憶装置内に格納されたチャネルプログラムに従い前記
チャネル装置の中から選択された第1のチャネル装置を
制御する第1の制御回路、(D)第2の起動信号を受信
し前記メモリアクセス制御回路を介して前記主記憶装置
から前記制御データを読み出し前記制御データメモリに
記憶させ、前記制御データメモリに記憶された制御デー
タを用いて前記主記憶装置内に格納されたチャネルプロ
グラムに従い前記チャネル装置の中から選択された第2
のチャネル装置を制御する第2の制御回路、(E)前記
第1の制御回路が動作中か否かを監視し、前記第1の制
御回路の動作状態を示す情報を出力する第1の監視回
路、(F)前記第2の制御回路が動作中か否かを監視
し、前記第2の制御回路の動作状態を示す情報を出力す
る第2の監視回路、(G)前記チャネル装置からの動作
要求信号を受信し、あらかじめ定められた優先順位に従
って次に処理すべき前記チャネル装置を複数のチャネル
装置の中から選択し、選択したチャネル装置を起動制御
するように、前記第1の監視回路及び前記第2の監視回
路から出力された前記第1の制御回路及び第2の制御回
路の動作状態を示す情報に従って、前記第1の制御回路
及び第2の制御回路の中の動作していない制御回路を選
択し、選択された該制御回路に前記第1の起動信号また
は前記第2の起動信号を送出する割り込み制御回路、
(H)前記第1の制御回路と前記第1のチャネル装置と
を接続し、また前記第2の制御回路と前記第2のチャネ
ル装置とを接続し、前記第1の制御回路から前記第1の
チャネル装置への動作指示内容を、また前記第2の制御
回路から前記第2のチャネル装置への動作指示内容を中
継するチャネル指示回路、を備えて構成されている。
Further, a channel control method according to a second invention is as follows.
A plurality of channel devices respectively connected between a processing device and a plurality of input / output devices controlled by the processing device; and a plurality of time-divided channel devices between the processing device and the plurality of channel devices. And a channel control device connected to the processing device and the channel control device for controlling the operation of the channel control device, and a control program indicating control states of the channel device and the input / output device. And a main storage device, wherein the channel control device comprises:
(A) a control data memory that stores control data read from the main storage device; (B) a memory access control circuit that controls reading of the control data from the main storage device; and (C) first activation. Receiving a signal, reading out the control data from the main storage device via the memory access control circuit, storing the control data in the control data memory, and storing the control data in the main storage device using the control data stored in the control data memory A first control circuit for controlling a first channel device selected from the channel devices in accordance with the set channel program, and (D) receiving a second activation signal and receiving the main memory via the memory access control circuit. The control data is read from the device and stored in the control data memory, and the control data is stored in the control data memory. Second selected from among the channel device in accordance with the stored channel program 憶 the apparatus
A second control circuit that controls the channel device of (a), (E) a first monitor that monitors whether the first control circuit is operating, and outputs information indicating an operation state of the first control circuit. (F) a second monitoring circuit that monitors whether the second control circuit is operating and outputs information indicating an operation state of the second control circuit, and (G) a signal from the channel device. The first monitoring circuit receives an operation request signal, selects the next channel device to be processed next from a plurality of channel devices in accordance with a predetermined priority, and controls activation of the selected channel device. And the first control circuit and the second control circuit are not operating in accordance with the information indicating the operation states of the first control circuit and the second control circuit output from the second monitoring circuit. Select the control circuit and select the selected control Interrupt control circuit for delivering the first start signal or the second start signal to the circuit,
(H) connecting the first control circuit to the first channel device, connecting the second control circuit to the second channel device, and connecting the first control circuit to the first channel device; And a channel instruction circuit for relaying the operation instruction content to the second channel device from the second control circuit.

【0013】また、第3の発明のチャネル制御方式は、
第2の発明のチャネル制御方式において、前記チャネル
制御装置が、 (I)前記第1の制御回路が正常に動作しているか否か
をモニタし、前記第1の制御回路の障害が検出された場
合に、前記第2の制御回路に対し前記第1の制御回路の
障害を通知する第1の障害検出回路、 (J)前記第2の制御回路が正常に動作しているか否か
をモニタし、前記第2の制御回路の障害が検出された場
合に、前記第1の制御回路に対し前記第2の制御回路の
障害を通知する第2の障害検出回路、 を備え、前記第1の制御回路及び前記第2の制御回路の
内、他の制御回路の障害を通知された制御回路は、障害
を発生した制御回路の動作を停止させ、前記処理装置に
通知するように構成されている。
Further, a channel control method according to a third aspect of the present invention comprises:
In the channel control method according to a second aspect of the present invention, the channel control device monitors (I) whether or not the first control circuit is operating normally, and a failure of the first control circuit is detected. A first failure detection circuit that notifies the second control circuit of a failure in the first control circuit, and (J) monitors whether the second control circuit is operating normally. , wherein when a failure of the second control circuit has been detected, a second failure detection circuit, that notifies a failure in the second control circuit to said first control circuit, said first control Circuit and the second control circuit
The control circuit notified of the failure of the other control circuit
Stops the operation of the control circuit that generated the
It is configured to notify .

【0014】また、第4の発明のチャネル制御方式は、
第2の発明のチャネル制御方式において、前記チャネル
制御装置が、(I)前記第1のチャネル装置に対応する
チャネル番号を格納する第1のチャネル番号レジスタ、
(J)前記第2のチャネル装置に対応するチャネル番号
を格納する第2のチャネル番号レジスタ、(K)前記第
1のチャネル番号レジスタに格納された前記第1のチャ
ネル装置に対応するチャネル番号と前記第2のチャネル
番号レジスタに格納された前記第2のチャネル装置に対
応するチャネル番号とを比較し、比較結果を前記第1の
制御回路及び前記第2の制御回路に通知する比較回路、
を備えて構成されている。
Further, a channel control method according to a fourth aspect of the present invention is as follows.
In the channel control method according to a second aspect of the present invention, the channel control device includes: (I) a first channel number register storing a channel number corresponding to the first channel device;
(J) a second channel number register storing a channel number corresponding to the second channel device; (K) a channel number corresponding to the first channel device stored in the first channel number register; A comparison circuit that compares a channel number corresponding to the second channel device stored in the second channel number register and notifies a comparison result to the first control circuit and the second control circuit;
It is configured with.

【0015】[0015]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0016】図1は、第1の発明のチャネル制御方式の
一実施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of the channel control system according to the first invention.

【0017】図1に示す実施例のチャネル制御方式は、
処理装置10、処理装置10に制御される複数の入出力
装置51a〜51cとの間にそれぞれ接続された複数の
チャネル装置41a〜41c、処理装置10とチャネル
装置41a〜41cとの間にあってチャネル装置を時分
割に制御するチャネル制御装置31、処理装置10とチ
ャネル制御装置31とに接続されてチャネル制御装置3
1の動作を記述したチャネルプログラムとチャネル装置
41a〜41c及び入出力装置51a〜51cの制御状
態を示す制御データとを格納する主記憶装置20から構
成されている。
The channel control system of the embodiment shown in FIG.
A plurality of channel devices 41a to 41c connected between the processing device 10 and a plurality of input / output devices 51a to 51c controlled by the processing device 10, a channel device between the processing device 10 and the channel devices 41a to 41c; Control device 31 for controlling the time division of the channel control device, the processing device 10 and the channel control device 31 connected to the channel control device 31
1 includes a main storage device 20 for storing a channel program describing the operation and control data indicating control states of the channel devices 41a to 41c and the input / output devices 51a to 51c.

【0018】また、チャネル制御装置31は、主記憶装
置20から読み出された制御データを記憶する制御デー
タメモリ331a,331b、主記憶装置20からの制
御データの読み出しを制御するメモリアクセス制御回路
315、メモリアクセス制御回路315を介して主記憶
装置20から制御データを読み出し制御データメモリ3
31a,331bに記憶させ、制御データメモリ331
a,331bに記憶された制御データを用いて主記憶装
置20内に格納されたチャネルプログラムに従いチャネ
ル装置41a〜41cの中から選択された1つのチャネ
ル装置を制御する制御回路321a,321b、制御回
路321a,321bが動作中か否かを監視し、制御回
路321a,321bの動作状態を示す情報を出力する
監視回路300a,300b、チャネル装置41a〜4
1cからの動作要求信号を受信し、あらかじめ定められ
た優先順位に従って次に処理すべきチャネル装置をチャ
ネル装置41a〜41cの中から選択し、選択したチャ
ネル装置を起動制御するように、監視回路300a,3
00bから出力された制御回路321a,321bの動
作状態を示す情報に従って、制御回路321a,321
bの中の動作していない制御回路を選択し、選択された
制御回路に起動信号を送出する割り込み制御回路35
0、制御回路321a,321bとチャネル装置41a
〜41c中から選択されたチャネル装置とを接続し、制
御回路321a,321bからそれぞれに接続されたチ
ャネル装置への動作指示内容を中継するチャネル指示回
路340から構成されている。
The channel control device 31 includes control data memories 331a and 331b for storing control data read from the main storage device 20, and a memory access control circuit 315 for controlling reading of control data from the main storage device 20. Read control data from the main storage device 20 via the memory access control circuit 315,
31a and 331b, and the control data memory 331
control circuits 321a and 321b for controlling one channel device selected from the channel devices 41a to 41c in accordance with the channel program stored in the main storage device 20 using the control data stored in the main memory device 331a and 331b; Monitoring circuits 300a and 300b for monitoring whether or not 321a and 321b are operating, and outputting information indicating the operating state of control circuits 321a and 321b;
The monitoring circuit 300a receives an operation request signal from the communication device 1c, selects a channel device to be processed next from the channel devices 41a to 41c in accordance with a predetermined priority, and controls activation of the selected channel device. , 3
The control circuits 321a, 321b are output in accordance with the information indicating the operating states of the control circuits 321a, 321b.
b selects an inactive control circuit and sends an activation signal to the selected control circuit.
0, control circuits 321a, 321b and channel device 41a
41c, and a channel instruction circuit 340 for relaying the operation instruction contents from the control circuits 321a and 321b to the respectively connected channel devices.

【0019】図1の処理装置10,主記憶装置20,チ
ャネル装置41a〜41c,及び入出力装置51a〜5
1cは、図5に示すものと同じである。
The processing device 10, main storage device 20, channel devices 41a to 41c, and input / output devices 51a to 51 in FIG.
1c is the same as that shown in FIG.

【0020】次に、動作を説明する。Next, the operation will be described.

【0021】図1において、チャネル制御装置31のメ
モリアクセス制御回路315は、2個の制御回路321
a,321bに接続されているが、図5におけるメモリ
アクセス制御回路316と同様な機能を持っているので
動作説明は省略する。
In FIG. 1, the memory access control circuit 315 of the channel control device 31 has two control circuits 321.
a, 321b, but has the same function as the memory access control circuit 316 in FIG.

【0022】次に、監視回路300a,300bは各々
接続された上記制御回路321a,321bの動作状況
をモニタする回路で、対応する制御回路が動作中か否か
を割り込み制御回路350に表示する。割り込み制御回
路350は、チャネル装置41a〜41cからの動作要
求信号を受信し、動作要求してきたチャネル装置の優先
順位を判定し、最も優先順位の高いチャネル装置からの
割り込みを選択した後、監視回路300a,300bに
より表示される制御回路321a,321bの動作状況
を参照し、制御回路321a,321bのうち動作して
いない制御回路を選択してその制御回路に対し起動信号
を送出する。割り込み制御回路350から送出された起
動信号により起動された制御回路が、例えば制御回路3
21aであるとすると、制御回路321aは割り込み制
御回路350に選択されたチャネル装置に対応した制御
データ、すなわちチャネル装置41a〜41c及び入出
力装置51a〜51cの制御状態を示すデータを主記憶
装置20から読み出して対応する制御データメモリ33
1aに記憶させ、制御データメモリ331aに記憶され
た制御データを用い、主記憶装置20に格納されたチャ
ネルプログラムに従い対応するチャネル装置を制御す
る。もし、割り込み制御回路350から送出された起動
信号により起動された制御回路が制御回路321bであ
るとすると、制御回路321bは、チャネル装置41a
〜41c及び入出力装置51a〜51cの制御状態を示
すデータを主記憶装置20から読み出して対応する制御
データメモリ331bに記憶させ、制御回路321aの
場合と同様に制御データメモリに記憶された制御データ
を用い、主記憶装置20に格納されたチャネルプログラ
ムに従い対応するチャネル装置を制御する。また、チャ
ネル指示回路340は、クロスバースイッチであり、チ
ャネル装置41a〜41cの中から選択され制御回路3
21a,321bにより制御されたチャネル装置とそれ
ぞれのチャネル装置を制御した制御回路とを接続する。
そしてチャネル指示回路340は、制御回路321a,
321bからそれぞれに接続されたチャネル装置への動
作指示信号を中継する機能を有する。これにより、制御
回路321a,321bのうち一方の制御回路が動作中
でも、他方の空いている制御回路により起動要求の処理
動作を実施することができる。
Next, the monitoring circuits 300a and 300b monitor the operation status of the connected control circuits 321a and 321b, respectively, and indicate to the interrupt control circuit 350 whether or not the corresponding control circuit is operating. The interrupt control circuit 350 receives the operation request signals from the channel devices 41a to 41c, determines the priority of the channel device that has requested the operation, selects an interrupt from the channel device with the highest priority, and then monitors the monitoring circuit. With reference to the operation states of the control circuits 321a and 321b displayed by the control circuits 300a and 300b, the control circuit 321a and 321b select an inactive control circuit and send an activation signal to the control circuit. The control circuit activated by the activation signal sent from the interrupt control circuit 350 is, for example, the control circuit 3
21a, the control circuit 321a sends control data corresponding to the channel device selected by the interrupt control circuit 350, that is, data indicating the control states of the channel devices 41a to 41c and the input / output devices 51a to 51c to the main storage device 20. From the corresponding control data memory 33
1a, and uses the control data stored in the control data memory 331a to control the corresponding channel device according to the channel program stored in the main storage device 20. If the control circuit activated by the activation signal sent from the interrupt control circuit 350 is the control circuit 321b, the control circuit 321b transmits the channel device 41a
To 41c and the data indicating the control state of the input / output devices 51a to 51c are read from the main storage device 20 and stored in the corresponding control data memory 331b, and the control data stored in the control data memory as in the case of the control circuit 321a. To control the corresponding channel device according to the channel program stored in the main storage device 20. The channel instruction circuit 340 is a crossbar switch, and is selected from the channel devices 41a to 41c.
The channel devices controlled by 21a and 321b are connected to control circuits that control the respective channel devices.
Then, the channel instruction circuit 340 includes the control circuit 321a,
321b has a function of relaying an operation instruction signal to each of the channel devices connected thereto. Thus, even when one of the control circuits 321a and 321b is operating, the other unoccupied control circuit can perform the processing operation of the activation request.

【0023】制御回路321a,321bが双方共動作
中の場合は、チャネル装置からの動作要求についての接
続処理は行われず、待ち時間が発生するが、一般に制御
回路321a,321b双方が同時に動作中となる確率
は小さく、また、その継続時間も短いため、待ち時間は
従来技術の場合に比べ大幅に改善される。
When both the control circuits 321a and 321b are operating, the connection processing for the operation request from the channel device is not performed and a waiting time occurs. However, in general, it is assumed that both the control circuits 321a and 321b are operating at the same time. Since the probability is small and the duration is short, the waiting time is greatly improved as compared with the prior art.

【0024】このように、本発明のチャネル制御方式
は、複数のチャネル装置に対応して、チャネル制御装置
内に複数の制御回路を設け、チャネル装置からの動作要
求をこれら複数の制御回路で分担して実行することによ
り、各々の制御回路の負荷を分散し待ち時間が少なく処
理速度の速いチャネル制御方式を実現することができ
る。
As described above, according to the channel control method of the present invention, a plurality of control circuits are provided in the channel control device corresponding to the plurality of channel devices, and the operation requests from the channel devices are shared by the plurality of control circuits. By doing so, it is possible to realize a channel control method in which the load on each control circuit is distributed and the waiting time is short and the processing speed is high.

【0025】図2は第2の発明のチャネル制御方式の一
実施例を示すブロック図である。
FIG. 2 is a block diagram showing an embodiment of the channel control system according to the second invention.

【0026】図2に示す実施例のチャネル制御方式は、
処理装置10、処理装置10に制御される複数の入出力
装置51a〜51cとの間にそれぞれ接続された複数の
チャネル装置41a〜41c、処理装置10とチャネル
装置41a〜41cとの間にあってチャネル装置を時分
割に制御するチャネル制御装置32、処理装置10とチ
ャネル制御装置32とに接続されてチャネル制御装置3
1の動作を記述したチャネルプログラムとチャネル装置
41a〜41c及び入出力装置51a〜51cの制御状
態を示す制御データとを格納する主記憶装置20から構
成されている。
The channel control method of the embodiment shown in FIG.
A plurality of channel devices 41a to 41c connected between the processing device 10 and a plurality of input / output devices 51a to 51c controlled by the processing device 10, a channel device between the processing device 10 and the channel devices 41a to 41c; Channel control device 32, which is connected to the processing device 10 and the channel control device 32,
1 includes a main storage device 20 for storing a channel program describing the operation and control data indicating control states of the channel devices 41a to 41c and the input / output devices 51a to 51c.

【0027】また、チャネル制御装置32は、主記憶装
置20から読み出された制御データを記憶する制御デー
タメモリ332、主記憶装置20からの制御データの読
み出しを制御するメモリアクセス制御回路315、メモ
リアクセス制御回路315を介して主記憶装置20から
制御データを読み出し制御データメモリ332に記憶さ
せ、制御データメモリ332に記憶された制御データを
用いて主記憶装置20内に格納されたチャネルプログラ
ムに従いチャネル装置41a〜41cの中から選択され
た1つのチャネル装置を制御する制御回路322a,3
22b、制御回路322a,322bが動作中か否かを
監視し、制御回路322a,322bの動作状態を示す
情報を出力する監視回路300a,300b、チャネル
装置41a〜41cからの動作要求信号を受信し、あら
かじめ定められた優先順位に従って次に処理すべきチャ
ネル装置をチャネル装置41a〜41cの中から選択
し、選択したチャネル装置を起動制御するように、監視
回路300a,300bから出力された制御回路322
a,322bの動作状態を示す情報に従って、制御回路
322a,322bの中の動作していない制御回路を選
択し、選択された制御回路に起動信号を送出する割り込
み制御回路350、制御回路322a,322bとチャ
ネル装置41a〜41c中から選択されたチャネル装置
とを接続し、制御回路322a,322bからそれぞれ
に接続されたチャネル装置への動作指示内容を中継する
チャネル指示回路340から構成されている。
The channel control device 32 includes a control data memory 332 for storing control data read from the main storage device 20, a memory access control circuit 315 for controlling reading of control data from the main storage device 20, and a memory. The control data is read out from the main storage device 20 via the access control circuit 315 and stored in the control data memory 332, and the control data stored in the control data memory 332 is used in accordance with the channel program stored in the main storage device 20. Control circuits 322a, 322 for controlling one channel device selected from the devices 41a to 41c
22b, monitoring whether the control circuits 322a, 322b are operating, and receiving operation request signals from the monitoring circuits 300a, 300b, which output information indicating the operation state of the control circuits 322a, 322b, and the channel devices 41a to 41c. The control circuit 322 output from the monitoring circuits 300a and 300b selects a channel device to be processed next from the channel devices 41a to 41c in accordance with a predetermined priority and controls the activation of the selected channel device.
a, 322b, according to the information indicating the operating states of the control circuits 322a, 322b, and selects an inactive control circuit, and sends an activation signal to the selected control circuit. And a channel device selected from the channel devices 41a to 41c, and a channel instruction circuit 340 for relaying operation instruction contents from the control circuits 322a and 322b to the respectively connected channel devices.

【0028】図2のチャネル制御装置32は、図1のチ
ャネル制御装置31における制御データメモリ331
a,331bに代って制御データメモリ332が設けら
れている点が異なる。制御データメモリ332の機能は
制御データメモリ331a,331bの機能と基本的に
は同じであり、制御回路322a,制御回路322bの
双方の制御回路からアクセスされる点が異る。そして、
制御回路322a,322bの基本的機能は図1のチャ
ネル制御装置31の制御回路321a,321bの機能
と同じである。従って、図1の実施例と異なる制御デー
タメモリ332の動作を中心に動作説明を行う。また、
図1のチャネル制御装置31の構成と共通する部分の動
作説明は省略する。
The channel control device 32 of FIG. 2 corresponds to the control data memory 331 in the channel control device 31 of FIG.
A difference is that a control data memory 332 is provided in place of a and 331b. The function of the control data memory 332 is basically the same as that of the control data memories 331a and 331b, except that the control data memory 332 is accessed from both the control circuits 322a and 322b. And
The basic functions of the control circuits 322a and 322b are the same as the functions of the control circuits 321a and 321b of the channel control device 31 in FIG. Therefore, the operation will be described focusing on the operation of the control data memory 332 which is different from the embodiment of FIG. Also,
The description of the operations common to the configuration of the channel control device 31 of FIG. 1 will be omitted.

【0029】上記で説明した図1における制御回路32
1a,321bに対応して設けられた制御データメモリ
331a,331bは、チャネル装置41a〜41cを
制御する際に、主記憶装置20よりチャネル装置に対応
した制御データを読み出し、これを格納してその後の制
御のために使用するが、チャネル装置41a〜41cか
らの動作要求を処理する制御回路は動作要求の都度選択
されるため、制御データメモリ331a,331bに格
納された制御データは、制御回路の選択の都度主記憶装
置20から読み出す必要がある。
The control circuit 32 in FIG. 1 described above
When controlling the channel devices 41a to 41c, the control data memories 331a and 331b provided for the channel devices 1a and 321b read control data corresponding to the channel device from the main storage device 20, store the read control data, and thereafter However, since the control circuit that processes the operation request from the channel devices 41a to 41c is selected each time the operation request is made, the control data stored in the control data memories 331a and 331b is used for the control circuit. It is necessary to read out from the main storage device 20 each time it is selected.

【0030】それに対し、図2の制御データメモリ33
2は、制御回路322a,322bの双方からアクセス
可能なメモリであり、このような構成をとることによ
り、主記憶装置20から読み込まれた制御データは、制
御回路の変更が生じてもそのまま継続して使用可能とな
り、制御回路の変更が生じてもその都度主記憶装置20
から制御データを読み出す必要がない。
On the other hand, the control data memory 33 shown in FIG.
Reference numeral 2 denotes a memory that can be accessed from both the control circuits 322a and 322b. With such a configuration, the control data read from the main storage device 20 continues even if the control circuit changes. The main memory 20 can be used whenever the control circuit is changed.
There is no need to read out control data from.

【0031】第2の発明では、複数の制御回路で共有で
きる記憶手段を設けることにより、第1の発明より制御
メモリを減らしチャネル制御装置を安価に構成すること
ができる。
According to the second aspect of the invention, by providing the storage means that can be shared by a plurality of control circuits, the number of control memories can be reduced as compared with the first aspect, and the channel control device can be constructed at a low cost.

【0032】図3は第3の発明のチャネル制御方式の一
実施例を示すブロック図である。
FIG. 3 is a block diagram showing an embodiment of the channel control system according to the third invention.

【0033】図3に示す実施例のチャネル制御方式は、
処理装置10、処理装置10に制御される複数の入出力
装置51a〜51cとの間にそれぞれ接続された複数の
チャネル装置41a〜41c、処理装置10とチャネル
装置41a〜41cとの間にあってチャネル装置を時分
割に制御するチャネル制御装置33、処理装置10とチ
ャネル制御装置33とに接続されてチャネル制御装置3
3の動作を記述したチャネルプログラムとチャネル装置
41a〜41c及び入出力装置51a〜51cの制御状
態を示す制御データとを格納する主記憶装置20から構
成されている。
The channel control system of the embodiment shown in FIG.
A plurality of channel devices 41a to 41c connected between the processing device 10 and a plurality of input / output devices 51a to 51c controlled by the processing device 10, a channel device between the processing device 10 and the channel devices 41a to 41c; Channel control device 33 that controls time-divisionally, and is connected to the processing device 10 and the channel control device 33 so that the channel control device 3
The main storage device 20 stores a channel program describing the operation of No. 3 and control data indicating control states of the channel devices 41a to 41c and the input / output devices 51a to 51c.

【0034】また、チャネル制御装置33は、主記憶装
置20から読み出された制御データを記憶する制御デー
タメモリ332、主記憶装置20からの制御データの読
み出しを制御するメモリアクセス制御回路315、メモ
リアクセス制御回路315を介して主記憶装置20から
制御データを読み出し制御データメモリ332に記憶さ
せ、制御データメモリ332に記憶された制御データを
用いて主記憶装置20内に格納されたチャネルプログラ
ムに従いチャネル装置41a〜41cの中から選択され
た1つのチャネル装置を制御する制御回路323a,3
23b、制御回路323a,323bが動作中か否かを
監視し、制御回路323a,323bの動作状態を示す
情報を出力する監視回路300a,300b、チャネル
装置41a〜41cからの動作要求信号を受信し、あら
かじめ定められた優先順位に従って次に処理すべきチャ
ネル装置をチャネル装置41a〜41cの中から選択
し、選択したチャネル装置を起動制御するように、監視
回路300a,300bから出力された制御回路323
a,323bの動作状態を示す情報に従って、制御回路
323a,323bの中の動作していない制御回路を選
択し、選択された制御回路に起動信号を送出する割り込
み制御回路350、制御回路323a,323bとチャ
ネル装置41a〜41c中から選択されたチャネル装置
とを接続し、制御回路323a,323bからそれぞれ
に接続されたチャネル装置への動作指示内容を中継する
チャネル指示回路340、制御回路323a,323b
が正常に動作しているか否かをモニタし、制御回路32
3a,323bのうちの一方の制御回路に障害が検出さ
れた場合に、他の制御回路に対し検出された障害を通知
する障害検出回路360a,360bから構成されてい
る。
The channel control device 33 includes a control data memory 332 for storing control data read from the main storage device 20, a memory access control circuit 315 for controlling reading of control data from the main storage device 20, and a memory. The control data is read out from the main storage device 20 via the access control circuit 315 and stored in the control data memory 332, and the control data stored in the control data memory 332 is used in accordance with the channel program stored in the main storage device 20. Control circuits 323a, 323 for controlling one channel device selected from the devices 41a to 41c
23b, monitor whether the control circuits 323a, 323b are operating, monitor circuits 300a, 300b that output information indicating the operation state of the control circuits 323a, 323b, and receive operation request signals from the channel devices 41a to 41c. The control circuit 323 output from the monitoring circuits 300a and 300b selects a channel device to be processed next from the channel devices 41a to 41c in accordance with a predetermined priority and controls the activation of the selected channel device.
a, 323b, according to the information indicating the operating states of the control circuits 323a, 323b, and selects an inactive control circuit, and sends an activation signal to the selected control circuit. And a channel device selected from the channel devices 41a to 41c, and channel control circuits 340 and 323a and 323b for relaying operation instruction contents from the control circuits 323a and 323b to the respectively connected channel devices.
Monitor whether the device is operating normally,
When a fault is detected in one of the control circuits 3a and 323b, the fault detecting circuit 360a and 360b notify the other control circuit of the detected fault.

【0035】図3におけるチャネル制御装置33は、図
2のチャネル制御方式のブロック図に、障害検出回路3
60a,360bが付加されている点が異なる。そし
て、制御回路323a,323bの基本的機能は図2の
チャネル制御装置32の制御回路322a,322bの
機能と同じであるが、障害検出回路360a,360b
との信号の授受に基づく動作が異る。従って、図2の実
施例と異なる障害検出回路360a,360bの動作を
中心に動作説明を行う。また、図2のチャネル制御装置
31の構成と共通する部分の動作説明は省略する。
The channel control device 33 shown in FIG. 3 is different from the channel control system shown in FIG.
The difference is that 60a and 360b are added. The basic functions of the control circuits 323a and 323b are the same as those of the control circuits 322a and 322b of the channel control device 32 in FIG. 2, but the failure detection circuits 360a and 360b
The operation based on the transmission and reception of the signal is different. Therefore, the operation will be described focusing on the operation of the failure detection circuits 360a and 360b different from the embodiment of FIG. The description of the operations common to the configuration of the channel control device 31 in FIG. 2 is omitted.

【0036】図3において、障害検出回路360a,3
60bは、各々対応する制御回路323a,323bが
正常に動作しているか否かをモニタする回路で、制御回
路323a,323bのいずれかで障害が検出された場
合、障害が検出された制御回路に対応する障害検出回路
は、障害の発生していない方の制御回路に対し他の制御
回路で検出された障害の発生を通知する。他の制御回路
の障害を通知された制御回路は、この通知により障害を
発生した制御回路の動作を停止させ、実行中の転送動作
が失敗したことを処理装置10に通知する。これによ
り、処理装置10に負担をかけることなく制御回路の障
害の発生の際の処理が可能となる。
In FIG. 3, fault detection circuits 360a, 360a
Reference numeral 60b denotes a circuit for monitoring whether or not the corresponding control circuits 323a, 323b are operating normally. If a failure is detected in any of the control circuits 323a, 323b, the control circuit 323a, 323b determines whether the failure has been detected. The corresponding fault detection circuit notifies the control circuit on which no fault has occurred of the occurrence of the fault detected by another control circuit. The control circuit notified of the failure of the other control circuit stops the operation of the failed control circuit by this notification, and notifies the processing device 10 that the transfer operation being executed has failed. Accordingly, processing can be performed when a failure occurs in the control circuit without burdening the processing device 10.

【0037】第3の発明では、障害検出回路を設け、一
つの制御回路に障害が発生したとき、障害発生を残りの
制御回路により処理装置に通知することにより、第2の
発明より処理装置にかかる負担が少ないチャネル制御方
式を実現することができる。
In the third invention, a failure detection circuit is provided, and when a failure occurs in one control circuit, the occurrence of the failure is notified to the processing device by the remaining control circuits. It is possible to realize a channel control method with less burden.

【0038】図4は第4の発明のチャネル制御方式の一
実施例を示すブロック図である。
FIG. 4 is a block diagram showing an embodiment of the channel control system according to the fourth invention.

【0039】図4に示す実施例のチャネル制御方式は、
処理装置10、処理装置10に制御される複数の入出力
装置51a〜51cとの間にそれぞれ接続された複数の
チャネル装置41a〜41c、処理装置10とチャネル
装置41a〜41cとの間にあってチャネル装置を時分
割に制御するチャネル制御装置34、処理装置10とチ
ャネル制御装置33とに接続されてチャネル制御装置3
4の動作を記述したチャネルプログラムとチャネル装置
41a〜41c及び入出力装置51a〜51cの制御状
態を示す制御データとを格納する主記憶装置20から構
成されている。
The channel control system of the embodiment shown in FIG.
A plurality of channel devices 41a to 41c connected between the processing device 10 and a plurality of input / output devices 51a to 51c controlled by the processing device 10, a channel device between the processing device 10 and the channel devices 41a to 41c; Channel control device 34, which is connected to the processing device 10 and the channel control device 33 and controls the channel control device 3
4 includes a main storage device 20 for storing a channel program describing the operation and control data indicating control states of the channel devices 41a to 41c and the input / output devices 51a to 51c.

【0040】また、チャネル制御装置34は、主記憶装
置20から読み出された制御データを記憶する制御デー
タメモリ332、主記憶装置20からの制御データの読
み出しを制御するメモリアクセス制御回路315、メモ
リアクセス制御回路315を介して主記憶装置20から
制御データを読み出し制御データメモリ332に記憶さ
せ、制御データメモリ332に記憶された制御データを
用いて主記憶装置20内に格納されたチャネルプログラ
ムに従いチャネル装置41a〜41cの中から選択され
た1つのチャネル装置を制御する制御回路324a,3
24b、制御回路324a,324bが動作中か否かを
監視し、制御回路324a,324bの動作状態を示す
情報を出力する監視回路300a,300b、チャネル
装置41a〜41cからの動作要求信号を受信し、あら
かじめ定められた優先順位に従って次に処理すべきチャ
ネル装置をチャネル装置41a〜41cの中から選択
し、選択したチャネル装置を起動制御するように、監視
回路300a,300bから出力された制御回路324
a,324bの動作状態を示す情報に従って、制御回路
324a,324bの中の動作していない制御回路を選
択し、選択された制御回路に起動信号を送出する割り込
み制御回路350、制御回路324a,324bとチャ
ネル装置41a〜41c中から選択されたチャネル装置
とを接続し、制御回路324a,324bからそれぞれ
に接続されたチャネル装置への動作指示内容を中継する
チャネル指示回路340、制御回路324a,324b
に制御されるチャネル装置に対応するチャネル番号を格
納するチャネル番号レジスタ370a,370b、チャ
ネル番号レジスタ370a,370bの双方に格納され
たチャネル番号を比較し、比較結果を制御回路324
a,324bに通知する比較回路380から構成されて
いる。
The channel control device 34 includes a control data memory 332 for storing control data read from the main storage device 20, a memory access control circuit 315 for controlling reading of control data from the main storage device 20, The control data is read out from the main storage device 20 via the access control circuit 315 and stored in the control data memory 332, and the control data stored in the control data memory 332 is used in accordance with the channel program stored in the main storage device 20. Control circuits 324a, 324 for controlling one channel device selected from the devices 41a to 41c
24b, monitor whether the control circuits 324a, 324b are operating, and receive operation request signals from the monitoring circuits 300a, 300b, which output information indicating the operation state of the control circuits 324a, 324b, and the channel devices 41a to 41c. The control circuit 324 output from the monitoring circuits 300a and 300b selects a channel device to be processed next from the channel devices 41a to 41c in accordance with a predetermined priority and controls the activation of the selected channel device.
a, 324b, according to the information indicating the operating states of the control circuits 324a, 324b, select an inactive control circuit, and send an activation signal to the selected control circuit. And a channel device selected from the channel devices 41a to 41c, and channel control circuits 340 and 324a and 324b for relaying operation instruction contents from the control circuits 324a and 324b to the respectively connected channel devices.
The channel numbers stored in both the channel number registers 370a and 370b storing the channel numbers corresponding to the channel devices controlled by the channel numbers 370a and 370b are compared.
a and 324b.

【0041】図4におけるチャネル制御装置34は、図
2のチャネル制御方式のブロック図に、チャネル番号レ
ジスタ370a,370b及び比較回路380が付加さ
れている点が異なる。そして、制御回路324a,32
4bの基本的機能は図2のチャネル制御装置32の制御
回路322a,322bの機能と同じであるが、チャネ
ル番号レジスタ370a,370b及び比較回路380
との信号の授受に基づく動作が異る。従って、チャネル
番号レジスタ370a,370b及び比較回路380の
動作を中心に動作説明を行う。また、図2のチャネル制
御装置31の構成と共通する部分の動作説明は省略す
る。
The channel control device 34 in FIG. 4 differs from the block diagram of the channel control system in FIG. 2 in that channel number registers 370a and 370b and a comparison circuit 380 are added. Then, the control circuits 324a, 32
4b has the same basic functions as those of the control circuits 322a and 322b of the channel control device 32 of FIG. 2, except for the channel number registers 370a and 370b and the comparison circuit 380.
The operation based on the transmission and reception of the signal is different. Therefore, the operation will be described focusing on the operation of the channel number registers 370a and 370b and the comparison circuit 380. The description of the operations common to the configuration of the channel control device 31 in FIG. 2 is omitted.

【0042】図4において、制御回路324a,324
bは、割り込み制御回路350の指示によりチャネル装
置に対応する制御を開始する際に、対応するチャネル番
号レジスタに、接続制御を処理するチャネル装置に対応
するチャネル番号を格納する。例えば、制御回路324
aがチャネル装置に対応する制御を開始する場合は、制
御回路324aは、対応するチャネル番号レジスタ37
0aに接続制御を処理するチャネル装置に対応するチャ
ネル番号を格納する。そして、比較回路380は、制御
回路324aによってチャネル番号レジスタ370aに
格納されたチャネル番号と、もしそのとき制御回路32
4bがすでにチャネル番号レジスタ370bに自分が接
続制御を処理するチャネル装置に対応するチャネル番号
を格納しているとすれば、そのチャネル番号とを比較
し、一致している場合は一致していることを制御回路3
24a,324bにそれぞれ通知する。このため、制御
回路324a,324bは、他方の制御回路で動作中の
チャネル番号が自分が制御しているチャネル装置の番号
と同一か否かを知ることができる。すなわち、各々の制
御回路が起動された際、制御対象のチャネル番号と他の
制御回路で動作中のチャネル番号とが一致しているか否
かを判定し、一致している場合は動作を中断することに
より、同一チャネルに対する動作指示を複数の制御回路
324a,324bの双方から行う状態を解消すること
ができる。これにより、順序性の保証が必要な動作を複
数の制御回路で実施させることが可能になる。
Referring to FIG. 4, control circuits 324a, 324
When the control corresponding to the channel device is started according to the instruction of the interrupt control circuit 350, the channel number b stores the channel number corresponding to the channel device that processes the connection control in the corresponding channel number register. For example, the control circuit 324
When a starts the control corresponding to the channel device, the control circuit 324a sets the corresponding channel number register 37
A channel number corresponding to a channel device that processes connection control is stored in 0a. Then, the comparison circuit 380 compares the channel number stored in the channel number register 370a by the control circuit 324a with the control circuit 32
If 4b has already stored the channel number corresponding to the channel device that processes the connection control in channel number register 370b, the channel number is compared with that channel number, and if they match, they match. Control circuit 3
24a and 324b. For this reason, the control circuits 324a and 324b can know whether or not the channel number operating in the other control circuit is the same as the number of the channel device controlled by itself. That is, when each control circuit is started, it is determined whether or not the channel number of the control target and the channel number being operated by another control circuit match, and if they match, the operation is interrupted. Thus, it is possible to eliminate a state in which an operation instruction for the same channel is issued from both of the plurality of control circuits 324a and 324b. This makes it possible for a plurality of control circuits to perform operations that require order guarantee.

【0043】第4の発明では、制御回路で処理中のチャ
ネル番号を比較してこれを双方の制御回路に通知するこ
とにより、第2の発明よりもチャネル装置からの動作要
求の順序性を保証できるチャネル制御方式を実現するこ
とができる。
In the fourth invention, the order of the operation requests from the channel devices is guaranteed more than in the second invention by comparing the channel numbers being processed by the control circuits and notifying the two control circuits of this. A possible channel control method can be realized.

【0044】[0044]

【発明の効果】以上説明したように、本発明のチャネル
制御方式は、複数のチャネル装置に対応して、チャネル
制御装置内に複数の制御回路を設け、チャネル装置から
の動作要求をこれら複数の制御回路で分担して実行する
ことにより、各々の制御回路の負荷を分散し待ち時間が
少なく処理速度の速いチャネル制御方式を実現すること
ができるという効果を有している。
As described above, according to the channel control method of the present invention, a plurality of control circuits are provided in a channel control device corresponding to a plurality of channel devices, and an operation request from the channel device is transmitted to the plurality of channel devices. By sharing and executing the control circuits, there is an effect that the load of each control circuit is distributed and a channel control method with a short processing time and a high processing speed can be realized.

【0045】また、複数の制御回路で共有できる記憶手
段を設けることにより、制御メモリを減らしチャネル制
御装置を安価に構成することができる。
Further, by providing storage means that can be shared by a plurality of control circuits, the number of control memories can be reduced and the channel control device can be constructed at low cost.

【0046】また、障害検出回路を設け、一つの制御回
路に障害が発生したとき、障害発生を残りの制御回路に
より処理装置に通知することにより、処理装置にかかる
負担を少なくすることができる。
Further, a fault detection circuit is provided, and when a fault occurs in one of the control circuits, the occurrence of the fault is notified to the processing device by the remaining control circuits, whereby the load on the processing device can be reduced.

【0047】また、制御回路で処理中のチャネル番号を
比較してこれを双方の制御回路に通知することにより、
チャネル装置からの動作要求の順序性を保証することが
できる。
Further, by comparing the channel numbers being processed by the control circuits and notifying them to both control circuits,
The order of the operation requests from the channel devices can be guaranteed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の発明のチャネル制御方式の一実施例を示
すブロック図である。
FIG. 1 is a block diagram showing one embodiment of a channel control system according to the first invention.

【図2】第2の発明のチャネル制御方式の一実施例を示
すブロック図である。
FIG. 2 is a block diagram showing one embodiment of a channel control system according to the second invention.

【図3】第3の発明のチャネル制御方式の一実施例を示
すブロック図である。
FIG. 3 is a block diagram showing an embodiment of a channel control system according to the third invention.

【図4】第4の発明のチャネル制御方式の一実施例を示
すブロック図である。
FIG. 4 is a block diagram showing an embodiment of a channel control system according to the fourth invention.

【図5】従来のチャネル制御方式の構成を示すブロック
図である。
FIG. 5 is a block diagram showing a configuration of a conventional channel control method.

【符号の説明】[Explanation of symbols]

10 処理装置 20 主記憶装置 31〜35 チャネル制御装置 41a〜41c チャネル装置 51a〜51c チャネル装置 315,316 メモリアクセス制御回路 321a,321b 制御回路 322a,322b 制御回路 323a,323b 制御回路 324a,324b 制御回路 325 制御回路 331a,331b 制御データメモリ 332,333 制御データメモリ 300a,300b 監視回路 340 チャネル指示回路 350,355 割り込み制御回路 360a,360b 障害検出回路 370a,370b チャネル番号レジスタ 380 比較回路 REFERENCE SIGNS LIST 10 processing device 20 main storage device 31-35 channel control device 41a-41c channel device 51a-51c channel device 315,316 memory access control circuit 321a, 321b control circuit 322a, 322b control circuit 323a, 323b control circuit 324a, 324b control circuit 325 control circuit 331a, 331b control data memory 332, 333 control data memory 300a, 300b monitoring circuit 340 channel instruction circuit 350, 355 interrupt control circuit 360a, 360b failure detection circuit 370a, 370b channel number register 380 comparison circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上林 直毅 東京都港区西新橋三丁目20番4号 日本 電気エンジニアリング株式会社内 (56)参考文献 特開 平4−81960(JP,A) 特開 平2−173855(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 13/10 - 13/14 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Naoki Uebayashi 3-20-4 Nishishinbashi, Minato-ku, Tokyo Japan Electric Engineering Co., Ltd. (56) References JP-A-4-81960 (JP, A) Kaihei 2-173855 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) G06F 13/10-13/14

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 処理装置と前記処理装置に制御される複
数の入出力装置との間にそれぞれ接続された複数のチャ
ネル装置と、前記処理装置と前記複数のチャネル装置と
の間にあって前記複数のチャネル装置を時分割に制御す
るチャネル制御装置と、前記処理装置と前記チャネル制
御装置とに接続され、前記チャネル制御装置の動作を記
述したチャネルプログラムと前記チャネル装置及び入出
力装置の制御状態を示す制御データとを格納する主記憶
装置とを備えたチャネル制御方式において、前記チャネ
ル制御装置が、(A)前記主記憶装置から読み出された
制御データを記憶する第1の制御データメモリ、(B)
前記主記憶装置から読み出された制御データを記憶する
第2の制御データメモリ、(C)前記主記憶装置からの
前記制御データの読み出しを制御するメモリアクセス制
御回路、(D)第1の起動信号を受信し前記メモリアク
セス制御回路を介して前記主記憶装置から前記制御デー
タを読み出し前記第1の制御データメモリに記憶させ、
前記第1の制御データメモリに記憶された制御データを
用いて前記主記憶装置内に格納されたチャネルプログラ
ムに従い前記チャネル装置の中から選択された第1のチ
ャネル装置を制御する第1の制御回路、(E)第2の起
動信号を受信し前記メモリアクセス制御回路を介して前
記主記憶装置から前記制御データを読み出し前記第2の
制御データメモリに記憶させ、前記第2の制御データメ
モリに記憶された制御データを用いて前記主記憶装置内
に格納されたチャネルプログラムに従い前記チャネル装
置の中から選択された第2のチャネル装置を制御する第
2の制御回路、(F)前記第1の制御回路が動作中か否
かを監視し、前記第1の制御回路の動作状態を示す情報
を出力する第1の監視回路、(G)前記第2の制御回路
が動作中か否かを監視し、前記第2の制御回路の動作状
態を示す情報を出力する第2の監視回路、(H)前記チ
ャネル装置からの動作要求信号を受信し、あらかじめ定
められた優先順位に従って次に処理すべき前記チャネル
装置を複数のチャネル装置の中から選択し、選択したチ
ャネル装置を起動制御するように、前記第1の監視回路
及び前記第2の監視回路から出力された前記第1の制御
回路及び第2の制御回路の動作状態を示す情報に従っ
て、前記第1の制御回路及び第2の制御回路の中の動作
していない制御回路を選択し、選択された該制御回路に
前記第1の起動信号または前記第2の起動信号を送出す
る割り込み制御回路、(I)前記第1の制御回路と前記
第1のチャネル装置とを接続し、また前記第2の制御回
路と前記第2のチャネル装置とを接続し、前記第1の制
御回路から前記第1のチャネル装置への動作指示内容
を、また前記第2の制御回路から前記第2のチャネル装
置への動作指示内容を中継するチャネル指示回路、を備
えたことを特徴とするチャネル制御方式。
A plurality of channel devices connected between a processing device and a plurality of input / output devices controlled by the processing device; and a plurality of channel devices connected between the processing device and the plurality of channel devices. A channel control device for controlling the channel device in a time-division manner, a channel program connected to the processing device and the channel control device and describing the operation of the channel control device, and a control state of the channel device and the input / output device; And a main storage device for storing control data, the channel control device comprising: (A) a first control data memory for storing control data read from the main storage device; )
A second control data memory for storing control data read from the main storage device, (C) a memory access control circuit for controlling reading of the control data from the main storage device, and (D) a first activation Receiving the signal, reading the control data from the main storage device via the memory access control circuit, and storing the read control data in the first control data memory;
A first control circuit for controlling a first channel device selected from the channel devices in accordance with a channel program stored in the main storage device using control data stored in the first control data memory; (E) receiving a second activation signal, reading out the control data from the main storage device via the memory access control circuit, storing the control data in the second control data memory, and storing the control data in the second control data memory A second control circuit for controlling a second channel device selected from among the channel devices according to a channel program stored in the main storage device using the obtained control data; (F) the first control A first monitoring circuit that monitors whether or not the circuit is operating and outputs information indicating an operation state of the first control circuit; and (G) determines whether or not the second control circuit is operating. And (H) receiving an operation request signal from the channel device and processing it next according to a predetermined priority. The first control circuit and the first control circuit output from the first monitoring circuit and the second monitoring circuit so as to select the channel device to be selected from among a plurality of channel devices and to control activation of the selected channel device. A non-operating control circuit among the first control circuit and the second control circuit is selected according to the information indicating the operation state of the second control circuit, and the selected start-up is performed by the selected control circuit. An interrupt control circuit for transmitting a signal or the second start signal, (I) connecting the first control circuit to the first channel device, and connecting the second control circuit to the second channel device Connect with A channel instruction circuit that relays an operation instruction content from the first control circuit to the first channel device and an operation instruction content from the second control circuit to the second channel device. A channel control method characterized by the following.
【請求項2】 処理装置と前記処理装置に制御される複
数の入出力装置との間にそれぞれ接続された複数のチャ
ネル装置と、前記処理装置と前記複数のチャネル装置と
の間にあって前記複数のチャネル装置を時分割に制御す
るチャネル制御装置と、前記処理装置と前記チャネル制
御装置とに接続され、前記チャネル制御装置の動作を記
述したチャネルプログラムと前記チャネル装置及び入出
力装置の制御状態を示す制御データとを格納する主記憶
装置とを備えたチャネル制御方式において、前記チャネ
ル制御装置が、(A)前記主記憶装置から読み出された
制御データを記憶する制御データメモリ、(B)前記主
記憶装置からの前記制御データの読み出しを制御するメ
モリアクセス制御回路、(C)第1の起動信号を受信し
前記メモリアクセス制御回路を介して前記主記憶装置か
ら前記制御データを読み出し前記制御データメモリに記
憶させ、前記制御データメモリに記憶された制御データ
を用いて前記主記憶装置内に格納されたチャネルプログ
ラムに従い前記チャネル装置の中から選択された第1の
チャネル装置を制御する第1の制御回路、(D)第2の
起動信号を受信し前記メモリアクセス制御回路を介して
前記主記憶装置から前記制御データを読み出し前記制御
データメモリに記憶させ、前記制御データメモリに記憶
された制御データを用いて前記主記憶装置内に格納され
たチャネルプログラムに従い前記チャネル装置の中から
選択された第2のチャネル装置を制御する第2の制御回
路、(E)前記第1の制御回路が動作中か否かを監視
し、前記第1の制御回路の動作状態を示す情報を出力す
る第1の監視回路、(F)前記第2の制御回路が動作中
か否かを監視し、前記第2の制御回路の動作状態を示す
情報を出力する第2の監視回路、(G)前記チャネル装
置からの動作要求信号を受信し、あらかじめ定められた
優先順位に従って次に処理すべき前記チャネル装置を複
数のチャネル装置の中から選択し、選択したチャネル装
置を起動制御するように、前記第1の監視回路及び前記
第2の監視回路から出力された前記第1の制御回路及び
第2の制御回路の動作状態を示す情報に従って、前記第
1の制御回路及び第2の制御回路の中の動作していない
制御回路を選択し、選択された該制御回路に前記第1の
起動信号または前記第2の起動信号を送出する割り込み
制御回路、(H)前記第1の制御回路と前記第1のチャ
ネル装置とを接続し、また前記第2の制御回路と前記第
2のチャネル装置とを接続し、前記第1の制御回路から
前記第1のチャネル装置への動作指示内容を、また前記
第2の制御回路から前記第2のチャネル装置への動作指
示内容を中継するチャネル指示回路、を備えたことを特
徴とするチャネル制御方式。
2. A plurality of channel devices respectively connected between a processing device and a plurality of input / output devices controlled by the processing device; and a plurality of channel devices between the processing device and the plurality of channel devices. A channel control device for controlling the channel device in a time-division manner, a channel program connected to the processing device and the channel control device and describing the operation of the channel control device, and a control state of the channel device and the input / output device; And a main storage device for storing control data, wherein the channel control device comprises: (A) a control data memory for storing control data read from the main storage device; A memory access control circuit for controlling reading of the control data from a storage device, and (C) receiving a first activation signal to access the memory The control data is read from the main storage device via a control circuit and stored in the control data memory, and the channel is stored in the main storage device using the control data stored in the control data memory according to a channel program stored in the main storage device. A first control circuit for controlling a first channel device selected from the devices, and (D) receiving the second start signal and reading the control data from the main storage device via the memory access control circuit A second channel device selected from the channel devices is controlled according to a channel program stored in the main storage device using the control data stored in the control data memory. A second control circuit, (E) for monitoring whether the first control circuit is operating or not and indicating an operation state of the first control circuit; A first monitoring circuit that outputs information, (F) a second monitoring circuit that monitors whether the second control circuit is operating, and outputs information indicating an operation state of the second control circuit; (G) receiving an operation request signal from the channel device, selecting the channel device to be processed next from a plurality of channel devices in accordance with a predetermined priority, and controlling activation of the selected channel device. The first control circuit and the second control circuit according to information indicating the operation states of the first control circuit and the second control circuit output from the first monitor circuit and the second monitor circuit. An interrupt control circuit that selects a non-operating control circuit in the circuit and sends the first start signal or the second start signal to the selected control circuit; (H) the first control circuit And the first channel And the second control circuit is connected to the second channel device, and the operation instruction content from the first control circuit to the first channel device is transmitted to the second channel device. A channel instruction circuit for relaying operation instruction contents from the control circuit to the second channel device.
【請求項3】 請求項2記載のチャネル制御方式におい
て、前記チャネル制御装置が、 (I)前記第1の制御回路が正常に動作しているか否か
をモニタし、前記第1の制御回路の障害が検出された場
合に、前記第2の制御回路に対し前記第1の制御回路の
障害を通知する第1の障害検出回路、 (J)前記第2の制御回路が正常に動作しているか否か
をモニタし、前記第2の制御回路の障害が検出された場
合に、前記第1の制御回路に対し前記第2の制御回路の
障害を通知する第2の障害検出回路、 を備え、前記第1の制御回路及び前記第2の制御回路の
内、他の制御回路の障害を通知された制御回路は、障害
を発生した制御回路の動作を停止させ、前記処理装置に
通知することを特徴とするチャネル制御方式。
3. The channel control system according to claim 2, wherein said channel control device monitors: (I) whether said first control circuit is operating normally; A first failure detection circuit that notifies the second control circuit of a failure of the first control circuit when a failure is detected; and (J) whether the second control circuit operates normally. A second failure detection circuit that monitors whether the second control circuit has a failure, and when the failure of the second control circuit is detected, notifies the first control circuit of the failure of the second control circuit . The first control circuit and the second control circuit
The control circuit notified of the failure of the other control circuit
Stops the operation of the control circuit that generated the
A channel control method for notifying .
【請求項4】 請求項2記載のチャネル制御方式におい
て、前記チャネル制御装置が、(I)前記第1のチャネ
ル装置に対応するチャネル番号を格納する第1のチャネ
ル番号レジスタ、(J)前記第2のチャネル装置に対応
するチャネル番号を格納する第2のチャネル番号レジス
タ、(K)前記第1のチャネル番号レジスタに格納され
た前記第1のチャネル装置に対応するチャネル番号と前
記第2のチャネル番号レジスタに格納された前記第2の
チャネル装置に対応するチャネル番号とを比較し、比較
結果を前記第1の制御回路及び前記第2の制御回路に通
知する比較回路、を備えたことを特徴とするチャネル制
御方式。
4. The channel control method according to claim 2, wherein said channel control device comprises: (I) a first channel number register for storing a channel number corresponding to said first channel device; A second channel number register storing a channel number corresponding to the second channel device; (K) a channel number corresponding to the first channel device stored in the first channel number register and the second channel; A comparison circuit that compares a channel number corresponding to the second channel device stored in a number register with the first control circuit and the second control circuit and notifies a result of the comparison to the first control circuit and the second control circuit. Channel control method.
JP31883293A 1993-12-20 1993-12-20 Channel control method Expired - Fee Related JP3288158B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31883293A JP3288158B2 (en) 1993-12-20 1993-12-20 Channel control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31883293A JP3288158B2 (en) 1993-12-20 1993-12-20 Channel control method

Publications (2)

Publication Number Publication Date
JPH07175744A JPH07175744A (en) 1995-07-14
JP3288158B2 true JP3288158B2 (en) 2002-06-04

Family

ID=18103458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31883293A Expired - Fee Related JP3288158B2 (en) 1993-12-20 1993-12-20 Channel control method

Country Status (1)

Country Link
JP (1) JP3288158B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937407B (en) * 2009-06-30 2012-09-05 联想(北京)有限公司 Passive hardware device access method and device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5076967B2 (en) * 2008-02-27 2012-11-21 富士通株式会社 Information processing system, information processing system control method, and information processing system control program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937407B (en) * 2009-06-30 2012-09-05 联想(北京)有限公司 Passive hardware device access method and device

Also Published As

Publication number Publication date
JPH07175744A (en) 1995-07-14

Similar Documents

Publication Publication Date Title
KR100194295B1 (en) How to update the status of data processing systems and queues
US5634037A (en) Multiprocessor system having a shared memory with exclusive access for a requesting processor which is maintained until normal completion of a process and for retrying the process when not normally completed
JP2728066B2 (en) Unit switching device
JP3288158B2 (en) Channel control method
JP2710151B2 (en) How the automation device works
JPH08305677A (en) Information processor
US5436888A (en) Communication path control method and communication device
JP3505540B2 (en) Data transfer device
JPH11184761A (en) Read modify write control system
JPS5941214B2 (en) Condition monitoring method
JPH0537421A (en) Method and device for switching transmission line
JP2723245B2 (en) Facsimile storage and switching equipment
KR100312533B1 (en) Apparatus and method for processing a message in a printer disk spool
JP2894395B2 (en) Video signal switching device
JPH11184827A (en) Master and slave device
JP2752834B2 (en) Data transfer device
JP3006555B2 (en) Remote module control method
JP2803270B2 (en) SCSI host adapter circuit
JPH06295268A (en) Bus interface circuit
JP2000339179A (en) Inter-process communication system in computer system
JPS59132054A (en) Reporting system of contents of trouble
JPS5816824B2 (en) Store and forward method
JPH07306840A (en) Computer system
JPS619743A (en) Logging control method
JPH0954743A (en) Channel device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020226

LAPS Cancellation because of no payment of annual fees