JP3259776B2 - 送信回路 - Google Patents
送信回路Info
- Publication number
- JP3259776B2 JP3259776B2 JP23694699A JP23694699A JP3259776B2 JP 3259776 B2 JP3259776 B2 JP 3259776B2 JP 23694699 A JP23694699 A JP 23694699A JP 23694699 A JP23694699 A JP 23694699A JP 3259776 B2 JP3259776 B2 JP 3259776B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- circuit
- predetermined
- transmission
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
Description
【0001】
【発明の属する技術分野】本発明は、CDMA移動通信
で用いる送信方法、送信回路および基地局装置に関し、
特に遅延により送信タイミング調整を行う送信方法、送
信回路および基地局装置に関する。
で用いる送信方法、送信回路および基地局装置に関し、
特に遅延により送信タイミング調整を行う送信方法、送
信回路および基地局装置に関する。
【0002】
【従来の技術】符号分割多重(CDMA)方式は、送信
機において同一周波数帯で送信すべき情報系列をチャネ
ルごとに異なる拡散符号を用いて拡散して送信し、受信
機において受信信号を送信に用いたものと同一の拡散符
号で逆拡散して情報系列を取り出す多重化通信方式であ
る。もっとも基本的な直接拡散CDMA方式では、同一
周波数帯で送信すべき情報系列はすべて異なる拡散符号
によって拡散される。通常、拡散符号には自己相関、相
互相関がともに良好な符号が用いられる。
機において同一周波数帯で送信すべき情報系列をチャネ
ルごとに異なる拡散符号を用いて拡散して送信し、受信
機において受信信号を送信に用いたものと同一の拡散符
号で逆拡散して情報系列を取り出す多重化通信方式であ
る。もっとも基本的な直接拡散CDMA方式では、同一
周波数帯で送信すべき情報系列はすべて異なる拡散符号
によって拡散される。通常、拡散符号には自己相関、相
互相関がともに良好な符号が用いられる。
【0003】CDMA方式は移動体通信に適用される
と、移動機が複数基地局のカバーエリアをまたいで移動
したときに、その移動機を収容する基地局が切り替わる
ハンドオーバと呼ばれる処理が行われる。CDMA方式
におけるハンドオーバは、一般的に、移動機がハンドオ
ーバ元の基地局とハンドオーバ先の基地局の両方からの
信号を受信し、順次受信割合を移していく方法がとられ
る。これによって受信情報系列が途切れることのないハ
ンドオーバを行うことができる。移動機は、拡散符号が
異なるが、周波数的、時間的には重なり合った複数の信
号の合成波を受信しており、所定の拡散符号によって逆
拡散することで自己宛ての情報系列を取り出す。したが
って、複数の逆拡散回路を持てば、受信回路は1つで複
数の情報系列の受信が可能である。
と、移動機が複数基地局のカバーエリアをまたいで移動
したときに、その移動機を収容する基地局が切り替わる
ハンドオーバと呼ばれる処理が行われる。CDMA方式
におけるハンドオーバは、一般的に、移動機がハンドオ
ーバ元の基地局とハンドオーバ先の基地局の両方からの
信号を受信し、順次受信割合を移していく方法がとられ
る。これによって受信情報系列が途切れることのないハ
ンドオーバを行うことができる。移動機は、拡散符号が
異なるが、周波数的、時間的には重なり合った複数の信
号の合成波を受信しており、所定の拡散符号によって逆
拡散することで自己宛ての情報系列を取り出す。したが
って、複数の逆拡散回路を持てば、受信回路は1つで複
数の情報系列の受信が可能である。
【0004】この場合に、基地局ごとに送信タイミング
が異なっていると、移動機で両基地局からの信号のタイ
ミング合わせを行う必要があり蓄積する情報量が増大
し、それによって蓄積するためのメモリ等の規模が増大
するので、小型化が必要な移動機には不都合である。し
たがって、両基地局の送信タイミングが完全に一致して
いることが望ましい。そのため、一般に基地局はGPS
を利用して絶対時間上の特定タイミングで送信する構成
となっている。また、各基地局の送信タイミングを完全
に一致させるためには、各基地局の送信アンテナ端で絶
対時間を規定すべきである。しかし、各基地局が全て同
一の設置条件で設置できるわけではなく、基地局の送信
装置からアンテナへのフィーダ配線長は各基地局によっ
て異なる。これを基地局の送信装置で調整することが望
ましい。
が異なっていると、移動機で両基地局からの信号のタイ
ミング合わせを行う必要があり蓄積する情報量が増大
し、それによって蓄積するためのメモリ等の規模が増大
するので、小型化が必要な移動機には不都合である。し
たがって、両基地局の送信タイミングが完全に一致して
いることが望ましい。そのため、一般に基地局はGPS
を利用して絶対時間上の特定タイミングで送信する構成
となっている。また、各基地局の送信タイミングを完全
に一致させるためには、各基地局の送信アンテナ端で絶
対時間を規定すべきである。しかし、各基地局が全て同
一の設置条件で設置できるわけではなく、基地局の送信
装置からアンテナへのフィーダ配線長は各基地局によっ
て異なる。これを基地局の送信装置で調整することが望
ましい。
【0005】
【発明が解決しようとする課題】拡散符号の周期の先頭
を一致させるためには、拡散符号の先頭を任意のタイミ
ングに調整可能にする必要がある。一般に、この種のタ
イミング調整にはFIFOメモリ等のメモリが用いら
れ、所定の遅延分だけ蓄積し、その後に出力する構成が
採られる。拡散符号の1周期分の情報を所定の精度で調
整するための分解能でサンプリングして蓄積するための
FIFOメモリ等の回路が必要となる。分解能を上げて
高い精度で調整可能にしようとすると、基地局の回路規
模が増大してしまい大きなコストアップとなってしま
う。例えば、拡散符号の周期が64オクテットである場
合に分解能を4倍に上げようとすると、必要なFIFO
メモリ等の容量は64オクテットから256オクテット
に増大してしまう。
を一致させるためには、拡散符号の先頭を任意のタイミ
ングに調整可能にする必要がある。一般に、この種のタ
イミング調整にはFIFOメモリ等のメモリが用いら
れ、所定の遅延分だけ蓄積し、その後に出力する構成が
採られる。拡散符号の1周期分の情報を所定の精度で調
整するための分解能でサンプリングして蓄積するための
FIFOメモリ等の回路が必要となる。分解能を上げて
高い精度で調整可能にしようとすると、基地局の回路規
模が増大してしまい大きなコストアップとなってしま
う。例えば、拡散符号の周期が64オクテットである場
合に分解能を4倍に上げようとすると、必要なFIFO
メモリ等の容量は64オクテットから256オクテット
に増大してしまう。
【0006】本発明は上記したような従来技術の有する
問題を解決するためになされたものであり、CDMA移
動通信の基地局に適した送信方法および回路を提供する
ことを目的とする。
問題を解決するためになされたものであり、CDMA移
動通信の基地局に適した送信方法および回路を提供する
ことを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
本発明の送信回路は、信号に所定の遅延を与えて送信す
る送信回路であって、前記信号に、所定の分解能で遅延
を与える第1の遅延回路と、前記第1の遅延回路の後段
にあり、オーバサンプリングフィルタで構成された送信
フィルタと、前記送信フィルタの出力信号に、該出力信
号のサンプリング周期と等しく、前記第1の遅延回路の
分解能よりも高い分解能で遅延を与える第2の遅延回路
と、前記所定の遅延を超えず、かつ前記所定の分解能の
遅延で与えることができる最大値である第1の遅延量を
算出し、その第1の遅延量を前記第1の遅延回路に指示
し、前記所定の遅延から前記第1の遅延量を引いた値で
ある第2の遅延量を算出し、該第2の遅延量を前記第2
の遅延回路に指示する制御部と、を有する構成である。
本発明の送信回路は、信号に所定の遅延を与えて送信す
る送信回路であって、前記信号に、所定の分解能で遅延
を与える第1の遅延回路と、前記第1の遅延回路の後段
にあり、オーバサンプリングフィルタで構成された送信
フィルタと、前記送信フィルタの出力信号に、該出力信
号のサンプリング周期と等しく、前記第1の遅延回路の
分解能よりも高い分解能で遅延を与える第2の遅延回路
と、前記所定の遅延を超えず、かつ前記所定の分解能の
遅延で与えることができる最大値である第1の遅延量を
算出し、その第1の遅延量を前記第1の遅延回路に指示
し、前記所定の遅延から前記第1の遅延量を引いた値で
ある第2の遅延量を算出し、該第2の遅延量を前記第2
の遅延回路に指示する制御部と、を有する構成である。
【0008】また、本発明の送信回路の別の構成は、複
数の基地局装置の送信信号にそれぞれ所定の遅延を与え
ることで送信タイミングを一致させる移動体通信システ
ムに用いる前記基地局装置用の送信回路であって、前記
信号に、所定の分解能で遅延を与える第1の遅延回路
と、前記第1の遅延回路の後段にあり、オーバサンプリ
ングフィルタで構成された送信フィルタと、前記送信フ
ィルタの出力信号に、該出力信号のサンプリング周期と
等しく、前記第1の遅延回路の分解能よりも高い分解能
で遅延を与える第2の遅延回路と、前記所定の遅延が変
更可能に設定され、該所定の遅延を制御部に通知する送
信タイミング設定部と、前記所定の遅延を超えず、かつ
前記所定の分解能で与えることができる最大値である第
1の遅延量を算出し、該第1の遅延量を前記第1の遅延
回路に指示し、前記所定の遅延から前記第1の遅延量を
引いた値である第2の遅延量を算出し、該第2の遅延量
を前記第2の遅延回路に指示する制御部と、を有する構
成である。
数の基地局装置の送信信号にそれぞれ所定の遅延を与え
ることで送信タイミングを一致させる移動体通信システ
ムに用いる前記基地局装置用の送信回路であって、前記
信号に、所定の分解能で遅延を与える第1の遅延回路
と、前記第1の遅延回路の後段にあり、オーバサンプリ
ングフィルタで構成された送信フィルタと、前記送信フ
ィルタの出力信号に、該出力信号のサンプリング周期と
等しく、前記第1の遅延回路の分解能よりも高い分解能
で遅延を与える第2の遅延回路と、前記所定の遅延が変
更可能に設定され、該所定の遅延を制御部に通知する送
信タイミング設定部と、前記所定の遅延を超えず、かつ
前記所定の分解能で与えることができる最大値である第
1の遅延量を算出し、該第1の遅延量を前記第1の遅延
回路に指示し、前記所定の遅延から前記第1の遅延量を
引いた値である第2の遅延量を算出し、該第2の遅延量
を前記第2の遅延回路に指示する制御部と、を有する構
成である。
【0009】さらにまた、本発明の送信回路の別の構成
は、複数の信号を合成して送信する基地局装置を複数有
し、前記基地局装置の送信信号にそれぞれ所定の遅延を
与えることで送信タイミングを一致させる移動体通信シ
ステムに用いる基地局装置用の送信回路であって、前記
複数の信号に、それぞれ所定の分解能で遅延を与える複
数の第1の遅延回路と、前記第1の遅延回路の後段にあ
り、オーバサンプリングフィルタで構成された複数の送
信フィルタと、複数の前記送信フィルタの出力信号を合
成する加算器と、前記加算器の出力信号に、該出力信号
のサンプリング周期と等しく、前記第1の遅延回路の分
解能より高い分解能で遅延を与える第2の遅延回路と、
前記所定の遅延が変更可能に設定され、該所定の遅延を
制御部に通知する送信タイミング設定部と、前記所定の
遅延を超えず、かつ前記所定の分解能で遅延を与えるこ
とができる最大値である第1の遅延量を算出し、その第
1の遅延量を前記第1の遅延回路に指示し、前記所定の
遅延から前記第1の遅延量を引いた値である第2の遅延
量を算出し、その第2の遅延量を前記第2の遅延回路に
指示する制御部と、を有する構成である。
は、複数の信号を合成して送信する基地局装置を複数有
し、前記基地局装置の送信信号にそれぞれ所定の遅延を
与えることで送信タイミングを一致させる移動体通信シ
ステムに用いる基地局装置用の送信回路であって、前記
複数の信号に、それぞれ所定の分解能で遅延を与える複
数の第1の遅延回路と、前記第1の遅延回路の後段にあ
り、オーバサンプリングフィルタで構成された複数の送
信フィルタと、複数の前記送信フィルタの出力信号を合
成する加算器と、前記加算器の出力信号に、該出力信号
のサンプリング周期と等しく、前記第1の遅延回路の分
解能より高い分解能で遅延を与える第2の遅延回路と、
前記所定の遅延が変更可能に設定され、該所定の遅延を
制御部に通知する送信タイミング設定部と、前記所定の
遅延を超えず、かつ前記所定の分解能で遅延を与えるこ
とができる最大値である第1の遅延量を算出し、その第
1の遅延量を前記第1の遅延回路に指示し、前記所定の
遅延から前記第1の遅延量を引いた値である第2の遅延
量を算出し、その第2の遅延量を前記第2の遅延回路に
指示する制御部と、を有する構成である。
【0010】
【0011】
【0012】上記のように構成された本発明の送信回路
は、第2の遅延回路の分解能と、送信フィルタの出力信
号のサンプリング周期とを等しい値とすることで、アッ
プサンプリングを行う機能を、送信機には必須である送
信フィルタで実現できるので、別途アップサンプリング
を行う必要が無い。
は、第2の遅延回路の分解能と、送信フィルタの出力信
号のサンプリング周期とを等しい値とすることで、アッ
プサンプリングを行う機能を、送信機には必須である送
信フィルタで実現できるので、別途アップサンプリング
を行う必要が無い。
【0013】
【発明の実施の形態】次に本発明の実施形態について、
図面を参照して詳細に説明する。 (第1の実施の形態)図1は、本発明の第1の実施の形
態のCDMA送信回路の構成を示すブロック図である。
図面を参照して詳細に説明する。 (第1の実施の形態)図1は、本発明の第1の実施の形
態のCDMA送信回路の構成を示すブロック図である。
【0014】本実施形態のCDMA送信回路の構成につ
いて説明する。
いて説明する。
【0015】図1において、情報系列S1、S2、…、S
nは送信すべき複数の情報系列である。
nは送信すべき複数の情報系列である。
【0016】拡散符号生成回路11、12、…、1nは、
情報系列S1、S2、…、Snの拡散にそれぞれ用いられ
る拡散符号を生成する。
情報系列S1、S2、…、Snの拡散にそれぞれ用いられ
る拡散符号を生成する。
【0017】乗算器21、22、…、2nは、情報系列
S1、S2、…、Snに拡散符号生成回路11、12、…、
1nから供給される拡散符号をそれぞれ乗じることによ
って情報系列S1、S2、…、Snを拡散する。
S1、S2、…、Snに拡散符号生成回路11、12、…、
1nから供給される拡散符号をそれぞれ乗じることによ
って情報系列S1、S2、…、Snを拡散する。
【0018】第1のタイミング調整回路31、32、…、
3nは制御回路80により制御され、乗算器21、22、
…、2nの出力信号に対してそれぞれ拡散符号のサプリ
ング周期のi倍(以下、iを第1の遅延段数と呼ぶ。i
は1以上の整数である。)の遅延を与えて送信タイミン
グを調整する。第1のタイミング調整回路31、32、…
3nはそれぞれFIFOメモリにより構成され、同時に
アクセスする書き込みアドレスと読み出しアドレスにi
番地の差分を与えることで、入力信号を遅延すべき時間
だけ保持し、その後に出力する。
3nは制御回路80により制御され、乗算器21、22、
…、2nの出力信号に対してそれぞれ拡散符号のサプリ
ング周期のi倍(以下、iを第1の遅延段数と呼ぶ。i
は1以上の整数である。)の遅延を与えて送信タイミン
グを調整する。第1のタイミング調整回路31、32、…
3nはそれぞれFIFOメモリにより構成され、同時に
アクセスする書き込みアドレスと読み出しアドレスにi
番地の差分を与えることで、入力信号を遅延すべき時間
だけ保持し、その後に出力する。
【0019】送信フィルタ41、42、…、4nは、それ
ぞれ第1のタイミング調整回路31、32、…、3nの出
力信号の周波数成分を制限して送信波形を成形する送信
フィルタであり、拡散符号のサンプリング周期よりも短
い周期(以下、オーバサンプリング周期と呼ぶ。)の信
号を出力するオーバサンプリングフィルタである。
ぞれ第1のタイミング調整回路31、32、…、3nの出
力信号の周波数成分を制限して送信波形を成形する送信
フィルタであり、拡散符号のサンプリング周期よりも短
い周期(以下、オーバサンプリング周期と呼ぶ。)の信
号を出力するオーバサンプリングフィルタである。
【0020】第2のタイミング調整回路51、52、…、
5nは制御回路80により制御され、送信フィルタ41、
42、…、4nの出力信号に対して,それぞれオーバサン
プリング周期のj倍(以下、jを第2の遅延段数と呼
ぶ。jは1以上の整数である。)の遅延を与えて送信タ
イミングを調整する。
5nは制御回路80により制御され、送信フィルタ41、
42、…、4nの出力信号に対して,それぞれオーバサン
プリング周期のj倍(以下、jを第2の遅延段数と呼
ぶ。jは1以上の整数である。)の遅延を与えて送信タ
イミングを調整する。
【0021】第2のタイミング調整回路51、52、…、
5nはそれぞれFIFOメモリにより構成され、同時に
アクセスする書き込みアドレスと読み出しアドレスにj
番地の差分を与えることで、入力信号を遅延すべき時間
だけ保持し、その後に出力する。
5nはそれぞれFIFOメモリにより構成され、同時に
アクセスする書き込みアドレスと読み出しアドレスにj
番地の差分を与えることで、入力信号を遅延すべき時間
だけ保持し、その後に出力する。
【0022】合成器60は、第2の送信タイミング調整
回路51、52、…、5nの出力信号を合成することによ
り送信信号を生成する。
回路51、52、…、5nの出力信号を合成することによ
り送信信号を生成する。
【0023】送信タイミング設定部70は、その基地局
における所望の遅延量を制御部80に指示する。
における所望の遅延量を制御部80に指示する。
【0024】制御部80は、送信タイミング設定部70
から指示された遅延量に基づいて、第1の遅延段数と第
2の遅延段数とを算出し、第1のタイミング調整回路3
1、32、…、3nに第1の遅延段数を指示し、第2のタ
イミング調整回路51、52、…、5nに第2の遅延段数
を指示する。
から指示された遅延量に基づいて、第1の遅延段数と第
2の遅延段数とを算出し、第1のタイミング調整回路3
1、32、…、3nに第1の遅延段数を指示し、第2のタ
イミング調整回路51、52、…、5nに第2の遅延段数
を指示する。
【0025】次に、本実施形態の送信機の動作について
説明する。
説明する。
【0026】送信タイミング設定部70から所定の遅延
量を指示されると、制御部80は指示された遅延量から
第1の遅延段数と第2の遅延段数を算出し、第1のタイ
ミング調整回路31、32、…、3nに第1の遅延段数を
指示し、第2のタイミング調整回路51、52、…、5n
に第2の遅延段数を指示する。
量を指示されると、制御部80は指示された遅延量から
第1の遅延段数と第2の遅延段数を算出し、第1のタイ
ミング調整回路31、32、…、3nに第1の遅延段数を
指示し、第2のタイミング調整回路51、52、…、5n
に第2の遅延段数を指示する。
【0027】一方、情報系列S1、S2、…、Snは、乗
算器21、22、…、2nにおいて拡散符号生成回路11、
12、…、1nで生成された拡散符号と乗算されることで
拡散され、第1のタイミング調整回路31、32、…、3
nに入力される。第1のタイミング調整回路31、32、
…、3nはFIFOメモリを同時にアクセスする書き込
みアドレスと読み出しアドレスに制御部80から指示さ
れた第1の遅延段数だけ差分を与え、信号を遅延させ
る。第1のタイミング調整回路31、32、…、3 nの出
力信号は送信フィルタ41、42、…、4nに入力され
る。送信フィルタ41、42、…、4nは入力信号の周波
数制限を行うと共に、サンプリング周期の間を補間しア
ップサンプリングを行い、オーバサンプリング周期で第
2のタイミング調整回路51、52、…、5nに出力す
る。第2のタイミング調整回路51、52、…、5nは、
FIFOメモリを同時にアクセスする書き込みアドレス
と読み出しアドレスに制御部80から指示された第2の
遅延段数だけ差分を与えて信号を遅延させる。第2のタ
イミング調整回路51、52、…、5nの出力信号は、加
算器60によって合成され、送信回路の出力信号が生成
される。
算器21、22、…、2nにおいて拡散符号生成回路11、
12、…、1nで生成された拡散符号と乗算されることで
拡散され、第1のタイミング調整回路31、32、…、3
nに入力される。第1のタイミング調整回路31、32、
…、3nはFIFOメモリを同時にアクセスする書き込
みアドレスと読み出しアドレスに制御部80から指示さ
れた第1の遅延段数だけ差分を与え、信号を遅延させ
る。第1のタイミング調整回路31、32、…、3 nの出
力信号は送信フィルタ41、42、…、4nに入力され
る。送信フィルタ41、42、…、4nは入力信号の周波
数制限を行うと共に、サンプリング周期の間を補間しア
ップサンプリングを行い、オーバサンプリング周期で第
2のタイミング調整回路51、52、…、5nに出力す
る。第2のタイミング調整回路51、52、…、5nは、
FIFOメモリを同時にアクセスする書き込みアドレス
と読み出しアドレスに制御部80から指示された第2の
遅延段数だけ差分を与えて信号を遅延させる。第2のタ
イミング調整回路51、52、…、5nの出力信号は、加
算器60によって合成され、送信回路の出力信号が生成
される。
【0028】図2は、本実施形態の送信回路のタイミン
グ調整の概要を示すタイミングチャートである。
グ調整の概要を示すタイミングチャートである。
【0029】図2において、第2のタイミング調整回路
51、52、…、5nの分解能は、例として第1のタイミ
ング調整回路31、32、…、3nの分解能の4倍とす
る。つまり、送信フィルタ41、42、…、4nは4倍の
アップサンプリングを行う場合を示している。また、拡
散符号の周期は64オクテットとする。また、所定の遅
延量は、例として第2のタイミング調整回路51、52、
…、5nの分解能に換算して6段分とする。
51、52、…、5nの分解能は、例として第1のタイミ
ング調整回路31、32、…、3nの分解能の4倍とす
る。つまり、送信フィルタ41、42、…、4nは4倍の
アップサンプリングを行う場合を示している。また、拡
散符号の周期は64オクテットとする。また、所定の遅
延量は、例として第2のタイミング調整回路51、52、
…、5nの分解能に換算して6段分とする。
【0030】送信タイミング設定部70から所定の遅延
量を指示された制御部80は、第1のタイミング調整回
路31、32、…、3nに第1の遅延段数i=1を指示
し、第2のタイミング調整回路51、52、…、5nに第
2の遅延段数j=2を指示する。
量を指示された制御部80は、第1のタイミング調整回
路31、32、…、3nに第1の遅延段数i=1を指示
し、第2のタイミング調整回路51、52、…、5nに第
2の遅延段数j=2を指示する。
【0031】乗算器21、22、…、2nにおいて拡散さ
れた信号は、第1のタイミング調整回路31、32、…、
3nで1段の遅延が行われ、続いて送信フィルタ41、4
2、…、4nでアップサンプリングされ、さらに第2のタ
イミング調整回路51、52、…、5nで2段の遅延が行
われる。
れた信号は、第1のタイミング調整回路31、32、…、
3nで1段の遅延が行われ、続いて送信フィルタ41、4
2、…、4nでアップサンプリングされ、さらに第2のタ
イミング調整回路51、52、…、5nで2段の遅延が行
われる。
【0032】したがって、分解能の異なる2つのタイミ
ング調整回路で調整を行う構成としているので、必要な
FIFOメモリの容量が少なく分解能の高いタイミング
調整が可能になる。拡散符号の周期が64オクテットで
ある場合、4倍の分解能で調整可能な構成とするため
に、従来は256(64×4)オクテットのメモリ容量
が必要であったが、本実施形態では68(64+4)オ
クテットのメモリ容量で済んでいる。つまり、高分解能
の調整を可能としても回路規模の増大が抑制されて低コ
ストで送信回路を実現することができる。
ング調整回路で調整を行う構成としているので、必要な
FIFOメモリの容量が少なく分解能の高いタイミング
調整が可能になる。拡散符号の周期が64オクテットで
ある場合、4倍の分解能で調整可能な構成とするため
に、従来は256(64×4)オクテットのメモリ容量
が必要であったが、本実施形態では68(64+4)オ
クテットのメモリ容量で済んでいる。つまり、高分解能
の調整を可能としても回路規模の増大が抑制されて低コ
ストで送信回路を実現することができる。
【0033】なお、本実施形態の送信回路はCDMA移
動体通信の基地局に用いてもよい。この場合、高い分解
能でタイミング調整可能な基地局をコストを増大させる
ことなく構成でき、設置条件の異なる設置が可能な基地
局をコストを増大させることなく提供できる。それによ
って、基地局の設置条件の自由度が増す。
動体通信の基地局に用いてもよい。この場合、高い分解
能でタイミング調整可能な基地局をコストを増大させる
ことなく構成でき、設置条件の異なる設置が可能な基地
局をコストを増大させることなく提供できる。それによ
って、基地局の設置条件の自由度が増す。
【0034】また、本実施形態の送信回路を用いた基地
局をCDMA移動体通信システムに用いてもよい。この
場合、基地局のコストを増大させることなく全ての基地
局のタイミングをアンテナ端で絶対時間に調整すること
ができ、移動機でのタイミング調整が不要となるので、
システムのコストを低減することができる。
局をCDMA移動体通信システムに用いてもよい。この
場合、基地局のコストを増大させることなく全ての基地
局のタイミングをアンテナ端で絶対時間に調整すること
ができ、移動機でのタイミング調整が不要となるので、
システムのコストを低減することができる。
【0035】(第2の実施の形態)図3は、第2の実施
の形態のCDMA送信回路の構成を示すブロック図であ
る。
の形態のCDMA送信回路の構成を示すブロック図であ
る。
【0036】図3に示すように第2の実施の形態の送信
回路は、第1の実施の形態で示したCDMA送信回路の
第2のタイミング調整回路51、52、…、5nの代わり
に、オーバサンプリング周期のk倍(以下、kを第3の
遅延段数と呼ぶ。kは1以上の整数である。)で遅延を
行うタイミング調整回路(以下、第3のタイミング調整
回路と呼ぶ)を加算器61の後段に設けた構成である。
その他の構成は、第1の実施の形態と同様であるためそ
の説明は省略する。
回路は、第1の実施の形態で示したCDMA送信回路の
第2のタイミング調整回路51、52、…、5nの代わり
に、オーバサンプリング周期のk倍(以下、kを第3の
遅延段数と呼ぶ。kは1以上の整数である。)で遅延を
行うタイミング調整回路(以下、第3のタイミング調整
回路と呼ぶ)を加算器61の後段に設けた構成である。
その他の構成は、第1の実施の形態と同様であるためそ
の説明は省略する。
【0037】このような構成において、制御部81は送
信タイミング設定部70から指示された遅延量から第1
の遅延段数と第3の遅延段数を算出し、第1のタイミン
グ調整回路に第1の遅延段数を指示し、第3のタイミン
グ調整回路90に第3の遅延段数を指示する。
信タイミング設定部70から指示された遅延量から第1
の遅延段数と第3の遅延段数を算出し、第1のタイミン
グ調整回路に第1の遅延段数を指示し、第3のタイミン
グ調整回路90に第3の遅延段数を指示する。
【0038】送信フィルタの出力信号は加算器61によ
って合成されて、第3のタイミング調整回路90に入力
される。第3のタイミング調整回路90は、FIFOメ
モリを同時にアクセスする書き込みアドレスと読み出し
アドレスに制御部81から指示された第3の遅延段数だ
け差分を与え、信号を遅延させる。
って合成されて、第3のタイミング調整回路90に入力
される。第3のタイミング調整回路90は、FIFOメ
モリを同時にアクセスする書き込みアドレスと読み出し
アドレスに制御部81から指示された第3の遅延段数だ
け差分を与え、信号を遅延させる。
【0039】以上に説明した以外の動作は、第1の実施
の形態の場合と同様の動作である。したがって、オーバ
サンプリング周期のk倍の遅延が、複数信号の共通回路
である第3のタイミング調整回路90によって行われる
ので、必要なFIFOメモリの容量をさらに少なく分解
能の高いタイミング調整ができ、回路規模の増大を抑え
コストを少なく送信回路を実現することができる。
の形態の場合と同様の動作である。したがって、オーバ
サンプリング周期のk倍の遅延が、複数信号の共通回路
である第3のタイミング調整回路90によって行われる
ので、必要なFIFOメモリの容量をさらに少なく分解
能の高いタイミング調整ができ、回路規模の増大を抑え
コストを少なく送信回路を実現することができる。
【0040】なお、第1の実施の形態、第2の実施の形
態において、第1のタイミング調整回路31、32、…、
3n、第2のタイミング調整回路51、52、…、5n、第
3のタイミング調整回路90はのメモリによる構成で説
明したが、シフトレジスタによる構成としてもよい。
態において、第1のタイミング調整回路31、32、…、
3n、第2のタイミング調整回路51、52、…、5n、第
3のタイミング調整回路90はのメモリによる構成で説
明したが、シフトレジスタによる構成としてもよい。
【0041】この場合にも、メモリによる場合と同様の
効果を得ることができる。
効果を得ることができる。
【0042】
【発明の効果】以上説明したように本発明は、以下のよ
うな効果を有する。
うな効果を有する。
【0043】
【0044】第2の遅延回路の前段にオーバサンプリン
グフィルタで構成された送信フィルタを設け、第2の遅
延回路の分解能と送信フィルタの出力信号のサンプリン
グ周期とを等しい値とし、送信機に必須である波形成形
のための送信フィルタでアップサンプリングを行うの
で、遅延を与えるために別途アップサプリングを行う必
要がなく回路規模を削減することができ、低コストの送
信回路を提供できる。
グフィルタで構成された送信フィルタを設け、第2の遅
延回路の分解能と送信フィルタの出力信号のサンプリン
グ周期とを等しい値とし、送信機に必須である波形成形
のための送信フィルタでアップサンプリングを行うの
で、遅延を与えるために別途アップサプリングを行う必
要がなく回路規模を削減することができ、低コストの送
信回路を提供できる。
【図1】本発明の第1の実施の形態のCDMA送信回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図2】本実施形態の送信回路のタイミング調整の概要
を示すタイミングチャートである。
を示すタイミングチャートである。
【図3】第2の実施の形態のCDMA送信回路の構成を
示すブロック図である。
示すブロック図である。
11〜1n 拡散符号生成回路 21〜2n 乗算器 31〜3n 第1のタイミング調整回路 41〜4n 送信フィルタ 51〜5n 第2のタイミング調整回路 60 加算器 70 送信タイミング設定部 80 制御部 90 第3のタイミング調整回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04J 13/00 - 13/16 H04B 1/69 - 1/713 H03K 5/13 - 5/145 H04B 7/24 - 7/26 H04Q 7/00 - 7/38
Claims (3)
- 【請求項1】 信号に所定の遅延を与えて送信する送信
回路であって、 前記信号に、所定の分解能で遅延を与える第1の遅延回
路と、前記第1の遅延回路の後段にあり、オーバサンプリング
フィルタで構成された送信フィルタと、 前記送信フィルタの出力信号に、該出力信号のサンプリ
ング周期と等しく、前記第1の遅延回路の分解能よりも
高い分解能で遅延を与える第2の遅延回路と、 前記所定の遅延を超えず、かつ前記所定の分解能の遅延
で与えることができる最大値である第1の遅延量を算出
し、該第1の遅延量を前記第1の遅延回路に指示し、前
記所定の遅延から前記第1の遅延量を引いた値である第
2の遅延量を算出し、該第2の遅延量を前記第2の遅延
回路に指示する制御部と、を有する送信回路。 - 【請求項2】 複数の基地局装置の送信信号にそれぞれ
所定の遅延を与えることで送信タイミングを一致させる
移動体通信システムに用いる前記基地局装置用の送信回
路であって、 前記信号に、所定の分解能で遅延を与える第1の遅延回
路と、 前記第1の遅延回路の後段にあり、オーバサンプリング
フィルタで構成された送信フィルタと、 前記送信フィルタの出力信号に、該出力信号のサンプリ
ング周期と等しく、前記第1の遅延回路の分解能よりも
高い分解能で遅延を与える第2の遅延回路と、 前記所定の遅延が変更可能に設定され、該所定の遅延を
制御部に通知する送信タイミング設定部と、 前記所定の遅延を超えず、かつ前記所定の分解能で与え
ることができる最大値である第1の遅延量を算出し、該
第1の遅延量を前記第1の遅延回路に指示し、前記所定
の遅延から前記第1の遅延量を引いた値である第2の遅
延量を算出し、該第2の遅延量を前記第2の遅延回路に
指示する制御部と、を有する送信回路。 - 【請求項3】 複数の信号を合成して送信する基地局装
置を複数有し、前記基地局装置の送信信号にそれぞれ所
定の遅延を与えることで送信タイミングを一致させる移
動体通信システムに用いる基地局装置用の送信回路であ
って、 前記複数の信号に、それぞれ所定の分解能で遅延を与え
る複数の第1の遅延回路と、 前記第1の遅延回路の後段にあり、オーバサンプリング
フィルタで構成された複数の送信フィルタと、 複数の前記送信フィルタの出力信号を合成する加算器
と、 前記加算器の出力信号に、該出力信号のサンプリング周
期と等しく、前記第1の遅延回路の分解能より高い分解
能で遅延を与える第2の遅延回路と、 前記所定の遅延が変更可能に設定され、該所定の遅延を
制御部に通知する送信タイミング設定部と、 前記所定の遅延を超えず、かつ前記所定の分解能で遅延
を与えることができる最大値である第1の遅延量を算出
し、該第1の遅延量を前記第1の遅延回路に指示し、前
記所定の遅延から前記第1の遅延量を引いた値である第
2の遅延量を算出し、該第2の遅延量を前記第2の遅延
回路に指示する制御部と、を有する送信回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23694699A JP3259776B2 (ja) | 1999-08-24 | 1999-08-24 | 送信回路 |
AU67282/00A AU6728200A (en) | 1999-08-24 | 2000-08-24 | Transmission circuit |
EP20000954974 EP1220481B1 (en) | 1999-08-24 | 2000-08-24 | Transmission circuit |
PCT/JP2000/005689 WO2001015367A1 (fr) | 1999-08-24 | 2000-08-24 | Circuit de transmission |
US10/069,222 US7072379B1 (en) | 1999-08-24 | 2000-08-24 | Transmission circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23694699A JP3259776B2 (ja) | 1999-08-24 | 1999-08-24 | 送信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001060893A JP2001060893A (ja) | 2001-03-06 |
JP3259776B2 true JP3259776B2 (ja) | 2002-02-25 |
Family
ID=17008105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23694699A Expired - Fee Related JP3259776B2 (ja) | 1999-08-24 | 1999-08-24 | 送信回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7072379B1 (ja) |
EP (1) | EP1220481B1 (ja) |
JP (1) | JP3259776B2 (ja) |
AU (1) | AU6728200A (ja) |
WO (1) | WO2001015367A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7170922B2 (en) | 2001-05-18 | 2007-01-30 | Sanyo Electric Co., Ltd. | Transmission timing control device, digital roll-off filter, and mobile radio terminal for digital radio communication |
JP4789845B2 (ja) * | 2007-04-03 | 2011-10-12 | Okiセミコンダクタ株式会社 | 送信制御検査回路 |
JP5195046B2 (ja) * | 2008-06-02 | 2013-05-08 | 日本電気株式会社 | 遅延補正システム、無線基地局装置、遅延制御回路、及び、遅延補正方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4193073A (en) * | 1968-01-16 | 1980-03-11 | Hubert Kohnen | Method and apparatus for position determination |
US4805195A (en) * | 1984-06-08 | 1989-02-14 | Amdahl Corporation | Selectable timing delay circuit |
JPH04196813A (ja) * | 1990-11-28 | 1992-07-16 | Asia Electron Inc | 遅延回路 |
CA2126237C (en) * | 1992-11-04 | 1998-12-08 | Narumi Umeda | Code division multiple access mobile communication system |
EP0616444A3 (en) * | 1993-03-15 | 1994-10-19 | Koninkl Philips Electronics Nv | Telecommunication system with ranging. |
JP3302168B2 (ja) * | 1994-04-05 | 2002-07-15 | 株式会社東芝 | 移動無線通信システム |
JP2943617B2 (ja) * | 1994-08-11 | 1999-08-30 | 松下電器産業株式会社 | 直接スペクトル拡散通信装置 |
US5960028A (en) * | 1995-08-11 | 1999-09-28 | Sharp Kabushiki Kaisha | Spread spectrum communication system |
EP0767544A3 (en) * | 1995-10-04 | 2002-02-27 | Interuniversitair Micro-Elektronica Centrum Vzw | Programmable modem using spread spectrum communication |
JP3348274B2 (ja) | 1996-10-11 | 2002-11-20 | 富士通株式会社 | サイトダイバーシチシステム及び基地局及び移動局及び通信制御方法 |
US5943331A (en) * | 1997-02-28 | 1999-08-24 | Interdigital Technology Corporation | Orthogonal code synchronization system and method for spread spectrum CDMA communications |
JPH10261942A (ja) * | 1997-03-19 | 1998-09-29 | Advantest Corp | 遅延回路 |
JPH10271059A (ja) * | 1997-03-21 | 1998-10-09 | Kokusai Electric Co Ltd | Cdma方式セルラー無線システム |
JP2970845B2 (ja) * | 1997-09-03 | 1999-11-02 | 日本電気株式会社 | ディジタルdll回路 |
US6101197A (en) * | 1997-09-18 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for adjusting the timing of signals over fine and coarse ranges |
FR2770060B1 (fr) * | 1997-10-22 | 1999-11-19 | Commissariat Energie Atomique | Recepteur differentiel a etalement de spectre par sequence directe avec moyens mixtes de formation d'un signal d'interferences |
JP3420923B2 (ja) * | 1997-11-11 | 2003-06-30 | 松下電器産業株式会社 | マルチパスフェージングシミュレータ |
-
1999
- 1999-08-24 JP JP23694699A patent/JP3259776B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-24 AU AU67282/00A patent/AU6728200A/en not_active Abandoned
- 2000-08-24 US US10/069,222 patent/US7072379B1/en not_active Expired - Fee Related
- 2000-08-24 WO PCT/JP2000/005689 patent/WO2001015367A1/ja active Application Filing
- 2000-08-24 EP EP20000954974 patent/EP1220481B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1220481A4 (en) | 2006-12-20 |
WO2001015367A1 (fr) | 2001-03-01 |
US7072379B1 (en) | 2006-07-04 |
AU6728200A (en) | 2001-03-19 |
EP1220481B1 (en) | 2009-10-14 |
JP2001060893A (ja) | 2001-03-06 |
EP1220481A1 (en) | 2002-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100939066B1 (ko) | 모든 레이크 핑거에 이용되는 공유 메모리를 구비한 사용자 장치(ue) | |
KR100315197B1 (ko) | 확산스펙트럼수신기 | |
US6377606B1 (en) | Method for reducing interference, and a radio system | |
US6947470B2 (en) | Rake receiver for a CDMA system, in particular incorporated in a cellular mobile phone | |
KR20050089861A (ko) | 모바일 단말기, 그 방법 및 멀티 채널 신호 처리 장치 | |
KR100269341B1 (ko) | 이동통신시스템의기저대역신호복조장치및방법 | |
JP3259776B2 (ja) | 送信回路 | |
US5438596A (en) | Method and apparatus for generating diffusion code | |
KR100504360B1 (ko) | 수신기 및 수신 방법 | |
JPH10178386A (ja) | Cdmaシステム及びその送受信装置及びランダムアクセス方法 | |
US6959035B2 (en) | Post-correlation interpolation for delay locked loops | |
KR100320828B1 (ko) | 정합필터및그를이용한기지국장치및이동국장치,타이밍검출방법과rake합성방법 | |
JP3292161B2 (ja) | Cdma方式における受信装置 | |
JP3398708B2 (ja) | スペクトル拡散受信装置 | |
JPH07107006A (ja) | 拡散符号発生方法及び装置 | |
JPH10190524A (ja) | コード発生器及び拡散通信システム | |
JP2906891B2 (ja) | M−aryスペクトラム拡散方式通信装置 | |
JP2001196970A (ja) | Cdma受信装置及びcdma受信方法 | |
KR100270279B1 (ko) | 적응 동기 코드분할 다중접속 통신시스템 | |
JPH11331039A (ja) | スペクトラム拡散受信装置 | |
JP2000041022A (ja) | 同期捕捉回路及び通信端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |