JP3256738B2 - 非線形演算回路 - Google Patents

非線形演算回路

Info

Publication number
JP3256738B2
JP3256738B2 JP23046898A JP23046898A JP3256738B2 JP 3256738 B2 JP3256738 B2 JP 3256738B2 JP 23046898 A JP23046898 A JP 23046898A JP 23046898 A JP23046898 A JP 23046898A JP 3256738 B2 JP3256738 B2 JP 3256738B2
Authority
JP
Japan
Prior art keywords
voltage
function
input
pulse
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23046898A
Other languages
English (en)
Other versions
JP2000057241A (ja
Inventor
隆 森江
穆 岩田
真 永田
Original Assignee
広島大学長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 広島大学長 filed Critical 広島大学長
Priority to JP23046898A priority Critical patent/JP3256738B2/ja
Publication of JP2000057241A publication Critical patent/JP2000057241A/ja
Application granted granted Critical
Publication of JP3256738B2 publication Critical patent/JP3256738B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は非線形演算回路に関
するもので、詳しくは集積回路化に好適な非線形伝達特
性を有する回路、または非線形アナログダイナミクスを
実現する回路に関するものである。
【0002】
【従来の技術】近年のコンピュータの性能向上は著しい
ものがあるが、リアルタイムで人の顔を認識したり、表
情を読み取ったりするような、人が容易に行える処理が
現状のコンピュータではほとんど実行できない。これは
コンピュータの処理方式自体がこのような処理に適して
いないためである。
【0003】そこで、脳の情報処理様式をまねた知能処
理モデルが研究されている。代表的なものがニューラル
ネットワークである。1990年代前半までのニューラ
ルネットワークモデルは、入力の重み付総和を求めしき
い値処理するだけの単純なものがほとんどであったが、
近年、しきい値処理以上に非線形な、すなわち非単調な
処理を特徴とするモデルが多く提案され、その性能の高
さが実証されている。例としては、非単調な伝達特性、
即ち非単調な入出力特性を有するユニットを相互に結合
した連想メモリとか、非単調ダイナミクス、即ち時間発
展方程式により発生させたカオス的挙動を連想や最適化
処理に利用するニューラルネットワークなどである。
【0004】そもそも、ニューラルネットワークモデル
は超並列・分散型の情報処理モデルであるから、逐次処
理方式である現状のノイマン型コンピュータでの実行は
極めて効率が悪い。ニューラルネットワークの実用化に
は専用のハードウェアとしての集積回路の使用が必須で
ある。そこで、上記のようなモデルの進展に呼応して、
非線形な特性を必要とする知能処理モデルを形成するの
に適する、非線形・非単調な特性を実現する回路が各種
提案されている。
【0005】一方、さまざまな情報処理において、乱数
を必要とすることが少なくない。カオス信号を乱数とし
て使用できる場合も多い。そのため、カオス発生回路が
多く提案されている。カオスは基本的には非単調伝達特
性を有するフィードバック系により発生できるので、小
回路規模で消費電力の小さい非単調伝達関数発生回路を
作れれば、高性能な情報処理回路が構成できる。
【0006】従来、非線形伝達関数を生成する回路とし
ては、回路を構成する素子特有の特性を利用したり、特
定の伝達特性を得るために設計された回路を利用してい
た。このため、伝達関数の関数形状を任意に変えること
はできないという欠点があった。すなわち、任意の非線
形・非単調な伝達関数を生成することは、通常のアナロ
グ回路では困難である。
【0007】そこで、任意の伝達関数を生成する回路と
して、パルス幅変調(PWM)方式を用いた方法が T.M
orie,S.Sakabayashi,M.Nagata,and A.Iwata,“Nonlinea
r function generators and chaotic signal generator
s using a pulse-width modulation method,”Electron
ics Letters,vol.33,no.16,pp.1351-1352,1997(文献
[1] )において提案されている。
【0008】入力電圧からPWM信号を生成するには、
比較のための参照電圧波形との比較でパルス幅を決定す
る。この参照電圧波形を非線形にすることにより、非線
形な変換が実現できる。すなわち、参照電圧波形がf
(t) という時間の関数で表されるとき、入力電圧をV1
としたときに得られるパルス幅は、F(V1 )となる。
ただし、F=f-1、すなわちfの逆関数である。得られ
たPWM波形で定電流源をスイッチし、その電流で直列
に接続されたキャパシタに電荷を蓄積すれば、キャパシ
タの端子電圧V2 はV2 =f-1(V1 )=F(V1 )と
なって非線形な変換(伝達関数)が実現できる。この原
理ではf(t) が単調でなければならないので、非単調の
伝達関数を生成するには、単調な区間の数だけ比較器を
用意し、それらの出力の論理演算を行って非単調関数に
従ったパルス幅を有するPWM信号を作り出す。
【0009】図10に従来の従来の非線形関数生成法の
一例を示す。図10(a)は単調区間が2の場合の回路
構成例を示しており、2個の比較器601および602
を用意し、ANDゲート9でPWM信号を作る。図10
(b)に2つの参照電圧f1およびf2 の時間変化を示
す。得られたPWM信号はそのパルス幅の期間だけスイ
ッチ4を導通させて定電流源39をコンデンサ4に接続
し、一定電流によりコンデンサ4を充電する。このよう
にして、PWM信号のパルス幅に比例する電荷がコンデ
ンサ4に蓄積され、その結果該パルス幅に比例する電圧
2 が出力端子2に生成される。図10(c)は、入力
電圧V1 と、図10(a)の非線形関数生成回路により
参照電圧f1 、f2 によって変換された出力電圧V2
関係を示す。
【0010】任意の関数としての参照電圧波形は、例え
ばディジタルメモリとD/A変換器の組合せで生成する
ことができる。特定の非線形関数形状であれば時間の関
数をアナログ回路で生成することはそれほど困難ではな
い。すなわち、この回路のポイントは、時間の任意関数
を伝達関数に変換するという点にある。与える任意電圧
波形は複数個の伝達関数生成回路に共通に使用できるの
で、多数の伝達関数生成回路をチップ上に配置して並列
動作させる場合でも、電圧波形生成回路は1個でよい。
【0011】例として、F(x) =4ax(1−x)で表
される「ロジスティック写像」を考える。ただし、aは
定数である。離散時間系で考えて、時刻tのロジスティ
ック写像の結果を入力にフィードバックさせて、時刻t
+1のロジステッィク写像を計算する。すなわち、x
(t+1)=4ax(t)(1−x(t))という離散時間のダ
イナミクスを実行すると、aが0.89を少し越えた辺
りからカオスが発生することが知られている。aを変数
として出力xを重ね書きしていった図は分岐図と呼ばれ
る。数値計算により得られたロジスティック写像の分岐
図を図11に示す。
【0012】この写像を回路で実現するには、図10
(b)で示すように
【数1】
【0013】で表される二つの非線形な参照波形をそれ
ぞれ比較器601および602に与えればよい。ここ
で、出力をサンプルホールド回路を通して入力にフィー
ドバックさせると、同じダイナミクスを実行することが
できる。
【0014】図12に他の従来例を示す。比較器60
1、602をキャパシタとインバータで構成すると、比
較器にサンプルホールド機能を組み入れることができ
る。さらに、図10(a)の出力端子をバッファを介し
て入力端子に接続し、フィードバック型にしたものであ
る。図10(b)にパルスφ1 、φ2 、φ3 のタイミン
グと参照電圧波形f1 、f2 の時間変化を示す。
【0015】図13にこの回路の回路シミュレーション
により生成した分岐図を示す。おおむね図11と同様な
特性が得られているが、やや細部がぼやけている。これ
はシミュレーションの演算誤差のためである。
【0016】
【発明が解決しようとする課題】以上説明した従来の非
線形演算回路には以下のような欠点がある。
【0017】1)実現したい非線形伝達関数の単調な区
間の数だけの比較器を用意しなければならず、回路規模
と消費電力が増加する。
【0018】2)実現したい非線形伝達関数の逆関数と
なる電圧波形の組を用意しなければならず、制御回路が
複雑になる。
【0019】3)複数の比較器と論理演算回路を組合わ
せているので、演算誤差が増加する。やや細部がぼやけ
ている図13にその影響が見られる。
【0020】さて、PWMに代表されるパルス変調方式
自体もアナログ演算を行う大規模集積システムに適した
方法である。これについては A.Iwata and M.Nagata,
“AConcept of Analog-Digital Merged Circuit Archit
ecture for Future VLSI's,”IEICE Transactions on F
undamentals of Electronics,Communications and Comp
utre Sciences,vol.E79-A,no.2,pp.145-157,1996 (文
献[2] )に詳しく述べられている。従来の集積回路はデ
ィジタル方式とアナログ方式に分けられるが、いずれに
も長所と短所があった。パルス変調方式は両者の短所を
補い、両者の長所を併せ持つ優れた方式である。パルス
変調方式は、特に、大規模アナログ処理回路に適してい
る。
【0021】ディジタル方式はノイズや配線間のクロス
トークに強く、制御性が良く、通常のコンピュータシス
テムが同じディジタル方式を採用しているため、それら
との接続も容易である。演算精度も演算ビット数を増や
せばいくらでも高めることができる。用いているトラン
ジスタのサイズもLSI製造プロセスの微細化の進展と
ともに年々縮小していくことができる。
【0022】しかし、ディジタル方式の短所としては、
回路規模がアナログ方式に比べて2桁程度大きく、多数
ユニットをチップ上に集積して並列動作を行うことが難
しい。そのため、通常は1ユニットで時間分割処理を行
い、多数の演算を処理するので、トータルとしての処理
時間が長いという欠点がある。演算精度すなわちビット
数と回路規模とは反比例の関係にあるので、演算精度を
上げるほど回路規模が大きくなる。カオスに代表される
非線形アナログ演算ではディジタル計算の丸め誤差が大
きく影響するので、かなりの高精度が必要であり、その
結果回路規模が大きくなる。そのため、非線形アナログ
ダイナミクスを大規模並列演算で実行することはディジ
タル方式では難しい。
【0023】それに対して、アナログ方式は回路規模が
小さいのでチップ上に多数の演算ユニットを搭載するこ
とができ、並列演算を実行しやすい。アナログダイナミ
クスを用いるニューラルネットワークモデルの実行に適
している。しかし、ディジタル方式と反対に、ノイズや
配線間クロストークの影響を受けやすく、高い演算精度
を得ることが難しい、他のディジタルシステムとの接続
が容易でないという欠点がある。また、回路素子のアナ
ログ的な特性を利用しているため、素子の寸法を自由に
縮小することができず、低消費電力化・低電圧化が難し
い。また、LSI製造プロセスの微細化の恩恵を受けら
れないという欠点もある。
【0024】パルス変調方式で用いられる信号は、パル
スであり、電圧もしくは電流値としては2値であり、時
間軸方向にパルス幅やパルス位相などでアナログ的な情
報を有する。ディジタル方式と同様にノイズなどの影響
に強い耐性があり、制御性も良く、ディジタルシステム
との接続も容易である。演算精度は通常6〜8ビット程
度であり、画像・音声の認識などの知能処理が可能な精
度を有している。注意すべき点は、パルス変調方式では
アナログ的に情報が処理できるので、6ビット精度とい
ってもディジタル方式のような量子化誤差が発生するわ
けではない。そのため、情報の連続性が重要なアナログ
ニューラルネットワークモデルやカオスを用いるモデル
に有効に適用できる。パルス変調方式を実現する回路
は、主にスイッチや容量であり、素子のアナログ的特性
を利用するわけではないので、ディジタル方式と同様
に、製造プロセスの微細化にしたがって素子を縮小でき
る。また、回路規模はディジタル方式よりもはるかに小
さく、アナログ方式と同レベルである。さらに、基本的
に1個のデータは1個のパルスで表現するため、状態遷
移は1回であり、多数のビットの状態遷移でデータが表
現されるディジタル方式に比べて、通常状態遷移の数に
比例する消費電力はかなり低減できる。
【0025】以上のような多くの利点を有するパルス変
調方式であるが、大規模な非線形アナログ処理による知
能処理システムを構築するには、非線形演算を効率的に
行えるパルス変調方式が必要である。従来は上記図10
および図12に示すような非線形演算回路が提案されて
るのみであった。
【0026】したがって本発明の目的は、上記のような
従来例の欠点を克服し、簡単な回路構成で省電力な、任
意非線形・非単調伝達関数生成回路および任意非線形ダ
イナミクス実現回路を提供することを目的とする。この
回路は電圧信号を扱うだけでなく、パルス変調信号を扱
うこともできることとする。これにより、画像・音声認
識・ロボット/システム制御・予測などの分野で、生体
の情報処理様式をまねた高い知能処理能力を有するハー
ドウェアとしての集積回路を実現することを目的とす
る。
【0027】また、さまざまな情報処理回路に適用でき
る、コンパクトで高集積化な乱数発生回路を提供するこ
とも目的とする。
【0028】
【課題を解決するための手段】本発明は、非線形を含む
任意の時間の関数で電圧値が変化する電圧源が、スイッ
チを介してキャパシタに接続されており、スイッチは、
入力信号により導通と非導通が制御されており、入力信
号は電圧値または電流値が変化した時点に情報を有する
パルス変調信号であり、入力信号の電圧値または電流値
が変化した時点でスイッチが導通から非導通に切り替わ
り、その時点での電圧源の電圧値をキャパシタに保存
し、そのキャパシタの端子電圧を出力することにより、
入力信号を上記任意関数と同形の変換関数により変換し
て出力する非線形演算回路である。また本発明は、非線
形を含む任意の時間の関数で電流値が変化する電流源
が、スイッチを介してキャパシタに接続されており、ス
イッチは、入力信号により導通と非導通が制御されてお
り、入力信号は入力情報を表す所定の時点において、所
定の時間幅でのみ電圧値または電流値が変化するパルス
位相変調信号であり、時間幅の時間内でのみスイッチが
非導通から導通に切り替わり、該時間内で電流源からキ
ャパシタに電流を流すことにより、入力信号を前記任意
関数と同形の変換関数により変換した値に比例する量
で、キャパシタに蓄積されていた電荷量を増減し、その
キャパシタの端子電圧を出力とする非線形演算回路であ
る。
【0029】さらに本発明は、上記各非線形演算回路に
おいて、上記スイッチの前段に電圧値または電流値の大
きさをパルス変調信号に変換する回路を設置し、入力信
号は電圧値または電流値の大きさに情報を有するアナロ
グ信号である非線形演算回路であり、さらに、上記出力
を一時的に保持し、それを入力にフィードバックさせる
こ非線形演算回路である。
【0030】また、本発明は、非線形を含む任意の時間
の関数で電圧値が変化する電圧源と、キャパシタと、電
圧源とキャパシタの間に配置され入力端子に入力された
入力信号により導通、非導通状態が制御されるスイッチ
と、キャパシタの電圧を出力する出力端子を具備する非
線形演算回路である。また、本発明は、非線形を含む任
意の時間の関数で電流値が変化する電流源と、キャパシ
タと、電流源とキャパシタの間に配置され入力端子に入
力された入力信号により導通、非導通状態が制御される
スイッチと、キャパシタの電圧を出力する出力端子を具
備する非線形演算回路である。さらに上記各入力信号
は、パルス幅変調信号またはパルス位相変調信号である
非線形演算回路である。また、電圧値または電流値の大
きさに情報を有するアナログ信号が入力された場合にア
ナログ信号をパルス幅変調信号またはパルス位相変調信
号に変換するパルス変調信号変換手段が上記各入力端子
に接続されている非線形演算回路である。さらに、出力
端子に接続されキャパシタの出力電圧を一時的に保持す
る手段を有し、保持されたキャパシタ出力電圧を上記ア
ナログ信号に替えてパルス変調信号変換手段にフィード
バックさせるフィードバックループを有する非線形演算
回路である。
【0031】
【発明の実施の形態】本発明では、非線形を含む任意の
時間の関数で変化する電圧を供給する電圧源をスイッチ
を介してキャパシタに接続する。上記スイッチが入力信
号によって決まるタイミングで導通することにより、入
力信号を上記任意関数と同形の変換関数により変換して
出力する非線形演算回路が形成される。さらに、上記非
線形演算回路において、出力電圧Vout をサンプル・ホ
ールド回路を介して入力にフィードバックさせることに
より、Vout (t+1)=F(Vout (t))なる離散時間
型の非線形ダイナミクスを実現することができる。
【0032】また、本発明では、上記電圧源を電流源に
置き換えることにより、入力信号を上記任意関数と同形
の変換関数により変換した微小量でキャパシタに蓄積さ
れていた電荷量を増減する非線形演算回路を形成する。
また、この回路で電流源の電流量を微小にしておけば、
ΔF=F(x) Δxという微小量を生成することができ
る。したがって、キャパシタの電荷を保持しておき、出
力電圧Vout をサンプルホールド回路を通して、入力に
フィードバックさせれば、非線形差分方程式ΔF/Δx
=F(x) で表されるダイナミクスを実現することができ
る。さらに、近似的にdF/dx=F(x) という微分方
程式を解くことができる。
【0033】本発明の実施の形態を以下に図1乃至図9
を参照して説明する。以下の詳細な説明および図面の記
載において、同様の要素は同様の参照番号により表され
る。 実施例1 図1(a)および(b)はこの発明の第1の実施例を示
す。実施例1では、図1(b)に示すPWM信号V
1 を、図1(a)に示す非線形電圧源3、スイッチ4、
およびキャパシタ5を含む非線形変換回路に入力するも
のである。ここで、入力端子1に入力されるPWM信号
は、パルス幅(T)に情報を持つパルス幅変調信号であ
る。PWMパルスの立上りと同時に、電圧源3の電圧値
が図1(d)に示すように任意の、例えば特定の非線形
の、時間関数(f(t))で変化する。ここで、PWMパル
スの立上りの時刻をt=0とする。非線形電圧源3の出
力電圧V3 の時間変化を図1(d)のf(t) で示す。す
なわち、V3 =f(t) である。PWMパルスが1の間ス
イッチ4は閉じられており、電圧源3からの電圧でキャ
パシタ5が充放電される。パルスが立ち下った時点(t
=T)でスイッチ4が開き、この時点での電圧値(f
(T))がキャパシタに保持され、出力端子2に出力され
る。すなわち、出力電圧V2 =f(T) となる。動作タイ
ミングは図1(b)および図1(d)に示される。
【0034】実施例2 第2の実施例は、第1の実施例のPWM入力をPPM入
力に置き換えて、PPM信号と非線形電圧源を組み合わ
せるものである。
【0035】第1の実施例において、その動作原理から
明らかなように、入力は必ずしもPWM信号である必要
はない。時刻Tにおいて電圧f(T) が出力できれば良
い。従って、キャパシタ5を充電できるだけの時間幅を
有し、時刻Tで立ち下るパルスであればよい。これをパ
ルス位相変調(PPM)信号と呼ぶ。動作タイミングを
図1(c)および図1(d)に示す。
【0036】実施例3 第3の実施例を図2に示す。実施例2は入力電圧をPW
M変換する回路を前段に含む非線形電圧変換回路であ
る。入力が電圧値に情報を持ったアナログ信号(電圧値
1 )である場合は、アナログ信号の電圧をPWM信号
に変換する回路であるパルス変調信号変換回路を実施例
1の回路構成の入力部前段に付加することで本発明の機
能が実現できる。
【0037】具体例を図2に示す。まずアナログ入力信
号V1 を比較器6を用いて、ランプ電圧発生回路10に
より発生されたランプ電圧V10と比較し、PWM信号に
変換する。ここで、ランプ電圧とは図2(b)または
(c)に示すように単調に増加する電圧のことをいう。
ランプ電圧の変化が図2(b)に示すように線形であれ
ば、得られるPWM信号のパルス幅Tは入力電圧V1
比例する。スケールを合わせておけば、実施例1より、
2 =f(V1 )なる変換ができる。
【0038】また、図2(c)に示すように、ランプ電
圧を非線形波形にすれば(V10=g(t))、入力電圧V1
をPWM信号(パルス幅T)に変換するときにT=g-1
(V1 )なる非線形変換ができる。これに実施例1で示
した変換を引き続いて行うと、 V2 =f(T) =
f(g-1(V1 ))=f・g-1(V1 ) という非線形変換の積が実行できる。これにより、fお
よびgの関数は単純であっても、関数積により複雑な非
線形関数演算を行わせることができる。なお、図(b)
および(c)のV61は図2(a)における比較器6の出
力61のPWM信号波形である。
【0039】比較器6について、図12の従来例で示し
たキャパシタとインバータで構成した比較器を使って構
成した例を図3(a)に示す。図3(b)はパルス
φ1 、φ2 のタイミングと入力電圧V1 、ランプ電圧V
10、およびPWM信号波形V61の時間変化を示す。
【0040】実施例4 第4の実施例を図4に示す。実施例4は入力電圧をラン
プ発生回路によりPWM信号に変換した後、さらにPP
M信号に変換し、このPPMパルスを用いて非線形電圧
源による変換を行うものである。
【0041】前実施例3と同様に、入力が電圧値に情報
を持ったアナログ信号(電圧値V1)である場合に、入
力されたアナログ信号の電圧をPPM信号に変換する回
路(6、10)であるパルス変調信号変換回路を実施例
1の回路構成の入力部前段に付加することで実施例2と
同様のPPM信号による変換機能が実現できる。
【0042】例えば、図2に示す実施例3の回路におい
て、図4(a)に示すように、上記PWM信号をPPM
信号に変換して出力する変換回路であるパルス源7を比
較器6とスイッチ4の間に挿入することで、実施例2に
相当するPPM信号による動作を実現する。変換回路7
の具体例を図5に示す。図5の回路はNORゲート74
の2つの入力に、直接のPWM信号と、直列に接続され
たインバータ71、72、73を経由したPWM信号が
入力される。これはPWM信号である入力が立ち下った
ときに出力を立ち上げ、インバータ71ないし73での
遅延時間(ΔT)の後に出力を立ち下げる回路である。
したがって、入力の立ち下げと同時に一定幅のパルスを
出力する回路である。
【0043】図5に示す回路でPPM信号を発生させた
場合、PPM信号の立ち下がりは図4(c)に示すよう
に、図4(b)に示すPWM信号の立ち下がりよりPP
M信号のパルス幅(ΔT)分だけ遅れる。このΔTの範
囲内でf(t) の変化が十分小さければ問題ないが、そう
でない場合は電圧源10の電圧波形f(t)も図4
(d)に示すようにΔTだけ遅延させてスタートさせる
とよい。V3 =f(t−ΔT)とする。
【0044】実施例5 実施例5は、実施例4と同様、入力電圧をランプ発生回
路によりPWM変換した後さらにPPM変換し、PPM
パルスを用いて非線形電圧源による変換を行うものであ
るが、さらに出力電圧をバッファを介して入力部にフィ
ードバックするループを設けたものである。または、実
施例3または実施例4において、出力電圧V2 をサンプ
ルホールド回路に接続して電圧値を保持し、それを一定
時間後に入力電圧V1 として入力にフィードバックする
ものである。
【0045】例えば、実施例3(a)の回路をフィード
バック型にするには、図3(a)の出力2を、図6に示
すようにバッファ8を介して入力1に接続すればよい。
この比較器回路(62、63、65、66、67、6
8)はサンプルホールド機能を有しているから、サンプ
ルホールド回路を新たに付加する必要はない。図6
(b)はパルスφ1 、φ2 のタイミングと、出力電圧V
2 (V2 =V1 )、ランプ電圧V10、およびPWM信号
波形V61の時間変化を示す。図6(b)に示したシーケ
ンスを繰り返すことで、離散時間的動作が実現され、 V2 (t+1)=f(V2 (t)) なるダイナミクスが実行できる。
【0046】この回路のV3 =f(t) に二次関数を与え
れば、図12で示した回路と同等の機能が得られるが、
明らかに回路規模は本実施例の方が小さい。さらに本実
施例では二次関数に限らず、任意の非線形関数を実現で
きるという点で従来例よりも優れている。
【0047】本回路で図13を得たのと同一条件で回路
シミュレーションを行い、作成したロジスティック写像
の分岐図を図7に示す。図13で示した従来回路の結果
に比べると、明らかに形状がはっきりとしており、精密
な数値計算で得られた図11の結果に非常に近い。これ
は、従来回路に比べて本回路の構成が単純であるがゆえ
に、高精度であることを示している。
【0048】本実施例では、端子61の電圧はPWM信
号である。このパルス幅をT(t) とすると、 T(t+1)=f(T(t)) となっており、PWM信号での非線形演算が同時に実行
できる。
【0049】本実施例は実施例3の回路をフィードバッ
クする例であるが、実施例4をフィードバックしても同
様の結果が得られる。この場合、変換回路7の出力を取
り出せばPPM信号になっており、PPM信号での非線
形演算も同時に実行できる。 実施例6 本発明の第6の実施例を図8に示す。図6に示す実施例
5の回路においては、キャパシタ5の電圧をバッファを
介して読み出して、比較器を構成するキャパシタ65に
充電していたが、これは2個のキャパシタ5、65の充
放電を行っていることになる。
【0050】そこで、図8(a)に示すように、キャパ
シタを1個にして、非線形演算で充電された電荷をその
まま比較器で使う回路を形成する。その動作は以下の通
りである。
【0051】1)初めにキャパシタ65に適当な電荷を
貯めておくか、ノイズなどのランダムな状態を利用し
て、初期設定する。
【0052】2)クロック信号CLKにより非線形電圧
源3とランプ電圧源10が、それぞれ電圧V3 (t) =f
(t) およびランプ電圧V10(t) の供給をスタートする。
このとき、信号S1によりスイッチ62が閉じられ、キ
ャパシタ65にはランプ電圧が供給される。
【0053】3)ランプ電圧が上昇してインバータ66
の入力がしきい値を越えるとインバータが反転する。こ
のとき端子61に現れるパルス幅(CLKが出されたと
きからの時間)をT1 とする。
【0054】4)これによりパルス源7からパルスが出
され、スイッチ631および621を閉じて、キャパシ
タ65の両端にf(T1 )とインバータ66のしきい値
との差の電圧が設定される。ただし、簡単のためパルス
源7からのパルスはT1 に比べて十分短いとしている。
【0055】5)パルス源7からのパルスが終了すると
信号S2によりスイッチ622が閉じられ、キャパシタ
65の端子電位は電源電圧VDDに固定されるので、イ
ンバータの端子61はLowレベルに固定されたままと
なる。
【0056】6)再びCLKが与えられると2)の動作
から繰り返す。
【0057】ここで、信号S1はCLKの立上りにより
立上り、V7 の立上りにより立ち下る信号である。ま
た、S2はV7 の立ち下がりにより立上り、CLKの立
ち上がりにより立ち下る信号である。図8(b)に、ク
ロック信号CLK、非線形電圧源3V3 (t) 、ランプ電
圧源10V10(t) 、信号S1,信号S2、PWM信号V
61、パルス源7からのPPM信号V7 のタイミングチャ
ートを示す。
【0058】以上の動作により、CLKにより決まる離
散時間で、時刻iのときの端子61のパルス幅Ti によ
り、キャパシタ65の左に設定される電位がf(Ti
となる。時刻i+1ではこの電位によってパルス幅T
i+1 が決まるので、適当にスケールを調整すると、 Ti+1 =f(Ti ) となり、任意の関数fによるダイナミクスが実現でき
る。
【0059】なお、上記の回路でスイッチ622の機能
は、端子61をLowレベルに固定するためのものなの
で、端子61にスイッチを挿入し、ここで直接Lowレ
ベルに固定してもよい。
【0060】以上説明した図8(a)の回路は、精度を
求められるアナログ回路であるバッファを介さないた
め、回路が単純になり、演算精度も向上する。すなわ
ち、この回路はディジタル的な動作をする回路素子のみ
でアナログダイナミクスが実現できるという大きな特徴
がある。さらに、電荷の充放電の無駄がないため、より
低消費電力化が達成できるという利点がある。
【0061】実施例7 実施例7は実施例6の動作を非同期で行うものである。
即ち実施例6において、外部クロックによる同期動作の
他に、自分自身の出力により次の演算を開始する非同期
動作も実現できる。すなわち、パルス源7からのパルス
(V7 )の立ち下がりにより立ち上がるパルスを設定
し、これをCLKとして用いればよい。この場合、パル
ス源7から出るパルスの時間間隔がTi になる。なお、
この回路では、非線形電圧波形やランプ電圧波形を非線
形演算回路毎に同期してスタートさせなければならない
ため、複数の非線形演算回路に共通の非線形電圧源やラ
ンプ波形電圧源を用いることはできない。
【0062】実施例8 実施例8は非線形電圧源の使用に代えてPPM入力と非
線形電流源を組み合わせたものである。実施例8は、図
1に示す実施例2の回路において、電圧源3を電流源で
置き換えたものである。図9にはN個の電流源31−1
〜31−Nを有する回路が示されている。この電流源3
1は電圧源3と同様に、電流値I31が任意の、例えば非
線形の、時間の関数f(t) で変化するものである。すな
わちI31=f(t) で示される。
【0063】PPM信号のパルス幅Δtを十分小さくし
ておき、Δtの時間内でf(t) はほとんど変化しないと
すると、1個のPPM信号で、キャパシタ5には近似的
に、ΔQ=I31Δt=f(T) Δtの量の電荷が充電(ま
たは放電)される。キャパシタ5の容量をCとすると、
出力電圧V2 の変化はΔQ/C=f(T) Δt/Cであ
り、PPM信号のもつ情報(時間位相T)の非線形変換
fの結果に比例する。
【0064】PPM信号の基準となるクロック信号で決
まる離散的な時間表現では、
【数2】
【0065】なるダイナミクス(時間に関する微分方程
式)を近似的に解いていることになる。パルス幅Δtを
小さくすればするほど、その近似はより正確になる。
【0066】実施例9 実施例9は、入力電圧をPPM変換した後に非線形電流
源による変換を行うものである。実施例4においては、
入力電圧V1 をPPM信号に変換していたので、実施例
8においても同様に入力電圧をPPM信号に変換した後
で変換回路に入力する。この場合、
【数3】
【0067】となる。実施例3において示された関数の
積演算は本実施例でも同様に適用できる。
【0068】実施例10 図9は本願発明の第10の実施例を示す。実施例10
は、実施例8ないし実施例9で示された非線形演算回路
において、図示するように、キャパシタ5を除いた部分
(ブロック)をN個用意する(Nは正の整数)。i番目
(i=1,2,3,…,N)のブロックの入力PPM信
号、もしくは電圧入力をPPM信号に変換したもの、お
よび非線形電流源波形をそれぞれV1-i ,fi (t) とす
る。これらのブロックを共通のキャパシタ5に接続す
る。この回路ではそれぞれのブロックからの電流I
31-1(t) 〜I31-N(t) でキャパシタ5が充放電されるの
で、
【数4】
【0069】というダイナミクスが実現できる。このよ
うに回路を組合わせることで、任意の非線形関数の任意
の組合わせを生成することができる。
【0070】この式で、一定の定数を加えるまたは減じ
たい場合は、非線形電流源ではなく、定電流源を用いれ
ばよい(fi =A,Aは定数)。これは従来の「スイッ
チト電流源」(文献[2])に相当する。
【0071】実施例11 実施例11は、入力電圧をPPM変換し、さらに非線形
電流源により変換するものであるが、その出力を入力側
にフィードバックするものである。
【0072】実施例9を実施例5の場合と同様にフィー
ドバック接続すると、
【数5】
【0073】という関係が得られる。これは
【数6】
【0074】という微分方程式を近似的に解く回路でも
ある。
【0075】
【作用】本発明では、入力電圧をパルスに変換するため
に、1個の比較器だけを使用する。なお、上記実施例は
電圧入力を主に説明した。しかし、電流入力の場合であ
っても、その電流を所定のキャパシタに蓄積し電圧に変
換する回路を付加することにより、上記実施例と全く同
様な回路で非線形変換回路を形成することができる。
【0076】また、非線形信号源は所望の非線形・非単
調関数の形状そのものを有する波形を用意すればよく、
従来例のように逆関数を計算する必要はない。この非線
形信号源は複数の回路に共通に使用できるため、集積化
の妨げにはならない。さらに、入力信号をパルスに変換
する際に非線形関数を用いれば、非線形関数の積を自動
的に生成することもできる。実施例5ないし実施例7、
および実施例11に示したように、フィードバック回路
構成にすると、演算結果の電圧出力だけでなく、PWM
信号またはPPM信号の形態でも出力を出すことができ
る。
【0077】以上本発明に係る実施例のいくつかについ
て説明した。しかし、ここに記載された実施例は単なる
一例であり、本回路の実施例は多様に変形される事が可
能である。
【0078】
【発明の効果】以上説明したように、この発明によれば
図10で示した従来回路と比較して次のような効果を奏
する。
【0079】1)非線形演算回路は、各々1個の比較器
とスイッチとキャパシタにより構成されるため、極めて
回路構成が簡単で、チップ上の占有面積が小さく、消費
電力も小さくできるので、半導体集積回路において高集
積化が可能である。
【0080】2)所望の非線形・非単調関数と同形の電
圧または電流波形を与えればよいので、任意の非線形関
数を生成することができ、制御回路も簡単化できる。
【0081】3)回路が単純であるために、従来例に比
べて演算誤差を生じる回路要素が少ないので、演算精度
が向上する。
【0082】4)電圧入力だけでなく電流入力も可能で
あり、さらにPWM信号またはPPM信号の形態での入
出力、またはそれらの同時出力が可能であるので、パル
ス変調方式の利点を活かした回路構成が容易に構成でき
る。
【0083】上記特徴を利用し、高性能のノイズ発生
器、カオス信号発生器として、各種電気電子機器、制御
器に組み込むことができる。また、認識機能を有する知
能処理機械の高度化に寄与することができる。
【図面の簡単な説明】
【図1】本発明の第1および第2の実施例を示す図であ
る。
【図2】本発明の第3の実施例を示す図である。
【図3】比較器を具体的回路で示した本発明の第3の実
施例を示す図である。
【図4】本発明の第4の実施例を示す図である。
【図5】第4の実施例において、PWM信号をPPM信
号に変換して出力する回路である。
【図6】本発明の第5の実施例を示す図である。
【図7】第5の実施例の回路により生成したロジスティ
ック写像の分岐図である。
【図8】本発明の第6の実施例を示す図である。
【図9】本発明の第10の実施例を示す図である。
【図10】従来の非線形関数生成法を示す図である。
【図11】従来の非線形関数生成法により生成したロジ
スティック写像のフィードバック系での分岐図である
(数値シミュレーション結果)。
【図12】従来の非線形関数生成回路を用いたフィード
バック回路構成を示す図である。
【図13】従来の非線形関数生成回路を用いてロジステ
ィック写像を構成したときの分岐図である(回路シミュ
レーション(HSPICE)結果)。
【符号の説明】
1 …入力端子 2 …出力端子 3 …電圧源 4、62、63、621、622、631 …スイッチ 5、65 …キャパシタ 6、601、602 …比較器 7 …パルス源 8 …バッファ 9 …ANDゲート 10 … ランプ電圧発生回路 31、39 … 電流源 66、67、68、71、72、73 …インバータ 74 …NORゲート
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−302290(JP,A) 特開 平9−16698(JP,A) 特開 平4−267490(JP,A) 特開 平8−16688(JP,A) T.Morie,S.Sakabay ashi,M.Nagata,A.Iw ata,”Nonlinear fun ction generators a nd chaotic signal generators using a pulse−width medul ation method”,Elec tronics Letters,33 [16](1997.7.31),(Engla nd),The Institutio n of Electrical En gineers,P.1351−1352 (58)調査した分野(Int.Cl.7,DB名) G06G 7/00 - 7/80

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 任意の離散時間ダイナミクスを実現する
    方法であって、 電圧値が変化した時点に情報を有するパルス変調信号を
    有する入力信号により導通と非導通が制御されるスイッ
    チを介して、キャパシタに接続された非線形を含む任意
    の時間の関数で電圧値が変化する電圧源を含む回路にお
    いて、 前記入力信号の電圧値が変化した時点で前記スイッチを
    導通から非導通に切り替えるステップと、 その時点での前記電圧源の電圧値を前記キャパシタに保
    存するステップと、保存された前記電圧源の電圧値を前
    記キャパシタの端子電圧から出力し、前記出力した電圧
    を一時的に保持するステップと、 この電圧を前記キャパシタの入力にフィードバックさせ
    るステップとを有することを特徴とする方法。
  2. 【請求項2】 任意の非線形な時間に関する微分方程式
    を解く方法であって、 アナログ入力情報をパルス位相変調信号に変換する変換
    回路に接続され前記パルス位相変調信号により導通と非
    導通が制御されるスイッチを介して、キャパシタに接続
    された非線形を含む任意の時間の関数で電流値が変化す
    る電流源を含む回路において、 電圧値の大きさに情報を有するアナログ入力情報を前記
    変換回路に入力するステップと、 前記アナログ入力情報を入力情報を表す所定の時点にお
    いて所定の時間幅でのみ電圧値または電流値が変化する
    パルス位相変調信号に変換するステップと、 前記パルス位相変調信号により所定の時間幅の時間内で
    のみ前記スイッチを非導通から導通に切り替えるステッ
    プと、 前記時間内において前記電流源から前記キャパシタに電
    流を流すことにより、前記入力信号を前記任意の関数と
    同形の変換関数により変換した値に比例する量により、
    前記キャパシタに蓄積されていた電荷量を増減するステ
    ップと、 前記キャパシタの端子電圧を出力し、その出力を一時的
    に保持するステップと、 前記出力を前記パルス位相変調信号変換回路の入力にフ
    ィードバックさせるステップとを有することを特徴とす
    る方法。
  3. 【請求項3】 入力電圧を第1の電圧値を表す関数の逆
    関数と第2の電圧値を表す関数の積で変換する非線形演
    算回路であって、 第1の電圧値を表す時間に対して任意の非線形単調関数
    の電圧を出力する第1の電圧源と、 前記入力電圧が入力する第1の入力端子と前記第1の電
    圧源の出力が入力する第2の入力端子とを有し、前記入
    力電圧を第1の電圧源の前記第1の電圧値を表す関数の
    逆関数で変換したパルス幅をもつパルス幅変調信号を出
    力する比較手段と、 前記比較手段からの前記パルスにより駆動されるスイッ
    チ手段と、 第2の電圧値を表す時間に対して非単調関数を含む任意
    の非線形関数の電圧を出力する第2の電圧源と前記第2の電圧源の出力が前記スイッチ手段を介して一
    方の端子に接続され他方の端子が接地されているキャパ
    シタとを具備し、 前記キャパシタは前記パルスが立ち下がった時点での第
    2の電圧源の電圧値を保持し、この電圧値は、前記パル
    ス幅を第2の電圧値を表す関数で変換した値に等しく、 離散時間のダイナミックスを実行する ため、前記キャパ
    シタの保持電圧を前記第1の入力端子にフィードバック
    することを特徴とする非線形演算回路。
  4. 【請求項4】 入力電圧を第1の電圧値を表す関数の逆
    関数と第2の電圧値を表す関数の積で変換する非線形演
    算回路であって、 第1の電圧値を表す時間に対して任意の非線形単調関数
    の電圧を出力する第1の電圧源と、 前記入力電圧が入力する第1の入力端子と前記第1の電
    圧源の出力が入力する第2の入力端子とを有し、前記入
    力電圧を第1の電圧源の前記第1の電圧値を表す関数の
    逆関数で変換したパルス幅をもつパルス幅変調信号を出
    力する比較手段と、 前記比較手段からの前記パルスにより駆動されるスイッ
    チ手段と、 第2の電圧値を表す時間に対して非単調関数を含む任意
    の非線形関数の電圧を出力する第2の電圧源と前記第2の電圧源の出力が前記スイッチ手段を介して一
    方の端子に接続され他方の端子が接地されているキャパ
    シタとを具備し、 前記キャパシタは前記パルスが立ち下がった時点での第
    2の電圧源の電圧値を保持し、この電圧値は、前記パル
    ス幅を第2の電圧値を表す関数で変換した値に等しく、 前記比較手段は前記パルス幅変調信号に換えてパルス位
    相変調信号を出力し、 離散時間のダイナミックスを実行する ため、前記キャパ
    シタの保持電圧を前記第1の入力端子にフィードバック
    することを特徴とする非線形演算回路。
  5. 【請求項5】 任意の非線形関数によるダイナミクスを
    実現する方法であって、 互いに同期してそれぞれの電圧波形を出力する非線形電
    圧源およびランプ電圧源と、前記非線形電圧源が第1の
    スイッチを介して、前記ランプ電圧源が第2のスイッチ
    を介して接続される一方の端子と、インバータの入力に
    接続される他方の端子を有するキャパシタと、前記イン
    バータの出力により駆動されるパルス源と、前記パルス
    源の出力により前記インバータの入出力を短絡するスイ
    ッチおよび前記第1のスイッチを制御するフィードバッ
    ク経路とを有する回路において、 前記第2のスイツチを閉じて前記ランプ電圧源を前記キ
    ャパシタに接続するステップと、 前記ランプ電圧源のランプ電圧が上昇し前記キャパシタ
    の蓄積電荷で決まる電圧と等しくなると前記インバータ
    を反転するステップと、 反転した前記インバータの出力により前記第2のスイッ
    チを開くと共に前記パルス源がパルスを出力するステッ
    プと、 出力された前記パルスにより前記第1のスイッチを閉
    じ、その時点における前記非線形電圧源から供給される
    電圧値を前記キャパシタに電荷として保持するステップ
    とを有し、 上記各ステップを繰り返すことにより、任意の非線形関
    数によるダイナミクスを実現する方法。
  6. 【請求項6】 同期信号により互いに同期してそれぞれ
    の電圧波形を出力する非線形電圧源およびランプ電圧源
    と、 前記非線形電圧源が第1のスイッチを介して、前記ラン
    プ電圧源が第2のスイッチを介して接続される一方の端
    子と、インバータの入力に接続される他方の端子を有す
    るキャパシタと、 前記インバータの出力により駆動されるパルス源と、 前記同期信号および前記インバータの出力に基づき前記
    第2のスイッチを制御する手段と、 前記パルス源の出力により前記インバータの入出力を短
    絡するスイッチおよび前記第1のスイッチを制御するフ
    ィードバック経路とを有する非線形関数によるダイナミ
    クス演算回路。
JP23046898A 1998-08-17 1998-08-17 非線形演算回路 Expired - Lifetime JP3256738B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23046898A JP3256738B2 (ja) 1998-08-17 1998-08-17 非線形演算回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23046898A JP3256738B2 (ja) 1998-08-17 1998-08-17 非線形演算回路

Publications (2)

Publication Number Publication Date
JP2000057241A JP2000057241A (ja) 2000-02-25
JP3256738B2 true JP3256738B2 (ja) 2002-02-12

Family

ID=16908308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23046898A Expired - Lifetime JP3256738B2 (ja) 1998-08-17 1998-08-17 非線形演算回路

Country Status (1)

Country Link
JP (1) JP3256738B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015136401A1 (ja) * 2014-03-14 2015-09-17 株式会社半導体エネルギー研究所 アナログ演算回路、半導体装置、及び電子機器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7610326B2 (en) 2002-09-18 2009-10-27 Canon Kabushiki Kaisha Arithmetic circuit for calculating a cumulative value as a result of parallel arithmetic processing
JP4757020B2 (ja) * 2005-12-27 2011-08-24 東芝情報システム株式会社 鍵発行サーバ、認証システム
JP6569755B1 (ja) * 2018-03-06 2019-09-04 Tdk株式会社 ニューラルネットワーク装置、信号生成方法およびプログラム
WO2023120723A1 (ja) * 2021-12-23 2023-06-29 株式会社ソリトンシステムズ 非線形関数演算装置、シグモイド関数演算装置、双曲線正接関数演算装置、ソフトマックス関数演算装置及び非線形関数演算方法
JP7274070B1 (ja) * 2021-12-23 2023-05-15 株式会社ソリトンシステムズ 非線形関数演算装置、シグモイド関数演算装置、双曲線正接関数演算装置、ソフトマックス関数演算装置及び非線形関数演算方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T.Morie,S.Sakabayashi,M.Nagata,A.Iwata,"Nonlinear function generators and chaotic signal generators using a pulse−width medulation method",Electronics Letters,33[16](1997.7.31),(England),The Institution of Electrical Engineers,P.1351−1352

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015136401A1 (ja) * 2014-03-14 2015-09-17 株式会社半導体エネルギー研究所 アナログ演算回路、半導体装置、及び電子機器
KR20160132895A (ko) * 2014-03-14 2016-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 연산 회로, 반도체 장치, 및 전자 기기
JPWO2015136401A1 (ja) * 2014-03-14 2017-06-08 株式会社半導体エネルギー研究所 アナログ演算回路、半導体装置、及び電子機器
US10222848B2 (en) 2014-03-14 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Analog arithmetic circuit, semiconductor device, and electronic device
KR20210037011A (ko) * 2014-03-14 2021-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 연산 회로, 반도체 장치, 및 전자 기기
US11137813B2 (en) 2014-03-14 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Analog arithmetic circuit, semiconductor device, and electronic device

Also Published As

Publication number Publication date
JP2000057241A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
US7272585B2 (en) Operation circuit and operation control method thereof
US20220100255A1 (en) Unit Element for performing Multiply-Accumulate Operations
CN111448573B (zh) 用于混合信号计算的系统和方法
US11386321B2 (en) Neural network circuit
CN207518571U (zh) 模数转换器
KR20180093245A (ko) 뉴로모픽 연산 장치
JP2005122467A (ja) 演算回路およびその動作制御方法
US20220368336A1 (en) Data conversion
JP3256738B2 (ja) 非線形演算回路
JP4620944B2 (ja) 積和演算回路及びその方法
US5889424A (en) Pulse width modulation operation circuit
US20090195422A1 (en) Area and power efficient analog to digital converter and methods for using such
JP4181837B2 (ja) 演算回路およびこれを用いたニューラルネットワーク
US8957804B2 (en) Successive approximation A/D converter
US6157672A (en) Pulse modulation operation circuit
Dauer et al. A flexible column parallel successive-approximation ADC for hybrid neuromorphic computing
CN113114262B (zh) 一种高效直接功能函数映射模数转换电路
JP6762733B2 (ja) D/a変換装置及びd/a変換方法
Berton Backtracking Algorithm-Aided Design of a 10-Bit SAR ADC
JP3338713B2 (ja) 信号処理装置
JPH0149055B2 (ja)
SU1123104A1 (ru) Аналого-цифровой преобразователь
JP2003044840A (ja) 情報処理回路
JPH05327506A (ja) ノンオーバラップ信号発生回路
KR19980027527A (ko) 디지털 아날로그 컨버터

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term