JP3253470B2 - High Efficiency Cell Multiplexing Scheme by Controlling Dynamic PVC in Asynchronous Communication Network - Google Patents

High Efficiency Cell Multiplexing Scheme by Controlling Dynamic PVC in Asynchronous Communication Network

Info

Publication number
JP3253470B2
JP3253470B2 JP30848894A JP30848894A JP3253470B2 JP 3253470 B2 JP3253470 B2 JP 3253470B2 JP 30848894 A JP30848894 A JP 30848894A JP 30848894 A JP30848894 A JP 30848894A JP 3253470 B2 JP3253470 B2 JP 3253470B2
Authority
JP
Japan
Prior art keywords
communication path
communication
asynchronous
synchronous
atm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30848894A
Other languages
Japanese (ja)
Other versions
JPH08167904A (en
Inventor
孝英 前田
裕一郎 込山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30848894A priority Critical patent/JP3253470B2/en
Publication of JPH08167904A publication Critical patent/JPH08167904A/en
Application granted granted Critical
Publication of JP3253470B2 publication Critical patent/JP3253470B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、サーキットエミュレー
ション等を目的として構成されるパーマネントバーチャ
ルサーキット(PVC) の動的抑制技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for dynamically suppressing a permanent virtual circuit (PVC) configured for circuit emulation or the like.

【0002】[0002]

【従来の技術】ATM(非同期転送モード) 方式に基づくデ
ータ転送を行うATM 交換網内のサービスの1つとしてサ
ーキットエミュレーション方式がある。
2. Description of the Related Art There is a circuit emulation system as one of services in an ATM switching network for performing data transfer based on an ATM (asynchronous transfer mode) system.

【0003】この方式は、図4に示されるように、同期
伝送されるSTM 信号405を、ATM交換網内を非同期伝
送されるATM セル406に載せ替え、そのATM セル40
6から送信側と同じタイミングを有するSTM 信号407
を再生する方式である。
In this method, as shown in FIG. 4, an STM signal 405 transmitted synchronously is transferred to an ATM cell 406 transmitted asynchronously in an ATM switching network, and the ATM cell 405 is transmitted.
6 to STM signal 407 having the same timing as the transmitting side
This is a method of reproducing.

【0004】この方式により、音声信号や画像信号など
の同期信号を、その同期タイミングを保持させたまま、
非同期網であるATM 交換網内を転送することができる。
ここで、送信側のCLAD装置 (セル・デセル化装置) 40
1内にはSTM 信号405を一時保持する送信バッファ4
03が設けられ、受信側のCLAD装置402内にはATM セ
ル406を一時保持する受信バッファ404が設けられ
る。これらのバッファを用いて、送信側から送出される
STM 信号405と受信側において受信されるSTM 信号4
07の同期タイミングが整合される。
[0004] According to this method, a synchronization signal such as an audio signal or an image signal is kept while maintaining its synchronization timing.
It can be transferred within the ATM switching network, which is an asynchronous network.
Here, the CLAD device on the transmission side (cell decellularization device) 40
In the transmission buffer 4 for temporarily holding the STM signal 405,
03 is provided, and a reception buffer 404 for temporarily holding an ATM cell 406 is provided in the CLAD device 402 on the receiving side. Sent from the sender using these buffers
STM signal 405 and STM signal 4 received on the receiving side
07 are synchronized.

【0005】ATM セル406にSTM 信号405を載せる
データプロトコルとして、ATM アダプテーションレイヤ
(AAL) タイプ1と呼ばれるプロトコルが採用される。AA
L タイプ1では図5に示されるように、ATM セル406
を構成する5オクテットのATM ヘッダと48オクテットの
ATM 情報フィールドのうち、ATM 情報フィールドに、1
オクテットのヘッダと47オクテットのペイロードから
なるSAR-PDU(セル分割・組立てサブレイヤプロトコルデ
ータユニット:Segmentation and Reassemblysublayer
Protocol Data Unit)と呼ばれるプロトコルデータユニ
ットが挿入される。
[0005] As a data protocol for carrying the STM signal 405 on the ATM cell 406, an ATM adaptation layer is used.
(AAL) A protocol called type 1 is adopted. AA
In L type 1, as shown in FIG.
A 5 octet ATM header and a 48 octet
In the ATM information field, 1 is added to the ATM information field.
A SAR-PDU (Segmentation and Reassembly sublayer) consisting of an octet header and a 47 octet payload
A protocol data unit called Protocol Data Unit is inserted.

【0006】47オクテットのSAR-PDU のペイロードの
うち、下位46オクテットには、ユーザ情報として、図
4のSTM 信号405そのものが分割して挿入される。ま
た、構造化データの場合、ポインタフィールド(P)が
オプションとして付加され、送信側のSTM 信号405に
おけるフレーム境界点のタイミングを受信側に伝送する
ための情報を転送する。即ち、STM 信号においては、複
数のタイムスロットがひとまとまりとなって1つのフレ
ームを構成する。このフレーム構成は、タイムスロット
同士の同期を確立したり、フレーム内の特定のタイムス
ロット内の特定のビットを用いて制御情報を伝送するた
めなどに必要である。従って、送信側のSTM 信号405
におけるフレームの境界点のタイミングは、受信側のST
M 信号407においても正確に復元される必要がある。
実際は、送信側のCLAD装置401が、STM 信号405の
フレームの境界点が入力されるタイミングで図6に示さ
れるフレームパルスと呼ばれるタイミング信号を検出す
るため、この信号が検出されたタイミングで、図5に示
されるSAR-PDUのペイロードのポインタPがセットされ
る。
[0006] In the lower 46 octets of the payload of the 47 octet SAR-PDU, the STM signal 405 itself in FIG. 4 is divided and inserted as user information. In the case of structured data, a pointer field (P) is added as an option, and information for transmitting the timing of the frame boundary point in the STM signal 405 on the transmitting side to the receiving side is transferred. That is, in the STM signal, a plurality of time slots collectively constitute one frame. This frame configuration is necessary for establishing synchronization between time slots, transmitting control information using specific bits in specific time slots in a frame, and the like. Therefore, the STM signal 405 on the transmitting side
The timing of the frame boundary point in
The M signal 407 also needs to be accurately restored.
Actually, the CLAD device 401 on the transmitting side detects a timing signal called a frame pulse shown in FIG. 6 at a timing when a frame boundary point of the STM signal 405 is input. The pointer P of the payload of the SAR-PDU shown in FIG. 5 is set.

【0007】SAR-PDU のヘッダは、図5に示されるよう
に、それぞれSN (シーケンス番号:Sequence Number)と
SNP(シンーケンス番号保護:Sequence Number Protecti
on)という2つのフィールドから構成される。SNフィー
ルド及びSNP フィールドともに、ATM 交換網内でのセル
の損失や誤挿入を検出するために使用される。SNフィー
ルドは、セルの送出順序を識別するためのシーケンス番
号を表示する。また、SNP フィールドは、SNフィールド
に対する誤り検出・訂正を行う。
As shown in FIG. 5, the header of the SAR-PDU has an SN (Sequence Number) and a
SNP (Sequence Number Protecti
on). Both the SN and SNP fields are used to detect cell loss or misinsertion in the ATM switching network. The SN field indicates a sequence number for identifying the order of transmitting cells. The SNP field performs error detection and correction for the SN field.

【0008】図7は、サーキットエミュレーション方式
の機能説明図である。送信側のCLAD装置401では、ST
M 信号405は、送信バッファ403に一時保持され、
そこで単純に分割されてSAR-PDU のペイロードに格納さ
れ、その結果得られるSAR-PDU がATM セル406に格納
されて、ATM 交換網に送出される。この場合に、図7に
示されるように、順次送出されるATM セル406に格納
されるSAR-PDU のヘッダ部のSNフィールドに連続したシ
ーケンス番号が付与される。
FIG. 7 is a functional explanatory diagram of the circuit emulation system. In the CLAD device 401 on the transmitting side, ST
The M signal 405 is temporarily stored in the transmission buffer 403,
Therefore, it is simply divided and stored in the payload of the SAR-PDU, and the SAR-PDU obtained as a result is stored in the ATM cell 406 and transmitted to the ATM switching network. In this case, as shown in FIG. 7, a continuous sequence number is assigned to the SN field of the header part of the SAR-PDU stored in the sequentially transmitted ATM cell 406.

【0009】ATM セル406は、ATM 交換網内を伝送さ
れ、受信側のCLAD装置402により受信される。ATM セ
ル406が網内を伝送される過程で、伝送遅延が生ずる
が、この伝送遅延は受信側のCLAD装置402内の受信バ
ッファ404によって吸収された上で、シーケンス番号
順にSTM 信号406が復元される。また、ATM セル40
6が、網内で廃棄されてしまった場合には、受信側のCL
AD装置402はそのセルを一定時間内に受信できないこ
とになる。この場合には、受信側のCLAD装置402は、
例えばオール1の値を有するダミー信号を生成すること
によりSTM 信号406を復元する。
The ATM cell 406 is transmitted in the ATM switching network and received by the CLAD device 402 on the receiving side. A transmission delay occurs during the transmission of the ATM cell 406 in the network. This transmission delay is absorbed by the reception buffer 404 in the CLAD device 402 on the receiving side, and the STM signal 406 is restored in the sequence number order. You. ATM cell 40
If 6 is discarded in the network, the receiving CL
The AD device 402 cannot receive the cell within a certain time. In this case, the receiving CLAD device 402
For example, the STM signal 406 is restored by generating a dummy signal having an all 1 value.

【0010】ここで、企業内通信等のように、ATM 交換
網を介して2つノード装置間にATM専用線が引かれ、そ
のATM 専用線上でサーキットエミュレーション方式の通
信が行われる場合がある。図8は、そのイメージを示し
た図である。
[0010] Here, there is a case where an ATM leased line is drawn between two node devices via an ATM switching network and communication of a circuit emulation method is performed on the ATM leased line as in intra-company communication or the like. FIG. 8 is a diagram showing the image.

【0011】#Aと#Bの2つのノード801間には、ATM
交換網802を介してATM 専用線803が敷設されてい
る。そして、ATM 専用線803には、ノード801に接
続されるATM 端末808が使用する可変レート(VBR:Var
iale Bit Rate)系通信パス805と、ノード801に接
続されるPBX(構内交換機:Private Branch Exchange)8
06を介して接続されて同期通信を行うSTM 端末807
が使用する固定レート(CBR:Constant Bit Rate) 系通信
パス804が存在する。このCBR 系通信パス804は、
パーマネントバーチャルサーキット(PVC: Permanent Vi
rtual Circuit)として実現されており、このパスは通常
は常時設定されている。そして、CBR 系通信パス804
を使用してサーキットエミュレーション方式による通信
が行われる。即ち、サーキットエミュレーション方式の
ようにタイミングの再生が必要な通信を実行するために
は、処理のオーバーヘッドをできる限り排除する必要が
あるため、CBR 系通信パス804は、一度設定された後
は呼制御処理を行う必要のないPVC として実現した方
が、ネットワークアーキテクチャ上も簡略化でき、より
よいシステムとなる。
An ATM is connected between two nodes 801 of #A and #B.
An ATM dedicated line 803 is laid via a switching network 802. The ATM leased line 803 has a variable rate (VBR: Var) used by the ATM terminal 808 connected to the node 801.
iALE Bit Rate) communication path 805 and PBX (Private Branch Exchange) 8 connected to node 801
STM terminal 807 that is connected via synchronous communication and performs synchronous communication
There is a fixed rate (CBR: Constant Bit Rate) system communication path 804 used by. This CBR communication path 804 is
Permanent Virtual Circuit (PVC: Permanent Vi
rtual circuit), and this path is normally set at all times. Then, the CBR communication path 804
Is used to perform communication by the circuit emulation method. In other words, in order to execute communication that requires timing reproduction as in the circuit emulation method, it is necessary to eliminate the processing overhead as much as possible. Implementing as a PVC that does not require processing can simplify the network architecture and result in a better system.

【0012】[0012]

【発明が解決しようとする課題】ここで、ATM 専用線8
03上においてCBR 系通信パス804を使用した通信が
常に発生しているとは限らない。しかし、従来は、通信
が発生していない期間においても、PVC を使用したCBR
系通信パス804は常に設定されたままとなっており、
通信が発生していない期間においてはCBR 系通信パス8
04には空セルが送出されていたため、PVC を使用しな
いATM 専用線803上の他のVBR 系通信パス805の伝
送帯域が圧迫されてしまい、ATM 専用線803上でのAT
M セル406の多重効率の低下を招いてしまうという問
題点を有していた。
Here, the ATM dedicated line 8
Communication using the CBR communication path 804 is not always performed on the communication network 03. However, in the past, even during periods when there was no communication, CBR using PVC
System communication path 804 is always set,
CBR communication path 8 during periods when no communication is occurring
Since an empty cell has been transmitted to the ATM dedicated line 804, the transmission band of another VBR communication path 805 on the ATM dedicated line 803 that does not use PVC is squeezed.
There is a problem that the multiplexing efficiency of the M cell 406 is reduced.

【0013】特に、ATM 専用線803のように、伝送路
のリソースに限りがある伝送路上においては、上述の問
題は深刻である。本発明は、CBR 系通信パスとVBR 系通
信パスの効率的な多重化の実現を目的とする。
In particular, the above problem is serious on a transmission line having limited transmission line resources, such as an ATM leased line 803. An object of the present invention is to realize efficient multiplexing of a CBR communication path and a VBR communication path.

【0014】[0014]

【課題を解決するための手段】図1は、本発明のブロッ
ク図である。本発明は、非同期通信路101上に、パー
マネントバーチャルサーキットを使用して固定ビットレ
ート通信を行う第1の通信パスと、可変ビットレート通
信を行う第2の通信パスとが設定され、それら各通信パ
スを使用して伝送されるセルが非同期通信路101上に
多重されるセル多重方式を前提とする。
FIG. 1 is a block diagram of the present invention. According to the present invention, a first communication path for performing a fixed bit rate communication using a permanent virtual circuit and a second communication path for performing a variable bit rate communication are set on the asynchronous communication path 101. It is assumed that a cell multiplexing method is used in which cells transmitted using a path are multiplexed on the asynchronous communication path 101.

【0015】まず、同期通信路終端手段102 (端末側
インタフェース203) は、固定ビットレート通信のた
めの同期信号を伝送する同期通信路107を終端する。
非同期通信路終端手段103 (回線側インタフェース2
05) は、非同期通信路101を終端する。
First, the synchronous communication path terminating means 102 (terminal side interface 203) terminates the synchronous communication path 107 for transmitting a synchronous signal for fixed bit rate communication.
Asynchronous communication path terminating means 103 (line side interface 2
05) terminates the asynchronous communication path 101.

【0016】固定ビットレート通信変換手段104 (AT
M セル組立て・分解部204) は、同期通信路終端手段
102が終端する同期通信路107上の同期信号と、非
同期通信路終端手段103が終端する非同期通信路10
1上の第1の通信パスを使用して伝送されるセルとを、
相互に変換する。
Fixed bit rate communication conversion means 104 (AT
The M cell assembling / disassembling unit 204) includes a synchronous signal on the synchronous channel 107 terminated by the synchronous channel terminating unit 102 and an asynchronous channel 10 terminated by the asynchronous channel terminating unit 103.
And the cells transmitted using the first communication path on 1
Convert to each other.

【0017】通信有無検出手段105 (呼制御信号処理
部206) は、同期通信路終端手段102が終端する同
期通信路107が通信を行っているか否かを検出する。
この通信有無検出手段105は、例えば、同期信号に呼
設定信号が多重されているか否かを検出することによ
り、同期通信路107が通信を行っているか否かを検出
する。
The communication presence / absence detecting means 105 (call control signal processing section 206) detects whether or not the synchronous communication path 107 terminated by the synchronous communication path terminating means 102 is communicating.
The communication presence / absence detecting means 105 detects whether or not the synchronous communication path 107 is performing communication, for example, by detecting whether or not the call setting signal is multiplexed with the synchronization signal.

【0018】そして、制御手段106 (制御部207)
は、通信有無検出手段105が同期通信路107が通信
を行っていることを検出した場合に、同期信号が格納さ
れたセルが非同期通信路終端手段103から第1の通信
パスを使用して非同期通信路101に送出されるように
制御し、通信有無検出手段105が同期通信路107が
通信を行っていないことを検出した場合に、同期信号が
格納されたセルが非同期通信路終端手段103から第1
の通信パスを使用して非同期通信路101に送出されな
いように制御する。
The control means 106 (control section 207)
When the communication presence / absence detecting unit 105 detects that the synchronous communication path 107 is performing communication, the cell storing the synchronization signal is asynchronously transmitted from the asynchronous communication path terminating unit 103 using the first communication path. When the communication presence / absence detection means 105 detects that the synchronous communication path 107 is not performing communication, the cell storing the synchronization signal is transmitted from the asynchronous communication path termination means 103 to the communication path 101. First
Is controlled so as not to be transmitted to the asynchronous communication path 101 using the communication path of (1).

【0019】[0019]

【作用】同期通信路107で同期信号の通信が行われて
いない場合は、固定ビットレート通信を行う第1の通信
パスを使用したセルの非同期通信路101への送出が抑
制される。この結果、可変ビットレート通信を行う第2
の通信パスの伝送帯域が十分に確保され、非同期通信路
101の利用効率を向上させることができる。
When no synchronous signal communication is performed on the synchronous communication path 107, transmission of cells to the asynchronous communication path 101 using the first communication path for performing fixed bit rate communication is suppressed. As a result, the second performing the variable bit rate communication
, The transmission band of the communication path is sufficiently secured, and the utilization efficiency of the asynchronous communication path 101 can be improved.

【0020】[0020]

【実施例】以下、図面を参照しながら本発明の実施例に
つき詳細に説明する。図2は、本発明の実施例の構成図
である。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 2 is a configuration diagram of an embodiment of the present invention.

【0021】図2において、ATM 交換網DCE 機器201
は、図4のCLAD装置401又は図8のノード801に対
応する。音声・データ系DTE 機器202は、図8のPBX
806に対応する。音声・データ系DTE 機器202とAT
M 交換網DCE 機器201との間には、同期通信を行うST
M 回線209が敷設されており、ATM 交換網DCE 機器2
01は、ATM 専用線210を介して、特には図示しない
ATM 交換網と接続されている。
In FIG. 2, the ATM switching network DCE equipment 201
Corresponds to the CLAD device 401 in FIG. 4 or the node 801 in FIG. The voice / data DTE device 202 is the PBX of FIG.
806. Voice / data DTE device 202 and AT
M Switching network DCE device
M line 209 is laid, and ATM switching network DCE equipment 2
01 is not particularly shown via the ATM dedicated line 210
Connected to ATM switching network.

【0022】ATM 交換網DCE 機器201において、端末
側インタフェース203は、STM 回線209を収容し、
回線側インタフェース205は、ATM 専用線210を収
容する。
In the ATM switching network DCE device 201, the terminal side interface 203 accommodates the STM line 209,
The line interface 205 accommodates the ATM dedicated line 210.

【0023】端末側インタフェース203によってSTM
回線209から受信されたSTM 信号は、ATM セル組立て
・分解部204内の特には図示しない送信バッファに一
時保持され、そこで単純に分割されてSAR-PDU のペイロ
ードに格納され (図5) 、その結果得られるSAR-PDU が
ATM セルに格納されて、そのATM セルが回線側インタフ
ェース205内のセル送出機構208によりATM 専用線
210に送出される。この場合に、図7を用いて説明し
たように、順次送出されるATM セルに格納されるSAR-PD
U のヘッダ部のSNフィールド (図5) に、連続したシー
ケンス番号が付与される。また、STM 信号が格納された
ATM セルのヘッダ部には、CBR 系通信パス (図8参照)
を示す特定のVPI(仮想パス識別子:Virtual Pass Ident
ifier)とVCI(仮想チャネル識別子:Virtual Channel Id
entifier) が付与される。このパスがPVC となる。
The terminal interface 203
The STM signal received from the line 209 is temporarily stored in a transmission buffer (not shown) in the ATM cell assembling / disassembling section 204, where it is simply divided and stored in the SAR-PDU payload (FIG. 5). The resulting SAR-PDU is
The ATM cell is stored in the ATM cell, and the ATM cell is transmitted to the ATM dedicated line 210 by the cell transmission mechanism 208 in the line side interface 205. In this case, as described with reference to FIG. 7, the SAR-PD stored in the sequentially transmitted ATM cells is used.
A continuous sequence number is assigned to the SN field (FIG. 5) in the header of U. Also, when the STM signal is stored
A CBR communication path is included in the header of the ATM cell (see Fig. 8).
VPI (Virtual Pass Identifier)
Identifier) and VCI (Virtual Channel Id)
entifier). This path becomes the PVC.

【0024】一方、ATM 専用線210から回線側インタ
フェース205によって受信されたATM セルのうち上述
のPVC に対応するVPI/VCI が付与されたATM セルは、AT
M セル組立て・分解部204内の特には図示しない受信
バッファに受信される。そして、ATM セル組立て・分解
部204において、ATM 交換網内でのATM セルの伝送遅
延、損失、誤挿入等が補償された上で、そのATM セルに
格納されるSAR-PDU のヘッダ部に付加されているシーケ
ンス番号(SN)順にSTM 信号が復元され、それが端末側イ
ンタフェース203からSTM 回線209に送出される。
On the other hand, of the ATM cells received by the line-side interface 205 from the ATM leased line 210, the ATM cells to which the VPI / VCI corresponding to the above-mentioned PVC is assigned are AT cells
The data is received by a receiving buffer (not shown) in the M cell assembling / disassembling unit 204. Then, the ATM cell assembling / disassembling section 204 compensates for the transmission delay, loss, erroneous insertion, etc. of the ATM cell in the ATM switching network, and adds the ATM cell to the header of the SAR-PDU stored in the ATM cell. The STM signal is restored in the order of the sequence numbers (SNs), and is transmitted from the terminal side interface 203 to the STM line 209.

【0025】また、ATM 交換網DCE 機器201は、特に
は図示しないATM 端末も収容し、その端末に対して入出
力されるATM セルは、直接ATM 専用線210に対して入
出力される。このようなセルのヘッダ部には、VBR 系通
信パス (図8参照) を示す個別のVPI/VCI が付与され
る。
The ATM switching network DCE device 201 also accommodates an ATM terminal (not shown), and ATM cells input / output to / from the terminal are directly input / output to / from the ATM dedicated line 210. An individual VPI / VCI indicating a VBR communication path (see FIG. 8) is added to the header of such a cell.

【0026】ここで、本発明に特に関連する特徴とし
て、音声・データ系DTE 機器202からATM 交換網DCE
機器201へは、音声・データ系DTE 機器202がSTM
信号の通信を行っているか否かを示す呼設定情報が通知
される (図2のA) 。
Here, as a feature particularly relevant to the present invention, the voice / data DTE device 202 transmits the data from the ATM switching network DCE.
A voice / data DTE device 202 is connected to the device 201 by the STM.
Call setting information indicating whether signal communication is being performed is notified (A in FIG. 2).

【0027】この呼設定情報は、例えば図3に示される
ように、STM 回線209上を同期伝送されるSTM 信号の
各タイムスロットの例えば最下位ビット(LSB) を使用し
て通知され、LSB=1 ならSTM 回線209上に呼が設定さ
れており、LSB=0 なら呼は設定されていないことが表示
される。
The call setting information is notified using, for example, the least significant bit (LSB) of each time slot of the STM signal synchronously transmitted on the STM line 209 as shown in FIG. If 1, the call is set up on the STM line 209, and if LSB = 0, it is displayed that the call is not set up.

【0028】上述のLSB の値は、端末側インタフェース
203内の呼制御信号処理部206によって抽出され、
制御部207に出力される (図2のB) 。制御部207
は、図3に示されるように、LSB=1 ならば、回線側イン
タフェース205内のセル送出機構208に対して、AT
M セル組立て・分解部204が出力するSTM 信号が格納
されたATM セルを同機構内の送信キューに取り込ませ、
LSB=0 ならば、回線側インタフェース205内のセル送
出機構208に対して、ATM セル組立て・分解部204
が出力するSTM 信号が格納されたATM セルは同機構内の
送信キューには取り込ませずに廃棄させる。
The above LSB value is extracted by the call control signal processing unit 206 in the terminal side interface 203.
It is output to the control unit 207 (FIG. 2B). Control unit 207
As shown in FIG. 3, if LSB = 1, the cell transmission mechanism 208 in the line side interface 205
The ATM cell storing the STM signal output from the M cell assembling / disassembling unit 204 is taken into a transmission queue in the same mechanism,
If LSB = 0, the ATM cell assembling / disassembling unit 204 is sent to the cell transmitting mechanism 208 in the line side interface 205.
ATM cells that store the STM signal output by are discarded instead of being taken into the transmission queue in the same mechanism.

【0029】以上の制御動作によって、STM 信号の通信
がなされていない場合には、CBR 系通信パス(PVC) に対
応するVPI/VCI を有するATM セルのATM 専用線210へ
の送出が抑制される。この結果、VBR 系通信パスの伝送
帯域が十分に確保され、ATM専用線210の利用効率を
向上させることができる。
By the above control operation, when the communication of the STM signal is not performed, the transmission of the ATM cell having the VPI / VCI corresponding to the CBR communication path (PVC) to the ATM dedicated line 210 is suppressed. . As a result, the transmission band of the VBR communication path is sufficiently ensured, and the utilization efficiency of the ATM dedicated line 210 can be improved.

【0030】[0030]

【発明の効果】本発明によれば、同期通信路で同期信号
の通信が行われていない場合は、固定ビットレート通信
を行う第1の通信パスを使用したセルの非同期通信路へ
の送出が抑制されるため、可変ビットレート通信を行う
第2の通信パスの伝送帯域が十分に確保され、非同期通
信路の利用効率を向上させることが可能となる。
According to the present invention, when the communication of the synchronization signal is not performed on the synchronous communication channel, the cell is transmitted to the asynchronous communication channel using the first communication path for performing the fixed bit rate communication. Because of the suppression, the transmission band of the second communication path for performing the variable bit rate communication is sufficiently secured, and the utilization efficiency of the asynchronous communication path can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のブロック図である。FIG. 1 is a block diagram of the present invention.

【図2】本発明の実施例の構成図である。FIG. 2 is a configuration diagram of an embodiment of the present invention.

【図3】本発明の実施例の説明図である。FIG. 3 is an explanatory diagram of an embodiment of the present invention.

【図4】サーキットエミュレーション方式の機能構成図
である。
FIG. 4 is a functional configuration diagram of a circuit emulation system.

【図5】サーキットエミュレーションにおいて採用され
るSAR-PDU とATM セルのデータフォーマット図である。
FIG. 5 is a data format diagram of a SAR-PDU and an ATM cell used in circuit emulation.

【図6】STM 信号におけるフレーム境界点の説明図であ
る。
FIG. 6 is an explanatory diagram of a frame boundary point in an STM signal.

【図7】サーキットエミュレーション方式の機能説明図
である。
FIG. 7 is an explanatory diagram of functions of a circuit emulation method.

【図8】ATM 専用線におけるCBR 系通信とVBR 系通信の
多重方式の説明図である。
FIG. 8 is an explanatory diagram of a multiplexing method of CBR-based communication and VBR-based communication on an ATM leased line.

【符号の説明】[Explanation of symbols]

101 非同期通信路 102 同期通信路終端手段 103 非同期通信路終端手段 104 固定ビットレート通信変換手段 105 通信有無検出手段 106 制御手段 107 同期通信路 DESCRIPTION OF SYMBOLS 101 Asynchronous communication path 102 Synchronous communication path terminating means 103 Asynchronous communication path terminating means 104 Fixed bit rate communication conversion means 105 Communication existence detecting means 106 Control means 107 Synchronous communication path

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−235448(JP,A) 特開 平4−331530(JP,A) 特開 平4−86044(JP,A) 特開 平4−138744(JP,A) 特開 平8−111683(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 12/56 H04J 3/00 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-235448 (JP, A) JP-A-4-331530 (JP, A) JP-A-4-86044 (JP, A) JP-A-4- 138744 (JP, A) JP-A-8-111683 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04L 12/56 H04J 3/00

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 非同期通信路上に、パーマネントバーチ
ャルサーキットを使用して固定ビットレート通信を行う
第1の通信パスと、可変ビットレート通信を行う第2の
通信パスとが設定され、該各通信パスを使用して伝送さ
れるセルが前記非同期通信路上に多重されるセル多重方
式において、 前記固定ビットレート通信のための同期信号を伝送する
同期通信路を終端する同期通信路終端手段と、 前記非同期通信路を終端する非同期通信路終端手段と、 前記同期通信路終端手段が終端する前記同期通信路上の
同期信号と、前記非同期通信路終端手段が終端する前記
非同期通信路上の前記第1の通信パスを使用して伝送さ
れるセルとを、相互に変換する固定ビットレート通信変
換手段と、 該同期通信路終端手段が終端する前記同期通信路が通信
を行っているか否かを検出する通信有無検出手段と、 該通信有無検出手段が前記同期通信路が通信を行ってい
ることを検出した場合に、前記同期信号が格納されたセ
ルが前記非同期通信路終端手段から前記第1の通信パス
を使用して前記非同期通信路に送出されるように制御
し、前記通信有無検出手段が前記同期通信路が通信を行
っていないことを検出した場合に、前記同期信号が格納
されたセルが前記非同期通信路終端手段から前記第1の
通信パスを使用して前記非同期通信路に送出されないよ
うに制御する制御手段と、 を有することを特徴とする非同期通信網内での動的PV
Cの抑制による高効率セル多重方式。
1. A first communication path for performing a fixed bit rate communication using a permanent virtual circuit and a second communication path for performing a variable bit rate communication are set on an asynchronous communication path. In a cell multiplexing system in which cells transmitted using the same are multiplexed on the asynchronous communication path, a synchronous communication path terminating means for terminating a synchronous communication path for transmitting a synchronous signal for the fixed bit rate communication; An asynchronous communication path terminating means for terminating a communication path; a synchronization signal on the synchronous communication path terminated by the synchronous communication path terminating means; and a first communication path on the asynchronous communication path terminated by the asynchronous communication path terminating means. A fixed bit rate communication converting means for mutually converting cells transmitted using the communication channel, and the synchronous communication path terminated by the synchronous communication path terminating means performs communication. A communication presence / absence detecting means for detecting whether or not the communication signal is being transmitted, and when the communication presence / absence detection means detects that the synchronous communication path is performing communication, the cell in which the synchronization signal is stored is transmitted to the asynchronous communication path. The terminal means controls so as to be transmitted to the asynchronous communication path using the first communication path, and when the communication presence / absence detecting means detects that the synchronous communication path is not performing communication, Control means for controlling a cell in which a synchronization signal is stored so as not to be transmitted from the asynchronous communication path terminating means to the asynchronous communication path using the first communication path. Dynamic PV within
A high-efficiency cell multiplexing method by suppressing C.
【請求項2】 前記通信有無検出手段は、前記同期信号
に呼設定信号が多重されているか否かを検出することに
より、前記同期通信路が通信を行っているか否かを検出
する、 ことを特徴とする請求項1に記載の非同期通信網内での
動的PVCの抑制による高効率セル多重方式。
2. The communication presence / absence detecting means detects whether or not a call setup signal is multiplexed on the synchronization signal, thereby detecting whether or not the synchronization communication path is performing communication. 2. The high-efficiency cell multiplexing method according to claim 1, wherein dynamic PVC is suppressed in the asynchronous communication network.
JP30848894A 1994-12-13 1994-12-13 High Efficiency Cell Multiplexing Scheme by Controlling Dynamic PVC in Asynchronous Communication Network Expired - Fee Related JP3253470B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30848894A JP3253470B2 (en) 1994-12-13 1994-12-13 High Efficiency Cell Multiplexing Scheme by Controlling Dynamic PVC in Asynchronous Communication Network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30848894A JP3253470B2 (en) 1994-12-13 1994-12-13 High Efficiency Cell Multiplexing Scheme by Controlling Dynamic PVC in Asynchronous Communication Network

Publications (2)

Publication Number Publication Date
JPH08167904A JPH08167904A (en) 1996-06-25
JP3253470B2 true JP3253470B2 (en) 2002-02-04

Family

ID=17981625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30848894A Expired - Fee Related JP3253470B2 (en) 1994-12-13 1994-12-13 High Efficiency Cell Multiplexing Scheme by Controlling Dynamic PVC in Asynchronous Communication Network

Country Status (1)

Country Link
JP (1) JP3253470B2 (en)

Also Published As

Publication number Publication date
JPH08167904A (en) 1996-06-25

Similar Documents

Publication Publication Date Title
JP3542608B2 (en) Minicell segmentation and reassembly method
US6038231A (en) Data suppression and regeneration
CA2315692C (en) Aal2 processing device and method for atm network
US6639916B1 (en) AAL receiving circuit and method of processing ATM cells
JPH04207839A (en) Telephone subscriber storing method in broad network
JPH11205350A (en) Device interlocking with existing network in access network on atm base
US6028861A (en) Method and apparatus for performing packet synchronized switch-over
US7944900B2 (en) Base station modulator/demodulator and send/receive method
EP1065908B1 (en) A method for generating ATM cells for low bit rate applications
JP3253470B2 (en) High Efficiency Cell Multiplexing Scheme by Controlling Dynamic PVC in Asynchronous Communication Network
EP0979566B1 (en) Data suppression and regeneration
JP2850957B2 (en) Voice packet ATM relay transfer system
JP2785005B2 (en) Multiplexing / demultiplexing method in FC / ATM network interconversion equipment
JP2938839B2 (en) ATM communication network
JP3246638B2 (en) Terminal accommodating device and operation method thereof
KR100221330B1 (en) Method using effectively the residual bandwidth by excluding the idle cell at sar sublayer in aal layer
KR100456115B1 (en) Apparatus for matching UTOPIA level 2 of multiple cell in exchange
JPH0927808A (en) Cell assembler and disassembler
EP1161818B1 (en) Method and apparatus for performing packet synchronized switch-over
JP3491135B2 (en) Method for inserting alarm cell in ATM network
JPH098822A (en) Data conversion system in atm adaptation layer
JPH10164070A (en) Vp/vc handling atm device
KR20010087609A (en) Interworking unit between atm and pstn trunk
JPH11331173A (en) Telephone system and conference speech processing circuit thereof
JPH08331136A (en) Atm cell interface and atm cell transmission system using the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011113

LAPS Cancellation because of no payment of annual fees