JP3230432B2 - Field emission device and method of manufacturing the same - Google Patents

Field emission device and method of manufacturing the same

Info

Publication number
JP3230432B2
JP3230432B2 JP13977496A JP13977496A JP3230432B2 JP 3230432 B2 JP3230432 B2 JP 3230432B2 JP 13977496 A JP13977496 A JP 13977496A JP 13977496 A JP13977496 A JP 13977496A JP 3230432 B2 JP3230432 B2 JP 3230432B2
Authority
JP
Japan
Prior art keywords
field emission
substrate
emitter
work function
cathode substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13977496A
Other languages
Japanese (ja)
Other versions
JPH09306336A (en
Inventor
久隆 落合
照男 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP13977496A priority Critical patent/JP3230432B2/en
Publication of JPH09306336A publication Critical patent/JPH09306336A/en
Application granted granted Critical
Publication of JP3230432B2 publication Critical patent/JP3230432B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電界放出素子及び
その製造方法に関するものである。
The present invention relates to a field emission device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】金属または半導体表面の印加電界を10
9 [V/m]程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出(Field Emission)と呼
び、このような原理で電子を放出するカソードを電界放
出カソード(Field Emission Cathode)(以下、FEC
という)と呼んでいる。
2. Description of the Related Art An electric field applied to a metal or semiconductor surface is 10
At about 9 [V / m], electrons pass through the barrier due to the tunnel effect, and electrons are emitted in a vacuum even at room temperature. This is called field emission, and a cathode that emits electrons based on this principle is called a field emission cathode (hereinafter referred to as FEC).
It is called).

【0003】近年、半導体加工技術を駆使して、ミクロ
ンサイズの電界放出カソードからなる面放出型の電界放
出カソードを作製することが可能となっており、電界放
出カソードを基板上に多数個形成したものは、その各エ
ミッタから放出された電子をアノード基板に形成されて
いる蛍光面に照射することによってフラットな表示装置
や各種の電子装置を構成する素子として期待されてい
る。
In recent years, it has become possible to manufacture a surface emission type field emission cathode composed of a micron size field emission cathode by making full use of semiconductor processing technology. A large number of field emission cathodes are formed on a substrate. The device is expected to be an element constituting a flat display device or various electronic devices by irradiating electrons emitted from the respective emitters to a phosphor screen formed on an anode substrate.

【0004】図2はカソード基板及びアノード基板の構
成例を示す図である。カソード基板100は、ガラス等
の基板101上に、金属層からなるカソード102、ア
モルファスシリコン等からなる抵抗層103、シリコン
を熱酸化させて形成した絶縁層(SiO2 層)104、
及び、ニオブ等の金属層からなるゲート105を蒸着等
により順次形成する。さらに、ゲート105上にフォト
レジスト(図示せず)を塗布した後、パターニング及び
エッチングを行い、図示するようにゲート105及び絶
縁層104に開口部106を形成する。
FIG. 2 is a diagram showing a configuration example of a cathode substrate and an anode substrate. The cathode substrate 100 includes a cathode 102 made of a metal layer, a resistance layer 103 made of amorphous silicon or the like, an insulating layer (SiO 2 layer) 104 formed by thermally oxidizing silicon on a substrate 101 made of glass or the like,
Then, a gate 105 made of a metal layer of niobium or the like is sequentially formed by vapor deposition or the like. Further, after a photoresist (not shown) is applied on the gate 105, patterning and etching are performed, and an opening 106 is formed in the gate 105 and the insulating layer 104 as illustrated.

【0005】次に、フォトレジストを除去し、基板10
1を回転させながら、基板面に対して斜め方向からアル
ミニウムを回転蒸着させることにより剥離層(図示せ
ず)の蒸着を行う。すると、剥離層は開口部106の中
には蒸着されずにゲート105の表面にのみ選択的に蒸
着されることになる。さらに、剥離層の上から、例えば
モリブデンを堆積させると、剥離層の上に堆積層が、エ
ッチングにより開けた開口部106の中に、エミッタ1
07がコーンの形状で堆積する。この後、ゲート105
上の剥離層及び堆積層をエッチングにより除去すると図
示されているような構造のFECが得られる。
Next, the photoresist is removed and the substrate 10 is removed.
While rotating 1, a release layer (not shown) is deposited by rotating evaporation of aluminum from an oblique direction to the substrate surface. Then, the release layer is selectively deposited only on the surface of the gate 105 without being deposited in the opening 106. Further, when, for example, molybdenum is deposited from above the release layer, the deposited layer is placed on the release layer in the opening 106 opened by etching.
07 accumulate in the form of a cone. Thereafter, the gate 105
Removal of the overlying release and deposition layers by etching yields an FEC with the structure shown.

【0006】この図に示すFECは、半導体集積化技術
を用いて製作すると、コーン状のエミッタ107とゲー
ト105との距離をサブミクロンとすることが出来るた
め、エミッタ107とゲート105間に数10ボルトの
電圧を印加することによりエミッタ107から電子を放
出させることが出来るようになる。なお、基板101上
にFECを多数集積化する場合に、各エミッタ107間
のピッチは5ミクロンないし10ミクロンとして製作す
ることが出来るため、数万から数10万個のFECを1
枚のカソード基板100上に設けることが出来る。
When the FEC shown in FIG. 1 is manufactured by using the semiconductor integration technology, the distance between the cone-shaped emitter 107 and the gate 105 can be made submicron. By applying a voltage of volt, electrons can be emitted from the emitter 107. When a large number of FECs are integrated on the substrate 101, the pitch between the emitters 107 can be made to be 5 to 10 microns.
It can be provided on a single cathode substrate 100.

【0007】また、アノード基板110は、例えばガラ
ス等で形成された基板111上に、例えばITO等から
なる透明の導電膜112が形成され、さらに、例えば緑
色を発光するZnO等の蛍光体113が塗布されてい
る。そして、カソード基板100とアノード基板110
は例えば200μm程度のギャップを保ち真空封止され
ている。
On the anode substrate 110, a transparent conductive film 112 made of, for example, ITO is formed on a substrate 111 made of, for example, glass, and a phosphor 113 made of, for example, ZnO, which emits green light. It has been applied. Then, the cathode substrate 100 and the anode substrate 110
Is vacuum sealed while maintaining a gap of, for example, about 200 μm.

【0008】このように、面放出型のFECを製作する
ことが可能となっており、このFEC素子は蛍光表示装
置、CRT、電子顕微鏡や電子ビーム装置に適用するこ
とが提案されている。
As described above, a surface emission type FEC can be manufactured, and it has been proposed that this FEC element be applied to a fluorescent display device, a CRT, an electron microscope, and an electron beam device.

【0009】図3に、このような面放出型のFEC素子
の斜視図を示す。この図において、基板101上にカソ
ード102が形成されており、このカソード102の上
には抵抗層103が形成されている。そして、この抵抗
層103上にコーン状のエミッタ107が形成されてい
る。さらに、カソード102上に絶縁層104を介して
ゲ−ト105が設けられており、ゲート105に設けら
れた丸い開口部106からコーン状のエミッタ107の
先端部分が臨んでいる。
FIG. 3 is a perspective view of such a surface emission type FEC element. In this figure, a cathode 102 is formed on a substrate 101, and a resistance layer 103 is formed on the cathode 102. A cone-shaped emitter 107 is formed on the resistance layer 103. Further, a gate 105 is provided on the cathode 102 via an insulating layer 104, and a tip of a cone-shaped emitter 107 faces a round opening 106 provided in the gate 105.

【0010】このように形成された面放出型のFECに
おいて、ゲート105とカソード102との間に数十ボ
ルトの駆動電圧VGEを印加すると、エミッタ107から
電子が放出され、エミッタ107から放出された電子
は、ゲート105上に離隔して配置され、アノード電圧
VA の印加されたアノード基板110の導電膜112に
より捕集される。この場合、導電膜112がエミッタ1
07から放出された電子を補集することにより、導電膜
112上に塗布されている蛍光体113が励起されて発
光させることができる。
In the surface emission type FEC thus formed, when a driving voltage VGE of several tens of volts is applied between the gate 105 and the cathode 102, electrons are emitted from the emitter 107 and emitted from the emitter 107. The electrons are separated from each other on the gate 105 and are collected by the conductive film 112 of the anode substrate 110 to which the anode voltage VA is applied. In this case, the conductive film 112 is
By collecting the electrons emitted from 07, the phosphor 113 coated on the conductive film 112 can be excited to emit light.

【0011】[0011]

【発明が解決しようとする課題】ところで、このような
FECにおいて、各種省電力化の手段が考えられてい
る。例えば、カソード基板100側において、 1.ゲート105とエミッタ107の間隔を狭める。 2.エミッタ107を形成する材料に低仕事関数の材料
を用いる。 3.エミッタの曲率半径を小さくする。 4.エミッションの放出面積を大きくする。 等の、各手段が挙げられる。
By the way, in such an FEC, various power saving means have been considered. For example, on the cathode substrate 100 side: The distance between the gate 105 and the emitter 107 is reduced. 2. A material having a low work function is used as a material for forming the emitter 107. 3. Reduce the radius of curvature of the emitter. 4. Increase emission emission area. And the like.

【0012】例えば上記第2の手段において、エミッタ
107は加工性等の理由からモリブデン等によって形成
されている。これは、モリブデンのアスペクト比(エミ
ッタ107が堆積する高さ/エミッタ107の底辺)が
1:1程度であるために、エミッタ107を作製する上
で適した材質とされているためである。しかしながら、
モリブデンは仕事関数において優れた材質とはいえない
ためため、省電力化を実現するのは困難である。また、
例えばモリブデン以外の低仕事関数の材料を用いると加
工性が劣化して、エミッタ107を所定の形状とするこ
とが困難になるという問題がある。
For example, in the second means, the emitter 107 is made of molybdenum or the like for the reason of workability and the like. This is because the aspect ratio of molybdenum (the height at which the emitter 107 is deposited / the bottom of the emitter 107) is approximately 1: 1 and is therefore a material suitable for manufacturing the emitter 107. However,
Since molybdenum is not a material having a good work function, it is difficult to realize power saving. Also,
For example, when a material having a low work function other than molybdenum is used, there is a problem that workability deteriorates and it becomes difficult to form the emitter 107 into a predetermined shape.

【0013】[0013]

【課題を解決するための手段】本発明はこのような問題
点を解決するためになされたもので、電界放出カソード
基板と、該電界放出カソード基板と離隔して封止されて
いるアノード基板と、低仕事関数の物質Ti、Hf、Z
r、Ba、Cr、Pt、Nb、Auの材料あるいはこれ
らの材料の窒化物、炭化物、ホウ化物、酸化物を混入し
てなる蛍光材料から形成されている前記アノード基板に
形成されている蛍光体と、を備え、エージングにより前
記電界放出カソード基板上のエミッタの表面に前記低仕
事関数の物質からなる堆積層が形成されている電界放出
素子を構成する。
SUMMARY OF THE INVENTION The present invention has been made in order to solve such a problem, a field emission cathode substrate, an anode substrate which is spaced apart from the electric field emission cathode substrate are sealed , Low work function substances Ti, Hf, Z
r, Ba, Cr, Pt, Nb, Au material or
Mix nitrides, carbides, borides and oxides of these materials
The anode substrate formed of a fluorescent material
And the formed phosphor,
The surface of the emitter on the field emission cathode substrate is
A field emission device having a deposited layer made of a substance having a function is formed .

【0014】また、電界放出カソード基板と、該電界放
出カソード基板と離隔して封着されているアノード基板
によって構成されている電界放出素子の製造方法におい
て、前記アノード基板に低仕事関数の物質Ti、Hf、
Zr、Ba、Cr、Pt、Nb、Auの材料あるいはこ
れらの材料の窒化物、炭化物、ホウ化物、酸化物を混入
した蛍光体を形成した後に、電界放出カソード基板と前
記アノード基板を封着してエージングを行い、前記電界
放出カソード基板上のエミッタの表面に低仕事関数の物
質からなる堆積層を形成して電界放出素子を製造する。
In a method of manufacturing a field emission device comprising a field emission cathode substrate and an anode substrate sealed apart from the field emission cathode substrate, the anode substrate has a low work function material Ti , Hf,
Zr, Ba, Cr, Pt, Nb, Au
Nitrides of these materials, carbides, borides, after forming the phosphor mixed oxide, have rows aging sealed field emission cathode substrate the anode substrate, the electric field
Low work function on the surface of the emitter on the emission cathode substrate
A field emission device is manufactured by forming a deposited layer of quality .

【0015】[0015]

【発明の実施の形態】以下、本発明の実施形態を説明す
る。図1(a)(b)(c)は本実施形態の電界放出素
子の製造工程を説明する摸式図である。カソード基板1
において、基板2、カソード3、抵抗層4、絶縁層5、
ゲート6、開口部7、エミッタ8は、それぞれ先程図2
に示したカソード基板100と同等の構成とされ、基板
101、カソード102、抵抗層103、絶縁層10
4、ゲート105、開口部106、エミッタ107に対
応している。
Embodiments of the present invention will be described below. FIGS. 1A, 1B, and 1C are schematic diagrams for explaining a manufacturing process of the field emission device of the present embodiment. Cathode substrate 1
, The substrate 2, the cathode 3, the resistance layer 4, the insulating layer 5,
The gate 6, the opening 7, and the emitter 8 are respectively shown in FIG.
Has the same structure as the cathode substrate 100 shown in FIG.
4, the gate 105, the opening 106, and the emitter 107.

【0016】本発明では、アノード基板10に形成され
ている導電膜12に塗布される蛍光体13に低仕事関数
の物質を混入している。導電膜12上に、例えばスラリ
ー法によって蛍光体13をパターニングする場合、スラ
リー液には界面活性剤、感光剤、水、目的とする蛍光材
料、及び低仕事関数の物質を混ぜ合わせる。低仕事関数
の物質としては、例えば、Ti(3.45eV)、Hf
(3.53eV)、Zr(3.9eV)等の材料あるい
はこれらの材料の窒化物、炭化物、ホウ化物(酸化物も
含む)とされ、蛍光材料に対して例えば数%から数10
%混入する。またこの他にも、Ba、Cr、W、Pt、
Nb、Au、Ta等の材料あるいはこれらの材料の窒化
物、炭化物、ホウ化物、酸化物、ケイ化物等の物質でも
良い。なお、図1(a)(b)(c)には、Zn及びT
iを混入して蛍光体13をパターニングした例を示して
いる。
In the present invention, a substance having a low work function is mixed in the phosphor 13 applied to the conductive film 12 formed on the anode substrate 10. When the phosphor 13 is patterned on the conductive film 12 by, for example, a slurry method, a surfactant, a photosensitive agent, water, a target fluorescent material, and a substance having a low work function are mixed in the slurry liquid. Examples of the material having a low work function include Ti (3.45 eV) and Hf
(3.53 eV), Zr (3.9 eV), or the like, or nitrides, carbides, borides (including oxides) of these materials.
%Mixed. In addition, Ba, Cr, W, Pt,
Materials such as Nb, Au, Ta and the like, or substances such as nitrides, carbides, borides, oxides and silicides of these materials may be used. 1 (a), 1 (b) and 1 (c) show Zn and T
An example is shown in which the phosphor 13 is patterned by mixing i.

【0017】図1(a)は、例えばZn及びTiが混入
された蛍光体13がパターニングされている状態を示し
ており、さらに、カソード基板1とアノード基板10を
面付けして、封着、排気工程を経ている状態である。
FIG. 1A shows a state in which a phosphor 13 mixed with, for example, Zn and Ti is patterned. Further, a cathode substrate 1 and an anode substrate 10 are imposed, and sealing is performed. This is a state in which an exhaust process has been performed.

【0018】この状態で、先程図3で説明したようにF
ECを駆動させエージング工程に移行すると、図1
(b)に矢印で示されているように、蛍光体13に混入
されているZn、Tiの一部が飛散して、エミッタ8の
先端部分に選択的に付着するようになる。この、エージ
ング工程を、エミッタ8に対するZn、Tiの付着が完
了するまで行うと、図1(c)に示されているように、
エミッタ8の先端部分はZn、Tiによってコーティン
グされ、低仕事関数の堆積層9が形成される。これは、
蛍光体13において+電荷に帯電して飛散したZn、T
i等の混入物が、アノードより負電位とされているエミ
ッタ8の先端に付着するためである。
In this state, as described earlier with reference to FIG.
When the EC is driven and the aging process is started, FIG.
As shown by the arrow in FIG. 2B, a part of Zn and Ti mixed in the phosphor 13 scatters and selectively adheres to the tip of the emitter 8. When this aging process is performed until the deposition of Zn and Ti on the emitter 8 is completed, as shown in FIG.
The tip of the emitter 8 is coated with Zn and Ti to form a deposited layer 9 having a low work function. this is,
Zn, T charged and scattered to a positive charge in the phosphor 13
This is because contaminants such as i adhere to the tip of the emitter 8 which is set at a negative potential from the anode.

【0019】このように、エミッタ8の先端部分に例え
ばZn、Ti等からなる堆積層9が形成され低仕事関数
の物質でコーティングされることにより、エミッタ8か
ら電子が放出されすくなり、従来よりも低いカソード電
圧、ゲート電圧でもアノード基板側に十分な電子を供給
することができるようになる。
As described above, the deposited layer 9 made of, for example, Zn, Ti, etc. is formed at the tip of the emitter 8 and coated with a material having a low work function, so that the electrons are emitted from the emitter 8 more easily, and the Even with a low cathode voltage and a low gate voltage, sufficient electrons can be supplied to the anode substrate side.

【0020】[0020]

【発明の効果】以上、説明したように本発明は、アノー
ド基板に形成される蛍光体に、例えばZn、Ti等の低
仕事関数の物質を混入しておくことにより、これらの低
仕事関数の物質がエージングによってエミッタの先端部
分に付着するようになる。これにより、従来よりも低い
カソード電圧、ゲート電圧でもアノード基板において十
分な電子が得られるようになる。したがって、FEC自
体の低消費電力化を実現することができる。また、カソ
ード、ゲートのドライブ電圧を低下することにより、ド
ライバコストを安価に抑えることができるようになり、
製造コストを低下することができるという利点がある。
As described above, according to the present invention, the phosphor formed on the anode substrate is mixed with a substance having a low work function, such as Zn or Ti, so that the phosphor having such a low work function can be obtained. Aging causes the material to adhere to the tip of the emitter. As a result, sufficient electrons can be obtained on the anode substrate even at a lower cathode voltage and gate voltage than in the conventional case. Therefore, low power consumption of the FEC itself can be realized. In addition, by lowering the drive voltage of the cathode and the gate, the driver cost can be reduced.
There is an advantage that manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の電界放出素子を断面的に
示す図である。
FIG. 1 is a sectional view showing a field emission device according to an embodiment of the present invention.

【図2】従来の電界放出素子を断面的に示す図である。FIG. 2 is a sectional view showing a conventional field emission device.

【図3】従来の電界放出素子を示す斜視図である。FIG. 3 is a perspective view showing a conventional field emission device.

【符号の説明】[Explanation of symbols]

1 カソード基板 8 エミッタ 9 堆積層 10 アノード基板 13 蛍光体 DESCRIPTION OF SYMBOLS 1 Cathode substrate 8 Emitter 9 Deposition layer 10 Anode substrate 13 Phosphor

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01J 31/12 H01J 1/304 H01J 9/02 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01J 31/12 H01J 1/304 H01J 9/02

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電界放出カソード基板と、 該電界放出カソード基板と離隔して封止されているアノ
ード基板と、 低仕事関数の物質Ti、Hf、Zr、Ba、Cr、P
t、Nb、Auの材料あるいはこれらの材料の窒化物、
炭化物、ホウ化物、酸化物を混入してなる蛍光材料から
形成されている前記アノード基板に形成されている蛍光
体と、 を備え、 エージングにより前記電界放出カソード基板上のエミッ
タの表面に前記低仕事関数の物質からなる堆積層が形成
されている ことを特徴とする電界放出素子。
1. A field emission cathode substrate, an anode substrate which is spaced apart from the electric field emission cathode substrate is sealed, the low work function material Ti, Hf, Zr, Ba, Cr, P
t, Nb, Au materials or nitrides of these materials;
From fluorescent materials mixed with carbides, borides and oxides
Fluorescence formed on the formed anode substrate
Comprising a body, a emitter on the field emission cathode substrate Aging
Deposited on the surface of the substrate
Field emission element characterized in that it is.
【請求項2】 電界放出カソード基板と、 該電界放出カソード基板と離隔して封着されているアノ
ード基板によって構成されている電界放出素子の製造方
法において、 前記アノード基板に低仕事関数の物質Ti、Hf、Z
r、Ba、Cr、Pt、Nb、Auの材料あるいはこれ
らの材料の窒化物、炭化物、ホウ化物、酸化物を混入し
た蛍光体を形成した後に、電界放出カソード基板と前記
アノード基板を封着してエージングを行い、前記電界放
出カソード基板上のエミッタの表面に低仕事関数の物質
からなる堆積層を形成したことを特徴とする電界放出素
子の製造方法。
2. A method for manufacturing a field emission device comprising a field emission cathode substrate and an anode substrate sealed apart from the field emission cathode substrate, wherein the anode substrate has a low work function material Ti. , Hf, Z
r, Ba, Cr, Pt, Nb, Au material or
Nitride of et materials, carbides, borides, after forming the phosphor mixed oxide, subjected to aging in sealed field emission cathode substrate the anode substrate, release the field
Low work function material on the surface of the emitter on the cathode substrate
A method for manufacturing a field emission device, comprising forming a deposition layer comprising :
JP13977496A 1996-05-10 1996-05-10 Field emission device and method of manufacturing the same Expired - Fee Related JP3230432B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13977496A JP3230432B2 (en) 1996-05-10 1996-05-10 Field emission device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13977496A JP3230432B2 (en) 1996-05-10 1996-05-10 Field emission device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH09306336A JPH09306336A (en) 1997-11-28
JP3230432B2 true JP3230432B2 (en) 2001-11-19

Family

ID=15253109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13977496A Expired - Fee Related JP3230432B2 (en) 1996-05-10 1996-05-10 Field emission device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3230432B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3546606B2 (en) * 1996-08-05 2004-07-28 双葉電子工業株式会社 Method of manufacturing field emission device
WO1998055414A1 (en) 1997-06-03 1998-12-10 Nippon Sheet Glass Co., Ltd. Low-reflectance glass article and process for preparating the same
KR100472888B1 (en) 1999-01-19 2005-03-08 캐논 가부시끼가이샤 Method for manufacturing image creating device

Also Published As

Publication number Publication date
JPH09306336A (en) 1997-11-28

Similar Documents

Publication Publication Date Title
JP3726117B2 (en) Method for manufacturing flat panel display system and components
US5332627A (en) Field emission type emitter and a method of manufacturing thereof
US20010004979A1 (en) Field emission display and method for fabricating the same
JPH04284327A (en) Manufacture of flat type electron emitting element
JPH06223707A (en) Silicon field emission device and its manufacture
KR0133498B1 (en) Fleld emission cathode structre method for production
KR0159805B1 (en) Manufacturing method of low voltage driving typed field emission array
JP2896308B2 (en) Field emission array, method of manufacturing the same, and method of manufacturing microchip
JP3230432B2 (en) Field emission device and method of manufacturing the same
JP3066573B2 (en) Field emission display device
JP2003173750A (en) Image display device
JP3243471B2 (en) Method for manufacturing electron-emitting device
JP2969081B2 (en) Electron emitting device having horizontal field effect and method of manufacturing the same
JP2852356B2 (en) Field emitter surface modification method
JP3643503B2 (en) Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus
JP2001160355A (en) Electron-emitting element and image display device
JP3598267B2 (en) Image display device
JP3086445B2 (en) Method of forming field emission device
KR100282261B1 (en) Field emission cathode array and its manufacturing method
JP3184890B2 (en) Electron emitting device and method of manufacturing the same
JP2003249162A (en) Cold cathode field electron emission element and method for manufacturing the same, and cold cathode field electron emission display device
JP2000268703A (en) Field emission device
KR960010426B1 (en) Disk-edge type field emission device and method
JP3097523B2 (en) Method for manufacturing field emission element
JP3097522B2 (en) Method for manufacturing field emission element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010814

LAPS Cancellation because of no payment of annual fees