JP3191827B2 - Semiconductor substrate peeling device - Google Patents

Semiconductor substrate peeling device

Info

Publication number
JP3191827B2
JP3191827B2 JP10668592A JP10668592A JP3191827B2 JP 3191827 B2 JP3191827 B2 JP 3191827B2 JP 10668592 A JP10668592 A JP 10668592A JP 10668592 A JP10668592 A JP 10668592A JP 3191827 B2 JP3191827 B2 JP 3191827B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor substrate
monitoring
substrate
extruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10668592A
Other languages
Japanese (ja)
Other versions
JPH05136016A (en
Inventor
信夫 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP10668592A priority Critical patent/JP3191827B2/en
Publication of JPH05136016A publication Critical patent/JPH05136016A/en
Application granted granted Critical
Publication of JP3191827B2 publication Critical patent/JP3191827B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、マイクロ波やミリ波帯
で使用されるモノリシックマイクロ波集積回路(MMI
C:Microwave Monolithic Integrated Circuit 化)の
製造において、ウエハプロセスの終了後、ウエハの機械
的強度を補強するために接着されていた補強基板からウ
エハを剥離するための装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monolithic microwave integrated circuit (MMI) used in microwave and millimeter wave bands.
The present invention relates to an apparatus for peeling a wafer from a reinforcing substrate that has been bonded to reinforce the mechanical strength of the wafer after completion of the wafer process in the manufacture of a C (Microwave Monolithic Integrated Circuit).

【0002】[0002]

【従来の技術】近年情報ネットワークシステムの急速な
展開が図られる中で、衛星通信・放送システムの需要も
急増し、周波数帯もますます高周波化されつつある。こ
のような状況下で、従来主として軍用や特殊な産業応用
を目的として研究、実用化されてきたMMICも、民生
への応用を目指した研究が活発になってきている。この
ようなMMICには、ウエハを薄層化する必要のないユ
ニプレーナ方式のものもあるが、一般的には配線をマイ
クロストリップ線路で形成する方法が多く用いられてい
る。
2. Description of the Related Art With the rapid development of information network systems in recent years, the demand for satellite communication / broadcasting systems has increased rapidly, and the frequency band has been increasingly higher. Under these circumstances, MMICs which have been researched and put into practical use mainly for military or special industrial applications have been actively researched for consumer applications. Although such MMICs include a uniplanar type which does not require a thin wafer, generally, a method of forming a wiring by a microstrip line is often used.

【0003】この方式のMMICは、ウエハの厚さが薄
いほど、同じ特性インピーダンスを与えるマイクロス
トリップ線路の幅が細くてすむためより小形化できる、
バイア(VIA)ホールのエッチングをする際エッチ
ング時間が短くてすむためVIAホール形状のばらつき
が小さくなるなどの利点があり、通常150μm〜80
μm程度の厚さに薄層化される。
In this type of MMIC, the smaller the thickness of the wafer, the smaller the width of the microstrip line providing the same characteristic impedance, and thus the smaller the size of the microstrip line.
When etching a via (VIA) hole, there is an advantage that the etching time can be short and variation in the shape of the via hole is reduced, and usually 150 μm to 80 μm.
The thickness is reduced to about μm.

【0004】そこで、半導体素子の形成等のウエハの表
面プロセスが終了した後、ウエハを薄層化した上で、V
IAホールのエッチング等を行い、さらに裏面に金属を
蒸着したりメッキしたりする裏面プロセスが行われる
が、その工程において、薄層化のために弱くなったウエ
ハが割られてしまうのを防ぐために、それを石英ガラス
やシリコンで作られた補強基板にエレクトロンワックス
等の接着剤で張り付け、機械的強度を補強した状態で裏
面プロセスを行う方法が採られている。
Therefore, after the wafer surface process such as the formation of semiconductor elements is completed, the wafer is thinned and
A backside process of etching the IA holes and depositing or plating metal on the backside is performed. In order to prevent a wafer weakened due to thinning from being cracked in the process, Then, a method is employed in which a back surface process is performed with the mechanical strength reinforced by adhering it to a reinforcing substrate made of quartz glass or silicon with an adhesive such as electron wax.

【0005】この場合、裏面プロセスの終了後に、不要
となった補強基板からウエハを剥離する必要があるが、
従来そのための適当な装置がなく、手作業によって行わ
れている。
In this case, it is necessary to peel the wafer from the unnecessary reinforcing substrate after the back surface process is completed.
Conventionally, there is no suitable device for this, and it is performed manually.

【0006】[0006]

【発明が解決しようとする課題】上述したように、従来
MMICのウエハプロセスの終了後、補強基板からウエ
ハを剥離する工程を手作業により行っているが、GaA
sウエハの径が3インチからさらに4インチへと大きく
なっていくなかで、ウエハに損傷を与えることなくこれ
を補強基板から剥離する作業は困難を極め、熟練した作
業者をもってしても、ウエハの剥離工程での歩留まりは
悪化しつつあった。
As described above, conventionally, after the wafer process of the MMIC is completed, the step of separating the wafer from the reinforcing substrate is performed manually.
As the diameter of the wafer increases from 3 inches to 4 inches, it is extremely difficult to remove the wafer from the reinforcing substrate without damaging the wafer. The yield in the stripping process was getting worse.

【0007】そこで本発明は、以上のような問題を解消
するために、半導体基板を補強基板から剥離する装置を
提供することを目的とする。
Accordingly, an object of the present invention is to provide an apparatus for separating a semiconductor substrate from a reinforcing substrate in order to solve the above problems.

【0008】[0008]

【課題を解決するための手段】半導体基板が接着剤によ
り接着されている補強基板を固定する固定手段と、この
半導体基板を接着面に略平行な押し出し方向に押し出し
て補強基板より剥離する押し出し手段と、半導体基板に
生じるストレスをモニタリングするモニタ手段と、この
モニタ手段からの信号により、押し出し手段の移動を制
御する制御手段とを備えることを特徴とする。
A fixing means for fixing a reinforcing substrate to which a semiconductor substrate is adhered by an adhesive, and an extruding means for extruding the semiconductor substrate in an extrusion direction substantially parallel to an adhesive surface and peeling the semiconductor substrate from the reinforcing substrate. Monitoring means for monitoring the stress generated in the semiconductor substrate; and control means for controlling the movement of the pushing means by a signal from the monitoring means.

【0009】そして、この押し出し手段は半導体基板の
端面に当接し、接着面に略平行に移動する押し出し部材
と、この押し出し部材の移動を駆動する駆動手段とを有
し、制御手段は駆動手段の駆動を制御することを特徴と
しても良い。
The extruding means has an extruding member which abuts on the end surface of the semiconductor substrate and moves substantially parallel to the bonding surface, and a driving means for driving the movement of the extruding member. It may be characterized by controlling driving.

【0010】また、モニタ手段は前記半導体基板の上に
あるモニタ回路の電気特性の変化により前記ストレスを
モニタリングし、このモニタ回路は、前記半導体基板に
あらかじめ形成されているモニタ用半導体回路であるこ
とを特徴としても良い。または、モニタ手段は半導体基
板に加える負荷によりストレスをモニタリングしても良
い。さらに、押し出し部材が半導体基板と接触したこと
を検知するセンサーをさらに備え、モニタ手段は当該接
触が検知されたときにモニタリングを開始することを特
徴としても良い。
The monitoring means monitors the stress by a change in electrical characteristics of a monitor circuit on the semiconductor substrate, and the monitor circuit is a monitoring semiconductor circuit formed in advance on the semiconductor substrate. May be a feature. Alternatively, the monitoring means may monitor the stress by a load applied to the semiconductor substrate. Further, the apparatus may further include a sensor for detecting that the pushing member has come into contact with the semiconductor substrate, and the monitoring means starts monitoring when the contact is detected.

【0011】[0011]

【作用】補強基板を固定した状態で、半導体基板のみを
接着面に平行に押し出すことで半導体基板が補強基板か
ら剥離できる。その際、モニタリング手段により半導体
基板に生ずるストレスをモニタリングし、押し出し手段
の押し出し速度をコントロールすることにより、半導体
基板に過度なストレスが生じない範囲で剥離作業を行な
うことができる。
The semiconductor substrate can be separated from the reinforcing substrate by extruding only the semiconductor substrate in parallel with the bonding surface while the reinforcing substrate is fixed. At this time, the stress generated in the semiconductor substrate is monitored by the monitoring means, and the pushing speed of the pushing means is controlled, so that the peeling operation can be performed within a range in which no excessive stress occurs in the semiconductor substrate.

【0012】[0012]

【実施例】以下、図1から図4を用いて本発明の実施例
を説明する。図1から図4は本実施例の剥離装置の構成
およびその動作を示す図、図4はMMICの裏面プロセ
スを示す工程断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 1 to 4 are views showing the configuration and operation of the peeling apparatus of the present embodiment, and FIG. 4 is a process sectional view showing the back surface process of the MMIC.

【0013】図4において、半導体素子の形成等の表面
プロセスが終了したGaAs基板11にレジスト12を
塗布した上で(図4(a))、これを接着剤により石英
ガラスやシリコンからなる補強基板2にはりつけて補強
する(図4(b))。
In FIG. 4, a resist 12 is applied to a GaAs substrate 11 on which a surface process such as formation of a semiconductor element has been completed (FIG. 4A), and this is reinforced with a reinforcing substrate made of quartz glass or silicon with an adhesive. 2 to reinforce (FIG. 4B).

【0014】ここで使用する接着剤は80℃前後では溶
融せず、130℃前後で十分に軟化するものである。さ
らに、紫外線透過性を有し、VIAホール形成のエッチ
ング液に解けず、裏面のスパッタリングに絶え得る有機
性接着剤である。例えば、一般にエレクトロンワックス
と呼ばれているもの等を使用する。
The adhesive used here does not melt at about 80 ° C., but softens sufficiently at about 130 ° C. Further, it is an organic adhesive having an ultraviolet transmittance property, being insoluble in an etching solution for forming a via hole, and capable of stopping sputtering on the back surface. For example, a material generally called electron wax is used.

【0015】次にGaAs基板11の裏面を研磨して薄
層化した後(図4(c))、スパッタリングによりSi
2 膜14を形成し(図4(d))、さらにレジスト膜
15を塗布してパターニングを行う(図4(e))。こ
のレジストパターンをマスクとしてSiO2 膜14をエ
ッチングし、さらに、それをマスクとするエッチングに
よりVIAホール16を形成する(図4(f))。その
後レジスト15およびSiO2 膜14を除去し(図4
(g))、蒸着やメッキにより裏面金属膜17を形成す
る(図4(h))。
Next, after the back surface of the GaAs substrate 11 is polished to make it thinner (FIG. 4C), Si is formed by sputtering.
An O 2 film 14 is formed (FIG. 4D), and a resist film 15 is applied and patterned (FIG. 4E). The SiO 2 film 14 is etched using the resist pattern as a mask, and a via hole 16 is formed by etching using the SiO 2 film 14 as a mask (FIG. 4F). Thereafter, the resist 15 and the SiO 2 film 14 are removed (FIG. 4).
(G)), a back metal film 17 is formed by vapor deposition or plating (FIG. 4 (h)).

【0016】この半導体基板の表面に作られた半導体素
子を、後述するモニタ回路として使用する場合は、裏面
の工程において、モニタリングするときに必要となる端
子をパターニングした裏面金属膜17により形成し、こ
の端子とモニタ回路として使用する半導体素子とをVI
Aホール16を介して接続しておく必要がある。
When the semiconductor element formed on the surface of the semiconductor substrate is used as a monitor circuit to be described later, a terminal required for monitoring is formed by a patterned back surface metal film 17 in a process of the back surface, This terminal and a semiconductor element used as a monitor circuit are connected to VI
It is necessary to connect via the A-hole 16.

【0017】このような一連の裏面プロセスが終了した
後、ウエハ1を、剥離装置を用いて補強基板2より剥離
する。
After a series of back surface processes are completed, the wafer 1 is peeled from the reinforcing substrate 2 by using a peeling device.

【0018】図1は、剥離装置のシステム全体の構成を
示す。同図において、本実施例の剥離装置はウエハ固定
治具3、ウエハ押し出し棒41、電気特性測定用プロー
ブ5、コンピュータ63などからなる。なお、図1中の
点線で囲んだ所はウエハ固定治具3を上から見た図を示
している。
FIG. 1 shows the configuration of the entire system of the peeling apparatus. In the drawing, the peeling apparatus of this embodiment includes a wafer fixing jig 3, a wafer pushing rod 41, an electric characteristic measuring probe 5, a computer 63, and the like. Note that a portion surrounded by a dotted line in FIG. 1 is a view of the wafer fixing jig 3 as viewed from above.

【0019】ウエハ押し出し棒41は、モーター42に
よって駆動されるマニピュレータ43に固定され、この
コンピュータ63の制御のもと、ウエハ1を押し出す速
度を変えられるようになっている。電気特性測定プロー
ブ5は、ウエハ押し出し棒41に固定され、移動するウ
エハ1と同じように移動するものとなっている。このプ
ローブ5は、例えばウエハ1上に予めこの目的のために
形成されたモニタ回路にプロービングされている。この
モニタ回路は、ウエハ1に生ずるストレスの大きさによ
って、その電気特性が変化するようなものであればどの
ようなものでもよい。例えばFETなら、ウエハ1に加
えられるストレスの大きさによってそのしきい値電圧V
thが変化するので、それを利用することができる。
The wafer pushing rod 41 is fixed to a manipulator 43 driven by a motor 42, and is capable of changing the pushing speed of the wafer 1 under the control of the computer 63. The electric property measurement probe 5 is fixed to the wafer push rod 41 and moves in the same manner as the moving wafer 1. The probe 5 is, for example, probed on a monitor circuit formed on the wafer 1 in advance for this purpose. This monitor circuit may be of any type as long as its electrical characteristics change depending on the magnitude of the stress generated on the wafer 1. For example, in the case of an FET, its threshold voltage V depends on the magnitude of the stress applied to the wafer 1.
Since th changes, it can be used.

【0020】また、通常ウエハ上には、ウエハの複数箇
所またはチップ毎にTEG(Test Element
Group)が形成されているので、ここでは、この
TEGの中の回路をモニタ回路として使用する。
Normally, on a wafer, a TEG (Test Element) is provided for each of a plurality of portions or chips of the wafer.
In this case, the circuit in the TEG is used as a monitor circuit.

【0021】また、ストレスはウエハ1の全面にほぼ均
等に生じるので、モニタリングする位置は通常、ウエハ
1の中央部もしくは最後まで補強基板2と接着している
ウエハ押し出し棒41寄りの部分の一か所に設定され
る。もちろん、モニタリングを複数箇所で行っても良
い。そして、取り出した信号をアンプ61で増幅し、A
/D変換器62でA/D変換してコンピュータ63に送
る。
Further, since the stress is generated almost uniformly on the entire surface of the wafer 1, the monitoring position is usually one of the central part of the wafer 1 or the part near the wafer push rod 41 which is adhered to the reinforcing substrate 2 to the end. Is set in place. Of course, monitoring may be performed at a plurality of locations. Then, the extracted signal is amplified by the amplifier 61, and A
The data is A / D converted by the / D converter 62 and sent to the computer 63.

【0022】本装置は、接着のために用いているエレク
トロンワックス等を溶融させるためにホットプレート7
に乗せて130℃程度に加熱しながら用いるため、ウエ
ハ固定治具3は熱伝導率が小さく、ある程度の重さのあ
る例えば真鍮などの金属にニッケルメッキなどを施した
ものがよい。この治具3には補強基板2に合わせた形の
窪み31があり、この中に補強基板2がぴったり収まる
ようになっている。この窪み31の深さは、補強基板2
の厚さの0.6mmに対して、0.5mmとなってい
る。
This apparatus uses a hot plate 7 for melting electron wax and the like used for bonding.
Since the wafer fixing jig 3 is used while being heated to about 130 ° C., the wafer fixing jig 3 preferably has a low thermal conductivity and a certain weight, such as brass or the like, which is plated with nickel or the like. The jig 3 has a dent 31 shaped to match the reinforcing substrate 2 so that the reinforcing substrate 2 can be exactly fitted therein. The depth of the depression 31 is
Is 0.6 mm, which is 0.5 mm.

【0023】ウエハ1を押し出す部分は、ウエハ1のオ
リエンテーションフラットに当てて押し出すので、その
形状は四角柱の棒状のものでよく、材質は加熱されても
変形しないものであればよい。
Since the portion for pushing out the wafer 1 is pushed against the orientation flat of the wafer 1, the shape may be a square pole, and the material may be any material which does not deform even when heated.

【0024】ウエハ1を押し出す方向前方の、押し出さ
れたウエハ1が乗る部分は、剥離されたウエハ1が再び
張り付いてしまうのを防ぐために、治具3にスリット3
2が切ってあり、ウエハ1の下から空気が入るようにな
っている。
A portion on the front side of the wafer 1 on which the extruded wafer 1 rides is provided with a slit 3 in the jig 3 in order to prevent the peeled wafer 1 from sticking again.
2 is cut so that air can enter from under the wafer 1.

【0025】また図2乃至図3に第2の実施例を示し、
以下図に沿って説明する。
FIGS. 2 and 3 show a second embodiment.
This will be described below with reference to the drawings.

【0026】図2は第2の実施例の斜視図である。図3
は図3の中心線における断面図であり、図3(a)は押
し出し棒が半導体基板に接触する前の図であり、図3
(b)は押し出し棒が半導体基板に接触し、プローブを
モニタ回路に接続するときの図であり、図3(c)は押
し出し棒が半導体基板と接触した後、半導体基板を押し
出しているときの図である。
FIG. 2 is a perspective view of the second embodiment. FIG.
3 is a cross-sectional view taken along the center line in FIG. 3, and FIG. 3A is a view before the push rod comes into contact with the semiconductor substrate.
FIG. 3B is a diagram when the push rod is in contact with the semiconductor substrate and the probe is connected to the monitor circuit, and FIG. 3C is a diagram when the push rod is pushing the semiconductor substrate after coming into contact with the semiconductor substrate. FIG.

【0027】図4で説明した半導体基板(ウエハ1)に
張り付けてある補強基板2はウエハ固定治具3に設けら
れた窪み31に、ウエハ1のオリエンテーションフラッ
ト18が押し出し手段と当接するような向きで図2に示
すように固定される。この窪み31からその押し出し方
向外側にかけて、さらに凹部33が設けられ、補強基板
2の載置および取り出しを行い易くしている。また、こ
の窪み31の下部には加熱装置(図示せず)が備えら
れ、接着剤を約130℃に加熱する。
The reinforcing substrate 2 attached to the semiconductor substrate (wafer 1) described with reference to FIG. 4 is oriented in such a manner that the orientation flat 18 of the wafer 1 comes into contact with the pushing means in the recess 31 provided in the wafer fixing jig 3. Is fixed as shown in FIG. A recess 33 is further provided from the recess 31 to the outside in the pushing direction to facilitate placement and removal of the reinforcing substrate 2. A heating device (not shown) is provided below the depression 31 to heat the adhesive to about 130 ° C.

【0028】ウエハ押し出し棒41は、コンピュータ
(図示せず)により制御されるマニピュレータ(図示せ
ず)の駆動により、ウエハ固定治具3のテーブル上に設
けられたガイドレール44に沿って移動する。ウエハ押
し出し棒41には、ウエハ1のオリエンテーションフラ
ット(OF)18に当接するOFプッシャー部45とこ
れを囲むウエハプッシャー部46とが設けられている。
さらに、ウエハ押し出し棒41には、プローブ針51、
アーム52、上下動機構53より構成されるプローブ5
が取り付けられている。
The wafer push rod 41 moves along a guide rail 44 provided on a table of the wafer fixing jig 3 by driving a manipulator (not shown) controlled by a computer (not shown). The wafer push rod 41 is provided with an OF pusher portion 45 that contacts the orientation flat (OF) 18 of the wafer 1 and a wafer pusher portion 46 that surrounds the OF pusher portion 45.
Further, the probe needle 51,
Probe 5 composed of arm 52 and vertical movement mechanism 53
Is attached.

【0029】窪み31にはウエハ1のオリエンテーショ
ンフラット18のほぼ直下の位置に光開孔34がある。
この開孔を光が通過するようにLED81を上向きに設
置し、LED81からの光を検知するホトダイオード8
2を補強基板を挟んで下向きに、センサー支柱84に取
り付けられている。通常、補強基板2は石英板等の光透
過性の基板であり、ウエハ1は光を通さない。
An optical aperture 34 is provided in the depression 31 at a position substantially immediately below the orientation flat 18 of the wafer 1.
The LED 81 is installed upward so that light passes through the opening, and a photodiode 8 for detecting light from the LED 81 is provided.
2 is attached to the sensor support 84 so as to face downward with the reinforcing substrate therebetween. Usually, the reinforcing substrate 2 is a light transmissive substrate such as a quartz plate, and the wafer 1 does not transmit light.

【0030】ウエハ押し出し棒41がウエハ1と接触す
る前は、これら2つの間隙から漏れるLED81の光を
ホトダイオード82が感知している(図3(a))。ウ
エハ1に向かって移動するウエハ押し出し棒41とこの
ウエハ1とが接触すると、この間隙からの光が遮断さ
れ、これを検知して上下動機構53によりプローブ針5
1を下に降ろしてウエハ1上のモニタ回路に接続する
(図3(b))。この接続動作は、ウエハ押し出し棒4
1の移動中に行っても、また、移動を一度停止させた後
に行っても良い。その後、ウエハ1が補強基板2より剥
離するまで、プローブ5はウエハ1に生じるストレスを
測定しながらウエハ押し出し棒41、すなわちウエハ1
と共に移動する(図3(c))ように構成されている。
Before the wafer push rod 41 comes into contact with the wafer 1, the photodiode 82 senses the light of the LED 81 leaking from these two gaps (FIG. 3A). When the wafer push rod 41 moving toward the wafer 1 comes into contact with the wafer 1, the light from this gap is shut off, and this is detected, and the vertical movement mechanism 53 detects the probe needle 5.
1 is lowered and connected to the monitor circuit on the wafer 1 (FIG. 3B). This connection operation is performed by the wafer pushing rod 4
1 may be performed during the movement, or may be performed after the movement is once stopped. Thereafter, until the wafer 1 is separated from the reinforcing substrate 2, the probe 5 measures the stress generated on the wafer 1 while the wafer pushing rod 41, that is, the wafer 1
(FIG. 3C).

【0031】また、押し出されて補強基板から剥離され
たウエハ1は、ウエハ固定治具3のテーブルに固定され
たロッド35に乗る。ここで、モニタ回路の構成、制御
系の構成は前述した実施例と同様である。
The wafer 1 extruded and separated from the reinforcing substrate rides on a rod 35 fixed to a table of a wafer fixing jig 3. Here, the configuration of the monitor circuit and the configuration of the control system are the same as in the above-described embodiment.

【0032】次に実際の剥離作業について説明する。は
じめに、ウエハ1をウエハ固定治具3にセットする。そ
の際、補強基板2が治具3の凹み31に正しく収まるよ
うにする。
Next, the actual peeling operation will be described. First, the wafer 1 is set on the wafer fixing jig 3. At this time, the reinforcing substrate 2 is correctly set in the recess 31 of the jig 3.

【0033】上述したように、本装置の動作はコンピュ
ータ63によって制御される。コンピュータ63は、ウ
エハ1に生ずるストレスに対応した信号を取り込んで処
理する部分と、マニピュレータ43を駆動するモーター
42の回転速度を変えることによりウエハ押し出し棒4
1がウエハ1を押し出す速度を制御する部分とをもつ制
御プログラムを内蔵し、これを実行することにより剥離
動作が行われる。
As described above, the operation of the present apparatus is controlled by the computer 63. The computer 63 receives the signal corresponding to the stress generated in the wafer 1 and processes the signal, and changes the rotation speed of the motor 42 for driving the manipulator 43 to change the rotation speed of the wafer pushing rod 4.
1 has a built-in control program having a portion for controlling the speed at which the wafer 1 is extruded, and by executing this, a peeling operation is performed.

【0034】まず、適当な初速度でウエハ1を押し出
す。初速度は、十分に用心して10ミクロン/秒程度が
無難であろう。まず、10ミクロン押し出した後、ウエ
ハ1の電気特性を調べウエハ1に破壊限界を越えるスト
レスが掛かっているかどうかをチェックする。このウエ
ハ1の電気特性と破壊限界を越えるストレスとの関係
は、予備実験で求めておく必要がある。
First, the wafer 1 is extruded at an appropriate initial speed. The initial speed should be on the order of 10 microns / sec with great care. First, after extruding 10 μm, the electrical characteristics of the wafer 1 are examined to check whether a stress exceeding the breaking limit is applied to the wafer 1. The relationship between the electrical characteristics of the wafer 1 and the stress exceeding the breaking limit needs to be determined by preliminary experiments.

【0035】もし破壊限界を越えるストレスが掛かって
いなければ、ウエハ1を押し出す速度を例えば2倍の2
0ミクロン/秒に加速する。さらに10ミクロン押し出
した後、ウエハ1の電気特性を調べウエハ1に破壊限界
を越えるストレスが掛かっているかどうかをチェックし
て、もし破壊限界を越えるストレスが掛かっていなけれ
ば、ウエハ1を押し出す速度をさらに2倍の40ミクロ
ン/秒に加速する。ウエハ1に破壊限界を越えるストレ
スが掛かっていない限り、これを繰り返してウエハ1を
押し出す速度を加速してゆけばよい。もし、途中で破壊
限界を越えるストレスが掛かっていることが検出された
場合には押し出す速度を半分に減速する。
If a stress exceeding the breaking limit is not applied, the speed at which the wafer 1 is pushed out is doubled, for example, to 2 times.
Accelerate to 0 microns / sec. Further, after extruding 10 μm, the electrical characteristics of the wafer 1 are examined, and it is checked whether or not the stress exceeding the breaking limit is applied to the wafer 1. It accelerates twice to 40 microns / sec. Unless the stress exceeding the breaking limit is applied to the wafer 1, this may be repeated to accelerate the speed at which the wafer 1 is pushed out. If it is detected on the way that a stress exceeding the breaking limit is applied, the pushing speed is reduced to half.

【0036】このようにして、補強基板2を治具3に固
定した状態で、ストレスをチェックしつつウエハ1を押
し出すことにより、ウエハ1に損傷を与えることなくそ
のウエハ1を補強基板から剥離することができる。
In this manner, while the reinforcing substrate 2 is fixed to the jig 3, the wafer 1 is pushed out while checking the stress, and the wafer 1 is separated from the reinforcing substrate without damaging the wafer 1. be able to.

【0037】なお、上述したウエハ1を押し出す初速度
をどの程度にするか、何μm押し出した後にウエハ1の
電気特性を調べストレスをチェックするか、加速・減速
の度合いをどの程度にするか等はあくまでも一例であ
り、ウエハ1の大きさ、接着剤の種類その他の条件で最
適化しなければならない。
It should be noted that what is the initial speed of pushing the wafer 1 described above, how many μm is pushed out, the electrical characteristics of the wafer 1 are checked to check the stress, how much the acceleration / deceleration is, etc. This is merely an example, and the size of the wafer 1, the type of adhesive, and other conditions must be optimized.

【0038】また、ウエハ1上に形成されたモニタ用回
路によってウエハ1に生じるストレスをモニタリングす
るのではなく、ウエハ1の外部に備え付けたモニタ回路
によってウエハ1にに加える負荷をモニタリングしても
良い。例えば、OFプッシャー18のウエハ1との当接
部に取り付けたロードセル54によって、ウエハ1に加
える負荷の大きさを検知しても良い(図2)。
Further, instead of monitoring the stress generated on the wafer 1 by the monitoring circuit formed on the wafer 1, the load applied to the wafer 1 may be monitored by a monitor circuit provided outside the wafer 1. . For example, the magnitude of the load applied to the wafer 1 may be detected by the load cell 54 attached to the contact portion of the OF pusher 18 with the wafer 1 (FIG. 2).

【0039】[0039]

【発明の効果】以上説明したように本発明によれば、半
導体基板が接着された補強基板を固定する手段と、この
補強基板に接着されている半導体基板を接着面に平行に
押し出す機構と、半導体基板に生ずるストレスをモニタ
リングする手段とを備えた装置により、従来熟練した作
業者が手作業により行っていた、MMICのウエハプロ
セス終了後に補強基板からウエハを剥離する工程が自動
化できる。さらに、この装置を使用することにより同工
程での歩留まりを改善することができる。
As described above, according to the present invention, there are provided means for fixing a reinforcing substrate to which a semiconductor substrate is bonded, a mechanism for pushing the semiconductor substrate bonded to the reinforcing substrate parallel to the bonding surface, The apparatus provided with a means for monitoring the stress generated in the semiconductor substrate can automate the step of peeling the wafer from the reinforcing substrate after the completion of the MMIC wafer process, which has been conventionally performed manually by a skilled operator. Further, by using this apparatus, the yield in the same step can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示す半導体基板の剥離装
置のシステム構成図およびウエハ固定治具3の平面図。
FIG. 1 is a system configuration diagram of a semiconductor substrate peeling apparatus and a plan view of a wafer fixing jig 3 showing a first embodiment of the present invention.

【図2】本発明の第2実施例を示す半導体基板の剥離装
置の概略図。
FIG. 2 is a schematic view of a semiconductor substrate peeling apparatus according to a second embodiment of the present invention.

【図3】本発明の第2実施例を示す半導体基板の剥離装
置の動作を示す断面図。
FIG. 3 is a sectional view showing the operation of a semiconductor substrate peeling apparatus according to a second embodiment of the present invention.

【図4】MMICの裏面プロセスを示す工程断面図。FIG. 4 is a process cross-sectional view showing a back surface process of the MMIC.

【符号の説明】[Explanation of symbols]

1…ウエハ(半導体基板)、18…オリエンテーション
フラット、2…補強基板、3…ウエハ固定治具、31…
補強基板固定用の窪み、32…スリット、33…補強基
板取り出し用の凹部、34…光開孔、35…ロッド、4
1…ウエハ押し出し棒、42…モーター、43…マニピ
ュレータ、44…ガイドレール、45…OFプッシャ
ー、46…ウエハプッシャー、5…電気特性測定用プロ
ーブ、51…プローブ針、52…アーム、53…上下動
機構、54…ロードセル、61…アンプ、62…A/D
変換器、63…コンピュータ、7…ホットプレート、8
1…LED、82…ホトダイオード。
DESCRIPTION OF SYMBOLS 1 ... Wafer (semiconductor substrate), 18 ... Orientation flat, 2 ... Reinforcement board, 3 ... Wafer fixing jig, 31 ...
Recesses for fixing the reinforcing substrate, 32 slits, 33 concave portions for taking out the reinforcing substrate, 34 light opening holes, 35 rods, 4
DESCRIPTION OF SYMBOLS 1 ... Wafer push rod, 42 ... Motor, 43 ... Manipulator, 44 ... Guide rail, 45 ... OF pusher, 46 ... Wafer pusher, 5 ... Probe for electric characteristic measurement, 51 ... Probe needle, 52 ... Arm, 53 ... Vertical movement Mechanism, 54: Load cell, 61: Amplifier, 62: A / D
Transducer, 63 ... Computer, 7 ... Hot plate, 8
1 ... LED, 82 ... Photodiode.

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板が接着剤により接着されてい
る補強基板を固定する固定手段と、 前記半導体基板を接着面に略平行な押し出し方向に押し
出して前記補強基板より剥離する押し出し手段と、 前記半導体基板に生じるストレスをモニタリングするモ
ニタ手段と、 前記モニタ手段からの信号により、前記押し出し手段の
移動を制御する制御手段とを備えることを特徴とする半
導体基板の剥離装置。
1. A fixing means for fixing a reinforcing substrate to which a semiconductor substrate is adhered by an adhesive; an extruding means for extruding the semiconductor substrate in an extrusion direction substantially parallel to an adhesive surface and peeling the semiconductor substrate from the reinforcing substrate; A peeling device for a semiconductor substrate, comprising: monitoring means for monitoring stress generated in a semiconductor substrate; and control means for controlling movement of the pushing means in accordance with a signal from the monitoring means.
【請求項2】 前記押し出し手段は、前記半導体基板の
端面に当接し、接着面に略平行に移動する押し出し部材
と、前記押し出し部材を移動させる駆動手段とを有し、 前記制御手段は、前記駆動手段の駆動を制御することを
特徴とする請求項1記載の半導体基板の剥離装置。
2. The extruding means includes: an extruding member that abuts on an end surface of the semiconductor substrate and moves substantially parallel to an adhesive surface; and a driving unit that moves the extruding member. 2. The apparatus according to claim 1, wherein the driving of the driving means is controlled.
【請求項3】 前記モニタ手段は前記半導体基板の上に
あるモニタ回路の電気特性の変化により前記ストレスを
モニタリングし、 前記モニタ回路は、前記半導体基板にあらかじめ形成さ
れているモニタ用半導体回路であることを特徴とする請
求項1記載の半導体基板の剥離装置。
3. The monitoring means monitors the stress by a change in electrical characteristics of a monitor circuit on the semiconductor substrate, and the monitor circuit is a monitoring semiconductor circuit formed in advance on the semiconductor substrate. The apparatus for stripping a semiconductor substrate according to claim 1, wherein:
【請求項4】 前記モニタ手段は前記半導体基板に加え
る負荷により前記ストレスをモニタリングすることを特
徴とする請求項1記載の半導体基板の剥離装置。
4. The apparatus according to claim 1, wherein the monitoring means monitors the stress by a load applied to the semiconductor substrate.
【請求項5】 前記押し出し部材が前記半導体基板と接
触したことを検知するセンサーをさらに備え、前記モニ
タ手段は当該接触が検知されたときにモニタリングを開
始することを特徴とする請求項1記載の半導体基板の剥
離装置。
5. The apparatus according to claim 1, further comprising a sensor for detecting that the extruding member comes into contact with the semiconductor substrate, and wherein the monitor starts monitoring when the contact is detected. Semiconductor substrate peeling device.
JP10668592A 1991-04-26 1992-04-24 Semiconductor substrate peeling device Expired - Lifetime JP3191827B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10668592A JP3191827B2 (en) 1991-04-26 1992-04-24 Semiconductor substrate peeling device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-96900 1991-04-26
JP9690091 1991-04-26
JP10668592A JP3191827B2 (en) 1991-04-26 1992-04-24 Semiconductor substrate peeling device

Publications (2)

Publication Number Publication Date
JPH05136016A JPH05136016A (en) 1993-06-01
JP3191827B2 true JP3191827B2 (en) 2001-07-23

Family

ID=26438058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10668592A Expired - Lifetime JP3191827B2 (en) 1991-04-26 1992-04-24 Semiconductor substrate peeling device

Country Status (1)

Country Link
JP (1) JP3191827B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6030188B1 (en) * 2015-05-29 2016-11-24 株式会社サンヤマト Partition material, frame and shelf with frame attached

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4102040B2 (en) 2001-07-31 2008-06-18 信越半導体株式会社 SOI wafer manufacturing method and wafer separation jig
JP2006049800A (en) * 2004-03-10 2006-02-16 Seiko Epson Corp Thin film device feeder, manufacturing method thereof, transfer method, manufacturing method of semiconductor device, and electronic machine
DE102009018156A1 (en) * 2009-04-21 2010-11-18 Ev Group Gmbh Apparatus and method for separating a substrate from a carrier substrate
JP5913053B2 (en) 2011-12-08 2016-04-27 東京エレクトロン株式会社 Peeling apparatus, peeling system, peeling method, program, and computer storage medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6030188B1 (en) * 2015-05-29 2016-11-24 株式会社サンヤマト Partition material, frame and shelf with frame attached

Also Published As

Publication number Publication date
JPH05136016A (en) 1993-06-01

Similar Documents

Publication Publication Date Title
US5240546A (en) Apparatus for peeling semiconductor substrate
US6162701A (en) Semiconductor device and method for making same
US6608370B1 (en) Semiconductor wafer having a thin die and tethers and methods of making the same
US20050207695A1 (en) Semiconductor device and method for manufacturing the same
US6709878B2 (en) Electronic device workpieces, methods of semiconductor processing and methods of sensing temperature of an electronic device workpiece
US5525549A (en) Method for producing an acceleration sensor
US5256598A (en) Shrink accommodating lead frame
US20050093172A1 (en) Electronic circuit device, and method and apparatus for manufacturing the same
US5164336A (en) Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method
JP3744927B2 (en) Method for manufacturing encapsulated electronic components, in particular integrated circuits
EP0558795A1 (en) Method for producing semiconductor chips
JPH11109184A (en) Optical device mounting base and optical module
KR940002981A (en) Semiconductor Package Structure and Manufacturing Method
KR20100017103A (en) Method and apparatus for singulated die testing
JP3191827B2 (en) Semiconductor substrate peeling device
US5457072A (en) Process for dicing a semiconductor wafer having a plated heat sink using a temporary substrate
EP1336986B1 (en) Method of separating a thin semiconductor die from a wafer
WO2003095357A2 (en) On-wafer packaging for rf-mems
JPH06151946A (en) Semiconductor photodetecting element and manufacture thereof
JP2994356B1 (en) Wafer surface protection tape peeling device
US4499659A (en) Semiconductor structures and manufacturing methods
KR20020025695A (en) Semiconductor device mounted on thin package and manufacturing method thereof
JP2000183025A (en) Manufacture of semiconductor device
US4815208A (en) Method of joining substrates for planar electrical interconnections of hybrid circuits
EP0306890A1 (en) A semiconductor module having active devices disposed in substrate cavities

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

EXPY Cancellation because of completion of term