JP3189252B2 - 画像データエンコーダおよびデコーダ - Google Patents
画像データエンコーダおよびデコーダInfo
- Publication number
- JP3189252B2 JP3189252B2 JP20979291A JP20979291A JP3189252B2 JP 3189252 B2 JP3189252 B2 JP 3189252B2 JP 20979291 A JP20979291 A JP 20979291A JP 20979291 A JP20979291 A JP 20979291A JP 3189252 B2 JP3189252 B2 JP 3189252B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- picture
- difference
- dct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、画像データを例えばコ
ンパクトディスクなどに記録、再生する場合に用いて好
適な画像データデコーダおよびエンコーダに関する。
ンパクトディスクなどに記録、再生する場合に用いて好
適な画像データデコーダおよびエンコーダに関する。
【０００２】
【従来の技術】動画像データを例えばコンパクトディス
クなどに記録する場合、時間軸方向の冗長度を落すため
に異なるピクチャ間の差分を取り、また、空間軸方向の
冗長度を落すため、ＤＣＴ（離散コサイン変換）処理と
ＶＬＣ（可変長符号化）処理を行うようにしている。フ
レーム間の差分を取るようにすると、もとの画像データ
を復号するために予めリファレンスデータが復号されて
いる必要があるため、いわゆるＰピクチャ（前方予測符
号化ピクチャ）やＢピクチャ（両方向予測符号化ピクチ
ャ）だけでなく、所定の間隔で１枚のピクチャの範囲内
において処理されたＩピクチャ（イントラ符号化ピクチ
ャ）を配置するようにしている。これにより、例えばサ
ーチを行うような場合においては、Ｉピクチャを探し出
して再生するようにしている。
クなどに記録する場合、時間軸方向の冗長度を落すため
に異なるピクチャ間の差分を取り、また、空間軸方向の
冗長度を落すため、ＤＣＴ（離散コサイン変換）処理と
ＶＬＣ（可変長符号化）処理を行うようにしている。フ
レーム間の差分を取るようにすると、もとの画像データ
を復号するために予めリファレンスデータが復号されて
いる必要があるため、いわゆるＰピクチャ（前方予測符
号化ピクチャ）やＢピクチャ（両方向予測符号化ピクチ
ャ）だけでなく、所定の間隔で１枚のピクチャの範囲内
において処理されたＩピクチャ（イントラ符号化ピクチ
ャ）を配置するようにしている。これにより、例えばサ
ーチを行うような場合においては、Ｉピクチャを探し出
して再生するようにしている。
【０００３】
【発明が解決しようとする課題】従来のＩピクチャは、
このようにＤＣＴとＶＬＣ処理による画像圧縮のみが行
われているため、充分に画像データを圧縮することが困
難になる課題があった。特にＤＣＴによる圧縮方法は、
エッジや点など、輝度の変化が急激な部分において画質
が劣化する課題がある。そこで、これを改善するため
に、その部分における割当て情報量を多くすると、結
局、画像データを充分圧縮することができなくなってし
まう。
このようにＤＣＴとＶＬＣ処理による画像圧縮のみが行
われているため、充分に画像データを圧縮することが困
難になる課題があった。特にＤＣＴによる圧縮方法は、
エッジや点など、輝度の変化が急激な部分において画質
が劣化する課題がある。そこで、これを改善するため
に、その部分における割当て情報量を多くすると、結
局、画像データを充分圧縮することができなくなってし
まう。
【０００４】本発明はこのような状況に鑑みてなされた
ものであり、Ｉピクチャにおいても画像データを圧縮す
ることができるようにするものである。
ものであり、Ｉピクチャにおいても画像データを圧縮す
ることができるようにするものである。
【０００５】
【課題を解決するための手段】本発明の画像データエン
コーダは、１枚のピクチャの所定領域について、同一ピ
クチャの範囲内でパターンマッチングを行うパターンマ
ッチング手段と、パターンマッチングにより選択された
領域のデータと、所定領域のデータとの差分を演算する
演算手段と、差分の大きさに応じて、演算手段により演
算した結果得られた差分データを使うか否かを判定する
判定手段と、判定手段による判手結果に応じて、差分デ
ータまたは所定領域のデータの一方をＤＣＴ処理するＤ
ＣＴ手段と、ＤＣＴ手段によりＤＣＴ処理されたデータ
を符号化する符号化手段とを備えることを特徴とする。
コーダは、１枚のピクチャの所定領域について、同一ピ
クチャの範囲内でパターンマッチングを行うパターンマ
ッチング手段と、パターンマッチングにより選択された
領域のデータと、所定領域のデータとの差分を演算する
演算手段と、差分の大きさに応じて、演算手段により演
算した結果得られた差分データを使うか否かを判定する
判定手段と、判定手段による判手結果に応じて、差分デ
ータまたは所定領域のデータの一方をＤＣＴ処理するＤ
ＣＴ手段と、ＤＣＴ手段によりＤＣＴ処理されたデータ
を符号化する符号化手段とを備えることを特徴とする。
【０００６】前記画像データエンコーダは、同一ピクチ
ャ内で、パターンマッチングに伴う差分に基づいて符号
化が行われたかどうかを示す情報を符号化画像データに
付加する付加手段をさらに含むことができる。
ャ内で、パターンマッチングに伴う差分に基づいて符号
化が行われたかどうかを示す情報を符号化画像データに
付加する付加手段をさらに含むことができる。
【０００７】本発明の画像データデコーダは、１枚のピ
クチャの所定領域のデータと同一ピクチャの他の領域の
データとの間でパターンマッチングを行い、それらの差
分の大きさに応じて選択された当該差分データまたは所
定領域のデータの一方をＤＣＴ処理し、当該ＤＣＴ処理
されたデータを符号化して生成された符号化画像データ
を復号する復号手段と、復号されたデータを逆ＤＣＴ処
理する逆ＤＣＴ手段と、リファレンスとなる所定領域に
対応するデータと、逆ＤＣＴ処理された差分データを加
算する加算手段とを備えることを特徴とする。
クチャの所定領域のデータと同一ピクチャの他の領域の
データとの間でパターンマッチングを行い、それらの差
分の大きさに応じて選択された当該差分データまたは所
定領域のデータの一方をＤＣＴ処理し、当該ＤＣＴ処理
されたデータを符号化して生成された符号化画像データ
を復号する復号手段と、復号されたデータを逆ＤＣＴ処
理する逆ＤＣＴ手段と、リファレンスとなる所定領域に
対応するデータと、逆ＤＣＴ処理された差分データを加
算する加算手段とを備えることを特徴とする。
【０００８】
【０００９】
【作用】本発明の画像データエンコーダにおいては、１
枚のピクチャの画像データをブロックに区分し、そのピ
クチャの範囲内でそのブロックのデータのパターンマッ
チングを行う。そのブロックとマッチするパターンが存
在するとき、そのパターンとの差分が演算され、その差
分データがＤＣＴ処理される。従って、Ｉピクチャにお
いても画像データを圧縮することができる。
枚のピクチャの画像データをブロックに区分し、そのピ
クチャの範囲内でそのブロックのデータのパターンマッ
チングを行う。そのブロックとマッチするパターンが存
在するとき、そのパターンとの差分が演算され、その差
分データがＤＣＴ処理される。従って、Ｉピクチャにお
いても画像データを圧縮することができる。
【００１０】また、本発明の画像データデコーダにおい
ては、１枚のピクチャの所定領域のデータと同一ピクチ
ャの他の領域のデータとの間でパターンマッチングが行
われ、その差分をＤＣＴ処理して生成された符号化画像
データが逆ＤＣＴ処理され、リファレンスとなる所定領
域に対応するデータが加算される。従って、より少ない
データ量を復号して良好な画質を確保することが可能に
なる。
ては、１枚のピクチャの所定領域のデータと同一ピクチ
ャの他の領域のデータとの間でパターンマッチングが行
われ、その差分をＤＣＴ処理して生成された符号化画像
データが逆ＤＣＴ処理され、リファレンスとなる所定領
域に対応するデータが加算される。従って、より少ない
データ量を復号して良好な画質を確保することが可能に
なる。
【００１１】
【実施例】図１は、本発明の画像データエンコーダの一
実施例の構成を示している。伝送されるべき画像データ
はフレームメモリ１に供給され、記憶される。パターン
マッチング検出回路１７は、このフレームメモリ１に記
憶された画像データをブロックに区分し、各ブロックご
とにフレームメモリ１に記憶されたデータの範囲内にお
いてパターンマッチングを行う。そして、そのブロック
と最もマッチする所定の範囲のデータのマッチング位置
（ＤA）を検出する。また、異なるフレーム間におい
て、動きベクトル（ＶB）を求める。マッチング位置ま
たは動きベクトルは、スイッチ１８によりその一方が選
択され、アドレス生成器１９に供給されるようになされ
ている。アドレス生成器１９は、入力されたマッチング
位置または動きベクトルに対応するアドレスを発生し、
フレームメモリ１２または１３に供給する。これによ
り、フレームメモリ１２，１３の読出しアドレスが指定
されることになる。アドレス発生器１９はまた書込みア
ドレスも発生する。
実施例の構成を示している。伝送されるべき画像データ
はフレームメモリ１に供給され、記憶される。パターン
マッチング検出回路１７は、このフレームメモリ１に記
憶された画像データをブロックに区分し、各ブロックご
とにフレームメモリ１に記憶されたデータの範囲内にお
いてパターンマッチングを行う。そして、そのブロック
と最もマッチする所定の範囲のデータのマッチング位置
（ＤA）を検出する。また、異なるフレーム間におい
て、動きベクトル（ＶB）を求める。マッチング位置ま
たは動きベクトルは、スイッチ１８によりその一方が選
択され、アドレス生成器１９に供給されるようになされ
ている。アドレス生成器１９は、入力されたマッチング
位置または動きベクトルに対応するアドレスを発生し、
フレームメモリ１２または１３に供給する。これによ
り、フレームメモリ１２，１３の読出しアドレスが指定
されることになる。アドレス発生器１９はまた書込みア
ドレスも発生する。
【００１２】一方、フレームメモリ１に書き込まれたデ
ータのうち、所定のフレーム（カレントフレーム）のデ
ータは、スイッチ３を介してＤＣＴ回路４に供給され、
ＤＣＴ処理されるようになされている。そして、ＤＣＴ
回路４の出力は量子化回路５に供給され、量子化される
ようになされている。また、量子化回路５の出力がさら
にＶＬＣおよび多重化器７に供給され、ＶＬＣ処理およ
び多重化処理がなされるようになっている。
ータのうち、所定のフレーム（カレントフレーム）のデ
ータは、スイッチ３を介してＤＣＴ回路４に供給され、
ＤＣＴ処理されるようになされている。そして、ＤＣＴ
回路４の出力は量子化回路５に供給され、量子化される
ようになされている。また、量子化回路５の出力がさら
にＶＬＣおよび多重化器７に供給され、ＶＬＣ処理およ
び多重化処理がなされるようになっている。
【００１３】量子化回路５の出力は逆量子化回路８に供
給され、逆量子化された後、さらに逆ＤＣＴ回路９に供
給されて逆ＤＣＴ処理されるようになされている。そし
て、逆ＤＣＴ回路９の出力がスイッチ１０，１１を介し
てフレームメモリ１２または１３に供給され、書き込ま
れるようになされている。フレームメモリ１２または１
３より読み出されたデータは、スイッチ１４を介して減
算回路２に供給され、フレームメモリ１より出力された
データと逆極性で加算（減算）されるようになされてい
る。そして、減算回路２の出力がスイッチ３を介してＤ
ＣＴ回路４に供給されるようになされている。スイッチ
１４より出力されたデータは、ディレイ回路１５により
所定の時間遅延された後、加算回路１６に供給され、逆
ＤＣＴ回路９より出力されたデータと加算され、スイッ
チ１０，１１を介してフレームメモリ１２または１３に
供給され、記憶されるようになされている。ディレイ回
路１５の遅延時間は、減算回路２、ＤＣＴ回路４、量子
化回路５、逆量子化回路８、逆ＤＣＴ回路９の処理時間
に対応する時間に設定されている。
給され、逆量子化された後、さらに逆ＤＣＴ回路９に供
給されて逆ＤＣＴ処理されるようになされている。そし
て、逆ＤＣＴ回路９の出力がスイッチ１０，１１を介し
てフレームメモリ１２または１３に供給され、書き込ま
れるようになされている。フレームメモリ１２または１
３より読み出されたデータは、スイッチ１４を介して減
算回路２に供給され、フレームメモリ１より出力された
データと逆極性で加算（減算）されるようになされてい
る。そして、減算回路２の出力がスイッチ３を介してＤ
ＣＴ回路４に供給されるようになされている。スイッチ
１４より出力されたデータは、ディレイ回路１５により
所定の時間遅延された後、加算回路１６に供給され、逆
ＤＣＴ回路９より出力されたデータと加算され、スイッ
チ１０，１１を介してフレームメモリ１２または１３に
供給され、記憶されるようになされている。ディレイ回
路１５の遅延時間は、減算回路２、ＤＣＴ回路４、量子
化回路５、逆量子化回路８、逆ＤＣＴ回路９の処理時間
に対応する時間に設定されている。
【００１４】パターンマッチング検出回路１７は、例え
ば図２に示すように構成されている。即ち、フレームメ
モリ１より供給された画像データはスイッチ３１を介し
てフレームメモリ３２または３３に供給され、記憶され
るようになされている。そして、フレームメモリ３２ま
たは３３より読み出されたデータがスイッチ３４または
３５を介してブロックマッチング検出器３６に供給され
るようになされている。スイッチ３４はカレントブロッ
クデータを選択するものであり、スイッチ３５はサーチ
ウインドウデータを選択するものである。ブロックマッ
チング検出器３６には、図示せぬ回路からサーチウイン
ドウの範囲の指定が入力される。ブロックマッチング検
出器３６は、動きベクトルまたはマッチング位置を検出
し、スイッチ１８およびＶＬＣ多重化器７に供給するよ
うになされている。また、カレントブロックとリファレ
ンスブロックとの差分データがコントローラ６に供給さ
れるようになされている。コントローラ６は各スイッチ
を切り換えるとともに、量子化器５および逆量子化器８
のステップサイズを設定するようになっている。
ば図２に示すように構成されている。即ち、フレームメ
モリ１より供給された画像データはスイッチ３１を介し
てフレームメモリ３２または３３に供給され、記憶され
るようになされている。そして、フレームメモリ３２ま
たは３３より読み出されたデータがスイッチ３４または
３５を介してブロックマッチング検出器３６に供給され
るようになされている。スイッチ３４はカレントブロッ
クデータを選択するものであり、スイッチ３５はサーチ
ウインドウデータを選択するものである。ブロックマッ
チング検出器３６には、図示せぬ回路からサーチウイン
ドウの範囲の指定が入力される。ブロックマッチング検
出器３６は、動きベクトルまたはマッチング位置を検出
し、スイッチ１８およびＶＬＣ多重化器７に供給するよ
うになされている。また、カレントブロックとリファレ
ンスブロックとの差分データがコントローラ６に供給さ
れるようになされている。コントローラ６は各スイッチ
を切り換えるとともに、量子化器５および逆量子化器８
のステップサイズを設定するようになっている。
【００１５】次に、その動作について説明する。いま、
図３に示すように、ＩピクチャＩ0とＰピクチャＰ1が順
次フレームメモリ１に供給され、記憶されたとする。こ
の画像データはさらにスイッチ３１を介してパターンマ
ッチング検出回路１７のフレームメモリ３２と３３にそ
れぞれ供給され、記憶される。最初に、フレーム内マッ
チング位置（ＤA）を求める動作について説明すると、
このときスイッチ３４と３５はコントローラ６によりい
ずれもフレームメモリ３２側に切り換えられる。ブロッ
クマッチング検出器３６は図４に示すように、カレント
ブロックより時間的に前のエリアをサーチエリアとし
て、その範囲内においてカレントブロックと最もマッチ
する範囲（データ量が最も小さくなる範囲）を検索す
る。そして、その範囲が求められたとき、その位置をマ
ッチング位置ＤAとして検出する。このようにして、フ
レームメモリ３２に記憶されたＩピクチャＩ0のマッチ
ング位置が順次検出されることになる。
図３に示すように、ＩピクチャＩ0とＰピクチャＰ1が順
次フレームメモリ１に供給され、記憶されたとする。こ
の画像データはさらにスイッチ３１を介してパターンマ
ッチング検出回路１７のフレームメモリ３２と３３にそ
れぞれ供給され、記憶される。最初に、フレーム内マッ
チング位置（ＤA）を求める動作について説明すると、
このときスイッチ３４と３５はコントローラ６によりい
ずれもフレームメモリ３２側に切り換えられる。ブロッ
クマッチング検出器３６は図４に示すように、カレント
ブロックより時間的に前のエリアをサーチエリアとし
て、その範囲内においてカレントブロックと最もマッチ
する範囲（データ量が最も小さくなる範囲）を検索す
る。そして、その範囲が求められたとき、その位置をマ
ッチング位置ＤAとして検出する。このようにして、フ
レームメモリ３２に記憶されたＩピクチャＩ0のマッチ
ング位置が順次検出されることになる。
【００１６】次に、ＰピクチャＰ1のフレーム間動きベ
クトルを求める動作について説明する。このときスイッ
チ３４はフレームメモリ３３側に切り換えられ、スイッ
チ３５はフレームメモリ３２側に切り換えられる。そし
て、ブロックマッチング検出器３６は図５に示すよう
に、カレントブロックを中心とする所定の範囲（この範
囲は時間的に前の範囲のみならず、時間的に後の範囲も
含まれている）をサーチエリアとして、カレントブロッ
クのデータに最もマッチする範囲のデータを検索する。
そして、その検出結果に対応して動きベクトルＶBを検
出する。このようにして、ＰピクチャＰ1の動きベクト
ルが順次検出されることになる。
クトルを求める動作について説明する。このときスイッ
チ３４はフレームメモリ３３側に切り換えられ、スイッ
チ３５はフレームメモリ３２側に切り換えられる。そし
て、ブロックマッチング検出器３６は図５に示すよう
に、カレントブロックを中心とする所定の範囲（この範
囲は時間的に前の範囲のみならず、時間的に後の範囲も
含まれている）をサーチエリアとして、カレントブロッ
クのデータに最もマッチする範囲のデータを検索する。
そして、その検出結果に対応して動きベクトルＶBを検
出する。このようにして、ＰピクチャＰ1の動きベクト
ルが順次検出されることになる。
【００１７】Ｉピクチャを処理する場合、図１に示す画
像データエンコーダは次のように動作する。即ち、フレ
ームメモリ１より読み出されたＩピクチャのデータは、
スイッチ３を介してＤＣＴ回路４に供給され、ＤＣＴ処
理される。ＤＣＴ処理されたデータはさらに量子化回路
５に供給され、量子化された後、ＶＬＣおよび多重化器
７に供給され、可変長符号化される。また、ＶＬＣおよ
び多重化器７には、パターンマッチング検出回路１７よ
り上記したマッチング位置や動きベクトルが供給され、
さらに量子化パラメータ、Ｉピクチャ、Ｐピクチャなど
のモード情報（識別コード）などが供給される。これら
のデータは多重化されてビットストリームとして図示せ
ぬコンパクトディスクなどに供給され、記録されること
になる。
像データエンコーダは次のように動作する。即ち、フレ
ームメモリ１より読み出されたＩピクチャのデータは、
スイッチ３を介してＤＣＴ回路４に供給され、ＤＣＴ処
理される。ＤＣＴ処理されたデータはさらに量子化回路
５に供給され、量子化された後、ＶＬＣおよび多重化器
７に供給され、可変長符号化される。また、ＶＬＣおよ
び多重化器７には、パターンマッチング検出回路１７よ
り上記したマッチング位置や動きベクトルが供給され、
さらに量子化パラメータ、Ｉピクチャ、Ｐピクチャなど
のモード情報（識別コード）などが供給される。これら
のデータは多重化されてビットストリームとして図示せ
ぬコンパクトディスクなどに供給され、記録されること
になる。
【００１８】量子化回路５により量子化されたデータ
は、逆量子化回路８により逆量子化され、さらに逆ＤＣ
Ｔ回路９により逆ＤＣＴ処理され、局部的に復号され
る。そして、この復号されたデータがスイッチ１０，１
１を介してフレームメモリ１２に記憶される。
は、逆量子化回路８により逆量子化され、さらに逆ＤＣ
Ｔ回路９により逆ＤＣＴ処理され、局部的に復号され
る。そして、この復号されたデータがスイッチ１０，１
１を介してフレームメモリ１２に記憶される。
【００１９】以上のデータの流れは、フレーム内差分の
処理が行われない場合のものである。フレーム内差分の
処理を行うか否かは、ブロックマッチング検出器３６よ
り供給される差分データからコントローラ６が判断す
る。
処理が行われない場合のものである。フレーム内差分の
処理を行うか否かは、ブロックマッチング検出器３６よ
り供給される差分データからコントローラ６が判断す
る。
【００２０】次に、フレーム内符号化する場合の動作に
ついて説明する。この場合、フレームメモリ１２に記憶
されたピクチャと同一のピクチャのカレントブロックが
フレームメモリ１から読み出され、加算回路２に供給さ
れる。そして、このときアドレス生成器１９はスイッチ
１８を介してパターンマッチング検出回路１７が出力す
るマッチング位置のデータの供給を受け、このマッチン
グ位置に対応するアドレスを発生して、そのアドレスの
データをフレームメモリ１２から読み出させ、スイッチ
１４を介して減算回路２に供給させる。減算回路２は、
フレームメモリ１より供給されたカレントブロックのデ
ータからフレームメモリ１２より読み出されたリファレ
ンスデータを減算する。減算回路２の出力は、スイッチ
３を介してＤＣＴ回路４に供給され、ＤＣＴ処理された
後、量子化回路５において量子化される。さらに、ＶＬ
Ｃおよび多重化器７において処理された後、出力される
ことになる。
ついて説明する。この場合、フレームメモリ１２に記憶
されたピクチャと同一のピクチャのカレントブロックが
フレームメモリ１から読み出され、加算回路２に供給さ
れる。そして、このときアドレス生成器１９はスイッチ
１８を介してパターンマッチング検出回路１７が出力す
るマッチング位置のデータの供給を受け、このマッチン
グ位置に対応するアドレスを発生して、そのアドレスの
データをフレームメモリ１２から読み出させ、スイッチ
１４を介して減算回路２に供給させる。減算回路２は、
フレームメモリ１より供給されたカレントブロックのデ
ータからフレームメモリ１２より読み出されたリファレ
ンスデータを減算する。減算回路２の出力は、スイッチ
３を介してＤＣＴ回路４に供給され、ＤＣＴ処理された
後、量子化回路５において量子化される。さらに、ＶＬ
Ｃおよび多重化器７において処理された後、出力される
ことになる。
【００２１】そして、量子化回路５より出力されたデー
タは逆量子化回路８において逆量子化され、さらに逆Ｄ
ＣＴ回路９において逆ＤＣＴ処理されて加算回路１６に
供給される。フレームメモリ１２より読み出されたリフ
ァレンスデータは、ディレイ回路１５により所定の時間
遅延された後、加算回路１６に供給され、逆ＤＣＴ回路
９より供給されたデータと加算される。これにより、復
号されたカレントブロックのデータがスイッチ１０，１
１を介してフレームメモリ１２に供給され、記憶される
ことになる。
タは逆量子化回路８において逆量子化され、さらに逆Ｄ
ＣＴ回路９において逆ＤＣＴ処理されて加算回路１６に
供給される。フレームメモリ１２より読み出されたリフ
ァレンスデータは、ディレイ回路１５により所定の時間
遅延された後、加算回路１６に供給され、逆ＤＣＴ回路
９より供給されたデータと加算される。これにより、復
号されたカレントブロックのデータがスイッチ１０，１
１を介してフレームメモリ１２に供給され、記憶される
ことになる。
【００２２】以下、同様の動作が繰り返されて、Ｉピク
チャのデータはフレーム内処理されたブロックとフレー
ム内処理されないブロックとが混在するデータとなる。
チャのデータはフレーム内処理されたブロックとフレー
ム内処理されないブロックとが混在するデータとなる。
【００２３】次に、Ｐピクチャをエンコードする場合の
動作について説明する。フレームメモリ１より読み出さ
れたＰピクチャの所定のブロックのデータは、減算回路
２に供給される。このとき、アドレス生成器１９にはス
イッチ１８を介してパターンマッチング検出回路１７よ
り動きベクトルが供給されている。アドレス生成器１９
はこの動きベクトルに対応するアドレスを発生し、フレ
ームメモリ１２から動きベクトルに対応するリファレン
スデータを読み出させる。このフレームメモリ１２より
読み出されたリファレンスデータは、スイッチ１４を介
して減算回路２に供給され、フレームメモリ１から供給
されたカレントブロックデータから減算される。減算回
路２の出力は、スイッチ３を介してＤＣＴ回路４に供給
され、ＤＣＴ処理された後、量子化回路５において量子
化され、さらにＶＬＣおよび多重化器７において処理さ
れて出力される。
動作について説明する。フレームメモリ１より読み出さ
れたＰピクチャの所定のブロックのデータは、減算回路
２に供給される。このとき、アドレス生成器１９にはス
イッチ１８を介してパターンマッチング検出回路１７よ
り動きベクトルが供給されている。アドレス生成器１９
はこの動きベクトルに対応するアドレスを発生し、フレ
ームメモリ１２から動きベクトルに対応するリファレン
スデータを読み出させる。このフレームメモリ１２より
読み出されたリファレンスデータは、スイッチ１４を介
して減算回路２に供給され、フレームメモリ１から供給
されたカレントブロックデータから減算される。減算回
路２の出力は、スイッチ３を介してＤＣＴ回路４に供給
され、ＤＣＴ処理された後、量子化回路５において量子
化され、さらにＶＬＣおよび多重化器７において処理さ
れて出力される。
【００２４】量子化回路５の出力は、逆量子化回路８に
より逆量子化され、さらに逆ＤＣＴ回路９により逆ＤＣ
Ｔ処理され、加算回路１６に供給される。加算回路１６
はディレイ回路１５を介して、入力されるリファレンス
データと逆ＤＣＴ回路９の出力データとを加算し、カレ
ントブロックのデータを復号する。そして、この復号デ
ータはスイッチ１０，１１を介してフレームメモリ１３
に供給され、記憶される。以下、同様の動作が繰り返さ
れる。
より逆量子化され、さらに逆ＤＣＴ回路９により逆ＤＣ
Ｔ処理され、加算回路１６に供給される。加算回路１６
はディレイ回路１５を介して、入力されるリファレンス
データと逆ＤＣＴ回路９の出力データとを加算し、カレ
ントブロックのデータを復号する。そして、この復号デ
ータはスイッチ１０，１１を介してフレームメモリ１３
に供給され、記憶される。以下、同様の動作が繰り返さ
れる。
【００２５】動きベクトルが用いられないブロックのデ
ータは、減算回路２による処理が行われず、ＤＣＴ回路
４、量子化回路５、逆量子化回路８、逆ＤＣＴ回路９に
よる処理を経て、フレームメモリ１３に記憶される。
ータは、減算回路２による処理が行われず、ＤＣＴ回路
４、量子化回路５、逆量子化回路８、逆ＤＣＴ回路９に
よる処理を経て、フレームメモリ１３に記憶される。
【００２６】図６は、ＶＬＣおよび多重化器７より出力
されるビットストリームをコンパクトディスクなどの記
録媒体に記録する場合の記録フォーマットを示してい
る。同図に示すように、１枚のピクチャの画像データは
複数のブロック（この実施例の場合、５，４００個のブ
ロック）に区分され、各ブロックのデータはモードデー
タ、量子化パラメータ、マッチング位置、ＤＣＴ係数に
より構成されるようになされている。モードとは、Ｉピ
クチャ、Ｐピクチャなどの識別を行うものであり、ま
た、このモードにはＩピクチャにおけるフレーム内差分
の処理が行われたものであるか否かを示す識別コードも
含まれている。これらのデータは、コントローラ６を介
してＶＬＣおよび多重化器７に供給されるものである。
されるビットストリームをコンパクトディスクなどの記
録媒体に記録する場合の記録フォーマットを示してい
る。同図に示すように、１枚のピクチャの画像データは
複数のブロック（この実施例の場合、５，４００個のブ
ロック）に区分され、各ブロックのデータはモードデー
タ、量子化パラメータ、マッチング位置、ＤＣＴ係数に
より構成されるようになされている。モードとは、Ｉピ
クチャ、Ｐピクチャなどの識別を行うものであり、ま
た、このモードにはＩピクチャにおけるフレーム内差分
の処理が行われたものであるか否かを示す識別コードも
含まれている。これらのデータは、コントローラ６を介
してＶＬＣおよび多重化器７に供給されるものである。
【００２７】Ｑパラメータは、量子化および逆量子化の
ステップを示すものである。マッチング位置は上述した
ように、フレーム内処理された場合に記録される。フレ
ーム内処理されないブロックの場合においては、ここに
０データを記録しておくこともできるし、記録自体を省
略することもできる（このようにした方が符号量は小さ
くなる）。このマッチング位置を表す情報が記録される
位置には、フレーム間処理されたブロックの場合におい
てはそこに動きベクトルが記録されることになる。ＤＣ
Ｔ係数とはＤＣＴ処理された後のデータを意味するもの
である。
ステップを示すものである。マッチング位置は上述した
ように、フレーム内処理された場合に記録される。フレ
ーム内処理されないブロックの場合においては、ここに
０データを記録しておくこともできるし、記録自体を省
略することもできる（このようにした方が符号量は小さ
くなる）。このマッチング位置を表す情報が記録される
位置には、フレーム間処理されたブロックの場合におい
てはそこに動きベクトルが記録されることになる。ＤＣ
Ｔ係数とはＤＣＴ処理された後のデータを意味するもの
である。
【００２８】このようにして構成されている５，４００
個のブロックのデータの先頭には、ピクチャヘッダが付
加され、そこに画枠の大きさなどを示すデータが記録さ
れている。
個のブロックのデータの先頭には、ピクチャヘッダが付
加され、そこに画枠の大きさなどを示すデータが記録さ
れている。
【００２９】図７は、本発明の画像データデコーダの一
実施例の構成を示すブロック図である。同図に示すよう
に、例えば図６に示すようなフォーマットに従って伝送
されたビットストリームが逆ＶＬＣおよび多重化復号器
４１に供給されるようになされている。逆ＶＬＣおよび
多重化復号器４１は、入力されたデータを逆ＶＬＣ処理
するとともに、多重化復号する。その結果、Ｉピクチ
ャ、Ｐピクチャなどのピクチャタイプモード、動きベク
トル、マッチング位置などの情報はコントローラ５０に
供給されるようになされている。また、量子化パラメー
タ、係数などのデータは逆量子化回路４２に供給される
ようになされている。
実施例の構成を示すブロック図である。同図に示すよう
に、例えば図６に示すようなフォーマットに従って伝送
されたビットストリームが逆ＶＬＣおよび多重化復号器
４１に供給されるようになされている。逆ＶＬＣおよび
多重化復号器４１は、入力されたデータを逆ＶＬＣ処理
するとともに、多重化復号する。その結果、Ｉピクチ
ャ、Ｐピクチャなどのピクチャタイプモード、動きベク
トル、マッチング位置などの情報はコントローラ５０に
供給されるようになされている。また、量子化パラメー
タ、係数などのデータは逆量子化回路４２に供給される
ようになされている。
【００３０】逆量子化回路４２の出力は逆ＤＣＴ回路４
３に供給され、逆ＤＣＴ回路４３の出力はスイッチ４５
を介して図示せぬ回路に出力されるとともに、スイッチ
４６を介してフレームメモリ４７または４８に供給さ
れ、記憶されるようになされている。また、フレームメ
モリ４７または４８から読み出されたデータは、スイッ
チ４９を介して加算回路４４に供給されている。加算回
路４４は、逆ＤＣＴ回路４３の出力とフレームメモリ４
７または４８より読み出されたリファレンスデータとを
加算し、スイッチ４５を介して出力するようになされて
いる。アドレス生成器５１は、コントローラ５０より供
給される動きベクトルまたはマッチング位置に対応する
アドレスを発生し、フレームメモリ４７，４８に供給す
る。各スイッチはコントローラ５０により切り換えられ
るようになされている。
３に供給され、逆ＤＣＴ回路４３の出力はスイッチ４５
を介して図示せぬ回路に出力されるとともに、スイッチ
４６を介してフレームメモリ４７または４８に供給さ
れ、記憶されるようになされている。また、フレームメ
モリ４７または４８から読み出されたデータは、スイッ
チ４９を介して加算回路４４に供給されている。加算回
路４４は、逆ＤＣＴ回路４３の出力とフレームメモリ４
７または４８より読み出されたリファレンスデータとを
加算し、スイッチ４５を介して出力するようになされて
いる。アドレス生成器５１は、コントローラ５０より供
給される動きベクトルまたはマッチング位置に対応する
アドレスを発生し、フレームメモリ４７，４８に供給す
る。各スイッチはコントローラ５０により切り換えられ
るようになされている。
【００３１】次に、その動作について説明する。最初
に、Ｉピクチャのデータのデコードについて説明する
と、フレーム内差分を使わないで符号化されているブロ
ックについては、逆量子化回路４２により逆量子化さ
れ、逆ＤＣＴ回路４３により逆ＤＣＴ処理された後、ス
イッチ４５を介して図示せぬ回路に出力される。そし
て、このデータはスイッチ４６を介してフレームメモリ
４７に供給され、記憶される。
に、Ｉピクチャのデータのデコードについて説明する
と、フレーム内差分を使わないで符号化されているブロ
ックについては、逆量子化回路４２により逆量子化さ
れ、逆ＤＣＴ回路４３により逆ＤＣＴ処理された後、ス
イッチ４５を介して図示せぬ回路に出力される。そし
て、このデータはスイッチ４６を介してフレームメモリ
４７に供給され、記憶される。
【００３２】フレーム内差分法で符号化されたブロック
のデータは、逆量子化回路４２および逆ＤＣＴ回路４３
による処理を経た後、加算回路４４に供給される。この
とき、アドレス生成器５１はコントローラ５０よりマッ
チング位置情報の供給を受ける。そして、そのマッチン
グ位置に対応するフレームメモリ４７のアドレスを発生
し、そこに記憶されているリファレンスデータを読み出
させる。このリファレンスデータは加算回路４４に供給
され、逆ＤＣＴ回路４３より供給される差分データと加
算される。これにより、カレントブロックのデータが復
号されることになる。この復号されたデータもスイッチ
４６を介してフレームメモリ４７に記憶される。このよ
うな動作が繰り返されて、フレーム内差分を使って符号
化されたデータとフレーム内差分を使わないで符号化さ
れたデータの混合データよりなるＩピクチャのデータが
復号されることになる。
のデータは、逆量子化回路４２および逆ＤＣＴ回路４３
による処理を経た後、加算回路４４に供給される。この
とき、アドレス生成器５１はコントローラ５０よりマッ
チング位置情報の供給を受ける。そして、そのマッチン
グ位置に対応するフレームメモリ４７のアドレスを発生
し、そこに記憶されているリファレンスデータを読み出
させる。このリファレンスデータは加算回路４４に供給
され、逆ＤＣＴ回路４３より供給される差分データと加
算される。これにより、カレントブロックのデータが復
号されることになる。この復号されたデータもスイッチ
４６を介してフレームメモリ４７に記憶される。このよ
うな動作が繰り返されて、フレーム内差分を使って符号
化されたデータとフレーム内差分を使わないで符号化さ
れたデータの混合データよりなるＩピクチャのデータが
復号されることになる。
【００３３】次に、Ｐピクチャのデータをデコードする
動作について説明する。差分を使わないで符号化された
ブロックは、逆量子化回路４２および逆ＤＣＴ回路４３
による処理を経た後、スイッチ４５と４６を介してフレ
ームメモリ４８に供給され、記憶される。スイッチ４５
より出力されたデータが図示せぬ回路に供給されるのは
もとよりである。
動作について説明する。差分を使わないで符号化された
ブロックは、逆量子化回路４２および逆ＤＣＴ回路４３
による処理を経た後、スイッチ４５と４６を介してフレ
ームメモリ４８に供給され、記憶される。スイッチ４５
より出力されたデータが図示せぬ回路に供給されるのは
もとよりである。
【００３４】フレーム間動き補償法で符号化されている
ブロックのデータについては、次のように処理される。
即ち、このときアドレス生成器５１はコントローラ５０
より動きベクトルの供給を受け、動きベクトルに対応す
るアドレスを発生する。フレームメモリ４７は、この動
きベクトルに対応するアドレスからリファレンスデータ
を読み出し、スイッチ４９を介して加算回路４４に供給
する。このデータは、加算回路４４において逆ＤＣＴ回
路４３より出力されたカレントブロックと加算され、復
号が行われる。この復号されたデータは、スイッチ４４
を介して図示せぬ回路に供給されるとともに、さらにス
イッチ４６を介してフレームメモリ４８に供給され、記
憶される。
ブロックのデータについては、次のように処理される。
即ち、このときアドレス生成器５１はコントローラ５０
より動きベクトルの供給を受け、動きベクトルに対応す
るアドレスを発生する。フレームメモリ４７は、この動
きベクトルに対応するアドレスからリファレンスデータ
を読み出し、スイッチ４９を介して加算回路４４に供給
する。このデータは、加算回路４４において逆ＤＣＴ回
路４３より出力されたカレントブロックと加算され、復
号が行われる。この復号されたデータは、スイッチ４４
を介して図示せぬ回路に供給されるとともに、さらにス
イッチ４６を介してフレームメモリ４８に供給され、記
憶される。
【００３５】以上の如く、本発明の画像データエンコー
ダによれば、１枚のピクチャの画像データをブロックに
区分し、同一のピクチャの範囲内でパターンマッチング
して選択された領域のデータと、所定領域のデータとの
差分をＤＣＴ処理するようにしたので、Ｉピクチャをよ
り効果的に圧縮することが可能になる。
ダによれば、１枚のピクチャの画像データをブロックに
区分し、同一のピクチャの範囲内でパターンマッチング
して選択された領域のデータと、所定領域のデータとの
差分をＤＣＴ処理するようにしたので、Ｉピクチャをよ
り効果的に圧縮することが可能になる。
【００３６】また、本発明の画像データデコーダによれ
ば、１枚のピクチャの所定の領域のデータと同一ピクチ
ャの他の領域のデータとの間でパターンマッチングを行
い、それらの差分をＤＣＴ処理して生成された符号化画
像データを逆ＤＣＴ処理し、リファレンスとなる所定領
域に対応するデータと加算するようにしたので、Ｉピク
チャを画質を劣化させることなく、デコードすることが
可能となる。
ば、１枚のピクチャの所定の領域のデータと同一ピクチ
ャの他の領域のデータとの間でパターンマッチングを行
い、それらの差分をＤＣＴ処理して生成された符号化画
像データを逆ＤＣＴ処理し、リファレンスとなる所定領
域に対応するデータと加算するようにしたので、Ｉピク
チャを画質を劣化させることなく、デコードすることが
可能となる。
【図１】本発明の画像データエンコーダの一実施例の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１の実施例におけるパターンマッチング検出
回路１７の一実施例の構成を示すブロック図である。
回路１７の一実施例の構成を示すブロック図である。
【図３】マッチング位置と動きベクトルを説明する図で
ある。
ある。
【図４】フレーム内符号化の動作を説明する図である。
【図５】フレーム間符号化の動作を説明する図である。
【図６】図１の実施例においてエンコードされたデータ
の伝送フォーマットを説明する図である。
の伝送フォーマットを説明する図である。
【図７】本発明の画像データデコーダの一実施例の構成
を示すブロック図である。
を示すブロック図である。
１ フレームメモリ ２ 減算回路 ４ ＤＣＴ回路 ５ 量子化回路 ６ コントローラ ７ ＶＬＣおよび多重化器 ８ 逆量子化回路 ９ 逆ＤＣＴ回路 １２，１３ フレームメモリ １５ ディレイ回路 １７ パターンマッチング検出回路 ３２，３３ フレームメモリ ３６ ブロックマッチング検出器 ４１ 逆ＶＬＣおよび多重化復号器 ４２ 逆量子化回路 ４３ 逆ＤＣＴ回路 ４７，４８ フレームメモリ ５０ コントローラ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/24 - 7/68 H04N 1/41 - 1/419 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (3)
- 【請求項１】 １枚のピクチャの所定領域について、同
一ピクチャの範囲内でパターンマッチングを行うパター
ンマッチング手段と、 前記パターンマッチングにより選択された領域のデータ
と、前記所定領域のデータとの差分を演算する演算手段
と、前記差分の大きさに応じて、前記演算手段により演算し
た結果得られた差分データを使うか否かを判定する判定
手段と、 前記判定手段による判手結果に応じて、前記差分データ
または前記所定領域のデータの一方 をＤＣＴ処理するＤ
ＣＴ手段と、 前記ＤＣＴ手段によりＤＣＴ処理されたデータを符号化
する符号化手段と を備えることを特徴とする画像データ
エンコーダ。 - 【請求項２】 前記画像データエンコーダは、同一ピク
チャ内で、前記パターンマッチングに伴う差分に基づい
て符号化が行われたかどうかを示す情報を前記符号化画
像データに付加する付加手段をさらに含むことを特徴と
する請求項１記載の画像データエンコーダ。 - 【請求項３】 １枚のピクチャの所定領域のデータと同
一ピクチャの他の領域のデータとの間でパターンマッチ
ングを行い、それらの差分の大きさに応じて選択された
当該差分データまたは前記所定領域のデータの一方をＤ
ＣＴ処理し、当該ＤＣＴ処理されたデータを符号化して
生成された符号化画像データを復号する復号手段と、 前記復号されたデータを逆ＤＣＴ処理する逆ＤＣＴ手段
と、 リファレンスとなる前記所定領域に対応するデータと、
前記逆ＤＣＴ処理された差分データを加算する加算手段
とを備えることを特徴とする画像データデコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20979291A JP3189252B2 (ja) | 1991-07-26 | 1991-07-26 | 画像データエンコーダおよびデコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20979291A JP3189252B2 (ja) | 1991-07-26 | 1991-07-26 | 画像データエンコーダおよびデコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537786A JPH0537786A (ja) | 1993-02-12 |
| JP3189252B2 true JP3189252B2 (ja) | 2001-07-16 |
Family
ID=16578670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20979291A Expired - Lifetime JP3189252B2 (ja) | 1991-07-26 | 1991-07-26 | 画像データエンコーダおよびデコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3189252B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3795077B2 (ja) * | 1994-07-01 | 2006-07-12 | 昭和電工株式会社 | ホスホン酸誘導体の製造方法 |
| US6148109A (en) | 1996-05-28 | 2000-11-14 | Matsushita Electric Industrial Co., Ltd. | Image predictive coding method |
| JP3348612B2 (ja) * | 1996-10-31 | 2002-11-20 | 日本ビクター株式会社 | ブロック間予測符号化装置、ブロック間予測復号化装置、ブロック間予測符号化方法、ブロック間予測復号化方法、及びブロック間予測符号化復号化装置 |
| JP2003179931A (ja) * | 2001-12-10 | 2003-06-27 | Akuseru:Kk | 動画符号化装置及びその方法並びに動画符号化プログラム |
| JP2009253581A (ja) * | 2008-04-04 | 2009-10-29 | Fujifilm Corp | 画像処理装置、画像処理方法、およびプログラム |
| CN110411446B (zh) * | 2018-04-28 | 2023-09-08 | 深圳果力智能科技有限公司 | 一种机器人的路径规划方法 |
-
1991
- 1991-07-26 JP JP20979291A patent/JP3189252B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0537786A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3380797B2 (ja) | 画像伝送方法 | |
| EP0590974B1 (en) | Coded video data editing apparatus and edited coded video data decoding apparatus | |
| US5786858A (en) | Method of encoding image signal, apparatus for encoding image signal, method of decoding image signal, apparatus for decoding image signal, and image signal recording medium | |
| CA2181863A1 (en) | Apparatus and method for encoding and decoding digital video data | |
| US6912351B1 (en) | Method and device for condensed image recording and reproduction | |
| JPH0955941A (ja) | 画像符号化方法、画像符号化装置、及び画像符号化データの記録装置 | |
| US5291283A (en) | Decoding apparatus of a compressed digital video signal | |
| JP3189252B2 (ja) | 画像データエンコーダおよびデコーダ | |
| KR100262788B1 (ko) | 디지탈 정보 신호 전달 장치 및 방법 | |
| JP2002521881A (ja) | 圧縮ビデオ信号における透かしの検出 | |
| JPH08163501A (ja) | 情報符号化装置及び情報復号化装置 | |
| US5915043A (en) | Image reproducing apparatus | |
| JP3061125B2 (ja) | Ｍｐｅｇ画像再生装置およびｍｐｅｇ画像再生方法 | |
| JP2882294B2 (ja) | 映像信号符号化装置 | |
| JPH08289247A (ja) | ディジタル信号記録再生装置 | |
| KR100316794B1 (ko) | 보안감시시스템의영상신호처리방법 | |
| JP3069363B2 (ja) | 動画像符号化方法、動画像符号化装置、データ記録装置およびデータ通信装置 | |
| JP2002238030A (ja) | スローモーション画像検出方法および検出装置 | |
| JP3792780B2 (ja) | 画像処理装置 | |
| JP2763057B2 (ja) | 動画像符号化および再生方法 | |
| JP3669536B2 (ja) | 画像符号化復号化装置及びその方法 | |
| JP3456726B2 (ja) | 圧縮信号処理装置 | |
| JP3721971B2 (ja) | Ｍｐｅｇ画像データ記録装置及び記録媒体 | |
| JPH07240943A (ja) | ステレオ画像符号化方法 | |
| JPH114437A (ja) | 高能率符号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010416 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |