JP3166734B2 - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the sameInfo
- Publication number
- JP3166734B2 JP3166734B2 JP31427698A JP31427698A JP3166734B2 JP 3166734 B2 JP3166734 B2 JP 3166734B2 JP 31427698 A JP31427698 A JP 31427698A JP 31427698 A JP31427698 A JP 31427698A JP 3166734 B2 JP3166734 B2 JP 3166734B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- insulator
- lead
- foil film
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の構造と
製造に関し、特に半導体装置用パッケージの構造と製造
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the structure and manufacturing of a semiconductor device, and more particularly to the structure and manufacturing method of a semiconductor device package.
【０００２】[0002]
【従来の技術】従来の半導体装置について、そのパッケ
ージの構造に関す技術について図６〜図９を参照して説
明する。従来例１を図６に示す。図６（ａ）は上方から
の斜視図、（ｂ）は断面図で、この図６（ａ）（ｂ）に
示すように、リード型表面実装タイプのパッケージは半
導体チップ（７５）をアイランド（７４）に搭載し、所
定の電極とリードをボンディングワイヤー（７６）によ
り結線する。その後、モールド樹脂（７０）により封止
しされ、パッケージのモールド樹脂（７０）から突出し
たアウターリード（７１）は金型により階段状に成形さ
れる。2. Description of the Related Art With respect to a conventional semiconductor device, a technology relating to a package structure thereof will be described with reference to FIGS. Conventional example 1 is shown in FIG. 6A is a perspective view from above, and FIG. 6B is a cross-sectional view. As shown in FIGS. 6A and 6B, the lead type surface mount type package has a semiconductor chip (75) having an island ( 74), and predetermined electrodes and leads are connected by bonding wires (76). Thereafter, the outer leads (71) which are sealed with the mold resin (70) and protrude from the mold resin (70) of the package are formed in a step shape by a mold.
【０００３】図６のようなアウターリード（７１）を有
する構造の半導体装置用パッケージは、多ピン化により
アウターリード幅の減少、リードピッチの縮小により、
リードのコプラナリティーを確保し、且つハンドリング
性の確保が困難であった。特に、図６において、アウタ
ーリードピッチ０．５ｍｍ以下のＱＦＰ、及びＴＣＰ
（Ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）では大
きな問題である。A package for a semiconductor device having an outer lead (71) as shown in FIG. 6 has a reduced outer lead width by increasing the number of pins and a reduced lead pitch.
It was difficult to secure the coplanarity of the lead and the handling. In particular, in FIG. 6, QFP and TCP having an outer lead pitch of 0.5 mm or less are used.
(Tape carrier package) is a big problem.
【０００４】また、従来例１では、ＱＦＰでは内部パタ
ーンにおいてもファイン化が困難になっており、さらに
半導体チップの集積回路の規模が大きくなることから、
放熱対策が必要になっている。また、パッケージのモー
ルド樹脂から突出したリードは階段状に成形されるが、
これは機械的な衝撃に非常に弱く、容易に変形するもの
である。また、リード自体の弾性力やモールド樹脂の熱
膨張収縮によってもリードが変形しやすいものである。Further, in the conventional example 1, it is difficult to make the internal pattern finer in the QFP, and the scale of the integrated circuit of the semiconductor chip becomes larger.
Heat dissipation measures are needed. Also, the leads protruding from the mold resin of the package are formed in steps,
It is very susceptible to mechanical shock and easily deforms. Further, the lead is easily deformed by the elastic force of the lead itself or the thermal expansion and contraction of the mold resin.
【０００５】上記従来例１の問題を考慮した構造を有す
るものとして、いくつかの提案がなされている。図７に
従来例２（例えば、実開平２−９５２５６）、図８に従
来例３（例えば、実開平３−６８４１）、及び図９に従
来例４を示す。従来例２の図７（ａ）は上方からの斜視
図、（ｂ）は断面図で、半導体チップ（８４）をアイラ
ンド（８５）に搭載し、電極とリードをボンディングワ
イヤー（８１）により結線し、モールド樹脂（７８）に
より封止しされ、突出したアウターリード（７７）は成
形される。そして、アウターリード（７７）のフラット
ネスを確保するためにアウターリードに絶縁性テープ
（７９）を張り付けた構造である。Several proposals have been made to have a structure taking into account the problem of the first prior art. FIG. 7 shows Conventional Example 2 (for example, Japanese Utility Model Laid-Open No. 2-95256), FIG. 8 shows Conventional Example 3 (for example, Japanese Utility Model Application Laid-Open No. 3-6841), and FIG. FIG. 7A of Conventional Example 2 is a perspective view from above, and FIG. 7B is a cross-sectional view, in which a semiconductor chip (84) is mounted on an island (85), and electrodes and leads are connected by bonding wires (81). The outer leads (77) that are sealed with the mold resin (78) and protrude are formed. In addition, in order to secure the flatness of the outer lead (77), an insulating tape (79) is attached to the outer lead.
【０００６】従来例３の図８（ａ）は上方からの斜視
図、（ｂ）は断面図で、半導体チップ（９２）をアイラ
ンドパターン（９３）に搭載し、先ず第１次ボンディン
グワイヤー（９１）によりチップ電極と中間パッドを接
続し、広げられた中間絶縁基板（または絶縁フィルム）
（９０）上の配線とリードを第２次ボンディングワイヤ
ー（８９）により結線し、モールド樹脂（８６）により
封止しされている。これは、内部パターンのファイン化
を考慮し、リードフレームのアイランドパターン（９
３）上にファインパターンに形成された配線ピッチを広
げるための中間パッドを有する中間絶縁基板または中間
絶縁フィルム（９０）を張り付けた構造を有するもので
ある。FIG. 8A of Conventional Example 3 is a perspective view from above, and FIG. 8B is a cross-sectional view. A semiconductor chip (92) is mounted on an island pattern (93). ) To connect the chip electrode and the intermediate pad, and expand the intermediate insulating substrate (or insulating film)
The wiring and the lead on (90) are connected by a secondary bonding wire (89), and are sealed with a mold resin (86). This is because the internal pattern is finer and the island pattern (9
3) It has a structure in which an intermediate insulating substrate or an intermediate insulating film (90) having an intermediate pad for widening a wiring pitch formed in a fine pattern is attached thereon.
【０００７】従来例４の図９（ａ）は上方からの斜視
図、（ｂ）は断面図で、半導体チップ（９９）を熱伝導
の良い金属板（１００）（通常ヒートスプレッダーと呼
ばれている）に搭載し、電極とリードをボンディングワ
イヤー（９８）により結線し、モールド樹脂（９５）に
より封止しされる。この従来例４は低熱抵抗化を考慮し
た通常使用されているモールドパッケージの構造を示す
もので、アイランド兼放熱用基板として、熱伝導の良い
金属板（１００）（通常 ヒートスプレッダーと呼ばれ
ている）をリードに絶縁性樹脂で張り付けることで半導
体チップ（９９）裏面より放熱する面積を広げ、熱抵抗
を低減しているものである。FIG. 9 (a) is a perspective view from above and FIG. 9 (b) is a cross-sectional view of the conventional example 4, in which a semiconductor chip (99) is made of a metal plate (100) having good heat conductivity (usually called a heat spreader). ), The electrodes and the leads are connected by a bonding wire (98), and sealed by a mold resin (95). This conventional example 4 shows a structure of a mold package which is usually used in consideration of low thermal resistance. As an island and heat dissipation substrate, a metal plate (100) having good heat conductivity (usually called a heat spreader) ) Is attached to the leads with an insulating resin, so that the area for radiating heat from the back surface of the semiconductor chip (99) is increased and the thermal resistance is reduced.
【０００８】[0008]
【発明が解決しようとする課題】上述した従来１のリー
ドフレームタイプのモールディングパッケージでは、リ
ード成形が必要であり、この場合リード先端部にリード
を支持する支持体がないため、リードのフラットネスを
確保したり、衝撃による変形を防止することが困難であ
った。また多ピン化に伴う、リードピッチ及びリード幅
の縮小に呼応してこの問題は顕著になる。The above-described conventional lead frame type molding package requires lead molding. In this case, since there is no support for supporting the lead at the tip of the lead, the flatness of the lead is reduced. It was difficult to secure or prevent deformation due to impact. In addition, this problem becomes remarkable in response to the reduction in lead pitch and lead width accompanying the increase in the number of pins.
【０００９】上記の問題に対応した従来２では、リード
に絶縁体（リード保護テープ）を貼るため製造コストが
上がる。また、これはリード保護テープを張り付けてこ
とでリードはばらけないが、機械的な衝撃には弱く、リ
ード曲りが発生しやすいという問題があった。さらに、
近年、半導体チップの集積度の増加によるチップの発熱
が無視できなくなってきている。これに対応してヒート
スプレッダーを設けることにより、熱抵抗を低減するこ
とも考えられるが、通常のリードフレームに比較して２
〜２．５倍のコストアップになるという問題がある。In the prior art 2 which addresses the above problem, an insulator (lead protection tape) is attached to the lead, which increases the manufacturing cost. In this case, the leads cannot be separated by attaching a lead protection tape, but there is a problem that the leads are weak against mechanical shock and easily bent. further,
In recent years, heat generation of a chip due to an increase in the degree of integration of a semiconductor chip cannot be ignored. By providing a heat spreader to cope with this, it is conceivable to reduce the thermal resistance.
There is a problem that the cost is increased up to 2.5 times.
【００１０】内部パターンのファイン化に関する従来３
の構造では、半導体チップより絶縁基板へ、絶縁基板よ
りリードフレームへと、それぞれ２度のボンディングが
必要であり、そのために組立の工数が増加し、不良率も
増加する。またパッケージ内部の高速性が劣化するとい
う問題がある。これは高速化に伴い、パッケージ内の伝
送遅延が無視できなくなり、パッケージ内で伝送遅延が
生じないように伝送的からの最適化設計が必要になって
いる。しかし従来のモールドパッケージではリード形成
に限界があることや、マイクロストリップ線路のような
最適化設計ができず、半導体チップの特性を十分パッケ
ージの外部に引き出すことが不可能である。以上のよう
に、従来のモールドパッケージには機械的、熱的及び電
気的な点で問題があった。Conventional 3 concerning finer internal patterns
In the structure (1), two bondings are required each from the semiconductor chip to the insulating substrate and from the insulating substrate to the lead frame, which increases the number of assembly steps and the defect rate. Further, there is a problem that the high speed inside the package is deteriorated. With the increase in speed, the transmission delay in the package cannot be ignored, and an optimization design from the viewpoint of transmission is required so that the transmission delay does not occur in the package. However, in the conventional molded package, there is a limit in lead formation, and an optimized design such as a microstrip line cannot be performed, so that it is impossible to sufficiently bring out the characteristics of the semiconductor chip to the outside of the package. As described above, the conventional mold package has problems in mechanical, thermal, and electrical aspects.
【００１１】[0011]
【課題を解決するための手段】本発明は、絶縁体と、該
絶縁体の一方の面に形成された金属箔膜の配線パターン
と、前記絶縁体のもう一方の面内のみに形成されたリー
ドパターンと、前記配線パターンと前記リードパターン
とを電気的に導通する前記絶縁体の貫通孔内に埋め込ま
れた金属と、電極が前記配線パターンと接続された半導
体チップと、前記配線パターンおよび半導体チップを封
止する樹脂と、前記絶縁体のもう一方の面内に形成され
前記半導体チップを搭載する銅のグランドパターンとを
有することを特徴とする半導体装置である。According to the present invention, there is provided an insulator, a wiring pattern of a metal foil film formed on one surface of the insulator, and a wiring pattern formed only on the other surface of the insulator. A lead pattern, a metal embedded in a through hole of the insulator that electrically connects the wiring pattern and the lead pattern, a semiconductor chip having electrodes connected to the wiring pattern, the wiring pattern, and a semiconductor. A resin that seals the chip and is formed in the other surface of the insulator.
And a copper ground pattern on which the semiconductor chip is mounted .
【００１２】また本発明は、絶縁体の一方の面に金属箔
膜を設け、前記金属箔膜に配線パターン、アイランドパ
ターン、貫通孔用の開口パターンをレジストパターニン
グにより形成する工程、前記レジストを除去する工程、
前記絶縁体に前記金属箔膜の開口パターンと同じ位置、
同じサイズにパターニングする工程、前記絶縁体を開口
し貫通孔を形成する工程、前記絶縁体で覆れた金属板が
露出した貫通孔に対し、前記金属板を電極としてメッキ
を施し、前記金属板と前記金属箔膜を電気的導通させる
工程、前記絶縁体のもう一方の面の絶縁体で覆れた金属
板に対しレジストパターニングを行い、金属板を櫛歯状
のリードパターンとグランドパターンに形成する工程を
含み、前記金属箔膜の配線パターン、アイランドパター
ンの所定のところに半導体チップを搭載し、ワイヤーボ
ンデングを行い、次いで樹脂封止を行うことを特徴とす
る半導体装置の製造方法である。The present invention also provides a step of providing a metal foil film on one surface of an insulator, forming a wiring pattern, an island pattern, and an opening pattern for a through hole on the metal foil film by resist patterning, and removing the resist. Process,
The same position as the opening pattern of the metal foil film on the insulator,
Patterning to the same size, opening the insulator and forming a through hole, plating the through hole where the metal plate covered with the insulator is exposed using the metal plate as an electrode, And electrically conducting the metal foil film with each other, performing resist patterning on the metal plate covered with the insulator on the other surface of the insulator, and forming the metal plate into a comb-shaped lead pattern and a ground pattern A semiconductor chip is mounted on a predetermined portion of the wiring pattern and the island pattern of the metal foil film, wire bonding is performed, and then resin sealing is performed. .
【００１３】また本発明は、各記工程間に、必要に応じ
て洗浄及び熱処理を加える工程を有することを特徴とす
る上記に記載の半導体装置の製造方法である。また本発
明は、絶縁体が、銅系もしくはアルミニウム系の金属板
上に有機系絶縁体を形成したものであり、金属箔膜が銅
箔膜であること特徴とする上記に記載の半導体装置の製
造方法である。Further, the present invention is the method of manufacturing a semiconductor device as described above, further comprising a step of performing cleaning and heat treatment as necessary between the respective steps. Further, according to the present invention, there is provided the semiconductor device as described above, wherein the insulator is formed by forming an organic insulator on a copper or aluminum metal plate, and the metal foil film is a copper foil film. It is a manufacturing method.
【００１４】本発明の課題解決手段について、さらに具
体的に示す。本発明は、銅系もしくはアルミニウム系の
金属板上に有機系絶縁体を介して銅箔膜が設けられた金
属基板に於いて、該銅箔膜が所存の配線パターン及び半
導体チップ搭載用のアイランドパターンに形成された構
造、また、該銅箔膜の配線パターン及びアイランドパタ
ーンを取り囲むように金属基板の外周部に銅箔膜のリン
グパターンを設けた構造、該金属板の外端より所定距離
範囲が櫛歯状のリードパターンに形成された構造。ま
た、該金属板を該櫛歯状のリードパターンと電気的絶
縁、もしくは少なくとも一箇所で電気的導通されたグラ
ンドパターンに形成した構造、該リードパターンとグラ
ンドパターンは、銅箔膜の配線パターン、アイランドパ
ターン及びリングパターンと所定の位置で貫通孔により
電気的導通された構造、該貫通孔は銅箔膜及び有機系絶
縁体を開口し、該開口部に金属メッキを施し、銅箔膜パ
ターンと金属板パターンの電気的導通を行なう構造、以
上の構造を特徴とする半導体装置用パッケージ構造であ
る。The means for solving the problems of the present invention will be described more specifically. The present invention relates to a metal substrate having a copper foil film provided on a copper-based or aluminum-based metal plate via an organic insulator, wherein the copper foil film is provided with a wiring pattern and an island for mounting a semiconductor chip. A structure formed in a pattern, a structure in which a ring pattern of a copper foil film is provided on an outer peripheral portion of a metal substrate so as to surround a wiring pattern and an island pattern of the copper foil film, and a predetermined distance range from an outer end of the metal plate Is formed in a comb-shaped lead pattern. Further, the metal plate is electrically insulated from the comb-shaped lead pattern, or a structure formed in a ground pattern electrically connected at least at one place, the lead pattern and the ground pattern are a wiring pattern of a copper foil film, A structure electrically connected to the island pattern and the ring pattern at a predetermined position by a through hole, the through hole opens a copper foil film and an organic insulator, and metal plating is applied to the opening to form a copper foil film pattern. A semiconductor device package structure characterized by a structure for electrically conducting a metal plate pattern and the above structure.
【００１５】なお、ここで、銅系もしくはアルミニウム
系の金属板は櫛歯状のリードパターン等を形成する素材
であり、金属基板は金属板と有機系絶縁体と銅箔膜から
なるものである。また、有機絶縁膜を介して銅箔膜のリ
ングパターンを外周部に設けるのは、リングパターンは
封止材を接着しやすくしたり、リングパターンを接地電
位、電源電位にとりやすくする。Here, the copper or aluminum metal plate is a material for forming a comb-shaped lead pattern or the like, and the metal substrate is made of a metal plate, an organic insulator and a copper foil film. . Further, the provision of the ring pattern of the copper foil film on the outer peripheral portion via the organic insulating film facilitates the adhesion of the sealing material to the ring pattern, and facilitates the setting of the ring pattern to the ground potential and the power supply potential.
【００１６】また本発明は、銅系もしくはアルミニウム
系の金属板上に有機系絶縁体を介して、銅箔膜が設けら
れた金属基板に於いて、該銅箔膜が所存の配線パターン
及び半導体チップ搭載用のアイランドパターンに形成さ
れた構造、また、該銅箔膜の配線パターン及びアイラン
ドパターンを取り囲むように金属基板の外周部に銅箔膜
のリングパターンを設けた構造、該金属板の外端より所
定距離範囲が櫛歯状のリードパターンに形成された構
造、また、該金属板を該櫛歯状のリードパターンと電気
的絶縁、もしくは少なくとも一箇所で電気的導通された
グランドパターンに形成した構造、該リードパターンと
グランドパターンは該銅箔膜の配線パターン、アイラン
ドパターン及びリングパターンと所定の位置で貫通孔に
より電気的導通された構造、該貫通孔は銅箔膜及び有機
系絶縁体を開口し、該開口部に金属メッキを施し、銅箔
膜パターンと金属板パターンの電気的導通を行なう構
造、該銅箔膜の配線パターンに対し、半導体チップの表
面が向かい合う様にして、バンプを介してフリップチッ
プ接続する構造、該バンプは該半導体チップの電極に対
応した該配線パターン上の所定の位置に設ける構造、以
上の構造を特徴とする半導体装置用パッケージ構造であ
る。なお、半導体チップの表面が向かい合う様にして、
バンプを介してフリップチップ接続する構造とは、例え
ば、後述する図４（ｃ）に示すようにチップを裏返して
バンプによりチップと銅箔パターンを接続することであ
る。The present invention is also directed to a metal substrate having a copper foil film provided on a copper-based or aluminum-based metal plate via an organic insulator, wherein a wiring pattern and a semiconductor having the copper foil film are provided. A structure formed in an island pattern for mounting a chip, a structure in which a ring pattern of a copper foil film is provided on an outer peripheral portion of a metal substrate so as to surround the wiring pattern and the island pattern of the copper foil film, A structure in which a predetermined distance range from the end is formed in a comb-shaped lead pattern, or the metal plate is formed in an electrically insulated manner from the comb-shaped lead pattern or in a ground pattern electrically connected at least at one position. Structure, the lead pattern and the ground pattern are electrically connected to the wiring pattern, the island pattern and the ring pattern of the copper foil film at predetermined positions by through holes. Structure, the through hole opens a copper foil film and an organic insulator, and a metal plating is applied to the opening to provide electrical conduction between the copper foil film pattern and the metal plate pattern, and the wiring pattern of the copper foil film On the other hand, a structure in which the surfaces of the semiconductor chip face each other and flip-chip connection is performed via a bump, a structure in which the bump is provided at a predetermined position on the wiring pattern corresponding to an electrode of the semiconductor chip, This is a package structure for a semiconductor device. In addition, make the surface of the semiconductor chip face each other,
The structure of flip-chip connection via a bump means, for example, turning over the chip and connecting the chip and the copper foil pattern by the bump as shown in FIG.
【００１７】また本発明は、銅系もしくはアルミニウム
系の金属板上に有機系絶縁体を介して、銅箔膜が設けら
れた金属基板に於いて、該金属基板の該銅箔膜に対し前
記請求項に示した配線パターン、リングパターン、アイ
ランドパターン、貫通孔用の開口パターンをレジストパ
ターニングで形成する工程、該レジストを除去する工
程、該銅箔膜及び有機系絶縁体上全面にレジストコーテ
ィングを行う工程、該レジストに対し、該銅箔膜の開口
パターンと同じ位置、同じサイズにパターニングする工
程、該レジストを用いて、有機系絶縁体を開口する工
程、該金属板が露出した開口部に対し、金属板を電極と
してメッキを施し、金属板と銅箔膜を電気的導通させる
工程、該銅箔膜及び有機系絶縁体上の該レジストを除去
する工程、該銅箔膜、有機系絶縁体全面をマスクキング
する工程、裏面の金属板に対しレジストパターニングを
行い、金属板をリードパターンとグランドパターンに形
成する工程、該金属基板のマスキング材及び該レジスト
を除去する工程、前記工程間に、必要に応じて洗浄及び
熱処理を加える工程、以上の工程を記載の順序にて実施
することを特徴とする半導体装置用パッケージの製造方
法である。なお、レジストコーティングはフォトレジス
ト塗布で行う。また、裏面の金属板は櫛歯状のリードお
よび放熱板をつくるための素材である。The present invention also relates to a metal substrate provided with a copper foil film on a copper or aluminum metal plate via an organic insulator, wherein the copper foil film of the metal substrate is Forming a wiring pattern, a ring pattern, an island pattern, an opening pattern for a through-hole by resist patterning, removing the resist, applying a resist coating on the entire surface of the copper foil film and the organic insulator as set forth in the claims. Performing the step, patterning the resist in the same position and the same size as the opening pattern of the copper foil film, using the resist to open an organic insulator, and forming the opening in which the metal plate is exposed. On the other hand, plating with a metal plate as an electrode, a step of electrically connecting the metal plate and the copper foil film, a step of removing the resist on the copper foil film and the organic insulator, the copper foil film, Masking the entire mechanical insulator, performing resist patterning on the metal plate on the back surface, forming the metal plate into a lead pattern and a ground pattern, removing the masking material of the metal substrate and the resist, A method of manufacturing a package for a semiconductor device, wherein a step of performing cleaning and heat treatment as needed between steps, and the above steps are performed in the order described. The resist coating is performed by applying a photoresist. The metal plate on the back is a material for forming the comb-shaped leads and the heat sink.
【００１８】また本発明は、該銅箔膜のリングパターン
及びその下層の有機系絶縁体を除去し、金属板のリード
パターンを露出させた構造を有するもので、この構造を
特徴にした半導体装置用金属基板パッケージ構造であ
る。According to the present invention, there is provided a semiconductor device having a structure in which a ring pattern of the copper foil film and an organic insulating material thereunder are removed to expose a lead pattern of a metal plate. Metal substrate package structure.
【００１９】また本発明は、該銅箔膜のアイランドパタ
ーン及びその下層の絶縁体を除去し、金属板を露出させ
チップ搭載用のキャビティーを設けた構造、該露出した
金属板は半導体チップの外形以上の面積を持つ構造を有
するもので、この構造を特徴とする半導体装置用金属基
板パッケージ構造である。また本発明は、該銅箔膜のリ
ングパターン及びその下層の絶縁体を除去し、金属板を
露出させた構造を有するもので、この構造を特徴にした
半導体装置用金属基板パッケージ構造である。Further, the present invention provides a structure in which an island pattern of the copper foil film and an insulator under the island pattern are removed, a metal plate is exposed, and a cavity for mounting a chip is provided. A metal substrate package structure for a semiconductor device having a structure having an area equal to or larger than the outer shape, and characterized by this structure. Further, the present invention has a structure in which a ring pattern of the copper foil film and an insulator under the ring pattern are removed to expose a metal plate, and a metal substrate package structure for a semiconductor device characterized by this structure.
【００２０】また本発明は、該銅箔膜のアイランドパタ
ーンまたはキャビティー上に有機系樹脂、金属混入樹脂
または低融点金属（ＡｕＳｉ等）を用いて半導体チップ
を搭載した構造、該半導体チップの電極と所定の配線パ
ターンを金属ワイヤーにより結線し電気的に導通させた
構造、該半導体チップが搭載された金属基板に対し、金
属キャップまたは有機系キャップを該銅箔膜のリングパ
ターンまたはリング状に露出した金属板上に樹脂または
金属を用いて接着し、キャップと金属基板で囲まれた空
間を気密に封止した構造を有するもので、この構造を特
徴とする半導体装置の構造である。The present invention also provides a structure in which a semiconductor chip is mounted on an island pattern or a cavity of the copper foil film using an organic resin, a metal-mixed resin or a low melting point metal (such as AuSi), and an electrode of the semiconductor chip. And a predetermined wiring pattern connected by a metal wire and electrically connected to each other, a metal cap or an organic cap is exposed to a metal substrate on which the semiconductor chip is mounted in a ring pattern or a ring shape of the copper foil film. The structure has a structure in which a space surrounded by a cap and a metal substrate is hermetically sealed using a resin or a metal, and the structure is characterized by this structure.
【００２１】また本発明は、絶縁樹脂によって該銅箔膜
のリングパターンの内側、又は金属基板の外端部より内
側の配線パターン、金属ワイヤー、半導体チップ、絶縁
体の一部（部分的）を封止する構造を特徴とする半導体
装置構造である。また本発明は、フリップチップ接続用
のバンプに対し半導体チップの所定の電極を樹脂または
低融点金属により、マイクロバンプ接続を行い、該金属
基板パッケージと半導体チップを電気的に導通させる構
造である。また、キャップまたは樹脂により封止を行う
構造である。According to the present invention, a part (partially) of a wiring pattern, a metal wire, a semiconductor chip, or an insulator inside the ring pattern of the copper foil film or inside the outer end of the metal substrate is formed by the insulating resin. This is a semiconductor device structure characterized by a structure for sealing. Further, the present invention has a structure in which a predetermined electrode of a semiconductor chip is connected to a bump for flip-chip connection using a resin or a low-melting-point metal by micro-bump connection, thereby electrically connecting the metal substrate package to the semiconductor chip. In addition, the structure is such that sealing is performed with a cap or a resin.
【００２２】また本発明は、キャップ封止を行う際にキ
ャップと半導体チップ裏面が、高熱伝導率の有機系樹脂
又は半田合金によって被着させる構造を特徴とする半導
体装置の構造である。また本発明は、該金属板のリード
パターン以外の部分に有機系または無機系の絶縁樹脂を
コーティングする構造を特徴とする半導体装置用パッケ
ージ構造である。また本発明は、グランドパターン上の
コーティングした絶縁樹脂の一部を開口し、金属板のグ
ランドパターンを露出させた構造を特徴とする半導体装
置用パッケージ構造である。According to the present invention, there is provided a semiconductor device having a structure in which a cap and a back surface of a semiconductor chip are adhered with an organic resin or a solder alloy having a high thermal conductivity when the cap is sealed. The present invention also provides a package structure for a semiconductor device, characterized in that a portion other than the lead pattern of the metal plate is coated with an organic or inorganic insulating resin. Further, the present invention is a package structure for a semiconductor device, characterized in that a part of a coated insulating resin on a ground pattern is opened to expose a ground pattern of a metal plate.
【００２３】また本発明は、該金属板のリードパターン
の内端及び外端が隣接するリードに対して千鳥構造であ
る、以上の構造を特徴とする半導体装置用パッケージ構
造である。なお、千鳥構造とは、外部リードの長さに長
短がある構造のものである。Further, the present invention is a package structure for a semiconductor device, characterized in that the inner end and the outer end of the lead pattern of the metal plate are staggered with respect to the adjacent leads. Note that the staggered structure is a structure in which the length of the external lead has a length.
【００２４】本発明は、該銅箔膜パターン上に絶縁体層
及び銅箔膜パターン層を少なくとも各々一層づつ追加
し、銅箔の多層配線層を設けた構造、該銅箔膜パターン
は所定の位置で上層もしくは下層または金属板と貫通孔
によって電気的に導通された構造、該貫通孔は銅箔及び
絶縁体を開口し、該開口部に金属メッキを施した構造で
あり、最上層の銅箔膜パターンは、配線パターンとアイ
ランドパターン及びそれらを取り囲むリングパターンを
有する構造を有するもので、これら以上の構造を特徴と
する半導体装置用多層配線金属基板パッケージである。The present invention has a structure in which an insulating layer and a copper foil film pattern layer are added at least one by one on the copper foil film pattern to provide a multilayer wiring layer of copper foil. The structure is electrically connected to the upper or lower layer or the metal plate by the through hole at the position, the through hole is a structure in which a copper foil and an insulator are opened, and the opening is plated with metal, and the uppermost copper layer is formed. The foil film pattern has a structure having a wiring pattern, an island pattern, and a ring pattern surrounding them, and is a multilayer wiring metal substrate package for a semiconductor device characterized by these structures.
【００２５】本発明は、最上層の銅箔膜アイランドパタ
ーン及び直下の絶縁体を除去し、下層の銅箔膜アイラン
ドパターンを露出させる構造、該下層の銅箔膜アイラン
ドパターン露出した半導体チップ搭載用の開口部（キャ
ビティー）側面が垂直または階段状に形成されたる構
造、以上の構造を特徴とする半導体装置用多層配線金属
基板パッケージ構造である。According to the present invention, there is provided a structure for removing an uppermost copper foil film island pattern and an insulator therebelow to expose a lower copper foil film island pattern, and for mounting a semiconductor chip having the lower copper foil film island pattern exposed. A multilayer wiring metal substrate package structure for a semiconductor device, characterized in that the side surface of the opening (cavity) is vertically or stepwise formed.
【００２６】本発明は、該半導体チップ搭載用の開口部
が金属板迄貫通し、金属板を露出させ、半導体装置搭載
用キャビティーとした構造を特徴とする半導体装置用多
層配線金属基板パッケージ構造である。本発明は、表面
の銅薄膜パターンに対し、半導体チップを複数個搭載す
るための、複数のアイランドパターンを設ける構造を特
徴とする半導体装置用金属基板パッケージ構造である。According to the present invention, there is provided a multilayer wiring metal substrate package structure for a semiconductor device, characterized in that the opening for mounting the semiconductor chip penetrates to the metal plate, and the metal plate is exposed to form a cavity for mounting the semiconductor device. It is. The present invention is a metal substrate package structure for a semiconductor device, characterized in that a plurality of island patterns for mounting a plurality of semiconductor chips are provided on a copper thin film pattern on the surface.
【００２７】[0027]
【作用】本発明において、樹脂封止された半導体装置
は、絶縁体の一方の面には所望の配線パターン及び半導
体チップ搭載用のアイランドパターンが形成された金属
箔膜が設けられ、絶縁体のもう一方の面には櫛歯状のリ
ードパターンおよび前記櫛歯状のリードパターンと電気
的絶縁、もしくは少なくとも一箇所で電気的導通された
グランドパターンが形成されているもので、リードの平
坦性は、メタルベースと同じ材質により厚さがある程度
厚いためと、モールドによっても支持されている点、メ
タルべースは放熱板として用いる点、絶縁フィルムに
は、中間パッドのみではなく、リード部と配線を接続す
る貫通孔が設けられている点、という作用がある。In the present invention, a resin-sealed semiconductor device is provided with a metal foil film on which a desired wiring pattern and an island pattern for mounting a semiconductor chip are formed on one surface of an insulator. On the other surface, a comb-shaped lead pattern and a ground pattern electrically insulated from the comb-shaped lead pattern or electrically connected at least at one place are formed, and the flatness of the lead is Because it is made of the same material as the metal base and has a certain thickness, it is also supported by the mold, the metal base is used as a heat sink, and the insulation film is not only the intermediate pad, but also the lead and wiring Is provided with a through-hole for connecting.
【００２８】[0028]
【発明の実施の形態】本発明の実施例について図１〜図
５を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS.
【００２９】[0029]
【実施例１】本発明の第１の実施例を図１に示す。図１
（ａ）は上方からの斜視図、（ｂ）は下方からの斜視
図、（ｃ）は断面図を示す。まず、０．１５〜０．２０
ｍｍ厚の銅ベースと、その上に２０〜５０μｍのポリイ
ミド（２）が被着され、さらにその上に１８〜３５μｍ
の銅箔が施された金属基板において、０．１５〜０．２
０ｍｍ厚の銅ベースを櫛歯状のリードパターンに形成す
る。Embodiment 1 FIG. 1 shows a first embodiment of the present invention. FIG.
(A) is a perspective view from above, (b) is a perspective view from below, and (c) is a cross-sectional view. First, 0.15 to 0.20
mm-thick copper base, 20 to 50 μm of polyimide (2) is deposited thereon, and further 18 to 35 μm
0.15 to 0.2 in the metal substrate on which the copper foil
A copper base having a thickness of 0 mm is formed in a comb-shaped lead pattern.
【００３０】これは、絶縁体の一方の面には銅箔膜が設
けられ、絶縁体のもう一方の面には櫛歯状のリードパタ
ーンを形成するために、絶縁体であるポリイミド（２）
に被着されている０．１５〜０．２０ｍｍ厚の銅ベース
を、図１（ｂ）の下方からの斜視図に示すように、櫛歯
状のリードパターン（３）と、そのリードパターン
（３）と絶縁するグランドパターン（４）に形成するも
のである。この櫛歯状のリードパターン（３）と、その
リードパターン（３）と絶縁するグランドパターン
（４）は、レジストパターニングにより形成されるもの
である。This is because a copper foil film is provided on one side of the insulator, and a comb-shaped lead pattern is formed on the other side of the insulator.
As shown in a perspective view from below in FIG. 1B, a copper base having a thickness of 0.15 to 0.20 mm adhered to a comb-shaped lead pattern (3) and its lead pattern ( It is formed on a ground pattern (4) insulated from 3). The comb-shaped lead pattern (3) and the ground pattern (4) that insulates the lead pattern (3) are formed by resist patterning.
【００３１】また、図１（ｂ）に示すように、、リード
パターンのうちの少なくとも１本の所望のリードパター
ン（５）は、グランドパターン（４）と一体の構造をと
る。リードパターンについても櫛歯状のリードパターン
を千鳥状にパターニングし、ファインピッチでも半田ブ
リッジが生じないように形成できる。As shown in FIG. 1B, at least one desired lead pattern (5) of the lead patterns has an integral structure with the ground pattern (4). As for the lead pattern, a comb-shaped lead pattern can be patterned in a zigzag pattern so that a solder bridge is not generated even at a fine pitch.
【００３２】一方、図１（ｃ）の断面図に示すように、
絶縁体であるポリイミド（２）を介して形成された銅箔
には、所望の配線パターン（１２）に形成する。銅ベー
スと銅箔に挟まれたポリイミド（２）は、半導体チップ
（１３）を搭載するためのアイランド（１５）と銅箔配
線パターン（１２）と銅ベースパターン（リードパター
ン（３）、グランドパターン（４））の電気的導通を得
るために、スルーホール（１１）が形成されている。ス
ルーホール（１１）に対しては金属メッキによりスルー
ホールを埋め込み、これにより銅箔配線パターンと銅ベ
ースパターンの電気的導通をとる（この構造のパッケー
ジをメタルＱＦＰパッケージと称す）。On the other hand, as shown in the sectional view of FIG.
A desired wiring pattern (12) is formed on the copper foil formed via the polyimide (2) as an insulator. The polyimide (2) sandwiched between the copper base and the copper foil comprises an island (15) for mounting a semiconductor chip (13), a copper foil wiring pattern (12), and a copper base pattern (lead pattern (3), ground pattern). In order to obtain the electrical continuity of (4)), a through hole (11) is formed. The through-holes (11) are filled with metal plating by metal plating, thereby establishing electrical continuity between the copper foil wiring pattern and the copper base pattern (a package having this structure is referred to as a metal QFP package).
【００３３】以上の構造のメタルＱＦＰパッケージに対
して、アイランド（１５）に半導体チップ（１３）を熱
伝導の良い樹脂、または金属により搭載する。そして半
導体チップ（１３）の電極とそれに対する所望の配線パ
ターン（１２）をボンディングワイヤー（１４）により
結線する。次に半導体チップ（１３）、ボンディングワ
イヤー（１４）、及び配線パターン（１２）に対してモ
ールド樹脂（１）により封止したパッケージング構造を
とるもので、図１（ａ）の上方からの斜視図に示すよう
に形成されるものである。For the metal QFP package having the above structure, the semiconductor chip (13) is mounted on the island (15) with resin or metal having good heat conductivity. Then, electrodes of the semiconductor chip (13) and a desired wiring pattern (12) for the electrodes are connected by bonding wires (14). Next, a semiconductor chip (13), a bonding wire (14), and a wiring pattern (12) are sealed with a mold resin (1) to form a packaging structure, and a perspective view from above in FIG. It is formed as shown in the figure.
【００３４】[0034]
【実施例２】本発明の第２の実施例を図２に示す。図２
（ａ）は上方からの斜視図、（ｂ）は下方からの斜視
図、（ｃ）は断面図を示す。０．１５〜０．２０ｍｍ厚
の銅ベースと、２０〜５０μｍのポリイミド（２）、さ
らにその上に銅箔が施された金属基板において、０．１
５〜０．２０ｍｍ厚の銅ベースを櫛歯状のリードパター
ンに形成する。Embodiment 2 FIG. 2 shows a second embodiment of the present invention. FIG.
(A) is a perspective view from above, (b) is a perspective view from below, and (c) is a cross-sectional view. 0.15 to 0.20 mm thick copper base, 20 to 50 μm polyimide (2), and further, a metal substrate having copper foil applied thereon
A copper base having a thickness of 5 to 0.20 mm is formed in a comb-shaped lead pattern.
【００３５】０．１５〜０．２０ｍｍ厚の銅ベースを、
図２（ｂ）の下方からの斜視図に示すように、櫛歯状の
リードパターン（１９）と、それと絶縁するパターンＡ
（２１）及びパターンＢ（２２）をレジストパターニン
グにより形成する。また、パターンＡ（２１）及びパタ
ーンＢ（２２）はそれぞれ少なくとも１本の所望のリー
ドパターン（２５）、（２６）と一体の構造をとる。も
しくは、パターンＡ（２１）及びパターンＢ（２２）は
それぞれ少なくとも１本以上の所望のリードパターンと
完全に分離された構造をとる。A copper base having a thickness of 0.15 to 0.20 mm is
As shown in a perspective view from below in FIG. 2B, a comb-shaped lead pattern (19) and a pattern A insulated therefrom
(21) and pattern B (22) are formed by resist patterning. The pattern A (21) and the pattern B (22) have a structure integrated with at least one desired lead pattern (25), (26), respectively. Alternatively, the pattern A (21) and the pattern B (22) each have a structure completely separated from at least one or more desired lead patterns.
【００３６】図２（ｃ）の断面図に示すように、ポリイ
ミド（１８）を介して形成された銅箔は、所望の配線パ
ターン（２７）と半導体チップ（３１）を搭載するため
のアイランドパターン（２８）に形成する。銅ベースと
銅箔に挟まれたポリイミド（１８）は、銅箔配線パター
ン（２７）と銅ベースパターン（リードパターン（１
９）、パターンＡ（２１）、パターンＢ（２２））の電
気的導通を得るためのスルーホール（２９）を形成する
ために開口される。As shown in the cross-sectional view of FIG. 2C, the copper foil formed via the polyimide (18) has a desired wiring pattern (27) and an island pattern for mounting the semiconductor chip (31). (28). The polyimide (18) sandwiched between the copper base and the copper foil comprises a copper foil wiring pattern (27) and a copper base pattern (lead pattern (1)).
9), openings are formed to form through holes (29) for obtaining electrical continuity between patterns A (21) and B (22).
【００３７】スルーホール（２９）を金属メッキにより
埋め込むことにより銅箔配線パターン（２７）と銅ベー
スパターンの電気的導通をとる。銅ベースのパターンＡ
（２１）とパターンＢ（２２）は、例えば各々別の電源
に用いたり、または両方グランドに用いたり、あるいは
パターンＡ（２１）はグランド、とパターンＢ（２２）
は電源の様に用いる。以上の構造のように形成し、アイ
ランド（２８）に半導体チップ（３１）を搭載し、半導
体チップ（３１）の電極と配線パターン（２７）をボン
ディングワイヤーにより結線し、半導体チップ（３
１）、ボンディングワイヤー及び配線パターン（２７）
に対してモールド樹脂（１７）により封止したパッケー
ジング構造をとるもので、図２（ａ）の上方からの斜視
図に示すように形成されるものである。The copper foil wiring pattern (27) is electrically connected to the copper base pattern by filling the through hole (29) by metal plating. Copper-based pattern A
The pattern (21) and the pattern B (22) are used, for example, for different power supplies, or both are used for the ground, or the pattern A (21) is the ground and the pattern B (22).
Is used like a power supply. The semiconductor chip (31) is mounted on the island (28), and the electrodes of the semiconductor chip (31) and the wiring pattern (27) are connected by bonding wires to form the semiconductor chip (3).
1), bonding wire and wiring pattern (27)
2 has a packaging structure sealed with a mold resin (17), and is formed as shown in a perspective view from above in FIG.
【００３８】[0038]
【実施例３】本発明の第３の実施例を図３に示す。図３
（ａ）は上方からの斜視図、（ｂ）は下方からの斜視
図、（ｃ）は断面図を示す。本実施例３は、前記実施例
２の特に銅ベースにより形成されたパターンＡとパター
ンＢが、グランドパターン（３７）と電源パターン（３
８）に使用された場合に関する。グランドパターン（３
７）と電源パターン（３８）の間に所望のチップコンデ
ンサー（３９）を搭載した構造である。また、その他と
してリードパターン（３４）とグランドパターン（３
７）の間に５０Ωまたは７５Ωのチップ抵抗を搭載する
ことも可能である。Third Embodiment FIG. 3 shows a third embodiment of the present invention. FIG.
(A) is a perspective view from above, (b) is a perspective view from below, and (c) is a cross-sectional view. The third embodiment is different from the second embodiment in that the pattern A and the pattern B formed by the copper base in particular are the ground pattern (37) and the power supply pattern (3).
8). Ground pattern (3
This is a structure in which a desired chip capacitor (39) is mounted between 7) and the power supply pattern (38). In addition, the lead pattern (34) and the ground pattern (3
It is also possible to mount a 50Ω or 75Ω chip resistor during 7).
【００３９】[0039]
【実施例４】本発明の第４の実施例を図４に示す。図４
（ａ）は上方からの斜視図、（ｂ）は下方からの斜視
図、（ｃ）は断面図を示す。基本的な構造が上記実施例
と同様のフリップチップ対応のメタルＱＦＰパッケージ
である。銅ベースをリードパターン（４６）及び放熱兼
グランドパターン（４８）に形成し、銅箔を配線パター
ン（５４）状に形成し、金属メッキにより埋め込まれた
スルーホール（５５）により配線パターン（５４）と、
リードパターン（４６）または放熱兼グランドパターン
（４８）を導通させる。Embodiment 4 FIG. 4 shows a fourth embodiment of the present invention. FIG.
(A) is a perspective view from above, (b) is a perspective view from below, and (c) is a cross-sectional view. The basic structure is a flip-chip compatible metal QFP package similar to the above embodiment. A copper base is formed in a lead pattern (46) and a heat dissipation / ground pattern (48), a copper foil is formed in a wiring pattern (54), and a wiring pattern (54) is formed by through holes (55) embedded by metal plating. When,
The lead pattern (46) or the heat dissipation / ground pattern (48) is conducted.
【００４０】配線パターン（５４）は、半導体チップ
（５３）とフリップチップ接続できるようにパターニン
グする。配線パターン（５４）の先端にマイクロバンプ
（５２）を形成し、このバンプに対してフリップチップ
接続することで半導体チップ（５３）の電極と配線パタ
ーン（５４）は電気的に導通させる構造である。なお、
実施例４の例は、配線パターン先端にマイクロバンプを
形成したものであるが、半導体チップの電極上にマイク
ロバンプを設けても良い。The wiring pattern (54) is patterned so that it can be flip-chip connected to the semiconductor chip (53). A micro-bump (52) is formed at the tip of the wiring pattern (54), and flip-chip connection is made to the bump so that the electrode of the semiconductor chip (53) and the wiring pattern (54) are electrically connected. . In addition,
In the example of the fourth embodiment, the microbump is formed at the tip of the wiring pattern. However, the microbump may be provided on the electrode of the semiconductor chip.
【００４１】[0041]
【実施例５】本発明の第５の実施例を図５に示す。図５
（ａ）は上方からの斜視図、（ｂ）は下方からの斜視
図、（ｃ）は断面図を示す。０．１５〜０．２０ｍｍ厚
の銅ベース基板と、その上に２０〜５０μｍのポリイミ
ド（５７）が被着され、更にその上に１８〜３５μｍの
銅箔が施された金属基板において、０．１５〜０．２０
ｍｍ厚の銅ベースを櫛歯状のリードパターン（５８）と
それと電気的に絶縁されたグランドパターン（６０）に
レジストパターニングにより、図５（ｂ）の下方からの
斜視図に示すように形成する。Embodiment 5 FIG. 5 shows a fifth embodiment of the present invention. FIG.
(A) is a perspective view from above, (b) is a perspective view from below, and (c) is a cross-sectional view. In a metal substrate having a copper base substrate having a thickness of 0.15 to 0.20 mm and a polyimide (57) having a thickness of 20 to 50 μm deposited thereon, and further having a copper foil having a thickness of 18 to 35 μm provided thereon, the thickness of 0.1 to 0.25 mm was obtained. 15 to 0.20
A copper base having a thickness of mm is formed on a comb-shaped lead pattern (58) and a ground pattern (60) electrically insulated therefrom by resist patterning, as shown in a perspective view from below in FIG. 5B. .
【００４２】一方、図５（ｃ）の断面図に示すように、
ポリイミド（５７）を介して形成された銅箔を所望の配
線パターン（６４）に形成する。銅ベースと銅箔に挟ま
れたポリイミド（５７）は、半導体チップ（６５）を搭
載するためのアイランド（６９）と銅箔配線パターン
（６４）と銅ベースパターン（リードパターン（５
８）、グランドパターン（６０））の電気的導通を得る
ためのスルーホール（６７）を形成するために開口され
る。スルーホール（６７）に対しては金属メッキにより
スルーホールを埋め込むことにより銅箔配線パターンと
銅ベースパターンの電気的導通をとる。以上の銅箔のエ
ッチング及びポリイミドのエッチングにおいて、銅ベー
スより形成されたリードパターンが周囲より露出する様
にエッチングする。これにより、次の工程で従来のガル
ウイングまたはＪ曲げと同様の構造に成形することが可
能になる。On the other hand, as shown in the sectional view of FIG.
The copper foil formed via the polyimide (57) is formed into a desired wiring pattern (64). The polyimide (57) sandwiched between the copper base and the copper foil forms an island (69) for mounting the semiconductor chip (65), a copper foil wiring pattern (64), and a copper base pattern (lead pattern (5)).
8), openings are formed to form through holes (67) for obtaining electrical continuity of the ground pattern (60). The through hole (67) is buried by metal plating to provide electrical connection between the copper foil wiring pattern and the copper base pattern. In the etching of the copper foil and the etching of the polyimide, the etching is performed so that the lead pattern formed from the copper base is exposed from the surroundings. This makes it possible to form a structure similar to a conventional gull wing or J-bend in the next step.
【００４３】[0043]
【実施例６】本発明の第６の実施例を図１０に示す。図
１０は、有機絶縁膜に銅箔膜のリングパターンを外周部
に設けている状態の斜視図である。絶縁体の一方の面に
は櫛歯状のリードパターン（１０３）（１０３´）が形
成され、もう一方の面には銅箔膜のリングパターン（１
０５）が形成されている。（１０７）はアイランドパタ
ーンを形成するグランドパターンで多層の絶縁体の上層
の絶縁体を除去し、その下層を露出させている。（１１
２）は配線パターンが形成されるところである。有機絶
縁膜を介して銅箔膜のリングパターン（１０５）を外周
部に設けることによりリングパターンは封止材を接着し
やすく、かつ、リングパターンを接地電位、電源電位に
とりやすくなるものである。Embodiment 6 FIG. 10 shows a sixth embodiment of the present invention. FIG. 10 is a perspective view showing a state in which a ring pattern of a copper foil film is provided on an outer peripheral portion of an organic insulating film. Comb-shaped lead patterns (103) and (103 ') are formed on one surface of the insulator, and a ring pattern (1) of a copper foil film is formed on the other surface.
05) is formed. (107) is a ground pattern for forming an island pattern, in which the upper insulator of the multilayer insulator is removed and the lower layer is exposed. (11
2) is where a wiring pattern is formed. By providing the ring pattern (105) of the copper foil film on the outer peripheral portion via the organic insulating film, the ring pattern can easily adhere the sealing material and can easily set the ring pattern to the ground potential and the power supply potential.
【００４４】また、図１０では、リードパターン（１０
３）（１０３´）が千鳥構造に形成されている。この千
鳥構造とはリードの長さに長短がある構造のものであ
る。これは図１０のようにリードが、長いリードパター
ン（１０３）と短いリードパターン（１０３´）に半田
付けしたとき、同じ長さのリードに半田付けすればその
半田間距離はＡであるが、千鳥構造のリードに半田付け
したものでは、その半田間距離はＢとなり、ゴリッジの
発生が減少する。In FIG. 10, the lead pattern (10
3) (103 ') is formed in a staggered structure. This staggered structure is a structure in which the length of the lead is longer or shorter. This is because, when the leads are soldered to the long lead pattern (103) and the short lead pattern (103 ') as shown in FIG. 10, if the leads are soldered to the same length, the distance between the solders is A. In the case of soldering to a staggered lead, the distance between the solders is B, and the occurrence of gouge is reduced.
【００４５】[0045]
【実施例７】本発明の第７の実施例を図１１に示す。図
１１は階段状構造のもので、（１０２）はポリイミド、
（１０３）はリードパターン、（１０４）は半導体チッ
プ、（１０５）はリングパターン、（１０６）は配線パ
ターン、（１０７）はグランドパターン、（１０８）は
アイランド、（１０９）はスルーホール、（１１０）は
モールド樹脂、（１１１）はボンデングワイヤである。Seventh Embodiment FIG. 11 shows a seventh embodiment of the present invention. FIG. 11 shows a step-like structure, in which (102) is a polyimide,
(103) is a lead pattern, (104) is a semiconductor chip, (105) is a ring pattern, (106) is a wiring pattern, (107) is a ground pattern, (108) is an island, (109) is a through hole, and (110). ) Is a mold resin, and (111) is a bonding wire.
【００４６】図１１に示すように、絶縁体であるポリイ
ミド（１０２）が多層で、それぞれの層に配線パターン
（１０６）が設けられている。これは、多層の絶縁体に
は、それぞれに銅箔膜が設けられているもので、絶縁体
を除去し、銅箔膜を露出させ、さらに下層の銅箔膜アイ
ランドパターン（１０８）を露出させ、半導体チップ
（１０４）搭載用の開口部（キャビティー）側面が階段
状に形成されている構造のものである。また、配線パタ
ーン（１０６）、リングパターン（１０５）も形成され
ている。このアイランド（１０８）、半導体チップ（１
０４）、及び配線パターン（１０６）に対してモールド
樹脂（１１０）により封止したパッケージング構造とす
るものである。As shown in FIG. 11, polyimide (102), which is an insulator, is multilayered, and a wiring pattern (106) is provided in each layer. This is because a copper foil film is provided on each of the multi-layer insulators, and the insulator is removed, the copper foil film is exposed, and the underlying copper foil island pattern (108) is exposed. The side surface of the opening (cavity) for mounting the semiconductor chip (104) is formed in a step shape. Further, a wiring pattern (106) and a ring pattern (105) are also formed. The island (108) and the semiconductor chip (1
04) and the wiring pattern (106) are sealed with a mold resin (110).
【００４７】[0047]
【実施例８】本発明の第８の実施例を図１２に示す。図
１２はマルチチップ構造のもので、（１０２）はポリイ
ミド、（１０３）はリードパターン、（１０４）は半導
体チップ、（１０５）はリングパターン、（１０６）は
配線パターン、（１０７）はグランドパターン、（１０
８）はアイランド、（１０９）はスルーホール、（１１
０）はモールド樹脂、（１１１）はボンデングワイヤで
ある。Embodiment 8 An eighth embodiment of the present invention is shown in FIG. FIG. 12 shows a multi-chip structure, in which (102) is a polyimide, (103) is a lead pattern, (104) is a semiconductor chip, (105) is a ring pattern, (106) is a wiring pattern, and (107) is a ground pattern. , (10
8) is an island, (109) is a through hole, (11)
0) is a mold resin, and (111) is a bonding wire.
【００４８】図１２に示すように、半導体チップ（１０
４）がマルチに設けられているものであり、かつ、絶縁
体であるポリイミド（１０２）が多層でそれぞれの層に
配線パターン（１０６）が設けられているものである。
そして、半導体チップ（１０４）、及び配線パターン
（１０６）等に対してモールド樹脂（１１０）により封
止したパッケージング構造とするものである。As shown in FIG. 12, a semiconductor chip (10
4) is provided in a multi-layer, and is a multilayer of polyimide (102) as an insulator, and a wiring pattern (106) is provided in each layer.
The semiconductor chip (104), the wiring pattern (106) and the like are sealed with a molding resin (110) to form a packaging structure.
【００４９】[0049]
【発明の効果】以上説明したように、本発明によれば、
グランドパターンと絶縁体のポリイミド及び内部配線を
最適化設計することでパッケージ内部の配線を５０Ωあ
るいは７５Ωに設計することができ、インピーダンス整
合が可能になるものである。また、パッケージ内にチッ
プ部品（チップコンデンサー、チップ抵抗等）を搭載す
ることができるため、電気的特性も向上する。すなわち
半導体チップの性能を十分引き出すことが可能となるも
のである。As described above, according to the present invention,
By optimizing the design of the ground pattern, the polyimide of the insulator and the internal wiring, the wiring inside the package can be designed to be 50Ω or 75Ω, and impedance matching becomes possible. In addition, since chip components (chip capacitors, chip resistors, and the like) can be mounted in the package, electric characteristics are also improved. That is, it is possible to sufficiently bring out the performance of the semiconductor chip.
【００５０】また、銅金属板に直にチップを搭載するこ
とで熱抵抗が５０％以上低減されるものである。また、
リードがパッケージより突出しない場合は、リードの曲
がり・ばらけが生じることが無く、コプラナリティー
（フラットネス）７０μｍ以下が確保でき、ハンドリン
グ性も向上するものである。また、リードパターンを千
鳥状に形成することができピッチの縮小化による多ピン
化が実現できるものである。Further, by mounting the chip directly on the copper metal plate, the thermal resistance is reduced by 50% or more. Also,
When the lead does not protrude from the package, the bend and dislocation of the lead do not occur, coplanarity (flatness) of 70 μm or less can be ensured, and the handling property is improved. Also, the lead patterns can be formed in a staggered manner, and the number of pins can be increased by reducing the pitch.
【００５１】また、銅箔パターンを用いて微細にパター
ニングすることができ、銅箔パターンにより内部配線パ
ターンのピッチを広げて、所望の位置でスルーホールを
用いてリードパターンまたはグランドパターンに電気的
におとすことができ、パッケージの大型化が防止できる
という効果を奏するものである。Further, fine patterning can be performed by using a copper foil pattern. The pitch of the internal wiring pattern can be widened by the copper foil pattern, and electrically connected to a lead pattern or a ground pattern by using a through hole at a desired position. This is advantageous in that the package can be prevented from being enlarged.
【図１】本発明の実施例１を示す図FIG. 1 is a diagram showing a first embodiment of the present invention.
【図２】本発明の実施例２を示す図FIG. 2 is a diagram showing a second embodiment of the present invention.
【図３】本発明の実施例３を示す図FIG. 3 is a diagram showing a third embodiment of the present invention.
【図４】本発明の実施例４を示す図FIG. 4 is a diagram showing a fourth embodiment of the present invention.
【図５】本発明の実施例５を示す図FIG. 5 is a diagram showing a fifth embodiment of the present invention.
【図６】従来例１を示す図FIG. 6 is a diagram showing a conventional example 1;
【図７】従来例２を示す図FIG. 7 is a diagram showing a second conventional example.
【図８】従来例３を示す図FIG. 8 is a diagram showing a third conventional example.
【図９】従来例４を示す図FIG. 9 is a view showing a conventional example 4;
【図１０】本発明の実施例６を示す図FIG. 10 is a diagram showing a sixth embodiment of the present invention.
【図１１】本発明の実施例７を示す図FIG. 11 shows a seventh embodiment of the present invention.
【図１２】本発明の実施例８を示す図FIG. 12 is a diagram showing an eighth embodiment of the present invention.
１ １７ ３２ モールド樹脂 ２ １８ ３３ ポリイミド ３ ５ １９ ３４ リードパターン ４ ３７ グランドパターン １１ ２９ スルーホール １２ ２７ 配線パターン １３ ３１ 半導体チップ １４ ボンディングワイヤ １５ アイランド ２１ パターンＡ ２２ パターンＢ ２８ アイランドパターン ３８ 電源パターン 1 1732 Mold resin 2 18 33 Polyimide 35 19 34 Lead pattern 4 37 Ground pattern 11 29 Through hole 12 27 Wiring pattern 13 31 Semiconductor chip 14 Bonding wire 15 Island 21 Pattern A 22 Pattern B 28 Island pattern 38 Power supply pattern
Claims (2)
れた金属箔膜の配線パターンと、前記絶縁体のもう一方
の面内のみに形成されたリードパターンと、前記配線パ
ターンと前記リードパターンとを電気的に導通する前記
絶縁体の貫通孔内に埋め込まれた金属と、電極が前記配
線パターンと接続された半導体チップと、前記配線パタ
ーンおよび半導体チップを封止する樹脂と、前記絶縁体
のもう一方の面内に形成され前記半導体チップを搭載す
る銅のグランドパターンとを有することを特徴とする半
導体装置。An insulator, a wiring pattern of a metal foil film formed on one surface of the insulator, a lead pattern formed only in the other surface of the insulator, and the wiring pattern. A metal embedded in a through hole of the insulator that electrically connects the lead pattern, a semiconductor chip having electrodes connected to the wiring pattern, and a resin for sealing the wiring pattern and the semiconductor chip , The insulator
Mounting the semiconductor chip formed in the other surface of the
And a copper ground pattern .
記金属箔膜に配線パターン、アイランドパターン、貫通
孔用の開口パターンをレジストパターニングにより形成
する工程、前記レジストを除去する工程、前記絶縁体に
前記金属箔膜の開口パターンと同じ位置、同じサイズに
パターニングする工程、前記絶縁体を開口し貫通孔を形
成する工程、前記絶縁体で覆れた金属板が露出した貫通
孔に対し、前記金属板を電極としてメッキを施し、前記
金属板と前記金属箔膜を電気的導通させる工程、前記絶
縁体のもう一方の面の絶縁体で覆れた金属板に対しレジ
ストパターニングを行い、金属板を櫛歯状のリードパタ
ーンとグランドパターンに形成する工程を含み、前記金
属箔膜の配線パターン、アイランドパターンの所定のと
ころに半導体チップを搭載し、ワイヤーボンデングを行
い、次いで樹脂封止を行うことを特徴とする半導体装置
の製造方法。2. A step of providing a metal foil film on one surface of an insulator, forming a wiring pattern, an island pattern, and an opening pattern for a through hole on the metal foil film by resist patterning, and removing the resist; A step of patterning the same position and the same size as the opening pattern of the metal foil film on the insulator, a step of opening the insulator and forming a through hole, and a step of forming a through hole where the metal plate covered with the insulator is exposed. On the other hand, plating is performed using the metal plate as an electrode, a step of electrically connecting the metal plate and the metal foil film, and performing resist patterning on the metal plate covered with the insulator on the other surface of the insulator. Forming a metal plate into a comb-toothed lead pattern and a ground pattern, wherein a semiconductor chip is provided at a predetermined position in the wiring pattern and the island pattern of the metal foil film. A method for manufacturing a semiconductor device, comprising: mounting a wire, performing wire bonding, and then performing resin sealing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31427698A JP3166734B2 (en) | 1995-07-31 | 1998-11-05 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31427698A JP3166734B2 (en) | 1995-07-31 | 1998-11-05 | Semiconductor device and method of manufacturing the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7214035A Division JP2917868B2 (en) | 1995-07-31 | 1995-07-31 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188350A JP2000188350A (en) | 2000-07-04 |
| JP3166734B2 true JP3166734B2 (en) | 2001-05-14 |
Family
ID=18051422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31427698A Expired - Fee Related JP3166734B2 (en) | 1995-07-31 | 1998-11-05 | Semiconductor device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3166734B2 (en) |
-
1998
- 1998-11-05 JP JP31427698A patent/JP3166734B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000188350A (en) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2917868B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5866942A (en) | Metal base package for a semiconductor device | |
| JP2755252B2 (en) | Semiconductor device package and semiconductor device | |
| US7256479B2 (en) | Method to manufacture a universal footprint for a package with exposed chip | |
| US6395582B1 (en) | Methods for forming ground vias in semiconductor packages | |
| US6020637A (en) | Ball grid array semiconductor package | |
| US6232147B1 (en) | Method for manufacturing semiconductor device with pad structure | |
| JP4606849B2 (en) | Semiconductor chip package having decoupling capacitor and manufacturing method thereof | |
| US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
| US20070296075A1 (en) | Package Using Selectively Anodized Metal and Manufacturing Method Thereof | |
| JP3912445B2 (en) | Semiconductor device | |
| JP3549316B2 (en) | Wiring board | |
| JPH0658924B2 (en) | Semiconductor device package and manufacturing method thereof | |
| JP3166734B2 (en) | Semiconductor device and method of manufacturing the same | |
| WO2008021797A1 (en) | Thermally enhanced bga package apparatus and method | |
| JPH10112472A (en) | Semiconductor device and its manufacture | |
| JP3337911B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3576228B2 (en) | Surface mount type semiconductor device | |
| JPH11163217A (en) | Semiconductor device | |
| JP3117688B2 (en) | Semiconductor package for surface mounting | |
| JP3027269U (en) | Package for electronic parts | |
| JPH08172142A (en) | Semiconductor package, its manufacturing method, and semiconductor device | |
| JP3030605B2 (en) | Semiconductor device | |
| JP2970595B2 (en) | BGA type semiconductor device | |
| JP2765632B2 (en) | Package for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |