JP3163699B2 - Image recording device - Google Patents

Image recording device

Info

Publication number
JP3163699B2
JP3163699B2 JP34358491A JP34358491A JP3163699B2 JP 3163699 B2 JP3163699 B2 JP 3163699B2 JP 34358491 A JP34358491 A JP 34358491A JP 34358491 A JP34358491 A JP 34358491A JP 3163699 B2 JP3163699 B2 JP 3163699B2
Authority
JP
Japan
Prior art keywords
recording
circuit
image data
encoding
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34358491A
Other languages
Japanese (ja)
Other versions
JPH05176296A (en
Inventor
正彦 江成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP34358491A priority Critical patent/JP3163699B2/en
Publication of JPH05176296A publication Critical patent/JPH05176296A/en
Priority to US08/453,437 priority patent/US5774624A/en
Priority to US08/922,813 priority patent/US6498896B1/en
Application granted granted Critical
Publication of JP3163699B2 publication Critical patent/JP3163699B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は画像記録装置に関し、よ
り具体的には、画面内符号化と画面間符号化とにより画
像信号を符号化して記録する画像記録装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image recording apparatus, and more specifically, to an image recording apparatus using intra-picture coding and inter-picture coding.
The present invention relates to an image recording device that encodes and records an image signal .

【0002】[0002]

【従来の技術】動画像をディジタル圧縮して磁気テープ
などの記録媒体に記録する画像記録装置としては、ディ
ジタル・ビデオ・テープ・レコーダ(VTR)が知られ
ている。圧縮方式には、固定長符号化方式を用いるもの
と、可変長符号化方式を用いるものとがある。
2. Description of the Related Art A digital video tape recorder (VTR) is known as an image recording apparatus for digitally compressing a moving image and recording it on a recording medium such as a magnetic tape. The compression method includes a method using a fixed-length coding method and a method using a variable-length coding method.

【0003】固定長符号化方式による画像記録再生装置
の従来例の構成ブロック図を図3に示す。入力端子10
には、記録しようとする動画像の画像信号が入力する。
A/D変換器12は入力端子10からのアナログ画像信
号をディジタル化し、固定長符号化回路14は、A/D
変換器12の出力データを固定長で符号化する。変調回
路16は、固定長符号化回路14の出力を低周波抑圧変
調し、その出力は記録アンプ18により所定レベルに増
幅される。スイッチ20は記録時にはa接点に、再生時
にはb接点に接続し、記録アンプ18の出力はスイッチ
20を介して磁気ヘッド22に印加され、磁気テープ2
4に記録される。
FIG. 3 is a block diagram showing the configuration of a conventional example of an image recording / reproducing apparatus using a fixed-length encoding system. Input terminal 10
Is input with an image signal of a moving image to be recorded.
The A / D converter 12 digitizes the analog image signal from the input terminal 10, and the fixed-length encoding circuit 14
The output data of the converter 12 is encoded with a fixed length. The modulation circuit 16 performs low-frequency suppression modulation on the output of the fixed-length encoding circuit 14, and the output is amplified to a predetermined level by the recording amplifier 18. The switch 20 is connected to the contact a during recording and to the contact b during reproduction. The output of the recording amplifier 18 is applied to the magnetic head 22 via the switch 20 and
4 recorded.

【0004】再生時には、磁気テープ24の記録信号は
磁気ヘッド22により再生され、その出力はスイッチ2
0及び再生アンプ26を介して復調回路28に印加さ
れ、復調される。固定長復号化回路30は、固定長符号
化回路14に対応する復号化回路であって、復調回路2
8の出力を復号し、ディジタル再生画像信号を出力す
る。復号化回路30の出力はD/A変換器32によりア
ナログ信号に変換され、出力端子34からアナログ再生
画像信号が外部に出力される。
At the time of reproduction, the recording signal on the magnetic tape 24 is reproduced by the magnetic head 22 and its output is
0 and is applied to a demodulation circuit 28 via a reproduction amplifier 26 and demodulated. The fixed-length decoding circuit 30 is a decoding circuit corresponding to the fixed-length encoding circuit 14, and includes a demodulation circuit 2
8 is decoded to output a digital reproduction image signal. The output of the decoding circuit 30 is converted to an analog signal by a D / A converter 32, and an analog reproduced image signal is output from an output terminal 34 to the outside.

【0005】固定長符号化回路14では、通常、1画面
(1フィールド又は1フレーム)内で符号化後のデータ
量が一定になるような符号化方式が採用されている。固
定長符号化方式には、圧縮しないパルス符号変調(PC
M)方式の他に、ディジタル圧縮する所謂サブサンプリ
ング方式、及び差分符号化(DPCM)方式などがあ
る。前者は、画像情報を一切圧縮しないので、画質劣化
がないが、記録データ量が膨大になり、記録レートも高
くせざるをえず、従って、ハードウエア、並びに、記録
媒体の記録密度及び記録時間などの点で多くの問題があ
る。
[0005] The fixed-length encoding circuit 14 generally employs an encoding system in which the amount of encoded data is constant within one screen (one field or one frame). Pulse code modulation (PC
In addition to the M) method, there are a so-called sub-sampling method for digital compression, a differential coding (DPCM) method, and the like. The former does not compress the image information at all, so there is no image quality degradation, but the amount of recording data is enormous and the recording rate has to be increased, and therefore the recording density and recording time of the hardware and the recording medium There are many problems in such points.

【0006】固定長符号化によりディジタル圧縮する場
合、1/4〜1/6程度の圧縮率を達成できるが、例え
ばHDTVなどの高精細テレビジョン信号などの場合に
は、それでも記録情報量が多過ぎる。また、画質の劣化
が目に付く。
When digital compression is performed by fixed-length encoding, a compression ratio of about 1/4 to 1/6 can be achieved. However, in the case of a high-definition television signal such as HDTV, the amount of recorded information is still large. Pass. Further, deterioration of the image quality is noticeable.

【0007】これに対しては、例えばハフマン符号や算
術符号を用いた可変長符号化方式では、画質をあまり劣
化させることなしに、1/10〜1/20程度の高い圧
縮率を達成できる。このような高能率可変長符号化方式
に、適応離散コサイン変換(ADCT)方式がある(例
えば、斎藤隆弘ら「静止画像の符号化方式」テレビジョ
ン学会誌Vol.44,No.2(1990)や、越智
宏ら「静止画像符号化の国際標準動向」昭和63年度画
像電子学会全国大会予稿14など)。
On the other hand, for example, in a variable length coding system using a Huffman code or an arithmetic code, a high compression ratio of about 1/10 to 1/20 can be achieved without deteriorating image quality much. An example of such a high-efficiency variable-length coding method is an adaptive discrete cosine transform (ADCT) method (for example, Takahiro Saito et al., “Coding Method for Still Images”, Journal of the Institute of Television Engineers of Japan, Vol. 44, No. 2 (1990)). Tomohiro Ochi et al., “International Standard Trends in Still Image Coding,” Proceedings of the 14th Annual Meeting of the Institute of Image Electronics Engineers of 1988.

【0008】[0008]

【発明が解決しようとする課題】しかし、可変長符号化
方式では、基本的に1画面あたりの記録情報量が一定し
ない。また、複数の画面間の相関を用いて符号化を行な
うことが多い。従って、編集、検索、特殊再生などを実
現しにくいといった問題点がある。このような問題点
は、シーケンシャル・アクセス媒体である磁気テープを
記録媒体とするディジタルVTRで、特に顕著である。
However, in the variable length coding system, the amount of recording information per screen is basically not constant. Encoding is often performed using correlation between a plurality of screens. Therefore, there is a problem that it is difficult to perform editing, search, special reproduction, and the like. Such a problem is particularly remarkable in a digital VTR using a magnetic tape as a sequential access medium as a recording medium.

【0009】本発明は、このような問題点を解決する画
像記録装置を提示することを目的とする。
An object of the present invention is to provide an image recording apparatus which solves such a problem.

【0010】[0010]

【課題を解決するための手段】本発明に係る画像記録装
置は、画像データを入力する入力手段と、画面内の相関
を用いて符号化を行う画面内符号化と、前後の画面との
の相関を用いて符号化を行う双方向符号化とを用いて
前記入力手段により入力された画像データを符号化する
符号化手段と前記符号化手段により符号化された画像
データを記録媒体に記録する記録手段と、前記記録手段
による前記符号化された画像データの記録の停止を指示
する指示手段と、前記指示手段による記録停止の指示に
応答して前記符号化手段と前記記録手段とを制御する
御手段とを備え、前記制御手段は、前記入力手段により
入力される画像データのうち前記記録停止の指示に対応
した所定画面が前記双方向符号化される画面であった場
合、前記所定画面の後に入力される画面であって、前記
所定画面を復号するために必要な画面の画像データを記
録後、前記所定画面の画像データを記録し、その後前記
画像データの記録を停止するよう前記符号化手段と前記
記録手段とを制御することを特徴とする。
According to the present invention, there is provided an image recording apparatus comprising: an input unit for inputting image data; an intra-screen encoding for performing encoding using a correlation in a screen;
By using the bidirectional coding which performs encoding using the correlation between
Encoding the image data input by the input means
Encoding means, and recording means for recording the encoded image data by said encoding means, an instruction means for instructing the stop of recording of the encoded image data by said recording means, said instruction Instruction to stop recording by means
Bei example a control <br/> control means responsive to control said recording means and said encoding means, said control means by said input means
Corresponds to the recording stop instruction in the input image data
If the specified screen is the screen to be bidirectionally encoded,
If the screen is input after the predetermined screen,
Record the image data of the screen necessary to decode the predetermined screen.
After recording, record the image data of the predetermined screen, and then
The encoding means and the encoding means for stopping recording of image data;
It is characterized by controlling the recording means .

【0011】[0011]

【作用】上記手段では、記録停止の指示によって決まる
最後の画面を復元するのに必要な画面を記録した後に記
録が停止される。
In the above means, it is determined by a recording stop instruction.
Record after recording the screen necessary to restore the last screen
Recording is stopped.

【0012】[0012]

【実施例】以下、図面を参照して、本発明の実施例を説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0013】図1は、本発明の一実施例であるディジタ
ルVTRの概略構成ブロック図を示す。
FIG. 1 is a schematic block diagram of a digital VTR according to an embodiment of the present invention.

【0014】入力端子40には、記録しようとする動画
像の画像信号が入力する。A/D変換器42は入力端子
40からのアナログ画像信号をディジタル化する。可変
長符号化回路44は、記録開始前ではA/D変換器12
の出力データをフレーム内符号化しており、操作スイッ
チ46による記録開始の指示に応じて、A/D変換器1
2の出力データのフレーム内及びフレーム間での可変長
符号化を開始し、また、記録停止の指示に応じてフレー
ム内及びフレーム間での可変長符号化を停止する。可変
長符号化回路44の詳細は、後述する。
An input terminal 40 receives an image signal of a moving image to be recorded. The A / D converter 42 digitizes the analog image signal from the input terminal 40. The variable length encoding circuit 44 controls the A / D converter 12 before starting recording.
Are encoded in the frame, and the A / D converter 1
The variable-length coding of the output data in the frame 2 and between the frames is started, and the variable-length coding within and between the frames is stopped according to the recording stop instruction. Details of the variable length encoding circuit 44 will be described later.

【0015】変調回路48は、可変長符号化回路44の
出力を低周波抑圧変調し、その出力は記録アンプ50に
より所定レベルに増幅される。スイッチ52は記録時に
はa接点に、再生時にはb接点に接続し、記録アンプ5
0の出力はスイッチ52を介して磁気ヘッド54に印加
され、磁気テープ56に記録される。
The modulation circuit 48 performs low frequency suppression modulation on the output of the variable length coding circuit 44, and the output is amplified to a predetermined level by the recording amplifier 50. The switch 52 is connected to the contact a during recording and to the contact b during reproduction.
The output of 0 is applied to the magnetic head 54 via the switch 52, and is recorded on the magnetic tape 56.

【0016】再生時には、磁気テープ56の記録信号は
磁気ヘッド54により再生され、その出力はスイッチ5
2及び再生アンプ58を介して復調回路60に印加さ
れ、復調される。可変長復号化回路62は、可変長符号
化回路44に対応する復号化回路であって、復調回路6
0の出力を復号し、ディジタル再生画像信号を出力す
る。復号化回路62の出力はD/A変換器64によりア
ナログ信号に変換され、出力端子66からアナログ再生
画像信号が外部に出力される。
At the time of reproduction, the recording signal of the magnetic tape 56 is reproduced by the magnetic head 54, and its output is
2 and is applied to the demodulation circuit 60 via the reproduction amplifier 58 and demodulated. The variable length decoding circuit 62 is a decoding circuit corresponding to the variable length coding circuit 44,
0 is decoded, and a digitally reproduced image signal is output. The output of the decoding circuit 62 is converted into an analog signal by a D / A converter 64, and an analog reproduced image signal is output from an output terminal 66 to the outside.

【0017】図2は、本実施例の特徴部分である可変長
符号化回路44の構成ブロック図であって、量子化及び
予測符号化部を特に詳細に示している。70は、A/D
変換器42の出力が入力する入力端子、72は、入力端
子70からのラスター走査の画像データを水平i画素×
垂直j画素のブロックにブロック化するブロック化回路
である。i,jは通常、8乃至16程度である。74は
ブロック化回路72の出力を3フレーム遅延する遅延回
路である。
FIG. 2 is a block diagram showing the configuration of the variable length coding circuit 44 which is a characteristic part of the present embodiment, and particularly shows the quantization and prediction coding unit in detail. 70 is A / D
The input terminal 72 to which the output of the converter 42 is input is a device that converts the raster-scanned image data from the input terminal 70 into horizontal i pixels ×
This is a blocking circuit for blocking into blocks of vertical j pixels. i and j are usually about 8 to 16. A delay circuit 74 delays the output of the blocking circuit 72 by three frames.

【0018】76,78,80は予測差分符号化のため
の予測誤差を算出する減算器であり、減算器76はブロ
ック化回路72の出力から3フレーム前の局部復号値を
減算し、減算器78は、3フレーム遅延回路74の出力
から、1フレーム前と4フレーム前の局部復号値を補間
合成した画像データを減算し、減算器80は、3フレー
ム遅延回路74の出力から、2フレーム前と5フレーム
前の局部復号値を補間合成した画像データを減算する。
Reference numerals 76, 78 and 80 denote subtracters for calculating a prediction error for predictive difference encoding. The subtracter 76 subtracts the local decoded value three frames before from the output of the blocking circuit 72, and A subtractor 78 subtracts image data obtained by interpolating and synthesizing the local decoded values of one frame before and four frames before from the output of the three-frame delay circuit 74. And the image data obtained by interpolating and synthesizing the local decoded value five frames before.

【0019】82はブロック化回路72の出力(a接
点)、減算器76の出力(b接点)、減算器78の出力
(c接点)、又は減算器80の出力(d接点)を選択す
るスイッチである。
A switch 82 selects the output of the blocking circuit 72 (a contact), the output of the subtractor 76 (b contact), the output of the subtractor 78 (c contact), or the output of the subtractor 80 (d contact). It is.

【0020】84は、スイッチ82により選択されたデ
ータを離散コサイン変換するDCT回路、86は、DC
T回路84の出力(周波数係数)を各周波数係数毎に異
なる量子化ステップで量子化する量子化回路、88は量
子化回路86の出力を逆量子化する逆量子化回路であ
る。量子化回路86における量子化ステップ・サイズが
情報の圧縮率に大きく影響する。量子化回路86及び逆
量子化回路88の特性は、入力端子90からの制御係数
により変更自在である。通常は、後段のデータ・バッフ
ァの占有率に応じて当該制御係数が決定され、量子化回
路86及び逆量子化回路88の量子化特性が帰還制御さ
れる。
Reference numeral 84 denotes a DCT circuit for performing discrete cosine transform of the data selected by the switch 82, and reference numeral 86 denotes a DCT circuit.
A quantization circuit 88 quantizes the output (frequency coefficient) of the T circuit 84 at a different quantization step for each frequency coefficient, and an inverse quantization circuit 88 inversely quantizes the output of the quantization circuit 86. The quantization step size in the quantization circuit 86 greatly affects the information compression ratio. The characteristics of the quantization circuit 86 and the inverse quantization circuit 88 can be changed by a control coefficient from the input terminal 90. Normally, the control coefficient is determined according to the occupancy of the subsequent data buffer, and the quantization characteristics of the quantization circuit 86 and the inverse quantization circuit 88 are feedback-controlled.

【0021】92は、量子化回路86の出力を、ゼロ連
続データの統計的性質を利用したエントロピー符号化
(例えば、ハフマン符号化)するエントロピー符号化回
路、94はエントロピー符号化回路92の出力を図1の
変調回路48に供給する出力端子である。
Reference numeral 92 denotes an entropy coding circuit for performing entropy coding (for example, Huffman coding) on the output of the quantization circuit 86 by using the statistical property of zero continuous data. Reference numeral 94 denotes an output of the entropy coding circuit 92. This is an output terminal supplied to the modulation circuit 48 of FIG.

【0022】96は逆量子化回路88の出力を逆離散コ
サイン変換する逆DCT回路、98は逆DCT回路96
の出力に、ゼロ又は所定の予測値を加算する加算器、1
00は加算器98の出力を3フレーム遅延する遅延回
路、102は加算器98の出力と、3フレーム遅延回路
100の出力とを所定重み付けの積和演算し、補間合成
データを出力する積和演算回路、104は積和演算回路
102の出力を1フレーム遅延する遅延回路、106は
遅延回路104の出力を更に1フレーム遅延する遅延回
路である。
Reference numeral 96 denotes an inverse DCT circuit for performing an inverse discrete cosine transform of the output of the inverse quantization circuit 88, and 98 an inverse DCT circuit 96
Adder that adds zero or a predetermined predicted value to the output of
00 is a delay circuit for delaying the output of the adder 98 by three frames, 102 is a product-sum operation for performing weighted product-sum operation on the output of the adder 98 and the output of the three-frame delay circuit 100, and outputting interpolated synthesized data. A circuit 104 is a delay circuit for delaying the output of the product-sum operation circuit 102 by one frame, and a delay circuit 106 is for delaying the output of the delay circuit 104 by one frame.

【0023】108は、ゼロ(a接点)、遅延回路10
0の出力(b接点)、遅延回路104の出力(c接
点)、又は遅延回路106の出力(d接点)を選択する
スイッチ、110は、入力端子112を介して操作スイ
ッチ46から入力する操作信号によりスイッチ82,1
08を制御する制御回路である。スイッチ82,108
は、記録開始前にはフレームに関わらずa接点に接続し
ているが、記録開始時から、フレーム毎に図4に示す切
り換えシーケンスでフレーム毎に切り換えられる。
Reference numeral 108 denotes a zero (a contact), the delay circuit 10
A switch 110 for selecting an output of 0 (b contact), an output of the delay circuit 104 (c contact), or an output of the delay circuit 106 (d contact) is an operation signal input from the operation switch 46 via the input terminal 112. Switches 82 and 1
08 is a control circuit. Switches 82 and 108
Is connected to the contact a regardless of the frame before the start of recording, but is switched for each frame from the start of recording in the switching sequence shown in FIG.

【0024】詳細は後述するが、スイッチ82,108
がa接点に接続するときはフレーム内符号化、b接点に
接続するときは3フレーム差のフレーム間符号化、c接
点又はd接点に接続するときは、前後の2フレームの補
間合成値によるフレーム間符号化(双方向符号化)にな
る。
Although details will be described later, the switches 82 and 108
Is connected to the contact a, intra-frame coding when connected to the contact b, inter-frame coding of a difference of three frames when connected to the contact b, and a frame based on an interpolated composite value of two frames before and after when connected to the contact c or d. It becomes inter coding (bidirectional coding).

【0025】図5を参照して、図2の回路の動作を説明
する。なお、図5(a)は入力端子70に入力する画像
データのフレーム順序、同(b)は磁気テープ56に記
録される画像データのフレーム順序を示す。
The operation of the circuit of FIG. 2 will be described with reference to FIG. 5A shows the frame order of image data input to the input terminal 70, and FIG. 5B shows the frame order of image data recorded on the magnetic tape 56.

【0026】記録開始のスイッチ操作直後のフレーム#
7では、スイッチ82,108は図4に示すようにa接
点に接続する。ブロック化回路72は入力端子70から
のラスタ走査の画像データをi×j画素のブロック列に
変換し、その出力がスイッチ82を介してのa接点、減
算器76及び遅延回路74に印加される。ブロック回路
72はフレーム#7の画像データを出力する段階では、
遅延回路74は3フレーム前のフレーム#4の画像デー
タを出力している。
Frame # immediately after switch operation for starting recording
At 7, the switches 82 and 108 are connected to the a contacts as shown in FIG. The blocking circuit 72 converts the raster-scanned image data from the input terminal 70 into a block row of i × j pixels, and the output is applied to a contact a via a switch 82, a subtractor 76 and a delay circuit 74. . When the block circuit 72 outputs the image data of the frame # 7,
The delay circuit 74 outputs the image data of the frame # 4 three frames before.

【0027】DCT回路84は、ブロック化回路72に
よりブロック化された画像データを離散コサイン変換に
より周波数領域に変換し、変換係数を出力する。量子化
回路86は、DCT回路84の出力を各変換係数毎に異
なる量子化ステップ・サイズで量子化する。量子化回路
86の量子化ステップ・サイズは、入力端子90からの
制御係数により制御される。
The DCT circuit 84 converts the image data blocked by the blocking circuit 72 into the frequency domain by discrete cosine transform, and outputs a transform coefficient. The quantization circuit 86 quantizes the output of the DCT circuit 84 with a different quantization step size for each transform coefficient. The quantization step size of the quantization circuit 86 is controlled by a control coefficient from the input terminal 90.

【0028】エントロピー符号化回路92は量子化回路
86の出力をエントロピー符号化し、その出力は出力端
子94を介して図1の変調回路48に供給される。この
ときの画像は、1フレーム内で圧縮符号化されているフ
レーム内符号化フレーム(以下、Iフレームと称す
る。)である。
The entropy encoding circuit 92 entropy encodes the output of the quantization circuit 86, and the output is supplied to the modulation circuit 48 of FIG. The image at this time is an intra-coded frame (hereinafter, referred to as an I-frame) that has been compression-coded in one frame.

【0029】逆量子化回路88は量子化回路86の出力
を逆量子化し、逆DCT回路96が逆量子化回路88の
出力を逆DCT変換する。スイッチ108がa接点に接
続するので、加算器98は、逆DCT変換回路96の出
力をそのまま出力する。加算器98の出力は3フレーム
遅延回路100及び積和演算回路102に印加される。
The inverse quantization circuit 88 inversely quantizes the output of the quantization circuit 86, and the inverse DCT circuit 96 performs the inverse DCT transformation on the output of the inverse quantization circuit 88. Since the switch 108 is connected to the contact a, the adder 98 outputs the output of the inverse DCT transform circuit 96 as it is. The output of the adder 98 is applied to the three-frame delay circuit 100 and the product-sum operation circuit 102.

【0030】なお、この時点で、遅延回路100の出力
はフレーム#4の局部復号画像データであり、積和演算
回路102は、フレーム#7とフレーム#4の重み付け
積和演算による補間合成画像データを出力している。
At this point, the output of the delay circuit 100 is the locally decoded image data of the frame # 4, and the product-sum operation circuit 102 outputs the interpolated synthesized image data by the weighted product-sum operation of the frames # 7 and # 4. Is output.

【0031】2フレーム目のフレーム#8が入力する時
点では、スイッチ82,108は図4に示すようにc接
点に接続する。即ち、スイッチ82は減算器78の出力
を選択する。この時点で、遅延回路74はフレーム#5
の画像データを出力し、遅延回路100はフレーム#5
のフレーム内符号化の局部復号データを出力し、遅延回
路104は、フレーム#7とフレーム#4の補間合成デ
ータを出力する。減算器78は、フレーム#5の画像デ
ータから、フレーム#7とフレーム#4の補間合成デー
タ(双方向予測画像データ)を減算し、その出力はスイ
ッチ82を介してDCT回路84に印加される。
When the frame # 8 of the second frame is input, the switches 82 and 108 are connected to the c-contact as shown in FIG. That is, the switch 82 selects the output of the subtractor 78. At this point, the delay circuit 74 sets the frame # 5
And the delay circuit 100 outputs the frame # 5
And the delay circuit 104 outputs interpolated and synthesized data of the frames # 7 and # 4. The subtractor 78 subtracts the interpolated combined data (bidirectional predicted image data) of the frames # 7 and # 4 from the image data of the frame # 5, and the output is applied to the DCT circuit 84 via the switch 82. .

【0032】減算器78の出力は、DCT回路84及び
量子化回路86により離散コサイン変換及び量子化され
る。エントロピー符号化回路92は量子化回路86の出
力をエントロピー符号化し、その出力は出力端子94を
介して図1の変調回路48に供給される。このときの画
像は、注目するフレーム#5を挟むフレーム#4とフレ
ーム7の合成値を予測値として差分符号化されており、
以下、これを双方向予測・補間フレーム(Bフレームと
略す。)と呼ぶ。
The output of the subtractor 78 is subjected to discrete cosine transform and quantization by a DCT circuit 84 and a quantization circuit 86. The entropy encoding circuit 92 entropy encodes the output of the quantization circuit 86, and the output is supplied to the modulation circuit 48 of FIG. The image at this time is differentially coded using the composite value of frame # 4 and frame 7 sandwiching frame of interest # 5 as the predicted value,
Hereinafter, this is referred to as a bidirectional prediction / interpolation frame (abbreviated as B frame).

【0033】このフレーム#5の双方向予測符号化デー
タは、逆量子化回路88及び逆DCT回路96により逆
変換され、加算器98においてフレーム#7とフレーム
#4の補間合成データ(双方向予測画像データ)を加算
され、復号される。復号されたフレーム#5の画像デー
タは、遅延回路100及び積和演算回路102に印加さ
れる。
The bidirectional predictive encoded data of frame # 5 is inversely transformed by an inverse quantization circuit 88 and an inverse DCT circuit 96, and an adder 98 interpolates and synthesizes data of frame # 7 and frame # 4 (bidirectional predictive encoded data). Image data) are added and decoded. The decoded image data of the frame # 5 is applied to the delay circuit 100 and the product-sum operation circuit 102.

【0034】3フレーム目のフレーム#9が入力する時
点では、スイッチ82,108は図4に示すようにd接
点に接続する。即ち、スイッチ82は減算器80の出力
を選択する。この時点で、遅延回路74はフレーム#6
の画像データを出力し、遅延回路100はフレーム#6
のフレーム内符号化の局部復号データを出力し、遅延回
路106は、フレーム#7とフレーム#4の補間合成デ
ータを出力する。減算器78は、フレーム#6の画像デ
ータから、フレーム#7とフレーム#4の補間合成デー
タ(双方向予測画像データ)を減算し、その出力はスイ
ッチ82を介してDCT回路84に印加される。
When the third frame # 9 is input, the switches 82 and 108 are connected to the d contact as shown in FIG. That is, the switch 82 selects the output of the subtractor 80. At this time, the delay circuit 74 sets the frame # 6
And the delay circuit 100 outputs the frame # 6
And the delay circuit 106 outputs interpolated and synthesized data of the frames # 7 and # 4. The subtracter 78 subtracts the interpolated combined data (bidirectional predicted image data) of the frames # 7 and # 4 from the image data of the frame # 6, and the output is applied to the DCT circuit 84 via the switch 82. .

【0035】減算器78の出力は、DCT回路84、量
子化回路86及びエントロピー符号化回路92により、
前フレームと同様に処理され、出力端子94から図1の
変調回路48に供給される。このときの画像は、注目す
るフレーム#6を挟むフレーム#4とフレーム7の合成
値を予測値として差分符号化されており、双方向予測・
補間フレーム(Bフレーム)になっている。
The output of the subtractor 78 is output from a DCT circuit 84, a quantization circuit 86, and an entropy encoding circuit 92.
Processing is performed in the same manner as in the previous frame, and is supplied from the output terminal 94 to the modulation circuit 48 of FIG. The image at this time is differentially coded with the combined value of frame # 4 and frame 7 sandwiching frame # 6 of interest as the prediction value.
This is an interpolation frame (B frame).

【0036】フレーム#6の双方向予測符号化データ
は、逆量子化回路88、逆DCT回路96及び加算器9
8により復号される。復号されたフレーム#6の画像デ
ータは、遅延回路100及び積和演算回路102に印加
される。
The bidirectional predictive encoded data of frame # 6 is supplied to an inverse quantization circuit 88, an inverse DCT circuit 96, and an adder 9
8 is decoded. The decoded image data of the frame # 6 is applied to the delay circuit 100 and the product-sum operation circuit 102.

【0037】4フレーム目のフレーム#10が入力する
時点では、スイッチ82,108は図4に示すようにb
接点に接続する。即ち、スイッチ82は減算器76の出
力を選択する。この時点で、遅延回路100はフレーム
#7のフレーム内符号化の局部復号データを出力する。
減算器78は、フレーム#10の画像データから、フレ
ーム#7の局部復号値(フレーム間予測画像データ)を
減算し、その出力はスイッチ82を介してDCT回路8
4に印加される。
At the point of time when the fourth frame # 10 is input, the switches 82 and 108 are set to b as shown in FIG.
Connect to contacts. That is, the switch 82 selects the output of the subtractor 76. At this point, the delay circuit 100 outputs the locally decoded data of the intra-frame encoding of the frame # 7.
The subtractor 78 subtracts the local decoded value (inter-frame predicted image data) of the frame # 7 from the image data of the frame # 10, and outputs the result via the switch 82 to the DCT circuit 8
4 is applied.

【0038】減算器78の出力は、DCT回路84、量
子化回路86及びエントロピー符号化回路92により圧
縮符号化され、出力端子94から図1の変調回路48に
供給される。このときの画像は、注目するフレーム#1
0より3フレーム前のフレーム#7の復号値を予測値と
して差分符号化されており、以下、これをフレーム間符
号化フレーム(以下、Uフレームと略す。)と呼ぶ。
The output of the subtractor 78 is compression-coded by the DCT circuit 84, the quantization circuit 86 and the entropy coding circuit 92, and is supplied from the output terminal 94 to the modulation circuit 48 of FIG. The image at this time is frame # 1 of interest.
It is differentially coded with the decoded value of frame # 7 three frames before 0 as a prediction value, and is hereinafter referred to as an inter-frame coded frame (hereinafter abbreviated as a U-frame).

【0039】フレーム#10のフレーム間符号化データ
は、逆量子化回路88、逆DCT回路96及び加算器9
8により復号される。復号されたフレーム#10の画像
データは、遅延回路100及び積和演算回路102に印
加される。
The inter-frame coded data of frame # 10 is supplied to an inverse quantization circuit 88, an inverse DCT circuit 96, and an adder 9
8 is decoded. The decoded image data of the frame # 10 is applied to the delay circuit 100 and the product-sum operation circuit 102.

【0040】以降、Bフレームが2回、Uフレーム、及
びBフレームが2回となって、Iフレームになり、以
後、同様の繰り返しでIフレーム、Uフレーム及びBフ
レームが形成される。
Thereafter, the B frame is performed twice, the U frame and the B frame are performed twice, and becomes an I frame. Thereafter, an I frame, a U frame, and a B frame are formed by the same repetition.

【0041】次に、記録停止時の動作を説明する。本実
施例では、双方向予測・補間フレームの存在により、記
録停止の指示時点以後のフレームを記録しなければなら
ないときがある。例えば、図5において、フレーム#1
5とフレーム#16の間で、操作スイッチ46により記
録停止が入力されたとする。この場合、フレーム#15
が双方向予測・補間フレームになっているので、復元す
るにはフレーム#16のデータが必要になる。そこで、
フレーム#16,#14,15というようにフレーム#
16までを記録する。フレーム#7から記録開始したと
して、記録停止時点の入力フレームと記録フレームとの
対応関係を図6に示す。
Next, the operation when the recording is stopped will be described. In this embodiment, there is a case where the frame after the recording stop instruction time has to be recorded due to the existence of the bidirectional prediction / interpolation frame. For example, in FIG.
It is assumed that the recording stop is input by the operation switch 46 between the frame 5 and the frame # 16. In this case, frame # 15
Is a bidirectional prediction / interpolation frame, so data of frame # 16 is required for restoration. Therefore,
Frames # 16, # 14, 15, etc.
Record up to 16. FIG. 6 shows the correspondence between the input frame and the recording frame at the time when the recording is stopped, assuming that the recording is started from the frame # 7.

【0042】上記説明では、フレーム単位で符号化した
が、勿論、フィールド単位であってもよい。また、フレ
ーム内符号化フレーム、フレーム間符号化フレーム、及
び双方向予測・補間フレームの配置及び数は、上記例に
限定されない。また、可変長符号化方式も、上記実施例
の方式に限定されないことは勿論である。
In the above description, encoding is performed in units of frames, but may be performed in units of fields. Further, the arrangement and number of the intra-coded frames, the inter-coded frames, and the bidirectional prediction / interpolation frames are not limited to the above examples. Also, the variable length coding method is not limited to the method of the above embodiment.

【0043】磁気テープを記録媒体とする例を説明した
が、磁気ディスク、光ディスク、光磁気ディスク、固体
メモリなどの、その他の記録媒体を使用する場合も、本
発明の範囲に含まれることはいうまでもない。
Although an example has been described in which a magnetic tape is used as a recording medium, the case where other recording media such as a magnetic disk, an optical disk, a magneto-optical disk, and a solid-state memory are used is also included in the scope of the present invention. Not even.

【0044】[0044]

【発明の効果】以上の説明により明らかなように、本発
明によれば、記録停止の指示に対応した所定画面が双方
向符号化される画面であった場合、その所定画面の復号
に必要な画面の画像データを記録してから記録終了する
ので、記録停止の指示に応じた画面までが確実に復号可
能となり、編集等が容易になる。
As is apparent from the above description, according to the present invention, both the predetermined screens corresponding to the recording stop instruction are displayed.
If the screen is a bidirectionally coded screen, decoding that screen
After recording the image data of the screen necessary for
Therefore, it is possible to reliably decode up to the screen in response to the recording stop instruction, which facilitates editing and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施例の構成ブロック図である。FIG. 1 is a configuration block diagram of an embodiment of the present invention.

【図2】 可変長符号化回路44の回路例である。FIG. 2 is a circuit example of a variable length encoding circuit 44;

【図3】 従来例の構成ブロック図である。FIG. 3 is a configuration block diagram of a conventional example.

【図4】 スイッチ82,108の切り換えシーケンス
を示す表である。
FIG. 4 is a table showing a switching sequence of switches 82 and 108.

【図5】 入力画像と記録画像の説明図である。FIG. 5 is an explanatory diagram of an input image and a recorded image.

【図6】 記録停止時の画像と、実際に記録する画像と
の対比表である。
FIG. 6 is a comparison table of an image when recording is stopped and an image to be actually recorded.

【符号の説明】[Explanation of symbols]

10:画像入力端子 12:A/D変換器 14:固定
長符号化回路 16:変調回路 18:記録アンプ 2
0:スイッチ 22:磁気ヘッド 24:磁気テープ
26:再生アンプ 28:復調回路 30:固定長復号
化回路 32:D/A変換器 34:再生画像出力端子
40:画像入力端子 42:A/D変換器 44:可
変長符号化回路 46:操作スイッチ 48:変調回路
50:記録アンプ 52:スイッチ 54:磁気ヘッ
ド 56:磁気テープ 58:再生アンプ 60:復調
回路 62:可変長復号化回路 64:D/A変換器
66:再生画像出力端子 70:入力端子 72:ブロ
ック化回路 74:遅延回路 76,78,80:減算器 82:スイッチ 84:D
CT回路 86:量子化回路 88:逆量子化回路 9
0:制御係数入力端子 92:エントロピー符号化回路
94:出力端子 96:逆DCT回路 98:加算器
100:遅延回路 102:積和演算回路 104,
106:遅延回路 108:スイッチ 110:制御回路 112:操作信号入力端子
10: Image input terminal 12: A / D converter 14: Fixed length encoding circuit 16: Modulation circuit 18: Recording amplifier 2
0: switch 22: magnetic head 24: magnetic tape
26: playback amplifier 28: demodulation circuit 30: fixed length decoding circuit 32: D / A converter 34: playback image output terminal 40: image input terminal 42: A / D converter 44: variable length encoding circuit 46: operation Switch 48: Modulation circuit 50: Recording amplifier 52: Switch 54: Magnetic head 56: Magnetic tape 58: Reproduction amplifier 60: Demodulation circuit 62: Variable length decoding circuit 64: D / A converter
66: reproduced image output terminal 70: input terminal 72: blocking circuit 74: delay circuit 76, 78, 80: subtractor 82: switch 84: D
CT circuit 86: quantization circuit 88: inverse quantization circuit 9
0: control coefficient input terminal 92: entropy coding circuit 94: output terminal 96: inverse DCT circuit 98: adder 100: delay circuit 102: product-sum operation circuit 104,
106: delay circuit 108: switch 110: control circuit 112: operation signal input terminal

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 画像データを入力する入力手段と、 画面内の相関を用いて符号化を行う画面内符号化と、前
後の画面との間の相関を用いて符号化を行う双方向符号
とを用いて前記入力手段により入力された画像データ
を符号化する符号化手段と前記符号化手段により符号化された 画像データを記録媒
体に記録する記録手段と、 前記記録手段による前記符号化された画像データの記録
の停止を指示する指示手段と、 前記指示手段による記録停止の指示に応答して前記符号
化手段と前記記録手段とを制御する制御手段とを備え、 前記制御手段は、前記入力手段により入力される画像デ
ータのうち前記記録停止の指示に対応した所定画面が前
記双方向符号化される画面であった場合、前記所定画面
の後に入力される画面であって、前記所定画面を復号す
るために必要な画面の画像データを記録後、前記所定画
面の画像データを記録し、その後前記画像データの記録
を停止するよう前記符号化手段と前記記録手段とを制御
する ことを特徴とする画像記録装置。
(1)Input means for inputting image data;  Intra-screen coding that performs coding using intra-screen correlationAnd before
Between screens afterEncoding using the correlation ofBidirectionalSign
ConversionImage data input by the input means using
Encoding means for encoding,Encoded by the encoding means Recording image data on recording media
Recording means for recording on a body, and the encoding by the recording meansWas doneRecording image data
Instruction means for instructing a stop of recording, andIn response the code
Control unit and the recording unitControl meanse, The control means includes an image data input by the input means.
Of the data corresponding to the recording stop instruction
If the screen is bidirectionally encoded, the predetermined screen
Decrypting the predetermined screen.
After recording the image data of the screen necessary for
Record the image data of the surface, and then record the image data
Control the encoding means and the recording means to stop
Do An image recording apparatus, comprising:
【請求項2】 前記符号化手段は、N画面につき1画面
の割合で周期的に前記画面内符号化を行うことを特徴と
する請求項1に記載の画像記録装置。
2. The image recording apparatus according to claim 1, wherein said encoding means periodically performs said intra-picture encoding at a rate of one picture per N pictures.
【請求項3】 前記指示手段は更に記録の開始を指示
し、前記制御手段は、前記入力手段により入力される画
像データのうち、前記指示手段による記録開始の指示に
対応した画面の画像データを画面内符号化して記録する
よう前記符号化手段と前記記録手段を制御することを特
徴とする請求項1に記載の画像記録装置。
3. The instructing means further instructs a start of recording, and the control means controls an image input by the input means.
In the image data, the instruction to start recording by the instruction means
In-screen encoding and recording of image data of the corresponding screen
2. The image recording apparatus according to claim 1, wherein the encoding unit and the recording unit are controlled as described above.
JP34358491A 1991-12-25 1991-12-25 Image recording device Expired - Fee Related JP3163699B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP34358491A JP3163699B2 (en) 1991-12-25 1991-12-25 Image recording device
US08/453,437 US5774624A (en) 1991-12-25 1995-05-30 Image signal recording apparatus having intrapicture and interpicture coding modes
US08/922,813 US6498896B1 (en) 1991-12-25 1997-09-03 Recording apparatus able to control the recording of compressed image pictures so that pictures which are necessary to restore the last pictures are recorded

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34358491A JP3163699B2 (en) 1991-12-25 1991-12-25 Image recording device

Publications (2)

Publication Number Publication Date
JPH05176296A JPH05176296A (en) 1993-07-13
JP3163699B2 true JP3163699B2 (en) 2001-05-08

Family

ID=18362660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34358491A Expired - Fee Related JP3163699B2 (en) 1991-12-25 1991-12-25 Image recording device

Country Status (1)

Country Link
JP (1) JP3163699B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300612B (en) * 2005-11-04 2010-11-03 西门子公司 Method for distinguishing operation of fire detector and fire and the fire detector

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3275423B2 (en) * 1993-03-04 2002-04-15 キヤノン株式会社 Recording device
JP3713715B2 (en) * 1994-08-12 2005-11-09 ソニー株式会社 Video signal editing device
US6782188B1 (en) 1997-10-28 2004-08-24 Sony Corporation Data recording apparatus and data recording method, and data editing apparatus and data editing method
JP2008072718A (en) * 1999-09-20 2008-03-27 Matsushita Electric Ind Co Ltd Coding recorder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300612B (en) * 2005-11-04 2010-11-03 西门子公司 Method for distinguishing operation of fire detector and fire and the fire detector

Also Published As

Publication number Publication date
JPH05176296A (en) 1993-07-13

Similar Documents

Publication Publication Date Title
JP3275423B2 (en) Recording device
JPH0723338A (en) Equipment for relording and reproducing digital video signal for long time playback
US5291283A (en) Decoding apparatus of a compressed digital video signal
JP3191583B2 (en) Information decryption device
JP3034173B2 (en) Image signal processing device
JP3163699B2 (en) Image recording device
JP2898413B2 (en) Method for decoding and encoding compressed video data streams with reduced memory requirements
JPH07203456A (en) Coder, decoder and video recording device
US6498896B1 (en) Recording apparatus able to control the recording of compressed image pictures so that pictures which are necessary to restore the last pictures are recorded
JP3163700B2 (en) Image recording device
JPH06253331A (en) Editing device corresponding to variable-length encoded signal
JP3164056B2 (en) Moving image encoding / decoding device, moving image encoding / decoding method, and moving image code recording medium
JP3104805B2 (en) Videophone
JP2957340B2 (en) Digital recording device
JPH06339111A (en) Compressed moving picture reproduction device
JPH08329614A (en) Optical disk, reproducing device and recording method
JP3208601B2 (en) High efficiency coding device
JP3235917B2 (en) Image recording and playback device
JPH0898142A (en) Picture reproduction device
JP3277925B2 (en) Image processing apparatus and method
JPH07162805A (en) Special reproducing device for compressed image
JPH09298711A (en) Device for generating compressed image data for editing for image information recording and reproducing device
JP3168723B2 (en) Video signal encoding device
JP2870588B2 (en) Moving picture prediction encoding apparatus, moving picture prediction encoding method, and moving picture prediction decoding apparatus
JP3060501B2 (en) Video signal transmission device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees