JP3160966B2 - Method for manufacturing SOI substrate - Google Patents

Method for manufacturing SOI substrate

Info

Publication number
JP3160966B2
JP3160966B2 JP29624191A JP29624191A JP3160966B2 JP 3160966 B2 JP3160966 B2 JP 3160966B2 JP 29624191 A JP29624191 A JP 29624191A JP 29624191 A JP29624191 A JP 29624191A JP 3160966 B2 JP3160966 B2 JP 3160966B2
Authority
JP
Japan
Prior art keywords
silicon
layer
substrate
etching
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29624191A
Other languages
Japanese (ja)
Other versions
JPH05109693A (en
Inventor
誠 橋本
孟史 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29624191A priority Critical patent/JP3160966B2/en
Priority to DE69226687T priority patent/DE69226687T2/en
Priority to EP92117457A priority patent/EP0537677B1/en
Priority to KR1019920018933A priority patent/KR100234211B1/en
Publication of JPH05109693A publication Critical patent/JPH05109693A/en
Priority to US08/274,587 priority patent/US5437762A/en
Application granted granted Critical
Publication of JP3160966B2 publication Critical patent/JP3160966B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、SOI(シリコン・オ
ン・インシュレーター)基板の製造方法に関し、特に絶
縁基体上のシリコン層を均一な面に形成するための方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a silicon-on-insulator (SOI) substrate, and more particularly to a method for forming a silicon layer on an insulating substrate on a uniform surface.

【0002】[0002]

【従来の技術】シリコンを用いた超LSIの限界を超え
ることを目的に、絶縁膜上にシリコン単結晶薄膜を形成
するSOI技術が広く研究されている。このSOI技術
の1つとして、シリコンウェハーの貼り合わせによって
単結晶シリコン薄膜を形成する技術があり、この貼り合
わせ法ではウェハー同士の接着後、一方のウェハーの薄
膜化が行われる。ウェハーの薄膜化のための技術として
は、研削、研磨等の技術が用いられるが、超微細なMO
Sトランジスタの製造には、現状の機械研磨では、その
限界があり、シリコン酸化膜のみを研磨する選択研磨の
如き技術も導入されてきている。
2. Description of the Related Art SOI technology for forming a silicon single crystal thin film on an insulating film has been widely studied in order to exceed the limit of a VLSI using silicon. As one of the SOI techniques, there is a technique of forming a single crystal silicon thin film by bonding silicon wafers. In this bonding method, after bonding the wafers, one of the wafers is thinned. Techniques such as grinding and polishing are used as techniques for thinning wafers, but ultra-fine MO
In the manufacture of S transistors, there is a limit in the current mechanical polishing, and techniques such as selective polishing for polishing only a silicon oxide film have been introduced.

【0003】ここで、一般的な貼り合わせによるSOI
基板の製造方法について図6を参照して簡単に説明す
る。形成すべきパターンに従った段差をシリコンウェハ
ー61の表面に形成し、そのシリコンウェハーをシリコ
ン酸化膜62で被覆する。次いで、ポリシリコン膜63
を介して段差が形成されたシリコンウェハー61と他の
シリコンウェハー64を貼り合わせる。そして、図6に
示すように、シリコンウェハー61の裏面61b側から
研削・研磨によってその厚みyを減らし、シリコン酸化
膜62が露出したところで、研磨を終了して所要のパタ
ーンの単結晶シリコン薄膜を有するSOI基板を形成す
る。
[0003] Here, SOI by general bonding is used.
A method of manufacturing a substrate will be briefly described with reference to FIG. A step according to the pattern to be formed is formed on the surface of the silicon wafer 61, and the silicon wafer is covered with the silicon oxide film 62. Next, the polysilicon film 63
The silicon wafer 61 having the step formed thereon and another silicon wafer 64 are bonded together. Then, as shown in FIG. 6, the thickness y is reduced by grinding and polishing from the back surface 61b side of the silicon wafer 61, and when the silicon oxide film 62 is exposed, the polishing is completed and a single-crystal silicon thin film having a required pattern is formed. Is formed.

【0004】[0004]

【発明が解決しようとする課題】ところが、上述のSO
I基板の製造方法では、図6中の膜厚yがウェハー面内
でばらつくため、所要のパターンに形成される島状の単
結晶シリコン薄膜も膜厚がばらついてしまう。
However, the above-mentioned SO
In the method of manufacturing the I-substrate, since the film thickness y in FIG. 6 varies within the wafer surface, the thickness of the island-shaped single-crystal silicon thin film formed in a required pattern also varies.

【0005】また、単結晶シリコン薄膜を所要のパター
ンとするために、シリコンウェハー61とシリコン酸化
膜62の間の界面61aが露出するまで、選択研磨が行
われるが、この場合には、多少のオーバーポリシングが
必要であり、そのためにシリコンの表面が長時間アルカ
リ系の研磨液にさらされ、結果としてシリコン表面が荒
れてしまう。荒れたシリコン表面上にTFT(薄膜トラ
ンジスタ)を形成した場合では、ゲート絶縁膜の信頼性
が低くなるため、良好な特性のデバイスとならない。
In order to form a single crystal silicon thin film into a required pattern, selective polishing is performed until an interface 61a between the silicon wafer 61 and the silicon oxide film 62 is exposed. Over-polishing is required, which causes the silicon surface to be exposed to an alkaline polishing solution for a long time, resulting in roughening of the silicon surface. In the case where a TFT (thin film transistor) is formed on a rough silicon surface, the reliability of the gate insulating film is lowered, and the device does not have good characteristics.

【0006】そこで、本発明は、上述の技術的な課題に
鑑み、研磨されるシリコン層の表面の均一性を向上させ
るようなSOI基板の製造方法の提供を目的とする。
In view of the above technical problems, an object of the present invention is to provide a method of manufacturing an SOI substrate that improves the uniformity of the surface of a polished silicon layer.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、基板の貼り合わせによって薄膜の島状
領域のエピタキシャルシリコン層を絶縁膜上に形成する
SOI基板の製造方法において、シリコン基板の表面に
エッチング停止層を形成する工程と、前記エッチング停
止層上にエピタキシャル成長させたエピタキシャルシリ
コン層を形成する工程と、前記エピタキシャルシリコン
層に島状領域のパターンに沿った段差を形成する工程
と、前記段差が形成されたエピタキシャルシリコン層の
全面に前記絶縁基体を構成する絶縁膜を形成する工程
と、前記絶縁膜を形成した前記シリコン基板を他の基板
に貼り合わせる工程と、前記エッチング停止層が露出し
ない程度に前記シリコン基板をその裏面側から研削する
工程と、前記エッチング停止層が露出するまで前記シリ
コン基板を選択エッチングする工程と、前記絶縁基体が
露出するまで前記エッチング停止層及び前記エピタキシ
ャルシリコン層を選択研磨し、薄膜の島状領域のエピタ
キシャルシリコン層を前記絶縁基体上に残す工程とを順
次有するようにしたものである。
In order to achieve the above object, the present invention provides a method of manufacturing an SOI substrate, wherein an epitaxial silicon layer in an island region of a thin film is formed on an insulating film by bonding the substrates. Forming an etching stop layer on the surface of the silicon substrate, forming an epitaxial silicon layer epitaxially grown on the etching stop layer, and forming a step in the epitaxial silicon layer along a pattern of island regions Forming an insulating film constituting the insulating substrate over the entire surface of the epitaxial silicon layer having the step formed thereon, bonding the silicon substrate having the insulating film formed to another substrate, and stopping the etching. Grinding the silicon substrate from the back side so that the layer is not exposed; Selectively etching the silicon substrate until the stop layer is exposed, and selectively polishing the etch stop layer and the epitaxial silicon layer until the insulating substrate is exposed, and removing the epitaxial silicon layer in the thin island region from the insulating substrate. Steps to be left above are sequentially provided.

【0008】本発明では、貼り合わせ工程の前に、シリ
コン層には形成すべき島状領域のパターンに沿った、す
なわち島状領域のネガパターンの段差を形成する。次に
段差が形成されたシリコン層上に絶縁基体を構成する絶
縁膜を全面に形成する。この絶縁膜は、後工程でエピタ
キシャル成長シリコン層を研磨して薄膜化する際の研磨
停止層となるとともに、エピタキシャル成長させたシリ
コン層を島状領域に分離確定し、面内方向及び膜厚方向
の誘電体分離膜となるものである。
In the present invention, before the bonding step, a step is formed in the silicon layer along the pattern of the island region to be formed, that is, a step of the negative pattern of the island region. Next, an insulating film constituting an insulating base is formed on the entire surface of the silicon layer having the step formed thereon. This insulating film serves as a polishing stop layer when the epitaxially grown silicon layer is polished and thinned in a later step, and also determines and separates the epitaxially grown silicon layer into island-like regions. It becomes a body separation membrane.

【0009】前記エッチング停止層としては、エピタキ
シャル成長により形成されるシリコン層と高エッチング
選択比を有する材料層が用いられ、例えば、そのエッチ
ングには不純物濃度差によるケミカルエッチングが用い
られる。エッチング速度差が大きい例としては、エチレ
ンジアミン−ピロカテコール−純水混合液を用いること
ができ、シリコン中のボロンの不純物濃度差により40
0/1以上の速度比を得ることができる。
As the etching stop layer, a material layer having a high etching selectivity with respect to a silicon layer formed by epitaxial growth is used. For example, chemical etching due to a difference in impurity concentration is used for the etching. As an example where the difference in etching rate is large, a mixed solution of ethylenediamine-pyrocatechol-pure water can be used.
A speed ratio of 0/1 or more can be obtained.

【0010】[0010]

【作用】シリコン基板上にエピタキシャル成長によりシ
リコン層を形成することで、該シリコン層は単結晶性と
なる。また、一般に鏡面に仕上げられているシリコン基
板の表面に予めエッチング停止層を形成することで、エ
ッチング停止層はばらつきの小さな層となり、そのエッ
チング停止層をもってシリコン基板を裏面から研磨及び
選択エッチングした場合には、ばらつきの小さな状態で
エッチングが停止する。したがって、エッチングの停止
後に選択研磨を行っても、面内の均一性の良好な段階か
ら研磨が始まるとともに、絶縁膜が露出した時点ではこ
れが研磨停止層となる。したがって、最終的に得られる
シリコン層の膜厚は均一性に優れる。
When a silicon layer is formed on a silicon substrate by epitaxial growth, the silicon layer becomes monocrystalline. Also, in general, when an etching stop layer is formed in advance on the surface of a silicon substrate that has been mirror-finished, the etching stop layer becomes a layer with small variation, and when the silicon substrate is polished and selectively etched from the back surface with the etching stop layer. , The etching stops in a state of small variation. Therefore, even if selective polishing is performed after the etching is stopped, polishing starts from a stage with good in-plane uniformity, and when the insulating film is exposed, this becomes a polishing stop layer. Therefore, the thickness of the silicon layer finally obtained is excellent in uniformity.

【0011】[0011]

【実施例】本発明の好適な実施例を図面を参照しながら
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described with reference to the drawings.

【0012】本実施例は、一対のシリコンウェハーを貼
り合わせて製造するSOI基板の製造方法であって、特
にそのエッチング停止層としてp+ 型の不純物層を形成
する方法である。以下、本実施例をその工程に従って図
1〜図5を参照しながら説明する。
The present embodiment relates to a method of manufacturing an SOI substrate manufactured by bonding a pair of silicon wafers, and particularly to a method of forming ap + -type impurity layer as an etching stop layer. Hereinafter, this embodiment will be described with reference to FIGS.

【0013】まず、p- 型の単結晶のシリコン基板1の
(100)面の表面に厚みxのp+型の不純物層2を形
成する。このp+ 型の不純物層2がエッチング停止層と
して機能する。このp+ 型の不純物層2は、例えばイオ
ン注入や熱拡散等によりボロン等の不純物をシリコン基
板1の表面に導入して形成される。p+ 型の不純物層2
の不純物濃度は、1020cm-3程度であり、p- 型のシ
リコン基板1の不純物濃度は、1014cm-3程度であ
る。シリコン基板1は当初鏡面に仕上げられているた
め、p+ 型の不純物層2もその厚みxにばらつきが小さ
くなる。
First, ap + -type impurity layer 2 having a thickness x is formed on the surface of the (100) plane of a p -- type single crystal silicon substrate 1. This p + -type impurity layer 2 functions as an etching stop layer. The p + -type impurity layer 2 is formed by introducing impurities such as boron into the surface of the silicon substrate 1 by, for example, ion implantation or thermal diffusion. p + -type impurity layer 2
Is about 10 20 cm −3 , and the impurity concentration of the p type silicon substrate 1 is about 10 14 cm −3 . Since the silicon substrate 1 is initially mirror-finished, the thickness x of the p + -type impurity layer 2 is also small.

【0014】次いで、図1に示すように、エピタキシャ
ル成長法によってp+ 型の不純物層2の形成されたシリ
コン基板1の表面にp- 型のシリコン層3を形成する。
エピタキシャル成長法によるため、基板の結晶性を反映
してシリコン層3は単結晶である。
Next, as shown in FIG. 1, ap type silicon layer 3 is formed on the surface of the silicon substrate 1 on which the p + type impurity layer 2 is formed by an epitaxial growth method.
Because of the epitaxial growth method, the silicon layer 3 is a single crystal reflecting the crystallinity of the substrate.

【0015】エピタキシャル成長層であるシリコン層3
を形成した後、このシリコン層3の表面3aに形成すべ
き島状領域のパターンに沿った段差4を形成する。この
段差4の高さが、形成する単結晶シリコン薄膜の膜厚に
相当する。段差4の形成後、図2に示すように、全面に
絶縁基体5を構成する絶縁膜、すなわちシリコン酸化膜
5を被着する。
Silicon layer 3 which is an epitaxial growth layer
Is formed, a step 4 is formed on the surface 3a of the silicon layer 3 along the pattern of the island region to be formed. The height of the step 4 corresponds to the thickness of the single crystal silicon thin film to be formed. After the formation of the step 4, as shown in FIG. 2, an insulating film constituting the insulating base 5, that is, a silicon oxide film 5 is deposited on the entire surface.

【0016】ここで、他のシリコン基板6を用意し、図
3に示すように、ポリシリコン層7を介してシリコン酸
化膜5が表面に被着されたシリコン基板1を通常の貼り
合わせ法に従って貼り合わせる。なお、この貼り合わせ
の段階までの熱処理でp+ 型の不純物層2の不純物が段
差4の底部4aの部分まで拡散しないようにシリコン層
3の膜厚を設定することが好ましい。
Here, another silicon substrate 6 is prepared, and as shown in FIG. 3, the silicon substrate 1 on which the silicon oxide film 5 is adhered via the polysilicon layer 7 is bonded to the silicon substrate 1 in accordance with a normal bonding method. to paste together. It is preferable to set the thickness of the silicon layer 3 so that the impurities of the p + -type impurity layer 2 do not diffuse to the bottom 4 a of the step 4 in the heat treatment up to the bonding stage.

【0017】次に、エッチング停止層であるp+ 型の不
純物層2が露出しない程度に、シリコン基板1の裏面側
から研削を行い、そのシリコン基板1の膜厚を減らす。
そして、その研削後、不純物濃度差を用いたエッチング
によりp+ 型の不純物層2が現れるまでシリコン基板1
を削る。このエッチングは、エチレンジアミン−ピロカ
テコール−純水混合液をエッチング液とするエッチング
であり、(100)面のシリコンに対し、p+ 型の不純
物層のエッチング速度を1とすると、p- 型のシリコン
基板1のエッチング速度は400となり、極めて選択比
の高いエッチングが行われる。既に鏡面仕上げのシリコ
ン基板1を利用して、均一性の高いp+型の不純物層2
が形成されているため、そのp+ 型の不純物層2を反映
して、図4に示すように、膜厚の偏差の極めて小さい状
態でエッチングが停止することになる。
Next, grinding is performed from the back side of the silicon substrate 1 so that the p + -type impurity layer 2 serving as an etching stop layer is not exposed, so that the thickness of the silicon substrate 1 is reduced.
After the grinding, the silicon substrate 1 is etched until the p + -type impurity layer 2 appears by etching using the impurity concentration difference.
Shaving. This etching is an etching using a mixed solution of ethylenediamine-pyrocatechol-pure water as an etchant. Assuming that the etching rate of the p + -type impurity layer is 1 with respect to the silicon of (100) plane, p -- type silicon The etching rate of the substrate 1 becomes 400, and etching with an extremely high selectivity is performed. Using a mirror-finished silicon substrate 1, a highly uniform p + -type impurity layer 2
Is formed, the etching is stopped in a state where the deviation of the film thickness is extremely small, as shown in FIG. 4, reflecting the p + -type impurity layer 2.

【0018】なお、エッチング速度比が400対1であ
るため、p+ 型の不純物層2の膜厚xは、少なくともp
+ 型の不純物層2の表面から段差4の底部4aまでの距
離zの400分の1以上であれば良いことになる。
Since the etching rate ratio is 400 to 1, the thickness x of the p + -type impurity layer 2 is at least p
It suffices if the distance z from the surface of the + -type impurity layer 2 to the bottom 4a of the step 4 is 1/400 or more.

【0019】p+ 型の不純物層2の表面で均一性良くエ
ッチングを停止させた後、シリコン酸化膜5との選択研
磨によってp+ 型の不純物層2及びエピタキシャル成長
により形成したシリコン層3を研磨する。この時、p+
型の不純物層2の表面で面内のばらつきが抑えられてい
るため、選択研磨におけるオーバーポリシングは短時間
ですみ、得られるシリコン層3の露出面3bの面荒れが
防止される。また、面内の均一性の良好な段階から研磨
が始まるとともに、絶縁膜が露出した時点ではこのシリ
コン酸化膜5が研磨停止層として機能する。したがっ
て、島状領域に分離形成されたシリコン層3の膜厚分布
も極めて均一性に優れる。
[0019] After the good uniformity etched in the p + -type surface of the impurity layer 2 is stopped, to polish the silicon layer 3 formed by p + -type impurity layer 2 and the epitaxial growth by selective polishing of the silicon oxide film 5 . At this time, p +
Since the in-plane variation is suppressed on the surface of the impurity layer 2 of the mold, overpolishing in the selective polishing can be performed in a short time, and the exposed surface 3b of the obtained silicon layer 3 can be prevented from being roughened. In addition, polishing starts at a stage where the in-plane uniformity is good, and when the insulating film is exposed, the silicon oxide film 5 functions as a polishing stop layer. Therefore, the film thickness distribution of the silicon layer 3 formed separately in the island region is also extremely excellent in uniformity.

【0020】以上ように、本実施例のSOI基板の製造
方法では、p+ 型の不純物層2によって均一な面でエッ
チングが停止するために、選択研磨を行っても島状領域
の単結晶シリコン薄膜の膜厚のばらつきは抑えられたも
のとなる。また、均一性に優れるために、過度の研磨が
不要となり、アルカリ系の研磨液に長時間シリコン層3
の露出面3bがさらされることもない。したがって、S
OIデバイスの信頼性も向上する。
As described above, in the method of manufacturing an SOI substrate of this embodiment, since etching is stopped on a uniform surface by the p + -type impurity layer 2, even if selective polishing is performed, single-crystal silicon in the island region is obtained. Variations in the thickness of the thin film are suppressed. In addition, since the polishing is excellent in uniformity, excessive polishing is not required, and the silicon layer 3 is exposed to an alkaline polishing liquid for a long time.
The exposed surface 3b is not exposed. Therefore, S
The reliability of the OI device is also improved.

【0021】[0021]

【発明の効果】本発明のSOI基板の製造方法では、エ
ッチング停止層がシリコン基板の表面に均一に形成さ
れ、その均一性を反映して貼り合わせ後のシリコン基板
の裏面からのエッチングを停止させることができる。し
たがって、単結晶シリコン薄膜の膜厚の均一性に優れる
ことになり、選択研磨も短時間で済むことになる。この
ため、得られるシリコン層の面荒れを防止でき、また膜
厚の均一性も向上する。さらに、シリコン層に島状領域
に沿った段差を形成しておくことにより、エピタキシャ
ル成長させたシリコン層の面内方向においても誘電体分
離されたSOI基板を提供することができる。
According to the method for manufacturing an SOI substrate of the present invention, the etching stop layer is formed uniformly on the surface of the silicon substrate, and the etching from the back surface of the bonded silicon substrate is stopped reflecting the uniformity. be able to. Therefore, the uniformity of the thickness of the single crystal silicon thin film is excellent, and the selective polishing can be completed in a short time. Therefore, surface roughness of the obtained silicon layer can be prevented, and the uniformity of the film thickness can be improved. Further, by forming a step along the island region in the silicon layer, it is possible to provide an SOI substrate which is dielectrically isolated even in the in-plane direction of the silicon layer epitaxially grown.

【0022】したがって、本発明方法を用いることによ
り、SOI基板上に形成するデバイスの信頼性も大幅に
向上することになる。
Therefore, by using the method of the present invention, the reliability of a device formed on an SOI substrate is greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のSOI基板の製造方法の一例における
シリコン層のエピタキシャル成長工程までの工程断面図
である。
FIG. 1 is a process cross-sectional view up to a step of epitaxially growing a silicon layer in an example of a method for manufacturing an SOI substrate of the present invention.

【図2】本発明のSOI基板の製造方法の一例における
シリコン酸化膜の形成工程までの工程断面図である。
FIG. 2 is a process cross-sectional view up to the step of forming a silicon oxide film in one example of the method for manufacturing an SOI substrate of the present invention.

【図3】本発明のSOI基板の製造方法の一例における
シリコン基板同士の貼り合わせ工程までの工程断面図で
ある。
FIG. 3 is a process cross-sectional view up to a step of bonding silicon substrates to each other in an example of the method for manufacturing an SOI substrate according to the present invention.

【図4】本発明のSOI基板の製造方法の一例における
不純物濃度差を利用したエッチング工程までの工程断面
図である。
FIG. 4 is a process cross-sectional view up to an etching process using an impurity concentration difference in an example of the method for manufacturing an SOI substrate of the present invention.

【図5】本発明のSOI基板の製造方法の一例における
選択研磨工程までの工程断面図である。
FIG. 5 is a process sectional view up to a selective polishing step in an example of the method for manufacturing an SOI substrate according to the present invention;

【図6】従来のSOI基板の製造方法の一例を選択研磨
工程の前までの工程断面図である。
FIG. 6 is a process sectional view showing an example of a conventional method of manufacturing an SOI substrate before a selective polishing step.

【符号の説明】[Explanation of symbols]

1 シリコン基板、 2 p+ 型の不純物層、 3 シ
リコン層、 4 段差 5 シリコン酸化膜、 6 シリコン基板、 7 ポリ
シリコン層
Reference Signs List 1 silicon substrate, 2 p + type impurity layer, 3 silicon layer, 4 step 5 silicon oxide film, 6 silicon substrate, 7 polysilicon layer

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/304,21/306,21/308 H01L 21/02,27/12 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21 / 304,21 / 306,21 / 308 H01L 21 / 02,27 / 12

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板の貼り合わせによって薄膜の島状領
域のエピタキシャルシリコン層を絶縁膜上に形成するS
OI基板の製造方法において、 シリコン基板の表面にエッチング停止層を形成する工程
と、 前記エッチング停止層上にエピタキシャル成長させた
ピタキシャルシリコン層を形成する工程と、 前記エピタキシャルシリコン層に島状領域のパターンに
沿った段差を形成する工程と、 前記段差が形成されたエピタキシャルシリコン層の全面
に前記絶縁基体を構成する絶縁膜を形成する工程と、 前記絶縁膜を形成した前記シリコン基板を他の基板
り合わせる工程と、 前記エッチング停止層が露出しない程度に前記シリコン
基板をその裏面側から研削する工程と、 前記エッチング停止層が露出するまで前記シリコン基板
を選択エッチングする工程と、 前記絶縁基体が露出するまで前記エッチング停止層及び
前記エピタキシャルシリコン層を選択研磨し、薄膜の島
状領域のエピタキシャルシリコン層を前記絶縁基体上に
残す工程とを順次有することを特徴とするSOI基板の
製造方法。
1. A method of forming an epitaxial silicon layer in an island region of a thin film on an insulating film by bonding substrates.
In the manufacturing method of OI substrate was forming an etching stop layer on the surface of the silicon substrate, it is epitaxially grown on the etch stop layer d
Forming a pita key interstitial silicon layer to form a step along the pattern of island regions in the epitaxial silicon layer, an insulating film of the insulating substrate on the entire surface of the epitaxial silicon layer in which the step is formed Forming, bonding the silicon substrate on which the insulating film is formed to another substrate , and grinding the silicon substrate from the back surface thereof so that the etching stop layer is not exposed. a step of the etch stop layer is selectively etched the silicon substrate to expose until said insulating substrate is exposed to selective polishing said etch stop layer and the epitaxial silicon layer, the epitaxial silicon layer of the island-shaped region of the thin film And step of leaving on the insulating substrate.
JP29624191A 1991-10-16 1991-10-16 Method for manufacturing SOI substrate Expired - Fee Related JP3160966B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP29624191A JP3160966B2 (en) 1991-10-16 1991-10-16 Method for manufacturing SOI substrate
DE69226687T DE69226687T2 (en) 1991-10-16 1992-10-13 Method for producing an SOI structure with a DRAM
EP92117457A EP0537677B1 (en) 1991-10-16 1992-10-13 Method of forming an SOI structure with a DRAM
KR1019920018933A KR100234211B1 (en) 1991-10-16 1992-10-15 Manufacturing method of semiconductor memory device
US08/274,587 US5437762A (en) 1991-10-16 1994-07-13 Method and apparatus for semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29624191A JP3160966B2 (en) 1991-10-16 1991-10-16 Method for manufacturing SOI substrate

Publications (2)

Publication Number Publication Date
JPH05109693A JPH05109693A (en) 1993-04-30
JP3160966B2 true JP3160966B2 (en) 2001-04-25

Family

ID=17831017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29624191A Expired - Fee Related JP3160966B2 (en) 1991-10-16 1991-10-16 Method for manufacturing SOI substrate

Country Status (2)

Country Link
JP (1) JP3160966B2 (en)
KR (1) KR100234211B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474075B1 (en) * 1997-12-30 2005-05-24 주식회사 하이닉스반도체 Bonded semiconductor substrate manufacturing method
JP2000106441A (en) * 1998-09-29 2000-04-11 Sony Corp Fabrication of semiconductor device
KR100702119B1 (en) * 2001-06-30 2007-03-30 주식회사 하이닉스반도체 Bonding pad in semiconductor device and method for fabricating the same
JP5386862B2 (en) * 2008-06-18 2014-01-15 信越半導体株式会社 Manufacturing method of semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216340A (en) * 1985-03-20 1986-09-26 Nec Kansai Ltd Manufacture of semiconductor device
JPS62163376A (en) * 1986-01-14 1987-07-20 Fujitsu Ltd Manufacture of semiconductor memory device

Also Published As

Publication number Publication date
KR100234211B1 (en) 1999-12-15
JPH05109693A (en) 1993-04-30

Similar Documents

Publication Publication Date Title
JP2980497B2 (en) Method of manufacturing dielectric-isolated bipolar transistor
US5234535A (en) Method of producing a thin silicon-on-insulator layer
JP4556158B2 (en) Method for manufacturing bonded SOI substrate and semiconductor device
US4897362A (en) Double epitaxial method of fabricating semiconductor devices on bonded wafers
US6468663B1 (en) Semiconductor substrate and process for producing the same
JPS61296709A (en) Manufacture of semiconductor
JPH01106466A (en) Manufacture of semiconductor device
JP2910001B2 (en) Semiconductor substrate and method of manufacturing the same
JP2901031B2 (en) Semiconductor substrate and method of manufacturing the same
JP2976929B2 (en) Method for manufacturing semiconductor device
JP3160966B2 (en) Method for manufacturing SOI substrate
CN113889432A (en) Method for manufacturing semiconductor-on-insulator structure
JP2004096044A (en) Substrate and manufacturing method thereof
JPS61182242A (en) Manufacture of semiconductor device
JPH10125880A (en) Method of forming laminated soi substrate
JPS5828731B2 (en) All silicon materials available.
JP2808701B2 (en) Method for manufacturing semiconductor device
JPH02260442A (en) Dielectric isolation type semiconductor substrate
JPS5846171B2 (en) Manufacturing method of semiconductor device
JP2778114B2 (en) Semiconductor substrate manufacturing method
JPH05283515A (en) Manufacture of semiconductor device
JPH07211876A (en) Manufacture of semiconductor substrate
JPH01238033A (en) Dielectric isolation type semiconductor substrate and its manufacture
JPH1050824A (en) Manufacture of soi board
JPS6245042A (en) Manufacture of semiconductor ic

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010123

LAPS Cancellation because of no payment of annual fees