JP3160931B2 - Oscillator circuit - Google Patents

Oscillator circuit

Info

Publication number
JP3160931B2
JP3160931B2 JP10710591A JP10710591A JP3160931B2 JP 3160931 B2 JP3160931 B2 JP 3160931B2 JP 10710591 A JP10710591 A JP 10710591A JP 10710591 A JP10710591 A JP 10710591A JP 3160931 B2 JP3160931 B2 JP 3160931B2
Authority
JP
Japan
Prior art keywords
circuit
data
frequency
oscillation
frequency division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10710591A
Other languages
Japanese (ja)
Other versions
JPH04335704A (en
Inventor
三喜男 重盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10710591A priority Critical patent/JP3160931B2/en
Publication of JPH04335704A publication Critical patent/JPH04335704A/en
Application granted granted Critical
Publication of JP3160931B2 publication Critical patent/JP3160931B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10Tuning of a resonator by means of digitally controlled capacitor bank

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、発振回路に係り、特に
圧電振動子を用いた発振器の発振周波数が可変できる水
晶発振回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillation circuit, and more particularly to a crystal oscillation circuit capable of changing the oscillation frequency of an oscillator using a piezoelectric vibrator.

【0002】[0002]

【従来の技術】圧電振動子を用いた発振回路は、圧電振
動子の共振周波数のバラツキや回路の負荷容量バラツキ
や発振回路実装及び封止時の熱衝撃により、発振周波数
に当然ながらバラツキを有している。したがって、特に
高精度な発振周波数を要求される時には無調整では目的
の発振周波数範囲に入らない事があり、調整しなくては
ならない。
2. Description of the Related Art An oscillation circuit using a piezoelectric vibrator naturally has a variation in the oscillation frequency due to a variation in the resonance frequency of the piezoelectric vibrator, a variation in the load capacity of the circuit, and a thermal shock at the time of mounting and sealing the oscillation circuit. are doing. Therefore, especially when a high-precision oscillation frequency is required, it may not be possible to enter the target oscillation frequency range without adjustment, and must be adjusted.

【0003】図3は従来の圧電振動子を用いた発振器の
回路図である。121はインバーター増幅器、122は
フィードバック抵抗でインバーター増幅器121のゲー
トとドレイン間に接続されている。123はゲートコン
デンサで、インバーター増幅器121のゲートに接続さ
れている124はドレインコンデンサで、インバーター
増幅器121のドレインに接続されている。125は容
量値を可変できるトリマーコンデンサであり、インバー
ター増幅器121のゲートに接続されている。123,
124,125のコンデンサ類は片側が電源のVDD又は
SSに接続され高周波的に接地されている。126は圧
電振動子でインバーター増幅器121のゲート、ドレイ
ン間に接続されている。この様に構成した発振回路にお
いて発振周波数を調整するには、トリマーコンデンサ1
25をドライバー等の工具で回転させて行なっていた。
FIG. 3 is a circuit diagram of an oscillator using a conventional piezoelectric vibrator. 121 is an inverter amplifier, and 122 is a feedback resistor connected between the gate and drain of the inverter amplifier 121. A gate capacitor 123 is connected to the gate of the inverter amplifier 121, and a drain capacitor 124 is connected to the drain of the inverter amplifier 121. Reference numeral 125 denotes a trimmer capacitor capable of changing a capacitance value, which is connected to the gate of the inverter amplifier 121. 123,
Condensers of 124 and 125 are connected to V DD or V SS of one side power is high-frequency grounded. 126 is a piezoelectric vibrator connected between the gate and the drain of the inverter amplifier 121. To adjust the oscillation frequency in the oscillation circuit configured as described above, the trimmer capacitor 1
25 was rotated with a tool such as a screwdriver.

【0004】図4は従来の発振回路の他例を示す回路図
である。同図において図3の回路と異なるところは、ト
リマーコンデンサ125のかわりに、コンデンサ131
とスイッチ141で代表される直列体を複数並列に構成
した可変容量群が設けられている点である。この様に構
成した発振回路において発振周波数を調整するとは、ス
イッチ141,142,143,144をハンダ付けに
より任意にショート又はオープンにして行なっていた。
FIG. 4 is a circuit diagram showing another example of a conventional oscillation circuit. 3 is different from the circuit of FIG. 3 in that a capacitor 131 is used instead of the trimmer capacitor 125.
And a variable capacitance group in which a plurality of series members represented by the switches 141 and 141 are arranged in parallel. Adjusting the oscillation frequency in the oscillation circuit configured as described above has been performed by arbitrarily shorting or opening the switches 141, 142, 143, and 144 by soldering.

【0005】[0005]

【発明が解決しようとする課題】従来の発振回路では、
トリマーコンデンサ125を回転させ発振周波数調整す
るので、調整工程が自動化できない、時間がかかる等の
他、調整用の穴を設ける必要があるので気密性がなくな
り耐湿性が悪くなったり、トリマーコンデンサは回転機
構を持つので振動、衝撃でローターが回転し発振周波数
がズレる欠点がある。
SUMMARY OF THE INVENTION In a conventional oscillation circuit,
Since the oscillation frequency is adjusted by rotating the trimmer capacitor 125, the adjustment process cannot be automated, it takes time, etc. In addition, it is necessary to provide a hole for adjustment, so that the airtightness is lost and the moisture resistance is deteriorated. Due to the mechanism, there is a disadvantage that the rotor rotates due to vibration and impact, and the oscillation frequency shifts.

【0006】又、図4に示す可変容量群を用いた発振回
路では、スイッチ切換えによる周波数調整に時間がかか
る他、発振ループを構成する容量が回路の外部に複数の
外部端子として配線されるので発振特性が悪くなった
り、調整後金属キャップの封止や、モールドによる封止
を行なうと調整時の周波数が浮遊容量の変化や熱衝撃で
ズレて周波数精度が悪くなる欠点がある。
Further, in the oscillation circuit using the variable capacitance group shown in FIG. 4, it takes time to adjust the frequency by switching, and the capacitance constituting the oscillation loop is wired outside the circuit as a plurality of external terminals. Oscillation characteristics are deteriorated, and if the metal cap is sealed after adjustment or sealed with a mold, the frequency at the time of adjustment is shifted due to a change in stray capacitance or thermal shock, resulting in poor frequency accuracy.

【0007】そこで本発明は、周波数調整が自動調整可
能で、かつ迅速に周波数調整ができる事、外部端子を少
なくし、発振回路の実装、封止後に周波数調整ができる
様にする事で封止後の周波数シフトをなくし、気密性も
向上させ、周波数可変回路を回転機構等の可動部分をな
くしIC化し耐振動性、耐衝撃性を向上させ、かつ小型
化させる事、以上を特徴とする発振回路を提供すること
にある。
Accordingly, the present invention provides a method of automatically adjusting a frequency and a quick frequency adjustment, reducing the number of external terminals, mounting an oscillation circuit, and enabling a frequency adjustment after sealing. Oscillation characterized by eliminating subsequent frequency shifts, improving airtightness, and eliminating the movable parts such as rotating mechanisms in frequency variable circuits to improve ICs for vibration and shock resistance and miniaturization. It is to provide a circuit.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
め本発明の発振回路は、圧電振動子を発振させる発振部
と、前記圧電振動子の負荷容量を可変する容量アレイ
と、前記発振部から出力される源振信号を分周する分周
回路と、 前記分周回路で分周された分周信号及び前記源
振信号のいずれか一方を選択して出力する分周選択回路
と、前記容量アレイと前記分周選択回路とを制御するデ
ータを外部から入力するデータ入力回路と、前記容量ア
レイと前記分周選択回路とを制御するデータを記憶する
PROM回路と、周波数調整時には前記データ入力回路
のデータを前記容量アレイと前記分周選択回路とへ送出
する動作と、データ記憶時には前記データ入力回路のデ
ータを前記PROM回路へ送出する動作と、通常動作時
には前記PROM回路のデータを前記容量アレイと前記
分周選択回路とへ送出する動作の3種類の動作を制御
するデータ制御回路と、を有することを特徴とする。
た、前記分周選択回路は、前記データ制御回路からの第
1のデータに基づいて前記源振信号を出力した後、前記
データ制御回路からの第2のデータに基づいて前記分周
信号を出力することを特徴とする。
Oscillation circuit of the present invention for achieving the above object, according to an aspect of the an oscillator for oscillating the piezoelectric vibrator, and a capacitor array for varying the load capacitance of the piezoelectric vibrator, the oscillating unit Dividing the source signal output from the
Circuit, a frequency-divided signal divided by the frequency dividing circuit, and the source
Frequency selection circuit that selects and outputs one of the oscillation signals
When a data input circuit for inputting data for controlling said capacitor array and the frequency division selection circuit from outside, a PROM circuit for storing data for controlling said capacitor array and the frequency division selection circuit, at the time of frequency adjustment An operation of transmitting data of the data input circuit to the capacitance array and the frequency division selecting circuit, an operation of transmitting data of the data input circuit to the PROM circuit when storing data, and a data of the PROM circuit during normal operation The capacitance array and the
A data control circuit for controlling the three operations of the operation to be sent to a divider selection circuit, and having a. Ma
Further, the frequency division selection circuit is configured to
After outputting the source vibration signal based on the data of No. 1,
The frequency division based on the second data from the data control circuit.
It is characterized by outputting a signal.

【0009】[0009]

【作用】可変容量素子として、コンデンサとスイッチン
グトランジスタの直列体を複数並列に構成した容量アレ
イを使用するので、スイッチングトランジスタのオン又
はオフをデジタルデータで制御、周波数調整が可能にな
る。周波数調整時には、外部からのデータで容量アレイ
と分周選択回路とを制御し、まず分周選択回路で源振信
号を選択して出力し、この源振信号を測定し周波数調整
をしておき、この周波数調整が終ってから分周選択回路
は分周信号を選択して目的の分周選択をおこなうことが
できる。 次にその時のデータをPROM回路に記憶さ
せる。通常動作時は、PROM回路に記憶させたデータ
により容量アレイと分周選択回路とを制御するので
周波数は目的の周波数範囲内に入る。以上の様に動作す
るので、周波数調整が自動化でき、周波数の経時変化
少なく、 耐振性・耐衝撃性に優れ、回路のIC化がで
きるので小型、気密化ができる。又、高速で高分解能の
周波数調整が可能な基本構成を備えた発振回路を提供で
きる。
Since a capacitor array in which a plurality of series units of a capacitor and a switching transistor are arranged in parallel is used as a variable capacitance element, ON / OFF of the switching transistor can be controlled by digital data and frequency can be adjusted. When the frequency adjustment, capacity array with data from an external
And the frequency division selection circuit.
Select and output the signal, measure this source signal and adjust the frequency
After the frequency adjustment is completed,
Can select the frequency division signal and make the desired frequency division selection.
I can . Next, the data at that time is stored in the PROM circuit. During normal operation, the frequency always so controls the capacitor array and division selection circuit by data stored in the PROM circuit falls within a frequency range of interest. Since operates as described above, the frequency adjustment can be automated, the aging of the frequency
It is small, has excellent vibration resistance and shock resistance, and can be integrated into a circuit, so that it can be made compact and airtight. In addition, high speed and high resolution
Provides an oscillation circuit with a basic configuration that allows frequency adjustment
Wear.

【0010】[0010]

【実施例】以下、本発明の実施例について説明する。図
1は、本発明の一実施例を示すブロック図で、1は圧電
振動子、2は発振部で、圧電振動子を発振させる回路で
ある。4はデータ入力回路で、発振回路の外部から入力
されるデータを周波数調整データとして内部で処理でき
る形にデータを変換させる。データ入力回路4は、一例
としてシフトレジスタが上げられこの場合外部からシリ
アルのデータを入力しパラレルのデータに変換し内部回
路に送出する。5は外部からのデータを入力する端子で
ある。6は容量アレイで、コンデンサとスイッチングト
ランジスタの直列体を複数並列に構成した回路で容量ア
レイの片側電極は圧電振動子に接続され、もう一つの片
側電極は高周波的に接地される為、容量アレイ6は圧電
振動子の可変できる負荷容量として働く。スイッチング
トランジスタのゲートを制御する事により容量アレイ6
の容量が可変できる。7はPROM回路で、データ入力
回路4からのデータを記憶する事ができ、又その記憶デ
ータで容量アレイ6を制御する事ができる。8はデータ
制御回路で、周波数調整時にはデータ入力回路4からの
データを容量アレイ6と分周選択回路10に送り、デー
タ記憶時にはデータ入力回路4からのデータをPROM
回路7へ送り、発振回路の通常動作時にはPROM回路
7の記憶データを容量アレイ6と分周選択回路10へ送
る、以上3つの動作を行ないデータの制御をする。3
は、以上のデータ制御のコントロールをする端子であ
る。9は分周回路で、発振部2からの源振信号を1/
2,1/4,1/8…と分周する回路である。10は分
周選択回路で、分周回路9の分周信号と源振信号をデー
タ制御回路8からの制御データにより選択する。11は
出力バッファで、分周選択回路10で選択された信号を
増幅し発振回路外部へ出力する。次に発振部2と容量ア
レイ6の構成を詳しく表わしたのが図2である。この図
において、21はインバーター増幅器、22はフィード
バック抵抗で、インバーター増幅器のゲートとドレイン
に接続されている。23はゲート容量でインバーター増
幅器21のゲートに接続されており、24はドレイン容
量でインバーター増幅器21のドレインに接続されてい
る。少なくとも以上の素子により構成されているのが発
振部2であり、圧電振動子1は発振部2の中のゲートと
ドレインに接続する。次に容量アレイ6の中を説明する
と、31はコンデンサ、41はスイッチングトランジス
タでこの2つの素子が直列に接続された直列体がある。
これと同様に32,33,34はコンデンサで、42,
43,44はスイッチングトランジスタでそれぞれのコ
ンデンサと直列に接続される。以上のコンデンサとスイ
ッチングトランジスタの直列体が並列に接続されて、片
側電極は発振部2のゲート側に接続され、他のB側電極
は、電源であるVDD又はVSSに高周波的に接地されてい
る。この容量アレイ6の容量値を可変するにはスイッチ
ングトランジスタ41〜44それぞれを任意にオン又は
オフする事で行ない、これにはスイッチングトランジス
タ41〜44のゲートを制御する事で行なう。コンデン
サ31〜34の容量値の設定の例としては重み付けした
容量値で行なう。(たとえば1pF、2pF、4pF、
8pF)こうする事により少ない容量素子で広い容量範
囲を分解能を維持しながら可変する事ができる。当然、
容量とスイッチングコンデンサの直列体の数を増やして
も良い。
Embodiments of the present invention will be described below. FIG. 1 is a block diagram showing an embodiment of the present invention, wherein 1 is a piezoelectric vibrator, 2 is an oscillating unit, and a circuit for oscillating the piezoelectric vibrator. Reference numeral 4 denotes a data input circuit which converts data input from outside the oscillation circuit into data which can be processed internally as frequency adjustment data. As an example, the data input circuit 4 is provided with a shift register. In this case, serial data is input from the outside, converted into parallel data, and transmitted to an internal circuit. Reference numeral 5 denotes a terminal for inputting external data. Reference numeral 6 denotes a capacitor array, which is a circuit in which a plurality of series members of a capacitor and a switching transistor are configured in parallel. One electrode of the capacitor array is connected to the piezoelectric vibrator, and the other electrode is grounded at a high frequency. Reference numeral 6 functions as a variable load capacity of the piezoelectric vibrator. The capacitance array 6 is controlled by controlling the gate of the switching transistor.
Can be varied. Reference numeral 7 denotes a PROM circuit which can store data from the data input circuit 4 and can control the capacity array 6 with the stored data. Numeral 8 denotes a data control circuit which sends data from the data input circuit 4 to the capacitor array 6 and the frequency division selecting circuit 10 during frequency adjustment, and transmits data from the data input circuit 4 to the PROM during data storage.
The data is sent to the circuit 7, and during normal operation of the oscillation circuit, the data stored in the PROM circuit 7 is sent to the capacitor array 6 and the frequency division selecting circuit 10. The above three operations are performed to control the data. 3
Is a terminal for controlling the above data control. Reference numeral 9 denotes a frequency dividing circuit which converts a source oscillation signal from the oscillation unit 2 into 1 /
This is a circuit for dividing the frequency into 2, 1/4, 1/8,. Reference numeral 10 denotes a frequency division selection circuit, which selects a frequency division signal and a source signal of the frequency division circuit 9 based on control data from the data control circuit 8. An output buffer 11 amplifies the signal selected by the frequency division selecting circuit 10 and outputs the amplified signal to the outside of the oscillation circuit. Next, FIG. 2 shows the configurations of the oscillation section 2 and the capacitance array 6 in detail. In this figure, 21 is an inverter amplifier, 22 is a feedback resistor, which is connected to the gate and drain of the inverter amplifier. 23 is a gate capacitance connected to the gate of the inverter amplifier 21, and 24 is a drain capacitance connected to the drain of the inverter amplifier 21. The oscillating unit 2 is composed of at least the above elements, and the piezoelectric vibrator 1 is connected to the gate and the drain in the oscillating unit 2. Next, the inside of the capacitance array 6 will be described. 31 is a capacitor, 41 is a switching transistor, and there is a series body in which these two elements are connected in series.
Similarly, 32, 33, and 34 are capacitors.
43 and 44 are switching transistors connected in series with the respective capacitors. The above-mentioned series body of the capacitor and the switching transistor is connected in parallel, one electrode is connected to the gate side of the oscillating unit 2, and the other B electrode is grounded to the power supply VDD or VSS at high frequency. ing. The capacitance value of the capacitance array 6 can be varied by arbitrarily turning on or off each of the switching transistors 41 to 44 by controlling the gates of the switching transistors 41 to 44. As an example of setting the capacitance values of the capacitors 31 to 34, the setting is performed with weighted capacitance values. (Eg, 1pF, 2pF, 4pF,
8 pF) By doing so, a wide capacitance range can be varied with a small number of capacitance elements while maintaining the resolution. Of course,
The number of series bodies of the capacitance and the switching capacitor may be increased.

【0011】以上の様に構成した発振回路の周波数調整
と分周選択の方法と、調整、選択が終了した後それらの
データを記憶させる方法と、発振回路の通常動作時の動
きを順を追って説明する。
The method of frequency adjustment and frequency division selection of the oscillation circuit configured as described above, the method of storing the data after adjustment and selection are completed, and the operation of the oscillation circuit during normal operation are described in order. explain.

【0012】まず、発振回路の外部から周波数制御デー
タと、分周選択データをデータ入力端5から入力する。
シフトレジスタであるデータ入力回路4は入力されるシ
リアルのデータを順次入力していき、入力終了後パラレ
ルデータに変更する。データ制御回路8は、データ入力
回路から出力されるデータのうち、周波数制御データを
容量アレイ6に、分周選択データを分周選択回路10に
送る。容量アレイ6は、送られて来た周波数制御データ
にもとづきスイッチングトランジスタ4をオンあるいは
オフさせ周波数を変化させる。分周選択回路10は、デ
ータ制御回路から送られて来た分周選択データにもとづ
き分周信号か源振信号を選択する。以上の発振器外部か
らのデータ入力から周波数変化、分周選択までの動作
を、発振周波数を測定しながらくり返し目的の周波数範
囲へ調整する。
First, frequency control data and frequency division selection data are input from the data input terminal 5 from outside the oscillation circuit.
The data input circuit 4, which is a shift register, sequentially inputs the input serial data, and changes to parallel data after the input is completed. The data control circuit 8 sends frequency control data to the capacity array 6 and frequency division selection data to the frequency division selection circuit 10 among the data output from the data input circuit. The capacitance array 6 changes the frequency by turning on or off the switching transistor 4 based on the transmitted frequency control data. The frequency division selection circuit 10 selects a frequency division signal or a source signal based on frequency division selection data sent from the data control circuit. The operations from the data input from outside the oscillator to the frequency change and frequency division selection are repeatedly adjusted to a target frequency range while measuring the oscillation frequency.

【0013】次に、周波数調整及び分周選択の操作によ
り得られたデータを記憶させるには、データ入力回路の
データをデータ制御回路を介してPROM回路へ送り、
PROM回路にデータを記憶させる。PROM回路は、
一旦記憶したデータは電源を切っても記憶しているので
周波数と分周選択は永久に持続できる。又、電気的ある
いは紫外線等により消去できるPROM回路を使用すれ
ばデータの変更も可能になり、周波数と分周選択の再調
整も可能になる。
Next, in order to store the data obtained by the operation of frequency adjustment and frequency division selection, the data of the data input circuit is sent to the PROM circuit via the data control circuit,
The data is stored in the PROM circuit. The PROM circuit is
Once stored data is stored even when the power is turned off, the frequency and frequency division selection can be maintained forever. If a PROM circuit that can be erased by electric or ultraviolet light is used, data can be changed, and the frequency and frequency division selection can be readjusted.

【0014】次に、発振器の通常の動作では、PROM
回路に記憶された周波数制御と分周選択のデータがデー
タ制御回路を介して容量アレイと分周選択回路へ送ら
れ、そのデータにもとづき容量アレイと分周選択回路は
動作する。
Next, in the normal operation of the oscillator, the PROM
The frequency control and frequency division selection data stored in the circuit is sent to the capacitance array and frequency division selection circuit via the data control circuit, and the capacitance array and frequency division selection circuit operate based on the data.

【0015】以上の様に動作させることができるので、
周波数調整が、デジタルデータで行なえる様になり自動
化が簡単になる。又、データの入力をシリアルデータ入
力で行なえば発振回路外部に出る端子が少なくなり、金
属パッケージによる封止やトランスファーモールドによ
る封止後にこの端子からデータを入力し周波数調整を行
なえば発振回路の気密性の向上と、封止による周波数の
シフトがなくなる。又、PROM回路によるデータの記
憶と、コンデンサとスイッチングトランジスタで構成し
た容量アレイによる周波数制御である為、耐振性、耐衝
撃性、経時変化に優れる。又、すべての回路がIC化可
能なので小型化が可能になる。又、分周選択を外部から
のデータにより制御できるので、周波数調整時には源振
信号を出力させて源振信号を測定し周波数調整をしてお
き、周波数調整が終ってから分周選択を行ない目的の分
周選択を行なう事も可能である。こうする事により、測
定周波数が高い方が高速に又は高分解能に測定できるの
で、周波数調整が速く又は高精度に行なう事ができる。
Since the operation can be performed as described above,
Frequency adjustment can be performed with digital data, and automation is simplified. Also, if data is input by serial data input, the number of terminals going out of the oscillation circuit will be reduced, and if the frequency is adjusted by inputting data from these terminals after sealing with a metal package or transfer molding, airtightness of the oscillation circuit will be obtained. In addition, the shift in frequency due to sealing is eliminated. In addition, since the data is stored by the PROM circuit and the frequency is controlled by the capacitor array including the capacitor and the switching transistor, the vibration resistance, the shock resistance, and the change with time are excellent. Further, since all the circuits can be made into ICs, miniaturization becomes possible. In addition, since the frequency division selection can be controlled by external data, the frequency is adjusted by outputting the source vibration signal, measuring the frequency of the source vibration signal, adjusting the frequency, and selecting the frequency division after the frequency adjustment is completed. Can also be selected. By doing so, the higher the measurement frequency, the higher the measurement speed or the higher the resolution. Therefore, the frequency adjustment can be performed quickly or with high accuracy.

【0016】以上の実施例では、容量アレイ6を発振部
2のゲート側に接続しているが、ドレイン側に接続して
も同様の効果が得られる。
In the above embodiment, the capacitance array 6 is connected to the gate side of the oscillating unit 2, but the same effect can be obtained by connecting it to the drain side.

【0017】又、本実施例では、容量アレイ6と分周選
択回路10の両方が内蔵されている構成であったが、容
量アレイ6だけであっても良い。
In this embodiment, both the capacitance array 6 and the frequency division selecting circuit 10 are built in. However, only the capacitance array 6 may be used.

【0018】次に本実施例の実装例を図5に示す。1は
圧電振動子、51はICで、上記実施例で説明した発振
部、データ入力回路、容量アレイ、PROM回路、デー
タ制御回路、分周回路、分周選択回路、出力バッファが
含まれる。52は、発振回路を封止するパッケージで、
樹脂モールド、セラミック、金属等により封止される。
53はVDDリード、54はVSSリード、55は出力リー
ドでIC51とワイヤーボンディングで接続され、パッ
ケージ52の外部へ導出される。56はコントロールリ
ードでIC51のコントロール端子と接続しパッケージ
52の外部へ導出される。57はデータ入力リードでI
C51のデータ入力端子と接続し、パッケージ52の外
部へ導出される。以上の様に構成した発振回路を周波数
調整するには、VDDリード53とVSSリード54から電
源を印加し、出力リード55から出力される発振信号の
周波数を測定し、周波数調整に必要なデータをデータ入
力リード57から入力する。周波数が目的の範囲に入る
までこれをくり返す。周波数調整が終了すれば、PRO
Mにデータを書き込む。以上の操作中IC内部のデータ
の制御をコントロールリード56から行なう。データの
書き込み終了後、コントロールリード56とデータ入力
リード57を58のパッケージの端面から切断する。こ
れにより通常動作で不必要なリードはなくなりリードの
ショート等の事故を防ぐ事ができる。
Next, FIG. 5 shows a mounting example of this embodiment. Reference numeral 1 denotes a piezoelectric vibrator, and reference numeral 51 denotes an IC, which includes the oscillating unit, the data input circuit, the capacitor array, the PROM circuit, the data control circuit, the frequency dividing circuit, the frequency dividing selecting circuit, and the output buffer described in the above embodiment. 52 is a package for sealing the oscillation circuit,
It is sealed with a resin mold, ceramic, metal or the like.
53 is a V DD lead, 54 is a V SS lead, and 55 is an output lead which is connected to the IC 51 by wire bonding and led out of the package 52. Reference numeral 56 denotes a control lead connected to the control terminal of the IC 51 and led out of the package 52. 57 is a data input lead.
It is connected to the data input terminal of C51 and is led out of the package 52. In order to adjust the frequency of the oscillation circuit configured as described above, power is applied from the VDD lead 53 and the VSS lead 54, and the frequency of the oscillation signal output from the output lead 55 is measured. Data is input from the data input lead 57. Repeat this until the frequency is within the desired range. When the frequency adjustment is completed, PRO
Write data to M. During the operation described above, control of data inside the IC is performed from the control lead 56. After the data writing is completed, the control lead 56 and the data input lead 57 are cut from the end face of the package 58. This eliminates unnecessary leads during normal operation and prevents accidents such as lead shorts.

【0019】[0019]

【発明の効果】本発明によれば、圧電振動子の負荷容量
を可変する容量アレイと、発振部の源振信号を分周する
分周回路と、前記分周回路で分周された分周信号及び前
記源振信号のいずれか一方を選択して出力する分周選択
回路と、前記容量アレイと前記分周選択回路とを制御す
るデータを外部から入力するデータ入力回路と、前記容
量アレイと前記分周選択回路とを制御するデータを記憶
するPROM回路と、周波数調整時には前記データ入力
回路のデータを前記容量アレイと前記分周選択回路とへ
送出する動作と、データ記憶時には前記データ入力回路
のデータを前記PROM回路へ送出する動作と、通常動
作時には前記PROM回路のデータを前記容量アレイと
前記分周選択回路とへ送出する動作との3種類の動作を
制御するデータ制御回路と、を有し、容量アレイと分周
選択回路を外部からのデータにより制御でき、又その
データをPROM回路に記憶させ、通常動作時には記憶
したデータにもとづき容量アレイと分周選択回路が動
作する様にしたことにより、周波数調整が自動化可能で
迅速に周波数調整ができること、PROM回路によるデ
ータの記憶と、コンデンサとスイッチングトランジスタ
で構成した容量アレイによる周波数制御である為、耐振
性、耐衝撃性に優れ、経時変化が少ないこと、すべての
回路がIC化可能なので小型化できること、という効果
がある。又、前記分周選択回路は、前記データ制御回路
からの第1のデータに基づいて前記源振信号を出力した
後、前記データ制御回路からの第2のデータに基づいて
前記分周信号を出力することにより、周波数調整時に
は、分周選択回路は源振信号を選択して出力し、この源
振信号を測定し周波数調整をしておき、周波数調整が終
ってから分周選択回路は分周信号を選択して目的の分周
選択を行うことが可能となり、こうすることにより、測
定周波数を高くすることができるので、高速で高分解能
の調整が可能な基本構成を備えた発振回路を提供でき
る。
According to the present invention, a capacitance array for varying the load capacitance of a piezoelectric vibrator and frequency division of a source vibration signal of an oscillating unit are provided.
A frequency divider, a frequency-divided signal divided by the frequency divider,
Frequency division selection for selecting and outputting one of the recording source signals
Circuit, and controls the capacitance array and the frequency division selection circuit.
A data input circuit for inputting external data,
The data for controlling the quantity array and the frequency division selection circuit is stored.
PROM circuit and data input during frequency adjustment
Circuit data to the capacitance array and the frequency division selection circuit
Sending operation and the data input circuit when storing data
And normal operation.
During operation, the data of the PROM circuit is stored in the capacity array.
The three types of operations, that is, the operation of transmitting to the frequency division selection circuit and
It includes a data control circuit for controlling, and can be controlled by data from outside the capacitor array and division selection circuit, also to store the data in the PROM circuit, in the normal operation with the capacitor array based on the stored data minute by the division selection circuit was set to operate, the frequency adjustment can rapidly frequency adjustment automatable, and storage of data by the PROM circuit, since the frequency control by the capacitance array with a capacitor and a switching transistor It is excellent in vibration resistance and shock resistance , has little change over time, and can be miniaturized because all circuits can be made into ICs. Further, the frequency division selecting circuit is provided with the data control circuit.
Output the source vibration signal based on the first data from
Later, based on the second data from the data control circuit
By outputting the frequency-divided signal, during frequency adjustment
The frequency divider selection circuit selects and outputs the source oscillation signal,
Measure the vibration signal, adjust the frequency, and complete the frequency adjustment.
After that, the frequency division selection circuit selects the frequency division signal and
It is possible to make a selection and this allows
Constant frequency can be increased, so high speed and high resolution
Oscillation circuit with basic configuration that can adjust
You.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】本発明の実施例の発振部と容量アレイの回路構
成の一例を示す回路図である。
FIG. 2 is a circuit diagram showing an example of a circuit configuration of an oscillation unit and a capacitor array according to the embodiment of the present invention.

【図3】従来の発振回路の第1例を示す回路図である。FIG. 3 is a circuit diagram showing a first example of a conventional oscillation circuit.

【図4】従来の発振回路の第2例を示す回路図である。FIG. 4 is a circuit diagram showing a second example of a conventional oscillation circuit.

【図5】本発明の実装例を示す図である。FIG. 5 is a diagram showing an implementation example of the present invention.

【符号の説明】[Explanation of symbols]

1 圧電振動子 2 発振部 3 コントロール端子 4 データ入力回路 5 データ入力端子 6 容量アレイ 7 PROM回路 8 データ制御回路 9 分周回路 10 分周選択回路 11 出力バッファ 21 インバーター増幅器 22 フィードバック抵抗 23 ゲート容量 24 ドレイン容量 31,32,33,34 コンデンサ 41,42,43,44 スイッチングトランジスタ DESCRIPTION OF SYMBOLS 1 Piezoelectric vibrator 2 Oscillator 3 Control terminal 4 Data input circuit 5 Data input terminal 6 Capacitance array 7 PROM circuit 8 Data control circuit 9 Divider circuit 10 Divider selection circuit 11 Output buffer 21 Inverter amplifier 22 Feedback resistor 23 Gate capacitance 24 Drain capacitance 31, 32, 33, 34 Capacitor 41, 42, 43, 44 Switching transistor

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 圧電振動子を発振させる発振部と、 前記圧電振動子の負荷容量を可変する容量アレイと、前記発振部から出力される源振信号を分周する分周回路
と、 前記分周回路で分周された分周信号及び前記源振信号の
いずれか一方を選択して出力する分周選択回路と、 前記容量アレイと前記分周選択回路とを制御するデータ
を外部から入力するデータ入力回路と、 前記容量アレイと前記分周選択回路とを制御するデータ
を記憶するPROM回路と、 周波数調整時には前記データ入力回路のデータを前記容
量アレイと前記分周選択回路とへ送出する動作と、デー
タ記憶時には前記データ入力回路のデータを前記PRO
M回路へ送出する動作と、通常動作時には前記PROM
回路のデータを前記容量アレイと前記分周選択回路と
送出する動作の3種類の動作を制御するデータ制御回
と、 を有することを特徴とする発振回路。
An oscillator for oscillating a piezoelectric vibrator; a capacitance array for varying a load capacitance of the piezoelectric vibrator; and a frequency divider for dividing a source vibration signal output from the oscillator.
And the divided signal and the source signal divided by the frequency dividing circuit.
And division selection circuit for selecting and outputting either one, and the capacitor array and a data input circuit for inputting data for controlling the frequency dividing selecting circuit from the outside, and the capacitor array and the frequency division selection circuit A PROM circuit for storing data to be controlled; an operation of transmitting data of the data input circuit to the capacitor array and the frequency division selecting circuit when frequency adjustment is performed; and a process of transmitting the data of the data input circuit to the PRO for data storage.
An operation for transmitting to the M circuit, and the PROM during a normal operation.
Oscillation circuit and having a data control circuit for controlling the three operations of the operation data sent to and the frequency division selection circuit and the capacitor array of the circuit.
【請求項2】 前記分周選択回路は、前記データ制御回
路からの第1のデータに基づいて前記源振信号を出力し
た後、前記データ制御回路からの第2のデータに基づい
て前記分周信号を出力することを特徴とする請求項1に
記載の発振回路。
2. The data dividing circuit according to claim 1 , wherein
Outputting the source signal based on the first data from the road.
After that, based on the second data from the data control circuit
And outputting the frequency-divided signal.
Oscillation circuit as described.
JP10710591A 1991-05-13 1991-05-13 Oscillator circuit Expired - Lifetime JP3160931B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10710591A JP3160931B2 (en) 1991-05-13 1991-05-13 Oscillator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10710591A JP3160931B2 (en) 1991-05-13 1991-05-13 Oscillator circuit

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP09183578A Division JP3114659B2 (en) 1997-07-09 1997-07-09 Oscillation circuit frequency adjustment method
JP09183577A Division JP3114658B2 (en) 1997-07-09 1997-07-09 Oscillation circuit frequency adjustment method
JP18357997A Division JP3359845B2 (en) 1997-07-09 1997-07-09 Oscillation circuit and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH04335704A JPH04335704A (en) 1992-11-24
JP3160931B2 true JP3160931B2 (en) 2001-04-25

Family

ID=14450591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10710591A Expired - Lifetime JP3160931B2 (en) 1991-05-13 1991-05-13 Oscillator circuit

Country Status (1)

Country Link
JP (1) JP3160931B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998031104A1 (en) * 1997-01-09 1998-07-16 Seiko Epson Corporation Pll oscillator and method for manufacturing the same
US6154095A (en) * 1997-02-27 2000-11-28 Seiko Epson Corporation Phase locked loop clock source provided with a plurality of frequency adjustments
GB9916907D0 (en) * 1999-07-19 1999-09-22 Cambridge Silicon Radio Ltd Variable oscillator
JP3973910B2 (en) * 2002-01-21 2007-09-12 シチズンホールディングス株式会社 Method for manufacturing temperature compensated oscillator
JP5235534B2 (en) * 2008-07-02 2013-07-10 日本電波工業株式会社 Oscillator
JP5942312B2 (en) * 2011-04-28 2016-06-29 セイコーNpc株式会社 Assembling method of crystal oscillator

Also Published As

Publication number Publication date
JPH04335704A (en) 1992-11-24

Similar Documents

Publication Publication Date Title
JP3019340B2 (en) Variable capacity device
US6515548B2 (en) Temperature compensated oscillator, its manufacturing method, and integrated circuit for temperature compensated oscillator
JP2008054134A (en) Ring oscillator, semiconductor integrated circuit provided with the same, and electronic equipment
JP3160931B2 (en) Oscillator circuit
EP1102391B1 (en) Piezoelectric oscillator and electronic device using it
JP3114659B2 (en) Oscillation circuit frequency adjustment method
JP2001057509A (en) Oscillation circuit
US5999063A (en) Temperature-compensated crystal oscillator using square-law converter circuits for lower and higher temperature sides
JP3114658B2 (en) Oscillation circuit frequency adjustment method
JP3359845B2 (en) Oscillation circuit and method of manufacturing the same
JP2004072289A (en) Frequency adjusting circuit
CN100420020C (en) Integrated circuit chip with built-in high precision frequency oscillator
JP3960037B2 (en) Temperature compensated crystal oscillator
US7498859B2 (en) Driving device using CMOS inverter
JPH09298422A (en) Tco circuit
JPH0870218A (en) Temperature compensated crystal oscillator
JP4771279B2 (en) Temperature compensation method and temperature compensated oscillation circuit
JPH06140838A (en) Crystal oscillator
JP2001186020A (en) Oscillator and its frequency setting method
JP3152228B2 (en) Temperature compensation device for crystal oscillator and crystal oscillator
JP3152229B2 (en) Variable capacitance device and crystal oscillator
JPH07115323A (en) Oscillator
JPH1041746A (en) Piezoelectric oscillator
JP2584991B2 (en) Digitally controlled temperature compensated crystal oscillator
JPH09294021A (en) Analog-digital input and output switching circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 11